KR100634543B1 - 단결정 실리콘 ｔｆｔ 유기발광 디스플레이 및 그 제조방법 - Google Patents

단결정 실리콘 ｔｆｔ 유기발광 디스플레이 및 그 제조방법 Download PDF

Info

Publication number
KR100634543B1
KR100634543B1 KR1020050031689A KR20050031689A KR100634543B1 KR 100634543 B1 KR100634543 B1 KR 100634543B1 KR 1020050031689 A KR1020050031689 A KR 1020050031689A KR 20050031689 A KR20050031689 A KR 20050031689A KR 100634543 B1 KR100634543 B1 KR 100634543B1
Authority
KR
South Korea
Prior art keywords
single crystal
crystal silicon
substrate
light emitting
organic light
Prior art date
Application number
KR1020050031689A
Other languages
English (en)
Inventor
노구치 타카시
선우문욱
후아샹잉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050031689A priority Critical patent/KR100634543B1/ko
Priority to US11/270,541 priority patent/US7416924B2/en
Priority to JP2006111209A priority patent/JP2006301629A/ja
Application granted granted Critical
Publication of KR100634543B1 publication Critical patent/KR100634543B1/ko
Priority to US12/175,778 priority patent/US7816678B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 유기발광디스플레이는 단결정실리콘 채널을 가지는 스위칭 트랜지스터와 드라이빙 트랜지스터에 의한 단결정 실리콘 2T-1C 구조의 반도체 회로부가 플라스틱 기판에 형성되는 구조를 가진다. 본 발명에 따른 단결정 실리콘의 제조 단계는: 결정성장판에 단결정 실리콘과 버퍼층을 형성한 후, 상기 절연층 위로 부터 수소 이온을 주입하여 상기 단결정 실리콘층으로 부터 소정 깊이에 위치하는 분할층을 형성한다. 단결정 실리콘층은 기판에 부착되고, 분할층은 외부로 가해지는 열에너지에 의해 분할된다. 따라서 기판 상에 소정 두께의 단결정 실리콘필름을 형성할 수 있다.
OLED, 단결정, 본딩, 분할, TFT

Description

단결정 실리콘 ＴＦＴ 유기발광 디스플레이 및 그 제조방법{Single Crystalline Silicon TFT organic light emitting display and Fabrication method thereof}
도 1는 본 발명에 따라 플라스틱 기판에 형성된 단결정 실리콘 을 이용한 유기발광디스플레이의 등가회로도이다.
도 2는 도 1에 도시된 본 발명에 따른 디스플레이의 한 화소의 레이아웃을 보인다.
도 3은 본 발명에 따른 디스플레이를 보이는 도 2의 A - A' 선 단면도이다.
도 4은 본 발명에 따른 디스플레이를 보이는 도 2의 B - B' 선 단면도이다.
도 5a 내지 도 5f는 본 발명에 따른 단결정 실리콘 필름의 제조공정을 보인다.
도 6a 내지 도 6n는 상기 단결정 실리콘을 이용한 반도체 회로부의 제조공정을 도시한다.
본 발명은 단결정 실리콘 TFT를 갖는 유기발광 디스플레이 및 그 제조방법{Single Crystalline Silicon TFT organic light emitting display and Fabrication method thereof}에 관한 것이다.
유기 발광 다이오드(OLED)를 이용하는 능동형 컬러 화상 표시 장치는 각 화소가 아날로그 화상 신호를 샘플링하는 스위칭(샘플링) 트랜지스터, 화상 신호를 유지하는 메모리 캐패시터(memory capacitor) 및, 메모리 캐패시터에 축적된 화상 신호 전압에 따라 OLED에 공급되는 전류를 제어하는 구동(드라이빙) 트랜지스터를 구성하는 2개의 트랜지스터와 1개의 캐패시터(capacitive element)로 이루어진 회로가 가장 일반적으로 이용되고 있다. 이것은 소위 2T(two transistors)-1C(one capacitor)의 구조로서 그러한 회로 구성의 예가 일본 특허 공개공보 제2002-156923호에 개시되어 있다. 이러한 2T-1C 구조의 화소는 단결정 실리콘인 웨이퍼로 부터 얻어지는 CMOS에서 구현이 가능하며, 예를 들어 TFT 구조에서는 실현되기 어렵다.
유리 또는 플라스틱 기판에 OLED를 구성할 때에는 다결정 TFT가 이용된다. 다결정 실리콘의 결점은 균질성(uniformity)가 떨어지기 때문에 이를 이용해 OLED를 구성하기 위해서 별도의 보상 소자가 필요하다는 것이다. 이러한 보상을 위해 소위 구동 TFT를 직접 보상하는 전압 프로그램 방식(Voltage program, Sarnoff, SID98 참조), 구동드라이브를 한 조로 구성하여 전류 미러(current mirror)회로에 의해 OLED의 전류치를 결정하는 전류 프로그램 방식(current program type, Sony, SID01 참조) 등이 있다. 이외에도 다양한 형태의 보상 수단이 제안되고 있는데 이러한 보상 소자에 의해 회로가 복잡하고 따라서 제작 설계가 까다로울 뿐 아니라 오히려 이러한 보상소자에 의한 새로운 문제가 발생된다.
단결정 실리콘은 특히 시스템이 디스플레이 패널 자체에 형성되는 SOP(system on panel) 구조에 매우 유용하다. 단결정 실리콘의 이동도는 300cm2/Vs 이상으로 양질의 디스플레이 소자등의 사용되는 양질의 스위칭 소자를 얻을 수 있다. 그러나 플라스틱과 같이 열에 약한 기판에는 단결정 실리콘을 형성할 수 없고, 따라서 이에 대한 연구가 필요하다.
본 발명의 목적은 기판에 대한 열충격이 없이 단결정 실리콘층을 형성함으로써 단결정 TFT를 갖는 유기발광디스플레이의 제조방법을 제공하는 것이다.
본 발명에 따른 유기발광디스플레이는: 기판 상에 수직주사신호가 입력되는 X 라인과 수평구동신호가 입력되는 Y 라인이 상호 직교하는 매트릭스상으로 배치되고, 상기 X 라인과 Y 라인들에 의해 정의되는 화소 영역마다 마련되는 OLED 및 OLED를 구동하는 반도체 회로부; 상기 반도체 회로부에 OLED 구동용 파워를 공급하는 Z 라인을 구비한다.
상기 본 발명에 있어서, 상기 기판은 플라스틱 기판이며,
상기 반도체 회로부는:
X 라인과 Y 라인에 연결되는 단결정 실리콘 스위칭 트랜지스터 및 상기 스위칭 트랜지스터와;
상기 OLED에 연결되는 단결정 실리콘 드라이빙 트랜지스터와;
상기 하나의 메모리 캐패시터;를 구비하여
상기 반도체 회로부가 상기 플라스틱 기판에 형성되는 단결정 실리콘 2T-1C 구조를 가진다.
본 발명의 바람직한 실시예에 따르면, 상기 플라스틱 기판 상에 절연층이 형성되고, 상기 절연층 상에 상기 2T-1C 구조의 반도체 회로부가 마련되며, 상기 양 트랜지스터의 채널을 구성하는 단결정 실리콘은 (100) 또는 (111) 결정방향을 가진다.
상기 본 발명의 유기발광디스플레이의 제조방법은:
기판 상에 단결정 실리콘 형성단계;
상기 단결정 실리콘을 이용해 OLED 화소의 스위칭 및 드라이빙을 위한 반도체 회로부를 제조하는 단계; 그리고
상기 반도체 회로부 위에 유기발광층을 포함하는 OLED 제조단계를 포함하며,
상기 단결정 실리콘 형성단계는:
결정성장판에 단결정 실리콘을 소정 두께로 성장시키는 단계;
상기 단결정 실리콘층 위에 버퍼층을 증착하는 단계;
상기 절연층 위로 부터 수소 이온을 주입하여 상기 단결정 실리콘층으로 부터 소정 깊이에 위치하는 분할층을 형성하는 단계;
상기 버퍼층에 기판을 접착하는 단계;
상기 결정성장판으로 부터 열에너지를 가하여 상기 단결정 실리콘층의 분할 층을 절단하여 상기 기판 상에 소정두께의 단결정 실리콘층을 형성하는 단계;를 포함한다.
본 발명의 바람직한 실시예에 따르면, 상기 반도체 회로부는 단결정실리콘에 의한 채널을 가지는 하나의 스위칭 트랜지스터 및 드라이빙 트랜지스터와 하나의 캐패시터를 구비하는 단결정 실리콘 2T-1C 구조를 가질 수 있다.
본 발명의 보다 구체적인 실시예는 상기 단결정 실리콘층의 분할층에 열을 가하기 전에 상기 기판에 기판 지지용 판상 서포터에 접착하는 단계;를 더 포함한다.
또한, 상기 결정성장판은 알루미나 기판이며, 상기 기판은 유리 또는 플라스틱 기판이며, 상기 단결정 실리콘층은 0.5 미크론 이하의 두께로 형성되며, 상기 반도체 회로부의 형성 단계 전에 상기 기판의 단결정 실리콘층을 연마하는 단계를 더 포함하며, 상기 분할층의 절단 이전에 상기 기판을 판상 서포터에 접착하는 단계;를 더 포함한다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 OLED의 스위치 및 구동 소자로 단결정 TFT를 이용하는 유기발광디스플레이에 대해 간단히 살펴본다.
도 1은 본 발명에 따른 디스플레이 장치의 개략적 구조를 보이는 등가 회로도이며, 도 2는 각 화소의 레이아웃을 보인다.
디스플레이 소자(1)는 플라스틱 기판(11)을 베이스 패널로 이용한다. 도 1에 도시된 바와 같기 본 발명에 따른 디스플레이 소자(1)는 SOP(System On Panel) 구 조를 가진다. 이것은 본 발명의 제조방법에 의해 플라스틱이나 유리 기판 위에 단결정 실리콘을 형성할 수 있기 때문이다.
기판(11) 상에는 다수 나란한 X 라인(Xs)과 역시 다수 나란한 Y 라인(Ys)이 상호 직교하는 방향으로 배치되어 매트릭스 구조를 형성한다. Z 라인(Zd)은 상기 Y 라인(Ys)에 소정간격을 두고 이와 나란하게 배치된다. 상기 X 라인(Xs)과 Y 라인(Yd) 및 Z 라인(Zd) 들에 의해 에워 쌓인 영역에 화소가 마련된다.
상기 X 라인(Xs)은 수직주사신호가 인가되는 라인이며, Y 라인(Ys)은 영상신호인 수평구동신호가 인가되는 라인이다. 상기 X 라인(Xs)은 수직주사회로에 연결되며, Y 라인(Ys)은 수평구동회로에 연결된다. 상기 Z 라인(Zd)은 OLED 작동을 위한 전원 회로(Power Circuit)에 연결된다.
각 화소는 2 개의 트랜지스터(Q1, Q2)와 하나의 캐패시터(Cm)를 구비한다. 각 화소에서 X 라인(Xs)와 Y 라인(Ys)에 스위칭 트랜지스터(Q1)의 소스와 게이트가 연결되고 드레인은 드라이빙 트랜지스터(Q2)의 게이트에 접속된다. 상기 스위칭 트랜지스터(Q1)의 작동에 의해 인가되는 전하를 축적하여 각 화소별 이미지 정보를 메모리하는 메모리 캐패시터(Cm)는 드라이빙 트랜지스터(Q2)의 게이트와 소스에 병렬 접속된다. 드라이빙 트랜지스터(Q2)의 드레인은 OLED의 애노드가 연결된다. 그리고 OLED의 캐소드(K)는 전체 화소가 공유하는 공통 전극에 해당한다.여기에서 상기 스위칭 트랜지스터는 n형 TFT이며, 드라이빙 트랜지스터(Qd)는 p형 TFT이다. 상기 트랜지스터의 단결정 실리콘은 (100) 또는 (111) 결정방향을 가진다.
구체적으로, 도 2를 참조하면, 도 2의 좌우에 Y 라인과 Z 라인이 나란하게 배치되고 이에 직교하는 방향으로 X 라인이 배치된다. X 라인(Xs)과 Y 라인(Yd) 교차부분에 스위칭 트랜지스터(Q1)가 위치하고, X 라인과 Z 라인의 교차부 가까이에는 드라이빙 트랜지스터(Q2) 배치된다. 스위칭 트랜지스터(Q1)와 드라이빙 트랜지스터(Q2)의 사이에는 메모리 캐패시터(Cm)가 배치된다. 상기 메모리 캐패시터(Cm)의 일측 전극(Cma)은 상기 Z 라인(Zd)으로 부터 연장되는 부분이며, 타측 전극(Cmb)은 스위칭 트랜지스터(Q1)의 드레인(Q1d)과 드라이빙 트랜지스터(Q2)의 게이트(Q2g)와 일체적으로 형성된다. 스위칭 트랜지스터(Q1)의 게이트(Q1g)는 S 라인(Xs)으로 부터 연장되는 부분이다.
도 2의 A - A' 선 단면을 보이는 도 3을 참조하면, 기판(11)에 SiON 등의 절연물질로된 버퍼층(12)이 형성되고, 이 위에 스위칭 트랜지스터(Q1)가 형성된다. 스위칭 트랜지스터(Qs)는 버퍼층(12)위에 형성되는 소스(Q1s), 채널(Q1c) 및 드레인(Q1d)을 갖는 단결정 실리콘(single crystalline silicon) 층과 그 위의 SiO2 등에 의한 제1절연층(13, Insulator) 및 게이트(Q1g)를 구비한다. 스위칭 트랜지스터(Q1) 위에는 SiO2 IMD(intermetal dielectric, 14)가 형성되고 이 위에 금속에 의한 소스 전극(Q1se), 드레인 전극(Q1de)이 형성된다. 이들 전극(Q1se, Q1de)은 그 하부는 IMD(17)에 형성되는 관통공을 통해 하부의 소스(Q1s)와 드레인(Q1d)에 전기적으로 접속된다. 이들 전극 및 메모리 캐패시터의 상부전극(Cmb), 상기 Z 라인(Zd)는 Mo/Al/Mo 또는 Ti/Al-Cu 합금/Ti 의 적층구조를 가질 수 있다. 상기 스위칭 트랜지스터(Q1)의 게이트(Q1g)는 전술한 X 라인(Xs)으로 부터 연장되는 것으로 텅스 텐 등에 의해 형성된다.
메모리 캐패시터(Cm)의 유전층은 상기 IMD(14)의 일부이며 하부 전극(Cma)는 전술한 바와 같이 드라이빙 트랜지스터(Q2)의 게이트와 일체적으로 텅스텐으로 형성된다.
상기 Z라인(Zd) 이와 일체적으로 형성되는 상부 전극(Cmb), 소스 및 드레인 전극(15, 16)의 위에는 제2, 3절연층(17, 18)이 형성되고, 이 위에는 HTL(정공수송층(HTL), OLED의 캐소드로서의 공통전극(K) 그리고 제4절연층(19)이 마련된다. 상기 제4절연층(19)의은 OLED를 보호하는 패시베이션층이다.
도 2의 B-B 선 단면도를 보이는 도 4는 드라이빙 트랜지스터(Q2)와 OLED의 전체 적층구조를 보인다.
플라스틱 기판(11) 상의 버퍼층(12)이 형성되고, 이 위에 스위칭 트랜지스터(Q1)와 동시에 형성되는 드라이빙 트랜지스터(Q2)가 형성된다. 드라이빙 트랜지스터(Q2)의 실리콘층은 스위칭 트랜지스터(Qs) 제작시 이용된 실리콘층과 동일 물질층으로 으로 부터 얻어진다. 단결정 실리콘은 소스(Q2s), 채널(Q2c) 및 드레인(Q2d)을 포함하며, 그 위의 SiO2 등에 의한 제1절연층(13, Insulator) 및 게이트(Q2g)를 구비한다. 게이트(Q2g)는 전술한 바와 같이 메모리 캐패시터(Cm)의 상부 전극(Cmb)과 텅스텐 등으로 일체적으로 형성된다.
드라이빙 트랜지스터(Q2) 위에는 스위칭 트랜지스터(Q1)를 덮는 SiO2 IMD(intermetal dielectric, 14)가 형성되고 이 위에 금속에 의한 소스 전극 (Q2se), 드레인 전극(Q2de)이 형성된다. 이들 전극(Q2se, Q2de)은 그 하부는 IMD(17)에 형성되는 관통공을 통해 하부의 소스(Q2s)와 드레인(Q2d)에 전기적으로 접속되며, 그 위에는 제2, 3절연층(17, 18)이 형성된다.
상기 제3절연층(18)위에 정공수송층(HTL)이 마련되고 이위의 소정영역에 발광층(EM), 전자수송층(ETL)이 형성되고 이 위에 캐소드인 공통전극(K)이 형성된다. 상기 공통전극(K) 위에는 전술한 제4절연층(19)이 형성된다. 한편, 제2,3전극의 사이에는 상기 드레인 전극(Q2de)에 연결되며 상기 OLED의 하부에 위치하는 애노드(An)가 마련된다. 애노드(An)는 제3절연층(18)에 형성된 윈도우(18a)에 의해 상기 정공수송층(HTL)에 물리적으로 접촉되어 전기적으로 연결된다.
전술한 구조의 전계발광디스플레이의 레이아웃은 실현가능한 본 발명의 구체적인 한 예로서 이러한 레이아웃 및 이의 수정은 본 발명의 기술적 범위를 제한하지 않는다.
이러한 본 발명의 전계발광디스플레이는 플라스틱 등 열에 약한 기판 위에 단결정 실리콘에 의해 기존의 보상회로가 없이 단결정 실리콘 2T-1C 구조의 OLED 구동용 반도체 회로부를 가지는 점에 특징이 있다.
이러한 본 발명에 따른 전계발광디스플레이의 제조방법은 다음과 같다.
도 5a 에 도시된 바와 같이 결정 성장판인 사파이어(Al2O3) 기판(30) 위에 결정 성장법에 의해 실리콘 성장막(Si epitaxial layer) 즉 단결정 실리콘 필름(31)과 산화물 예를 들어 버퍼층(Oxide buffer layer, 32)을 순차적으로 형성한다. 바람직하게 상기 단결정 실리콘 필름(31)은 0.5 미크론 이하의 두께로 조절하는 것이 바람직하다.
도 5b에 도시된 바와 같이 수소 이온(H+)을 주입하여 상기 단결정 실리콘 필름(31)의 중간 부분에 분할층(31a)으로 불순물 주입층(implanted layer)을 형성한다.
도 5c에 도시된 바와 같이, 상기 본드층(33)에 의해 서포터(34)에 접착되어 있는 유리 또는 플라스틱 기판(10)을 상기 실리콘 필름(31)에 본딩한다. 이를 위해 상기 버퍼층 및 하부의 실리콘 필름은 산소 플라즈마에 의해 활성화되며 상온 공기 분위기에서 상기 기판(10)이 접착된다.
도 5d에 도시된 바와 같이, 상기 결정 성장판(30)으로 부터 열에너지, 예를 들어 308nm의 엑시머 레이저를 전면적으로 고르게 가한다. 이러한 고열에너지에 의하면 상기 불순물에 의해 스트레인스트레스가 집중된 불순물 주입층 즉 분할층(31a)이 분리되게 되어 도 5g에 도시된 바와 같이 사파이어 기판(30)측의 실리콘 필름(31')과 도 5e에 도시된 바와 같이 플라스틱 기판(10) 상의 실리콘 필름(31)으로 양분된다.
도 5f 에 도시된 바와 같이 기판(10)의 저면으로 부터 서포터(20)를 분리한 후 TFT 제조공정 및 OLED 제조공정에 연속 투입하여 도 1 내지 4도에 도시된 바와 같은 단결정 실리콘 TFT를 갖는 유기발광디스플레이를 제조한다. 그리고 사파이어 기판(30)은 새로운 단결정 실리콘 필름 성장을 위하여 공정에 재투입된다. 공정 재투입에 앞서 사파이어 기판(30) 위의 결정층은 연마된다.
반도체 제조공정의 투입에 앞서 상기 기판(10) 상의 단결정 실리콘은 연마장치에 의해 소정의 두께 및 평활면을 가지도록 충분히 연마하는 것이 바람직하다.
도 6a 내지 도 6n는 상기 단결정 실리콘을 이용한 반도체 회로부의 제조공정을 도시한다.
도 6a에 도시된 바와 같이, 전술한 바와 같이 공정에 의해 유리 또는 플라스틱 기판(11)에 단결정 실리콘(x-Si)을 형성한다. 도 6a는 유기발광디스플레이의 단위 화소에 해당하는 부분을 일부 보인다.
도 6b에 도시된 바와 같이 단결정 실리콘(x-Si)을 패터닝하여 스위칭 트랜지스터(Q1)와 드라이빙 트랜지스터(Q2)에 이용될 단결정 실리콘 아일랜드를 형성한다. 단결정 실리콘의 패터닝은 기존의 포토리소그래피법등의 공지된 패터닝법을 이용한다.
도 6c에 도시된 바와 같이, CVD 법등에 의해 상기 적층 위에 SiO2 등의 게이트 절연층(13)을 형성한다.
도 6d에 도시된 바와 같이, 상기 게이트 절연층(13) 위에 몰리브덴 또는 텅스텐 등의 금속층(M or W)을 증착법 또는 스퍼터링 법 등으로 형성한 다음 이를 포토레지스트를 이용한 습식식각법에 의해 패터닝하여 X 라인(Xs), 연결되는 게이트(Q1g, Q2g) 및 메모리 캐패시터의 하부 전극(Cma)를 형성한다.
도 6e에 도시된 바와 같이, 이온 주입법 등에 의해 상기 게이트(Q1g, Q2g)에 덮히지 않은 단결정 실리콘(x-Si)에 P(인) 이온을 주입하여 스위칭 트랜지스터(Q1)의 소스(Q1s)와 드레인(Q1d)를 얻는다. 여기에서 게이트 절연층위에 드라이빙 트랜지스터의 단결정 실리콘을 보호하는 마스크층을 추가한 후 도핑을 실시함으로써 드라이빙 트랜지스터의 단결정에는 도핑이 일어나지 않도록 할 수 있다.
도 6f에 도시된 바와 같이, 상기 스위칭 트랜지스터(Q1)을 보호하는 하는 포토레지스트 마스크(PR Mask)를 형성한 후 보론(B)등의 이온주입을 실시하여 드라이빙 트랜지스터(Q2)의 P 형 소스(Q2s)와 드레인(Q2d)을 얻는다. 이때에 선행된 공정에서 드라이빙 트랜지스터가 N 형으로 도핑되어 있는 경우 충분한 B+ 이온의 도핑에 의해 P 형으로 반전된다. 위와 같은 P+ 및 B+ 이온의 도핑이 완료된 후 어닐링에 의해 스위칭 트랜지스터(Q1)와 드라이빙 트랜지스터(Q2)의 단결정 실리콘을 활성화시킨다.
도 6g에 도시된 바와 같이, 상기 적층 위에 CVD 법등으로 SiO2 를 증착하여 IMD(14) 층을 형성한 후 여기에 스위칭 트랜지터(Q1), 드라이빙 트랜지스터(Q2) 등의 콘택을 위한 콘택홀을 형성한다.
도 6h에 도시된 바와 같이, 상기 IMD(14) 위에 금속층을 형성한 후 이를 패터닝하여, Y 라인(Ys), Z 라인(Zd), 스위칭 트랜지스터(Q1)의 드레인 전극(Q1de) 및 소스 전극(Q1se), 드라이빙 트랜지스터(Q2)의 드레인 전극(Q2de) 및 소스 전극(Q2se), 메모리 캐패시터(Cm)의 상부 전극(Cmb) 등을 형성한다.
도 6i에 도시된 바와 같이, 상기 적층 위에 SiO2 제2절연막(17)을 형성한 후 , 여기에 드라이빙 트랜지스터(Q2)의 드레인 전극(Q2de)을 노출시키는 콘택홀(17a)을 형성한다.
도 6j에 도시된 바와 같이 상기 제2절연막(17) 위에 ITO 등의 도전성 물질층을 형성한 후 이를 패터닝하여 OLED의 애노드(An)를 형성한다.
도 6k에 도시된 바와 같이 상기 적층위에 제3절연층(18)을 형성한 후 OLED 영역에서 상기 ITO 애노드(An)가 노출되는 윈도우(18a)를 형성한다.
도 6l에 도시된 바와 같이, 상기 제3절연층(18)와 상기 ITO 애노드(An) 위의 전체에 정공수송층(HTL)을 형성한다.
도 6m에 도시된 바와 같이, 상기 정공수송층(HTL)위에 발광층(EM), 전자수송층(ETL)을 순차적으로 형성한다.
도 6n에 도시된 바와 같이 상기 전자수송층(ETL)을 포함하는 적층의 최상면에 OLED의 캐소드인 공통전극(K)과 그 위의 제4절연층(19)을 형성하여 목적하는 유기발광디스플레이를 얻는다.
위의 설명에서는 화소를 구동하는 트랜지스터 및 캐패시터의 제조과정에 대해서 설명되었는데, 본 발명에 따르면 플라스틱 기판에 단결정 실리콘이 형성되므로 위의 TFT 제조와 동시에 디스플레이 구동용 LSI의 제조도 동일 기판 상에서 동시에 수행됨으로써 SOP(system on panel)을 구현할 수 있다.
위에서 설명된 제조방법은 본 발명에 따라 제조된 단결정 실리콘필름을 이용하여 TFT를 제조하는 일례로서 다양한 변경이 가능하다.
상기와 같은 본 발명에 따르면 플라스틱 기판 상에 단결정 실리콘 2T-1C 구조의 OLED 구동용 반도체 회로부를 가지는 유기발광디스플레이를 얻을 수 있다. 고온의 열처리 과정에 플라스틱이나 유리와 같이 열에 취약한 기판이 투입되지 않고 열에 충분히 견딜수 있는 결정성장판을 이용함으로써 양질의 단결정 실리콘 필름을 얻을 수 있다. 또한 결정성장판에 형성된 단결정 실리콘 필름에 소정깊이로 분리층을 이온 주입에 의해 형성할 수 있어서 소망하는 두께 특히 100nm 이하의 매우 얇은 실리콘 필름을 형성할 수 있다.
따라서, 이러한 본 발명은 플라스틱이나 유리기판에 실리콘 층을 형성하므로 소위 단결정 실리콘을 이용하는 SOG(system on glass)와 단결정 SOP(system on panel)를 실현할 수 있다. 따라서, 본 발명은 단결정 실리콘에 의해 재현성이 뛰어나고 부품간 성능차가 적은 고성능의 TFT를 제조할 수 있다. 본 발명의 제조방법은 고내열성 사파이어 기판을 이용하여 단결정 실리콘을 성장시키고 이것을 플라스틱이나 유리 기판에 옮기는 방법을 이용하므로 사용된 사파이어 기판을 새로운 결정 성장을 위해 반복적 재사용이 가능한 경제적 잇점을 가진다. 이러한 본 발명에 따르면 양질의 고성능 유기발광디스플레이를 제조할 수 있다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (14)

  1. 기판 상에 수직주사신호가 입력되는 X 라인과 수평구동신호가 입력되는 Y 라인이 상호 직교하는 매트릭스상으로 배치되고, 상기 X 라인과 Y 라인들에 의해 정의되는 화소 영역마다 마련되는 OLED 및 OLED를 구동하는 반도체 회로부; 상기 반도체 회로부에 OLED 구동용 파워를 공급하는 Z 라인을 구비하는 유기발광디스플레이에 있어서,
    상기 기판은 플라스틱 기판이며,
    상기 반도체 회로부는:
    X 라인과 Y 라인에 연결되는 단결정 실리콘 스위칭 트랜지스터 및 상기 스위칭 트랜지스터와;
    상기 OLED에 연결되는 단결정 실리콘 드라이빙 트랜지스터와;
    상기 하나의 메모리 캐패시터;를 구비하여
    상기 반도체 회로부가 상기 플라스틱 기판에 형성되는 단결정 실리콘 2T-1C 구조를 가지는 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이.
  2. 제 1 항에 있어서,
    상기 플라스틱 기판 상에 절연층이 형성되고, 상기 절연층 상에 상기 2T-1C 구조의 반도체 회로부가 마련되는 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이.
  3. 제 1 항에 있어서,
    상기 양 트랜지스터의 채널을 구성하는 단결정 실리콘은 (100) 또는 (111) 결정방향을 가지는 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이.
  4. 기판 상에 단결정 실리콘 형성단계;
    상기 단결정 실리콘을 이용해 OLED 화소의 스위칭 및 드라이빙을 위한 반도체 회로부를 제조하는 단계; 그리고
    상기 반도체 회로부 위에 유기발광층을 포함하는 OLED 제조단계를 포함하며,
    상기 단결정 실리콘 형성단계는:
    결정성장판에 단결정 실리콘을 소정 두께로 성장시키는 단계;
    상기 단결정 실리콘층 위에 버퍼층을 증착하는 단계;
    상기 절연층 위로 부터 수소 이온을 주입하여 상기 단결정 실리콘층으로 부터 소정 깊이에 위치하는 분할층을 형성하는 단계;
    상기 버퍼층에 기판을 접착하는 단계;
    상기 결정성장판으로 부터 열에너지를 가하여 상기 단결정 실리콘층의 분할층을 절단하여 상기 기판 상에 소정두께의 단결정 실리콘층을 형성하는 단계;를 포함하는 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이의 제조방법.
  5. 제 4 항에 있어서,
    상기 반도체 회로부는 하나의 스위칭 트랜지스터 및 드라이빙 트랜지스터와 하나의 캐패시터를 구비하는 2T-1C 구조를 가지는 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이의 제조방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 단결정 실리콘층의 분할층에 열을 가하기 전에 상기 기판에 기판 지지용 판상 서포터에 접착하는 단계;를 더 포함하는 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이의 제조방법.
  7. 제 4 항 또는 제 5 항에 있어서,
    상기 결정성장판은 알루미나 기판인 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이의 제조방법.
  8. 제 6 항에 있어서,
    상기 결정성장판은 알루미나 기판인 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이의 제조방법.
  9. 제 4 항 또는 제 5 항에 있어서,
    상기 기판은 유리 또는 플라스틱 기판인 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이의 제조방법.
  10. 제 6 항에 있어서,
    상기 기판은 유리 또는 플라스틱 기판인 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이의 제조방법.
  11. 제 7 항에 있어서,
    상기 기판은 유리 또는 플라스틱 기판인 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이의 제조방법.
  12. 제 4 항에 있어서,
    상기 단결정 실리콘층을 0.5 미크론이하의 두께로 형성하는 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이의 제조방법.
  13. 제 4 항에 있어서,
    상기 반도체 회로부의 형성 단계 전에 상기 기판의 단결정 실리콘층을 연마하는 단계를 더 포함하는 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이의 제조방법.
  14. 제 4 항에 있어서,
    상기 분할층의 절단 이전에 상기 기판을 판상 서포터에 접착하는 단계;를 더 포함하는 것을 특징으로 하는 단결정 실리콘 TFT 유기발광 디스플레이의 제조방법.
KR1020050031689A 2004-11-11 2005-04-16 단결정 실리콘 ｔｆｔ 유기발광 디스플레이 및 그 제조방법 KR100634543B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050031689A KR100634543B1 (ko) 2005-04-16 2005-04-16 단결정 실리콘 ｔｆｔ 유기발광 디스플레이 및 그 제조방법
US11/270,541 US7416924B2 (en) 2004-11-11 2005-11-10 Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
JP2006111209A JP2006301629A (ja) 2005-04-16 2006-04-13 単結晶シリコン薄膜トランジスタの有機発光ディスプレイ及びその製造方法
US12/175,778 US7816678B2 (en) 2004-11-11 2008-07-18 Organic light emitting display with single crystalline silicon TFT and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050031689A KR100634543B1 (ko) 2005-04-16 2005-04-16 단결정 실리콘 ｔｆｔ 유기발광 디스플레이 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100634543B1 true KR100634543B1 (ko) 2006-10-13

Family

ID=37469908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050031689A KR100634543B1 (ko) 2004-11-11 2005-04-16 단결정 실리콘 ｔｆｔ 유기발광 디스플레이 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2006301629A (ko)
KR (1) KR100634543B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015144A (ko) * 2015-05-01 2018-02-12 이매진 코퍼레이션 대면적 oled 마이크로 디스플레이 및 그 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214644B2 (en) 2010-12-07 2015-12-15 University Of Florida Research Foundation, Inc. Active matrix dilute source enabled vertical organic light emitting transistor
JP6077280B2 (ja) 2011-11-29 2017-02-08 株式会社半導体エネルギー研究所 表示装置及び電子機器
EP2915161B1 (en) 2012-11-05 2020-08-19 University of Florida Research Foundation, Inc. Brightness compensation in a display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015144A (ko) * 2015-05-01 2018-02-12 이매진 코퍼레이션 대면적 oled 마이크로 디스플레이 및 그 제조 방법
KR102143682B1 (ko) * 2015-05-01 2020-08-11 이매진 코퍼레이션 대면적 oled 마이크로 디스플레이 및 그 제조 방법

Also Published As

Publication number Publication date
JP2006301629A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
US7416924B2 (en) Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
KR100201715B1 (ko) 활성 매트릭스 표시 장치용 고이동도 집적화 구동기 및 그 제조 방법
US6599783B2 (en) Method of fabricating a thin film including a protective layer as a mask
KR100667087B1 (ko) 박막 트랜지스터 및 그의 제조방법
US8704235B2 (en) Semiconductor circuit having capacitor and thin film transistor, flat panel display including the semiconductor circuit, and method of manufacturing the semiconductor circuit
US20070298553A1 (en) Thin Film Transistor and Method For Production Thereof
KR101270168B1 (ko) 유기 전자발광디스플레이 및 그 제조방법
KR101009646B1 (ko) 박막 트랜지스터 및 이를 구비한 표시 장치
KR100458710B1 (ko) Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
JP2009506563A (ja) アモルファス多結晶シリコン薄膜回路の製造方法
KR100458714B1 (ko) Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
KR100699995B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
US8044576B2 (en) Organic light emitting display and method of fabricating the same
KR100634543B1 (ko) 단결정 실리콘 ｔｆｔ 유기발광 디스플레이 및 그 제조방법
JP3748827B2 (ja) 有機ｅｌ表示装置製造方法
KR20060121514A (ko) 유기발광 디스플레이 및 그 제조방법
KR20040077942A (ko) 반도체 장치 및 그 제조 방법
KR20030038835A (ko) Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
US8314428B2 (en) Thin film transistor with LDD/offset structure
JP2698182B2 (ja) 薄膜トランジスタ
KR101483629B1 (ko) 박막 트랜지스터 및 그 제조방법
JPH0582552A (ja) 薄膜トランジスタの製造方法
JPH06275830A (ja) アキュムレーション型多結晶シリコン薄膜トランジスタ
EP1615262A1 (en) Active matrix for oled display
JPH11284191A (ja) 縦型薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 13