JP4887599B2 - 回路基板、回路基板の製造方法、表示装置および電子機器 - Google Patents

Description

本発明は、回路基板、回路基板の製造方法、表示装置および電子機器に関するものである。

ｎ型の半導体層を有する薄膜トランジスタ（以下、「ｎ型ＴＦＴ」と言う。）と、ｐ型の半導体層を有する薄膜トランジスタ（以下、「ｐ型ＴＦＴ」と言う。）とを組み合わせて構成された相補型論理回路は、消費電力が少なく、低電圧で動作可能であることから、現在、メモリーＩＣ等に広く用いられている。
実用化されている相補型論理回路は、ｎ型ＴＦＴおよびｐ型ＴＦＴのいずれもが、ポリシリコン（無機半導体材料）で構成された半導体層を備えるもの（例えば、特許文献１参照。）であり、有機半導体材料で構成された半導体層（以下、「有機半導体層」と言う。）を備えるものについては、未だ開発中であるというのが現状である。

有機半導体層を有する薄膜トランジスタ（以下、「有機ＴＦＴ」と言う。）で構成される相補型論理回路の作製は、次のような理由で困難となっている。
すなわち、第１に、有機薄膜トランジスタでは、有機半導体層を構成する半導体材料が有機物であることから、有機半導体層のパターニングに際して、非常に劣化し易いという問題がある。例えば、フォトリソグラフィー法を用いたパターニングでは、フォトレジストの溶剤、紫外線照射、現像液、剥離液、エッチング液などの影響で、有機半導体層が劣化してしまう。また、単純なシャドウマスクを用いたパターニングでは解像度が低く、また、生産性が劣るものになる。

第２に、有機ＴＦＴでは、有機半導体層がｐ型であるかｎ型であるかに応じて、そのソース電極およびドレイン電極の構成材料（電極材料）としての適正が異なる。このため、ｎ型ＴＦＴおよびｐ型ＴＦＴのソース電極およびドレイン電極を、それぞれ異なる電極材料で形成しようとすると、ｎ型ＴＦＴ用のソース電極およびドレイン電極を形成するための成膜・パターニング、ｐ型ＴＦＴ用のソース電極およびドレイン電極を形成するための成膜・パターニング、その他、各ＴＦＴのゲート電極を形成するための成膜・パターニングも行うことから、少なくとも成膜・パターニングを３回繰り返すことになり、製造工程が複雑であり、コスト高となるという問題がある。

特開２００１−１５７６０号公報

本発明の目的は、簡易な方法で製造可能であり、特性に優れる薄膜トランジスタ回路を備える回路基板、かかる回路基板を製造するための回路基板の製造方法、信頼性の高い表示装置および電子機器を提供することにある。

このような目的は、下記の本発明により達成される。
本発明の回路基板は、有機半導体層を備えるトップゲート構造の薄膜トランジスタおよび有機半導体層を備えるボトムゲート構造の薄膜トランジスタが互いに接続されてなる相補型論理回路と、画素電極への信号を供給するためのトップゲート構造の画素用薄膜トランジスタとが、同一基板上に設けられてなる回路基板であって、
前記各薄膜トランジスタのうち、前記トップゲート構造の薄膜トランジスタは、前記基板上に分離して設けられた第１のソース電極および第１のドレイン電極と、前記第１のソース電極および前記第１のドレイン電極のそれぞれに接触するようこれらの間の領域に設けられたｐチャネルとして動作するｐ型有機半導体層と、前記ｐ型有機半導体層上に設けられた第１のゲート絶縁層と、前記第１のゲート絶縁層上に前記第１のソース電極と前記第１のドレイン電極との間の領域に重なるように設けられた第１のゲート電極と、を備え、前記ボトムゲート構造の薄膜トランジスタは、前記基板上に設けられた第２のゲート電極と、前記第２のゲート電極を覆うように設けられた第２のゲート絶縁層と、前記第２のゲート絶縁層上に前記第２のゲート電極の直上部を避けるように分離して設けられた第２のソース電極および第２のドレイン電極と、前記第２のソース電極および前記第２のドレイン電極のそれぞれに接触するよう設けられたｎチャネルとして動作するｎ型有機半導体層と、を備えており、
前記第１のソース電極、前記第１のドレイン電極および前記第２のゲート電極は、構成材料が同一でかつ一括して形成されたものであり、
前記第１のゲート電極、前記第２のソース電極および前記第２のドレイン電極は、構成材料が同一でかつ一括して形成されたものであり、
前記第１のソース電極、前記第１のドレイン電極および前記第２のゲート電極の構成材料は、その仕事関数が、前記第２のソース電極、前記第２のドレイン電極および前記第１のゲート電極の構成材料の仕事関数より大きいものであり、
前記第１のゲート絶縁層は、前記第２のゲート絶縁層と一括して形成されたものであり、
前記相補型論理回路は、前記画素用薄膜トランジスタが備えるゲート電極に接続されていることを特徴とする。
これにより、特性に優れる薄膜トランジスタ回路を備え、各種表示装置の構築に有用な回路基板を、容易に得ることができる。
また、これにより、有機半導体材料の中でも、ｎ型のものは、例えば酸化等され易く、特に化学的安定性が低い材料であるが、ボトムゲート構造の薄膜トランジスタが、ｎチャネルとして動作する有機半導体層を備えるものとすることにより、回路基板の製造に際して、ｎチャネルとして動作する有機半導体層をほぼ最終工程で作成することができるので、ｎチャネルとして動作する有機半導体層の劣化を防止または抑制することができる。その結果、回路基板の特性が低下するのを防止することができる。
また、これにより、１つの基板上に、トップゲート構造の薄膜トランジスタを作製した後、相補型論理回路を形成する部分に、トップゲート構造の薄膜トランジスタに接続するように、ボトムゲート構造の薄膜トランジスタを作製することにより、画素用薄膜トランジスタと相補型論理回路とを、容易に得ることができる。

本発明の回路基板では、前記基板は、可撓性を有していることが好ましい。
可撓性を有する基板を用いることにより、例えば電子ペーパー等の電子機器を構築する上で有用な表示装置を得ることができる。

本発明の回路基板の製造方法は、１つの基板上に、分離して設けられるトップゲート構造の薄膜トランジスタ用の第１のソース電極および第１のドレイン電極と、ボトムゲート構造の薄膜トランジスタ用の第２のゲート電極とを、同一の材料で一括してそれぞれ複数形成する第１の工程と、
前記第１のソース電極および前記第１のドレイン電極のそれぞれに接触するようこれらの間の領域に、前記トップゲート構造の薄膜トランジスタ用のｐ型有機半導体層を塗布法により形成する第２の工程と、
前記第１のソース電極および前記第１のドレイン電極と前記ｐ型有機半導体層とを覆うように設けられる前記トップゲート構造の薄膜トランジスタ用の第１のゲート絶縁層と、前記第２のゲート電極を覆うように設けられる前記ボトムゲート構造の薄膜トランジスタ用の第２のゲート絶縁層とを、一括して形成する第３の工程と、
前記第１のゲート絶縁層上に前記第１のソース電極と前記第１のドレイン電極との間の領域に重なるよう設けられる前記トップゲート構造の薄膜トランジスタ用の第１のゲート電極と、前記第２のゲート絶縁層上に前記第２のゲート電極の直上部を避けるように分離して設けられる前記ボトムゲート構造の薄膜トランジスタ用の第２のソース電極および第２のドレイン電極とを、同一の材料で一括して形成する第４の工程と、
前記第２のソース電極および前記第２のドレイン電極のそれぞれと接触するようこれらの間の領域に、前記ボトムゲート構造の薄膜トランジスタ用のｎ型有機半導体層を気相成膜法により形成する第５の工程とを有し、
複数の前記トップゲート構造の薄膜トランジスタのうちの一部と、前記ボトムゲート構造の薄膜トランジスタとを互いに接続して相補型論理回路を形成するとともに、複数の前記トップゲート構造の薄膜トランジスタの他部を、画素電極への信号を供給するための画素用薄膜トランジスタとすることを特徴とする。
これにより、特性に優れる薄膜トランジスタ回路を備え、各種表示装置の構築に有用な回路基板を得ることができる。
また、これにより、隣接する薄膜トランジスタ間でのリーク電流の発生、クロストークの発生等を好適に防止することができる。また、有機半導体材料の使用量の削減を図ることもできる。

本発明の回路基板の製造方法では、前記塗布法として、インクジェット法を用いることが好ましい。
これにより、有機半導体材料を所定の領域により精度よく供給することができる。

本発明の回路基板の製造方法では、前記気相成膜法として、真空蒸着法を用いることが好ましい。
これにより、ｎチャネルとして動作する有機半導体層を、より容易に均一な膜厚で得ることができる。
本発明の表示装置は、本発明の回路基板を備えることを特徴とする。
これにより、信頼性の高い表示装置が得られる。
本発明の電子機器は、本発明の表示装置を備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。

以下、本発明の回路基板、回路基板の製造方法、表示装置および電子機器の好適実施形態に基づいて詳細に説明する。
＜電気泳動表示装置＞
まず、本発明の回路基板を適用した表示装置として、電気泳動表示装置を代表に説明する。

図１は、本発明の回路基板を電気泳動表示装置に適用した場合の実施形態を示す縦断面図、図２は、本発明の回路基板の構成を示すブロック図である。なお、以下では、図１および図２中の上側を「上」、下側を「下」として説明する。
図１に示す電気泳動表示装置（本発明の電子デバイス）２０は、回路基板１と、この回路基板１上に設けられた電気泳動表示部１００とで構成されている。

回路基板１は、基板２と、この基板２上に設けられた画素電極１０とを有している。
一方、電気泳動表示部１００は、透明電極１２０が設けられた透明基板１１０と、透明電極１２０にバインダ材１５０により固定された複数のマイクロカプセル１３０とを有している。また、マイクロカプセル１３０の内部には、電気泳動分散液１４０が封入されている。
そして、回路基板１と電気泳動表示部１００とは、マイクロカプセル１３０が画素電極１０に接触するように接合されている。
以下、各部の構成について順次説明する。

回路基板１が備える基板２および電気泳動表示部１００が備える透明基板１１０は、それぞれ、シート状（平板状）の部材で構成され、基板２、１１０間に配される各部材を支持および保護する機能を有する。
基板２および透明基板１１０は、それぞれ、可撓性を有するもの、硬質なもののいずれであってもよいが、可撓性を有するものであるのが好ましい。可撓性を有する基板２、１１０を用いることにより、可撓性を有する電気泳動表示装置２０、すなわち、例えば電子ペーパーを構築する上で有用な電気泳動表示装置２０を得ることができる。

また、各基板２、１１０を可撓性を有するものとする場合、その構成材料としては、それぞれ、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレン、ポリプロピレン、エチレン−酢酸ビニル共重合体等のポリオレフィン、変性ポリオレフィン、ポリアミド（例：ナイロン６、ナイロン４６、ナイロン６６、ナイロン６１０、ナイロン６１２、ナイロン１１、ナイロン１２、ナイロン６−１２、ナイロン６−６６）、熱可塑性ポリイミド、芳香族ポリエステル等の液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンサルファイド、ポリカーボネート、ポリメチルメタクリレート、ポリエーテル、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリエーテルスルホン（ＰＥＳ）、ポリアセタール、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素系ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を混合して用いることができる。

各基板２、１１０の厚さ（平均）は、それぞれ、構成材料、用途等により適宜設定され、特に限定されないが、可撓性を有するものとする場合、２０〜５００μｍ程度であるのが好ましく、２５〜２５０μｍ程度であるのがより好ましい。これにより、電気泳動表示装置２０の柔軟性と強度との調和を図りつつ、電気泳動表示装置２０の小型化（特に、薄型化）を図ることができる。

画素電極１０は、図２に示すように、マトリックス状（行列状）に分割された個別電極とされ、透明電極１２０が共通電極とされており、画素電極１０と透明電極１２０とが重なる部分が１画素を構成している。
画素電極１０と透明電極１２０との間に電圧を印加することにより、マイクロカプセル１３０に封入された電気泳動分散液１４０に電界が付与される。
なお、透明電極１２０も、画素電極１０と同様に複数に分割するようにしてもよい。

各電極１０、１２０の構成材料としては、それぞれ、実質的に導電性を有するものであれば特に限定されないが、マイクロカプセル１３０との親和性（密着性）が良好であるのが好ましい。
このような構成材料としては、例えば、銅、アルミニウム、ニッケル、コバルト、白金、金、銀、モリブデン、タンタルまたはこれらを含む合金等の金属材料、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素系材料、ポリアセチレン、ポリピロール、ポリチオフェン、ポリアニリン、ポリ（ｐ−フェニレン）、ポリ（ｐ−フェニレンビニレン）、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の電子導電性高分子材料、マトリックス樹脂中にイオン性物質を分散させたイオン導電性高分子材料、インジウム錫酸化物（ＩＴＯ）、フッ素ドープした錫酸化物（ＦＴＯ）、錫酸化物（ＳｎＯ_２）、インジウム酸化物（ＩＯ）等の導電性酸化物材料のような各種導電性材料が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。

各電極１０、１２０の厚さ（平均）は、それぞれ、構成材料、用途等により適宜設定され、特に限定されないが、０．０５〜１０μｍ程度であるのが好ましく、０．０５〜５μｍ程度であるのがより好ましい。
なお、透明基板１１０および透明電極１２０の構成材料としては、それぞれ、前述した材料の中でも、高い光透過性を有するもの、すなわち、実質的に透明（無色透明、有色透明または半透明）なものを選択するようにすればよい。これにより、後述する電気泳動分散液１４０中における電気泳動粒子１４２、１４３の状態、すなわち電気泳動表示装置２０に表示された情報を目視により容易に認識することができる。

また、各電極１０、１２０は、それぞれ、前述したような材料の単体からなる単層構造のものの他、例えば、複数の材料を順次積層したような多層積層構造のものであってもよい。
これらの画素電極１０と透明電極１２０との間には、各電極１０、１１０に接触するようにして、電気泳動分散液１４０を封入した複数のマイクロカプセル１３０が配設されている。

電気泳動分散液１４０は、少なくとも１種の電気泳動粒子（本実施形態では、２種の電気泳動粒子１４２、１４３）が液相分散媒１４１に分散（懸濁）されてなるものである。
液相分散媒１４１としては、比較的高い絶縁性を有するものが好適に使用される。かかる液相分散媒１４１としては、例えば、各種水（蒸留水、純水、イオン交換水、ＲＯ水等）、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、エチレングリコール、ジエチレングリコール、グリセリン等のアルコール類、メチルセロソルブ、エチルセロソルブ、フェニルセロセルブ等のセロソルブ類、酢酸メチル、酢酸エチル、酢酸ブチル、ギ酸エチル等のエステル類、アセトン、メチルエチルケトン、ジエチルケトン、メチルイソブチルケトン、メチルイソプロピルケトン、シクロヘキサノン等のケトン類、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素類、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素類、ベンゼン、トルエン、キシレン、ヘキシルベンゼン、ヘプチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンのような長鎖アルキル基を有するベンゼン類等の芳香族炭化水素類、塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタン等のハロゲン化炭化水素類、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族復素環類、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル類、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルアセトアミド等のアミド類、カルボン酸塩またはその他の各種油類等が挙げられ、これらを単独または混合物として用いることができる。

また、液相分散媒１４１（電気泳動分散液１４０）中には、必要に応じて、例えば、電解質、界面活性剤、金属石鹸、樹脂材料、ゴム材料、油類、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散媒、潤滑剤、安定化剤等の各種添加剤を添加するようにしてもよい。

電気泳動粒子１４２、１４３は、それぞれ、荷電を有し、液相分散媒中で電位差による電気泳動により移動し得る粒子であれば、いかなるものをも用いることができ、特に限定はされないが、例えば、有機または無機、あるいはこれらの複合物質からなる粒子を用いることができる。
有機または無機の粒子としては、例えば、アニリンブラック、カーボンブラック、チタンブラック等の黒色顔料、二酸化チタン、三酸化アンチモン、硫酸バリウム、硫化亜鉛、亜鉛華、二酸化珪素等の白色顔料、モノアゾ、ジスアゾ、ポリアゾ等のアゾ系顔料、イソインドリノン、黄鉛、黄色酸化鉄、カドミウムイエロー、チタンイエロー、アンチモン等の黄色顔料、モノアゾ、ジスアゾ、ポリアゾ等のアゾ系顔料、キナクリドンレッド、クロムバーミリオン等の赤色顔料、フタロシアニンブルー、インダスレンブルー、紺青、群青、コバルトブルー等の青色顔料、フタロシアニングリーン等の緑色顔料等が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。
また、有機・無機の複合物質からなる粒子としては、例えば、前記の無機材料と有機材料とを、適当な組成比で複合した複合物質で構成される粒子を用いることができる。

電気泳動粒子１４２、１４３の平均粒径は、それぞれ、特に限定はされないが、０．１〜１０μｍ程度であるのが好ましく、０．１〜７．５μｍ程度であるのがより好ましい。平均粒径が小さ過ぎると、主に可視光域において十分な隠蔽率を得ることができず、その結果、電気泳動表示装置２０の表示コントラストが低下するおそれがあり、一方、平粒径が大き過ぎると、その種類等によっては、電気泳動粒子１４２、１４３の沈降により、電気泳動表示装置２０の表示品質の劣化等の問題が生じるおそれがある。

電気泳動表示装置２０では、画素電極１０と透明電極１２０との間に電圧を印加すると、これらの電極１０、１２０間に生じる電界の方向、強さ、電気泳動粒子１４２、１４３の物性（例えば電気泳動度等）等に応じて、電気泳動粒子１４２、１４３は、それぞれ、いずれかの電極に向かって電気泳動する。これにより、電気泳動表示装置２０の表示面側には、電気泳動粒子１４２、１４３の色および液相分散媒の色の組み合わせによる所望の情報（画像）が表示される。

また、電気泳動粒子１４２、１４３の比重は、それぞれ、液相分散媒の比重とほぼ等しくなるように設定されているのが好ましい。これにより、電気泳動粒子１４２、１４３は、電極１０、１２０間への電圧の印加を停止した後においても、液相分散液中において一定の位置に長時間滞留することができる。すなわち、電気泳動表示装置２０に表示された情報が長時間保持されることとなる。
このような電気泳動粒子１４２、１４３を液相分散媒中に分散させる方法（分散方法）としては、特に限定されないが、例えば、ペイントシェーカー法、ボールミル法、メディアミル法、超音波分散法、撹拌分散法等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。

マイクロカプセル１３０は、その内部に、以上のような電気泳動分散液１４０を封入するものである。
このマイクロカプセル１３０の構成材料としては、特に限定されないが、例えば、アラビアゴムとゼラチンとの複合材料、ウレタン系樹脂、メラミン系樹脂、尿素樹脂、ポリアミド樹脂、ポリエーテル樹脂のような各種樹脂材料が挙げられ、これらのうち１種または２種以上の組み合わせて用いることができる。

また、マイクロカプセル１３０の作製手法（マイクロカプセル１３０への電気泳動分散液１４０の封入方法）としては、特に限定されないが、例えば、界面重合法、ｉｎ−ｓｉｔｕ重合法、相分離法（または、コアセルベーション法）、界面沈殿法、スプレードライング法等の各種マイクロカプセル化手法を用いることができる。なお、前記のマイクロカプセル化手法は、マイクロカプセル１３０の構成材料等に応じて、適宜選択するようにすればよい。

このようなマイクロカプセル１３０は、その大きさがほぼ均一であることが好ましい。これにより、電気泳動表示装置２０は、より優れた表示機能を発揮することができる。なお、均一な大きさのマイクロカプセル１３０は、例えば、濾過法、比重差分球法等を用いることにより得ることができる。また、マイクロカプセル１３０の大きさ（平均粒径）は、特に限定されないが、通常、１０〜１５０μｍ程度であるのが好ましく、３０〜１００μｍ程度であるのがより好ましい。

バインダ材１５０は、例えば、マイクロカプセル１３０を固定する目的や、電極１０、１２０間の絶縁性を確保する目的等により供給される。これにより、電気泳動表示装置２０の耐久性および信頼性をより向上させることができる。
このバインダ材１５０には、各電極１０、１２０およびマイクロカプセル１３０との親和性（密着性）に優れ、かつ、絶縁性に優れる樹脂材料が好適に使用される。

このような樹脂材料としては、特に限定はされないが、例えば、ポリエチレン、塩素化ポリエチレン、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸エチル共重合体、ポリプロピレン、ＡＢＳ樹脂、メタクリル酸メチル樹脂、塩化ビニル樹脂、塩化ビニル−酢酸ビニル共重合体、塩化ビニル−塩化ビニリデン共重合体、塩化ビニルアクリル酸エステル共重合体、塩化ビニル−メタクリル酸共重合体、塩化ビニル−アクリロニトリル共重合体、エチレン−ビニルアルコール−塩化ビニル共重合体、プロピレン−塩化ビニル共重合体、塩化ビニリデン樹脂、酢酸ビニル樹脂、ポリビニルアルコール、ポリビニルホルマール、セルロース系樹脂等の熱可塑性樹脂、ポリアミド系樹脂、ポリアセタール、ポリカーボネート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリフェニレンオキサイド、ポリスルホン、ポリアミドイミド、ポリアミノビスマレイミド、ポリエーテルスルホン、ポリフェニレンスルホン、ポリアリレート、グラフト化ポリフェニレンエーテル、ポリエーテルエーテルケトン、ポリエーテルイミド等の高分子、ポリ四フッ化エチレン、ポリフッ化エチレンプロピレン、四フッ化エチレン−パーフロロアルコキシエチレン共重合体、エチレン−四フッ化エチレン共重合体、ポリフッ化ビニリデン、ポリ三フッ化塩化エチレン、フッ素ゴム等のフッ素系樹脂、シリコーン樹脂、シリコーンゴム等の珪素樹脂、その他として、メタクリル酸−スチレン共重合体、ポリブチレン、メタクリル酸メチル−ブタジエン−スチレン共重合体等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。

また、バインダ材１５０は、その誘電率が前記液相分散媒１４１の誘電率とほぼ等しくなるよう設定されているのが好ましい。このため、バインダ材１５０中には、例えば、１，２−ブタンジオール、１，４−ブタンジオールのようなアルコール類、ケトン類、カルボン酸塩等の誘電率調節剤を添加するのが好ましい。
また、図２に示すように、回路基板１は、基板２と、互いに直交する複数のデータ線１１と複数の走査線１２と、これらのデータ線１１と走査線１２との各交点付近にそれぞれ配置された、前述の画素電極１０および画素用薄膜トランジスタ１３と、走査線１２に接続された走査用ドライバ１４と、データ線１１に接続されたデータ用ドライバ１５とを有し、これらの各部１１〜１５がいずれも基板２上に設けられている。

以下、薄膜トランジスタを「ＴＦＴ」と略す。
画素用ＴＦＴ１３は、各画素電極１０のＯＮ／ＯＦＦを切り替える機能を有するものである。
走査用ドライバ１４およびデータ用ドライバ１５は、それぞれ走査線１２およびデータ線１１に供給すべき選択信号（選択電圧）を生成する機能を有するものであり、ｐ型ＴＦＴとｎ型ＴＦＴとを接続してなる相補型論理回路で構成されている。

本実施形態では、走査用ドライバ１４を構成するＴＦＴおよび画素用ＴＦＴ１３は、いずれも有機半導体層を有するＴＦＴで構成され、基板２上に直接形成されている。これにより、電気泳動表示装置２０をフレキシブルディスプレイとしてより好適なものとすることができる。
なお、これらの画素用ＴＦＴ１３および走査用ドライバ１４の構成については、後に詳述する。

このような電気泳動表示装置２０では、走査用ドライバ１４から、１本あるいは複数本の走査線１２に選択信号（選択電圧）を供給すると、この選択信号（選択電圧）が供給された走査線１２に接続されている画素用ＴＦＴ１３がＯＮとなる。これにより、かかる画素用ＴＦＴ１３に接続されているデータ線１１と画素電極１０とは、実質的に導通する。
このとき、データ用ドライバ１５から、データ線１１に所望のデータ（電圧）を供給した状態であれば、このデータ（電圧）は画素電極１０に供給され、マイクロカプセル１３０中の電気泳動粒子１４２、１４３に作用することになる。
一方、この状態から、走査線１２への選択信号（選択電圧）の供給を停止すると、画素用ＴＦＴ１３はＯＦＦとなり、かかる画素用ＴＦＴ１３に接続されているデータ線１１と画素電極１０とは非導通状態となる。

このような回路基板１では、走査線１２への選択信号の供給および停止、あるいは、データ線１１へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置２０に所望の画像（情報）を表示させることができる。
特に、電気泳動表示装置２０は、前述したような回路基板１を有することにより、特定の走査線１２に接続された画素用薄膜ＴＦＴ１３を選択的にＯＮ／ＯＦＦすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高い品質の画像（情報）を得ることができる。

＜画素用ＴＦＴおよび走査用ドライバ＞
次に、前述した画素用ＴＦＴ１３および走査用ドライバ１４の構成について説明する。
図３は、図２中のＡ−Ａ線断面図、図４は、図３の一部拡大図、図５は、図４に示す走査用ドライバを構成する基本素子であるインバータ回路の平面図、図６は、図５に示すインバータ回路の等価回路、図７は、ｐチャネルとして動作する有機半導体層の他の構成例を示す縦断面図である。なお、以下の説明では、図３、図４および図７中の上側を「上」、下側を「下」と言う。

図３および図４に示す回路基板１では、画素用ＴＦＴ１３は、トップゲート構造のＴＦＴで構成され、走査用ドライバ１４は、トップゲート構造のＴＦＴとボトムゲート構造のＴＦＴとで構成されている。
そして、走査用ドライバ１４では、２種のＴＦＴのうちの一方のＴＦＴが、ｐチャネルとして動作する有機半導体層（以下、「ｐ型有機半導体層」と言う。）を備え、他方のＴＦＴが、ｎチャネルとして動作する有機半導体層（以下、「ｎ型有機半導体層」と言う。）を備え、これにより相補型論理回路が構成されている。

このような構成により、１つの基板２上に、トップゲート構造のＴＦＴを作製した後、走査用ドライバ１４に対応する部分に、トップゲート構造のＴＦＴに接続するように、ボトムゲート構造のＴＦＴを作製することにより、画素用ＴＦＴ１３と走査用ドライバ１４とを、容易に得ることができる。
また、このような回路基板１では、トップゲート構造のＴＦＴが、ｐ型有機半導体層を備え、ボトムゲート構造のＴＦＴが、ｎ型有機半導体層を備えるのが好ましい。有機半導体材料の中でも、ｎ型のものは、例えば酸化等され易く、特に化学的安定性が低い材料であるが、ボトムゲート構造のＴＦＴが、ｎ型有機半導体層を備えることにより、後述するように、回路基板１の製造に際して、ｎ型有機半導体層をほぼ最終工程で作成（成膜）することができるので、ｎ型有機半導体層の劣化を防止または抑制することができる。その結果、走査用ドライバ１４（回路基板１）の特性が低下するのを防止することができる。

以下では、トップゲート構造のＴＦＴが、ｐ型有機半導体層を備え、ボトムゲート構造のＴＦＴが、ｎ型有機半導体層を備え、これらが１対１で接続された例（図５および図６に示すインバータ回路）を代表に説明する。
図４に示すように、トップゲート構造の第１のＴＦＴ３は、基板２上に、第１のソース電極３１および第１のドレイン電極３２と、ｐ型有機半導体層３３と、第１のゲート絶縁層３４と、第１のゲート電極３５とが、この順で積層されて構成されている。

具体的には、第１のＴＦＴ３では、基板２上に、第１のソース電極３１および第１のドレイン電極３２が分離して設けられ、第１のソース電極３１および第１のドレイン電極３２の間の領域に選択的に、各電極３１、３２に接触するようにｐ型有機半導体層３３が設けられている。さらにｐ型有機半導体層３３上には、第１のゲート絶縁層３４が設けられ、さらにこの上に、少なくとも第１のソース電極３１と第１のドレイン電極３２の間の領域に重なるように第１のゲート電極３５が設けられている。

本実施形態のように、第１のソース電極３１および第１のドレイン電極３２の間の領域に選択的に、ｐ型有機半導体層３３を形成することにより、隣接するＴＦＴ間でのリーク電流の発生、クロストークの発生等を好適に防止することができる。また、有機半導体材料の使用量の削減を図ることもできる。
この第１のＴＦＴ３では、ｐ型有機半導体層３３のうち、第１のソース電極３１と第２のドレイン電極３２との間の領域が、キャリアが移動するチャネル領域３３１となっている。
なお、図５に示すように、このチャネル領域３３１において、キャリアの移動方向の長さ、すなわち第１のソース電極３１と第１のドレイン電極３２との間の距離をチャネル長Ｌ_１、チャネル長方向Ｌ_１と直交する方向の長さをチャネル幅Ｗ_１と言う。

また、ｐ型有機半導体層３３は、図７に示すように、第１のソース電極３１および第１のドレイン電極３２のそれぞれに、部分的に重なるように形成されていてもよい。この場合、ｐ型有機半導体層３３の第１のゲート絶縁層３４との界面付近にチャネル領域３３１が形成され、第１のソース電極３１から注入されたホール（正孔）は、このチャネル領域３３１に到達して第１のドレイン電極３２に向かって流れる。

一方、第２のＴＦＴ４は、基板２上に、第２のゲート電極４１と、第２のゲート絶縁層４２と、第２のソース電極４３および第２のドレイン電極４４と、ｎ型有機半導体層４５とが、この順で積層されて構成されている。
具体的には、第２の薄膜トランジスタ４では、基板２上に、第２のゲート電極４１が設けられ、さらに基板２上には、第２のゲート電極４１を覆うように第２のゲート絶縁層４２が設けられている。また、第２のゲート絶縁層４２上には、第２のソース電極４３および第２のドレイン電極４４が、第２のゲート電極４１の直上部を避けるように分離して設けられ、さらに電極４３および第２のドレイン電極４４と接触するようにｎ型有機半導体層４５が設けられている。

この第２のＴＦＴ４では、ｎ型有機半導体層４５のうち、第２のソース電極４３と第２のドレイン電極４４との間の領域が、キャリアが移動するチャネル領域４５１となっている。
なお、図５に示すように、このチャネル領域４５１において、キャリアの移動方向の長さ、すなわち第２のソース電極４３と第２のドレイン電極４４との間の距離をチャネル長Ｌ_２、チャネル長方向Ｌ_２と直交する方向の長さをチャネル幅Ｗ_２と言う。
そして、図５および図６に示すように、これらのＴＦＴ３、４は、第１のゲート電極３５と第２のゲート電極４１とが接続され、この接続部がインバータ回路の入力端子５となり、また第１のドレイン電極３２と第２のソース電極４３とが接続され、この接続部がインバータ回路の出力端子６となる。

このようなインバータ回路では、通常、Ｖ_ｄｄが電源電圧、Ｖ_ｓｓがグランドにそれぞれ接続される。そして、Ｖ_ｄｄとＶ_ｓｓとの間に、Ｖ_ｄｄがハイ、Ｖ_ｓｓがローとなるように、所定の電圧を印加した状態で、入力端子５にハイの信号（電圧）を入力すると、出力端子６からは、Ｖ_ｓｓに近い電圧が出力され、一方、入力端子５にローの信号（電圧）を入力すると、出力端子６からは、Ｖ_ｄｄに近い電圧が出力される。

なお、入力端子５、出力端子６に対応する接続部は、上下の金属層が絶縁体を介さないで接続される必要があるため、この部分ではゲート絶縁膜は除去される必要がある。このような構造は、例えば、後述するように絶縁材料を部分的に塗布（供給）する方法、基板２の全面に絶縁材料を塗布（供給）した後、フォトリソグラフィー法等を用いて接続孔（貫通孔）を形成し、上下の金属層を接続する方法等により形成することができる。

以下、図４を参照しつつ、第１のＴＦＴ３および第２のＴＦＴ４の各部について順次説明する。
基板２の表面の所定の領域２ａには、第１のソース電極３１および第１のドレイン電極３２が、チャネル長Ｌ_１方向に沿って、所定距離離間して並設されている。
チャネル長Ｌ_１は、１〜３０μｍ程度であるのが好ましく、５〜２０μｍ程度であるのがより好ましい。
また、チャネル幅Ｗ_１は、０．０５〜５ｍｍ程度であるのが好ましく、０．２〜２ｍｍ程度であるのがより好ましい。

第１のソース電極３１および第１のドレイン電極３２の構成材料は、後述する第２のゲート電極４１と実質的に同一の材料（導電性材料）を用いるのが好ましい。これにより、第１のソース電極３１および第１のドレイン電極３２と、第２のゲート電極４１とを、同一の成膜工程およびパターニング工程により形成することができ、製造工程を簡易化することができる。

また、第１のソース電極３１および第１のドレイン電極３２（第２のゲート電極４１）の構成材料は、好ましくは、後述する第２のソース電極４３および第２のドレイン電極４４（第１のゲート電極３５）の構成材料（電極材料）より仕事関数の大きいものが用いられる。これにより、第１のＴＦＴ３および第２のＴＦＴ４では、それぞれ、それらの特性（スイッチング特性）が如何なく発揮されるようになる。

第１のソース電極３１および第１のドレイン電極３２（第２のゲート電極４１）の構成材料の具体的としては、例えば、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉまたはこれら金属を含む合金等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
この第１のソース電極３１および第１のドレイン電極３２（第２のゲート電極４１）の厚さ（平均）は、特に限定されないが、それぞれ、０．１ｎｍ〜２μｍ程度であるのが好ましく、１ｎｍ〜１μｍ程度であるのがより好ましい。
第１のソース電極３１と第１のドレイン電極３２との間の領域（チャネル領域３３１）と、この領域と連続する第１のソース電極３１と第１のドレイン電極３２の表面の一部を覆うように、ｐ型有機半導体層３３が設けられている。

ｐ型有機半導体層３３の構成材料としては、例えば、ポリヘキシルチオフェン、フルオレン−ビチオフェン共重合体、フルオレン−アリルアミン共重合体、ポリチニレンビニレン、ポリアリールアミンまたはこれらの誘導体のような高分子の有機半導体材料、ペンタセン、オリゴチオフェン、トリフェニルジアミン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。

これらの中でも、ｐ型有機半導体層３３の構成材料としては、高分子の有機半導体材料を用いるのが好ましい。高分子の有機半導体材料は、塗料（インク）化し易く、インクジェット法等の塗布法によって容易に成膜することができる。
また、高分子の有機半導体材料を主材料として構成されるｐ型有機半導体層３３は、特に薄型化・軽量化が可能であり、可撓性にも優れる。
特に、ｐ型有機半導体層３３の構成材料としては、フルオレン−ビチオフェン共重合体またはその誘導体、ポリアリールアミンまたはこれらの誘導体が好適である。

ｐ型有機半導体層３３の厚さ（平均）は、０．１ｎｍ〜１μｍ程度であるのが好ましく、１〜１００ｎｍ程度であるのがより好ましい。
また、第１のソース電極３１および第１のドレイン電極３２とｐ型有機半導体層３３とを覆うように、第１のゲート絶縁層３４が設けられている。
この第１のゲート絶縁層３４は、第１のソース電極３１および第１のドレイン電極３２に対して第１のゲート電極３５を絶縁するものである。

第１のゲート絶縁層３４は、主として有機材料（特に有機高分子材料）で構成されているのが好ましい。有機高分子材料を主材料とする第１のゲート絶縁層３４は、その形成が容易であるとともに、ｐ型有機半導体層３３との密着性の向上を図ることもできる。
このような有機高分子材料としては、例えば、ポリスチレン、ポリイミド、ポリアミドイミド、ポリビニルフェニレン、ポリカーボネート（ＰＣ）、ポリメチルメタクリレート（ＰＭＭＡ）のようなアクリル系樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）のようなフッ素系樹脂、ポリビニルフェノールあるいはノボラック樹脂のようなフェノール系樹脂、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテンなどのオレフィン系樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。

これらの高分子材料に架橋剤を混合することも可能である。特に溶剤に対して可溶性の高分子材料を塗布した場合、それ以降の工程で使われる有機溶媒などにも溶けてしまう可能性がある。架橋剤を高分子材料に混合しておいて、塗布後、加熱や紫外線照射することによって、高分子の分子鎖同士が結合されて、三次元的なネットワークを作ることによって、溶剤への再溶解を防ぐことが可能である。

また、第１のゲート絶縁層３４の構成材料には、例えば、ＳｉＯ_２等の無機絶縁材料を用いることもできる。ポリシリケート、ポリシロキサン、ポリシラザンのような溶液を塗布して、塗布膜を酸素、または水蒸気の存在下で加熱することによって、溶液材料からＳｉＯ_２を得ることができる。また、金属アルコキシド溶液を塗布した後、これを酸素雰囲気で加熱することによって無機絶縁材料を得る（ゾルゲル法として知られる）ことができる。
また、ｐ型有機半導体層とｎ型有機半導体層とに応じて、異なる種類の絶縁材料をゲート絶縁層に用いることも可能である。

第１のゲート絶縁層３４の厚さ（平均）は、特に限定されないが、１０ｎｍ〜５μｍ程度であるのが好ましく、５０ｎｍ〜２μｍ程度であるのがより好ましい。第１のゲート絶縁層３４の厚さを前記範囲とすることにより、第１のソース電極３１および第１のドレイン電極３２と第１のゲート電極３５とを確実に絶縁しつつ、回路基板１が大型化すること（特に、厚さが増大すること）を防止することができる。

第１のゲート絶縁層３４上には、第１のゲート電極３５が設けられている。
第１のゲート電極３５の構成材料としては、後述する第２のソース電極４３および第２のドレイン電極４４と実質的に同一の材料（電極材料）を用いるのが好ましい。これにより、第１のゲート電極３５と、第２のソース電極４３および第２のドレイン電極４４とを、同一の成膜工程およびパターニング工程によって形成することができ、製造工程を簡易化することができる。

第１のゲート電極３５（第２のソース電極４３および第２のドレイン電極４４）の構成材料としては、仕事関数の小さい材料（導電性材料）を用いるのが好ましい。
このような導電性材料のとしては、例えば、Ａｌ、Ｔｉ、Ｔａなどの金属、Ｌｉ、Ｎａ、Ｋ、Ｃｓのようなアルカリ金属、Ｍｇ、Ｃａ、Ｓｒのようなアルカリ土類金属、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂのような希土類金属、ｎドープしたＳｉ、ＧａＡｓなどの半導体、または、ＬｉＦ、ＣｓＦのような前記金属を含むフッ化物（ハロゲン化物）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。これらの金属は空気中の酸素と反応しやすいので、これを安定化させるために、Ａｇ、Ａｕ、Ｎｉ、Ｃｕなどのより安定な金属と合金化して用いることも可能である。
この第１のゲート電極３５（第２のソース電極４３および第２のドレイン電極４４）の厚さ（平均）は、特に限定されないが、それぞれ、０．１ｎｍ〜２μｍ程度であるのが好ましく、１ｎｍ〜１μｍ程度であるのがより好ましい。

基板２の表面の第１のＴＦＴ３に隣接する領域２ｂには、第２のゲート電極４１が設けられている。
第２のゲート電極４１の構成材料は、前述したように、第１のソース電極３１および第１のドレイン電極３２と同様とすることができる。
また、基板２の表面の領域２ｂには、第２のゲート電極４１を覆うように、第２のゲート絶縁層４２が設けられている。
この第２のゲート絶縁層４２は、第２のゲート電極４１に対して第２のソース電極４３および第２のドレイン電極４４とを絶縁する機能を有するものである。

第２のゲート絶縁層４２の構成材料および厚さ（平均）の適正範囲は、第１のゲート絶縁層３４と同様である。
第２のゲート絶縁層４２上には、第２のソース電極４３および第２のドレイン電極４４が、チャネル領域４５１のチャネル長Ｌ_２方向に沿って、所定距離離間して並設されている。
チャネル長Ｌ_２は、前記チャネル長Ｌ_１と、また、チャネル幅Ｗ_２は、前記チャネル幅Ｗ_１と、それぞれ、同様とすることができる。

これらの第２のソース電極４３および第２のドレイン電極４４の構成材料は、前述したように、第１のゲート電極３５と同様とすることができる。
また、第２のゲート絶縁層４２上には、この第２のゲート絶縁層４２と、第２のソース電極４３およびドレイン電極４４を覆い、さらに、第１のゲート絶縁層３４、第１のゲート電極３５を覆うように、ｎ型有機半導体層４５が設けられている。

ｎ型有機半導体層４５の構成材料としては、例えば、ＰＴＣＤＩ（３，４，９，１０−ｐｅｒｙｌｅｎｅｔｅｔｒａｃａｒｂｏｘｙｌｉｃ ｄｉｉｍｉｄｅ）、ＰＴＣＤＡ（３，４，９，１０−ｐｅｒｙｌｅｎｅｔｅｔｒａｃａｒｂｏｘｙｌｉｃ ｄｉａｎｈｙｄｒｉｄｅ）のようなペリレン系化合物、ＮＴＣＤＡ（１，４，５，８−Ｎａｐｈｔｈａｌｅｎｅ ｔｅｔｒａｃａｒｂｏｘｙｌｉｃ ｄｉａｎｈｙｄｒｉｄｅ）、ＮＴＣＤＩ（Ｎ−ｓｕｂｓｔｉｔｕｔｅｄ ｎａｐｈｔｈａｌｅｎｅ１，４，５，８−ｔｅｔｒａｃａｒｂｏｘｙｌｉｃ ｄｉｉｍｉｄｅ）のようなのナフタレン系化合物、パーフルオロ銅フタロシアニン（Ｆ１６ＣｕＰｃ）のようなフタロシアニン系化合物、フラーレン（Ｃ６０、Ｃ７０）のような炭素系化合物等が挙げられる。これらのうちの１種または２種以上を組み合わせて用いることができる。
ｎ型有機半導体層４５の厚さ（平均）の適正範囲は、ｐ型有機半導体層３３と同様である。

以上のような回路基板１は、例えば、次のようにして製造することができる。
図８〜図１０は、それぞれ、本発明の回路基板の製造方法を説明するための図（縦断面図）である。なお、以下の説明では、図８〜図１０中の上側を「上」、下側を「下」と言う。
この回路基板の製造方法は、［１］第１のソース電極、第１のドレイン電極および第２のゲート電極形成工程と、［２］ｐ型有機半導体層形成工程と、［３］第１のゲート絶縁層および第２のゲート絶縁層形成工程と、［４］第１のゲート電極、第２のソース電極および第２のドレイン電極形成工程と、「５」ｎ型有機半導体層形成工程を有している。以下、各工程について、順次説明する。

［１］ 第１のソース電極、第１のドレイン電極および第２のゲート電極形成工程（第１の工程）
基板２上に、第１のソース電極３１、第１のドレイン電極３２および第２のゲート電極４１を、一括して形成する。
まず、図８（ａ）に示すように、基板２を用意する。

次に、図８（ｂ）に示すように、基板２上に金属膜（金属層）７を形成する。
これは、例えば、プラズマＣＶＤ、熱ＣＶＤ、レーザーＣＶＤのような化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング（低温スパッタリング）、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法、ＭＯＤ法、金属箔の接合等により形成することができる。

次に、この金属膜７上に、例えばフォトリソグラフィー法により、第１のソース電極３１、第１のドレイン電極３２および第１のゲート電極４１に対応する形状のレジスト層を形成し、このレジスト層をマスクとして、金属膜７の不要部分を除去する。
金属膜７の除去には、例えば、プラズマエッチング、リアクティブイオンエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうちの１種または２種以上を組み合わせて用いることができる。

次に、レジスト層を除去することにより、図８（ｃ）に示すように、第１のソース電極３１、第１のドレイン電極３２および第２のゲート電極４１が得られる。
なお、これらの電極３１、３２、４１は、それぞれ、例えば、導電性粒子を含む導電性材料を各種塗布法を用いて、基板２上に塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することもできる。

ここで、塗布法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。

［２］ ｐ型有機半導体層形成工程（第２の工程）
次に、第１のソース電極３１および第１のドレイン電極３２に接触するように、ｐ型有機半導体層３３を形成する。
具体的には、図９（ｄ）に示すように、第１のソース電極３１と第１のドレイン電極３２との間の領域に選択的に、ｐ型有機半導体層３３を形成する。
これにより、第１のソース電極３１と第１のドレイン電極３２との間（第１のゲート電極３５に対応する領域）には、チャネル領域３３１が形成される。

例えば、ｐ型有機半導体層３３を高分子の有機半導体材料で構成する場合、ｐ型有機半導体層３３は、有機高分子材料またはその前駆体を含む溶液を、前述したような塗布法を用いて、所定の領域に、第１のソース電極３１および第１のドレイン電極３２に接触するように塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することができる。これにより、ｐ型有機半導体層３３を容易かつ確実に形成することができる。

塗布法としては、特に、インクジェット法を用いるのが好ましい。インクジェット法を用いることにより、有機半導体材料を所定の領域により精度よく供給することができる。
また、ｐ型有機半導体層３３を低分子の有機半導体材料や無機半導体材料で構成する場合、ｐ型有機半導体層３３は、例えば真空蒸着法を用いて形成することができる。基板の前面にシャドウマスクを配置して、開口部にのみｐ型有機半導体層３３を形成することも可能である。

なお、ｐ型有機半導体層３３の形成領域は、図示の構成に限定されず、これよりも広い範囲に形成するようにしてもよい。ｐ型有機半導体層３３は、チャネル領域３３１以外の領域では、ほぼ絶縁材として機能するため、広い範囲に形成した場合でも、回路基板１の各部の機能を損なうことがほとんどない。すなわち、この回路基板１では、ｐ型有機半導体層３３を形成する際の寸法精度が比較的低い場合でも、良好な特性を得ることができる。

［３］ 第１のゲート絶縁層および第２のゲート絶縁層形成工程（第３の工程）
次に、図９（ｅ）に示すように、第１のソース電極３１、第１のドレイン電極３２およびｐ型有機半導体層３３を覆うように、第１のゲート絶縁層３４を、第２のゲート電極４１を覆うように、第２のゲート絶縁層４２を、一括して形成する。
例えば、第１のゲート絶縁層３４および第２のゲート絶縁層４２を有機高分子材料で構成する場合、前記ｐ型有機半導体層３３と同様にして形成することができる。

［４］ 第１のゲート電極、第２のソース電極および第２のドレイン電極形成工程（第４の工程）
次に、第１のゲート絶縁層３４および第２のゲート絶縁層４２の上に、それぞれ第１のゲート電極３５と、第２のソース電極４３および第２のドレイン電極４４とを、一括して形成する。

まず、図９（ｆ）に示すように、第１のゲート絶縁層３４および第２のゲート絶縁層４２上に、金属膜（金属層）８を形成する。
次に、この金属膜８上に、第１のゲート電極３５と、第２のソース電極４３および第２のドレイン電極４４と対応するレジスト層を形成し、このレジスト層をマスクとして、金属膜８の不要部分を除去する。
これにより、図１０（ｇ）に示すように、第１のゲート電極３５と、第２のソース電極４３および第２のドレイン電極４４とが得られる。
金属膜８の形成方法、レジスト層の形成方法および金属膜８の除去方法は、前記［１］の工程と同様にして行うことができる。

［５］ ｎ型有機半導体層形成工程（第５の工程）
次に、図１０（ｈ）に示すように、第２のソース電極４３およびドレイン電極４４、第１のゲート電極３５を覆うように、ｎ型有機半導体層４５を形成する。
これにより、第２のソース電極４３と第２のドレイン電極４４との間（第２のゲート電極４１に対応する領域）には、チャネル領域４５１が形成される。

ｎ型有機半導体層４５を、低分子の有機半導体材料で構成する場合、ｎ型有機半導体層３３は、例えば、前述したような乾式メッキ法（気相成膜法）を用いて形成することができる。これにより、均一な膜厚のｎ型有機半導体層４５を得ることができる。
乾式メッキ法としては、特に、真空蒸着法を用いるのが好ましい。真空蒸着法を用いることにより、均一な膜厚のｎ型有機半導体層４５をより容易に得ることができる。
以上のような工程を経て、回路基板１が得られる。

この回路基板１では、第１のソース電極３１および第１のドレイン電極３２と、第２のゲート電極４１とを同一の成膜工程およびパターニング工程によって形成でき、第１のゲート電極３５と、第２のソース電極４３および第２のドレイン電極４４とを同一の成膜工程およびパターニング工程により形成できるので、これら電極の形成に要する工程数を削減することができる。したがって、回路基板１の製造工程を簡略化することができる。
また、ｐ型有機半導体層３３とｎ型有機半導体層４５とが同一面ではなく、異なる面上に形成されるので、一方の有機半導体層の形成工程に際して、他方の有機半導体層の形成領域をシャドウメタルマスクで遮蔽したり、他方の有機半導体層の形成領域を露出するためのパターニングを行うことが不要となる。

したがって、シャドウメタルマスクの解像度が低いことによる寸法誤差を考慮することなく微細化を図ることができる。また、フォトリソグラフィー法によりレジスト層を形成する際に、有機半導体層が劣化することも回避できる。さらに、パターニングを行わないことから、製造工程数の削減を図ることができ、回路基板１の製造工程を簡略化することができる。

また、この回路基板１では、ｐ型有機半導体層３３用の第１のソース電極３１および第１のドレイン電極３２の構成材料、および、ｎ型有機半導体層４５用の第２のソース電極４３および第２のドレイン電極４４の構成材料として、それぞれ、仕事関数の適正なものを選択することができる。これにより、良好な特性を有する、つまり電極と半導体との間の接触抵抗が小さく、低電圧で動作可能な、回路基板１が得られる。

したがって、このような回路基板１を、例えば電気泳動表示装置２０の走査用ドライバ１５の相補型論理回路として用いることにより、この製造工程を簡略化でき、また電気泳動表示装置２０の小型化・軽量化・フレキシブル化、特性の向上を図ることができる。また、相補型論理回路を用いることにより、低消費電力で、低電圧で動作が可能なドライバが作製可能である。

＜電子機器＞
前述したような電気泳動表示装置２０は、各種電子機器に組み込むことができる。以下、本発明の電子機器について説明する。
＜＜電子ペーパー＞＞
まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。
図１１は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
図１１に示す電子ペーパー６００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体６０１と、表示ユニット６０２とを備えている。
このような電子ペーパー６００では、表示ユニット６０２が、前述したような電気泳動表示装置２０で構成され、そして、本発明の回路基板１は、電気泳動表示装置２０の各画素を駆動する走査用ドライバとして使用される。

＜＜ディスプレイ＞＞
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。
図１２は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり、（ａ）は断面図、（ｂ）は平面図である。
図１２に示すディスプレイ８００は、本体部８０１と、この本体部８０１に対して着脱自在に設けられた電子ペーパー６００とを備えている。なお、この電子ペーパー６００は、前述したような構成、すなわち、図１１に示す構成と同様のものである。

本体部８０１は、その側部（図中、右側）に電子ペーパー６００を挿入可能な挿入口８０５が形成され、また、内部に二組の搬送ローラ対８０２ａ、８０２ｂが設けられている。電子ペーパー６００を、挿入口８０５を介して本体部８０１内に挿入すると、電子ペーパー６００は、搬送ローラ対８０２ａ、８０２ｂにより挟持された状態で本体部８０１に設置される。

また、本体部８０１の表示面側（下図（ｂ）中、紙面手前側）には、矩形状の孔部８０３が形成され、この孔部８０３には、透明ガラス板８０４が嵌め込まれている。これにより、本体部８０１の外部から、本体部８０１に設置された状態の電子ペーパー６００を視認することができる。すなわち、このディスプレイ８００では、本体部８０１に設置された状態の電子ペーパー６００を、透明ガラス板８０４において視認させることで表示面を構成している。

また、電子ペーパー６００の挿入方向先端部（図中、左側）には、端子部８０６が設けられており、本体部８０１の内部には、電子ペーパー６００を本体部８０１に設置した状態で端子部８０６が接続されるソケット８０７が設けられている。このソケット８０７には、コントローラー８０８と操作部８０９とが電気的に接続されている。
このようなディスプレイ８００では、電子ペーパー６００は、本体部８０１に着脱自在に設置されており、本体部８０１から取り外した状態で携帯して使用することもできる。
また、このようなディスプレイ８００では、電子ペーパー６００が、前述したような電気泳動表示装置２０で構成され、そして、本発明の回路基板１は、電気泳動表示装置２０の各画素を駆動する駆動回路における走査用ドライバとして使用される。

なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置（本発明の表示装置）２０を適用することが可能である。
なお、本発明の表示装置は、前述したような電気泳動表示装置２０への適用に限定されるものではなく、液晶表示装置（透過型、反射型）、有機または無機ＥＬ材料を用いたＥＬ表示装置等に適用することもできる。

以上、本発明の回路基板、回路基板の製造方法、表示装置および電子機器を図示の各実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、前記実施形態では、ｐ型有機半導体層を備える薄膜トランジスタをトップゲート構造とし、ｎ型有機半導体層を備える薄膜トランジスタをボトムゲート構造としているが、ｎ型有機半導体層を備える薄膜トランジスタをトップゲート構造、ｐ型有機半導体層を備える薄膜トランジスタをボトムゲート構造とすることもできる。
また、本発明の回路基板、表示装置および電子機器の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。

本発明の回路基板を電気泳動表示装置に適用した場合の実施形態を示す縦断面図である。 本発明の回路基板の構成を示すブロック図である。 図２中のＡ−Ａ線断面図である。 図３の一部拡大図である。 図４に示す走査用ドライバを構成する基本素子であるインバータ回路の平面図である。 図５に示すインバータ回路の等価回路である。 ｐチャネルとして動作する有機半導体層の他の構成例を示す縦断面図である。 本発明の回路基板の製造方法を説明するための図（縦断面図）である。 本発明の回路基板の製造方法を説明するための図（縦断面図）である。 本発明の回路基板の製造方法を説明するための図（縦断面図）である。 本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。 本発明の電子機器をディスプレイに適用した場合の実施形態を示す図である。

符号の説明

１‥‥回路基板 ２‥‥基板 ２ａ、２ｂ‥‥領域 ３‥‥第１の薄膜トランジスタ（第１のＴＦＴ） ３１‥‥第１のソース電極 ３２‥‥第１のドレイン電極 ３３‥‥ｐ型有機半導体層 ３３１‥‥チャネル領域 ３４‥‥第１のゲート絶縁層 ３５‥‥第１のゲート電極 ４‥‥第２の薄膜トランジスタ（第２のＴＦＴ） ４１‥‥第２のゲート電極 ４２‥‥第２のゲート絶縁層 ４３‥‥第２のソース電極 ４４‥‥第２のドレイン電極 ４５‥‥ｎ型有機半導体層 ４５１‥‥キャリア領域 ５‥‥入力端子 ６‥‥出力端子 ７、８‥‥金属膜 ２０‥‥電気泳動表示装置 １０‥‥画素電極 １１‥‥データ線 １２‥‥走査線 １３‥‥画素用薄膜トランジスタ（画素用ＴＦＴ） １４‥‥走査用ドライバ １５‥‥データ用ドライバ １００‥‥電気泳動表示部 １１０‥‥透明基板 １２０‥‥透明電極 １３０‥‥マイクロカプセル １４０‥‥電気泳動分散液 １４１‥‥液相分散媒 １４２、１４３‥‥電気泳動粒子 １５０‥‥バインダ材 ６００‥‥電子ペーパー ６０１‥‥本体 ６０２‥‥表示ユニット ８００‥‥ディスプレイ ８０１‥‥本体部 ８０２ａ、８０２ｂ‥‥搬送ローラ対 ８０３‥‥孔部 ８０４‥‥透明ガラス板 ８０５‥‥挿入口 ８０６‥‥端子部 ８０７‥‥ソケット ８０８‥‥コントローラー ８０９‥‥操作部

Claims (7)

1. 有機半導体層を備えるトップゲート構造の薄膜トランジスタおよび有機半導体層を備えるボトムゲート構造の薄膜トランジスタが互いに接続されてなる相補型論理回路と、画素電極への信号を供給するためのトップゲート構造の画素用薄膜トランジスタとが、同一基板上に設けられてなる回路基板であって、
   前記各薄膜トランジスタのうち、前記トップゲート構造の薄膜トランジスタは、前記基板上に分離して設けられた第１のソース電極および第１のドレイン電極と、前記第１のソース電極および前記第１のドレイン電極のそれぞれに接触するようこれらの間の領域に設けられたｐチャネルとして動作するｐ型有機半導体層と、前記ｐ型有機半導体層上に設けられた第１のゲート絶縁層と、前記第１のゲート絶縁層上に前記第１のソース電極と前記第１のドレイン電極との間の領域に重なるように設けられた第１のゲート電極と、を備え、前記ボトムゲート構造の薄膜トランジスタは、前記基板上に設けられた第２のゲート電極と、前記第２のゲート電極を覆うように設けられた第２のゲート絶縁層と、前記第２のゲート絶縁層上に前記第２のゲート電極の直上部を避けるように分離して設けられた第２のソース電極および第２のドレイン電極と、前記第２のソース電極および前記第２のドレイン電極のそれぞれに接触するよう設けられたｎチャネルとして動作するｎ型有機半導体層と、を備えており、
   前記第１のソース電極、前記第１のドレイン電極および前記第２のゲート電極は、構成材料が同一でかつ一括して形成されたものであり、
   前記第１のゲート電極、前記第２のソース電極および前記第２のドレイン電極は、構成材料が同一でかつ一括して形成されたものであり、
   前記第１のソース電極、前記第１のドレイン電極および前記第２のゲート電極の構成材料は、その仕事関数が、前記第２のソース電極、前記第２のドレイン電極および前記第１のゲート電極の構成材料の仕事関数より大きいものであり、
   前記第１のゲート絶縁層は、前記第２のゲート絶縁層と一括して形成されたものであり、
   前記相補型論理回路は、前記画素用薄膜トランジスタが備えるゲート電極に接続されていることを特徴とする回路基板。
2. 前記基板は、可撓性を有している請求項１に記載の回路基板。
3. １つの基板上に、分離して設けられるトップゲート構造の薄膜トランジスタ用の第１のソース電極および第１のドレイン電極と、ボトムゲート構造の薄膜トランジスタ用の第２のゲート電極とを、同一の材料で一括してそれぞれ複数形成する第１の工程と、
   前記第１のソース電極および前記第１のドレイン電極のそれぞれに接触するようこれらの間の領域に、前記トップゲート構造の薄膜トランジスタ用のｐ型有機半導体層を塗布法により形成する第２の工程と、
   前記第１のソース電極および前記第１のドレイン電極と前記ｐ型有機半導体層とを覆うように設けられる前記トップゲート構造の薄膜トランジスタ用の第１のゲート絶縁層と、前記第２のゲート電極を覆うように設けられる前記ボトムゲート構造の薄膜トランジスタ用の第２のゲート絶縁層とを、一括して形成する第３の工程と、
   前記第１のゲート絶縁層上に前記第１のソース電極と前記第１のドレイン電極との間の領域に重なるよう設けられる前記トップゲート構造の薄膜トランジスタ用の第１のゲート電極と、前記第２のゲート絶縁層上に前記第２のゲート電極の直上部を避けるように分離して設けられる前記ボトムゲート構造の薄膜トランジスタ用の第２のソース電極および第２のドレイン電極とを、同一の材料で一括して形成する第４の工程と、
   前記第２のソース電極および前記第２のドレイン電極のそれぞれと接触するようこれらの間の領域に、前記ボトムゲート構造の薄膜トランジスタ用のｎ型有機半導体層を気相成膜法により形成する第５の工程とを有し、
   複数の前記トップゲート構造の薄膜トランジスタのうちの一部と、前記ボトムゲート構造の薄膜トランジスタとを互いに接続して相補型論理回路を形成するとともに、複数の前記トップゲート構造の薄膜トランジスタの他部を、画素電極への信号を供給するための画素用薄膜トランジスタとすることを特徴とする回路基板の製造方法。
4. 前記塗布法として、インクジェット法を用いる請求項３に記載の回路基板の製造方法。
5. 前記気相成膜法として、真空蒸着法を用いる請求項３または４に記載の回路基板の製造方法。
6. 請求項１または２に記載の回路基板を備えることを特徴とする表示装置。
7. 請求項６に記載の表示装置を備えることを特徴とする電子機器。

Images