JP2016213280A - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP2016213280A JP2016213280A JP2015093772A JP2015093772A JP2016213280A JP 2016213280 A JP2016213280 A JP 2016213280A JP 2015093772 A JP2015093772 A JP 2015093772A JP 2015093772 A JP2015093772 A JP 2015093772A JP 2016213280 A JP2016213280 A JP 2016213280A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- field effect
- effect transistor
- thin film
- dimensional material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】優れたキャリア制御特性を有する電界効果トランジスタの提供をする。【解決手段】トランジスタ１０は、シリコン等の基板１１の上にＰｔの電極１２を形成し、その上に７５／２５ｍｏｌ％のＶＤＦ／ＴｒＦＥ（フッ化ビニリデン−三フッ化エチレン共重合体）をスピンコート法により塗布後に１２０℃にて乾燥させ、膜厚１５０ｎｍの強誘電体１３の薄膜を形成する。二次元物質１４としてＭｏＳ２（二硫化モリブデン）を薄片化し、これをテープを用いて強誘電体１３の上に転写する。その後にフォトリソグラフィにより部分的にＡｕからなるドレイン電極１５とソース電極１６を形成する。【選択図】図１
Description
本発明は電界効果トランジスタに関し、特に二次元物質と強誘電体との組み合せからなるトランジスタに係る。
二次元物質は層状構造を有し、薄膜化が容易なことから半導体素子として検討がなされている。
例えば、非特許文献１にＭｏＳ２（二硫化モリブデン）をチャネルとしたＦＥＴ構造が開示されている。
例えば、非特許文献１にＭｏＳ２（二硫化モリブデン）をチャネルとしたＦＥＴ構造が開示されている。
S.Das, H.Y.Chen, A.V.Penumatcha and J.Apenzeller : Nano Lett.13(2013)100.
本発明は、優れたキャリア制御特性を有する電界効果トランジスタの提供を目的とする。
本発明に係る電界効果トランジスタは、二次元物質からなるチャネルに、強誘電体からなるゲートを組み合せたことを特徴とする。
ここで二次元物質とは、いわゆる層状構造からなる物質をいい、層を形成する面内方向（二次元方向）は共有結合等の強い結合構造であり、層間はファンデルワールス力等の相対的に弱い結合からなる物質をいう。
ここで二次元物質とは、いわゆる層状構造からなる物質をいい、層を形成する面内方向（二次元方向）は共有結合等の強い結合構造であり、層間はファンデルワールス力等の相対的に弱い結合からなる物質をいう。
本発明において二次元物質は、キャリアが移動するチャネルとなるものであり、カルコゲン化合物半導体が好ましい。
カルコゲン化合物半導体は、Ｍｏ，Ｈｆ，Ｗ等の金属とカルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）との化合物をいう。
例えば、ＭｏＳ２（二硫化モリブデン）が例として挙げられる。
本発明において強誘電体とは、外部に電場がなくても電気双極子が整列しており、且つ、双極子の方向が電場によって変化できる物質をいう。
有機系の薄膜からなる強誘電体には、フッ化ビニリデン（ＶＤＦ）等のフッ素系の有機薄膜が例として挙げられ、特にフッ化ビニリデンと三フッ化エチレン（ＴｒＦＥ）との共重合体薄膜が好ましい。
また、無機系のものとしては、ＢｉＦｅＯ３，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３，ＢａＴｉＯ３等が例として挙げられる。
カルコゲン化合物半導体は、Ｍｏ，Ｈｆ，Ｗ等の金属とカルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）との化合物をいう。
例えば、ＭｏＳ２（二硫化モリブデン）が例として挙げられる。
本発明において強誘電体とは、外部に電場がなくても電気双極子が整列しており、且つ、双極子の方向が電場によって変化できる物質をいう。
有機系の薄膜からなる強誘電体には、フッ化ビニリデン（ＶＤＦ）等のフッ素系の有機薄膜が例として挙げられ、特にフッ化ビニリデンと三フッ化エチレン（ＴｒＦＥ）との共重合体薄膜が好ましい。
また、無機系のものとしては、ＢｉＦｅＯ３，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３，ＢａＴｉＯ３等が例として挙げられる。
二次元物質をチャネルとし、この内部キャリアを制御するための強誘電体からなるゲートを接合する方法としては、基板の上に電極を介してゲートとなる強誘電体薄膜を積層し、前記強誘電体薄膜の上に二次元物質薄膜をチャネルとして積層し、前記二次元物質薄膜にドレイン及びソース電極を形成する例が挙げられる。
本発明に係る電界効果トランジスタは、層状構造からなる二次元物質の薄膜をキャリア移動のチャネルとし、ゲートに強誘電体を用いたことによりゲート電圧に対するドレイン電流に強誘電性ヒステリシスが発現し、キャリア制御が可能になる。
また、ゲートにＳｉＯ２を用いた場合に比較し、実効移動度や高密度キャリア変調等の半導体特性が向上する。
また、ゲートにＳｉＯ２を用いた場合に比較し、実効移動度や高密度キャリア変調等の半導体特性が向上する。
本発明に係る電界効果トランジスタの例を以下、二次元物質にＭｏＳ２（二硫化モリブデン）を用い、強誘電体にＶＤＦ／ＴｒＦＥ（７５／２５ｍｏｌ％），［フッ化ビニリデンと三フッ化エチレンのコポリマー］を用いた例で説明するが、本発明はこの組み合せに限定されない。
図１に本発明に係る電界効果型のトランジスタ１０の断面図を示し、図２にその製作プロセスの例を示す。
トランジスタ１０は、シリコン等の基板１１の上にＰｔの電極１２を形成し、その上に７５／２５ｍｏｌ％のＶＤＦ／ＴｒＦＥ（フッ化ビニリデン−三フッ化エチレン共重合体）をスピンコート法により塗布後に１２０℃にて乾燥させ、膜厚１５０ｎｍの強誘電体１３の薄膜を形成した。
二次元物質１４としてＭｏＳ２（二硫化モリブデン）を薄片化し、これをテープを用いて図２（ｂ）に示すように強誘電体１３の上に転写した。
その後に図２（ｃ）に示すように、フォトリソグラフィにより部分的にＡｕからなるドレイン（Ｄｒａｉｎ）電極１５とソース（Ｓｏｕｒｃｅ）電極１６を形成した。
これにより得られたサンプルは、図３に示すようにＭｏＳ２層の厚み６．９ｎｍ，ＶＤＦ／ＴｒＦＥの表面ラフネスＲｑ（ＲＭＳ）＝４．２ｎｍであった。
表面観察には、ＡＦＭ（原子間力顕微鏡）を用いた。
また、ＭｏＳ２層のチャネル長さはＬ＝５．３４μｍ，チャネル幅は３μｍであった。
以下、上記サンプルをＶＤＦ／ＴｒＦＥゲート型と称する。
なお、比較評価のためにＶＤＦ／ＴｒＦＥ膜の替わりに熱酸化法により膜厚２６０ｎｍのＳｉＯ２膜を形成し、その上に上記と同様にＭｏＳ２層を形成したものを製作した。
ＳｉＯ２ゲート型は、ＭｏＳ２層の厚み３．６７ｎｍ，ＭｏＳ２の表面ラフネスは、０．５５ｎｍ，チャネル長さ９．８μｍ，チャネル幅７．４μｍであった。
トランジスタ１０は、シリコン等の基板１１の上にＰｔの電極１２を形成し、その上に７５／２５ｍｏｌ％のＶＤＦ／ＴｒＦＥ（フッ化ビニリデン−三フッ化エチレン共重合体）をスピンコート法により塗布後に１２０℃にて乾燥させ、膜厚１５０ｎｍの強誘電体１３の薄膜を形成した。
二次元物質１４としてＭｏＳ２（二硫化モリブデン）を薄片化し、これをテープを用いて図２（ｂ）に示すように強誘電体１３の上に転写した。
その後に図２（ｃ）に示すように、フォトリソグラフィにより部分的にＡｕからなるドレイン（Ｄｒａｉｎ）電極１５とソース（Ｓｏｕｒｃｅ）電極１６を形成した。
これにより得られたサンプルは、図３に示すようにＭｏＳ２層の厚み６．９ｎｍ，ＶＤＦ／ＴｒＦＥの表面ラフネスＲｑ（ＲＭＳ）＝４．２ｎｍであった。
表面観察には、ＡＦＭ（原子間力顕微鏡）を用いた。
また、ＭｏＳ２層のチャネル長さはＬ＝５．３４μｍ，チャネル幅は３μｍであった。
以下、上記サンプルをＶＤＦ／ＴｒＦＥゲート型と称する。
なお、比較評価のためにＶＤＦ／ＴｒＦＥ膜の替わりに熱酸化法により膜厚２６０ｎｍのＳｉＯ２膜を形成し、その上に上記と同様にＭｏＳ２層を形成したものを製作した。
ＳｉＯ２ゲート型は、ＭｏＳ２層の厚み３．６７ｎｍ，ＭｏＳ２の表面ラフネスは、０．５５ｎｍ，チャネル長さ９．８μｍ，チャネル幅７．４μｍであった。
ＭｏＳ２とＶＤＦ／ＴｒＦＥとのＭＦＭキャパシタ構造のＰ−Ｖ特性測定結果を図４に示す。
分極量は、Ｐｒ＝９μＣ／ｃｍ２，抗電圧は約１４Ｖであった。
次に、製作したＶＤＦ／ＴｒＦＥゲート型のコンデンサのＩｄｓ−Ｖｇｓ特性を図５に示す。
測定には、ｐＡｍｅｔｅｒ ＹＨＰ４１４０Ｂ，半導体パラメーターアナライザーＨＰ４１５６を用いた。
ゲート電圧を−３０Ｖから＋３０Ｖへ掃引していくと、１２Ｖ付近でドレイン電流が大きく立ち上がり、ｏｎ状態を示した。
その後に＋３０Ｖから−３０Ｖへ掃引していくと、ドレイン電流はマイナス側に大きくシフトし、−５Ｖ付近でｏｆｆ状態になった。
これにより、反時計回りの強誘電性ヒステリシスが確認でき、ＭｏＳ２内部のキャリア制御が可能であった。
分極量は、Ｐｒ＝９μＣ／ｃｍ２，抗電圧は約１４Ｖであった。
次に、製作したＶＤＦ／ＴｒＦＥゲート型のコンデンサのＩｄｓ−Ｖｇｓ特性を図５に示す。
測定には、ｐＡｍｅｔｅｒ ＹＨＰ４１４０Ｂ，半導体パラメーターアナライザーＨＰ４１５６を用いた。
ゲート電圧を−３０Ｖから＋３０Ｖへ掃引していくと、１２Ｖ付近でドレイン電流が大きく立ち上がり、ｏｎ状態を示した。
その後に＋３０Ｖから−３０Ｖへ掃引していくと、ドレイン電流はマイナス側に大きくシフトし、−５Ｖ付近でｏｆｆ状態になった。
これにより、反時計回りの強誘電性ヒステリシスが確認でき、ＭｏＳ２内部のキャリア制御が可能であった。
次に、実効移動度を測定．算出した結果を図６に示すように、実効移動度は１３８ｃｍ２／Ｖｓであった。
比較のために製作したＳｉＯ２ゲート型は、４．８ｃｍ２／Ｖｓであったことから、ＶＤＦ／ＴｒＦＥゲート型はＳｉＯ２ゲート型に比べ、約２８倍であったことになる。
また、ゲート電圧に対するドレイン電流の変化を比較したグラフを図７に示す。
これにより、ＶＤＦ／ＴｒＦＥゲート型は、ＳｉＯ２ゲート型に比べ、ドレイン電流が約１１００倍の値を示したことになる。
比較のために製作したＳｉＯ２ゲート型は、４．８ｃｍ２／Ｖｓであったことから、ＶＤＦ／ＴｒＦＥゲート型はＳｉＯ２ゲート型に比べ、約２８倍であったことになる。
また、ゲート電圧に対するドレイン電流の変化を比較したグラフを図７に示す。
これにより、ＶＤＦ／ＴｒＦＥゲート型は、ＳｉＯ２ゲート型に比べ、ドレイン電流が約１１００倍の値を示したことになる。
次に、ＶＤＦ／ＴｒＦＥゲート型の最大印加電圧に対するドレイン電流の変化を測定したグラフを図８に示す。
この結果、残留分極によって誘起されたキャリアにより、ＭｏＳ２の抵抗値が変化することも確認できた。
この結果、残留分極によって誘起されたキャリアにより、ＭｏＳ２の抵抗値が変化することも確認できた。
１０ トランジスタ
１１ 基板
１２ 電極
１３ 強誘電体
１４ 二次元物質
１５ ドレイン
１６ ソース
１１ 基板
１２ 電極
１３ 強誘電体
１４ 二次元物質
１５ ドレイン
１６ ソース
Claims (4)
- 二次元物質からなるチャネルに、強誘電体からなるゲートを組み合せたことを特徴とする電界効果トランジスタ。
- 前記二次元物質はカルコゲン化合物半導体であることを特徴とする請求項１記載の電界効果トランジスタ。
- 前記強誘電体は有機系の薄膜又は無機系の薄膜であることを特徴とする請求項１又は２記載の電界効果トランジスタ。
- 基板の上に電極を介してゲートとなる強誘電体薄膜を積層し、
前記強誘電体薄膜の上に二次元物質薄膜をチャネルとして積層し、
前記二次元物質薄膜にドレイン及びソース電極を形成したことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015093772A JP2016213280A (ja) | 2015-05-01 | 2015-05-01 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015093772A JP2016213280A (ja) | 2015-05-01 | 2015-05-01 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016213280A true JP2016213280A (ja) | 2016-12-15 |
Family
ID=57551992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015093772A Pending JP2016213280A (ja) | 2015-05-01 | 2015-05-01 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016213280A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170893A (zh) * | 2017-07-12 | 2017-09-15 | 中国科学院上海技术物理研究所 | 一种极化电场调控二维半导体能带结构及制备方法 |
| KR20190048300A (ko) * | 2017-10-31 | 2019-05-09 | 포항공과대학교 산학협력단 | 마이크로파 가열을 이용한 전이금속 텔루라이드 박막의 제조방법 |
| CN110808309A (zh) * | 2019-11-18 | 2020-02-18 | 中国科学院上海技术物理研究所 | 一种铁电增强的范德华异质结偏振探测器及其制备方法 |
| US10672894B2 (en) | 2017-12-22 | 2020-06-02 | Imec Vzw | Method of fabricating ferroelectric field-effect transistor |
| JP2022514126A (ja) * | 2019-03-18 | 2022-02-09 | 三菱電機株式会社 | トランジスタデバイス、単一層二硫化モリブデン強誘電体電界効果トランジスタおよび不揮発性メモリセルの製造方法 |
| US11600712B2 (en) | 2018-12-21 | 2023-03-07 | Samsung Electronics Co., Ltd. | Ferroelectric structure including a ferroelectric film having a net polarization oriented to a polarization enhancement film and semiconductor device including the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009295678A (ja) * | 2008-06-03 | 2009-12-17 | Seiko Epson Corp | 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法 |
| US20140197459A1 (en) * | 2011-01-04 | 2014-07-17 | Ecole Polytechnique Federale De Lausanne (Epfl) | Semiconductor device |
| WO2015023403A1 (en) * | 2013-08-12 | 2015-02-19 | Micron Technology, Inc. | Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors |
| JP2015060908A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社東芝 | 半導体装置、超伝導装置およびその製造方法 |
-
2015
- 2015-05-01 JP JP2015093772A patent/JP2016213280A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009295678A (ja) * | 2008-06-03 | 2009-12-17 | Seiko Epson Corp | 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法 |
| US20140197459A1 (en) * | 2011-01-04 | 2014-07-17 | Ecole Polytechnique Federale De Lausanne (Epfl) | Semiconductor device |
| WO2015023403A1 (en) * | 2013-08-12 | 2015-02-19 | Micron Technology, Inc. | Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors |
| JP2015060908A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社東芝 | 半導体装置、超伝導装置およびその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170893A (zh) * | 2017-07-12 | 2017-09-15 | 中国科学院上海技术物理研究所 | 一种极化电场调控二维半导体能带结构及制备方法 |
| CN107170893B (zh) * | 2017-07-12 | 2023-07-04 | 中国科学院上海技术物理研究所 | 一种极化电场调控二维半导体能带结构及制备方法 |
| KR20190048300A (ko) * | 2017-10-31 | 2019-05-09 | 포항공과대학교 산학협력단 | 마이크로파 가열을 이용한 전이금속 텔루라이드 박막의 제조방법 |
| KR102051902B1 (ko) * | 2017-10-31 | 2019-12-04 | 포항공과대학교 산학협력단 | 마이크로파 가열을 이용한 전이금속 텔루라이드 박막의 제조방법 |
| US10672894B2 (en) | 2017-12-22 | 2020-06-02 | Imec Vzw | Method of fabricating ferroelectric field-effect transistor |
| US11600712B2 (en) | 2018-12-21 | 2023-03-07 | Samsung Electronics Co., Ltd. | Ferroelectric structure including a ferroelectric film having a net polarization oriented to a polarization enhancement film and semiconductor device including the same |
| JP2022514126A (ja) * | 2019-03-18 | 2022-02-09 | 三菱電機株式会社 | トランジスタデバイス、単一層二硫化モリブデン強誘電体電界効果トランジスタおよび不揮発性メモリセルの製造方法 |
| JP7292402B2 (ja) | 2019-03-18 | 2023-06-16 | 三菱電機株式会社 | トランジスタデバイスおよび不揮発性メモリセルの製造方法 |
| CN110808309A (zh) * | 2019-11-18 | 2020-02-18 | 中国科学院上海技术物理研究所 | 一种铁电增强的范德华异质结偏振探测器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016213280A (ja) | 電界効果トランジスタ | |
| Huang et al. | Gate‐coupling‐enabled robust hysteresis for nonvolatile memory and programmable rectifier in van der Waals ferroelectric heterojunctions | |
| Xiao et al. | Ferroelectric-domain-patterning-controlled Schottky junction state in monolayer MoS 2 | |
| Zhou et al. | Ferroelectric‐gated two‐dimensional‐material‐based electron devices | |
| Wan et al. | Room-temperature ferroelectricity and a switchable diode effect in two-dimensional α-In 2 Se 3 thin layers | |
| US10833102B2 (en) | Low power 2D memory transistor for flexible electronics and the fabrication methods thereof | |
| Dankert et al. | Tunnel magnetoresistance with atomically thin two-dimensional hexagonal boron nitride barriers | |
| Jie et al. | Ferroelectric polarization effects on the transport properties of graphene/PMN-PT field effect transistors | |
| Liu et al. | Flexible Quasi‐van der Waals Ferroelectric Hafnium‐Based Oxide for Integrated High‐Performance Nonvolatile Memory | |
| Urcuyo et al. | High Performance Graphene–Oxide–Metal Diode through Bias‐Induced Barrier Height Modulation. | |
| Xie et al. | Nonvolatile Photoelectric Memory Induced by Interfacial Charge at a Ferroelectric PZT‐Gated Black Phosphorus Transistor | |
| Io et al. | Strong piezoelectric response in layered CuInP2S6 nanosheets for piezoelectric nanogenerators | |
| Lee et al. | High-performance a MoS 2 nanosheet-based nonvolatile memory transistor with a ferroelectric polymer and graphene source-drain electrode | |
| US20070181871A1 (en) | Organic thin film transistor using ultra-thin metal oxide as gate dielectric and fabrication method thereof | |
| Xu et al. | Ferroelectric-modulated MoS2 field-effect transistors as multilevel nonvolatile memory | |
| JP6472149B2 (ja) | 不揮発性記憶素子 | |
| Huang et al. | Gate-tunable linear magnetoresistance in molybdenum disulfide field-effect transistors with graphene insertion layer | |
| JP6145756B2 (ja) | 不揮発性記憶素子 | |
| Zhu et al. | Design and Fabrication of Ta $ _ {2} $ O $ _ {5} $ Stacks for Discrete Multibit Memory Application | |
| JP2010062221A (ja) | 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法 | |
| WO2021015677A1 (en) | Transition metal dichalcogenides and uses thereof | |
| Ashery et al. | Tuned high dielectric constant, low dielectric loss tangent with positive and negative values for PPy/MWCNTs/TiO2/Al2O3/n-Si | |
| Jung et al. | Impact of depolarization electric-field and charge trapping on the coercive voltage of an Si: HfO2-based ferroelectric capacitor | |
| Yang et al. | Sensitivity improvement of graphene/Al2O3/PVDF–TrFE stacked touch device through Al seed assisted dielectric scaling | |
| Wang et al. | All-van der Waals stacking ferroelectric field-effect transistor based on In2Se3 for high-density memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20150525 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180306 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190821 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200106 |