KR101433944B1 - 전자 장치 및 이를 형성하는 프로세스 - Google Patents

전자 장치 및 이를 형성하는 프로세스 Download PDF

Info

Publication number
KR101433944B1
KR101433944B1 KR1020077017390A KR20077017390A KR101433944B1 KR 101433944 B1 KR101433944 B1 KR 101433944B1 KR 1020077017390 A KR1020077017390 A KR 1020077017390A KR 20077017390 A KR20077017390 A KR 20077017390A KR 101433944 B1 KR101433944 B1 KR 101433944B1
Authority
KR
South Korea
Prior art keywords
openings
electronic device
electrode
channel
array
Prior art date
Application number
KR1020077017390A
Other languages
English (en)
Other versions
KR20070094814A (ko
Inventor
스티븐 소리치
매튜 스타이너
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20070094814A publication Critical patent/KR20070094814A/ko
Application granted granted Critical
Publication of KR101433944B1 publication Critical patent/KR101433944B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/656—Aromatic compounds comprising a hetero atom comprising two or more different heteroatoms per ring
    • H10K85/6565—Oxadiazole compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전자 장치는 기판 및 기판 상부에 있으며 개구부들의 어레이를 정의하는 우물 구조를 포함한다. 단면도에서 볼 때, 우물 구조는 개구부에서 마이너스 기울기를 갖는다. 평면도에서 볼 때, 각각의 개구부는 유기 전자 소자에 대응한다. 개구부들의 어레이 내의 각각의 개구부는 폭을 가지며, 개구부들의 어레이 내의 2개의 바로 인접한 개구부는 각각의 개구부의 폭보다 작은 폭을 갖는 채널에 의해 연결되어 있다.
전자 장치, 우물 구조, 어레이, 개구부, 적심각

Description

전자 장치 및 이를 형성하는 프로세스{ELECTRONIC DEVICE AND PROCESS FOR FORMING SAME}
본 발명은 일반적으로 전자 장치 및 전자 장치를 형성하는 방법에 관한 것이다. 보다 구체적으로, 본 발명은 유기 전자 소자를 포함하는 전자 장치에 관한 것이다.
본 출원은 2004년 12월 30일자로 출원된 미국 가특허 출원 제60/640,502호를 우선권 주장한다.
전자 장치에서 활성 유기 분자가 점점 더 사용되고 있다. 이들 활성 유기 분자는 전계 발광을 비롯한 전자 또는 전기-방사 특성을 갖는다. 유기 활성 물질을 포함하는 전자 장치는 전기 에너지를 방사로 변환하는 데 사용될 수 있으며 발광 다이오드, 발광 다이오드 디스플레이, 또는 다이오드 레이저를 포함할 수 있다. 유기 활성층을 포함하는 전자 장치는 또한 방사에 응답하여 신호를 발생(예를 들어, 광검출기(예를 들어, 광전도성 셀, 포토레지스터, 광스위치, 포토트랜지스터, 광전관), 적외선(IR) 검출기, 바이오센서)하고, 방사를 전기 에너지로 변환(예를 들어, 광기전력 장치 또는 태양 전지)하며 또 논리 함수를 수행(예를 들어, 트랜지스터 또는 다이오드)하는 데 사용될 수 있다.
그렇지만, 유기 활성층을 포함하는 전자 소자의 제조가 어렵다. 유기 활성층의 불균일한 형성은 일반적으로 장치 제조 프로세스에서 좋지 않은 장치 성능 및 좋지 않은 수율을 가져온다. 유기 활성층의 액체 증착의 경우에, 전극의 좋지 않은 적심(wetting)은 유기 활성층 내에 보이드(void)를 유발할 수 있다.
액체 조성이 주변 구조에 의해 형성되는 우물에 증착될 때, 이는 보이드를 형성할 수 있다. 이러한 보이드는 방사 방출 또는 방사 흡수를 위한 가용 표면적을 감소시켜, 성능 저하를 가져온다. 보이드는 또한 전극 등의 하부의 구조를 노출시킬 수 있다. 액체 조성을 경화시킨 결과 유기층 상부에 부가적인 층들이 형성될 때, 이들 층은 하부의 구조와 접촉할 수 있고 전극들 간의 전기적 단락을 가능하게 해주어 영향을 받은 유기 전자 소자를 동작하지 않게 할 수 있다.
보이드를 방지하기 위해 마이너스 기울기의 구조가 사용될 수 있다. 그렇지만, 이러한 구조는 캐소드 등의 상부에 있는 전극 구조에 파손을 가져올 수 있다.
한 예시적인 실시예에서, 전자 장치는 기판, 및 상기 기판 상부에 있고 개구부들의 어레이를 정의하는 우물 구조를 포함한다. 단면도에서 볼 때, 상기 우물 구조는 상기 개구부들에서 마이너스 기울기를 갖는다. 평면도에서 볼 때, 각각의 개구부는 유기 전자 소자에 대응한다. 상기 개구부들의 어레이 내의 각각의 개구부는 폭을 가지며, 상기 개구부들의 어레이 내의 2개의 바로 인접한 개구부는 각각의 개구부의 폭보다 작은 폭을 갖는 채널에 의해 연결되어 있다.
다른 예시적인 실시예에서, 전자 장치는 기판, 및 상기 기판 상부에 있고 개구부들의 어레이를 정의하는 제1 구조를 포함한다. 단면도에서 볼 때, 상기 제1 구조는 상기 개구부들에서 마이너스 기울기를 갖는다. 평면도에서 볼 때, 각각의 개구부는 유기 전자 소자에 대응한다. 2개의 바로 인접한 개구부는 채널에 의해 연결된다. 상기 전자 장치는 또한 상기 기판 상부에 있고 상기 2개의 바로 인접한 개구부 사이에서 상기 채널 내에 위치하는 제2 구조를 포함한다.
또다른 예시적인 실시예에서, 전자 장치를 형성하는 프로세스는 기판 상에 우물 구조를 형성하는 단계를 포함한다. 상기 우물 구조는 개구부들의 어레이를 정의한다. 단면도에서 볼 때, 상기 우물 구조는 상기 개구부들에서 마이너스 기울기를 갖는다. 평면도에서 볼 때, 각각의 개구부는 유기 전자 소자에 대응한다. 상기 개구부들의 어레이 내의 각각의 개구부는 폭을 가지며, 상기 개구부들의 어레이 내의 2개의 바로 인접한 개구부는 각각의 개구부의 폭보다 작은 폭을 갖는 채널에 의해 연결된다. 상기 프로세스는 또한 상기 개구부들 내에 유기 활성층을 증착하는 단계를 포함한다.
이상의 일반적인 설명 및 이하의 상세한 설명은 예시적이고 설명적인 것에 불과하며 첨부된 청구 범위에 정의된 본 발명을 제한하는 것이 아니다.
도 1은 예시적인 우물 구조의 평면도.
도 2 및 도 3은 각각 기판 상부에 전극을 형성한 후의 기판의 일부분의 평면도 및 단면도.
도 4 및 도 5는 각각 기판 상부에 채널 구조를 형성한 후의 도 2 및 도 3의 기판의 일부분의 평면도 및 단면도.
도 6은 기판 상부에 우물 구조를 형성한 후의 도 4 및 도 5의 기판 구조의 일부분의 평면도.
도 7 및 도 8은 기판 상부에 우물 구조를 형성한 후의 도 4 및 도 5의 기판의 일부분의 단면도.
도 9 및 도 10은 각각 우물 구조 상부에 전극을 형성한 후의 도 7 및 도 8의 기판의 일부분의 단면도.
도 11, 도 12, 도 13, 도 14, 도 15 및 도 16은 기판의 일부분 상부에 있는 예시적인 우물 구조의 평면도.
본 발명은 첨부 도면에 제한이 아닌 예로서 도시되어 있다.
전자 장치는 기판, 및 상기 기판 상부에 있고 개구부들의 어레이를 정의하는 우물 구조를 포함한다. 단면도에서 볼 때, 상기 우물 구조는 상기 개구부들에서 마이너스 기울기를 갖는다. 평면도에서 볼 때, 각각의 개구부는 유기 전자 소자에 대응한다. 상기 개구부들의 어레이 내의 각각의 개구부는 폭을 가지며, 상기 개구부들의 어레이 내의 2개의 바로 인접한 개구부는 각각의 개구부의 폭보다 작은 폭을 갖는 채널에 의해 연결되어 있다.
상기 전자 장치는 상기 2개의 바로 인접한 개구부 내에서 상기 채널 내에 있는 전극을 더 포함하며, 상기 전극은 상기 전극을 따라 상기 2개의 바로 인접한 개구부 간의 전도 경로를 제공한다. 상기 전극은 상기 개구부들의 어레이의 벡터를 따라 유기 전자 소자들 간의 전도 경로를 형성할 수 있다.
일 실시예에서, 상기 어레이 내의 각각의 개구부는 길이를 갖는다. 상기 길이는 상기 폭에 거의 수직이고, 상기 폭은 상기 길이보다 크지 않다.
다른 실시예에서, 채널 구조가 상기 기판 상부에 있으며, 평면도에서 볼 때, 상기 채널 구조는 상기 2개의 바로 인접한 개구부 사이에서 상기 채널 내에 위치해 있다. 단면도에서 볼 때, 상기 채널 구조는 플러스 기울기를 갖는다. 다른 대안으로서, 단면도에서 볼 때, 상기 채널 구조는 마이너스 기울기를 갖는다. 다른 실시예에서, 단면도에서 볼 때, 상기 채널 구조의 높이는 상기 우물 구조의 높이보다 작다. 상기 채널 구조의 표면은 소수성일 수 있다. 상기 우물 구조의 표면은 소수성일 수 있다.
또다른 실시예에서, 상기 유기 전자 소자는 실질적으로 개구부 내에 있는 유기 활성층을 포함한다. 상기 전자 장치는 또한 상기 기판과 상기 유기 활성층 사이에 있는 전극을 포함할 수 있다. 상기 전극의 표면은 친수성일 수 있다. 상기 전극은 채널 하부에 있지 않다.
일 실시예에서, 전자 장치는 기판, 및 상기 기판 상부에 있고 개구부들의 어레이를 정의하는 제1 구조를 포함한다. 단면도에서 볼 때, 상기 제1 구조는 상기 개구부들에서 마이너스 기울기를 갖는다. 평면도에서 볼 때, 각각의 개구부는 유기 전자 소자에 대응한다. 2개의 바로 인접한 개구부는 채널에 의해 연결된다. 상기 전자 장치는 또한 상기 기판 상부에 있고 상기 2개의 바로 인접한 개구부 사이에서 상기 채널 내에 위치하는 제2 구조를 포함한다.
일례에서, 단면도에서 볼 때, 상기 제2 구조는 플러스 기울기를 갖는다. 다른 대안으로서, 단면도에서 볼 때, 상기 제2 구조는 마이너스 기울기를 갖는다. 단면도에서 볼 때, 상기 제2 구조의 높이는 상기 제1 구조의 높이보다 작을 수 있다.
다른 예에서, 상기 전자 장치는 상기 2개의 바로 인접한 개구부 사이에 있음과 동시에 상기 제2 구조 상부에 있는 전극을 포함한다. 상기 전극은 상기 전극을 따라 상기 2개의 바로 인접한 개구부 사이의 전도 경로를 제공한다.
또다른 예에서, 상기 제1 구조의 표면은 소수성이다. 상기 제2 구조의 표면은 소수성일 수 있다.
다른 예에서, 상기 유기 소자는 실질적으로 각각의 개구부 내에 있는 유기 활성층을 포함한다. 상기 전자 장치는 상기 기판과 상기 유기 활성층 사이에 있는 전극을 더 포함할 수 있다. 상기 기판은 상기 유기 전자 소자에 연결된 구동기 회로를 포함할 수 있다.
또다른 예에서, 상기 제1 구조의 일부분은 상기 제2 구조의 일부분 상부에 있다. 각각의 개구부는 폭을 가지며, 상기 채널의 폭은 각각의 개구부의 폭보다 작다.
전자 장치를 형성하는 프로세스는 기판 상에 우물 구조를 형성하는 단계를 포함한다. 상기 우물 구조는 개구부들의 어레이를 정의한다. 단면도에서 볼 때, 상기 우물 구조는 상기 개구부들에서 마이너스 기울기를 갖는다. 평면도에서 볼 때, 각각의 개구부는 유기 전자 소자에 대응한다. 상기 개구부들의 어레이 내의 각각의 개구부는 폭을 가지며, 상기 개구부들의 어레이 내의 2개의 바로 인접한 개구부는 각각의 개구부의 폭보다 작은 폭을 갖는 채널에 의해 연결되어 있다. 상기 프로세스는 상기 개구부들 내에 유기 활성층을 증착하는 단계를 더 포함한다.
다른 예에서, 상기 프로세스는 상기 2개의 바로 인접한 개구부 내에 있음과 동시에 상기 채널 내에 있는 전극을 형성하는 단계를 포함하며, 상기 2개의 바로 인접한 개구부 내에 있음과 동시에 상기 채널 내에 있는 상기 전극의 일부분은 서로 연결되어 있다. 상기 전극은 상기 전극을 따라 상기 2개의 바로 인접한 개구부 사이의 전도 경로를 형성한다.
또다른 예에서, 상기 프로세스는 상기 우물 구조를 형성하기 이전에 전극을 형성하는 단계를 포함하며, 상기 우물 구조를 형성한 후에, 상기 전극의 일부분은 상기 개구부들의 어레이의 적어도 하나의 개구부의 하부를 따라 노출된다. 일 실시예에서, 상기 전극은 상기 채널 내로 뻗어 있지 않다.
다른 예에서, 상기 프로세스는 채널 구조를 형성하는 단계를 포함하며, 평면도에서 볼 때, 상기 채널 구조는 상기 2개의 바로 인접한 개구부 사이에서 상기 채널 내에 위치해 있다. 상기 채널 구조를 형성하는 단계는 상기 우물 구조를 형성하는 단계 이전에 수행될 수 있다. 단면도에서 볼 때, 상기 채널 구조는 플러스 기울기를 가질 수 있다. 다른 대안으로서, 단면도에서 볼 때, 상기 채널 구조는 마이너스 기울기를 가질 수 있다. 일 실시예에서, 상기 채널 구조의 높이는 상기 우물 구조의 높이보다 작다. 상기 프로세스는 또한 상기 채널 구조의 표면을 소수성으로 만들기 위해 상기 표면을 처리하는 단계를 포함할 수 있다. 상기 프로세스 는 또한 상기 우물 구조의 표면을 소수성으로 만들기 위해 상기 표면을 처리하는 단계를 포함할 수 있다.
본 발명의 다른 특징 및 이점은 이하의 상세한 설명 및 청구 범위로부터 명백하게 될 것이다. 상세한 설명은 먼저 정의를 기술하고 이어서 구조, 레이아웃 및 전자 장치의 구성요소, 전자 장치를 형성하는 프로세스, 다른 실시예들, 및 이점을 기술한다.
1. 용어의 정의 및 설명
이하에 기술되는 실시예들의 상세를 기술하기 이전에, 어떤 용어들이 정의되거나 해설된다.
용어 "어레이", "주변 회로" 및 "원격 회로"는 전자 장치의 서로 다른 영역 또는 구성요소를 의미하기 위한 것이다. 예를 들어, 어레이는 질서있는 배열(보통 열 및 행으로 지정됨) 내의 픽셀, 셀, 또는 다른 구조를 포함할 수 있다. 어레이 내의 픽셀, 셀 또는 다른 구조는 어레이와 동일한 기판 내에 있지만 어레이 자체 외부에 있을 수 있는 주변 회로에 의해 로컬적으로 제어될 수 있다. 원격 회로는 일반적으로 주변 회로로부터 멀리 떨어져 있으며 (일반적으로 주변 회로를 거쳐) 어레이로 신호를 전송하거나 그로부터 신호를 수신할 수 있다. 원격 회로는 또한 어레이와 관계없는 기능을 수행할 수 있다. 원격 회로는 어레이를 갖는 기판 상에 존재하거나 존재하지 않을 수 있다.
용어 "채널"은 개구부들 사이의 경로를 의미하기 위한 것이다.
용어 "채널 구조"는 기판 상부에 있는 구조를 의미하기 위한 것이며, 이 구 조는 적어도 부분적으로 다른 구조 또는 구조들에 의해 정의되는 채널 내에 위치하고 있다.
용어 "전도 경로"는, (1) 직류 전원이 이러한 부분에 인가될 때 및 (2) 이러한 부분 내의 스위치, 트랜지스터, 기타 등등 전부가 온 상태에 있을 때, 그를 통해 실질적으로 일정한 전류가 흐르는 회로의 일부분을 의미하기 위한 것이다. 예를 들어, 전도 경로는 배선 자체 또는 배선을 하나 이상의 다이오드, 저항기, 트랜지스터 또는 이들의 조합과 함께 포함할 수 있다. 트랜지스터의 경우, 트랜지스터의 전류 전달 전극은 도체 경로에 연결되어 있다. 전도 경로는 커패시터 또는 인덕터를 포함하지 않는데, 그 이유는 직류 신호가 이러한 커패시터 또는 인덕터에 처음으로 인가될 때 전도 경로를 통해 흐르는 전류가 시간에 따라 상당히 변화하기 때문이다.
용어 "연결된"은, 개구부들과 관련하여, 2개 이상의 개구부가 이들을 정의하는 구조에 의해 완전히 분리되어 있는 것은 아님을 의미하기 위한 것이다. 예를 들어, 2개의 개구부는 채널에 의해 연결될 수 있다.
용어 "구동 회로"는 전자 소자, 다른 회로, 또는 이들의 조합으로 전송되는 신호를 제어하도록 구성되어 있는 회로를 의미하기 위한 것이다.
용어 "전극"은 전자 소자 내에서 캐리어를 수송하도록 구성되어 있는 부재 또는 구조를 의미하기 위한 것이다. 예를 들어, 전극은 애노드, 캐소드, 커패시터 전극, 게이트 전극, 기타 등등일 수 있다. 전극은 트랜지스터, 커패시터, 저항기, 인덕터, 다이오드, 전자 소자, 전원, 또는 이들의 임의의 조합의 일부를 포함할 수 있다.
용어 "전자 소자"는 전기 또는 전자-방사(예를 들어, 전기-광학) 기능을 수행하는 회로의 최하위 레벨 유닛을 의미하기 위한 것이다. 전자 소자는 트랜지스터, 다이오드, 저항기, 커패시터, 인덕터, 반도체 레이저, 광학 스위치, 기타 등등을 포함할 수 있다. 전자 소자는 기생 저항(예를 들어, 배선의 저항) 또는 기생 커패시턴스(예를 들어, 도체 간의 커패시터가 의도하지 않거나 우발적인 것인 서로 다른 전자 소자에 연결되어 있는 2개의 도체 간의 용량 결합)을 포함하지 않는다.
용어 "전자 장치"는, 적절히 연결되어 적합한 전위(들)를 공급받을 때, 공동으로 기능을 수행하는 회로, 전자 소자 또는 이들의 조합의 집합체를 의미하기 위한 것이다. 전자 장치는 시스템을 포함하거나 그의 일부일 수 있다. 전자 장치의 예는 디스플레이, 센서 어레이, 컴퓨터 시스템, 항공 전자 시스템, 자동차, 셀룰러 전화, 다른 가전 또는 산업 전자 제품, 기타 등등을 포함한다.
용어 "높이", "길이" 및 "폭"은, 기판 상부에 있는 구조를 언급할 때, 서로 거의 수직인 차원들을 말하기 위한 것이다. "높이"는 아래에 있는 기판 위쪽으로의 거리를 말하기 위한 것이다. "길이"는 기판에 거의 평행인 평면 내에서의 차원을 말하기 위한 것이다. "폭"은 기판에 거의 평행이고 "길이" 차원에 거의 수직인 평면 내에서의 차원을 말하기 위한 것이다. 일 실시예에서, "폭"은 "길이"보다 크지 않다. 다른 실시예에서, "폭"은 원의 직경이다.
용어 "친수성"은 액체의 모서리(edge)가 그와 접촉하는 표면에 대해 90도보다 작은 적심각(wetting angle)을 나타내는 것을 의미하기 위한 것이다.
용어 "소수성"은 액체의 모서리가 그와 접촉하는 표면에 대해 90도 이상의 적심각을 나타내는 것을 의미하기 위한 것이다.
용어 "바로 인접한"은 층, 부재 또는 구조가 다른 층, 부재 또는 구조의 바로 옆에 있음을 의미하기 위한 것이다. '바로 인접한'은 대각선을 비롯한 임의의 방향을 명백히 포함하는 것으로 보아야 한다.
용어 "액체 매질"은 순수 액체, 액체들의 조합, 용액, 분산, 서스펜션, 및 에멀션을 비롯한 액체 물질을 의미하기 위한 것이다. 액체 매질은 하나 이상의 용제가 존재하는지 여부에 상관없이 사용된다.
용어 "매트릭스"는 2 방향으로 뻗어 있는 전자 소자들의 구성을 의미하기 위한 것이다. 매트릭스는 적어도 2개의 행 및 적어도 2개의 열을 포함할 수 있다.
용어 "마이너스 기울기"는 구조의 한 측면이 그 구조가 형성되어 있는 거의 평면인 표면과 예각을 이루고 있는 것인 구조의 특성을 의미하기 위한 것이다.
용어 "개구부"는 평면도에서 볼 때 그 영역을 구분하는 특정 구조가 없다는 것을 특징으로 하는 영역을 의미하기 위한 것이다.
용어 "유기 활성층"은 유기층들 중 적어도 하나가, 그 자체로서 또는 다른 물질과 접촉하고 있을 때, 정류 접합을 형성할 수 있는 하나 이상의 유기층을 의미하기 위한 것이다.
용어 "유기 전자 소자"는 유기 물질을 포함하는 하나 이상의 층을 포함하는 전자 소자를 의미하기 위한 것이다.
용어 "상부에 있는"은 반드시 층, 부재 또는 구조가 다른 층, 부재 또는 구 조 바로 옆에 또는 그와 접촉하여 있는 것을 의미하는 것은 아니다.
용어 "주변부"는 평면도에서 볼 때 대응하는 소자 또는 구조의 적어도 일부분을 둘러싸고 있는 경계를 의미하기 위한 것이다.
용어 "플러스 기울기"는 구조의 한 측면이 그 구조가 형성되어 있는 거의 평면인 표면과 둔각을 이루고 있는 것인 구조의 특성을 의미하기 위한 것이다.
용어 "구조"는, 그 자체로서 또는 다른 패터닝된 층(들)이나 부재(들)와 함께, 의도된 목적에 맞는 유닛을 형성하는 하나 이상의 패터닝된 층 또는 부재를 의미하기 위한 것이다. 구조의 예들은 전극, 우물 구조, 채널 구조, 기타 등등을 포함한다.
용어 "거의 평행"은 하나 이상의 라인, 하나 이상의 벡터, 또는 하나 이상의 평면의 조합의 배향이 평행이거나 틀어져 있는 것이 당업자에게는 중요하지 않은 것으로 생각될 정도로 거의 평행인 것을 의미하기 위한 것이다.
용어 "거의 수직"은 하나 이상의 라인, 하나 이상의 벡터, 또는 하나 이상의 평면의 조합의 배향이 수직이거나 수직과의 임의의 각도차가 당업자에게는 중요하지 않은 것으로 생각될 정도로 거의 수직인 것을 의미하기 위한 것이다.
용어 "기판"은 강성이나 가요성이 있을 수 있고 또 하나 이상의 물질(유리, 폴리머, 금속 또는 세라믹 물질, 또는 이들의 임의의 조합을 포함할 수 있지만 이에 한정되지 않음)의 하나 이상의 층을 포함할 수 있는 베이스 물질(base material)을 의미하기 위한 것이다. 기판의 기준점은 프로세스 시퀀스의 시작점이다. 기판은 전자 소자, 회로 또는 전도성 부재를 포함하거나 포함하지 않을 수 있 다.
용어 "표면 처리"는 노출된 표면의 특성을 변경하기 위해 수행되는 동작을 의미하기 위한 것이다. 일 실시예에서, 표면 처리는 노출된 표면을 더 소수성으로 만들거나 더 친수성으로 만든다. 노출된 표면을 불화(fluorinate)시키는 것 또는 그에 계면활성제를 부가하는 것 각각은 표면 처리의 예이다.
용어 "벡터"는 라인 또는 라인 세그먼트를 따라 있는 전자 소자 또는 개구부들의 구성을 의미하기 위한 것이다. 예를 들어, 전자 소자 또는 개구부의 벡터는 행, 열, 대각선, 기타 등등을 따라 있을 수 있다.
용어 "우물 구조"는 그 구조가 기판 내의 또는 기판 상부에 있는 물체, 영역 또는 이들의 임의의 조합을 다른 물체 또는 영역과 적어도 부분적으로 분리시키는 주기능을 수행하는 것인, 기판 상부에 있는 구조를 의미하기 위한 것이다.
용어 "적심각"은, 고체 표면으로부터 액체를 거쳐 가스-액체 계면까지 측정하는, (1) 고체 표면 및 (2) 고체 표면에서의 가스와 액체 간의 계면에 의해 정의되는 접선각을 의미하기 위한 것이다.
본 명세서에서 사용되는 바와 같이, 용어 "구비한다", "구비하는", "포함한다", "포함하는", "갖는다", "갖는" 또는 이들의 임의의 다른 변형은 비배타적인 포함을 포괄하기 위한 것이다. 예를 들어, 일련의 요소들을 포함하는 프로세스, 방법, 물품 또는 장치는 반드시 그 요소들만으로 한정되는 것이 아니라 명시적으로 열거되거나 이러한 프로세스, 방법, 물품 또는 장치에 본질적이지 않은 다른 요소들을 포함할 수 있다. 게다가, 정반대로 명시적으로 언급되지 않는 한, "또는"은 포함적 논리합(inclusive or)을 말하며 배타적 논리합(exclusive or)을 말하지 않는다. 예를 들어, 조건 A 또는 B는 이하의 것들, 즉 A가 참(또는 존재)이고 B가 거짓(또는 부존재)인 경우, A가 거짓(또는 부존재)이고 B가 참(또는 존재)인 경우, 및 A 및 B 둘다가 참(또는 존재)인 경우 중 임의의 것에 의해 만족된다.
게다가, 명확함을 위해 또 본 명세서에 기술된 실시예들의 범위에 대한 일반적인 의미를 제공하기 위해, 단수 관형사의 사용은 단수 관형사가 언급하는 하나 이상의 물품을 기술하기 위해 이용된다. 따라서, 단수 관형사가 사용될 때 그 설명은 하나 또는 적어도 하나를 포함하는 것으로 읽혀져야 하며, 그렇지 않고 정반대를 의미한다는 것이 명확하지 않는 한, 단수는 복수도 포함한다.
원소의 주기율표 내에서의 열에 대응하는 족 번호는 CRC Handbook of Chemistry and Physics(81판, 2000년)에서 볼 수 있는 "새 표기법" 관례를 사용한다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술 및 과학 용어는 본 발명이 속하는 기술 분야의 당업자에 의해 통상적으로 이해되는 것과 동일한 의미를 갖는다. 본 명세서에서 본 발명, 또는 본 발명의 제조 또는 사용 방법의 실시예들에 대해 적합한 방법 및 물질이 기술되어 있지만, 기술된 것들과 유사한 또는 그와 등가인 다른 방법 및 물질이 본 발명의 범위를 벗어나지 않고 사용될 수 있다. 본 명세서에 언급되는 모든 간행물, 특허 출원, 특허 및 다른 참조 문헌은 인용함으로써 그 전체 내용이 본 명세서에 포함된다. 상충이 있는 경우, 정의를 포함한 본 명세서가 우선한다. 게다가, 물질들, 방법들 및 예들은 단지 예시적인 것으로서 제한하기 위한 것이 아니다.
2. 전자 장치의 구조, 층 및 소자
특정 실시예에서, 전자 장치는 유기 전자 소자들의 어레이, 개구부들을 갖는 구조 및 개구부들을 연결시키는 채널을 포함한다. 개구부들 각각은 평면도에서 볼 때 유기 전자 소자들 각각의 주변부에 대응한다. 이 구조는 단면도에서 볼 때 개구부들에서 마이너스 기울기를 갖는다. 각각의 유기 전자 소자는 유기 활성층을 비롯한 하나 이상의 층들에 의해 분리되어 있는 제1 및 제2 전극(예를 들어, 애노드 및 캐소드)을 포함할 수 있다. 일 실시예에서, 예시적인 전자 장치는 또한 적어도 부분적으로 채널들 내에 위치하는 채널 구조 등의 플러스 기울기를 갖는 제2 구조를 포함할 수 있다.
한 예시적인 실시예에서, 유기 전자 소자들의 어레이는 수동 매트릭스의 일부일 수 있다. 다른 예시적인 실시예에서, 유기 전자 소자들의 어레이는 능동 매트릭스의 일부일 수 있다. 그 자체로서, 전자 장치의 예시적인 실시예들은 능동 매트릭스 및 수동 매트릭스 디스플레이를 포함할 수 있다.
일반적으로, 각각의 유기 전자 소자는 하나 이상의 유기 활성층에 의해 분리되어 있는 2개의 전극을 포함한다. 게다가, 버퍼, 전하-차단, 전하-주입, 및 전하-수송층 등의 하나 이상의 다른 층이 이 2개의 전극 사이에 포함될 수 있다. 유기 전자 소자들 각각의 주변부에 대응하는 개구부들을 갖는 구조는 우물을 정의하며, 이 우물 내에 유기 전자 소자들의 일부분이 형성된다. 그 자체로서, 본 명세서에서 간헐적으로, 이들 구조는 우물 구조로서 기술될 수 있다.
우물 구조의 단면은 유기층 형성에 영향을 줄 수 있다. 이 구조는 마이너스 기울기의 벽 또는 주변부를 가질 수 있고 하부의 구조와 예각을 형성할 수 있다. 예시적인 구조의 주변부의 일부분은 하부의 구조의 표면과 구조 벽 간에 예각을 형성한다. 한 예시적인 실시예에서, 이 각도는 0°내지 60° 또는 0° 내지 45° 등과 같이 0°내지 90°이다. 대안적인 실시예에서, 이 각도는 대략 모세관 각도(capillary angle)보다 크거나 같을 수 있다.
도 1은 예시적인 구조를 형성하는 시퀀스에서의 한 시점의 평면도이다. 우물 구조(102)는 기판 상부에 있으며 개구부(104) 및 개구부(104)들 사이의 채널(106)을 갖는다. 단면도에서 볼 때, 우물 구조(102)는 개구부(104)에서 마이너스 기울기를 갖는다. 개구부(104)는 채널(106)에 의해 연결된다. 선택에 따라서는, 채널 구조(110)가 채널(106) 내에 있다.
우물 구조(102) 하부에 있는 전극(112)은 개구부(104)에 의해 적어도 부분적으로 노출되어 있다. 개구부(104)는 유기 전자 소자에 대응한다. 전자 소자는 하부 전극(112), 적어도 부분적으로 주변부(108) 내에 있는 유기층(도시 생략), 및 상부 전극(도시 생략)을 포함할 수 있다.
일례에서, 우물 구조(102)는 대략 2 내지 10 마이크로미터의 두께를 가질 수 있다. 채널 구조(110)는 10 마이크로미터보다 크지 않은 두께를 가질 수 있다. 예를 들어, 채널 구조(110)는 대략 1 내지 3 마이크로미터 등의 3 마이크로미터보다 작은 또는 대략 0.4 마이크로미터 등의 1 마이크로미터보다 작은 두께를 가질 수 있다. 우물 구조(102)는, 예를 들어, 채널 구조(110)보다 적어도 1.5배 큰 두 께를 가질 수 있다. 다른 대안으로서, 채널 구조(110)의 두께는 우물 구조(102)의 두께보다 크거나 같다.
다른 실시예에서, 전자 장치는 기판, 구조(예를 들어, 우물 구조) 및 제1 전극을 포함한다. 이 구조는 개구부들 및 채널들을 가지며, 단면도에서 볼 때, 개구부들에서 마이너스 기울기를 갖는다. 평면도에서 볼 때, 개구부들 각각은 유기 전자 소자에 대응한다. 제1 전극은 개구부들 및 채널들 내에 있으며 채널들 내에서 구조들 상부에 있다. 개구부들 및 채널들 내에 있는 제1 전극의 일부분은 서로 연결되어 있다. 특정예에서, 유기 전자 소자는 하나 이상의 유기 활성층을 포함할 수 있다. 일 실시예에서, 제1 전극은 공통 전극(예를 들어, 유기 전자 소자의 어레이에 대한 공통 캐소드 또는 공통 애노드)일 수 있다.
다른 예시적인 실시예에서, 제2 전극은 기판과 구조 사이에 있을 수 있다. 또다른 예시적인 실시예에서, 유기 전자 소자는 기판 내에 있는 구동기 회로(도시 생략)에 연결되어 있을 수 있다. 유의할 점은, 일 실시예에서, 제2 전극이 제1 전극보다 이전에 형성될 수 있다는 것이다.
한 예시적인 실시예에서, 마이너스 기울기를 갖는 구조 또는 구조들은, 실질적으로 소수성인 표면 등의, 좋지 않은 적심을 나타내는 표면을 갖는다. 이 표면은 90°이상 등의 45°보다 큰, 액체 조성과의 적심각을 나타낸다. 이와 달리, 전극 등의 하부의 구조는 실질적으로 친수성인 표면을 가질 수 있으며, 60°보다 작거나 대략 0°내지 약 45°등의 90°보다 작은 액체 조성의 적심각을 나타낼 수 있다.
3. 전자 장치를 형성하는 프로세스
전자 장치를 형성하는 예시적인 프로세스는 기판 상부에 있음과 동시에 단면에서 볼 때 마이너스 기울기를 갖는 하나 이상의 구조를 형성하는 단계를 포함한다. 한 예시적인 프로세스는 도 2 내지 도 11에 도시되어 있으며, 이는 능동 매트릭스 디스플레이를 형성하는 데 사용될 수 있다. 이 프로세스에 대한 변형들이 다른 전자 장치를 형성하는 데 사용될 수 있다.
도 2는 예시적인 프로세스 시퀀스에서의 한 시점의 평면도이고, 도 3은 도 2의 절취선 3-3에서 본 단면도이다. 제1 전극(1004)이 기판(1002) 상에 증착된다. 기판(1002)은 유리 또는 세라믹 물질 또는 적어도 하나의 폴리머 막을 포함하는 가요성 기판일 수 있다. 한 예시적인 실시예에서, 기판(1002)은 투명하다. 선택에 따라서는, 기판(1002)은 균일한 장벽층 또는 패터닝된 장벽층 등의 장벽층을 포함할 수 있다.
제1 전극(1004)은 애노드 또는 캐소드일 수 있다. 도 2는 제1 전극(1004)을, 직사각형 등의 평면도 형상을 갖는 구조들의 패터닝된 어레이로서 나타내고 있다. 다른 대안으로서, 제1 전극(1004)은 정사각형, 직사각형, 원, 삼각형, 타원, 또는 이들의 임의의 조합을 포함하는 평면도 형상을 갖는 구조들의 패터닝된 어레이일 수 있다. 다른 실시예에서, 제1 전극(1004)은 평행한 스트립일 수 있다. 일반적으로, 제1 전극(1004)은 종래의 프로세스(예를 들어, 증착, 패터닝, 또는 이들의 조합)를 사용하여 형성될 수 있다.
제1 전극(1004)은 전도성 물질을 포함할 수 있다. 일 실시예에서, 이 전도 성 물질은 인듐-주석-산화물(ITO) 등의 투명한 전도성 물질을 포함할 수 있다. 다른 투명한 전도성 물질은, 예를 들어, 인듐-아연-산화물을 포함한다. 다른 예시적인 전도성 물질은 아연-주석-산화물(ZTO), 원소 금속, 금속 합금, 또는 이들의 조합을 포함한다. 제1 전극(1004)은 또한 전도성 리드(도시 생략)에 연결될 수 있다. 한 예시적인 실시예에서, 제1 전극(1004)은 친수성 표면을 가질 수 있다. 선택에 따라서는, 구동 회로(1006)가 기판에 형성될 수 있다.
도 4에 나타낸 바와 같이 채널 구조를 형성하기 위해 후속층이 증착되고 패터닝될 수 있다. 도 5는 도 4의 절취선 5-5를 따라서 본 단면도이다. 채널 구조(1208)는 제1 전극(1004) 사이에 위치해 있다. 일 실시예에서, 채널 구조(1208)는 제1 전극(1004)과 접촉하지 않으며 제1 전극(1004)의 근방에서 차후에 형성되는 유기 활성층의 두께가 얇아지는 것을 방지하기 위해 제1 전극(1004)으로부터 떨어져 있다. 채널 구조(1208)는, 예를 들어, 적어도 대략 5 미크론 등, 적어도 대략 1 미크론만큼 제1 전극으로부터 떨어져 있을 수 있다. 특정 실시예에서, 유기 활성층의 두께가 얇아지는 것은 바람직하지 않으며, 그 결과 전기 단락 및 전류 누설이 일어날 수 있다. 한 예시적인 실시예에서, 채널 구조(1208)는 플러스 기울기를 갖는다. 다른 대안으로서, 채널 구조(1208)는 수직 또는 마이너스 기울기를 갖는다.
한 예시적인 실시예에서, 채널 구조(1208)는 하나 이상의 레지스트층 또는 폴리머층으로 형성될 수 있다. 레지스트층은, 예를 들어, 네거티브 레지스트 물질 또는 포지티브 레지스트 물질일 수 있다. 레지스트층은 기판(1002) 상에 또한 제1 전극(1004) 상부에 증착될 수 있다. 액체 증착 기술은 스핀 코팅, 그라비어 코팅(gravure coating), 커튼 코팅(curtain coating), 딥 코팅(dip coating), 슬롯-다이 코팅(slot-die coating), 스프레이 코팅, 연속 노즐 코팅(continuous nozzle coating), 연속 분산 기술(continuous dispense technique), 잉크젯 인쇄, 그라비어 인쇄, 스크린 인쇄, 또는 이들의 임의의 조합을 포함한다. 레지스트는 자외선(UV) 방사 등의 방사에의 선택적인 노출을 통해 패터닝될 수 있다. 일 실시예에서, 레지스트층은 스핀 증착되어 베이킹(bake)된다(도시 생략). 레지스트층은 마스크(도시 생략)를 통해 UV 방사에 노출되고, 현상되며, 베이킹되어 플러스 기울기를 갖는 채널 구조(1208)를 남긴다. 채널 구조(1208)는 추가적으로 하드 베이킹되거나, 추가적으로 UV 경화되거나, 또는 둘다일 수 있다. 다른 실시예들에서, 플러스 기울기의 채널 구조(1208)를 형성하기 위해 다른 방법들(예를 들어, 스크린 인쇄, 그라비어 인쇄, 기타 등등)이 사용될 수 있다.
다른 대안으로서, 채널 구조(1208)는 금속, 산화물, 및 질화물 등의 무기 물질로 형성될 수 있다. 이러한 무기 물질은 종래의 기술을 사용하여 증착 및 패터닝될 수 있다.
다른 층이 도 6에 나타낸 바와 같이 우물 구조 내에 증착 및 패터닝될 수 있다. 도 7 및 도 8은 각각 절취선 7-7 및 8-8에서 본 단면도이다. 우물 구조(1410)는 개구부(1412) 및 채널(1414)을 포함한다. 개구부(1412) 및 채널(1414)은 제1 전극(1004)의 일부분 및 채널 구조(1208)의 일부분을 노출시킬 수 있다. 평면도에서 볼 때, 개구부(1412)의 하부는 제1 전극(1004)의 일부분을 포함할 수 있거나 기판(1002)의 일부분도 포함할 수 있다. 개구부(1412)에서, 우물 구조(1410)는 도 8에 나타낸 바와 같이 마이너스 기울기를 갖는다.
우물 구조(1410)는 패턴을 가질 수 있다. 이 패턴은, 예를 들어, 도 6에 나타낸 패턴일 수 있다. 대안적인 패턴이, 다른 실시예들 섹션에서 기술되는 바와 같이, 도 11, 도 12, 도 13, 도 14, 도 15 및 도 16에 도시되어 있다. 도 6에 나타낸 바와 같이, 이 패턴은 개구부(1412) 및 채널(1414)을 정의한다. 개구부(1412)는, 열 및 행을 이루는 등, 일반적으로 어레이로 배열되어 있다. 채널(1414)은 열을 이루고 있는 인접한 개구부(1412)를 연결시킬 수 있다. 다른 대안으로서, 채널(1414)은 열, 행, 대각선을 이루고 있거나 또는 이들의 임의의 조합을 이루고 있는 인접한 개구부(1412)를 연결시킬 수 있다.
개구부(1412)들 각각은 폭 및 길이를 갖는다. 개구부(1412)의 폭은 일반적으로 가로(즉, 더 짧은) 차원이고, 길이는 일반적으로 세로(즉, 더 긴) 차원이다. 길이 차원은 일반적으로 폭 차원에 수직이다. 그의 최대치에서, 개구부(1412)의 길이는 개구부(1412)의 폭보다 크거나 같다. 개구부가 원형인 실시예에서, 길이 및 폭은 같다. 일 실시예에서, 개구부(1412)의 폭은 대략 50 내지 100 미크론이고, 개구부(1412)의 폭은 대략 100 내지 300 미크론이다. 그의 최대치에서, 채널(1414)의 폭은 개구부(1412)의 폭보다 작을 수 있다. 특정 실시예에서, 채널(1414)의 폭은 대략 10 내지 25 미크론이다.
채널 구조(1208)가 개구부(1412)들 사이에 있음과 동시에 적어도 부분적으로 채널(1414) 내에 위치하도록 우물 구조(1410)가 형성된다. 제1 전극(1004)은 개구 부(1412)의 하부를 따라 노출될 수 있다. 일 실시예에서, 제1 전극(1004)은 개구부(1412) 및 채널(1414)의 일부분 둘다의 하부에 있다. 다른 실시예에서, 제1 전극(1004)은 채널(1414)까지 뻗어 채널(1414)에서 끝난다. 다른 실시예에서, 제1 전극(1004)은 개구부(1412)의 일부분 하부에 있고 또 개구부(1412)는 기판(1002)의 일부분을 노출시킨다.
한 예시적인 실시예에서, 채널 구조(1208)의 높이는 우물 구조(1410)의 높이보다 작다. 채널 구조(1208)의 높이가 우물 구조(1410)의 높이보다 작은 경우, 채널 구조(1208)는 플러스, 마이너스 또는 수직 기울기를 가질 수 있다. 다른 대안으로서, 채널 구조(1208)의 높이는 우물 구조(1410)의 높이보다 크거나 같다. 특정 실시예에서, 우물 구조의 높이, 채널 구조의 높이 또는 이들의 임의의 조합은 대략 2 내지 10 마이크로미터이다.
한 예시적인 실시예에서, 우물 구조(1410)는 레지스트층 또는 폴리머층으로 형성될 수 있다. 레지스트층은, 예를 들어, 네거티브 레지스트 물질 또는 포지티브 레지스트 물질일 수 있다. 레지스트층은 기판(1002) 상에서 제1 전극(1004) 상부에 증착될 수 있다. 액체 증착 기술은 스핀 코팅, 그라비어 코팅(gravure coating), 커튼 코팅(curtain coating), 딥 코팅(dip coating), 슬롯-다이 코팅(slot-die coating), 스프레이 코팅, 연속 노즐 코팅(continuous nozzle coating), 연속 증착 코팅, 잉크젯 인쇄, 그라비어 인쇄, 스크린 인쇄, 또는 이들의 임의의 조합을 포함한다. 레지스트는 자외선(UV) 방사 등의 방사에의 선택적인 노출을 통해 패터닝될 수 있다. 일 실시예에서, 레지스트층은 스핀 증착되어 베이 킹(bake)된다(도시 생략). 레지스트층은 마스크(도시 생략)를 통해 UV 방사에 노출되고, 현상되며, 베이킹되어 개구부에서 마이너스 기울기를 갖는 채널 구조를 남긴다. 마이너스 기울기는 (1) 마스크를 사용하는 경우 UV 플러드 노출(UV flood exposure)(콜리메이트되지 않음)을 사용함으로써 또는 (2) 마스크가 레지스트층과 방사원(도시 생략) 사이에 있는 동안 레지스트층을 과잉 노출시킴으로써 달성될 수 있다. 일단 형성되었으면, 우물 구조(1410)는 하드 베이킹되거나, 추가적으로 UV 경화되거나 또는 둘다가 행해질 수 있다.
다른 예시적인 실시예(도시 생략)에서, 희생 구조가 사용될 수 있다. 일 실시예에서, 플러스 기울기를 갖는 희생 구조를 형성하기 위해 희생층이 증착되고 패터닝된다. 보다 구체적인 실시예에서, 단면도에서 볼 때, 희생 구조는 차후에 형성되는 우물 구조(1410)와 비교하여 상보적 프로파일을 갖는다. 희생층의 두께는 차후에 형성되는 우물 구조와 실질적으로 동일하다. 일 실시예에서, 희생층은 제1 전극(1004) 및 기판(1002) 상부에 증착된다. 패터닝된 레지스트층이 종래의 기술을 사용하여 희생층 상부에 형성된다. 한 구체적인 실시예에서, 기울어진 측벽을 형성하기 위해 종래의 레지스트-부식 에칭 기술이 사용된다. 다른 구체적인 실시에에서, 종래의 등방성 에칭이 사용된다. 패터닝된 레지스트층은 이어서 종래의 레지스트 제거 프로세스를 사용하여 제거된다.
우물 구조(1410)에 사용될 다른 층이 희생 구조 상부에서 희생 구조에서의 개구부 내에 증착된다. 일 실시예에서, 그 다른 층은 적어도 희생 구조의 두께만큼 두꺼운 두께를 갖는다. 다른 실시예에서, 그 다른 층은 희생층보다 실질적으로 더 두껍다. 희생 구조 외부에 있는 다른 층의 일부분은 무기 반도체 기술 분야에서 종래의 에칭 또는 연마 기술을 사용하여 제거된다. 그 일부분이 제거된 후에, 우물 구조(1410)가 형성된다. 이어서, 우물 구조(1410) 내에 개구부(1412) 및 채널(1414)을 형성하기 위해 희생 구조가 제거된다.
일 실시예에서, 우물 구조 및 희생 구조 중 한쪽의 물질이 다른쪽 구조와 비교하여 선택적으로 제거될 수 있게 해주기 위해 우물 구조 및 희생 구조에 대한 물질이 서로 다르다. 예시적인 물질은 금속, 산화물, 질화물, 레지스트 물질, 또는 이들의 임의의 조합을 포함한다. 희생층에 대한 물질은 제1 전극(1004)에 그다지 손상을 주지 않고 희생층이 기판(1002)으로부터 선택적으로 제거될 수 있도록 선택될 수 있다. 본 명세서를 읽어본 후에, 당업자라면 그의 요구 또는 요망을 만족시키는 물질을 선택할 수 있다.
우물 구조(1410) 및 채널 구조(1208)가 형성되었으면, 개구부들의 하부를 따라 노출된 제1 전극(1004)이 UV/오존 세정 등을 통해 세정될 수 있다. 소수성 표면 등의 유기층의 형성에 사용되는 액체 조성에 대해 잘 적셔지지 않는 표면을 생성하도록 우물 구조(1410) 및 채널 구조(1208)가 처리될 수 있다. 예를 들어, 채널 구조(1208) 및 우물 구조(1410)의 표면을 처리하기 위해 불소-함유 플라즈마가 사용될 수 있다. CF4, C2R6, NF3, SF6, 또는 이들의 임의의 조합 등의 가스를 사용하여 불소 플라즈마가 형성될 수 있다. 플라즈마 프로세스는 직접 노출 플라즈마(direct exposure plasma)를 포함하거나 다운스트림 플라즈마(downstream plasma)를 사용할 수 있다. 게다가, 이 플라즈마는 O2를 포함할 수 있다. 한 예시적인 실시예에서, 불소-함유 플라즈마는 0 내지 20% O2(약 8% O2 등)를 포함할 수 있다.
한 특정 실시예에서, 이 플라즈마는 미국 캘리포니아주 콩코드 소재의 March Plasma Systems의 March PX500 모델 플라즈마 발생기를 사용하여 생성된다. 이 장비는 구멍이 뚫린 접지된 플레이트 및 부유 기판 플레이트를 갖는 플로우 쓰루 모드(flow through mode)로 구성되어 있다. 이 실시예에서, 15cm(6-인치) 부유 기판 플레이트는 CF4/O2 가스 조성으로 형성되는 플라즈마로 처리된다. 이 가스 조성은 체적 단위로 80 내지 100% CF4 (대략 92% CF4 등) 및 0 내지 20% O2(대략 8% O2 등)를 포함할 수 있다. 이 기판은 200 내지 500W 플라즈마(400W 플라즈마 등)를 사용하여 300 내지 600 mTorr(400mTorr 등)에서 2 내지 5분(대략 3분 등) 동안 노출될 수 있다.
도 9 및 도 10은 유기층(1722) 및 제2 전극(1720)이 형성된 후의 단면도를 나타낸 것이다. 예를 들어, 유기층(1722)은 하나 이상의 유기층을 포함할 수 있다. 도 9에 나타낸 일 실시예에서, 유기층(1722)은 전하 수송층(1716) 및 유기 활성층(1718)을 포함한다. 존재하는 경우, 전하 수송층(1716)은 유기 활성층(1718)이 형성되기 이전에 제1 전극(1004) 상부에 형성된다. 전하 수송층(1716)은 다수의 목적에 기여할 수 있다. 일 실시예에서, 전하 수송층(1716)은 정공-수송층이다. 도시되어 있지는 않지만, 유기 활성층(1718) 상부에 부가적인 전하 수송층이 형성될 수 있다. 따라서, 유기층(1722)은 유기 활성층(1718)을 포함하고 또 전하 수송층들 중 하나, 둘다를 포함하거나 전혀 포함하지 않을 수 있다. 전하 수송층(1716), 유기 활성층(1718) 및 부가적인 전하 수송층 각각은 하나 이상의 층을 포함할 수 있다. 다른 실시예에서, 점진적 또는 연속하여 변하는 조성을 갖는 단일층이 개별적인 전하 수송층 및 유기 활성층 대신에 사용될 수 있다.
도 9 및 도 10을 참조하면, 전하 수송층(1716) 및 유기 활성층(1718)이 제1 전극(1004) 상부에 순차적으로 형성된다. 전하 수송층(1716) 및 유기 활성층(1718) 각각은, 예를 들어, 스핀 코팅, 그라비어 코팅, 커튼 코팅, 딥 코팅, 슬롯-다이 코팅, 스프레이 코팅, 연속 노즐 코팅, 연속 증착 코팅, 잉크젯 인쇄, 그라비어 인쇄, 스크린 인쇄, 주조, 기상 증착, 또는 이들의 임의의 조합에 의해 형성될 수 있다. 예를 들어, 유기 물질을 비롯한 액체 조성이 마이크로노즐 등의 하나 이상의 노즐을 통해 분배될 수 있다. 전하 수송층(1716) 및 유기 활성층(1718) 중 하나 또는 둘다는 도포 이후에 경화될 수 있다.
이 실시예에서, 전하 수송층(1716)은 정공-수송층이다. 정공-수송층은 제1 전극(1004)이 유기 활성층(1718)과 직접 접촉하는 장치와 비교하여 잠재적으로 장치의 수명을 증가시키고 장치의 신뢰성을 향상시키기 위해 사용될 수 있다. 한 특정 실시예에서, 정공-수송층은 폴리아닐린(PANI), 폴리(3,4-에틸렌디옥시티오펜)(PEDOT), 또는 유기 전하 전송 화합물(테트라티아풀발렌 테트라시아노퀴노디메탄(TTF-TCQN) 등) 등의 유기 폴리머를 포함할 수 있다. 정공-수송층은 일반적으로 대략 100 내지 250nm 범위의 두께를 갖는다.
정공-수송층은 일반적으로 전자가 차후에 형성되는 활성 영역으로부터 제거되어 제1 전극(1004)으로 전송될 수 있도록 전도성이다. 제1 전극(1004) 및 선택적인 정공-수송층이 전도성이지만, 일반적으로 제1 전극(1004)의 전도성은 정공-수송층보다 상당히 더 크다.
유기 활성층(1718)의 조성은 일반적으로 유기 전자 장치의 응용에 달려 있다. 유기 활성층(1718)이 방사-방출 유기 전자 장치에서 사용되는 경우, 유기 활성층(1718)의 물질(들)은 충분한 바이어스 전압이 전극층에 인가될 때 방사를 방출한다. 방사-방출 활성층은 거의 모든 유기 전계 발광 또는 다른 유기 방사-방출 물질을 포함할 수 있다.
이러한 물질은 소분자 물질 또는 폴리머 물질일 수 있다. 소분자 물질은, 예를 들어, 미국 특허 제4,356,429호 및 미국 특허 제4,539,507호에 기술되어 있는 것들을 포함할 수 있다. 다른 대안으로서, 폴리머 물질은 미국 특허 제5,247,190호, 미국 특허 제5,408,109호, 및 미국 특허 제5,317,169호에 기술된 것들을 포함할 수 있다. 예시적인 물질은 반도체 공액 폴리머이다. 이러한 폴리머의 예는 폴리(페닐렌비닐렌)(PPV)이다. 광-방출 물질은 첨가제와 함께 또는 첨가제 없이 다른 물질의 매트릭스에 분산될 수 있지만 일반적으로 단지 한 층만을 형성한다. 유기 활성층은 일반적으로 대략 40 내지 100 nm 범위의 두께를 갖는다.
유기 활성층(1718)이 방사 수신 유기 전자 장치에 포함되어 있는 경우, 유기 활성층(1718)의 물질(들)은 많은 공액 폴리머 및 전계 발광 물질을 포함할 수 있다. 이러한 물질은, 예를 들어, 많은 공액 폴리머와 전계-발광 및 광-발광 물질을 포함한다. 특정의 예는 폴리(2-메톡시,5(2-에틸-헥실록시)-1,4-페닐렌비닐렌)(MEH-PPV) 또는 CN-PPV와의 MEH-PPV 합성물을 포함한다. 유기 활성층(1718)은 일반적으로 대략 50 내지 500 nm 범위의 두께를 갖는다.
도시되어 있지는 않지만, 선택적인 전자-수송층이 유기 활성층(1718) 상부에 형성될 수 있다. 전자-수송층은 전하 수송층의 다른 예이다. 전자-수송층은 일반적으로 전자가 차후에 형성되는 캐소드로부터 주입되어 유기 활성층(1718)으로 전송될 수 있도록 전도성이다. 차후에 형성되는 캐소드 및 선택적인 전자-수송층이 전도성이지만, 일반적으로 캐소드의 전도성은 전자-수송층보다 상당히 더 크다.
한 특정 실시예에서, 전자-수송층은 금속-킬레이트 옥시노이드 화합물(예를 들어, Alq3), 페난트롤린-기반 화합물(예를 들어, 2,9-디메틸-4,7-디페닐-1,10-페난트롤린(DDPA), 4,7-디페닐-1,10-페난트롤린(DPA)), 아졸 화합물(예를 들어, 2-(4-바이페닐)-5-(4-t-부틸페닐)-1,3,4-옥사디아졸(PBD), 3-(4-바이페닐)-4-페닐-5-(4-t-부틸페닐)-1,2,4-트리아졸)(TAZ)), 또는 이들의 임의의 하나 이상의 조합을 포함할 수 있다. 다른 대안으로서, 선택적인 전자-수송층은 무기일 수 있으며, BaO, LiF 또는 Li2O를 포함할 수 있다. 전자-수송층은 일반적으로 대략 30 내지 500 nm 범위의 두께를 갖는다.
전하 수송층(1716), 유기 활성층(1718) 및 부가적인 전하 수송층 중 임의의 하나 이상이 하나 이상의 액체 매질을 포함하는 액체 조성으로서 도포될 수 있다. 소수성 및 친수성 표면은 액체 조성 내의 액체 매질에 대해 특정되어 있다. 일 실 시예에서, 액체 조성은, 예를 들어, 알코올, 글리콜, 글리콜 에테르, 또는 이들의 임의의 조합을 비롯한 조용제(co-solvent)를 포함할 수 있다. 유기 활성층 액체 매질에 대한 용제는 전하 수송층(1716)을 용해하지 않도록 선택될 수 있다. 다른 대안으로서, 이 용제는 전하 수송층(1716)이 그 용제에 용해가능하거나 부분적으로 용해가능하도록 선택될 수 있다.
특정 실시예에서, 우물 구조(1410)의 마이너스 기울기는 모세관 효과를 야기하여, 개구부(1412)의 주변부 부근의 유기층(1722)의 액체 조성을 유출시킨다. 경화되었으면, 유기층(1722)은 제1 전극(1004) 등의 개구부(1412) 내의 하나 이상의 하부층을 덮고 있다.
제2 전극(1720)이 유기층(1722) 상부에 형성되며, 이 유기층(1722)은, 이 실시예에서, 전하 수송층(1716) 및 유기 활성층(1718)을 포함한다. 일 실시예에서, 우물 구조(1410) 상에 전도성 부재(1824)를 형성하고 유기 활성층(1718) 상부에 또 채널 구조(1208)의 일부분 상부에 제2 전극(1720)을 형성하기 위해 층이 기상 증착된다. 제2 전극(1720)과 전도성 부재(1824) 간의 높이 차는 이들이 연결되지 못하게 한다. 도 9에 나타낸 바와 같이, 제2 전극(1720)은 개구부(1412) 및 채널 구조(1208)의 일부분 내의 층 상부에 있다. 개구부(1412) 내에서 유기층(1722) 상부에 있는 제2 전극(1720)의 일부분 및 채널 구조(1208)의 일부분 상부에 있는 제2 전극(1720)의 일부분은 서로 연결되어 전기적으로 연속한 구조를 형성한다. 다른 대안으로서, 제2 전극(1720)을 형성하기 위해 스텐실 마스크를 사용하여 층이 증착될 수 있다. 종래의 증발 기술 또는 스퍼터링 기술이 제2 전극(1720)을 형성하는 데 사용된다.
일 실시예에서, 제2 전극(1720)은 캐소드로서 기능한다. 유기층(1722)에 가장 가까운 제2 전극(1720)의 층은 1족 금속(예를 들어, Li, Cs), 2족(알칼리 토금속) 금속, 란탄족, 악티늄족, 또는 이들의 임의의 조합 중 하나 이상을 비롯한 희토류 금속으로부터 선택될 수 있다. 제2 전극(1720) 및 전도성 부재(1824)는 대략 300 내지 600 nm 범위의 두께를 갖는다. 한 특정의 비제한적인 실시예에서, 대략 10 nm 미만의 Ba층 및 그 다음에 오는 대략 500 nm의 Al층이 증착될 수 있다. Al층은 제1 전극(1004)과 관련하여 앞서 기술한 금속 및 금속 합금 중 임의의 하나 이상 대신에 또는 그와 함께 사용될 수 있다.
도 9 및 도 10에 도시한 바와 같이, 유기 전자 소자는 제1 전극(1004), 유기층(1722) 및 제2 전극(1720)을 포함하는 구동 회로(1006)를 통해 어드레싱가능하다. 예를 들어, 제2 전극(1720) 및 하나의 선택된 구동 회로(1006) 각각의 양단에 전위를 인가하면 하나의 유기 전자 소자를 활성화시킨다.
전자 디스플레이, 방사 검출기, 또는 광기전력 전지 등의 실질적으로 완성된 전자 장치를 형성하기 위해 어레이 및 주변 및 원격 회로 상부에 캡슐화층(도시 생략)이 형성될 수 있다. 이 캡슐화층은 그와 기판 사이에 유기층이 없도록 레일에 부착될 수 있다. 캡슐화층을 통해 방사가 투과될 수 있다. 그러한 경우, 캡슐화층은 방사에 투명해야만 한다.
4. 다른 실시예들
다른 대안으로서, 전자 장치는 도 11에 나타낸 바와 같이 채널 구조의 형성 없이 형성될 수 있다. 우물 구조(1910)는 개구부(1912) 및 채널(1914)를 정의한다. 액체 조성 침투(liquid composition wicking)를 제한하고 또 액체 조성 흐름을 제한하기 위해 채널(1914)의 폭이 조정될 수 있다. 일반적으로, 보다 좁은 채널이 침투를 야기할 가능성이 더 많으며, 보다 폭이 넓은 채널이 액체 조성 흐름에 도움이 된다. 중간폭의 채널은 액체 침투 및 액체 조성 흐름 둘다를 제한한다. 또다른 실시예에서, 우물 구조(1910)가 2개 이상의 층 또는 구조로부터 형성될 수 있다.
도 12에 나타낸 다른 예시적인 실시예에서, 우물 구조(2010)에 의해 정의되는 개구부(2012)는 대각선 채널(2014)을 사용하여 연결될 수 있다. 채널 구조(2008)는 적어도 부분적으로 대각선 채널(2014) 내부에 있을 수 있다. 다른 대안으로서, 개구부 및 채널은 도 13, 도 14 및 도 15의 평면도에 포함된 패턴 등의 임의의 하나 이상의 패턴을 형성할 수 있다. 예를 들어, 개구부(2012)는 원형일 수 있으며, 채널(2014)은 도 13에 나타낸 열을 따라 개구부(2012)를 연결시킬 수 있다. 도 14에 나타낸 다른 예에서, 계란-형상, 캡슐-형상 또는 환약-형상 개구부일 수 있는 개구부(2202)는 그의 주축이 열에 대해 어떤 각도로 틀어져 있고 채널(2204)에 의해 열의 방향으로 연결되어 있다. 도 15에 나타낸 추가적인 예에서, 개구부(2302)는 채널(2304)을 포함하는 삼각형 격자로 연결될 수 있다.
도 2 내지 도 10에 나타낸 프로세스를 통해 형성된 전자 장치는 능동 매트릭스 장치이다. 대안적인 실시예에서, 전자 장치는 수동 매트릭스 장치일 수 있다. 도 16은 예시적인 수동 매트릭스 장치를 나타낸 것이다. 예를 들어, 제1 전 극(2404)의 평행 스트립이 기판 상부에 있을 수 있다. 도 16에서, 제1 전극(2404)은 수평 방향으로 뻗어 있는 길이를 가지며 그의 가장 넓은 점에서 개구부 하부에 있다. 채널 구조(2406) 및 우물 구조(2408)는, 일반적으로 제1 전극(2404)에 수직으로 형성되는 제2 전극(2410)의 형성을 용이하게 해주는 패턴으로 형성될 수 있다. 다른 대안으로서, 제1 전극(2404)의 평행 스트립은 도 16에 나타낸 우물 구조 하부에 있을 수 있으며, 채널 및 제2 전극(2410)은 개구부들을 수평 방향으로 연결시킬 수 있다.
또다른 실시예에서, 전자 장치를 형성하는 프로세스는 센서 어레이, 광검출기, 광전도성 셀, 포토레지스터, 광스위치, 포토트랜지스터, 광전관, IR 검출기, 바이오센서, 광기전력 또는 태양 전지 등의 방사 반응 장치를 제조하는 데 사용될 수 있다. 방사 반응 장치는 투명 기판 및 투명 기판 측면 전극을 포함할 수 있다. 다른 대안으로서, 방사 반응 장치는 투명한 상부 전극을 포함할 수 있다.
또다른 실시예에서, 전자 장치를 형성하는 프로세스는 무기 장치에 사용될 수 있다. 일 실시예에서, 무기층을 형성하는 액체 조성이 사용될 수 있고 마이너스 기울기를 갖는 동일한 또는 다른 구조에 인접한 액체 조성을 더 잘 덮을 수 있다.
5. 이점
한 특정의 실시예에서, 개구부 및 채널을 포함하는 패터닝된 우물 구조 및, 선택에 따라서는, 채널 구조는 인접한 유기 전자 소자 간의 전도 경로를 제공하는 전극의 형성을 용이하게 해준다. 이들 구조는 캐소드 등의 전극을 형성하는 데 유용한 통상의 입사각 증착 기술과 호환된다. 일반적으로, 이들 증착 기술은 더 저렴하며, 어떤 예에서, 더 빠르고, 그에 따라 더 저렴한 전자 장치 및 생산율 향상이 얻어진다.
유의할 점은 일반적인 설명 또는 일례들에서 상기한 동작들의 전부가 필요한 것은 아니며, 특정의 동작의 일부분이 필요하지 않을 수 있고 또한 하나 이상의 부가의 동작들이 기술된 것들에 부가하여 수행될 수 있다는 것이다. 또한, 동작들 각각이 열거되어 있는 순서가 반드시 이들이 수행되는 순서인 것은 아니다. 본 명세서를 읽어본 후에, 당업자라면 그의 특정의 요구 또는 요망에 대해 어느 동작이 사용될 수 있는지를 결정할 수 있다.
이상의 명세서에서, 본 발명은 특정 실시예들을 참조하여 기술되어 있다. 그렇지만, 당업자라면 이하의 청구 범위에 기술되어 있는 본 발명의 범위를 벗어나지 않고 여러가지 수정 및 변경이 행해질 수 있다는 것을 잘 알 것이다. 따라서, 본 명세서 및 도면은 제한적 의미가 아니라 예시적인 의미로 보아야 하며, 모든 이러한 수정이 본 발명의 범위 내에 포함되는 것으로 보아야 한다.
이점, 다른 장점, 문제점에 대한 해결책이 특정 실시예와 관련하여 기술되어 있다. 그렇지만, 이점, 장점, 문제점에 대한 해결책, 또는 임의의 이점, 장점 또는 해결책을 가져올 수 있거나 보다 두드러지게 해줄 수 있는 임의의 요소(들)가 임의의 또는 모든 청구항의 중요한, 필요한 또는 필수적인 특징 또는 요소인 것으로 해석되어서는 안된다.
명백함을 위해 개별적인 실시예들과 관련하여 이상에서 또 이하에서 기술되는 본 발명의 어떤 특징들이 또한 단일의 실시예에 결합되어 제공될 수 있다는 것을 잘 알 것이다. 이와 반대로, 간명함을 위해 단일의 실시예와 관련하여 기술되어 있는 본 발명의 여러가지 특징들이 또한 개별적으로 또는 임의의 서브컴비네이션으로 제공될 수 있다. 게다가, 범위로 기술된 값들에 대한 언급은 그 범위 내의 모든 값을 포함한다.

Claims (20)

  1. 전자 장치로서,
    기판, 및
    상기 기판에 직접 접촉하고 개구부들의 어레이를 정의하는 우물 구조를 포함하며,
    단면도에서 볼 때, 상기 우물 구조는 상기 개구부들에서 마이너스 기울기를 가지며,
    평면도에서 볼 때, 각각의 개구부는 유기 전자 소자에 대응하고, 상기 개구부들의 어레이 내의 각각의 개구부는 폭을 가지며,
    상기 개구부들의 어레이 내의 2개의 바로 인접한 개구부는 각각의 개구부의 폭보다 작은 폭을 갖는 채널에 의해 연결되어 있는 것인 전자 장치.
  2. 제1항에 있어서, 상기 2개의 바로 인접한 개구부 내에 또한 상기 채널 내에 놓여 있는(lying) 전극을 더 포함하며,
    상기 전극은 자신을 따라 상기 2개의 바로 인접한 개구부 간의 전도 경로를 제공하는 것인 전자 장치.
  3. 제2항에 있어서, 상기 전극은 상기 개구부들의 어레이의 벡터를 따라 유기 전자 소자들 간의 전도 경로를 형성하는 것인 전자 장치.
  4. 제1항에 있어서, 상기 어레이 내의 각각의 개구부는 길이를 가지며,
    상기 길이는 상기 폭에 실질적으로 수직이고, 상기 폭은 상기 길이보다 크지 않은 것인 전자 장치.
  5. 제1항에 있어서, 상기 기판 위에 배치된 채널 구조를 더 포함하며,
    평면도에서 볼 때, 상기 채널 구조는 상기 2개의 바로 인접한 개구부 사이에서 또한 상기 채널 내에 위치해 있는 것인 전자 장치.
  6. 제5항에 있어서, 단면도에서 볼 때, 상기 채널 구조는 플러스 기울기를 갖는 것인 전자 장치.
  7. 제5항에 있어서, 단면도에서 볼 때, 상기 채널 구조의 높이는 상기 우물 구조의 높이보다 작은 것인 전자 장치.
  8. 제5항에 있어서, 상기 우물 구조의 일부분은 상기 채널 구조의 일부분의 위에 배치된 것인 전자 장치.
  9. 제5항에 있어서, 상기 채널 구조의 표면은 소수성인 것인 전자 장치.
  10. 전자 장치로서,
    기판,
    상기 기판에 직접 접촉하고 개구부들의 어레이를 정의하는 제1 구조 - 단면도에서 볼 때 상기 제1 구조는 상기 개구부들에서 마이너스 기울기를 가지며, 평면도에서 볼 때 각각의 개구부는 유기 전자 소자에 대응하고, 2개의 바로 인접한 개구부는 채널에 의해 연결됨 -, 및
    상기 기판 위에 배치되고 또한 상기 2개의 바로 인접한 개구부 사이에서 및 상기 채널 내에 위치해 있는 제2 구조
    를 포함하는 전자 장치.
  11. 제10항에 있어서, 단면도에서 볼 때, 상기 제2 구조는 플러스 기울기를 갖는 것인 전자 장치.
  12. 제10항에 있어서, 단면도에서 볼 때, 상기 제2 구조의 높이는 상기 제1 구조의 높이보다 작은 것인 전자 장치.
  13. 제10항에 있어서, 상기 2개의 바로 인접한 개구부 내에 놓여 있고 또한 상기 제2 구조 위에 배치된 전극을 더 포함하며,
    상기 전극은 자신을 따라 상기 2개의 바로 인접한 개구부 사이의 전도 경로를 제공하는 것인 전자 장치.
  14. 제10항에 있어서, 상기 제2 구조의 표면은 소수성인 것인 전자 장치.
  15. 제10항에 있어서, 상기 유기 소자는 실질적으로 각각의 개구부 내에 놓여 있는 유기 활성층을 포함하는 것인 전자 장치.
  16. 제10항에 있어서, 각각의 개구부는 폭을 가지며,
    상기 채널의 폭은 각각의 개구부의 폭보다 작은 것인 전자 장치.
  17. 전자 장치를 형성하는 프로세스로서,
    기판에 직접 접촉하는 우물 구조를 형성하는 단계 - 상기 우물 구조는 개구부들의 어레이를 정의하고, 단면도에서 볼 때, 상기 우물 구조는 상기 개구부들에서 마이너스 기울기를 가지며, 평면도에서 볼 때, 각각의 개구부는 유기 전자 소자에 대응하고, 상기 개구부들의 어레이 내의 각각의 개구부는 폭을 가지며, 상기 개구부들의 어레이 내의 2개의 바로 인접한 개구부는 각각의 개구부의 폭보다 작은 폭을 갖는 채널에 의해 연결되어 있음 -, 및
    상기 개구부들 내에 유기 활성층을 증착하는 단계
    를 포함하는 전자 장치 형성 프로세스.
  18. 제17항에 있어서, 상기 2개의 바로 인접한 개구부 내에 놓여 있고 또한 상기 채널 내에 놓여 있는 전극을 형성하는 단계를 더 포함하며,
    상기 2개의 바로 인접한 개구부 내에 놓여 있고 또한 상기 채널들 내에 놓여 있는 상기 전극의 일부분들은 서로 연결되어 있고,
    상기 전극은 자신을 따라 상기 2개의 바로 인접한 개구부 사이의 전도 경로를 형성하는 것인 전자 장치 형성 프로세스.
  19. 제17항에 있어서, 채널 구조를 형성하는 단계를 더 포함하며,
    평면도에서 볼 때, 상기 채널 구조는 상기 2개의 바로 인접한 개구부 사이에서 또한 상기 채널 내에 위치해 있는 것인 전자 장치 형성 프로세스.
  20. 제19항에 있어서, 상기 채널 구조의 표면을 소수성으로 만들기 위해 상기 표면을 처리하는 단계를 더 포함하는 전자 장치 형성 프로세스.
KR1020077017390A 2004-12-30 2005-12-29 전자 장치 및 이를 형성하는 프로세스 KR101433944B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US64050204P 2004-12-30 2004-12-30
US60/640,502 2004-12-30
US11/134,100 2005-05-20
US11/134,100 US7166860B2 (en) 2004-12-30 2005-05-20 Electronic device and process for forming same
PCT/US2005/047514 WO2006072019A2 (en) 2004-12-30 2005-12-29 Electronic device and process for forming same

Publications (2)

Publication Number Publication Date
KR20070094814A KR20070094814A (ko) 2007-09-21
KR101433944B1 true KR101433944B1 (ko) 2014-08-25

Family

ID=36615545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077017390A KR101433944B1 (ko) 2004-12-30 2005-12-29 전자 장치 및 이를 형성하는 프로세스

Country Status (5)

Country Link
US (1) US7166860B2 (ko)
EP (1) EP1842237A4 (ko)
JP (1) JP5590772B2 (ko)
KR (1) KR101433944B1 (ko)
WO (1) WO2006072019A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090134385A1 (en) * 2005-06-16 2009-05-28 Siemens Aktiengesellschaft Organic Line Detector and Method for the Production Thereof
US8247824B2 (en) * 2005-12-19 2012-08-21 Matthew Stainer Electronic devices comprising electrodes that connect to conductive members within a substrate and processes for forming the electronic devices
KR101084166B1 (ko) * 2006-01-13 2011-11-17 삼성모바일디스플레이주식회사 픽셀 구조 및 이를 구비한 유기 전계 발광소자
JP4946476B2 (ja) * 2007-02-05 2012-06-06 セイコーエプソン株式会社 有機ｅｌ装置およびその製造方法
TWI377880B (en) * 2007-08-20 2012-11-21 Ind Tech Res Inst Fabrication methods for flexible electronic devices
KR101084190B1 (ko) * 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
US9420307B2 (en) 2011-09-23 2016-08-16 Qualcomm Incorporated Coding reference pictures for a reference picture set
CN104299968B (zh) * 2014-09-22 2017-04-26 京东方科技集团股份有限公司 电致发光器件及其制造方法、显示基板和显示装置
KR20200069692A (ko) * 2018-12-07 2020-06-17 엘지디스플레이 주식회사 유기발광 표시장치
CN111146256B (zh) * 2019-12-13 2023-08-22 固安翌光科技有限公司 一种高稳定性有机发光二极管
TWI737484B (zh) * 2020-06-05 2021-08-21 友達光電股份有限公司 顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315981A (ja) * 1995-03-13 1996-11-29 Pioneer Electron Corp 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
JP2001319778A (ja) * 2000-05-02 2001-11-16 Toyota Motor Corp 有機ｅｌ素子
JP2004514256A (ja) 2000-11-17 2004-05-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 有機エレクトロルミネセンス・デバイスおよびその製造方法
JP2004288403A (ja) * 2003-03-19 2004-10-14 Optrex Corp 有機ｅｌディスプレイの製造方法および有機ｅｌディスプレイ

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3576900D1 (de) * 1985-12-30 1990-05-03 Ibm Deutschland Verfahren zum herstellen von gedruckten schaltungen.
US4735676A (en) * 1986-01-14 1988-04-05 Asahi Chemical Research Laboratory Co., Ltd. Method for forming electric circuits on a base board
JPS63160352A (ja) * 1986-12-24 1988-07-04 Semiconductor Energy Lab Co Ltd 半導体装置の実装方法
US4914742A (en) * 1987-12-07 1990-04-03 Honeywell Inc. Thin film orthogonal microsensor for air flow and method
US4784721A (en) * 1988-02-22 1988-11-15 Honeywell Inc. Integrated thin-film diaphragm; backside etch
NL9000545A (nl) 1990-03-09 1991-10-01 Philips Nv Werkwijze voor het vervaardigen van geleidersporen.
FI84869C (fi) * 1990-06-11 1992-01-27 Planar Int Oy Matrisfilmstruktur i synnerhet foer elektroluminecens displayenhet.
US5158645A (en) * 1991-09-03 1992-10-27 International Business Machines, Inc. Method of external circuitization of a circuit panel
JPH0625963U (ja) * 1991-09-11 1994-04-08 旭精工株式会社 シュート型コインセレクター
JP2823725B2 (ja) * 1992-01-18 1998-11-11 シャープ株式会社 カラー薄膜ｅｌパネル
US5244817A (en) * 1992-08-03 1993-09-14 Eastman Kodak Company Method of making backside illuminated image sensors
US5364742A (en) * 1992-09-21 1994-11-15 International Business Machines Corporation Micro-miniature structures and method of fabrication thereof
US5284548A (en) * 1993-03-03 1994-02-08 Microelectronics And Computer Technology Corporation Process for producing electrical circuits with precision surface features
JPH06325873A (ja) 1993-05-13 1994-11-25 Denki Kagaku Kogyo Kk 有機薄膜電界発光素子
US5616514A (en) * 1993-06-03 1997-04-01 Robert Bosch Gmbh Method of fabricating a micromechanical sensor
US5701055A (en) * 1994-03-13 1997-12-23 Pioneer Electronic Corporation Organic electoluminescent display panel and method for manufacturing the same
US5532174A (en) * 1994-04-22 1996-07-02 Lsi Logic Corporation Wafer level integrated circuit testing with a sacrificial metal layer
US5559345A (en) * 1994-12-20 1996-09-24 Goldstar Co., Ltd. Thin film transistor having redundant metal patterns
US5714840A (en) * 1995-03-07 1998-02-03 Asahi Glass Company Ltd. Plasma display panel
KR19980065367A (ko) * 1996-06-02 1998-10-15 오평희 액정표시소자용 백라이트
US6547973B2 (en) * 1996-07-30 2003-04-15 Agilent Technologies, Inc. Fabrication of suspended structures using a sacrificial layer
US6169357B1 (en) * 1997-07-28 2001-01-02 Advanced Vision Technologies, Inc. Electron field-emission display cell device having opening depth defined by etch stop
JP3858810B2 (ja) * 1996-09-19 2006-12-20 セイコーエプソン株式会社 発光素子の製造方法
JPH10172762A (ja) * 1996-12-11 1998-06-26 Sanyo Electric Co Ltd エレクトロルミネッセンス素子を用いた表示装置の製造方法及び表示装置
US5851732A (en) * 1997-03-06 1998-12-22 E. I. Du Pont De Nemours And Company Plasma display panel device fabrication utilizing black electrode between substrate and conductor electrode
JP3849735B2 (ja) * 1997-04-10 2006-11-22 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネル及びその製造方法
JP3646510B2 (ja) * 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
US6306559B1 (en) * 1999-01-26 2001-10-23 Mitsubishi Chemical Corporation Organic electroluminescent device comprising a patterned photosensitive composition and a method for producing same
GB9903110D0 (en) 1999-02-11 1999-04-07 Univ Bristol Method of fabricating etched structures
JP4854840B2 (ja) * 1999-10-12 2012-01-18 株式会社半導体エネルギー研究所 発光装置の作製方法
US6309501B1 (en) * 1999-11-19 2001-10-30 Basil T. Kelley Method for making a beveled laminate corner on a laminate countertop edge piece
US7427529B2 (en) * 2000-06-06 2008-09-23 Simon Fraser University Deposition of permanent polymer structures for OLED fabrication
JP4026336B2 (ja) 2000-08-11 2007-12-26 セイコーエプソン株式会社 有機ｅｌ装置の製造方法
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
DE60010531T2 (de) 2000-09-06 2005-05-12 Osram Opto Semiconductors Gmbh Strukturierung von elektroden in oled-bauelementen
EP1248121A1 (en) * 2000-10-12 2002-10-09 Sanyo Electric Co., Ltd. Method for forming color filter, method for forming light emitting element layer, method for manufacturing color display device comprising them, or color display device
JP4021177B2 (ja) * 2000-11-28 2007-12-12 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法および有機エレクトロルミネッセンス装置並びに電子機器
US6465286B2 (en) * 2000-12-20 2002-10-15 General Electric Company Method of fabricating an imager array
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
JP4030722B2 (ja) * 2001-02-15 2008-01-09 三星エスディアイ株式会社 有機エレクトロルミネッセンス素子およびこの製造方法
US6596443B2 (en) * 2001-03-12 2003-07-22 Universal Display Corporation Mask for patterning devices
CN1465100A (zh) * 2001-04-26 2003-12-31 皇家菲利浦电子有限公司 有机电致发光装置及其制造方法
JP4237501B2 (ja) * 2001-04-26 2009-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ エレクトロルミネセント装置及びその製造方法
US6905613B2 (en) * 2001-07-10 2005-06-14 Honeywell International Inc. Use of an organic dielectric as a sacrificial layer
JP2003082042A (ja) * 2001-09-07 2003-03-19 Jsr Corp 隔壁形成用感放射線性樹脂組成物、隔壁、および表示素子。
WO2003026360A1 (en) * 2001-09-15 2003-03-27 Cld, Inc. Organic electroluminescence display and fabricating mehtod thereof
JP2005504420A (ja) * 2001-09-24 2005-02-10 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 薄膜オプティカルデバイスのためのアセンブリ、有機エレクトロルミネッセントディスプレイデバイス及びその製造方法
JP4239560B2 (ja) * 2002-08-02 2009-03-18 セイコーエプソン株式会社 組成物とこれを用いた有機導電性膜の製造方法
KR100528910B1 (ko) * 2003-01-22 2005-11-15 삼성에스디아이 주식회사 고분자 유기 전계 발광 소자
US6992326B1 (en) * 2004-08-03 2006-01-31 Dupont Displays, Inc. Electronic device and process for forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315981A (ja) * 1995-03-13 1996-11-29 Pioneer Electron Corp 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
JP2001319778A (ja) * 2000-05-02 2001-11-16 Toyota Motor Corp 有機ｅｌ素子
JP2004514256A (ja) 2000-11-17 2004-05-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 有機エレクトロルミネセンス・デバイスおよびその製造方法
JP2004288403A (ja) * 2003-03-19 2004-10-14 Optrex Corp 有機ｅｌディスプレイの製造方法および有機ｅｌディスプレイ

Also Published As

Publication number Publication date
US7166860B2 (en) 2007-01-23
WO2006072019A3 (en) 2006-11-16
EP1842237A4 (en) 2010-10-27
US20060145143A1 (en) 2006-07-06
WO2006072019A2 (en) 2006-07-06
EP1842237A2 (en) 2007-10-10
JP2008527635A (ja) 2008-07-24
KR20070094814A (ko) 2007-09-21
JP5590772B2 (ja) 2014-09-17

Similar Documents

Publication Publication Date Title
KR101433944B1 (ko) 전자 장치 및 이를 형성하는 프로세스
KR101290497B1 (ko) 유기 전자 소자용 재료의 퇴적을 위한 테이퍼형 마스크
US7732810B2 (en) Methods for forming an undercut region and electronic devices incorporating the same
CA2395004C (en) Solution processing
US8598572B2 (en) Electronic device with an insulating layer including a groove and a protrusion, and method of manufacturing the same
JP2011526694A (ja) 電子デバイスおよび溶液処理技術を用いてそれらを製造する方法
JP2011510478A (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
CN1893108B (zh) 平板显示装置及其制造方法
KR20020086870A (ko) 용액 처리 디바이스
US7923276B2 (en) Processes for forming electronic devices including spaced-apart radiation regions
JP5324103B2 (ja) 基体構造を有する閉じ込め構造、電子デバイス及びその形成方法
JP2009070708A (ja) 表示装置及び表示装置の製造方法
US8247824B2 (en) Electronic devices comprising electrodes that connect to conductive members within a substrate and processes for forming the electronic devices
JP5272981B2 (ja) 有機エレクトロルミネッセンス素子、その製造方法及び発光表示装置
CN100568528C (zh) 电子器件及其形成工艺
JP4697422B2 (ja) 表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 6