WO2018051860A1 - 電界効果トランジスタの製造方法および無線通信装置の製造方法 - Google Patents

電界効果トランジスタの製造方法および無線通信装置の製造方法 Download PDF

Info

Publication number
WO2018051860A1
WO2018051860A1 PCT/JP2017/032066 JP2017032066W WO2018051860A1 WO 2018051860 A1 WO2018051860 A1 WO 2018051860A1 JP 2017032066 W JP2017032066 W JP 2017032066W WO 2018051860 A1 WO2018051860 A1 WO 2018051860A1
Authority
WO
WIPO (PCT)
Prior art keywords
group
electrode
substrate
insulating layer
gate insulating
Prior art date
Application number
PCT/JP2017/032066
Other languages
English (en)
French (fr)
Inventor
清水浩二
村瀬清一郎
河井翔太
Original Assignee
東レ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東レ株式会社 filed Critical 東レ株式会社
Priority to KR1020197006102A priority Critical patent/KR102029639B1/ko
Priority to US16/331,006 priority patent/US11094899B2/en
Priority to CN201780056286.7A priority patent/CN109716491B/zh
Priority to EP17850763.8A priority patent/EP3514822B1/en
Priority to JP2017547591A priority patent/JP6358402B1/ja
Publication of WO2018051860A1 publication Critical patent/WO2018051860A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07724—Physical layout of the record carrier the record carrier being at least partially made by a molding process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a field effect transistor and a method for manufacturing a wireless communication device.
  • FET field effect transistor
  • An RFID tag has an IC chip having a circuit composed of FETs and an antenna for wireless communication with a reader / writer, and the antenna installed in the tag transmits a carrier wave transmitted from the reader / writer.
  • the driving circuit in the IC chip is operated.
  • RFID tags are expected to be used for various purposes such as logistics management, product management, and shoplifting prevention, and introduction of IC tags such as transportation cards and product tags has started.
  • FETs using organic semiconductors or carbon nanotubes with excellent moldability as semiconductor layers have been proposed for circuits in IC chips.
  • an organic semiconductor or carbon nanotube as an ink, it becomes possible to form a circuit pattern directly on a flexible substrate by an inkjet technique, a screening technique, or the like. Therefore, in place of conventional inorganic semiconductors, FETs using organic semiconductors or carbon nanotubes have been actively studied (for example, see Patent Document 1).
  • a gate electrode is formed on a substrate having an insulating surface, a gate insulating layer covering the gate electrode is formed, and a semiconductor layer is formed on the gate insulating layer by a plasma CVD method or a sputtering method.
  • a negative photosensitive conductive film pattern is formed on the semiconductor layer, and a source / drain electrode is formed by laser exposure and development from the back side of the substrate using the gate electrode as a mask.
  • the semiconductor layer is formed by a vacuum process, it is difficult to reduce the manufacturing cost.
  • a conductive film pattern is directly formed on the semiconductor layer, and exposure / development processing is performed. Therefore, there is a problem that the mobility of the FET deteriorates due to damage to the semiconductor layer.
  • Patent Document 3 a gate electrode patterned on a substrate is covered with a gate insulating layer, an organic semiconductor layer and an electrode film are formed on the gate insulating layer, and a resist film is formed on the semiconductor layer and the electrode film. Then, using the gate electrode as a light shielding mask, exposure and development are performed from the back side of the substrate, and the electrode film is etched to form a source / drain.
  • the gate electrode as a light shielding mask, exposure and development are performed from the back side of the substrate, and the electrode film is etched to form a source / drain.
  • the semiconductor layer, the electrode, and the gate insulating layer are damaged, so that the mobility of the FET is deteriorated and the adhesion between the insulating layer and the electrode film is reduced. There was a problem that would be bad.
  • the present invention pays attention to the above-mentioned problems, and an object of the present invention is to manufacture a FET having a high mobility and a gate electrode and a source / drain electrode aligned with high accuracy by a simple process.
  • the present invention comprises the following manufacturing method. That is, the present invention includes a step of forming a gate electrode on a surface of a substrate, a step of forming a gate insulating layer on the gate electrode, and a conductive material containing a conductor and a photosensitive organic component on the gate insulating layer. A step of forming a film by a coating method, a step of exposing the conductive film from the back side of the substrate using the gate electrode as a mask, a step of developing the exposed conductive film to form a source electrode and a drain electrode, And a step of forming a semiconductor layer between the source electrode and the drain electrode by a coating method.
  • the present invention also includes a step of forming a source electrode and a drain electrode on a surface of a substrate, a step of forming a semiconductor layer between the source electrode and the drain electrode by a coating method, the source electrode, the drain A step of forming a gate insulating layer on the electrode and the semiconductor layer, a step of forming a conductive film containing a conductor and a photosensitive organic component on the gate insulating layer by a coating method, and from the back side of the substrate A method of manufacturing a field effect transistor, comprising: exposing the conductive film using the source electrode and the drain electrode as a mask; and developing a gate electrode by developing the exposed conductive film.
  • the present invention it is possible to manufacture an FET in which a gate electrode and a source / drain electrode are aligned with high accuracy without damage to a semiconductor layer.
  • the alignment time for the electrode patterning process can be shortened, and the manufacturing cost can be further reduced.
  • Schematic diagram of a wireless communication device formed by a method of manufacturing a wireless communication device according to an embodiment of the present invention Schematic diagram of a wireless communication device formed by a method of manufacturing a wireless communication device according to an embodiment of the present invention Schematic diagram of a wireless communication device formed by a method of manufacturing a wireless communication device according to an embodiment of the present invention
  • a first example of a method for manufacturing a field effect transistor (FET) includes the following steps (a) to (f).
  • FIG. 1 is a schematic cross-sectional view showing a first example of a method for manufacturing an FET according to an embodiment of the present invention.
  • a gate electrode 2 is formed on the surface of the substrate 1
  • a gate insulating layer 3 is formed so as to cover the gate electrode 2
  • a conductor and a conductor are formed on the gate insulating layer 3.
  • a conductive film 4 containing a photosensitive organic component is formed by a coating method, (d) the conductive film 4 is exposed from the back side of the substrate 1 using the gate electrode 2 as a mask, and (e) the exposed conductive film 4 is formed.
  • Development is performed to form the source electrode 5 and the drain electrode 6, and (f) a semiconductor layer 7 is formed between the source electrode 5 and the drain electrode 6 by a coating method.
  • This method makes it possible to manufacture an FET in which a gate electrode and a source / drain electrode are aligned with high accuracy in a short alignment time. Furthermore, since the semiconductor layer is formed after patterning the source electrode and the drain electrode, the semiconductor layer is not affected by the exposure / development processing at the time of patterning the source electrode and the drain electrode, and the performance degradation of the FET due to patterning can be suppressed.
  • a step of forming a wiring for a gate electrode, a wiring for a source electrode and a drain electrode may be further included.
  • FIG. 3 shows an example in which wiring is formed on the FET obtained by the first embodiment of the present invention.
  • the wiring 8 for the gate electrode 2 is preferably formed simultaneously with the gate electrode 2 from the viewpoint of reducing the number of manufacturing steps.
  • the wirings 9 and 10 for the source electrode 5 and the drain electrode 6 are preferably formed simultaneously with the formation of the conductive film 4 by a coating method from the viewpoint of reducing the number of manufacturing steps.
  • a second example of a method for manufacturing an FET according to an embodiment of the present invention includes the following steps (A) to (F).
  • FIG. 2 is a schematic cross-sectional view showing a second example of the method for manufacturing an FET according to the embodiment of the present invention.
  • a source electrode 5 and a drain electrode 6 are formed on the surface of the substrate 1
  • a semiconductor layer 7 is formed between the source electrode 5 and the drain electrode 6 by a coating method
  • a gate insulating layer 3 is formed on the source electrode 5, the drain electrode 6 and the semiconductor layer 7, and
  • a conductive film 4 containing a conductor and a photosensitive organic component is formed on the gate insulating layer 3 by a coating method.
  • E) The conductive film 4 is exposed from the back side of the substrate 1 using the source electrode 5 and the drain electrode 6 as a mask, and (F) the exposed conductive film 4 is developed to form the gate electrode 2.
  • This method makes it possible to manufacture an FET in which the source / drain electrodes and the gate electrode are aligned with high accuracy in a short alignment time. Furthermore, since the semiconductor layer is formed after patterning the source electrode and the drain electrode, the semiconductor layer is not affected by the process during patterning of the source electrode and the drain electrode, and the performance degradation of the FET due to patterning can be suppressed.
  • a step of forming a wiring for a gate electrode, a wiring for a source electrode and a drain electrode may be further included.
  • forming a certain layer or film by a coating method means forming the layer or film by a method including a step of applying a liquid or paste-like material as a raw material of the layer or film.
  • Examples of the electrode forming method in the steps (a) and (A) include an ink jet method, a printing method, an ion plating coating method, and the like, but a resistance heating vapor deposition method, an electron beam method, a sputtering method, a plating method, a CVD method. Laws are also mentioned. Among these, it is preferable to use a coating method from the viewpoints of manufacturing cost, material use efficiency, compatibility with a large area, and the like.
  • Examples include a method of applying a paste on a substrate using a known technique, and drying using an oven, a hot plate, infrared rays, or the like.
  • the electrode thin film produced by the above method may be patterned into a desired shape by a known photolithography method or the like, or through a mask having a desired shape at the time of electrode material vapor deposition or sputtering. A pattern may be formed.
  • the method for producing the gate insulating layer in the steps (b) and (C) is not particularly limited.
  • the method of heat-treating as needed is mentioned.
  • the coating method include known coating methods such as a spin coating method, a blade coating method, a slit die coating method, a screen printing method, a bar coater method, a mold method, a printing transfer method, a dip pulling method, and an ink jet method.
  • the temperature for the heat treatment of the coating film is preferably in the range of 100 to 300 ° C.
  • steps (c), (d), (e), (D), (E), and (F) are as follows.
  • the photosensitive paste is applied to the entire surface or a part of the substrate on which the lower electrode and the gate insulating layer are formed.
  • Application methods include spin coating using a spinner, spray coating, roll coating, screen printing, blade coater, die coater, calendar coater, meniscus coater, bar coater, gravure, flexo printing.
  • Known methods such as a printing method, an offset printing method, a dip-up method, an ink jet method, and a dispenser method can be used.
  • the coating film thickness varies depending on the coating method, the solid content concentration of the composition, the viscosity, and the like, the film thickness after drying is adjusted to a predetermined value.
  • the solvent is removed from the coating film applied on the substrate.
  • the conductive film 4 is formed.
  • the method for removing the solvent include heat drying using an oven, a hot plate, infrared rays, and vacuum drying. Heat drying is preferably performed in the range of 50 ° C. to 180 ° C. for 1 minute to several hours.
  • the conductive film after removing the solvent is patterned by photolithography.
  • a light source used for exposure it is preferable to use i-line (365 nm), h-line (405 nm), or g-line (436 nm) of a mercury lamp.
  • the intensity I 0 of light used for exposure (exposure light) and the intensity I of light transmitted through the substrate, the electrode formed on the substrate surface, and the gate insulating layer satisfy the following formula (a). .
  • Exposure is performed by making light incident from the back side of the substrate.
  • the lower electrode serves as a mask and the upper electrode is patterned, so that the lower electrode and the upper electrode can be aligned with high accuracy without alignment.
  • a step of exposing the conductive film 4 from the substrate surface side after exposure and before development may be added.
  • the exposure light source described above can be used for the exposure at this time.
  • photocuring on the surface side of the conductive film 4 is promoted, the film loss of the conductive film 4 due to the development step described later can be reduced, and the surface roughness of the conductive film 4 is suppressed.
  • the surface roughness of the conductive film is small, the coatability of a semiconductor layer described later can be improved and a uniform semiconductor layer can be formed, so that the characteristics of the manufactured FET are improved.
  • the surface roughness of the conductive film can be measured by contact surface roughness measurement, an atomic force microscope, an ellipsometry method, or the like.
  • a desired upper electrode pattern is obtained by removing an unexposed portion using a developer.
  • Developer solutions for alkali development include tetramethylammonium hydroxide, diethanolamine, diethylaminoethanol, sodium hydroxide, potassium hydroxide, sodium carbonate, potassium carbonate, triethylamine, diethylamine, methylamine, dimethylamine, dimethylaminoethyl acetate
  • An aqueous solution of a compound such as dimethylaminoethanol, dimethylaminoethyl methacrylate, cyclohexylamine, ethylenediamine or hexamethylenediamine is preferred.
  • these aqueous solutions may contain polar solvents such as N-methyl-2-pyrrolidone, N, N-dimethylformamide, N, N-dimethylacetamide, dimethyl sulfoxide and ⁇ -butyrolactone, alcohols such as methanol, ethanol and isopropanol.
  • polar solvents such as N-methyl-2-pyrrolidone, N, N-dimethylformamide, N, N-dimethylacetamide, dimethyl sulfoxide and ⁇ -butyrolactone
  • alcohols such as methanol, ethanol and isopropanol.
  • Esters such as ethyl lactate and propylene glycol monomethyl ether acetate
  • ketones such as cyclopentanone, cyclohexanone, isobutyl ketone, and methyl isobutyl ketone may be used alone or as a developer.
  • what added surfactant to these alkaline aqueous solution can also be
  • Developers for organic development include N-methyl-2-pyrrolidone, N-acetyl-2-pyrrolidone, N, N-dimethylacetamide, N, N-dimethylformamide, dimethyl sulfoxide, hexamethyl phosphortriamide, etc. Can be used alone or in combination with methanol, ethanol, isopropyl alcohol, xylene, water, methyl carbitol, ethyl carbitol and the like.
  • the development can be performed by spraying the developer on the coating film surface while the substrate is allowed to stand or rotate, immersing the substrate in the developer, or applying ultrasonic waves while immersing.
  • a rinsing treatment with water may be performed.
  • alcohols such as ethanol and isopropyl alcohol
  • esters such as ethyl lactate and propylene glycol monomethyl ether acetate may be added to water for rinsing treatment.
  • the upper electrode is cured in order to develop conductivity.
  • the curing method include oven curing, inert oven, hot plate, heat curing with an infrared ray, vacuum curing, curing with a xenon flash lamp, and the like.
  • the curing temperature is preferably in the range of 100 ° C to 300 ° C, more preferably 100 ° C to 200 ° C, and further preferably 120 ° C to 180 ° C. By setting the heating temperature to 120 ° C. or higher, the volume shrinkage of the photosensitive organic component of the resin can be increased, and the specific resistivity is lowered.
  • the photosensitive paste used by this invention can obtain high electroconductivity by the comparatively low temperature cure below 180 degreeC. In that case, it can be used on a substrate having low heat resistance or in combination with a material having low heat resistance.
  • dry methods such as resistance heating vapor deposition, electron beam, sputtering, and CVD can be used, but from the viewpoint of manufacturing cost and adaptability to a large area. It is preferable to use the coating method.
  • the coating method the same method as described for the composition can be used.
  • a spin coating method, a blade coating method, a slit die coating method, a screen printing method, a bar coating method, a mold method, a printing transfer method can be used. Examples thereof include known coating methods such as a method, a dipping method and an ink jet method.
  • any one selected from the group consisting of an inkjet method, a dispenser method, and a spray method is preferable.
  • the inkjet method is more preferable from the viewpoint of the use efficiency of raw materials.
  • an appropriate one can be selected according to the properties of the coating to be obtained, such as coating thickness control and orientation control.
  • the formed coating film may be annealed in the air, under reduced pressure, or in an inert gas atmosphere (in a nitrogen or argon atmosphere).
  • an electrode formed on the surface of the substrate is referred to as a lower electrode
  • an electrode formed on the gate insulating layer is referred to as an upper electrode. That is, in the first embodiment, the gate electrode corresponds to the lower electrode, the source electrode and the drain electrode correspond to the upper electrode, respectively, and in the second embodiment, the source electrode and the drain electrode serve as the lower electrode and the gate electrode serves as the upper electrode. Each is applicable.
  • the material used for the substrate is not particularly limited, but at least the surface on which the electrode is disposed is preferably insulating. Further, it is preferably made of a material that transmits 50% or more of light used for exposure, and more preferably a material that transmits 80% or more.
  • inorganic materials such as glass, sapphire, alumina sintered body, silicon wafer, etc., and those whose surfaces are covered with an oxide film; Resins such as polyimide (PI) resin, polyester resin, polyamide resin, epoxy resin, polyamideimide resin, polyetherimide resin, polyetherketone resin, polysulfone resin, polyphenylene sulfide (PPS) resin, cycloolefin resin;
  • PI polyimide
  • polyester resin polyamide resin
  • epoxy resin polyamideimide resin
  • polyetherimide resin polyetherketone resin
  • polysulfone resin polyphenylene sulfide (PPS) resin
  • PPS polyphenylene sulfide
  • PET polyethylene terephthalate
  • PPS polyethylene naphthalate
  • PPS polyphenylene sulfone
  • cycloolefin polymer polyamide or PI
  • a PET film is preferred.
  • a polysulfone resin substrate or a PPS resin substrate is also preferable. This is presumed to be because metal atoms in the lower electrode and wiring strongly interact with sulfur atoms contained in these resins.
  • the thickness of the substrate is preferably 200 ⁇ m or less. By being in this range, at the time of processing the conductive film by exposure from the back surface of the substrate, scattering of exposure light in the substrate is suppressed, and the processing accuracy of the conductive film is further improved.
  • the lower electrode may be any material as long as it includes a conductor that can be used as an electrode, but preferably has a light shielding property.
  • the light-shielding property means that the transmittance at the wavelength of light used when exposing the conductive film is 10% or less, and the transmittance is preferably 1% or less, more preferably 0.1% or less. .
  • the lower electrode preferably contains a conductor and a binder from the viewpoint that the flexibility of the electrode is increased, the adhesiveness is good even when bent, and the electrical connection is good.
  • the conductor include conductive metal oxides such as tin oxide, indium oxide, indium tin oxide (ITO), and ruthenium oxide; Platinum, gold, silver, copper, iron, tin, zinc, aluminum, indium, chromium, lithium, sodium, potassium, cesium, calcium, magnesium, palladium, molybdenum, tungsten, metals such as amorphous silicon and polysilicon, and their alloys ; Inorganic conductive compounds such as copper iodide and copper sulfide; Conductive polymers such as polythiophene, polypyrrole, polyaniline, polyethylenedioxythiophene and polystyrenesulfonic acid complexes; Examples thereof include, but are not limited to, a carbon material such as carbon, a material containing an organic component and a conductor.
  • the conductive polymer preferably has improved conductivity by doping with iodine or the like.
  • Electrode materials may be used alone, or a plurality of materials may be laminated or mixed.
  • the conductor is preferably gold, silver, copper or platinum particles from the viewpoint of conductivity.
  • silver particles are more preferable from the viewpoint of cost and stability.
  • the average particle diameter of the particles is preferably from 0.02 ⁇ m to 10 ⁇ m, more preferably from 0.02 ⁇ m to 5 ⁇ m, and even more preferably from 0.02 ⁇ m to 2 ⁇ m. When the average particle diameter is 0.02 ⁇ m or more, the contact probability between the particles is improved, and the specific resistance value and the disconnection probability of the manufactured electrode can be lowered. If the average particle diameter is 10 ⁇ m or less, the surface smoothness, pattern accuracy, and dimensional accuracy of the electrode are improved.
  • the average particle size refers to a cross section of the lower electrode observed with a scanning electron microscope (SEM) at a magnification of 10,000 times, and the particle size of 100 particles randomly selected from the obtained image was measured. Calculate by calculating the average value for a long time.
  • the particle diameter is the particle diameter when the particle shape is spherical. When the shape is other than a spherical shape, the average value of the maximum width and the minimum width observed for one particle is defined as the particle diameter of the particle.
  • the content of the conductor in the electrode is preferably in the range of 70% by mass to 95% by mass of the electrode.
  • the lower limit of the content is preferably 80% by mass or more.
  • the upper limit of the content is preferably 90% by mass or less.
  • the binder is not particularly limited, but may include components selected from monomers, oligomers, polymers, photopolymerization initiators, plasticizers, leveling agents, surfactants, silane coupling agents, antifoaming agents, pigments, and the like. preferable. From the viewpoint of improving the bending resistance of the electrode, it is preferable to contain at least an oligomer or a polymer.
  • the oligomer or polymer is not particularly limited, but acrylic resin, epoxy resin, novolac resin, phenol resin, polyimide precursor, polyimide, and the like can be preferably used. From the viewpoint of crack resistance during bending, an acrylic resin is preferred. This is presumed to be because the glass transition temperature of the acrylic resin is 100 ° C. or lower, and softens when the electrodes are thermally cured, thereby increasing the binding between the conductors.
  • An acrylic resin is a resin including a structure derived from at least an acrylic monomer in a repeating unit.
  • the acrylic monomer are not particularly limited, but are preferably methyl acrylate, acrylic acid, 2-ethylhexyl acrylate, ethyl methacrylate, n-butyl acrylate, i-butyl acrylate, i-propane acrylate, glycidyl acrylate, N-methoxymethyl acrylamide, N-ethoxymethyl acrylamide, Nn-butoxymethyl acrylamide, N-isobutoxymethyl acrylamide, butoxytriethylene glycol acrylate, dicyclopentanyl acrylate, dicyclopentenyl acrylate, 2-hydroxyethyl acrylate, Isobornyl acrylate, 2-hydroxypropyl acrylate, isodexyl acrylate, isooctyl acrylate, lauryl acrylate, -Methoxyethyl acrylate
  • acrylic monomers may be used alone or in combination of two or more.
  • Styrenes such as styrene, p-methylstyrene, o-methylstyrene, m-methylstyrene, ⁇ -methylstyrene, chloromethylstyrene, hydroxymethylstyrene; ⁇ -methacryloxypropyltrimethoxysilane, 1-vinyl-2 -Other monomers such as pyrrolidone may be copolymerized.
  • the width and thickness of the lower electrode are arbitrary. From the viewpoint of ease of forming the electrode pattern, the electrode width is preferably 10 ⁇ m or more and 10 mm or less, and the thickness is preferably 0.01 ⁇ m or more and 100 ⁇ m or less, but is not limited thereto.
  • the wiring material of the lower electrode may be any material as long as it contains a conductor that can be generally used, like the lower electrode.
  • the method for forming the wiring is the same as the method for forming the electrode. It is only necessary that at least a part of the lower electrode and the wiring can be electrically connected.
  • the width and thickness of the connecting portion between the lower electrode and the wiring are arbitrary.
  • the lower electrode and the wiring material are preferably composed of the same material. This is because the number of materials is reduced, and the number of manufacturing steps can be reduced and the cost can be reduced by manufacturing the lower electrode and the wiring in the same process.
  • That the lower electrode and the wiring are made of the same material means that the element having the highest content molar ratio among the elements contained in the lower electrode and the wiring is the same.
  • the type and content ratio of elements in the electrode can be identified by elemental analysis such as X-ray photoelectron spectroscopy (XPS) or secondary ion mass spectrometry (SIMS).
  • connection portion between the lower electrode and the wiring is formed in a continuous phase. From the viewpoint of adhesion between the lower electrode and the wiring and reduction in manufacturing cost, it is preferable to form them to form a continuous phase.
  • continuous phase of the lower electrode and the wiring pattern means that these patterns are integrated and there is no connection interface at the connection portion. That the connection portion between the lower electrode and the wiring is a continuous phase can be confirmed by observing a cross section of the connection portion with a scanning electron microscope (SEM), a transmission electron microscope (TEM), or the like.
  • the material used for the gate insulating layer is not particularly limited; however, inorganic materials such as silicon oxide and alumina; organic materials such as polyimide, polyvinyl alcohol, polyvinyl chloride, polyethylene terephthalate, polyvinylidene fluoride, polysiloxane, and polyvinylphenol (PVP) Materials; or a mixture of inorganic material powder and organic material.
  • inorganic materials such as silicon oxide and alumina
  • organic materials such as polyimide, polyvinyl alcohol, polyvinyl chloride, polyethylene terephthalate, polyvinylidene fluoride, polysiloxane, and polyvinylphenol (PVP) Materials
  • PVP polyvinylphenol
  • Examples of the organic compound containing a bond between a silicon atom and a carbon atom include a silane compound represented by the following general formula (1), an epoxy group-containing silane compound represented by the following general formula (2), and the following general formula (3). And silane compounds represented by these, condensates thereof, or polysiloxanes containing these as polymerization components. Among these, polysiloxane is more preferable because it has high insulating properties and can be cured at low temperature.
  • the gate insulating layer may contain one or more polysiloxanes.
  • R 1 m Si (OR 2 ) 4-m
  • R 1 represents a hydrogen atom, an alkyl group, a heterocyclic group, an aryl group or an alkenyl group. When a plurality of R 1 are present, each R 1 may be the same or different.
  • R 2 represents a hydrogen atom, an alkyl group, an acyl group or an aryl group. When a plurality of R 2 are present, each R 2 may be the same or different.
  • m represents an integer of 1 to 3.
  • R 3 represents an alkyl group having one or more epoxy groups as part of the chain.
  • each R ⁇ 3 > may be the same or different.
  • R 4 represents a hydrogen atom, an alkyl group, a heterocyclic group, an aryl group or an alkenyl group.
  • R 5 represents a hydrogen atom, an alkyl group, an acyl group or an aryl group.
  • l represents an integer of 0 to 2
  • n represents 1 or 2. However, l + n ⁇ 3.
  • R 6 represents a hydrogen atom, an alkyl group, a cycloalkyl group, a heterocyclic group, an aryl group, a heteroaryl group or an alkenyl group.
  • R 7 represents a hydrogen atom, an alkyl group, an acyl group or an aryl group.
  • k represents 0 or 1;
  • a 1 represents an organic group containing at least two carboxyl groups, sulfo groups, thiol groups, phenolic hydroxyl groups, or derivatives thereof.
  • a 1 represents an organic group having at least one cyclic condensed structure.
  • the alkyl group in R 1 to R 7 is, for example, methyl group, ethyl group, n-propyl group, isopropyl group, n-butyl group, sec-butyl group, tert-butyl group, cyclopropyl group, cyclohexyl group, norbornyl.
  • a saturated aliphatic hydrocarbon group such as a group or an adamantyl group, which may or may not have a substituent.
  • limiting in particular as a substituent For example, an alkoxy group, an aryl group, etc. can be mentioned, These may have a substituent further.
  • the number of carbon atoms of the alkyl group is not particularly limited, but is preferably 1 or more and 20 or less, more preferably 1 or more and 8 or less, from the viewpoint of availability and cost.
  • the alkoxy group mentioned as a substituent above shows the functional group which substituted one of the ether bonds by the aliphatic hydrocarbon group, such as a methoxy group, an ethoxy group, a propoxy group, for example.
  • carbon number of an alkoxy group is not specifically limited, The range of 1-20 is preferable.
  • the acyl group in R 2 , R 5 and R 7 is a functional group obtained by substituting one of the carbonyl bonds with an aliphatic hydrocarbon group or an aromatic group, such as an acetyl group, a hexanoyl group, or a benzoyl group.
  • the hydrogen group or aromatic group may or may not have a substituent.
  • carbon number of an acyl group is not specifically limited, The range of 2-40 is preferable.
  • the aryl group in R 1 , R 2 , R 4 , R 5 , R 6 and R 7 is, for example, an aromatic group such as a phenyl group, a naphthyl group, a biphenyl group, an anthracenyl group, a phenanthryl group, a terphenyl group, or a pyrenyl group.
  • a hydrocarbon group and an aromatic heterocyclic group such as a furanyl group, a thiophenyl group, a benzofuranyl group, a dibenzofuranyl group, a pyridyl group, or a quinolinyl group, which may or may not have a substituent.
  • the number of carbon atoms of the aryl group is not particularly limited, but is preferably in the range of 3 to 40.
  • the heterocyclic group in R 1 , R 4 and R 6 represents a group derived from an aliphatic ring having atoms other than carbon, such as a pyran ring, a piperidine ring and an amide ring, in the ring. It may or may not have. Although carbon number of a heterocyclic group is not specifically limited, The range of 2-20 is preferable.
  • the alkenyl group in R 1 , R 4 and R 6 represents, for example, an unsaturated aliphatic hydrocarbon group containing a double bond such as a vinyl group, an allyl group or a butadienyl group, which has a substituent. May not be included. Although carbon number of an alkenyl group is not specifically limited, The range of 2-20 is preferable.
  • the alkyl group having an epoxy group of R 3 as a part of the chain is an alkyl group having a three-membered ether structure formed by combining two adjacent carbon atoms with one oxygen atom as a part of the chain. Show. This is because when two adjacent carbon atoms included in the main chain, which is the longest continuous part of the carbon in the alkyl group, are used, and when two adjacent carbons included in a part other than the main chain, so-called side chain Includes any case where atoms are used.
  • each derivative of the carboxyl group, sulfo group, thiol group, and phenolic hydroxyl group in A 1 include, for example, a non-cyclic condensed structure such as carboxylic acid ester, sulfonic acid ester, thioester, thioether, phenyl ether, and carboxylic acid anhydride. And an amide compound or an imide compound produced by a reaction between a carboxylic acid anhydride and an amine compound.
  • Examples of the cyclic condensation structure formed by two of a carboxyl group, a sulfo group, a thiol group, and a phenolic hydroxyl group include a cyclic acid anhydride structure, a cyclic ester structure, a cyclic thioester structure, a cyclic ether structure, and a cyclic thioether structure.
  • the organic group represents, for example, the aforementioned alkyl group, cycloalkyl group, heterocyclic group, aryl group, heteroaryl group or alkenyl group.
  • the gate insulating layer preferably contains at least polysiloxane containing a silane compound represented by the general formula (1) as a polymerization component.
  • the general formula (1) at least one of m R 1 in it is an aryl group, and flexibility of the insulating film is preferable because cracking can be prevented.
  • silane compound represented by the general formula (1) examples include vinyltrimethoxysilane, vinyltriethoxysilane, 3-methacryloxypropyltrimethoxysilane, 3-methacryloxypropyltriethoxysilane, and methyltrimethoxysilane.
  • m 1 vinyltrimethoxysilane, vinyltriethoxysilane, methyltrimethoxysilane, methyltriethoxysilane, ethyltrimethylsilane, in order to increase crosslink density and improve chemical resistance and insulation properties.
  • vinyltrimethoxysilane R 2 is a methyl group, methyltrimethoxysilane, ethyltrimethoxysilane, propyltrimethoxysilane, hexyltrimethoxysilane, octadecyltrimethoxysilane, octadecyl trimethoxysilane, It is particularly preferable to use phenyltrimethoxysilane, p-tolyltrimethoxysilane, benzyltrimethoxysilane, ⁇ -naphthyltrimethoxysilane, ⁇ -naphthyltrimethoxysilane, trifluoroethyltrimethoxysilane, and trimethoxysilane.
  • silane compounds represented by the general formula (1) it is preferable to combine two or more silane compounds represented by the general formula (1).
  • a combination of a silane compound having an alkyl group and a silane compound having an aryl group is particularly preferable because both high insulating properties and flexibility for preventing cracks can be achieved.
  • the gate insulating layer is a copolymer component of at least a silane compound represented by the general formula (1) and an epoxy group-containing silane compound represented by the general formula (2) from the viewpoints of insulation and chemical resistance. It is preferable to contain polysiloxane.
  • epoxy group-containing silane compound represented by the general formula (2) examples include ⁇ -glycidoxypropyltrimethoxysilane, ⁇ - (3,4-epoxycyclohexyl) ethyltrimethoxysilane, and ⁇ -glycid.
  • the polysiloxane preferably further contains a silane compound represented by the general formula (3) as a polymerization component.
  • a silane compound represented by the general formula (3) As a polymerization component, it exhibits excellent solubility in an alkali developer during lithography of the insulating layer. As a result, the pattern can be processed with high accuracy according to the design dimension, and therefore, the resolution is excellent.
  • a 1 in the general formula (3) represents at least two carboxyl groups or derivatives thereof, or at least a cyclic acid anhydride group from the viewpoint of improving the coating property of the semiconductor solution, low hysteresis, and crack resistance of the gate insulating layer.
  • One organic group is preferred, and a group represented by formula (4) or (5) is more preferred.
  • X 1 represents a single bond, an alkylene group having 1 to 10 carbon atoms, or an arylene group having 6 to 15 carbon atoms.
  • R 8 and R 9 each independently represents a hydrogen atom, an organic group or a silyl group.
  • X 2 represents a single bond, an alkylene group having 1 to 10 carbon atoms, or an arylene group having 6 to 15 carbon atoms.
  • the content ratio of the structural unit derived from the silane compound represented by the general formula (3) in the total silane structural unit is compatible with improvement in coating property of the semiconductor solution, low hysteresis and crack resistance of the gate insulating layer.
  • 0.5 mol% or more is preferable, 1.0 mol% or more is more preferable, and 1.5 mol% or more is more preferable from the viewpoint of improving the resolution during lithography of the insulating layer.
  • it is preferably 20 mol% or less, more preferably 15 mol% or less, and even more preferably 10 mol% or less.
  • the leakage current is a leakage current that flows to an unintended location on the circuit. In order to drive the FET with low power consumption, it is necessary to reduce the value of the leakage current.
  • the leak current value is preferably 30 pA or less, more preferably 20 pA or less, and even more preferably 10 pA or less.
  • silane compound represented by the general formula (3) include those having a carboxyl group or a derivative thereof, dimethoxymethylsilylmethyl succinic acid, diethoxymethylsilylmethyl succinic acid, dimethoxyphenylsilylmethyl succinic acid.
  • 5-dimethoxymethylsilylpentane-1,2-disulfonic acid As having a sulfo group or a derivative thereof, 5-dimethoxymethylsilylpentane-1,2-disulfonic acid, 5-diethoxymethylsilylpentane-1,2-disulfonic acid, 5-dimethoxyphenylsilylpentane-1,2 -Disulfonic acid, 5-diethoxyphenylsilylpentane-1,2-disulfonic acid, 5-trimethoxysilylpentane-1,2-disulfonic acid, 5-triethoxysilylpentane-1,2-disulfonic acid and their methyl
  • Examples include structural units derived from t-butyl esters in addition to esters, ethyl esters, n-propyl esters, isopropyl esters, n-butyl esters, sec-butyl esters.
  • 1-carboxyl-2-sulfo-5-trimethoxysilylpentane 1-carboxyl containing one each of different types of carboxyl group, sulfo group, thiol group, phenolic hydroxyl group or derivatives thereof -2-Mercapto-5-trimethoxysilylpentane, 1-sulfo-2-mercapto-5-trimethoxysilylpentane, 1-carboxyl-2-hydroxy-4-trimethoxysilylbenzene, 1-sulfo-2-hydroxy- 4-trimethoxysilylbenzene, 1-mercapto-2-hydroxy-4-trimethoxysilylbenzene and positional isomers having different positions of these substituents, in addition to these methyl (thio) esters, ethyl (thio) esters, n -Propyl (thio) ester, isopropyl (thio) ester n-butyl (thio) ester, sec-buty
  • a structural unit derived from a silane compound having an acid anhydride structure or a derivative thereof is more preferable. More preferred are structural units derived from silane compounds having a succinic acid or succinic anhydride structure, such as 3-dimethoxymethylsilylpropyl succinic acid, 3-diethoxymethylsilylpropyl succinic acid, 3-dimethoxyphenylsilylpropyl succinic acid, 3 More preferred are structural units derived from diethoxyphenylsilylpropyl succinic acid, 3-trimethoxysilylpropyl succinic acid, 3-triethoxysilylpropyl succinic acid and their anhydrides, 3-trimethoxysilylpropyl succinic acid, 3- Particular preference is given to structural units derived from triethoxysilylpropyl succinic acid and their anhydrides.
  • the polysiloxane in the gate insulating layer preferably further contains a silane compound represented by the general formula (6) as a polymerization component from the viewpoint of improving crack resistance by introducing a crosslinked structure.
  • R 10 represents a hydrogen atom, an alkyl group, a heterocyclic group, an aryl group, or an alkenyl group.
  • R 11 represents a hydrogen atom, an alkyl group, an acyl group, or an aryl group.
  • j represents 0 or 1;
  • B 1 represents an organic group including an addition reaction structure between an acrylic group and / or a methacryl group.
  • the alkyl group in R 10, a heterocyclic group, an aryl group, an alkenyl group, an alkyl group in R 11, an acyl group, an aryl group, are as described above.
  • the organic group containing an addition reaction structure between an acryl group and / or a methacryl group is a silane compound represented by the general formula (6), an acryl group contained in a silane compound having an acryl group and / or a methacryl group, and A methacryl group is an addition reaction with an acryl group and / or a methacryl group.
  • the addition reaction is a crosslinking reaction accompanying radical polymerization with light or heat.
  • the content ratio of the structural unit derived from the silane compound represented by the general formula (6) in all silane structural units is crack resistant. From the viewpoint of improving the property, 5 mol% or more is preferable, 15 mol% or more is more preferable, and 25 mol% or more is more preferable. On the other hand, when the crosslinking density is excessively high, the film is swollen by a wet process such as development in the photolithography process, and the resolution of the pattern is lowered. From the viewpoint of preventing this, it is preferably 50 mol% or less, more preferably 45 mol% or less, and even more preferably 40 mol% or less.
  • silane compound represented by the general formula (6) examples include 3-acryloxypropyldimethoxymethylsilane, 3-methacryloxypropyldimethoxymethylsilane, 3-acryloxypropyldiethoxymethylsilane, and 3-methacryloxypropyldisilane.
  • a structural unit obtained by addition reaction of a structure derived from propyltrimethoxysilane, 3-acryloxypropyltriethoxysilane, or 3-methacryloxypropyltriethoxysilane is preferable.
  • Lilo trimethoxysilane, 3-methacryloxypropyl trimethoxy silane, 3-acryloxy propyl triethoxy silane, 3-methacryloxypropyl triethoxysilane derived structural unit structure is the addition reaction is more preferable.
  • the polysiloxane in the gate insulating layer is further combined with one or more structural units derived from silane compounds other than those represented by the general formulas (3) and (6) from the viewpoint of achieving both high insulation and crack resistance. It is preferable.
  • the insulating property as used in the present invention is an index of difficulty in conducting electricity, and means that the volume resistivity is 10 8 ⁇ ⁇ cm or more.
  • the polysiloxane contained in the gate insulating layer can be obtained, for example, by the following method. All silane compounds are dissolved in a solvent, and an acid catalyst and water are added thereto over 1 to 180 minutes, followed by hydrolysis reaction at 15 to 80 ° C. for 1 to 180 minutes. The temperature during the hydrolysis reaction is more preferably 15 to 55 ° C. The reaction solution is heated at 50 ° C. or higher and below the boiling point of the solvent for 1 to 100 hours to perform a condensation reaction, whereby polysiloxane can be obtained.
  • reaction scale for example, by setting the acid concentration, reaction temperature, reaction time, etc., the physical properties suitable for the intended application Can be obtained.
  • Acid catalysts used for the hydrolysis reaction of silane compounds include formic acid, oxalic acid, hydrochloric acid, sulfuric acid, acetic acid, trifluoroacetic acid, phosphoric acid, polyphosphoric acid, polyvalent carboxylic acid or anhydrides thereof, and ion exchange resins.
  • a catalyst is mentioned.
  • the content of the acid catalyst is preferably 0.05 parts by mass or more, and more preferably 0.1 parts by mass or more with respect to 100 parts by mass of the total silane compound that is a copolymer component of polysiloxane. Moreover, 10 mass parts or less are preferable and 5 mass parts or less are more preferable. If the content of the acid catalyst is 0.05 parts by mass or more, the hydrolysis reaction proceeds sufficiently, and if it is 10 parts by mass or less, a rapid reaction can be suppressed.
  • the solvent used for the hydrolysis reaction is preferably an organic solvent, alcohols such as ethanol, propanol, butanol and 3-methyl-3-methoxy-1-butanol, glycols such as ethylene glycol and propylene glycol, and ethylene glycol monomethyl.
  • Ethers such as propylene glycol monomethyl ether, propylene glycol monobutyl ether and diethyl ether, ketones such as methyl isobutyl ketone and diisobutyl ketone, amides such as dimethylformamide and dimethylacetamide, ethyl acetate, ethyl cellosolve acetate, 3-methyl Acetates such as -3-methoxy-1-butanol acetate, aromatics such as toluene, xylene, hexane, cyclohexane or In addition to aliphatic hydrocarbon, .gamma.-butyrolactone, N- methyl-2-pyrrolidone, dimethyl sulfoxide and the like.
  • the amount of the solvent is preferably in the range of 50 parts by mass or more and 500 parts by mass or less with respect to 100 parts by mass of the total silane compound that is a copolymer component of polysiloxane. If it is 50 parts by mass or more, a rapid reaction can be suppressed, and if it is 500 parts by mass or less, hydrolysis can sufficiently proceed.
  • ion-exchanged water is preferable as water used for hydrolysis.
  • the amount of water can be arbitrarily selected.
  • reheating or addition of a base catalyst can be performed.
  • polysiloxane contains a structural unit derived from the silane compound represented by the general formula (3) and / or (6) means that various organic analysis methods such as elemental analysis, nuclear magnetic resonance analysis, and infrared spectroscopic analysis are used alone. Or it can determine by combining two or more.
  • the material used for the gate insulating layer may further contain a metal compound containing a bond of a metal atom and an oxygen atom.
  • a metal compound containing a bond of a metal atom and an oxygen atom There is no restriction
  • a metal oxide, a metal hydroxide, a metal chelate compound etc. are illustrated.
  • a metal chelate represented by the general formula (7) is preferable.
  • the metal atom contained in a metal compound is not specifically limited, Magnesium, aluminum, titanium, chromium, manganese, cobalt, nickel, copper, zinc, gallium, zirconium, ruthenium, palladium, indium, hafnium, platinum, etc. are mentioned. Among these, aluminum is preferable from the viewpoint of availability, cost, and metal chelate stability.
  • R 12 x M (OR 13 ) y ⁇ x (7)
  • R 12 represents a monovalent bidentate ligand.
  • each R 12 may be the same or different.
  • R 13 represents hydrogen, an alkyl group, an acyl group or an aryl group.
  • M represents a y-valent metal atom.
  • y is 1-6.
  • x represents an integer of 1 to y.
  • the monovalent bidentate ligand represented by R 12 is a compound having one group each having a covalent bond and one group having a coordinate bond with a metal to be coordinated.
  • the group capable of covalent bonding include a group capable of covalent bonding with a metal atom by deprotonation such as a hydroxyl group, a mercapto group, and a carboxyl group.
  • the group that forms a coordinate bond include a carbonyl group, a thiocarbonyl group, a nitrile group, an amino group, an imino group, and a phosphine oxide group.
  • the carbon number of R 12 is not particularly limited, but is preferably 3 or more and 20 or less, more preferably 3 or more and 12 or less, from the viewpoint of thermal decomposability during film formation.
  • the alkyl group in R 13 is, for example, methyl group, ethyl group, n-propyl group, isopropyl group, n-butyl group, sec-butyl group, tert-butyl group, cyclopropyl group, cyclohexyl group, norbornyl group, adamantyl
  • a saturated aliphatic hydrocarbon group such as a group, which may or may not have a substituent;
  • the number of carbon atoms of the alkyl group is not particularly limited, but is preferably 1 or more and 20 or less, more preferably 1 or more and 8 or less, from the viewpoint of availability and cost.
  • the acyl group in R 13 is a functional group obtained by substituting one of the carbonyl bonds with an aliphatic hydrocarbon group or an aromatic group, such as an acetyl group, a hexanoyl group, or a benzoyl group, and this aliphatic hydrocarbon group or aromatic group. May or may not have a substituent.
  • carbon number of an acyl group is not specifically limited, The range of 2-40 is preferable.
  • the aryl group in R 13 is, for example, an aromatic hydrocarbon group such as phenyl group, naphthyl group, biphenyl group, anthracenyl group, phenanthryl group, terphenyl group, pyrenyl group; and furanyl group, thiophenyl group, benzofuranyl group, dibenzo
  • An aromatic heterocyclic group such as a furanyl group, a pyridyl group, or a quinolinyl group is shown, which may or may not have a substituent.
  • the number of carbon atoms of the aryl group is not particularly limited, but is preferably in the range of 3 to 40.
  • alkoxy group mentioned above as a substituent represents a functional group obtained by substituting one of the ether bonds with an aliphatic hydrocarbon group, such as a methoxy group, an ethoxy group, or a propoxy group. It may or may not have a substituent. Although carbon number of an alkoxy group is not specifically limited, The range of 1-20 is preferable.
  • the y-valent metal atom is not particularly limited as long as it forms a metal chelate, but magnesium, aluminum, titanium, chromium, manganese, cobalt, nickel, copper, zinc, gallium, zirconium, ruthenium, palladium, indium, Examples include hafnium and platinum.
  • y is 1 to 6, and is a value determined according to the type of metal atom. Among them, a metal selected from the group consisting of aluminum, titanium, zirconium and indium is preferable from the viewpoint of availability and cost.
  • metal chelates an aluminum chelate represented by the following general formula (8), which is excellent in stability, is preferable.
  • R 14 is the same as R 12 in the general formula (7), and each R 14 may be the same or different.
  • the monovalent bidentate ligand represented by R 14 can be obtained at low cost and enables stable chelate formation.
  • Groups derived from ⁇ -ketoesters are particularly preferred.
  • ⁇ diketones include 2,4-pentanedione, 2,4-hexanedione, 2,4-heptanedione, 3,5-heptanedione, 2,4-octanedione, and 3,5-octanedione.
  • ⁇ -ketoester examples include methyl acetoacetate, ethyl acetoacetate, isopropyl acetoacetate, t-butyl acetoacetate, n-butyl acetoacetate, phenyl acetoacetate, ethylpropanoyl acetate, ethylbutanoyl acetate, ethylpentanoyl Acetate, ethylhexanoyl acetate, ethyloctanoyl acetate, ethyldecanoyl acetate, ethyldodecanoyl acetate, ethyl-2-methylpropanoyl acetate, ethyl-2,2-dimethylbutanoyl acetate, ethylbenzoyl acetate, ethyl-p- Anisoyl acetate, ethyl-2-pyridyroy
  • At least one of the three R 14 is different from the other two in consideration of the solubility of the chelate in the solvent and the stability of the composition. For the same reason, it is preferable that at least one of R 14 is a ⁇ keto ester.
  • the metal chelate as described above include the following.
  • the aluminum chelate include diethoxyaluminum (2,4-pentanedionate), diisopropoxyaluminum (2,4-pentanedionate), diethoxyaluminum (2,4-hexanedionate), diethoxyaluminum (3 , 5-hexanedionate), diethoxyaluminum (2,4-octanedionate), diethoxyaluminum benzoylacetonate, diethoxyaluminum (1- (pyridyl-2-yl) -1,3-butanedionate) , Diethoxyaluminum methyl acetoacetate, diisopropoxyaluminum methyl acetoacetate, diethoxyaluminum ethyl acetoacetate, diethoxyaluminum isopropyl acetoacetate, diethoxyaluminum-t-butylacetate Acetate,
  • Zirconium chelates include trisethoxyzirconium (2,4-pentanedionate), trisisopropoxyzirconium (2,4-pentanedionate), trisethoxyzirconium (2,4-hexanedionate), trisethoxyzirconium (3 , 5-hexanedionate), trisethoxyzirconium benzoylacetonate, trisethoxyzirconium methylacetoacetate, trisisopropoxyzirconium methylacetoacetate, trisethoxyzirconium ethylacetoacetate, trisethoxyzirconium isopropylacetoacetate, trisethoxyzirconium-t- Butyl acetoacetate, trisethoxyzirconium ethylbutanoyl acetate, trisethoxyzirconium Ethyl benzoyl acetate, diethoxyzirconium bis (2,
  • Titanium chelates include trisethoxytitanium (2,4-pentanedionate), trisisopropoxytitanium (2,4-pentanedionate), trisethoxytitanium (2,4-hexanedionate), trisethoxytitanium (3 , 5-hexanedionate), trisethoxy titanium benzoyl acetonate, trisethoxy titanium methyl acetoacetate, trisisopropoxy titanium methyl acetoacetate, trisethoxy titanium ethyl acetoacetate, trisethoxy titanium isopropyl acetoacetate, trisethoxy titanium t-butyl Acetoacetate, trisethoxytitanium ethylbutanoyl acetate, trisethoxytitanium ethylbenzoyl acetate, diethoxytitanium bis (2,4-pentanedionate) Diis
  • indium chelates examples include diethoxyindium (2,4-pentanedionate), diisopropoxyindium (2,4-pentanedionate), diethoxyindium (2,4-hexanedionate), diethoxyindium (3 , 5-hexanedionate), diethoxyindium benzoylacetonate, diethoxyindium methylacetoacetate, diisopropoxyindium methylacetoacetate, diethoxyindium ethylacetoacetate, diethoxyindium isopropylacetoacetate, diethoxyindium t-butyl Acetoacetate, diethoxyindium ethylbutanoyl acetate, diethoxyindium ethylbenzoyl acetate, ethoxyindium bis (2,4-pentanediona ), Isopropoxyindium bis (2,4-pentanedionate), ethoxyindium bis (2,4-hexaned
  • magnesium chelate examples include magnesium bis (2,4-pentanedionate) and magnesium bis (ethyl acetoacetate).
  • chromium chelate examples include chromium tris (2,4-pentanedionate) and chromium tris (ethyl acetoacetate).
  • Manganese chelates include manganese (II) bis (2,4-pentanedionate), manganese (II) bis (ethylacetoacetate), manganese (III) tris (2,4-pentanedionate), manganese (III) A tris (ethyl acetoacetate) etc. are mentioned.
  • cobalt chelate examples include cobalt tris (2,4-pentanedionate), cobalt tris (ethyl acetoacetate), and the like.
  • nickel chelate examples include nickel bis (2,4-pentanedionate), nickel bis (ethyl acetoacetate), and the like.
  • copper chelates examples include copper bis (2,4-pentanedionate) and copper bis (ethyl acetoacetate).
  • zinc chelate examples include zinc bis (2,4-pentanedionate) and zinc bis (ethyl acetoacetate).
  • gallium chelate examples include gallium tris (2,4-pentanedionate), gallium tris (ethyl acetoacetate), and the like.
  • ruthenium chelate examples include ruthenium tris (2,4-pentanedionate) and ruthenium tris (ethyl acetoacetate).
  • Examples of the palladium chelate include palladium bis (2,4-pentanedionate) and palladium bis (ethyl acetoacetate).
  • hafnium chelate examples include hafnium tetrakis (2,4-pentanedionate) and hafnium tetrakis (ethyl acetoacetate).
  • platinum chelates examples include platinum bis (2,4-pentanedionate) and platinum bis (ethyl acetoacetate).
  • Such a metal chelate can be obtained, for example, by the following method.
  • a desired metal chelate can be synthesized by dropping a specified amount of a ligand into the metal alkoxide and then distilling the alcohol component derived from the alkoxide by heating under reflux.
  • the metal chelate which has a different ligand is obtained by dripping two or more types of ligands in order.
  • the gate insulating layer it is preferable that 10 to 180 parts by mass of metal atoms are included with respect to 100 parts by mass of carbon atoms and silicon atoms in total. By setting it as this range, an insulation characteristic can be improved.
  • the mass ratio of metal atoms to the total of 100 parts by mass of carbon atoms and silicon atoms in the insulating layer can be measured by X-ray photoelectron spectroscopy (XPS).
  • the raw material composition contains an aluminum chelate, polysiloxane, and a solvent and contains 100 parts by mass of the aluminum chelate and contains 5 parts by mass or more and 90 parts by mass or less of the polysiloxane
  • An insulating layer containing 10 to 180 parts by mass of the aluminum atoms is formed with respect to 100 parts by mass of silicon atoms in total.
  • the relationship between the above-described composition and the content ratio of atoms in the insulating layer tends to be a rough tendency.
  • the above-described relationship is not always satisfied depending on the type of metal atom.
  • the film thickness of the gate insulating layer is preferably 0.05 ⁇ m or more and 5 ⁇ m or less, and more preferably 0.1 ⁇ m or more and 1 ⁇ m or less. By setting the film thickness within this range, it is easy to form a uniform thin film. By setting the film thickness to 1 ⁇ m or less, scattering of exposure light in the gate insulating layer is suppressed during processing of the conductive film by exposure from the back surface of the substrate, and processing accuracy of the conductive film is further improved.
  • the film thickness can be measured by an atomic force microscope or an ellipsometry method.
  • the insulating layer may be a single layer or multiple layers.
  • One layer may be formed from a plurality of insulating materials, or a plurality of insulating materials may be stacked to form a plurality of insulating layers.
  • the upper electrode is obtained by applying a photosensitive paste mainly containing a conductor and a photosensitive organic component to form the conductive film 4 and then patterning.
  • the conductor used for the upper electrode may be any conductive material that can be used as an electrode. Specifically, gold, silver, copper, platinum, lead, tin, nickel, aluminum, tungsten, molybdenum , Metal particles containing at least one metal selected from ruthenium oxide, chromium, titanium, and indium, and carbon are preferable. These may be used alone, mixed or used, or metal particles containing an alloy composed of a plurality of these metals may be used.
  • gold, silver, copper or platinum particles are preferable from the viewpoint of conductivity.
  • silver particles are more preferable from the viewpoint of cost and stability.
  • carbon black in addition to the metal particles.
  • the average particle diameter of the metal particles is preferably 0.02 ⁇ m or more and 10 ⁇ m or less, more preferably 0.02 ⁇ m or more and 5 ⁇ m or less, and further preferably 0.02 ⁇ m or more and 2 ⁇ m or less.
  • the average particle diameter is 0.02 ⁇ m or more, the contact probability between the metal particles is improved, and the specific resistance value and the disconnection probability of the manufactured electrode can be lowered. Furthermore, since the actinic rays at the time of exposure can smoothly pass through the film, fine patterning is facilitated. If the average particle diameter is 10 ⁇ m or less, the surface smoothness, pattern accuracy, and dimensional accuracy of the electrode are improved.
  • the average particle diameter of the metal particles means that the cross-section of the upper electrode is observed at a magnification of 10,000 times using a scanning electron microscope (SEM), and 100 particles randomly selected from the obtained image. It is calculated by measuring the diameter and obtaining the average value.
  • the particle diameter is the particle diameter when the particle shape is spherical. When the shape is other than a spherical shape, the average value of the maximum width and the minimum width observed for one particle is defined as the particle diameter of the particle.
  • the content of the conductor is preferably in the range of 70% by mass to 95% by mass with respect to the total solid content in the photosensitive paste.
  • the lower limit of the content is preferably 80% by mass or more.
  • 70% by weight or more By being 70% by weight or more, the contact probability between metal particles particularly during curing shrinkage during curing can be improved, and the specific resistance value and the disconnection probability of the produced electrode can be lowered.
  • actinic rays at the time of exposure can smoothly pass through the film, and fine patterning becomes easy.
  • the solid content is obtained by removing the solvent from the photosensitive paste.
  • the photosensitive organic component preferably contains a monomer, oligomer or polymer having a polymerizable unsaturated group in the molecule.
  • a compound having an active carbon-carbon unsaturated double bond can be used as the monomer having a polymerizable unsaturated group in the molecule.
  • a compound having an active carbon-carbon unsaturated double bond can be used as the functional group.
  • monofunctional and polyfunctional compounds having a vinyl group, an allyl group, an acrylate group, a methacrylate group, or an acrylamide group can be applied.
  • allylated cyclohexyl diacrylate polyethylene glycol diacrylate, dipentaerythritol hexaacrylate, dipentaerythritol monohydroxypentaacrylate, ditrimethylolpropane tetraacrylate, glycerol diacrylate, methoxylated cyclohexyl diacrylate, neopentyl.
  • the content of the monomer is preferably in the range of 1% by mass to 15% by mass and more preferably in the range of 1% by mass to 10% by mass with respect to the total solid content in the photosensitive paste.
  • the oligomer or polymer having a polymerizable unsaturated group in the molecule can be obtained by polymerization or copolymerization of components selected from compounds having a carbon-carbon double bond. By adding a photoreactive group to the side chain or molecular end of such an oligomer or polymer, an oligomer or polymer having a polymerizable unsaturated group in the molecule can be obtained.
  • Preferred polymerizable unsaturated groups are those having an ethylenically unsaturated group.
  • the ethylenically unsaturated group include a vinyl group, an allyl group, an acrylic group, and a methacryl group.
  • the method of adding such a side chain to an oligomer or polymer is an ethylenically unsaturated compound or acrylic acid chloride having a glycidyl group or an isocyanate group with respect to a mercapto group, amino group, hydroxyl group or carboxyl group in the oligomer or polymer.
  • Examples of the ethylenically unsaturated compound having a glycidyl group include glycidyl acrylate, glycidyl methacrylate, allyl glycidyl ether, glycidyl ethyl acrylate, crotonyl glycidyl ether, glycidyl crotonic acid, and glycidyl ether of isocrotonic acid.
  • Examples of the ethylenically unsaturated compound having an isocyanate group include (meth) acryloyl isocyanate and (meth) acryloylethyl isocyanate.
  • ethylenically unsaturated compounds having glycidyl group or isocyanate group, acrylic acid chloride, methacrylic acid chloride or allyl chloride are 0.05 to 1 with respect to mercapto group, amino group, hydroxyl group and carboxyl group in oligomer or polymer. It is preferable to add a molar equivalent.
  • the photosensitive organic component preferably contains a compound having a urethane group.
  • the oligomer or polymer preferably contains a urethane-modified compound obtained by reacting an oligomer or polymer having a hydroxyl group in the side chain with a compound having an isocyanate group.
  • Such an oligomer or polymer having a polymerizable unsaturated group in the molecule has a weight average molecular weight (Mw) in the range of 2,000 to 200,000 and a number average molecular weight (Mn) in the range of 1,000 to 50,000. More preferably, Mw is in the range of 5000 to 100,000, and Mn is in the range of 1000 to 30000. When Mw and Mn are within the above ranges, handleability is good and uniform curability can be obtained during photocuring.
  • the photosensitive organic component contains a monomer, oligomer or polymer having a polymerizable unsaturated group in the molecule, these components do not have the ability to absorb actinic rays, so that photocuring can be performed. It is necessary to use a photopolymerization initiator.
  • the photopolymerization initiator is selected depending on the light source used for photocuring, and a radical photopolymerization initiator, a cationic photopolymerization initiator, or the like can be used.
  • photo radical polymerization initiators include diethoxyacetophenone, 2-hydroxy-2-methyl-1-phenylpropan-1-one, benzyldimethyl ketal, 1- (4-isopropylphenyl) -2-hydroxy-2-methylpropane -1-one, 4- (2-hydroxyethoxy) phenyl- (2-hydroxy-2-propyl) ketone, 1-hydroxycyclohexyl-phenylketone, 1-phenyl-1,2-propanedione-2- (o- Ethoxycarbonyl) oxime, 2-methyl- [4- (methylthio) phenyl] -2-morpholinopropan-1-one, 2-benzyl-2-dimethylamino-1- (4-morpholinophenyl) -butanone-1 , Benzoin, benzoin methyl ether, benzoin ethyl ether, benzoin Propyl ether, benzoin isobutyl ether, benzophenone, methyl o-
  • photocationic polymerization initiator examples include iodonium salts, sulfonium salts, phosphate salts, and antimonate salts.
  • one or more of these can be used.
  • 0.05 mass% or more and 10 mass% or less are preferable with respect to a conductive paste, and, as for content of a photoinitiator, 0.1 mass% or more and 10 mass% or less are more preferable.
  • the sensitivity can be improved by using a sensitizer together with the photopolymerization initiator, and the effective wavelength range for the reaction can be expanded.
  • sensitizer examples include 2,3-bis (4-diethylaminobenzal) cyclopentanone, 2,6-bis (4-dimethylaminobenzal) cyclohexanone, and 2,6-bis (4-dimethylamino).
  • the photosensitive paste used in the present invention one or more of these can be used.
  • the content thereof is preferably 0.05% by mass or more and 10% by mass or less, and 0.1% by mass or more and 10% by mass or less with respect to the photosensitive organic component. More preferred.
  • the photosensitive paste used in the present invention preferably contains an organic solvent.
  • the organic solvent By using the organic solvent, the viscosity of the photosensitive paste can be adjusted, and the surface smoothness of the coating film can be improved.
  • the viscosity of the photosensitive paste is preferably 10 Pa ⁇ s to 100 Pa ⁇ s, and more preferably 10 Pa ⁇ s to 50 Pa ⁇ s.
  • the viscosity is a value measured at 3 rpm using a Brookfield viscometer.
  • the viscosity of the photosensitive paste is within the above range, the coverage is good even when there is a step.
  • the viscosity of the photosensitive paste is preferably 0.1 mPa ⁇ s to 100 mPa ⁇ s, and more preferably 1 mPa ⁇ s to 50 mPa ⁇ s.
  • the viscosity of the photosensitive paste is within the above range, favorable droplet formation is possible and a uniform coating film can be obtained.
  • the organic solvent is not particularly limited.
  • Bromobenzoic acid, chlorobenzoic acid, etc. diethylene glycol monoethyl ether acetate, diethylene glycol monobutyl ether, diethylene glycol monobutyl ether acetate, 2-methyl-2,4-pentanediol, 3-methyl-1,5-pentanediol, 2-ethyl 1,3-hexanediol, terpineol, 3-methyl-3-methoxybutanol, texanol, benzyl alcohol, di B propylene glycol monoethyl ether, tripropylene glycol monomethyl ether, propylene glycol monomethyl ether acetate. You may use these in mixture of 2 or more types.
  • the photosensitive paste used in the present invention is a non-photosensitive polymer having no unsaturated double bond in the molecule, plasticizer, leveling agent, surfactant, silane coupling as long as the desired properties are not impaired. Additives such as an agent, an antifoaming agent and a pigment can also be blended.
  • Specific examples of the non-photosensitive polymer include an epoxy resin, a novolac resin, a phenol resin, a polyimide precursor, and polyimide.
  • plasticizer examples include dibutyl phthalate, dioctyl phthalate, polyethylene glycol, glycerin and the like.
  • leveling agent examples include a special vinyl polymer and a special acrylic polymer.
  • silane coupling agents methyltrimethoxysilane, dimethyldiethoxysilane, phenyltriethoxysilane, hexamethyldisilazane, 3-methacryloxypropyltrimethoxysilane, 3-glycidoxypropyltrimethoxysilane, vinyltrimethoxysilane Etc.
  • the photosensitive paste used in the present invention is produced using a disperser, a kneader or the like. Specific examples of these include, but are not limited to, a three-roller, a ball mill, and a planetary ball mill.
  • the width and thickness of the upper electrode are arbitrary. From the viewpoint of easy formation of the electrode pattern, the electrode width is preferably 10 ⁇ m or more and 10 mm or less, and the thickness is preferably 0.01 ⁇ m or more and 100 ⁇ m or less, but is not limited thereto.
  • the wiring material for the upper electrode is the same as the wiring material for the lower electrode.
  • the material used for the semiconductor layer is not particularly limited as long as it is a material exhibiting semiconductor properties, and a material having high carrier mobility is preferably used. Moreover, what can apply a simple coating process at low cost is preferable, and an organic semiconductor and a carbon material are mentioned as a preferable example.
  • Polythiophenes such as poly-3-hexylthiophene and polybenzothiophene, poly (2,5-bis (2-thienyl) -3,6-dipentadecylthieno [3,2-b] thiophene), poly (4 8-dihexyl-2,6-bis (3-hexylthiophen-2-yl) benzo [1,2-b: 4,5-b ′] dithiophene), poly (4-octyl-2- (3-octylthiophene) Compounds containing thiophene units in the main chain, such as -2-yl) thiazole) and poly (5,5′-bis (4-octylthiazol-2-yl) -2,2′-bithiophene); Polyfurans such as polypyrroles, poly (p-phenylene vinylenes) such as poly (p-phenylene vinylene), polyanilines, polyacetyls, polyfurans such
  • Examples of the carbon material include carbon nanotubes (hereinafter referred to as CNT), graphene, fullerene, and the like, and CNT is preferable in terms of suitability for the coating process and high mobility.
  • CNT carbon nanotubes
  • the CNT a single-layer CNT in which one carbon film (graphene sheet) is wound in a cylindrical shape, a two-layer CNT in which two graphene sheets are wound in a concentric shape, and a plurality of graphene sheets are concentric in shape
  • Any of the multi-walled CNTs wound around may be used, and two or more of these may be used.
  • it is preferable to use single-walled CNT and it is more preferable that single-walled CNT include 90% by weight or more of semiconductor-type single-walled CNT. More preferably, the single-walled CNT contains 95% by weight or more of the semiconductor-type single-walled CNT.
  • the content ratio of the semiconductor-type single-walled CNT can be calculated from the absorption area ratio of the visible-near infrared absorption spectrum.
  • CNTs can be obtained by methods such as arc discharge, chemical vapor deposition (CVD), and laser ablation.
  • CNT is preferable as the material used for the semiconductor layer because of the ease of forming the semiconductor layer.
  • a CNT having a conjugated polymer attached to at least a part of its surface (hereinafter referred to as a CNT composite) is particularly preferable because it has excellent dispersion stability in a solution and high mobility.
  • the conjugated polymer refers to a compound in which the repeating unit has a conjugated structure and the degree of polymerization is 2 or more.
  • the state where the conjugated polymer is attached to at least a part of the surface of the CNT means a state where a part or all of the CNT surface is covered with the conjugated polymer.
  • the reason why the conjugated polymer can coat the CNT is presumed to be that an interaction occurs due to the overlap of ⁇ electron clouds derived from the respective conjugated structures. Whether or not the CNT is coated with the conjugated polymer can be determined by approaching the color of the conjugated polymer from the color of the uncoated CNT. Quantitatively, the presence of deposits and the mass ratio of deposits to CNTs can be identified by elemental analysis such as X-ray photoelectron spectroscopy (XPS).
  • XPS X-ray photoelectron spectroscopy
  • the conjugated polymer attached to the CNT can be used regardless of the molecular weight, molecular weight distribution or structure. It is preferable that the conjugated polymer has a weight average molecular weight of 1000 or more from the viewpoint of easy adhesion to CNTs.
  • the CNT composite can uniformly disperse CNTs in a solution without impairing the high electrical properties of the CNTs by attaching a conjugated polymer to at least a part of the surface of the CNTs.
  • a uniformly dispersed CNT film can be formed by a coating method using a dispersion in which CNTs are uniformly dispersed. Thereby, a high semiconductor characteristic is realizable.
  • the method for adhering the conjugated polymer to the CNT is as follows: (I) a method in which CNT is added and mixed in the molten conjugated polymer, and (II) the conjugated polymer is dissolved in a solvent, and the CNT is added to the CNT. (III) A method in which a conjugated polymer is added and mixed in a solvent in which CNT has been predispersed in advance in a solvent, and (IV) a conjugated polymer in the solvent. And CNT, and a method of mixing the mixed system by irradiating ultrasonic waves. In the present invention, a plurality of methods may be combined.
  • the length of the CNT is preferably shorter than the distance (channel length) between the source electrode and the drain electrode.
  • the average length of CNT depends on the channel length, but is preferably 2 ⁇ m or less, more preferably 0.5 ⁇ m or less.
  • commercially available CNTs have a distribution in length and may contain CNTs longer than the channel length, and therefore it is preferable to add a step of shortening the CNTs shorter than the channel length.
  • a method of cutting into short fibers by acid treatment with nitric acid, sulfuric acid or the like, ultrasonic treatment, or freeze pulverization is effective. Further, it is more preferable to use separation by a filter in view of improving purity.
  • the diameter of the CNT is not particularly limited, but is preferably 1 nm or more and 100 nm or less, and more preferably 50 nm or less.
  • a step of uniformly dispersing CNT in a solvent and filtering the dispersion with a filter By obtaining CNT smaller than the filter pore diameter from the filtrate, CNT shorter than the channel length can be obtained efficiently.
  • a membrane filter is preferably used as the filter. The pore diameter of the filter used for filtration should be smaller than the channel length.
  • Examples of the conjugated polymer that coats the CNT include a polythiophene polymer, a polypyrrole polymer, a polyaniline polymer, a polyacetylene polymer, a poly-p-phenylene polymer, and a poly-p-phenylene vinylene polymer. And a thiophene-heteroarylene polymer having a repeating unit having a thiophene unit and a heteroaryl unit, and two or more of these may be used.
  • the polymer one in which single monomer units are arranged, one obtained by block copolymerization of different monomer units, one obtained by random copolymerization, or one obtained by graft polymerization can be used.
  • the semiconductor layer may be a mixture of a CNT composite and an organic semiconductor. By uniformly dispersing the CNT composite in the organic semiconductor, it is possible to achieve high mobility while maintaining the characteristics of the organic semiconductor itself.
  • the content of the CNT composite in the semiconductor layer containing the CNT composite and the organic semiconductor is preferably 0.01 part by weight or more and 3 parts by weight or less, and more preferably 1 part by weight or less with respect to 100 parts by weight of the organic semiconductor.
  • the semiconductor layer may further contain an insulating material.
  • the insulating material used here include, but are not particularly limited to, the insulating material composition of the present invention and polymer materials such as poly (methyl methacrylate), polycarbonate, and polyethylene terephthalate.
  • the semiconductor layer 7 may be a single layer or a plurality of layers, and the film thickness is preferably 1 nm or more and 200 nm or less, more preferably 100 nm or less. By setting the film thickness in this range, it is easy to form a uniform thin film, and further, the source-drain current that cannot be controlled by the gate voltage can be suppressed, and the on / off ratio of the FET can be further increased.
  • the film thickness can be measured by an atomic force microscope or an ellipsometry method.
  • an orientation layer can be provided between the gate insulating layer and the semiconductor layer.
  • known materials such as a silane compound, a titanium compound, an organic acid, and a heteroorganic acid can be used, and an organic silane compound is particularly preferable.
  • the organic silane compound is not particularly limited. Specifically, phenyltrichlorosilane, naphthyltrichlorosilane, anthryltrichlorosilane, pyrenyltrichlorosilane, perylenyltrichlorosilane, coronenyltrichlorosilane, thiophenyltrichlorosilane, pyrrole.
  • Rutrichlorosilane pyridyltrichlorosilane, phenyltrimethoxysilane, phenyltriethoxysilane, naphthyltrimethoxysilane, naphthyltriethoxysilane, anthracentrimethoxysilane, anthryltriethoxysilane, pyrenyltrimethoxysilane, pyrenyltriethoxysilane, Thiophenyltrimethoxysilane, thiophenyltriethoxysilane, phenylmethyltrichlorosilane, phenylethyltrichlorosilane, Rupropyltrichlorosilane, phenylbutyltrichlorosilane, phenylhexyltrichlorosilane, phenyloctyltrichlorosilane, naphthylmethyltrichlorosilane, naphthyleth
  • the orientation layer is preferably formed of a monomolecular layer or an assembly of molecules containing an organosilane compound, but considering the resistance of the orientation layer, the thickness of the orientation layer is preferably 10 nm or less, more preferably It is a monomolecular film.
  • the alignment layer containing a silane compound also includes a layer formed by chemically bonding a functional group in the silane compound and the surface of the gate insulating layer. A dense and strong film can be formed by a chemical reaction between the functional group (for example, trichlorosilyl group) and the surface of the gate insulating layer.
  • the method for forming the orientation layer is not particularly limited, and examples thereof include a vapor phase method such as a CVD method, and a method using a liquid phase such as a spin coating method and a dip pulling method.
  • the surface of the gate insulating layer serving as a base thereof may be hydrophilized using a method such as a UV ozone method or an oxygen plasma method. Thereby, the chemical reaction between the functional group and the surface of the gate insulating layer can be facilitated.
  • the second insulating layer may be formed on the side opposite to the gate insulating layer with respect to the semiconductor layer.
  • the semiconductor layer can be protected from an external environment such as oxygen and moisture.
  • the material used for the second insulating layer is not particularly limited, but specifically, inorganic materials such as silicon oxide and alumina, polyimide and derivatives thereof, polyvinyl alcohol, polyvinyl chloride, polyethylene terephthalate, polyvinylidene fluoride, polysiloxane and the like Examples thereof include polymer materials such as derivatives, polyvinylphenol and derivatives thereof, a mixture of inorganic material powder and polymer material, and a mixture of organic low molecular weight material and polymer material.
  • inorganic materials such as silicon oxide and alumina, polyimide and derivatives thereof, polyvinyl alcohol, polyvinyl chloride, polyethylene terephthalate, polyvinylidene fluoride, polysiloxane and the like
  • polymer materials such as derivatives, polyvinylphenol and derivatives thereof, a mixture of inorganic material powder and polymer material, and a mixture of organic low molecular weight material and polymer material.
  • a polymer material that can be produced by a coating method such as inkjet.
  • a coating method such as inkjet.
  • polyfluoroethylene, polynorbornene, polysiloxane, polyimide, polystyrene, polycarbonate, or a derivative thereof, polyacrylic acid derivative, polymethacrylic acid derivative, or a copolymer containing these is used, the viewpoint of uniformity of the insulating layer To preferred.
  • the film thickness of the second insulating layer is preferably 50 nm or more and 10 ⁇ m or less, and more preferably 100 nm or more and 3 ⁇ m or less.
  • the second insulating layer may be a single layer or a plurality of layers.
  • one layer may be formed from a plurality of insulating materials, or a plurality of insulating materials may be stacked.
  • the method of forming the second insulating layer is not particularly limited, and dry methods such as resistance heating vapor deposition, electron beam, sputtering, and CVD can be used, but from the viewpoint of manufacturing cost and adaptability to a large area. It is preferable to use a coating method. Specifically, as a coating method, a spin coating method, a blade coating method, a slit die coating method, a screen printing method, a bar coater method, a mold method, a printing transfer method, a dip pulling method, an ink jet method, a drop cast method, or the like is preferably used. be able to.
  • the coating method can be selected according to the properties of the coating film to be obtained, such as coating thickness control and orientation control.
  • the solvent for dissolving the insulating material used for the second insulating layer is not particularly limited, Ethylene glycol monomethyl ether, ethylene glycol monoethyl ether, propylene glycol monomethyl ether, propylene glycol monoethyl ether, propylene glycol mono n-butyl ether, propylene glycol mono t-butyl ether, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol dibutyl ether , Ethers such as diethylene glycol ethyl methyl ether; Esters such as ethylene glycol monoethyl ether acetate, propylene glycol monomethyl ether acetate, propyl acetate, butyl acetate, isobutyl acetate, 3-methoxybutyl acetate, 3-methyl-3-methoxybutyl acetate, methyl lactate, ethyl
  • a solvent having a boiling point of 110 ° C. or more and 200 ° C. or less at 1 atmosphere it is preferable to contain a solvent having a boiling point of 110 ° C. or more and 200 ° C. or less at 1 atmosphere.
  • the boiling point is 110 ° C. or higher, volatilization of the solvent is suppressed at the time of solution coating, and the coating property is improved.
  • the boiling point is 200 ° C. or lower, there is little solvent remaining in the insulating film, and an insulating layer having better heat resistance and chemical resistance can be obtained.
  • the formed FET can control the current flowing between the source electrode and the drain electrode by changing the gate voltage.
  • the mobility that is an index of the performance of the FET can be calculated using the following equation (a).
  • ⁇ ( ⁇ Id / ⁇ Vg) L ⁇ D / (W ⁇ ⁇ r ⁇ ⁇ ⁇ Vsd) (a)
  • Id is the source-drain current
  • Vsd is the source-drain voltage
  • Vg is the gate voltage
  • D is the gate insulating layer thickness
  • L is the channel length
  • W is the channel width
  • ⁇ r is the dielectric constant of the gate insulating layer.
  • the ratio, ⁇ is the vacuum dielectric constant (8.85 ⁇ 10 ⁇ 12 F / m).
  • the FET formed by the above method has high mobility, and is a FET in which the relative position between the gate electrode, the source electrode, and the drain electrode is controlled with high accuracy.
  • This method includes a step of forming a field effect transistor by the above manufacturing method, and a step of forming an antenna pattern on the surface of the substrate on which the field effect transistor is formed.
  • the order of forming the field effect transistor and the antenna pattern is not limited.
  • an antenna is a device for transmitting and receiving radio waves.
  • a wireless communication device is a device that performs electrical communication when an RFID tag receives a carrier wave transmitted from an antenna mounted on an external reader / writer, such as an RFID.
  • a radio signal transmitted from an antenna mounted on a reader / writer is received by the antenna of the RFID tag, and the FET in the RFID performs an operation according to the command of the radio signal.
  • the response of the result according to the command is transmitted as a radio signal from the RFID tag antenna to the reader / writer antenna.
  • the operation corresponding to the command is performed by a known demodulation circuit, operation control logic circuit, modulation circuit, or the like that is configured by an FET.
  • the wireless communication apparatus includes a circuit 102 including an FET manufactured by the FET manufacturing method of the present invention on a substrate 100 on which an antenna pattern 101 is formed, an antenna,
  • the connection wiring 103 can be formed.
  • the antenna material and the connection wiring material may be any conductive material. Specifically, the same material as the lower electrode material can be used. Among these, a paste material containing a conductor and a binder is preferable from the viewpoint that flexibility is increased and adhesion is good even when bent and electrical connection is good.
  • the antenna material and the connection wiring material are preferably the same material from the viewpoint of reducing manufacturing costs.
  • a method of processing a metal foil such as a copper foil or an aluminum foil using a cutting blade and transferring it to the substrate, a metal foil attached to the substrate on the metal foil There are a method of etching using the formed resist layer as a mask, a method of forming a pattern of conductive paste on a substrate by a coating method, and a method of curing the pattern by heat or light.
  • a method of forming a conductive paste on a substrate is preferable.
  • Examples of the forming method by coating include an inkjet method, a printing method, an ion plating coating method, a resistance heating vapor deposition method, an electron beam method, a sputtering method, a plating method, and a CVD method.
  • a known method such as a spin coating method, a blade coating method, a slit die coating method, a screen printing method, a bar coater method, a mold method, a printing transfer method, or a dip-up method
  • substrate using this technique, and drying using oven, a hotplate, infrared rays, etc. is mentioned.
  • the conductive film manufactured by the above method may be patterned into a desired shape by a known photolithography method or the like, or may be formed through a mask having a desired shape at the time of vapor deposition or sputtering.
  • the antenna pattern and the connection wiring pattern are preferably made of the same material as the lower electrode and wiring of the FET. This is because the number of materials is reduced, and the number of manufacturing steps can be reduced and the cost can be reduced by manufacturing the antenna pattern and the connection wiring pattern, the lower electrode of the FET and the wiring in the same process.
  • the antenna pattern / connection wiring pattern and the lower electrode / wiring of the FET are made of the same material.
  • the element having the highest molar ratio among the elements contained in the antenna pattern / connection wiring pattern, the lower electrode of the FET and the wiring. Are the same.
  • the type and content of the elements in the antenna pattern, connection wiring pattern, FET lower electrode and wiring can be identified by elemental analysis such as X-ray photoelectron spectroscopy (XPS) or secondary ion mass spectrometry (SIMS). it can.
  • connection wiring pattern, FET lower electrode, and wiring are fabricated in the same process, the antenna pattern and connection wiring pattern, and the connection portion of the connection wiring pattern and FET lower electrode wiring are formed in a continuous phase.
  • the connection wiring pattern, the lower electrode of the FET, the adhesion of the wiring, and the reduction of the manufacturing cost it is preferable to form a continuous phase.
  • the antenna pattern, the connection wiring pattern, the lower electrode of the FET, and the wiring pattern are in a continuous phase means that these patterns are integrated and there is no connection interface in the connection portion. It can be confirmed that the connection portion is a continuous phase by observing a cross section of the connection portion with a scanning electron microscope (SEM), a transmission electron microscope (TEM), or the like.
  • SEM scanning electron microscope
  • TEM transmission electron microscope
  • connection portion of the antenna pattern and the connection wiring pattern, and the connection wiring pattern and the lower electrode wiring of the FET are arbitrary.
  • DMEA diethylene glycol monoethyl ether acetate
  • DMEA diethylene glycol monoethyl ether acetate
  • Photosensitive paste B was obtained in the same manner as in Preparation Example 1 except that Ag particles having an average particle diameter of 0.2 ⁇ m were used.
  • Photosensitive paste C Photosensitive paste C was obtained in the same manner as in Preparation Example 2, except that 20 g of compound P1 was used and compound P3 was not used.
  • photosensitive paste D A photosensitive paste D was obtained in the same manner as in Preparation Example 2, except that 40 g of ⁇ -butyrolactone was used.
  • Example 1 (1) Preparation of semiconductor solution 0.10 g of poly-3-hexylthiophene (manufactured by Aldrich, regioregular, number average molecular weight (Mn): 13000, hereinafter referred to as P3HT) was added to a flask containing 5 ml of chloroform, A chloroform solution of P3HT was obtained by ultrasonic stirring in a sonic cleaner (US-2 manufactured by Iuchi Seieido Co., Ltd., output 120 W).
  • a sonic cleaner US-2 manufactured by Iuchi Seieido Co., Ltd., output 120 W.
  • a semiconductor solution for forming the semiconductor layer 7 was prepared.
  • the CNT dispersion A was filtered using a membrane filter (pore size 10 ⁇ m, diameter 25 mm, Omnipore membrane manufactured by Millipore) to remove a CNT composite having a length of 10 ⁇ m or more.
  • a membrane filter pore size 10 ⁇ m, diameter 25 mm, Omnipore membrane manufactured by Millipore
  • dichlorobenzene was added to obtain a semiconductor solution A (CNT complex concentration 0.01 g / l with respect to the solvent).
  • gate insulating layer material A 50 g of the obtained gate insulating layer material A was weighed, 16.6 g of propylene glycol monobutyl ether (boiling point: 170 ° C., hereinafter referred to as PGMB) was mixed and stirred at room temperature for 2 hours, and gate insulating layer material B (solid content) A concentration of 19.5% by mass) was obtained.
  • PGMB propylene glycol monobutyl ether
  • the gate insulating layer material B produced by the method described in (2) above is spin-coated (800 rpm ⁇ 20 seconds) on the PET substrate on which the gate electrode is formed, heat-treated at 120 ° C. for 5 minutes, and again.
  • the insulating layer solution B was spin-coated (800 rpm ⁇ 20 seconds), and heat-treated at 200 ° C. for 30 minutes in a nitrogen stream to form a gate insulating layer having a thickness of 400 nm.
  • photosensitive paste A was applied on the gate insulating layer by screen printing, and prebaked at 100 ° C. for 10 minutes in a drying oven. Then, using the exposure apparatus “PEM-8M”, full line exposure is performed from the back side of the substrate with an exposure amount of 70 mJ / cm 2 (wavelength 365 nm conversion), and immersion development is performed for 30 seconds with a 0.5% Na 2 CO 3 solution. After rinsing with ultrapure water, curing was performed in a drying oven at 140 ° C. for 30 minutes to produce a source electrode and a drain electrode on the gate insulating layer.
  • PEM-8M full line exposure is performed from the back side of the substrate with an exposure amount of 70 mJ / cm 2 (wavelength 365 nm conversion), and immersion development is performed for 30 seconds with a 0.5% Na 2 CO 3 solution. After rinsing with ultrapure water, curing was performed in a drying oven at 140 ° C. for 30 minutes to produce a source electrode and a drain electrode on
  • the ten-point average roughness Rz of the source electrode and the drain electrode was 1.2 ⁇ m.
  • the obtained FET was evaluated by the methods described in [1] to [3], adhesion evaluation, gate electrode / source / drain electrode misalignment evaluation, and FET mobility evaluation.
  • the adhesion evaluation result of the gate electrode, the source electrode and the drain electrode was A, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 0.5 ⁇ m.
  • the mobility was 0.6 cm 2 / V ⁇ sec, and the hysteresis was 19.1V.
  • the adhesion evaluation result of the gate electrode, the source electrode and the drain electrode was A, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 0.2 ⁇ m. It was.
  • the mobility of the FET was 0.6 cm 2 / V ⁇ sec, and the hysteresis was 18.3 V.
  • Example 3 Fabrication of gate insulating layer material 10 g of gate insulating layer material A is weighed and aluminum bis (ethylacetoacetate) mono (2,4-pentanedionate) (trade name “Aluminum Chelate D”, Kawaken Fine Chemicals Co., Ltd. ), 13 g of aluminum chelate D) and 42 g of propylene glycol monoethyl ether acetate (boiling point: 146 ° C., manufactured by Aldrich, hereinafter referred to as PGMEA), and stirred at room temperature for 2 hours to obtain a gate insulating layer material C (solid content concentration 24% by weight) was obtained.
  • aluminum bis (ethylacetoacetate) mono (2,4-pentanedionate) trade name “Aluminum Chelate D”, Kawaken Fine Chemicals Co., Ltd.
  • 13 g of aluminum chelate D 13 g
  • propylene glycol monoethyl ether acetate oiling point: 146
  • the content of the polysiloxane in this solution was 20 parts by weight with respect to 100 parts by weight of the aluminum chelate D.
  • the adhesion evaluation result of the gate electrode, the source electrode and the drain electrode was A, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 0.2 ⁇ m. It was.
  • the mobility of the FET was 0.8 cm 2 / V ⁇ sec, and the hysteresis was 11.8 V.
  • the adhesion evaluation result of the gate electrode, the source electrode, and the drain electrode was B, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 0.5 ⁇ m. It was.
  • the mobility of the FET was 0.7 cm 2 / V ⁇ sec, and the hysteresis was 12.8V.
  • Example 5 (1) Production of gate insulating layer material 34.1 g (0.25 mol) of MTMSi, 99.2 g (0.5 mol) of PhTMSi, and 30.1 g (0.25 mol) of dimethyldimethoxysilane (hereinafter referred to as DMDMSi) were used. Except for the above, a gate insulating layer material was synthesized in the same manner as in Example 1 to obtain a gate insulating layer material D having a solid content concentration of 26.5% by weight.
  • DMDMSi dimethyldimethoxysilane
  • gate insulating layer material E 50.0 g of the obtained gate insulating layer material D was weighed out, 16.0 g of PGMB was mixed, and stirred at room temperature for 2 hours to obtain a gate insulating layer material E.
  • the adhesion evaluation result of the gate electrode, the source electrode, and the drain electrode was A, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 0.4 ⁇ m. It was.
  • the mobility of the FET was 0.3 cm 2 / V ⁇ sec, and the hysteresis was 18.1 V.
  • PVP weight average molecular weight
  • Mn number average molecular weight
  • the adhesion evaluation result of the gate electrode, the source electrode, and the drain electrode was A, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 0.4 ⁇ m. It was.
  • the mobility of the FET was 0.2 cm 2 / V ⁇ sec, and the hysteresis was 21.9 V.
  • Example 7 (1) Preparation of semiconductor solution 1.5 mg of CNT1 and 1.5 mg of sodium dodecyl sulfate (manufactured by Wako Pure Chemical Industries, Ltd.) are added to 30 ml of water, and the output is 250 W using an ultrasonic homogenizer while cooling with ice. The mixture was ultrasonically stirred for 3 hours to obtain a CNT composite dispersion B (CNT composite concentration 0.05 g / l with respect to the solvent). The obtained CNT composite dispersion B was centrifuged at 21000 G for 30 minutes using a centrifuge (Hitachi Koki Co., Ltd. CT15E), and then 80 volume% of the supernatant was taken out to obtain a semiconductor solution B. It was.
  • the adhesion evaluation result of the gate electrode, the source electrode, and the drain electrode was A, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 0.1 ⁇ m. It was.
  • the mobility of the FET was 0.1 cm 2 / V ⁇ sec, and the hysteresis was 17.6 V.
  • Example 8 (1) Production of RFID Photosensitive paste B was applied by screen printing on a PET substrate (film thickness 50 ⁇ m), and prebaked at 100 ° C. for 10 minutes in a drying oven. Then, full line exposure was performed using an exposure apparatus “PEM-8M” (trade name, manufactured by Union Optics Co., Ltd.) with an exposure amount of 70 mJ / cm 2 (wavelength 365 nm conversion), and 0.5% Na 2 CO 3 solution was used. Immersion development was performed for 30 seconds, rinsed with ultrapure water, and then cured in a drying oven at 140 ° C. for 30 minutes to prepare an antenna pattern, a connection wiring pattern, a gate electrode, and wiring on the substrate.
  • PEM-8M trade name, manufactured by Union Optics Co., Ltd.
  • Example 2 An FET was produced in the same manner as in Example 2 to produce an RFID.
  • the 10-point average roughness Rz of the source electrode and the drain electrode was 1.1 ⁇ m.
  • the obtained RFID was confirmed to operate as an RFID because of the conduction of a circuit composed of an antenna and an FET.
  • the adhesion evaluation result of the gate electrode, the source electrode and the drain electrode was A, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 0.3 ⁇ m. It was.
  • the mobility of the FET was 0.8 cm 2 / V ⁇ sec, and the hysteresis was 10.9 V.
  • the evaluation result was A.
  • Example 9 (1) Fabrication of FET An FET was fabricated as shown in FIG. Photosensitive paste B was applied on a PET substrate (film thickness 50 ⁇ m) by screen printing, and prebaked at 100 ° C. for 10 minutes in a drying oven. Then, full line exposure was performed using an exposure apparatus “PEM-8M” (trade name, manufactured by Union Optics Co., Ltd.) with an exposure amount of 70 mJ / cm 2 (wavelength 365 nm conversion), and 0.5% Na 2 CO 3 solution was used. Immersion development was performed for 30 seconds, and after rinsing with ultrapure water, curing was performed at 140 ° C. for 30 minutes in a drying oven to prepare a source electrode and a drain electrode on the substrate.
  • PEM-8M trade name, manufactured by Union Optics Co., Ltd.
  • the gate insulating layer material C is spin-coated (800 rpm ⁇ 20 seconds) on the PET substrate on which the source and drain electrodes and the semiconductor layer are formed, heat-treated at 120 ° C. for 5 minutes, and then the insulating layer solution B is again applied.
  • a gate insulating layer having a thickness of 400 nm was formed by spin coating (800 rpm ⁇ 20 seconds) and heat treatment at 200 ° C. for 30 minutes in a nitrogen stream.
  • the photosensitive paste B was applied on the gate insulating layer by screen printing, and prebaked at 100 ° C. for 10 minutes in a drying oven. Then, using the exposure apparatus “PEM-8M”, full line exposure is performed from the back side of the substrate with an exposure amount of 70 mJ / cm 2 (wavelength 365 nm conversion), and immersion development is performed for 30 seconds with a 0.5% Na 2 CO 3 solution. After rinsing with ultrapure water, curing was performed at 140 ° C. for 30 minutes in a drying oven to form a gate electrode on the gate insulating layer, thereby obtaining an FET.
  • PEM-8M full line exposure is performed from the back side of the substrate with an exposure amount of 70 mJ / cm 2 (wavelength 365 nm conversion), and immersion development is performed for 30 seconds with a 0.5% Na 2 CO 3 solution. After rinsing with ultrapure water, curing was performed at 140 ° C. for 30 minutes in a drying oven to form a gate electrode on the
  • the ten-point average roughness Rz of the source electrode and the drain electrode was 1.1 ⁇ m, and the distance between the source electrode and the drain electrode was 20 ⁇ m.
  • the adhesion evaluation result of the gate electrode, the source electrode, and the drain electrode was A.
  • the average value of the positional deviations X between the gate electrode and the source / drain electrodes was 0.2 ⁇ m.
  • the mobility of the FET was 0.7 cm 2 / V ⁇ sec, and the hysteresis was 10.1 V.
  • Example 10 (1) Production of FET Photosensitive paste D was applied by screen printing on a PET substrate (film thickness 50 ⁇ m), and prebaked at 100 ° C. for 10 minutes in a drying oven. Then, full line exposure was performed using an exposure apparatus “PEM-8M” (trade name, manufactured by Union Optics Co., Ltd.) with an exposure amount of 70 mJ / cm 2 (wavelength 365 nm conversion), and 0.5% Na 2 CO 3 solution was used. Immersion development was performed for 30 seconds, rinsed with ultrapure water, and then cured in a drying oven at 140 ° C. for 30 minutes to produce a gate electrode having a thickness of 210 nm on the substrate. Otherwise, an FET was fabricated in the same manner as in Example 2.
  • PEM-8M trade name, manufactured by Union Optics Co., Ltd.
  • the 10-point average roughness Rz of the source electrode and the drain electrode was 1.0 ⁇ m, and the distance between the source electrode and the drain electrode was 16 ⁇ m.
  • the adhesion evaluation result of the gate electrode, the source electrode, and the drain electrode was A.
  • the average value of the positional deviations X between the gate electrode and the source / drain electrodes was 1.9 ⁇ m.
  • the mobility of the FET was 0.4 cm 2 / V ⁇ sec, and the hysteresis was 11.7 V.
  • the adhesion evaluation result of the gate electrode, the source electrode, and the drain electrode was A.
  • the average value of the positional deviation X between the gate electrode and the source / drain electrode was 1.5 ⁇ m.
  • the mobility of the FET was 0.7 cm 2 / V ⁇ sec, and the hysteresis was 10.1 V.
  • the adhesion evaluation result of the gate electrode, the source electrode, and the drain electrode was A.
  • the average value of the positional deviations X between the gate electrode and the source / drain electrodes was 0.9 ⁇ m.
  • the mobility of the FET was 0.8 cm 2 / V ⁇ sec, and the hysteresis was 10.6 V.
  • Example 13 Fabrication of FET
  • the gate insulating layer material C is spin-coated (500 rpm ⁇ 20 seconds) on a PET substrate on which a gate electrode is formed, heat-treated at 120 ° C. for 5 minutes, and then the insulating layer solution C is spin-coated again.
  • the FET was fabricated in the same manner as in Example 2 except that a gate insulating layer having a thickness of 1100 nm was formed by heat treatment at 500 rpm for 20 seconds at 200 ° C. under a nitrogen stream.
  • the 10-point average roughness Rz of the source electrode and the drain electrode was 1.0 ⁇ m, and the distance between the source electrode and the drain electrode was 17 ⁇ m.
  • the adhesion evaluation result of the gate electrode, the source electrode, and the drain electrode was A.
  • the average value of the positional deviation X between the gate electrode and the source / drain electrode was 1.6 ⁇ m.
  • the mobility of the FET was 0.7 cm 2 / V ⁇ sec, and the hysteresis was 10.2 V.
  • Example 14 (1) Fabrication of FET An FET was fabricated as shown in FIG. Photosensitive paste B was applied on a PET substrate (film thickness 50 ⁇ m) by screen printing, and prebaked at 100 ° C. for 10 minutes in a drying oven. Then, full line exposure was performed using an exposure apparatus “PEM-8M” (trade name, manufactured by Union Optics Co., Ltd.) with an exposure amount of 70 mJ / cm 2 (wavelength 365 nm conversion), and 0.5% Na 2 CO 3 solution was used. Immersion development was performed for 30 seconds, rinsed with ultrapure water, and then cured in a drying oven at 140 ° C. for 30 minutes to produce a gate electrode on the substrate.
  • PEM-8M trade name, manufactured by Union Optics Co., Ltd.
  • the gate insulating layer material B produced by the method described in (2) above is spin-coated (800 rpm ⁇ 20 seconds) on the PET substrate on which the gate electrode is formed, heat-treated at 120 ° C. for 5 minutes, and again.
  • the insulating layer solution B was spin-coated (800 rpm ⁇ 20 seconds), and heat-treated at 200 ° C. for 30 minutes in a nitrogen stream to form a gate insulating layer having a thickness of 400 nm.
  • the photosensitive paste B was applied on the gate insulating layer by screen printing, and prebaked at 100 ° C. for 10 minutes in a drying oven. Thereafter, full line exposure was performed using an exposure apparatus “PEM-8M” with an exposure amount of 70 mJ / cm 2 (converted to a wavelength of 365 nm) from the back side of the substrate. Next, full-line exposure was performed from the substrate surface side with an exposure amount of 30 mJ / cm 2 (wavelength 365 nm conversion). Next, immersion development is performed with a 0.5% Na 2 CO 3 solution for 30 seconds, rinsed with ultrapure water, and then cured in a drying oven at 140 ° C.
  • the 10-point average roughness Rz of the source electrode and the drain electrode was 0.2 ⁇ m, and the distance between the source electrode and the drain electrode was 20 ⁇ m.
  • the adhesion evaluation result of the gate electrode, the source electrode and the drain electrode was A, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 0.5 ⁇ m.
  • the mobility was 1.1 cm 2 / V ⁇ sec, and the hysteresis was 10.1 V.
  • Example 15 (1) Production of gate insulating layer material 13.12 g (0.05 mol) of 3-trimethoxysilylpropyl succinic anhydride (hereinafter referred to as SucSi), 3-acryloxypropyltrimethoxysilane (hereinafter referred to as AcrSi) 93 .73 g (0.40 mol) and PhTMSi 109.06 g (0.55 mol) were dissolved in 215.91 g of PGMEA, and 54.90 g of water and 0.864 g of phosphoric acid were added to the mixture with stirring. The obtained solution was heated at a bath temperature of 105 ° C.
  • SucSi 3-trimethoxysilylpropyl succinic anhydride
  • AcrSi 3-acryloxypropyltrimethoxysilane
  • PhTMSi 109.06 g 0.864 g of phosphoric acid
  • a gate insulating layer material G was obtained. 10 g of the obtained gate insulating layer material G was weighed out, 0.83 g of PGMEA was mixed, and the mixture was stirred at room temperature for 2 hours to obtain a gate insulating layer material H (solid content concentration: 24% by weight).
  • the adhesion evaluation result of the gate electrode, the source electrode and the drain electrode was A, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 0.3 ⁇ m. It was.
  • the mobility of the FET was 1.2 cm 2 / V ⁇ sec, and the hysteresis was 5.8 V.
  • the fabricated FET was evaluated in the same manner as in Example 1. As a result, the adhesion evaluation of the gate electrode was B, the adhesion evaluation result of the source electrode and the drain electrode was A, and the average value of the positional deviation X between the gate electrode and the source / drain electrode. was 0.4 ⁇ m.
  • the mobility of the FET was 1.1 cm 2 / V ⁇ sec, and the hysteresis was 9.8 V.
  • Comparative Example 1 (1) Fabrication of FET An FET was fabricated as shown in FIG. On a glass substrate (film thickness 0.7 mm), Al was vacuum-deposited with a thickness of 150 nm through a mask by a resistance heating method, and a gate electrode was produced on the substrate.
  • the gate insulating layer material C is spin-coated (800 rpm ⁇ 20 seconds) on the substrate on which the gate electrode is formed, and after heat treatment at 120 ° C. for 5 minutes, the insulating layer solution C is spin-coated again (800 rpm ⁇ 20). Second) and heat-treated at 200 ° C. for 30 minutes under a nitrogen stream, thereby forming a gate insulating layer having a thickness of 400 nm.
  • gold is vacuum-deposited to a thickness of 50 nm on the gate insulating layer by a resistance heating method, and a photoresist (trade name “LC100-10cP”, Rohm and Haas Co., Ltd.) is formed thereon.
  • the product was spin-coated (1000 rpm ⁇ 20 seconds) and dried by heating at 100 ° C. for 10 minutes.
  • the prepared photoresist film was subjected to pattern exposure through a mask using a parallel light mask aligner (PLA-501F manufactured by Canon Inc.) and then using an automatic developing device (AD-2000 manufactured by Takizawa Sangyo Co., Ltd.). It was subjected to shower development for 70 seconds using ELM-D (trade name, manufactured by Mitsubishi Gas Chemical Co., Ltd.), which is an aqueous 2.38 mass% tetramethylammonium hydroxide solution, and then washed with water for 30 seconds. Thereafter, etching was performed for 5 minutes using an etching solution AURUM-302 (trade name, manufactured by Kanto Chemical Co., Inc.), followed by washing with water for 30 seconds.
  • ELM-D trade name, manufactured by Mitsubishi Gas Chemical Co., Ltd.
  • AZ Remover 100 (trade name, manufactured by AZ Electronic Materials Co., Ltd.) for 5 minutes to remove the resist, wash it with water for 30 seconds, and heat and dry at 120 ° C. for 20 minutes to remove the source and drain electrodes. Formed. The distance between the source electrode and the drain electrode was 20 ⁇ m.
  • the adhesion evaluation result of the gate electrode, the source electrode, and the drain electrode was C, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 5.3 ⁇ m. It was.
  • the mobility of the FET was 0.04 cm 2 / V ⁇ sec, and the hysteresis was 11.9 V.
  • Comparative Example 2 (1) Fabrication of FET An FET was fabricated as shown in FIG. Photosensitive paste B was applied on a PET substrate (film thickness 50 ⁇ m) by screen printing, and prebaked at 100 ° C. for 10 minutes in a drying oven. Then, full line exposure was performed using an exposure apparatus “PEM-8M” (trade name, manufactured by Union Optics Co., Ltd.) with an exposure amount of 70 mJ / cm 2 (wavelength 365 nm conversion), and 0.5% Na 2 CO 3 solution was used. Immersion development was performed for 30 seconds, rinsed with ultrapure water, and then cured in a drying oven at 140 ° C. for 30 minutes to produce a gate electrode on the substrate.
  • PEM-8M trade name, manufactured by Union Optics Co., Ltd.
  • the gate insulating layer material C is spin-coated (800 rpm ⁇ 20 seconds) on the substrate on which the gate electrode is formed, and after heat treatment at 120 ° C. for 5 minutes, the insulating layer solution C is spin-coated again (800 rpm ⁇ 20). Second) and heat-treated at 200 ° C. for 30 minutes under a nitrogen stream, thereby forming a gate insulating layer having a thickness of 400 nm.
  • photosensitive paste B was applied by screen printing so as to cover the semiconductor layer on the gate insulating layer, and prebaked at 100 ° C. for 10 minutes in a drying oven. Then, using the exposure apparatus “PEM-8M”, full line exposure is performed from the back side of the substrate with an exposure amount of 70 mJ / cm 2 (wavelength 365 nm conversion), and immersion development is performed for 30 seconds with a 0.5% Na 2 CO 3 solution. After rinsing with ultrapure water, curing was performed at 140 ° C. for 30 minutes in a drying oven to produce a source electrode and a drain electrode on the gate insulating layer, thereby obtaining an FET.
  • PEM-8M full line exposure is performed from the back side of the substrate with an exposure amount of 70 mJ / cm 2 (wavelength 365 nm conversion), and immersion development is performed for 30 seconds with a 0.5% Na 2 CO 3 solution. After rinsing with ultrapure water, curing was performed at 140 ° C. for 30 minutes in
  • a development residue of the photosensitive paste B on the semiconductor layer was partially confirmed.
  • the adhesion evaluation result of the gate electrode, the source electrode, and the drain electrode was A, and the average value of the positional deviation X between the gate electrode and the source / drain electrode was 0.3 ⁇ m.
  • the mobility of the FET was 0.05 cm 2 / V ⁇ sec, and the hysteresis was 13.1 V.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Nanotechnology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

基板の表面上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程と、前記基板の裏面側から前記ゲート電極をマスクとして前記導電膜を露光する工程と、露光された導電膜を現像してソース電極およびドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を塗布法により形成する工程と、を含む電界効果型トランジスタの製造方法であり、これにより、簡便なプロセスで作製することが可能で、移動度が高く、ゲート電極とソース・ドレイン電極が高精度に位置合わせされたＦＥＴ、半導体装置、ＲＦＩＤを提供することができる。

Description

電界効果トランジスタの製造方法および無線通信装置の製造方法
　本発明は、電界効果型トランジスタの製造方法、および無線通信装置の作製方法に関する。
　近年、絶縁性基板上に形成された半導体層を用いて電界効果型トランジスタ（以下、ＦＥＴという）を構成する技術の開発が進められている。ＦＥＴはＩＣや画像表示装置のスイッチング素子などの電子デバイスに広く応用されている。特に近年では、ＦＥＴで構成された回路を有する非接触型タグとして、ＲＦＩＤ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）技術を用いた無線通信システムが注目されている。
　ＲＦＩＤタグはＦＥＴで構成された回路を有するＩＣチップと、リーダ／ライタとの無線通信するためのアンテナを有しており、タグ内に設置されたアンテナが、リーダ／ライタから送信される搬送波を受信し、ＩＣチップ内の駆動回路が動作する。
　ＲＦＩＤタグは、物流管理、商品管理、万引き防止などの様々な用途での利用が期待されており、交通カードなどのＩＣカード、商品タグなど一部で導入が始まっている。
　今後、あらゆる商品でＲＦＩＤタグが使用されるためには、製造コストの低減が必要である。そこで、真空や高温を使用する製造プロセスから脱却し、塗布・印刷技術を用いたフレキシブルで安価なものが検討されている。
　例えば、ＩＣチップ内の回路には、成形性に優れた有機半導体やカーボンナノチューブを半導体層として用いたＦＥＴが提案されている。有機半導体やカーボンナノチューブをインクとして利用することで、インクジェット技術やスクリーニング技術等により、フレキシブル基板上に直接回路パターンを形成することが可能になる。そこで、従来の無機半導体にかわり、有機半導体やカーボンナノチューブを用いたＦＥＴが盛んに検討されている（例えば、特許文献１参照）。
　ＲＦＩＤ内の回路を構成するＦＥＴにおいては、ゲート電極とソース・ドレイン電極との合わせ位置がずれると、動作速度の低下やＦＥＴ性能の劣化の原因となるため、高精度な位置合わせが要求される。さらに生産性の観点から、位置合わせ時間の短縮化も求められている。そこでゲート電極を遮光マスクとした基板裏面側からの裏面露光と現像処理によりソース・ドレイン電極を形成する方法が検討されている（例えば、特許文献２～３参照）。
国際公開第２００９／１３９３３９号 特開２０１１－１８７９９５号公報 特開２０１０－２５１５７４号公報
　特許文献２では、絶縁表面を有する基板上に、ゲート電極を形成し、前記ゲート電極を覆うゲート絶縁層を形成し、前記ゲート絶縁層上にプラズマＣＶＤ法やスパッタリング法により半導体層を形成し、前記半導体層上にネガ型の感光性導電膜パターンを形成し、前記基板の裏面側から前記ゲート電極をマスクとしてレーザー露光、現像することでソース・ドレイン電極を形成している。しかしながら、半導体層を真空プロセスで形成するため、製造コストの低減が難しい。また半導体層を形成後、半導体層上に直接導電膜パターンの形成し、露光・現像処理を行うことから、半導体層へのダメージによりＦＥＴの移動度が劣化する問題があった。
　特許文献３では、基板上にパターン形成されたゲート電極をゲート絶縁層で覆い、前記ゲート絶縁層上に有機半導体層と電極膜を形成し、前記半導体層および電極膜上にレジスト膜を成膜し、前記ゲート電極を遮光マスクとして前記基板の裏面側から露光、現像処理し、前記電極膜をエッチングしてソース・ドレインを形成している。しかしながら、レジスト膜の成膜、パターニングの工程を新たに追加することが必要であり、製造コストの低減が難しい。さらにレジストと電極膜の露光・現像・エッチング時に、半導体層、電極、およびゲート絶縁層にダメージを与えることから、それによりＦＥＴの移動度が劣化する問題や、絶縁層と電極膜の密着性が不良となる問題があった。
　本発明は、上記課題に着目し、移動度が高く、ゲート電極とソース・ドレイン電極が高精度に位置合わせされたＦＥＴを簡便なプロセスで作製することを目的とする。
　上記課題を解決するため、本発明は以下の製造方法から成る。すなわち本発明は、基板の表面上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程と、前記基板の裏面側から前記ゲート電極をマスクとして前記導電膜を露光する工程と、露光された導電膜を現像してソース電極およびドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を塗布法により形成する工程と、を含む電界効果型トランジスタの製造方法である。
　また、本発明は、基板の表面上にソース電極およびドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を塗布法により形成する工程と、前記ソース電極、前記ドレイン電極および前記半導体層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程と、前記基板の裏面側から前記ソース電極および前記ドレイン電極をマスクとして前記導電膜を露光する工程と、露光された導電膜を現像してゲート電極を形成する工程と、を含む電界効果型トランジスタの製造方法である。
　本発明によれば、半導体層へのダメージなく、ゲート電極とソース・ドレイン電極とが高精度に位置合わせされたＦＥＴの作製が可能となる。また、電極のパターニング工程のための位置合わせ時間も短縮でき、さらなる製造コストの低減も可能となる。
本発明の実施の形態に係る電界効果型トランジスタの製造方法の第一の例を示した模式断面図 本発明の実施の形態に係る電界効果型トランジスタの製造方法の第二の例を示した模式断面図 本発明の実施の形態に係る電界効果型トランジスタの製造方法により形成した電界効果型トランジスタの模式平面図 本発明の実施の形態に係る無線通信装置の製造方法により形成した無線通信装置の模式図 本発明の実施の形態に係る無線通信装置の製造方法により形成した無線通信装置の模式図 折り曲げ耐性の評価方法を説明する模式斜視図 ゲート電極とソース・ドレイン電極との位置ずれ評価方法を説明する断面図 ゲート電極とソース・ドレイン電極との位置ずれ評価方法を説明する断面図
　以下、本発明の実施の形態に係る電界効果型トランジスタの製造方法を詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではなく、発明の目的を達成できて、かつ、発明の要旨を逸脱しない範囲内においての種々の変更は当然あり得る。
　（電界効果型トランジスタの製造方法）
　本発明の実施の形態に係る電界効果型トランジスタ（ＦＥＴ）の製造方法の第一の例は、以下の（ａ）から（ｆ）の工程を含む。
（ａ）基板の表面上にゲート電極を形成する工程、
（ｂ）ゲート電極上にゲート絶縁層を形成する工程、
（ｃ）ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（ｄ）基板の裏面側から前記ゲート電極をマスクとして露光する工程、
（ｅ）露光された導電膜を現像してソース電極およびドレイン電極を形成する工程、
（ｆ）ソース電極とドレイン電極の間に半導体層を塗布法により形成する工程。
　図１は、本発明の実施の形態に係るＦＥＴの製造方法の第一の例を示す模式断面図である。図１では、（ａ）基板１の表面上にゲート電極２を形成し、（ｂ）ゲート電極２を覆うようにゲート絶縁層３を形成し、（ｃ）ゲート絶縁層３上に導電体と感光性有機成分とを含有する導電膜４を塗布法により形成し、（ｄ）基板１の裏面側からゲート電極２をマスクとして導電膜４を露光し、（ｅ）露光された導電膜４を現像してソース電極５およびドレイン電極６を形成し、（ｆ）ソース電極５とドレイン電極６の間に半導体層７を塗布法により形成している。
　この方法により、ゲート電極とソース・ドレイン電極とが、短い位置合わせ時間で、高精度に位置合わせされたＦＥＴの作製が可能となる。さらに、ソース電極とドレイン電極をパターニングした後に半導体層を形成するため、ソース電極とドレイン電極のパターニング時の露光・現像処理により半導体層は影響されず、パターニングによるＦＥＴの性能劣化が抑制できる。
　図１への記載は省略するが、さらにゲート電極用の配線、ソース電極およびドレイン電極用の配線の形成工程を含んでいても良い。
　図３に、本発明の第一の実施形態により得られるＦＥＴに配線を形成した例を示す。ゲート電極２用の配線８は、ゲート電極２と同時に形成することが、製造工程数削減の観点から好ましい。またソース電極５およびドレイン電極６用の配線９、１０は、導電膜４の塗布法による形成と同時に形成することが、製造工程数削減の観点から好ましい。
　本発明の実施の形態に係るＦＥＴの製造方法の第二の例は、以下の（Ａ）から（Ｆ）の工程を含む。
（Ａ）基板の表面上にソース電極およびドレイン電極を形成する工程、
（Ｂ）ソース電極とドレイン電極の間に半導体層を塗布法により形成する工程、
（Ｃ）ソース電極、ドレイン電極および半導体層上にゲート絶縁層を形成する工程、
（Ｄ）ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（Ｅ）基板の裏面側からソース電極およびドレイン電極をマスクとして導電膜を露光する工程、
（Ｆ）露光された導電膜を現像してゲート電極を形成する工程。
　図２は、本発明の実施の形態に係るＦＥＴの製造方法の第二の例を示す模式断面図である。図２では、（Ａ）基板１の表面上にソース電極５およびドレイン電極６を形成し、（Ｂ）ソース電極５とドレイン電極６の間に半導体層７を塗布法により形成し、（Ｃ）ソース電極５、ドレイン電極６および半導体層７上にゲート絶縁層３を形成し、（Ｄ）ゲート絶縁層３上に導電体と感光性有機成分とを含有する導電膜４を塗布法により形成し、（Ｅ）基板１の裏面側からソース電極５およびドレイン電極６をマスクとして導電膜４を露光し、（Ｆ）露光された導電膜４を現像してゲート電極２を形成している。
　この方法により、ソース・ドレイン電極とゲート電極とが、短い位置合わせ時間で、高精度に位置合わせされたＦＥＴの作製が可能となる。さらに、ソース電極とドレイン電極をパターニングした後に半導体層を形成するため、ソース電極とドレイン電極のパターニング時の処理により半導体層は影響されず、パターニングによるＦＥＴの性能劣化が抑制できる。
　図２への記載は省略するが、さらにゲート電極用の配線、ソース電極およびドレイン電極用の配線の形成工程を含んでいても良い。
　本発明において、ある層や膜を塗布法により形成するとは、その層や膜の原料となる液状物やペースト状物を塗布する工程を含む方法により層や膜を形成することをいう。
　工程（ａ）および（Ａ）における電極の形成方法としては、インクジェット法、印刷法、イオンプレーティングコーティング法などが挙げられるが、抵抗加熱蒸着法、電子線ビーム法、スパッタリング法、メッキ法、ＣＶＤ法も挙げられる。中でも、製造コスト、材料の使用効率、大面積への適合性等の観点から、塗布法を用いることが好ましい。また、電極材料としてバインダーおよび導電体を含むペーストを用いた場合は、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの公知の技術を用いて、ペーストを基板上に塗布し、オーブン、ホットプレート、赤外線などを用いて乾燥を行う方法なども挙げられる。また電極パターンの形成方法としては、上記方法で作製した電極薄膜を公知のフォトリソグラフィー法などで所望の形状にパターン形成してもよいし、電極物質の蒸着やスパッタリング時に所望の形状のマスクを介してパターン形成してもよい。
　工程（ｂ）および（Ｃ）におけるゲート絶縁層の作製方法は、特に制限はないが、例えば、原料組成物を下部電極が形成された基板上に塗布し、乾燥することで得られたコーティング膜を必要に応じ熱処理する方法が挙げられる。塗布方法としては、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法などの公知の塗布方法が挙げられる。コーティング膜の熱処理の温度としては、１００～３００℃の範囲にあることが好ましい。
　工程（ｃ）、（ｄ）、（ｅ）、（Ｄ）、（Ｅ）、（Ｆ）の一例としては以下の通りである。上記感光性ペーストを下部電極およびゲート絶縁層が形成された基板上に、全面または部分的に塗布する。塗布方法としては、スピナーを用いた回転塗布法、スプレー塗布法、ロールコーティング法、スクリーン印刷法、ブレードコーター法、ダイコーター法、カレンダーコーター法、メニスカスコーター法、バーコーター法、グラビア印刷法、フレキソ印刷法、オフセット印刷法、浸漬引き上げ法、インクジェット法、ディスペンサー法などの公知の方法が挙げられる。また、塗布膜厚は、塗布手法、組成物の固形分濃度、粘度などによって異なるため、乾燥後の膜厚が所定の値になるように調整する。
　次に基板上に塗布した塗布膜から溶剤を除去する。これにより、導電膜４が形成される。溶剤を除去する方法としては、オーブン、ホットプレート、赤外線などによる加熱乾燥や真空乾燥などが挙げられる。加熱乾燥は５０℃から１８０℃の範囲で１分から数時間行うのが好ましい。
　次に溶剤除去後の導電膜を、フォトリソグラフィによりパターン加工する。露光に用いられる光源としては、水銀灯のｉ線（３６５ｎｍ）、ｈ線（４０５ｎｍ）、またはｇ線（４３６ｎｍ）を用いるのが好ましい。さらに、露光に用いられる光（露光光）の強度Ｉ０と、基板、基板表面上に形成された電極およびゲート絶縁層を透過した光の強度Ｉが、下記式（ａ）を満たすことが好ましい。
　　－ＬＯＧ１０（Ｉ/Ｉ０）≧２　（ａ）
　式（ａ）を満たす場合、導電膜４に十分な強度の光が露光されることで、導電膜４の光硬化が促進され、加工精度が向上する。なお、式（ａ）の左辺は吸光度を表しており、吸光度は分光光度計により測定できる。
　露光は、基板裏面側から光を入射することで行う。このような裏面露光により、下部電極がマスクとなり上部電極がパターニングされるため、アライメントすることなく、下部電極と上部電極とを高精度に位置合わせすることができる。
　露光後、現像前に、基板表面側から導電膜４を露光する工程を追加しても良い。このときの露光には、前述の露光光源を用いることができる。この工程を追加することで、導電膜４の表面側の光硬化が促進され、後述する現像工程などによる導電膜４の膜減りが低減でき、導電膜４の表面ラフネスが抑制される。導電膜の表面ラフネスが小さいことで、後述する半導体層の塗布性が向上し、均一な半導体層を形成できるため、作製したＦＥＴの特性が向上する。なお、導電膜の表面ラフネスは、接触式表面形状粗さ測定、原子間力顕微鏡、エリプソメトリ法などにより測定できる。
　次に、現像液を用いて未露光部を除去することによって、所望の上部電極パターンが得られる。
　アルカリ現像を行う場合の現像液としては、水酸化テトラメチルアンモニウム、ジエタノールアミン、ジエチルアミノエタノール、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム、炭酸カリウム、トリエチルアミン、ジエチルアミン、メチルアミン、ジメチルアミン、酢酸ジメチルアミノエチル、ジメチルアミノエタノール、ジメチルアミノエチルメタクリレート、シクロヘキシルアミン、エチレンジアミン、ヘキサメチレンジアミンなどの化合物の水溶液が好ましい。また場合によっては、これらの水溶液にＮ－メチル－２－ピロリドン、Ｎ，Ｎ－ジメチルホルムアミド、Ｎ，Ｎ－ジメチルアセトアミド、ジメチルスルホキシド、γ－ブチロラクトンなどの極性溶媒、メタノール、エタノール、イソプロパノールなどのアルコール類、乳酸エチル、プロピレングリコールモノメチルエーテルアセテートなどのエステル類、シクロペンタノン、シクロヘキサノン、イソブチルケトン、メチルイソブチルケトンなどのケトン類などを単独あるいは複数種添加したものを現像液として用いてもよい。また、これらのアルカリ水溶液に界面活性剤を添加したものを現像液として使用することもできる。
　有機現像を行う場合の現像液としては、Ｎ－メチル－２－ピロリドン、Ｎ－アセチル－２－ピロリドン、Ｎ，Ｎ－ジメチルアセトアミド、Ｎ，Ｎ－ジメチルホルムアミド、ジメチルスルホキシド、ヘキサメチルホスホルトリアミドなどの極性溶媒を単独あるいは、メタノール、エタノール、イソプロピルアルコール、キシレン、水、メチルカルビトール、エチルカルビトールなどと組み合わせた混合溶液が使用できる。
　現像は、基板を静置または回転させながら上記の現像液を塗布膜面にスプレーする、基板を現像液中に浸漬する、あるいは浸漬しながら超音波をかけるなどの方法によって行うことができる。
　現像後、水によるリンス処理を施してもよい。ここでもエタノール、イソプロピルアルコールなどのアルコール類、乳酸エチル、プロピレングリコールモノメチルエーテルアセテートなどのエステル類などを水に加えてリンス処理をしてもよい。
　次に、導電性を発現させるために上部電極を硬化する。硬化する方法としては、オーブン、イナートオーブン、ホットプレート、赤外線などによる加熱硬化や真空硬化、キセノンフラッシュランプによる硬化などが挙げられる。加熱硬化の場合、硬化温度は１００℃以上３００℃以下の範囲が好ましく、１００℃以上２００℃以下がより好ましく、１２０℃℃以上１８０℃以下がさらに好ましい。加熱温度を１２０℃以上にすることで樹脂の感光性有機成分の体積収縮量を大きくでき、比抵抗率が低くなる。
　なお、本発明で用いられる感光性ペーストは１８０℃以下の比較的低温のキュアで高い導電性を得られるものであることが好ましい。その場合、耐熱性が低い基板上や、耐熱性の低い材料と併用して用いることができる。
　工程（ｆ）および（Ｂ）における半導体層の形成方法としては、抵抗加熱蒸着、電子線、スパッタリング、ＣＶＤなど乾式の方法を用いることも可能であるが、製造コストや大面積への適合の観点から塗布法を用いることが好ましい。塗布法としては、前記組成物の説明と同様の方法を用いることができ、塗布法としては、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコート法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法などの公知の塗布方法が挙げられる。中でも、インクジェット法、ディスペンサー法およびスプレー法からなる群より選ばれるいずれか一つであることが好ましい。さらに、原料の使用効率の観点から、インクジェット法がより好ましい。これらの塗布方法から、塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて適切なものを選択できる。また、形成した塗膜に対して、大気下、減圧下または不活性ガス雰囲気下（窒素やアルゴン雰囲気下）でアニーリング処理を行ってもよい。
　次にＦＥＴを構成する部材について詳細に説明する。特に断りのない限り全ての実施態様に共通する。なお、以下では基板の表面上に形成される電極を下部電極、ゲート絶縁層上に形成される電極を上部電極という。すなわち、第１の実施態様では、ゲート電極が下部電極、ソース電極およびドレイン電極が上部電極にそれぞれ該当し、第２の実施態様では、ソース電極およびドレイン電極が下部電極、ゲート電極が上部電極にそれぞれ該当する。
　＜基板＞
　基板に用いられる材料は、特に制限はないが、少なくとも電極が配置される面が絶縁性であるものが好ましい。また、露光に用いられる光を５０％以上透過する材料からなることが好ましく、８０％以上透過する材料がさらに好ましい。
　例えば、ガラス、サファイア、アルミナ焼結体、シリコンウエハ等、およびそれらの表面を酸化膜で被覆したもの等の無機材料；
ポリイミド（ＰＩ）樹脂、ポリエステル樹脂、ポリアミド樹脂、エポキシ樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルケトン樹脂、ポリサルフォン樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、シクロオレフィン樹脂などの樹脂；
を含む基材が好適に用いられるが、これらに限定されない。
　これらの中でも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート、ＰＰＳ、ポリフェニレンサルフォン、シクロオレフィンポリマー、ポリアミドまたはＰＩの中から選択される少なくとも１種の樹脂を含むことが好ましく、低価格の観点からはＰＥＴフィルムが好ましい。
　また、基板と、下部電極や配線との密着性の観点からは、ポリサルフォン樹脂基板、ＰＰＳ樹脂基板も好ましい。これは、下部電極や配線中の金属原子が、これらの樹脂に含まれる硫黄原子と強く相互作用するためと推定される。
　また、基板の厚みは２００μｍ以下であることが好ましい。この範囲にあることで、基板裏面からの露光による導電膜の加工時において、露光光の基板中での散乱が抑制され、導電膜の加工精度がより向上する。
　＜下部電極＞
　下部電極は、電極として使用されうる導電体を含むものであればいかなるものでもよいが、遮光性を有していることが好ましい。ここで遮光性とは、導電膜を露光する際に用いられる光の波長における透過率が１０％以下であることを意味し、中でも透過率１％以下が好ましく、０．１％以下がさらに好ましい。
　中でも、電極の柔軟性が増し、屈曲時にも密着性が良く電気的接続が良好となる点から、下部電極は、導電体とバインダーとを含有することが好ましい。
　導電体としては、具体的には、例えば、酸化錫、酸化インジウム、酸化錫インジウム（ＩＴＯ）、酸化ルテニウムなどの導電性金属酸化物；
白金、金、銀、銅、鉄、錫、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、タングステン、アモルファスシリコンやポリシリコンなどの金属やこれらの合金；
ヨウ化銅、硫化銅などの無機導電性化合物；
ポリチオフェン、ポリピロール、ポリアニリン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸の錯体などの導電性ポリマー；
および、カーボンなどの炭素材料、有機成分と導電体とを含有する材料などが挙げられるが、これらに限定されるものではない。導電性ポリマーは、ヨウ素などのドーピングなどで導電率を向上させることが好ましい。
　これらの電極材料は、単独で用いてもよいし、複数の材料を積層または混合して用いてもよい。
　導電体は、導電性の観点から、金、銀、銅または白金の粒子が好ましい。中でも、コストおよび安定性の観点から銀の粒子がより好ましい。また、塗布膜の低温キュア時の抵抗率低減の観点からは、上記粒子に加えてカーボンブラックを含むことがさらに好ましい。粒子の平均粒子径は０．０２μｍ以上１０μｍ以下が好ましく、０．０２μｍ以上５μｍ以下がより好ましく、０．０２μｍ以上２μｍ以下がさらに好ましい。平均粒子径が０．０２μｍ以上であると粒子同士の接触確率が向上し、作製される電極の比抵抗値、および断線確率を低くすることができる。また平均粒子径が１０μｍ以下であれば電極の表面平滑度、パターン精度、寸法精度が向上する。
　なお、平均粒子径とは、下部電極の断面を、走査型電子顕微鏡（ＳＥＭ）を用いて１００００倍の倍率で観察し、得られた像から無作為に選択した粒子１００個の粒子径を測長し、その平均の値を求めることにより算定する。粒子径とは、粒子の形状が球形の場合は、その直径を粒子径とする。形状が球形以外の場合は、ある１個の粒子について観察される最大の幅と最小の幅の平均値をその粒子の粒子径とする。
　電極中の導電体の含有量は、電極のうち７０質量％以上９５質量％以下の範囲内であることが好ましい。含有量の下限としては８０質量％以上が好ましい。含有量の上限としては９０質量％以下が好ましい。導電体の含有量がこの範囲にあることで、電極の比抵抗値、および断線確率を低くすることができる。
　バインダーとしては、特に制限はないが、モノマー、オリゴマー、ポリマー、光重合開始剤、可塑剤、レベリング剤、界面活性剤、シランカップリング剤、消泡剤、顔料などから選ばれる成分を含むことが好ましい。電極の折り曲げ耐性向上の観点からは、少なくともオリゴマーもしくはポリマーを含むことが好ましい。
　オリゴマーもしくはポリマーとしては、特に限定されないが、アクリル樹脂、エポキシ樹脂、ノボラック樹脂、フェノール樹脂、ポリイミド前駆体、ポリイミドなどを好ましく用いることができる。屈曲時の耐クラック性の観点からは、アクリル樹脂が好ましい。これは、アクリル樹脂のガラス転移温度は１００℃以下であり、電極の熱硬化時に軟化し、導電体間の結着が高まるためと推定される。
　アクリル樹脂とは、繰返し単位に少なくともアクリルモノマーに由来する構造を含む樹脂である。アクリルモノマーの具体例としては、特に限定されないが、好ましくは、メチルアクリレート、アクリル酸、アクリル酸２－エチルヘキシル、メタクリル酸エチル、ｎ－ブチルアクリレート、ｉ－ブチルアクリレート、ｉ－プロパンアクリレート、グリシジルアクリレート、Ｎ－メトキシメチルアクリルアミド、Ｎ－エトキシメチルアクリルアミド、Ｎ－ｎ－ブトキシメチルアクリルアミド、Ｎ－イソブトキシメチルアクリルアミド、ブトキシトリエチレングリコールアクリレート、ジシクロペンタニルアクリレート、ジシクロペンテニルアクリレート、２－ヒドロキシエチルアクリレート、イソボニルアクリレート、２－ヒドロキシプロピルアクリレート、イソデキシルアクリレート、イソオクチルアクリレート、ラウリルアクリレート、２－メトキシエチルアクリレート、メトキシエチレングリコールアクリレート、メトキシジエチレングリコールアクリレート、オクタフロロペンチルアクリレート、フェノキシエチルアクリレート、ステアリルアクリレート、トリフロロエチルアクリレート、アクリルアミド、アミノエチルアクリレート、フェニルアクリレート、フェノキシエチルアクリレート、１－ナフチルアクリレート、２－ナフチルアクリレート、チオフェノールアクリレート、ベンジルメルカプタンアクリレートなどのアクリルモノマーおよびこれらのアクリレートをメタクリレートに代えたものなどが挙げられる。これらアクリルモノマーは、単独あるいは２種以上用いてもよい。また、スチレン、ｐ－メチルスチレン、ｏ－メチルスチレン、ｍ－メチルスチレン、α－メチルスチレン、クロロメチルスチレン、ヒドロキシメチルスチレンなどのスチレン類；γ－メタクリロキシプロピルトリメトキシシラン、１－ビニル－２－ピロリドンなどの他のモノマーを共重合しても良い。
　下部電極の幅、厚みは任意である。電極パターンの形成容易性の観点から、電極幅は１０μｍ以上１０ｍｍ以下、厚みは０．０１μｍ以上１００μｍ以下が好ましいが、これに限らない。
　下部電極の配線材料は、下部電極同様、一般的に使用されうる導電体を含むものであればいかなるものでもよい。配線の形成方法は、上記電極の形成方法と同様である。下部電極と配線は少なくとも一部で電気的に導通を取ることができればよい。下部電極と配線の接続部の幅および厚みは任意である。
　下部電極および配線材料は同一材料から構成されることが好ましい。材料種類が少なくなり、上記下部電極および配線を同一工程で作製することで製造工程数を削減しコスト低減が可能となるからである。
　下部電極および配線が同一材料から構成されるとは、下部電極および配線に含まれる元素の中で最も含有モル比率が高い元素が同一であることをいう。電極中の元素の種類と含有比率は、Ｘ線光電子分光（ＸＰＳ）や二次イオン質量分析法（ＳＩＭＳ）などの元素分析によって、同定することができる。
　下部電極および配線が同一工程で作製されると、下部電極と配線の接続部は連続相で形成される。下部電極と配線の密着性、製造コスト低減の観点からは、これらを連続相を成すように形成することが好ましい。下部電極と配線パターンが連続相であるとは、それらのパターンが一体化しており接続部に接続界面が存在しないことをいう。下部電極と配線の接続部が連続相であることは、走査型電子顕微鏡（ＳＥＭ）や透過型電子顕微鏡（ＴＥＭ）などで接続部の断面を観察することで確認することができる。
　＜ゲート絶縁層＞
　ゲート絶縁層に用いられる材料は、特に限定されないが、酸化シリコン、アルミナ等の無機材料；ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール（ＰＶＰ）等の有機高材料；あるいは無機材料粉末と有機材料の混合物を挙げることができる。中でも、ケイ素原子と炭素原子の結合を含む有機化合物を含むものが好ましい。また、ケイ素原子と炭素原子の結合を含む有機化合物と、金属原子および酸素原子の結合を含む金属化合物とを含むものも好ましい。
　ケイ素原子と炭素原子の結合を含む有機化合物としては、下記一般式（１）で表されるシラン化合物、下記一般式（２）で表されるエポキシ基含有シラン化合物、下記一般式（３）で表されるシラン化合物、またはこれらの縮合物、またはこれらを重合成分として含むポリシロキサン等が挙げられる。これらの中でもポリシロキサンは絶縁性が高く、低温硬化が可能であるためより好ましい。また、ゲート絶縁層は、ポリシロキサンを１種又は２種以上含んでもよい。
　Ｒ１ ｍＳｉ（ＯＲ２）４－ｍ　（１）
　ここで、Ｒ１は水素原子、アルキル基、複素環基、アリール基またはアルケニル基を示す。Ｒ１が複数存在する場合、それぞれのＲ１は同じでも異なっていてもよい。Ｒ２は水素原子、アルキル基、アシル基またはアリール基を示す。Ｒ２が複数存在する場合、それぞれのＲ２は同じでも異なっていてもよい。ｍは１～３の整数を示す。
　Ｒ３ ｎＲ４ ｌＳｉ（ＯＲ５）４－ｎ－ｌ　（２）
　ここで、Ｒ３は１つ以上のエポキシ基を鎖の一部に有するアルキル基を示す。Ｒ３が複数存在する場合、それぞれのＲ３は同じでも異なっていてもよい。Ｒ４は水素原子、アルキル基、複素環基、アリール基またはアルケニル基を示す。Ｒ４が複数存在する場合、それぞれのＲ４は同じでも異なっていてもよい。Ｒ５は水素原子、アルキル基、アシル基またはアリール基を示す。Ｒ５が複数存在する場合、それぞれのＲ５は同じでも異なっていてもよい。ｌは０～２の整数、ｎは１または２を示す。ただし、ｌ＋ｎ≦３である。
　Ａ１Ｒ６ ｋＳｉ（ＯＲ７）２－ｋ　（３）
　ここで、Ｒ６は、水素原子、アルキル基、シクロアルキル基、複素環基、アリール基、ヘテロアリール基またはアルケニル基を表す。Ｒ７は、水素原子、アルキル基、アシル基またはアリール基を表す。ｋは０又は１を表す。Ａ１は、カルボキシル基、スルホ基、チオール基、フェノール性水酸基又はそれらの誘導体を少なくとも二つ含む有機基を表す。ただし、前記誘導体が、前記カルボキシル基、スルホ基、チオール基およびフェノール性水酸基のうちの二つによる環状縮合構造である場合は、Ａ１は当該環状縮合構造を少なくとも一つ有する有機基を表す。
　Ｒ１～Ｒ７におけるアルキル基とは、例えば、メチル基、エチル基、ｎ－プロピル基、イソプロピル基、ｎ－ブチル基、ｓｅｃ－ブチル基、ｔｅｒｔ－ブチル基、シクロプロピル基、シクロヘキシル基、ノルボルニル基、アダマンチル基などの飽和脂肪族炭化水素基を示し、置換基を有していても有していなくてもよい。置換基としては、特に制限はなく、例えば、アルコキシ基、アリール基等を挙げることができ、これらはさらに置換基を有していてもよい。また、アルキル基の炭素数は、特に限定されないが、入手の容易性やコストの点から、１以上２０以下が好ましく、より好ましくは１以上８以下である。また上記で置換基として挙げたアルコキシ基とは、例えば、メトキシ基、エトキシ基、プロポキシ基など、エーテル結合の一方を脂肪族炭化水素基で置換した官能基を示す。アルコキシ基の炭素数は、特に限定されないが、１以上２０以下の範囲が好ましい。
　Ｒ２、Ｒ５およびＲ７におけるアシル基とは、アセチル基、ヘキサノイル基、ベンゾイル基など、カルボニル結合の一方を脂肪族炭化水素基または芳香族基で置換した官能基を示し、この脂肪族炭化水素基または芳香族基は置換基を有していても有していなくてもよい。アシル基の炭素数は、特に限定されないが、２以上４０以下の範囲が好ましい。
　Ｒ１、Ｒ２、Ｒ４、Ｒ５、Ｒ６およびＲ７におけるアリール基とは、例えば、フェニル基、ナフチル基、ビフェニル基、アントラセニル基、フェナントリル基、ターフェニル基、ピレニル基などの芳香族炭化水素基、およびフラニル基、チオフェニル基、ベンゾフラニル基、ジベンゾフラニル基、ピリジル基、キノリニル基などの芳香族複素環基を示し、これは置換基を有していても有していなくてもよい。アリール基の炭素数は、特に限定されないが、３～４０の範囲が好ましい。
　Ｒ１、Ｒ４およびＲ６における複素環基とは、例えば、ピラン環、ピペリジン環、アミド環などの炭素以外の原子を環内に有する脂肪族環から導かれる基を示し、これは置換基を有していても有していなくてもよい。複素環基の炭素数は、特に限定されないが、２以上２０以下の範囲が好ましい。
　Ｒ１、Ｒ４およびＲ６におけるアルケニル基とは、例えば、ビニル基、アリル基、ブタジエニル基などの二重結合を含む不飽和脂肪族炭化水素基を示し、これは置換基を有していても有していなくてもよい。アルケニル基の炭素数は、特に限定されないが、２以上２０以下の範囲が好ましい。
　Ｒ３のエポキシ基を鎖の一部に有するアルキル基とは、隣り合う２つの炭素原子が１つの酸素原子と結合して形成される３員環エーテル構造を鎖の一部に有するアルキル基を示す。これは、アルキル基において炭素が最も長く連続する部分である主鎖に含まれる隣り合う２つの炭素原子が利用される場合と、主鎖以外の部分、いわゆる側鎖に含まれる隣り合う２つの炭素原子が利用される場合のいずれも含む。
　Ａ１におけるカルボキシル基、スルホ基、チオール基、フェノール性水酸基の各誘導体としては、例えば、非環状の縮合構造としては、カルボン酸エステル、スルホン酸エステル、チオエステル、チオエーテル、フェニルエーテル、カルボン酸無水物及びカルボン酸無水物とアミン化合物との反応により生じるアミド化合物又はイミド化合物等を示す。
　カルボキシル基、スルホ基、チオール基およびフェノール性水酸基のうちの二つによる環状縮合構造としては、例えば、環状酸無水物構造、環状エステル構造、環状チオエステル構造、環状エーテル構造及び環状チオエーテル構造等を示す。有機基とは、例えば前述のアルキル基、シクロアルキル基、複素環基、アリール基、ヘテロアリール基又はアルケニル基を示している。
　ゲート絶縁層は、少なくとも、一般式（１）で表されるシラン化合物を重合成分とするポリシロキサンを含むことが好ましい。ポリシロキサンの重合成分として一般式（１）で表されるシラン化合物を導入することにより、可視光領域において高い透明性を保ちつつ、膜の絶縁性、耐薬品性を高め、かつ絶縁層内のトラップが少ない絶縁層を形成できる。
　また、一般式（１）におけるｍ個のＲ１の少なくとも１つがアリール基であると、絶縁膜の柔軟性が向上し、クラック発生が防止できるため好ましい。
　一般式（１）で表されるシラン化合物としては、具体的に、ビニルトリメトキシシラン、ビニルトリエトキシシラン、３－メタクリロキシプロピルトリメトキシシラン、３－メタクリロキシプロピルトリエトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、プロピルトリメトキシシラン、プロピルトリエトキシシラン、ヘキシルトリメトキシシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、ｐ－トリルトリメトキシシラン、ベンジルトリメトキシシラン、α－ナフチルトリメトキシシラン、β－ナフチルトリメトキシシラン、３－アミノプロピルトリエトキシシラン、Ｎ－（２－アミノエチル）－３－アミノプロピルトリメトキシシラン、３－クロロプロピルトリメトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、ジフェニルジメトキシシラン、ジフェニルジエトキシシラン、メチルフェニルジメトキシシラン、メチルビニルジメトキシシラン、メチルビニルジエトキシシラン、３－アミノプロピルメチルジメトキシシラン、Ｎ－（２－アミノエチル）－３－アミノプロピルメチルジメトキシシラン、３－クロロプロピルメチルジメトキシシラン、３－クロロプロピルメチルジエトキシシラン、シクロヘキシルメチルジメトキシシラン、３－メタクリロキシプロピルジメトキシシラン、オクタデシルメチルジメトキシシラン、トリメトキシシラン、トリフルオロエチルトリメトキシシラン、トリフルオロエチルトリエトキシシラン、トリフルオロエチルトリイソプロポキシシラン、トリフルオロプロピルトリメトキシシラン、トリフルオロプロピルトリエトキシシラン、トリフルオロプロピルトリイソプロポキシシラン、ヘプタデカフルオロデシルトリメトキシシラン、ヘプタデカフルオロデシルトリエトキシシラン、ヘプタデカフルオロデシルトリイソプロポキシシラン、トリデカフルオロオクチルトリエトキシシラン、トリデカフルオロオクチルトリメトキシシラン、トリデカフルオロオクチルトリイソプロポキシシラン、トリフルオロエチルメチルジメトキシシラン、トリフルオロエチルメチルジエトキシシラン、トリフルオロエチルメチルジイソプロポキシシラン、トリフルオロプロピルメチルジメトキシシラン、トリフルオロプロピルメチルジエトキシシラン、トリフルオロプロピルメチルジイソプロポキシシラン、ヘプタデカフルオロデシルメチルジメトキシシラン、ヘプタデカフルオロデシルメチルジエトキシシラン、ヘプタデカフルオロデシルメチルジイソプロポキシシラン、トリデカフルオロオクチルメチルジメトキシシラン、トリデカフルオロオクチルメチルジエトキシシラン、トリデカフルオロオクチルメチルジイソプロポキシシラン、トリフルオロエチルエチルジメトキシシラン、トリフルオロエチルエチルジエトキシシラン、トリフルオロエチルエチルジイソプロポキシシラン、トリフルオロプロピルエチルジメトキシシラン、トリフルオロプロピルエチルジエトキシシラン、トリフルオロプロピルエチルジイソプロポキシシラン、ヘプタデカフルオロデシルエチルジメトキシシラン、ヘプタデカフルオロデシルエチルジエトキシシラン、ヘプタデカフルオロデシルエチルジイソプロポキシシラン、トリデカフルオロオクチルエチルジエトキシシラン、トリデカフルオロオクチルエチルジメトキシシラン、トリデカフルオロオクチルエチルジイソプロポキシシラン、ｐ－トリフルオロフェニルトリエトキシシランなどが挙げられる。
　上記シラン化合物のうち、架橋密度を上げ、耐薬品性と絶縁特性を向上させるために、ｍ＝１であるビニルトリメトキシシラン、ビニルトリエトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、プロピルトリメトキシシラン、プロピルトリエトキシシラン、ヘキシルトリメトキシシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシラン、フェニルトリメトキシシラン、ｐ－トリルトリメトキシシラン、ベンジルトリメトキシシラン、α－ナフチルトリメトキシシラン、β－ナフチルトリメトキシシラン、トリフルオロエチルトリメトキシシラン、トリメトキシシラン、ｐ－トリフルオロフェニルトリエトキシシランを用いることが好ましい。また、量産性の観点から、Ｒ２がメチル基であるビニルトリメトキシシラン、メチルトリメトキシシラン、エチルトリメトキシシラン、プロピルトリメトキシシラン、ヘキシルトリメトキシシラン、オクタデシルトリメトキシシラン、オクタデシルトリメトキシシラン、フェニルトリメトキシシラン、ｐ－トリルトリメトキシシラン、ベンジルトリメトキシシラン、α－ナフチルトリメトキシシラン、β－ナフチルトリメトキシシラン、トリフルオロエチルトリメトキシシラン、トリメトキシシランを用いることが特に好ましい。
　また、一般式（１）で表されるシラン化合物を２種以上組み合わせることが好ましい例として挙げられる。中でも、アルキル基を有するシラン化合物とアリール基を有するシラン化合物を組み合わせることにより、高い絶縁性とクラック防止のための柔軟性を両立できるため、特に好ましい。
　また、ゲート絶縁層は、絶縁性と耐薬品性の観点から少なくとも、一般式（１）で表されるシラン化合物と、一般式（２）で表されるエポキシ基含有シラン化合物とを共重合成分とするポリシロキサンを含むことが好ましい。
　一般式（２）で表されるエポキシ基含有シラン化合物としては、具体的に、γ－グリシドキシプロピルトリメトキシシラン、β－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン、γ－グリシドキシプロピルトリエトキシシラン、β－（３，４－エポキシシクロヘキシル）エチルトリエトキシシラン、γ－グリシドキシプロピルトリイソプロポキシシラン、β－（３，４－エポキシシクロヘキシル）エチルトリイソプロポキシシラン、γ－グリシドキシプロピルメチルジメトキシシラン、β－（３，４－エポキシシクロヘキシル）エチルメチルジメトキシシラン、γ－グリシドキシプロピルメチルジエトキシシラン、β－（３，４－エポキシシクロヘキシル）エチルメチルジエトキシシラン、γ－グリシドキシプロピルメチルジイソプロポキシシラン、β－（３，４－エポキシシクロヘキシル）エチルメチルジイソプロポキシシラン、γ－グリシドキシプロピルエチルジメトキシシラン、β－（３，４－エポキシシクロヘキシル）エチルエチルジメトキシシラン、γ－グリシドキシプロピルエチルジエトキシシラン、β－（３，４－エポキシシクロヘキシル）エチルエチルジエトキシシラン、γ－グリシドキシプロピルエチルジイソプロポキシシラン、β－（３，４－エポキシシクロヘキシル）エチルエチルジイソプロポキシシラン、β－（３，４－エポキシシクロヘキシル）プロピルトリメトキシシラン、γ－グリシドキシエチルトリメトキシシランなどが挙げられる。
　これらのうち、架橋密度を上げ、耐薬品性と絶縁特性を向上させるために、ｎ＝１、ｌ＝０であるγ－グリシドキシプロピルトリメトキシシラン、β－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン、γ－グリシドキシプロピルトリエトキシシラン、β－（３，４－エポキシシクロヘキシル）エチルトリエトキシシラン、γ－グリシドキシプロピルトリイソプロポキシシラン、β－（３，４－エポキシシクロヘキシル）エチルトリイソプロポキシシラン、β－（３，４－エポキシシクロヘキシル）プロピルトリメトキシシラン、γ－グリシドキシエチルトリメトキシシランを用いることが好ましい。また、量産性の観点から、Ｒ５がメチル基であるγ－グリシドキシプロピルトリメトキシシラン、β－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン、β－（３，４－エポキシシクロヘキシル）プロピルトリメトキシシラン、γ－グリシドキシエチルトリメトキシシランを用いることが特に好ましい。
　また、ゲート絶縁層の耐クラック性の向上と、ＦＥＴのヒステリシスの低減との観点から、上記ポリシロキサンは、さらに、一般式（３）で表されるシラン化合物を重合成分として含むことが好ましい。一般式（３）で表されるシラン化合物を重合成分とすることで、絶縁層のリソグラフィー時に、アルカリ現像液に対する優れた溶解性を示す。これにより、パターンを設計寸法通り精度良く加工することが可能になることから、解像度に優れる。
　一般式（３）におけるＡ１は、半導体溶液の塗布性向上、低ヒステリシス及びゲート絶縁層の耐クラック性の観点から、カルボキシル基又はその誘導体を少なくとも二つ、若しくは環状の酸無水物基を少なくとも一つ有する有機基が好ましく、一般式（４）又は（５）で表される基がさらに好ましい。
Figure JPOXMLDOC01-appb-C000001
　一般式（４）において、Ｘ１は、単結合、炭素数１～１０のアルキレン基又は炭素数６～１５のアリーレン基を表す。Ｒ８及びＲ９は、それぞれ独立して、水素原子、有機基又はシリル基を表す。一般式（５）において、Ｘ２は、単結合、炭素数１～１０のアルキレン基又は炭素数６～１５のアリーレン基を表す。
　ポリシロキサンにおいて、全シラン構造単位に占める、一般式（３）で表されるシラン化合物に由来する構造単位の含有比率は、半導体溶液の塗布性向上、低ヒステリシス及びゲート絶縁層の耐クラック性両立、及び絶縁層のリソグラフィー時における解像度向上の観点から、０．５ｍｏｌ％以上が好ましく、１．０ｍｏｌ％以上がより好ましく、１．５ｍｏｌ％以上がさらに好ましい。また、吸湿によるリーク電流の増加を防ぐ観点から、２０ｍｏｌ％以下が好ましく、１５ｍｏｌ％以下がより好ましく、１０ｍｏｌ％以下がさらに好ましい。リーク電流とは、回路上で意図しない箇所へ流れる漏れ出しの電流であり、ＦＥＴを低消費電力で駆動させるためには、リーク電流の値を小さくする必要がある。リーク電流値は、３０ｐＡ以下が好ましく、２０ｐＡ以下がより好ましく、１０ｐＡ以下がさらに好ましい。
　一般式（３）で表されるシラン化合物としては、具体的には、カルボキシル基又はそれらの誘導体を持つものとして、ジメトキシメチルシリルメチルコハク酸、ジエトキシメチルシリルメチルコハク酸、ジメトキシフェニルシリルメチルコハク酸、ジエトキシフェニルシリルメチルコハク酸、トリメトキシシリルメチルコハク酸、トリエトキシシリルメチルコハク酸、２－ジメトキシメチルシリルエチルコハク酸、２－ジエトキシメチルシリルエチルコハク酸、２－ジメトキシフェニルシリルエチルコハク酸、２－ジエトキシフェニルシリルエチルコハク酸、２－トリメトキシシリルエチルコハク酸、２－トリエトキシシリルエチルコハク酸、３－ジメトキシメチルシリルプロピルコハク酸、３－ジエトキシメチルシリルプロピルコハク酸、３－ジメトキシフェニルシリルプロピルコハク酸、３－ジエトキシフェニルシリルプロピルコハク酸、３－トリメトキシシリルプロピルコハク酸、３－トリエトキシシリルプロピルコハク酸、４－ジメトキシメチルシリルブチルコハク酸、４－ジエトキシメチルシリルブチルコハク酸、４－ジメトキシフェニルシリルブチルコハク酸、４－ジエトキシフェニルシリルブチルコハク酸、４－トリメトキシシリルブチルコハク酸、４－トリエトキシシリルブチルコハク酸、５－ジメトキシメチルシリルペンチルコハク酸、５－ジエトキシメチルシリルペンチルコハク酸、５－ジメトキシフェニルシリルペンチルコハク酸、５－ジエトキシフェニルシリルペンチルコハク酸、５－トリメトキシシリルペンチルコハク酸、５－トリエトキシシリルペンチルコハク酸、６－ジメトキシメチルシリルヘキシルコハク酸、６－ジエトキシメチルシリルヘキシルコハク酸、６－ジメトキシフェニルシリルヘキシルコハク酸、６－ジエトキシフェニルシリルヘキシルコハク酸、６－トリメトキシシリルヘキシルコハク酸、６－トリエメトキシシリルヘキシルコハク酸、これらコハク酸構造を有する化合物の無水物、及びこれらコハク酸がグルタル酸となった化合物由来の構造単位が挙げられる。
　スルホ基又はそれらの誘導体を持つものとして、５－ジメトキシメチルシリルペンタン－１，２－ジスルホン酸、５－ジエトキシメチルシリルペンタン－１，２－ジスルホン酸、５－ジメトキシフェニルシリルペンタン－１，２－ジスルホン酸、５－ジエトキシフェニルシリルペンタン－１，２－ジスルホン酸、５－トリメトキシシリルペンタン－１，２－ジスルホン酸、５－トリエトキシシリルペンタン－１，２－ジスルホン酸及びこれらのメチルエステル、エチルエステル、ｎ－プロピルエステル、イソプロピルエステル、ｎ－ブチルエステル、ｓｅｃ－ブチルエステル加えてｔ－ブチルエステル由来の構造単位が挙げられる。
　チオール基又はそれらの誘導体を持つものとして、３－（３－ジメトキシメチルシリルプロピロキシ）プロパン－１，２－ジチオール、３－（３－ジエトキシメチルシリルプロピロキシ）プロパン－１，２－ジチオール、３－（３－ジメトキシフェニルシリルプロピロキシ）プロパン－１，２－ジチオール、３－（３－ジエトキシフェニルシリルプロピロキシ）プロパン－１，２－ジチオール、３－（３－トリメトキシシリルプロピロキシ）プロパン－１，２－ジチオール、３－（３－トリエトキシシリルプロピロキシ）プロパン－１，２－ジチオール及びこれらのメチルチオエーテル、エチルチオエーテル、ｎ－プロピルチオエーテル、イソプロピルチオエーテル、ｎ－ブチルチオエーテル、ｓｅｃ－ブチルチオエーテル加えてｔ－ブチルチオエーテル由来の構造単位が挙げられる。
　フェノール性水酸基又はそれらの誘導体を持つものとして、３－ジメトキシメチルシリルプロピル基、３－ジエトキシメチルシリルプロピル基、３－ジメトキシフェニルシリルプロピル基、３－ジエトキシフェニルシリルプロピル基、３－トリメトキシシリルプロピル基又は３－トリエトキシシリルプロピル基を有するカテコール、レソルシノール、ヒドロキノン又はフロログルシノール、及びこれらのメチルエーテル、エチルエーテル、ｎ－プロピルエーテル、イソプロピルエーテル、ｎ－ブチルエーテル、ｓｅｃ－ブチルエーテル加えてｔ－ブチルエーテル由来の構造単位が挙げられる。
　カルボキシル基、スルホ基、チオール基、フェノール性水酸基又はそれらの誘導体の内、異なる種類の基をそれぞれ一つずつ含むものとして、１－カルボキシル－２－スルホ－５－トリメトキシシリルペンタン、１－カルボキシル－２－メルカプト－５－トリメトキシシリルペンタン、１－スルホ－２－メルカプト－５－トリメトキシシリルペンタン、１－カルボキシル－２－ヒドロキシ－４－トリメトキシシリルベンゼン、１－スルホ－２－ヒドロキシ－４－トリメトキシシリルベンゼン、１－メルカプト－２－ヒドロキシ－４－トリメトキシシリルベンゼン及びこれら置換基の位置が異なる位置異性体、加えてこれらのメチル（チオ）エステル、エチル（チオ）エステル、ｎ－プロピル（チオ）エステル、イソプロピル（チオ）エステル、ｎ－ブチル（チオ）エステル、ｓｅｃ－ブチル（チオ）エステル、ｔ－ブチル（チオ）エステル、メチル（チオ）エーテル、エチル（チオ）エーテル、ｎ－プロピル（チオ）エーテル、イソプロピル（チオ）エーテル、ｎ－ブチル（チオ）エーテル、ｓｅｃ－ブチル（チオ）エーテル、ｔ－ブチル（チオ）エーテル、環状（チオ）エステル及び環状（チオ）エーテル由来の構造単位が挙げられる
　中でも、半導体溶液の塗布性向上、低ヒステリシス及びゲート絶縁層の耐クラック性の観点から、カルボキシル基又はその誘導体を少なくとも二つ、若しくは環状の酸無水物基を少なくとも一つ有するシラン化合物由来の構造単位が好ましく、コハク酸、コハク酸無水物構造又はそれらの誘導体を有するシラン化合物由来の構造単位がより好ましく、コハク酸又はコハク酸無水物構造をするシラン化合物由来の構造単位がさらに好ましく、３－ジメトキシメチルシリルプロピルコハク酸、３－ジエトキシメチルシリルプロピルコハク酸、３－ジメトキシフェニルシリルプロピルコハク酸、３－ジエトキシフェニルシリルプロピルコハク酸、３－トリメトキシシリルプロピルコハク酸、３－トリエトキシシリルプロピルコハク酸及びこれらの無水物由来の構造単位がさらに好ましく、３－トリメトキシシリルプロピルコハク酸、３－トリエトキシシリルプロピルコハク酸及びこれらの無水物由来の構造単位が特に好ましい。
　ゲート絶縁層中のポリシロキサンは、さらに、架橋構造の導入による耐クラック性向上の観点から、一般式（６）で表されるシラン化合物を重合成分として含むことが好ましい。
　Ｂ１Ｒ１０ ｊＳｉ（ＯＲ１１）２－ｊ　（６）
　一般式（６）において、Ｒ１０は、水素原子、アルキル基、複素環基、アリール基、またはアルケニル基を表す。Ｒ１１は、水素原子、アルキル基、アシル基またはアリール基を表す。ｊは０又は１を表す。Ｂ１は、アクリル基及び／又はメタクリル基同士の付加反応構造を含む有機基を表す。
　Ｒ１０におけるアルキル基、複素環基、アリール基、アルケニル基、Ｒ１１におけるアルキル基、アシル基、アリール基とは、前述に記載した通りである。
　アクリル基及び／又はメタクリル基同士の付加反応構造を含む有機基とは、一般式（６）で表されるシラン化合物である、アクリル基及び／又はメタクリル基を有するシラン化合物に含まれるアクリル基及び／又はメタクリル基が、アクリル基及び／又はメタクリル基と付加反応したものである。付加反応は、光又は熱によるラジカル重合に伴う架橋反応である。
　一般式（６）で表されるシラン化合物を重合成分とするポリシロキサンにおいて、全シラン構造単位に占める、一般式（６）で表されるシラン化合物に由来する構造単位の含有比率は、耐クラック性向上の観点から、５ｍｏｌ％以上が好ましく、１５ｍｏｌ％以上がより好ましく、２５ｍｏｌ％以上がさらに好ましい。また、架橋密度が過剰に高い場合、フォトリソグラフィ工程における現像等のウェットプロセスで膜が膨潤し、パターンの解像度が低下する。これを防ぐ観点から、５０ｍｏｌ％以下が好ましく、４５ｍｏｌ％以下がより好ましく、４０ｍｏｌ％以下がさらに好ましい。
　一般式（６）で表されるシラン化合物として具体的に、３－アクリロキシプロピルジメトキシメチルシラン、３－メタクリロキシプロピルジメトキシメチルシラン、３－アクリロキシプロピルジエトキシメチルシラン、３－メタクリロキシプロピルジエトキシメチルシラン、３－アクリロキシプロピルジメトキシフェニルシラン、３－メタクリロキシプロピルジメトキシフェニルシラン、３－アクリロキシプロピルジエトキシフェニルシラン、３－メタクリロキシプロピルジエトキシフェニルシラン、３－アクリロキシプロピルトリメトキシシラン、３－メタクリロキシプロピルトリメトキシシラン、３－アクリロキシプロピルトリエトキシシラン、３－メタクリロキシプロピルトリエトキシシラン、４－アクリロキシブチルジメトキシメチルシラン、４－メタクリロキシブチルジメトキシメチルシラン、４－アクリロキシブチルジエトキシメチルシラン、４－メタクリロキシブチルジエトキシメチルシラン、４－アクリロキシブチルジメトキシフェニルシラン、４－メタクリロキシブチルジメトキシフェニルシラン、４－アクリロキシブチルジエトキシフェニルシラン、４－メタクリロキシブチルジエトキシフェニルシラン、４－アクリロキシブチルトリメトキシシラン、４－メタクリロキシブチルトリメトキシシラン、４－アクリロキシブチルトリエトキシシラン、４－メタクリロキシブチルトリエトキシシラン、５－アクリロキシペンチルジメトキシメチルシラン、５－メタクリロキシペンチルジメトキシメチルシラン、５－アクリロキシペンチルジエトキシメチルシラン、５－メタクリロキシペンチルジエトキシメチルシラン、５－アクリロキシペンチルジメトキシフェニルシラン、５－メタクリロキシペンチルジメトキシフェニルシラン、５－アクリロキシペンチルジエトキシフェニルシラン、５－メタクリロキシペンチルジエトキシフェニルシラン、５－アクリロキシペンチルトリメトキシシラン、５－メタクリロキシペンチルトリメトキシシラン、５－アクリロキシペンチルトリエトキシシラン、５－メタクリロキシペンチルトリエトキシシラン、６－アクリロキシヘキシルジメトキシメチルシラン、６－メタクリロキシヘキシルジメトキシメチルシラン、６－アクリロキシヘキシルジエトキシメチルシラン、６－メタクリロキシヘキシルジエトキシメチルシラン、６－アクリロキシヘキシルジメトキシフェニルシラン、６－メタクリロキシヘキシルジメトキシフェニルシラン、６－アクリロキシヘキシルジエトキシフェニルシラン、６－メタクリロキシヘキシルジエトキシフェニルシラン、６－アクリロキシヘキシルトリメトキシシラン、６－メタクリロキシヘキシルトリメトキシシラン、６－アクリロキシヘキシルトリエトキシシラン、６－メタクリロキシヘキシルトリエトキシシラン由来の構造がアクリル基及び／又はメタクリル基同士で付加反応した構造単位が挙げられる。
　中でも、付加反応の反応性の観点から、３－アクリロキシプロピルジメトキシメチルシラン、３－メタクリロキシプロピルジメトキシメチルシラン、３－アクリロキシプロピルジエトキシメチルシラン、３－メタクリロキシプロピルジエトキシメチルシラン、３－アクリロキシプロピルジメトキシフェニルシラン、３－メタクリロキシプロピルジメトキシフェニルシラン、３－アクリロキシプロピルジエトキシフェニルシラン、３－メタクリロキシプロピルジエトキシフェニルシラン、３－アクリロキシプロピルトリメトキシシラン、３－メタクリロキシプロピルトリメトキシシラン、３－アクリロキシプロピルトリエトキシシラン、３－メタクリロキシプロピルトリエトキシシラン由来の構造が付加反応した構造単位が好ましく、３－アクリロキシプロピルトリメトキシシラン、３－メタクリロキシプロピルトリメトキシシラン、３－アクリロキシプロピルトリエトキシシラン、３－メタクリロキシプロピルトリエトキシシラン由来の構造が付加反応した構造単位がより好ましい。
　ゲート絶縁層中のポリシロキサンは、さらに、高い絶縁性と耐クラック性を両立させる観点から、一般式（３）及び（６）以外で表されるシラン化合物に由来する構造単位を１種以上組み合わせることが好ましい。本発明でいう絶縁性とは、電気の通しにくさの指標であり、体積抵抗率が１０８Ω・ｃｍ以上であることを指す。
　ゲート絶縁層に含まれるポリシロキサンは、例えば次の方法で得ることができる。溶媒中に全シラン化合物を溶解し、ここに酸触媒および水を１～１８０分かけて添加した後、１５～８０℃で１～１８０分加水分解反応させる。加水分解反応時の温度は、１５～５５℃がより好ましい。この反応液を、５０℃以上、溶媒の沸点以下で１～１００時間加熱し、縮合反応を行うことにより、ポリシロキサンを得ることができる。
　また、加水分解における各種条件は、反応スケール、反応容器の大きさ、形状などを考慮して、例えば、酸濃度、反応温度、反応時間などを設定することによって、目的とする用途に適した物性を得ることができる。
　シラン化合物の加水分解反応に利用される酸触媒としては、蟻酸、蓚酸、塩酸、硫酸、酢酸、トリフルオロ酢酸、リン酸、ポリリン酸、多価カルボン酸あるいはその無水物、イオン交換樹脂などの酸触媒が挙げられる。酸触媒の含有量は、ポリシロキサンの共重合成分である全シラン化合物１００質量部に対して０．０５質量部以上が好ましく、０．１質量部以上がより好ましい。また、１０質量部以下が好ましく、５質量部以下がより好ましい。酸触媒の含有量が、０．０５質量部以上であれば加水分解反応が十分進行し、また、１０質量部以下であれば、急激な反応を抑制することができる。
　加水分解反応に用いられる溶媒としては、有機溶媒が好ましく、エタノール、プロパノール、ブタノール、３－メチル－３－メトキシ－１－ブタノールなどのアルコール類、エチレングリコール、プロピレングリコールなどのグリコール類、エチレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノブチルエーテル、ジエチルエーテルなどのエーテル類、メチルイソブチルケトン、ジイソブチルケトンなどのケトン類、ジメチルホルムアミド、ジメチルアセトアミドなどのアミド類、エチルアセテート、エチルセロソルブアセテート、３－メチル－３－メトキシ－１－ブタノールアセテートなどのアセテート類、トルエン、キシレン、ヘキサン、シクロヘキサンなどの芳香族あるいは脂肪族炭化水素のほか、γ－ブチロラクトン、Ｎ－メチル－２－ピロリドン、ジメチルスルホキシドなどを挙げることができる。溶媒の量は、ポリシロキサンの共重合成分である全シラン化合物１００質量部に対して、５０質量部以上５００質量部以下の範囲が好ましい。５０質量部以上であれば、急激な反応を抑制でき、５００質量部以下であれば、加水分解を十分進行させることができる。
　また、加水分解に用いられる水としては、イオン交換水が好ましい。水の量は、任意に選択可能であるが、シラン化合物中のアルコキシル基と当量モルの水に加えて、エポキシ基と当量モル以上の水を添加するのがよい。ポリシロキサンの重合度を上げるために、再加熱もしくは塩基触媒の添加を行うことも可能である。
　ポリシロキサンが一般式（３）及び／又は（６）で表されるシラン化合物に由来する構造単位を含むことは、元素分析、核磁気共鳴分析、赤外分光分析等の各種有機分析手法を単独又は複数組み合わせることにより判定することができる。
　ゲート絶縁層に用いられる材料は、さらに金属原子および酸素原子の結合を含む金属化合物を含んでいても良い。金属原子および酸素原子の結合を含む金属化合物は、特に制限はなく、例えば金属酸化物、金属水酸化物、金属キレート化合物等が例示される。特に、一般式（７）で表される金属キレートが好ましい。金属化合物に含まれる金属原子は、特に限定されないが、マグネシウム、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、ジルコニウム、ルテニウム、パラジウム、インジウム、ハフニウム、白金などが挙げられる。中でも、入手容易性、コスト、金属キレートの安定性の点からアルミニウムが好ましい。
　Ｒ１２ ｘＭ（ＯＲ１３）ｙ－ｘ　（７）
　ここで、Ｒ１２は１価の２座配位子を示す。Ｒ１２が複数存在する場合、それぞれのＲ１２は同じでも異なっていてもよい。Ｒ１３は水素、アルキル基、アシル基またはアリール基を示す。Ｒ１３が複数存在する場合、それぞれのＲ１３は同じでも異なっていてもよい。Ｍはｙ価の金属原子を示す。ｙは１～６である。ｘは１～ｙの整数を示す。
　Ｒ１２で表される１価の２座配位子とは、配位の対象となる金属に対して共有結合する基と配位結合する基をそれぞれ一つずつ有する化合物を示す。共有結合する基としては、ヒドロキシル基、メルカプト基、カルボキシル基などの脱プロトンされることにより金属原子との共有結合が可能になる基が挙げられる。配位結合する基としては、カルボニル基、チオカルボニル基、ニトリル基、アミノ基、イミノ基、ホスフィンオキサイド基などが挙げられる。Ｒ１２の炭素数は、特に限定されないが、膜形成時の熱分解性の観点から、３以上２０以下が好ましく、より好ましくは３以上１２以下である。
　Ｒ１３におけるアルキル基とは、例えば、メチル基、エチル基、ｎ－プロピル基、イソプロピル基、ｎ－ブチル基、ｓｅｃ－ブチル基、ｔｅｒｔ－ブチル基、シクロプロピル基、シクロヘキシル基、ノルボルニル基、アダマンチル基などの飽和脂肪族炭化水素基を示し、これは置換基を有していても有していなくてもよい。置換基を有している場合の置換基としては特に制限はなく、例えば、アルコキシ基、アリール基等を挙げることができる。これらはさらに置換基を有していてもよい。また、アルキル基の炭素数は、特に限定されないが、入手の容易性やコストの点から、１以上２０以下が好ましく、より好ましくは１以上８以下である。
　Ｒ１３におけるアシル基とは、アセチル基、ヘキサノイル基、ベンゾイル基など、カルボニル結合の一方を脂肪族炭化水素基または芳香族基で置換した官能基を示し、この脂肪族炭化水素基または芳香族基は置換基を有していても有していなくてもよい。アシル基の炭素数は、特に限定されないが、２以上４０以下の範囲が好ましい。
　Ｒ１３におけるアリール基とは、例えば、フェニル基、ナフチル基、ビフェニル基、アントラセニル基、フェナントリル基、ターフェニル基、ピレニル基などの芳香族炭化水素基；およびフラニル基、チオフェニル基、ベンゾフラニル基、ジベンゾフラニル基、ピリジル基、キノリニル基などの芳香族複素環基を示し、これは置換基を有していても有していなくてもよい。アリール基の炭素数は、特に限定されないが、３～４０の範囲が好ましい。
　また上記で置換基として挙げたアルコキシ基とは、例えば、メトキシ基、エトキシ基、プロポキシ基など、エーテル結合の一方を脂肪族炭化水素基で置換した官能基を示し、この脂肪族炭化水素基は置換基を有していても有していなくてもよい。アルコキシ基の炭素数は、特に限定されないが、１以上２０以下の範囲が好ましい。
　ｙ価の金属原子としては、金属キレートを形成するものであれば特に限定されないが、マグネシウム、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、ジルコニウム、ルテニウム、パラジウム、インジウム、ハフニウム、白金などが挙げられる。ｙは１～６であり、金属原子の種類に応じて定まる値である。中でも、入手容易性やコストの点からアルミニウム、チタン、ジルコニウムおよびインジウムからなる群より選ばれた金属が好ましい。
　金属キレートの中でも安定性に優れる下記一般式（８）で表されるアルミニウムキレートが好ましい。
　Ｒ１４ ３Ａｌ　（８）
　ここで、Ｒ１４は一般式（７）におけるＲ１２と同じであり、それぞれのＲ１４は同じでも異なっていてもよい。
　一般式（７）および（８）において、Ｒ１４で表される１価の２座配位子として、低コストで入手でき、安定なキレート形成を可能とすることから、βジケトン由来の基またはβケトエステル由来の基が特に好ましい。
　βジケトンとしては、具体的には２，４－ペンタンジオン、２，４－ヘキサンジオン、２，４－ヘプタンジオン、３，５－ヘプタンジオン、２，４－オクタンジオン、３，５－オクタンジオン、２，４－デカンジオン、２，４－ドデカンジオン、２，６－ジメチル－３，５－ヘプタンジオン、２，２，６－トリメチル－３，５－ヘプタンジオン、２，２，６，６－テトラメチル－３，５－ヘプタンジオン、２，２，６，６－テトラメチル－３，５－オクタンジオン、３－メチル－２，４－ペンタンジオン、３－エチル－３，５－ヘプタンジオン、ベンゾイルアセトン、ジベンゾイルメタン、１－（ピリジル－２－イル）－１，３－ブタンジオン、１－（ピリジル－２－イル）－２，５－ペンタンジオン、１－アミノ－２，４－ペンタンジオンなどが挙げられる。
　βケトエステルとしては、具体的にはメチルアセトアセテート、エチルアセトアセテート、イソプロピルアセトアセテート、ｔ－ブチルアセトアセテート、ｎ－ブチルアセトアセテート、フェニルアセトアセテート、エチルプロパノイルアセテート、エチルブタノイルアセテート、エチルペンタノイルアセテート、エチルヘキサノイルアセテート、エチルオクタノイルアセテート、エチルデカノイルアセテート、エチルドデカノイルアセテート、エチル－２－メチルプロパノイルアセテート、エチル－２，２－ジメチルブタノイルアセテート、エチルベンゾイルアセテート、エチル－ｐ－アニソイルアセテート、エチル－２－ピリジロイルアセテート、エチルアクリリルアセテート、１－アミノブタノイルアセテート、エチル－α－アセチルプロパネートなどが挙げられる。
　一般式（８）で表されるアルミニウムキレートにおいて、溶媒中へのキレートの溶解性や組成物の安定性を考慮すると、３つのＲ１４のうち少なくとも１つが他の２つとは異なることが好ましい。同様の理由で、Ｒ１４の少なくとも一つがβケトエステルであることが好ましい。
　上記のような金属キレートとして、具体的には以下のような例が挙げられる。アルミニウムキレートとしては、ジエトキシアルミニウム（２，４－ペンタンジオナート）、ジイソプロポキシアルミニウム（２，４－ペンタンジオナート）、ジエトキシアルミニウム（２，４－ヘキサンジオナート）、ジエトキシアルミニウム（３，５－ヘキサンジオナート）、ジエトキシアルミニウム（２，４－オクタンジオナート）、ジエトキシアルミニウムベンゾイルアセトナート、ジエトキシアルミニウム（１－（ピリジル－２－イル）－１，３－ブタンジオナート）、ジエトキシアルミニウムメチルアセトアセテート、ジイソプロポキシアルミニウムメチルアセトアセテート、ジエトキシアルミニウムエチルアセトアセテート、ジエトキシアルミニウムイソプロピルアセトアセテート、ジエトキシアルミニウム－ｔ－ブチルアセトアセテート、ジエトキシアルミニウムエチルブタノイルアセテート、ジエトキシアルミニウムエチルベンゾイルアセテート、エトキシアルミニウムビス（２，４－ペンタンジオナート）、イソプロポキシアルミニウムビス（２，４－ペンタンジオナート）、エトキシアルミニウムビス（２，４－ヘキサンジオナート）、エトキシアルミニウムビス（３，５－ヘキサンジオナート）、エトキシアルミニウムビス（２，４－オクタンジオナート）、エトキシアルミニウムビス（ベンゾイルアセトナート）、エトキシアルミニウムビス（１－（ピリジル－２－イル）－１，３－ブタンジオナート）、エトキシアルミニウムビス（エチルアクリリルアセテート）、エトキシアルミニウムビス（メチルアセトアセテート）、イソプロポキシアルミニウムビス（メチルアセトアセテート）、エトキシアルミニウムビス（エチルアセトアセテート）、エトキシアルミニウムビス（イソプロピルアセトアセテート）、エトキシアルミニウムビス（ｔ－ブチルアセトアセテート）、エトキシアルミニウムビス（エチルブタノイルアセテート）、エトキシアルミニウムビス（エチルベンゾイルアセテート）、エトキシアルミニウムビス（エチルアクリリルアセテート）、アルミニウムトリス（２，４－ペンタンジオナート）、アルミニウムトリス（１，１，３－トリフルオロ－２，４－ペンタンジオナート）、アルミニウムトリス（２，４－ヘキサンジオナート）、アルミニウムトリス（３，５－ヘキサンジオナート）、アルミニウムトリス（２，４－オクタンジオナート）、アルミニウムトリス（ベンゾイルアセトナート）、アルミニウムトリス（１－（ピリジン－２－イル）－１，３－ブタンジオナート）、アルミニウムトリス（２，６－ジメチル－３，５－ヘプタンジオナート）、アルミニウムトリス（２，２，６－トリメチル－３，５－ヘプタンジオナート）、アルミニウムトリス（２，２，６，６－テトラメチル－３，５－オクタンジオナート）、アルミニウムトリス（１－アミノ－２，４－ペンタンジオナート）、アルミニウムトリス（メチルアセトアセテート）、アルミニウムトリス（エチルアセトアセテート）、アルミニウムトリス（イソプロピルアセトアセテート）、アルミニウムトリス（ｔ－ブチルアセトアセテート）、アルミニウムトリス（エチルブタノイルアセテート）、アルミニウムトリス（エチルペンタノイルアセテート）、アルミニウムトリス（エチル－２－メチルプロパノイルアセテート）、アルミニウムトリス（エチルベンゾイルアセテート）、アルミニウムトリス（エチル－２－ピリジロイルアセテート）、アルミニウムトリス（１－アミノブタノイルアセテート）、アルミニウムトリス（エチル－α－アセチルプロパネート）、アルミニウムトリス（エチルアクリリルアセテート）、エトキシアルミニウムモノ（エチルアセトアセテート）モノ（イソプロピルアセトアセテート）、エトキシアルミニウムモノ（エチルアセトアセテート）モノ（３，５－ヘキサンジオナート）、アルミニウムビス（エチルアセトアセテート）モノ（イソプロピルアセトアセテート）、アルミニウムビス（エチルアセトアセテート）モノ（３，５－ヘキサンジオナート）、アルミニウムトリス（ジエチルマロネート）、アルミニウムトリス（ジオクチルマロネート）、アルミニウムトリス（ジエチル（メチルマロネート））、アルミニウムトリス（ジエチル（フェニルマロネート））、アルミニウムトリス（エチルチオアセトアセテート）、アルミニウムトリス（２－アセチルフェノラート）、アルミニウムトリス（２－（ピリジン－２－イル）フェノラート）などが挙げられる。
　ジルコニウムキレートとしては、トリスエトキシジルコニウム（２，４－ペンタンジオナート）、トリスイソプロポキシジルコニウム（２，４－ペンタンジオナート）、トリスエトキシジルコニウム（２，４－ヘキサンジオナート）、トリスエトキシジルコニウム（３，５－ヘキサンジオナート）、トリスエトキシジルコニウムベンゾイルアセトナート、トリスエトキシジルコニウムメチルアセトアセテート、トリスイソプロポキシジルコニウムメチルアセトアセテート、トリスエトキシジルコニウムエチルアセトアセテート、トリスエトキシジルコニウムイソプロピルアセトアセテート、トリスエトキシジルコニウム－ｔ－ブチルアセトアセテート、トリスエトキシジルコニウムエチルブタノイルアセテート、トリスエトキシジルコニウムエチルベンゾイルアセテート、ジエトキシジルコニウムビス（２，４－ペンタンジオナート）、ジイソプロポキシジルコニウムビス（２，４－ペンタンジオナート）、ジエトキシジルコニウムビス（２，４－ヘキサンジオナート）、ジエトキシジルコニウムビス（３，５－ヘキサンジオナート）、ジエトキシジルコニウムビス（ベンゾイルアセトナート）、ジエトキシジルコニウムビス（メチルアセトアセテート）、ジイソプロポキシジルコニウムビス（メチルアセトアセテート）、ジエトキシジルコニウムビス（エチルアセトアセテート）、ジエトキシジルコニウムビス（イソプロピルアセトアセテート）、ジエトキシジルコニウムビス（ｔ－ブチルアセトアセテート）、ジエトキシジルコニウムビス（エチルブタノイルアセテート）、ジエトキシジルコニウムビス（エチルベンゾイルアセテート）、エトキシジルコニウムトリス（２，４－ペンタンジオナート）、イソプロポキシジルコニウムトリス（２，４－ペンタンジオナート）、エトキシジルコニウムトリス（２，４－ヘキサンジオナート）、エトキシジルコニウムトリス（３，５－ヘキサンジオナート）、エトキシジルコニウムトリス（ベンゾイルアセトナート）、エトキシジルコニウムトリス（メチルアセトアセテート）、イソプロポキシジルコニウムトリス（メチルアセトアセテート）、エトキシジルコニウムトリス（エチルアセトアセテート）、エトキシジルコニウムトリス（イソプロピルアセトアセテート）、エトキシジルコニウムトリス（ｔ－ブチルアセトアセテート）、エトキシジルコニウムトリス（エチルブタノイルアセテート）、エトキシジルコニウムトリス（エチルベンゾイルアセテート）、ジルコニウムテトラキス（２，４－ペンタンジオナート）、ジルコニウムテトラキス（２，４－ヘキサンジオナート）、ジルコニウムテトラキス（３，５－ヘキサンジオナート）、ジルコニウムテトラキス（ベンゾイルアセトナート）、ジルコニウムテトラキス（２，６－ジメチル－３，５－ヘプタンジオナート）、ジルコニウムテトラキス（２，２，６－トリメチル－３，５－ヘプタンジオナート）、ジルコニウムテトラキス（メチルアセトアセテート）、ジルコニウムテトラキス（エチルアセトアセテート）、ジルコニウムテトラキス（イソプロピルアセトアセテート）、ジルコニウムテトラキス（ｔ－ブチルアセトアセテート）、ジルコニウムテトラキス（エチルブタノイルアセテート）、ジルコニウムテトラキス（エチル－２－メチルプロパノイルアセテート）、ジルコニウムテトラキス（エチルベンゾイルアセテート）、ジルコニウムテトラキス（ジエチルマロネート）、ジルコニウムテトラキス（ジエチル（メチルマロネート））、エトキシジルコニウムビス（エチルアセトアセテート）モノ（イソプロピルアセトアセテート）、エトキシジルコニウムビス（エチルアセトアセテート）モノ（３，５－ヘキサンジオナート）、ジルコニウムビス（エチルアセトアセテート）ビス（イソプロピルアセトアセテート）、ジルコニウムトリス（エチルアセトアセテート）モノ（３，５－ヘキサンジオナート）などが挙げられる。
　チタンキレートとしては、トリスエトキシチタン（２，４－ペンタンジオナート）、トリスイソプロポキシチタン（２，４－ペンタンジオナート）、トリスエトキシチタン（２，４－ヘキサンジオナート）、トリスエトキシチタン（３，５－ヘキサンジオナート）、トリスエトキシチタンベンゾイルアセトナート、トリスエトキシチタンメチルアセトアセテート、トリスイソプロポキシチタンメチルアセトアセテート、トリスエトキシチタンエチルアセトアセテート、トリスエトキシチタンイソプロピルアセトアセテート、トリスエトキシチタンｔ－ブチルアセトアセテート、トリスエトキシチタンエチルブタノイルアセテート、トリスエトキシチタンエチルベンゾイルアセテート、ジエトキシチタンビス（２，４－ペンタンジオナート）、ジイソプロポキシチタンビス（２，４－ペンタンジオナート）、ジエトキシチタンビス（２，４－ヘキサンジオナート）、ジエトキシチタンビス（３，５－ヘキサンジオナート）、ジエトキシチタンビス（ベンゾイルアセトナート）、ジエトキシチタンビス（メチルアセトアセテート）、ジイソプロポキシチタンビス（メチルアセトアセテート）、ジエトキシチタンビス（エチルアセトアセテート）、ジエトキシチタンビス（イソプロピルアセトアセテート）、ジエトキシチタンビス（ｔ－ブチルアセトアセテート）、ジエトキシチタンビス（エチルブタノイルアセテート）、ジエトキシチタンビス（エチルベンゾイルアセテート）、エトキシチタントリス（２，４－ペンタンジオナート）、イソプロポキシチタントリス（２，４－ペンタンジオナート）、エトキシチタントリス（２，４－ヘキサンジオナート）、エトキシチタントリス（３，５－ヘキサンジオナート）、エトキシチタントリス（ベンゾイルアセトナート）、エトキシチタントリス（メチルアセトアセテート）、イソプロポキシチタントリス（メチルアセトアセテート）、エトキシチタントリス（エチルアセトアセテート）、エトキシチタントリス（イソプロピルアセトアセテート）、エトキシチタントリス（ｔ－ブチルアセトアセテート）、エトキシチタントリス（エチルブタノイルアセテート）、エトキシチタントリス（エチルベンゾイルアセテート）、チタンテトラキス（２，４－ペンタンジオナート）、チタンテトラキス（２，４－ヘキサンジオナート）、チタンテトラキス（３，５－ヘキサンジオナート）、チタンテトラキス（ベンゾイルアセトナート）、チタンテトラキス（２，６－ジメチル－３，５－ヘプタンジオナート）、チタンテトラキス（２，２，６－トリメチル－３，５－ヘプタンジオナート）、チタンテトラキス（メチルアセトアセテート）、チタンテトラキス（エチルアセトアセテート）、チタンテトラキス（イソプロピルアセトアセテート）、チタンテトラキス（ｔ－ブチルアセトアセテート）、チタンテトラキス（エチルブタノイルアセテート）、チタンテトラキス（エチル－２－メチルプロパノイルアセテート）、チタンテトラキス（エチルベンゾイルアセテート）、チタンテトラキス（ジエチルマロネート）、チタンテトラキス（ジオクチルマロネート）、チタンテトラキス（ジエチル（メチルマロネート））、エトキシチタンビス（エチルアセトアセテート）モノ（３，５－ヘキサンジオナート）、チタンビス（エチルアセトアセテート）ビス（イソプロピルアセトアセテート）、チタントリス（エチルアセトアセテート）モノ（３，５－ヘキサンジオナート）などが挙げられる。
　インジウムキレートとしては、ジエトキシインジウム（２，４－ペンタンジオナート）、ジイソプロポキシインジウム（２，４－ペンタンジオナート）、ジエトキシインジウム（２，４－ヘキサンジオナート）、ジエトキシインジウム（３，５－ヘキサンジオナート）、ジエトキシインジウムベンゾイルアセトナート、ジエトキシインジウムメチルアセトアセテート、ジイソプロポキシインジウムメチルアセトアセテート、ジエトキシインジウムエチルアセトアセテート、ジエトキシインジウムイソプロピルアセトアセテート、ジエトキシインジウムｔ－ブチルアセトアセテート、ジエトキシインジウムエチルブタノイルアセテート、ジエトキシインジウムエチルベンゾイルアセテート、エトキシインジウムビス（２，４－ペンタンジオナート）、イソプロポキシインジウムビス（２，４－ペンタンジオナート）、エトキシインジウムビス（２，４－ヘキサンジオナート）、エトキシインジウムビス（３，５－ヘキサンジオナート）、エトキシインジウムビス（ベンゾイルアセトナート）、エトキシインジウムビス（メチルアセトアセテート）、イソプロポキシインジウムビス（メチルアセトアセテート）、エトキシインジウムビス（エチルアセトアセテート）、エトキシインジウムビス（イソプロピルアセトアセテート）、エトキシインジウムビス（ｔ－ブチルアセトアセテート）、エトキシインジウムビス（エチルブタノイルアセテート）、エトキシインジウムビス（エチルベンゾイルアセテート）、インジウムトリス（２，４－ペンタンジオナート）、インジウムトリス（２，４－ヘキサンジオナート）、インジウムトリス（３，５－ヘキサンジオナート）、インジウムトリス（ベンゾイルアセトナート）、インジウムトリス（２，６－ジメチル－３，５－ヘプタンジオナート）、インジウムトリス（２，２，６－トリメチル－３，５－ヘプタンジオナート）、インジウムトリス（メチルアセトアセテート）、インジウムトリス（エチルアセトアセテート）、インジウムトリス（イソプロピルアセトアセテート）、インジウムトリス（ｔ－ブチルアセトアセテート）、インジウムトリス（エチルブタノイルアセテート）、インジウムトリス（エチル－２－メチルプロパノイルアセテート）、インジウムトリス（エチルベンゾイルアセテート）、インジウムトリス（ジエチルマロネート）、インジウムトリス（ジオクチルマロネート）、インジウムトリス（ジエチル（メチルマロネート））などが挙げられる。
　マグネシウムキレートとしては、マグネシウムビス（２，４－ペンタンジオナート）、マグネシウムビス（エチルアセトアセテート）などが挙げられる。
　クロムキレートとしては、クロムトリス（２，４－ペンタンジオナート）、クロムトリス（エチルアセトアセテート）などが挙げられる。
　マンガンキレートとしては、マンガン（II）ビス（２，４－ペンタンジオナート）、マンガン（II）ビス（エチルアセトアセテート）、マンガン（III）トリス（２，４－ペンタンジオナート）、マンガン（III）トリス（エチルアセトアセテート）などが挙げられる。
　コバルトキレートとしては、コバルトトリス（２，４－ペンタンジオナート）、コバルトトリス（エチルアセトアセテート）などが挙げられる。
　ニッケルキレートとしては、ニッケルビス（２，４－ペンタンジオナート）、ニッケルビス（エチルアセトアセテート）などが挙げられる。
　銅キレートとしては、銅ビス（２，４－ペンタンジオナート）、銅ビス（エチルアセトアセテート）などが挙げられる。
　亜鉛キレートとしては、亜鉛ビス（２，４－ペンタンジオナート）、亜鉛ビス（エチルアセトアセテート）などが挙げられる。
　ガリウムキレートとしては、ガリウムトリス（２，４－ペンタンジオナート）、ガリウムトリス（エチルアセトアセテート）などが挙げられる。
　ルテニウムキレートとしては、ルテニウムトリス（２，４－ペンタンジオナート）、ルテニウムトリス（エチルアセトアセテート）などが挙げられる。
　パラジウムキレートとしては、パラジウムビス（２，４－ペンタンジオナート）、パラジウムビス（エチルアセトアセテート）などが挙げられる。
　ハフニウムキレートとしては、ハフニウムテトラキス（２，４－ペンタンジオナート）、ハフニウムテトラキス（エチルアセトアセテート）などが挙げられる。
　白金キレートとしては、白金ビス（２，４－ペンタンジオナート）、白金ビス（エチルアセトアセテート）などが挙げられる。
　このような金属キレートは、例えば次の方法で得ることができる。金属アルコキシド中に規定量の配位子を滴下した後、加熱還流によりアルコキシド由来のアルコール成分を留出させることで所望の金属キレートを合成できる。また、２種類以上の配位子を順番に滴下させることで、異なる配位子を有する金属キレートが得られる。
　ゲート絶縁層において、炭素原子とケイ素原子の合計１００質量部に対して金属原子が１０質量部以上１８０質量部以下含まれることが好ましい。この範囲とすることで、絶縁特性を向上させられる。絶縁層中の炭素原子とケイ素原子の合計１００質量部に対する金属原子の質量比はＸ線光電子分光（ＸＰＳ）により測定することができる。
　原料組成物として、アルミニウムキレート、ポリシロキサン、および溶媒を含有し、アルミニウムキレート１００質量部に対して、ポリシロキサンが５質量部以上９０質量部以下含まれるものを用いた場合、概ね、炭素原子とケイ素原子の合計１００質量部に対して前記アルミニウム原子が１０質量部以上１８０質量部以下含まれる絶縁層が形成される。
　なお、上述の組成物と絶縁層における原子の含有比率の関係は大まかな傾向であり、例えば金属原子の種類等によっては必ず上述の関係が満たされるわけではない。
　ゲート絶縁層の膜厚は０．０５μｍ以上５μｍ以下が好ましく、０．１μｍ以上１μｍ以下がより好ましい。この範囲の膜厚にすることにより、均一な薄膜形成が容易になる。１μｍ以下の膜厚にすることにより、基板裏面からの露光による導電膜の加工時において、露光光のゲート絶縁層中での散乱が抑制され、導電膜の加工精度がより向上する。膜厚は、原子間力顕微鏡やエリプソメトリ法などにより測定できる。
　絶縁層は単層でも複数層でもよい。また、１つの層を複数の絶縁性材料から形成してもよいし、複数の絶縁性材料を積層して複数の絶縁層を形成しても構わない。
　＜上部電極＞
　上部電極は、主として導電体と感光性有機成分を含有した感光性ペーストを塗布し導電膜４を形成した後、パターニングすることによって得られる。
　（導電体）
　上部電極に用いられる導電体としては、電極として使用されうる導電材料であればいかなるものでもよいが、具体的には、金、銀、銅、白金、鉛、錫、ニッケル、アルミニウム、タングステン、モリブデン、酸化ルテニウム、クロム、チタン、およびインジウムから選ばれる少なくとも１種の金属を含む金属粒子、およびカーボンが好ましい。これらを単独で用いても、混合して用いても、これらの複数の金属からなる合金を含む金属粒子を用いても良い。
　これらの中でも導電性の観点から、金、銀、銅または白金の粒子が好ましい。中でも、コストおよび安定性の観点から銀の粒子がより好ましい。また、塗布膜の低温キュア時の抵抗率低減の観点からは、金属粒子に加えてカーボンブラックを含むことがさらに好ましい。
　金属粒子の平均粒子径は０．０２μｍ以上１０μｍ以下が好ましく、０．０２μｍ以上５μｍ以下がより好ましく、０．０２μｍ以上２μｍ以下がさらに好ましい。平均粒子径が０．０２μｍ以上であると金属粒子同士の接触確率が向上し、作製される電極の比抵抗値、および断線確率を低くすることができる。さらに、露光時の活性光線が膜中をスムーズに透過することができるため、微細なパターニングが容易となる。また平均粒子径が１０μｍ以下であれば電極の表面平滑度、パターン精度、寸法精度が向上する。
　なお、金属粒子の平均粒子径とは、上部電極の断面を、走査型電子顕微鏡（ＳＥＭ）を用いて１００００倍の倍率で観察し、得られた像から無作為に選択した粒子１００個の粒子径を測長し、その平均の値を求めることにより算定する。粒子径とは、粒子の形状が球形の場合は、その直径を粒子径とする。形状が球形以外の場合は、ある１個の粒子について観察される最大の幅と最小の幅の平均値をその粒子の粒子径とする。
　導電体の含有量は、感光性ペースト中の全固形分に対し、７０質量％以上９５質量％以下の範囲内であることが好ましい。含有量の下限としては８０質量％以上が好ましい。７０重量％以上であることにより、特にキュア時の硬化収縮における金属粒子同士の接触確率が向上し、作製される電極の比抵抗値、および断線確率を低くすることができる。また、９５重量％以下であることにより、特に露光時の活性光線が膜中をスムーズに透過することができ、微細なパターニングが容易となる。また、固形分とは感光性ペーストから溶剤を除いたものである。
　（感光性有機成分）
　感光性有機成分は、分子内に重合性不飽和基を有するモノマー、オリゴマーもしくはポリマーを含むものが好ましい。
　分子内に重合性不飽和基を有するモノマーとしては、活性な炭素－炭素不飽和二重結合を有する化合物を用いることができる。官能基として、ビニル基、アリル基、アクリレート基、メタクリレート基、アクリルアミド基を有する単官能および多官能化合物が応用できる。
　具体的な例としては、アリル化シクロヘキシルジアクリレート、ポリエチレングリコールジアクリレート、ジペンタエリスリトールヘキサアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジトリメチロールプロパンテトラアクリレート、グリセロールジアクリレート、メトキシ化シクロヘキシルジアクリレート、ネオペンチルグリコールジアクリレート、プロピレングリコールジアクリレート、ポリプロピレングリコールジアクリレート、トリグリセロールジアクリレート、トリメチロールプロパントリアクリレート、ビスフェノールＡジアクリレート、ビスフェノールＡ－エチレンオキサイド付加物のジアクリレート、ビスフェノールＡ－プロピレンオキサイド付加物のジアクリレート、１，６－ヘキサンジオールジアクリレート、トリプロピレングリコールジアクリレート、２－（２－エトキシエトキシ）エチルアクリレート、テトラヒドロフルフリルアクリレート、ラウリルアクリレート、２－フェノキシエチルアクリレート、イソデシルアクリレート、イソオクチルアクリレート、トリデシルアクリレート、１，３－ブタンジオールジアクリレート、１，４－ブタンジオールジアクリレート、ジエチレングリコールジアクリレート、テトラエチレングリコールジアクリレート、トリエチレングリコールジアクリレートまたは上記化合物のアクリル基を１部または全てメタクリル基に代えた化合物等が挙げられる。
　本発明では、これらを１種または２種以上使用することができる。上記モノマーの含有量は、感光性ペースト中の全固形分に対し、１質量％以上１５質量％以下の範囲が好ましく、１質量％以上１０質量％以下の範囲がより好ましい。
　分子内に重合性不飽和基を有するオリゴマーもしくはポリマーとしては、炭素－炭素２重結合を有する化合物から選ばれた成分の重合または共重合により得られる。このようなオリゴマーもしくはポリマーに対して、光反応性基を側鎖または分子末端に付加させることによって、分子内に重合性不飽和基を有するオリゴマーもしくはポリマーを得ることができる。
　好ましい重合性不飽和基は、エチレン性不飽和基を有するものである。エチレン性不飽和基としては、ビニル基、アリル基、アクリル基、メタクリル基などが挙げられる。
　このような側鎖をオリゴマーもしくはポリマーに付加させる方法は、オリゴマーもしくはポリマー中のメルカプト基、アミノ基、水酸基やカルボキシル基に対して、グリシジル基やイソシアネート基を有するエチレン性不飽和化合物やアクリル酸クロライド、メタクリル酸クロライドまたはアリルクロライドを付加反応させて作る方法がある。
　グリシジル基を有するエチレン性不飽和化合物としては、アクリル酸グリシジル、メタクリル酸グリシジル、アリルグリシジルエーテル、エチルアクリル酸グリシジル、クロトニルグリシジルエーテル、クロトン酸グリシジルエーテル、イソクロトン酸グリシジルエーテルなどが挙げられる。イソシアネート基を有するエチレン性不飽和化合物としては、（メタ）アクリロイルイソシアナート、（メタ）アクリロイルエチルイソシアネートなどがある。また、グリシジル基やイソシアネート基を有するエチレン性不飽和化合物やアクリル酸クロライド、メタクリル酸クロライドまたはアリルクロライドは、オリゴマーもしくはポリマー中のメルカプト基、アミノ基、水酸基やカルボキシル基に対して０．０５～１モル等量付加させることが好ましい。
　上部電極とゲート絶縁層の密着性をより高める観点から、感光性有機成分はウレタン基を有する化合物を含むことが好ましい。例えば、前記オリゴマーもしくはポリマーは、水酸基を側鎖に持つオリゴマーもしくはポリマーにイソシアネート基を有する化合物を反応させたウレタン変性化合物を含むことが好ましい。
　このような分子内に重合性不飽和基を有するオリゴマーもしくはポリマーは、重量平均分子量（Ｍｗ）が２０００以上２０００００以下の範囲内、数平均分子量（Ｍｎ）が１０００以上５００００以下の範囲内であることが好ましく、より好ましくはＭｗが５０００以上１０００００の範囲内、Ｍｎが１０００以上３００００の以下範囲内である。Ｍｗ、Ｍｎが上記範囲内であることで、取扱性が良好で、光硬化時に均一な硬化性を得ることができる。
　感光性有機成分が、分子内に重合性不飽和基を有するモノマー、オリゴマーもしくはポリマーを含有する場合、これらの成分はいずれも活性光線のエネルギー吸収能力は無いため、光硬化を行わせるためには光重合開始剤を用いる必要がある。光重合開始剤は、光硬化に使用される光源によって選択され、光ラジカル重合開始剤や光カチオン重合開始剤等が使用できる。
　光ラジカル重合開始剤としては、ジエトキシアセトフェノン、２－ヒドロキシ－２－メチル－１－フェニルプロパン－１－オン、ベンジルジメチルケタール、１－（４－イソプロピルフェニル）－２－ヒドロキシ－２－メチルプロパン－１－オン、４－（２－ヒドロキシエトキシ）フェニル－（２－ヒドロキシ－２－プロピル）ケトン、１－ヒドロキシシクロヘキシル－フェニルケトン、１－フェニル－１，２－プロパンジオン－２－（ｏ－エトキシカルボニル）オキシム、２－メチル－［４－（メチルチオ）フェニル］－２－モルフォリノプロパン－１－オン、２－ベンジル－２－ジメチルアミノ－１－（４－モルフォリノフェニル）－ブタノン－１、ベンゾイン、ベンゾインメチルエーテル、ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、ベンゾインイソブチルエーテル、ベンゾフェノン、ｏ－ベンゾイル安息香酸メチル、４－フェニルベンゾフェノン、４，４－ジクロロベンゾフェノン、ヒドロキシベンゾフェノン、４－ベンゾイル－４’－メチル－ジフェニルサルファイド、アルキル化ベンゾフェノン、３，３’，４，４’－テトラ（ｔ－ブチルパーオキシカルボニル）ベンゾフェノン、４－ベンゾイル－Ｎ，Ｎ－ジメチル－Ｎ－［２－（１－オキソ－２－プロペニルオキシ）エチル］ベンゼンメタナミニウムブロミド、（４－ベンゾイルベンジル）トリメチルアンモニウムクロリド、２－ヒドロキシ－３－（４－ベンゾイルフェノキシ）－Ｎ，Ｎ，Ｎ－トリメチル－１－プロペンアミニウムクロリド一水塩、２－イソプロピルチオキサントン、２，４－ジメチルチオキサントン、２，４－ジエチルチオキサントン、２，４－ジクロロチオキサントン、２ーヒドロキシ－３－（３，４－ジメチル－９－オキソ－９Ｈ－チオキサンテン－２－イロキシ）－Ｎ，Ｎ，Ｎ－トリメチル－１－プロパナミニウムクロリド、２，４，６－トリメチルベンゾイルフェニルホスフィンオサイド、２，２’－ビス（ｏ－クロロフェニル）－４，５，４’，５’－テトラフェニル－１，２－ビイミダゾール、１０－ブチル－２－クロロアクリドン、２－エチルアンスラキノン、ベンジル、９，１０－フェナンスレンキノン、カンファーキノン、メチルフェニルグリオキシエステル、η5－シクロペンタジエニル－η6－クメニル－アイアン（１＋）－ヘキサフルオロフォスフェイト（１－）、ジフェニルスルフィド誘導体、ビス（η5－２，４－シクロペンタジエン－１－イル）－ビス（２，６－ジフルオロ－３－（１Ｈ－ピロール－１－イル）－フェニル）チタニウム、４，４－ビス（ジメチルアミノ）ベンゾフェノン、４，４－ビス（ジエチルアミノ）ベンゾフェノン、チオキサントン、２－メチルチオキサントン、２－クロロチオキサントン、４－ベンゾイル－４－メチルフェニルケトン、ジベンジルケトン、フルオレノン、２，３－ジエトキシアセトフェノン、２，２－ジメトキシ－２－フェニル－２－フェニルアセトフェノン、２－ヒドロキシ－２－メチルプロピオフェノン、ｐ－ｔ－ブチルジクロロアセトフェノン、ベンジルメトキシエチルアセタール、アントラキノン、２－ｔ－ブチルアントラキノン、２－アミノアントラキノン、β－クロルアントラキノン、アントロン、ベンズアントロン、ジベンズスベロン、メチレンアントロン、４－アジドベンザルアセトフェノン、２，６－ビス（ｐ－アジドベンジリデン）シクロヘキサン、２，６－ビス（ｐ－アジドベンジリデン）－４－メチルシクロヘキサノン、２－フェニル－１，２－ブタジオン－２－（ｏ－メトキシカルボニル）オキシム、１，３－ジフェニルプロパントリオン－２－（ｏ－エトキシカルボニル）オキシム、Ｎ－フェニルグリシン、テトラブチルアンモニウム（＋１）ｎ－ブチルトリフェニルボレート（１－）、ナフタレンスルフォニルクロライド、キノリンスルホニルクロライド、Ｎ－フェニルチオアクリドン、４，４－アゾビスイソブチロニトリル、ベンズチアゾールジスルフィド、トリフェニルホスフィン、四臭素化炭素、トリブロモフェニルスルホン、過酸化ベンゾイルおよびエオシン、メチレンブルー等の光還元性の色素とアスコルビン酸、トリエタノールアミン等の還元剤の組み合わせ等や近紫外に吸収を持つ陽イオン染料とボレート陰イオンとの錯体、近赤外増感色素で増感されたハロゲン化銀と還元剤を組み合わせたもの、チタノセン、鉄アレーン錯体、有機過酸化物、ヘキサアリール、ビイミダゾール、Ｎ－フェニルグリシン、ジアリールヨードニウム塩等のラジカル発生剤の少なくとも１種と更に必要に応じて、３－置換クマリン、シアニン色素、メロシアニン色素、チアゾール系色素、ピリリウム系色素等の増感色素等が挙げられる。
　光カチオン重合開始剤としては、ヨードニウム塩、スルホニウム塩、ホスフェート塩、アンチモネート塩等が挙げられる。
　本発明では、これらを１種または２種以上使用することができる。光重合開始剤の含有量は、感導性ペーストに対し、０．０５質量％以上１０質量％以下が好ましく、０．１質量％以上１０質量％以下がより好ましい。
　光重合開始剤と共に増感剤を使用することで感度を向上させ、反応に有効な波長範囲を拡大することができる。
　増感剤の具体例としては、２，３－ビス（４－ジエチルアミノベンザル）シクロペンタノン、２，６－ビス（４－ジメチルアミノベンザル）シクロヘキサノン、２，６－ビス（４－ジメチルアミノベンザル）－４－メチルシクロヘキサノン、４，４－ビス（ジメチルアミノ）カルコン、４，４－ビス（ジエチルアミノ）カルコン、ｐ－ジメチルアミノシンナミリデンインダノン、ｐ－ジメチルアミノベンジリデンインダノン、２－（ｐ－ジメチルアミノフェニルビニレン）イソナフトチアゾール、１，３－ビス（４－ジメチルアミノフェニルビニレン）イソナフトチアゾール、１，３－ビス（４－ジメチルアミノベンザル）アセトン、１，３－カルボニルビス（４－ジエチルアミノベンザル）アセトン、３，３－カルボニルビス（７－ジエチルアミノクマリン）、トリエタノールアミン、メチルジエタノールアミン、トリイソプロパノールアミン、Ｎ－フェニル－Ｎ－エチルエタノールアミン、Ｎ－フェニルエタノールアミン、Ｎ－トリルジエタノールアミン、４－ジメチルアミノ安息香酸メチル、４－ジメチルアミノ安息香酸エチル、ジメチルアミノ安息香酸イソアミル、ジエチルアミノ安息香酸イソアミル、安息香酸（２－ジメチルアミノ）エチル、４－ジメチルアミノ安息香酸（ｎ－ブトキシ）エチル、４－ジメチルアミノ安息香酸２－エチルヘキシル、３－フェニル－５－ベンゾイルチオテトラゾール、１－フェニル－５－エトキシカルボニルチオテトラゾール等が挙げられる。
　本発明で用いられる感光性ペーストではこれらを１種または２種以上使用することができる。増感剤を本発明の感光性ペーストに添加する場合、その含有量は感光性有機成分に対して０．０５質量％以上１０質量％以下が好ましく、０．１質量％以上１０質量％以下がより好ましい。
　本発明で用いられる感光性ペーストは、有機溶剤を含有することが好ましい。有機溶剤を用いることで、感光性ペーストの粘度調整を行うことができ、塗布膜の表面平滑性を向上できる。
　例えば、スクリーン印刷にて塗布膜を形成する場合、感光性ペーストの粘度は、１０Ｐａ・ｓ以上１００Ｐａ・ｓ以下が好ましく、１０Ｐａ・ｓ以上５０Ｐａ・ｓ以下がより好ましい。なお、粘度はブルックフィールド型の粘度計を用いて３ｒｐｍ測定した値である。感光性ペーストの粘度が上記範囲内にあることで、段差ある場合にも被覆性が良好となる。　一方、インクジェットにて塗布膜を形成する場合、感光性ペーストの粘度とは、０．１ｍＰａ・ｓ以上１００ｍＰａ・ｓ以下が好ましく、１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下がより好ましい。感光性ペーストの粘度が上記範囲内にあることで、良好な液滴形成が可能となり均一な塗布膜が得られる。
　有機溶剤としては、特に限定されるものではないが、例えば、メチルエチルケトン、ジオキサン、アセトン、シクロヘキサノン、シクロペンタノン、イソブチルアルコール、イソプロピルアルコール、テトラヒドロフラン、γ－ブチロラクトン、ブロモベンゼン、クロロベンゼン、ジブロモベンゼン、ジクロロベンゼン、ブロモ安息香酸、クロロ安息香酸等、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテルアセテート、２－メチル－２，４－ペンタンジオール、３－メチル－１，５－ペンタンジオール、２－エチル－１，３－ヘキサンジオール、テルピネオール、３－メチル－３－メトキシブタノール、テキサノール、ベンジルアルコール、ジプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート等が挙げられる。これらは、２種以上混合して用いてもよい。
　本発明で用いられる感光性ペーストは、その所望の特性を損なわない範囲であれば分子内に不飽和二重結合を有しない非感光性ポリマー、可塑剤、レベリング剤、界面活性剤、シランカップリング剤、消泡剤、顔料等の添加剤を配合することもできる。非感光性ポリマーの具体例としてはエポキシ樹脂、ノボラック樹脂、フェノール樹脂、ポリイミド前駆体、ポリイミドなどが挙げられる。
　可塑剤の具体例としてはジブチルフタレート、ジオクチルフタレート、ポリエチレングリコール、グリセリン等が挙げられる。レベリング剤の具体例としては特殊ビニル系重合物、特殊アクリル系重合物などが挙げられる。
　シランカップリング剤としては、メチルトリメトキシシラン、ジメチルジエトキシシラン、フェニルトリエトキシシラン、ヘキサメチルジシラザン、３－メタクリロキシプロピルトリメトキシシラン、３－グリシドキシプロピルトリメトキシシラン、ビニルトリメトキシシランなどが挙げられる。
　本発明で用いられる感光性ペーストは分散機、混練機などを用いて作製される。これらの具体例としては三本ローラー、ボールミル、遊星式ボールミルなどが挙げられるが、これらに限定されない。
　（上部電極）
　上部電極の幅、厚みは任意である。電極パターンの形成容易性の観点から、電極幅は１０μｍ以上１０ｍｍ以下が好ましく、厚みは０．０１μｍ以上１００μｍ以下が好ましいが、これに限らない。
　上部電極用の配線の材料は、下部電極用の配線材料と同様である。
　＜半導体層＞
　半導体層に用いられる材料は、半導体性を示す材料であれば特に限定されず、キャリア移動度の高い材料が好ましく用いられる。また、低コストで簡便な塗布プロセスが適用できるものが好ましく、有機半導体やカーボン材料が好ましい例として挙げられる。
　有機半導体としては、具体的には、
　ポリ－３－ヘキシルチオフェン、ポリベンゾチオフェンなどのポリチオフェン類、ポリ（２，５－ビス（２－チエニル）－３，６－ジペンタデシルチエノ［３，２－ｂ］チオフェン）、ポリ（４，８－ジヘキシル－２，６－ビス（３－ヘキシルチオフェン－２－イル）ベンゾ［１，２－ｂ：４，５－ｂ’］ジチオフェン）、ポリ（４－オクチル－２－（３－オクチルチオフェン－２－イル）チアゾール）、ポリ（５，５’－ビス（４－オクチルチアゾール－２－イル）－２，２’－ビチオフェン）などのチオフェンユニットを主鎖中に含む化合物；
　ポリピロール類、ポリ（ｐ－フェニレンビニレン）などのポリ（ｐ－フェニレンビニレン）類、ポリアニリン類、ポリアセチレン類、ポリジアセチレン類、ポリカルバゾール類、ポリフラン、ポリベンゾフランなどのポリフラン類；
　ピリジン、キノリン、フェナントロリン、オキサゾール、オキサジアゾールなどの含窒素芳香環を構成単位とするポリヘテロアリール類；
　アントラセン、ピレン、ナフタセン、ペンタセン、ヘキサセン、ルブレンなどの縮合多環芳香族化合物；
　フラン、チオフェン、ベンゾチオフェン、ジベンゾフラン、ピリジン、キノリン、フェナントロリン、オキサゾール、オキサジアゾールなどの複素芳香族化合物；
　４，４’－ビス（Ｎ－（３－メチルフェニル）－Ｎ－フェニルアミノ）ビフェニルに代表される芳香族アミン誘導体；
　ビス（Ｎ－アリルカルバゾール）またはビス（Ｎ－アルキルカルバゾール）などのビスカルバゾール誘導体；
　ピラゾリン誘導体、スチルベン系化合物、ヒドラゾン系化合物；
　銅フタロシアニンなどの金属フタロシアニン類；
　銅ポルフィリンなどの金属ポルフィリン類；
　ジスチリルベンゼン誘導体、アミノスチリル誘導体、芳香族アセチレン誘導体；
　ナフタレン－１，４，５，８－テトラカルボン酸ジイミド、ペリレン－３，４，９，１０－テトラカルボン酸ジイミドなどの縮合環テトラカルボン酸ジイミド類；
　メロシアニン、フェノキサジン、ローダミンなどの有機色素；
などが挙げられる。これらを２種以上含有してもよい。
　カーボン材料としては、カーボンナノチューブ（以下、ＣＮＴという）、グラフェン、フラーレンなどが挙げられるが、塗布プロセスへの適性や高移動度の点でＣＮＴが好ましい。
　ＣＮＴとしては、１枚の炭素膜（グラフェン・シート）が円筒状に巻かれた単層ＣＮＴ、２枚のグラフェン・シートが同心円状に巻かれた２層ＣＮＴ、複数のグラフェン・シートが同心円状に巻かれた多層ＣＮＴのいずれを用いてもよく、これらを２種以上用いてもよい。半導体の特性を示すという観点から単層ＣＮＴを用いることが好ましく、中でも単層ＣＮＴが半導体型単層ＣＮＴを９０重量％以上含むことがより好ましい。さらに好ましくは単層ＣＮＴが半導体型単層ＣＮＴを９５重量％以上含むことである。
　半導体型単層ＣＮＴの含有比率は、可視－近赤外吸収スペクトルの吸収面積比により算出できる。ＣＮＴは、アーク放電法、化学気相成長法（ＣＶＤ法）、レーザー・アブレーション法等の方法により得ることができる。
　中でも、半導体層の形成の容易性から、半導体層に用いられる材料はＣＮＴが好ましい。さらに、表面の少なくとも一部に共役系重合体が付着したＣＮＴ（以下、ＣＮＴ複合体という）は、溶液中での分散安定性に優れ、高移動度が得られるため、特に好ましい。ここで、共役系重合体とは、繰り返し単位が共役構造をとり、重合度が２以上の化合物を指す。
　共役系重合体がＣＮＴの表面の少なくとも一部に付着した状態とは、ＣＮＴ表面の一部、あるいは全部を共役系重合体が被覆した状態を意味する。共役系重合体がＣＮＴを被覆できるのはそれぞれの共役系構造に由来するπ電子雲が重なることによって相互作用が生じるためと推測される。ＣＮＴが共役系重合体で被覆されているか否かは、被覆されたＣＮＴの反射色が被覆されていないＣＮＴの色から共役系重合体の色に近づくことで判別できる。定量的にはＸ線光電子分光法（ＸＰＳ）などの元素分析によって、付着物の存在とＣＮＴに対する付着物の質量比を同定することができる。
　ＣＮＴに付着させる共役系重合体は、分子量、分子量分布や構造に関わらず用いることができる。ＣＮＴへの付着のしやすさから、該共役系重合体は、重量平均分子量が１０００以上であることが好ましい。
　ＣＮＴ複合体は、ＣＮＴの表面の少なくとも一部に共役系重合体を付着させることにより、ＣＮＴの保有する高い電気的特性を損なうことなくＣＮＴを溶液中に均一に分散することが可能になる。また、ＣＮＴが均一に分散した分散液を用いて塗布法により、均一に分散したＣＮＴ膜を形成することが可能になる。これにより、高い半導体特性を実現できる。
　共役系重合体をＣＮＴに付着させる方法は、（I）溶融した共役系重合体中にＣＮＴを添加して混合する方法、（II）共役系重合体を溶媒中に溶解させ、この中にＣＮＴを添加して混合する方法、（III）ＣＮＴを溶媒中で予め超音波等で予備分散しておいた所に共役系重合体を添加し混合する方法、（IV）溶媒中に共役系重合体とＣＮＴを入れ、この混合系に超音波を照射して混合する方法等が挙げられる。本発明では、複数の方法を組み合わせてもよい。
　本発明において、ＣＮＴの長さは、ソース電極とドレイン電極間の距離（チャネル長）よりも短いことが好ましい。ＣＮＴの平均長さは、チャネル長によるが、好ましくは２μｍ以下、より好ましくは０．５μｍ以下である。一般に市販されているＣＮＴは長さに分布があり、チャネル長よりも長いＣＮＴが含まれることがあるため、ＣＮＴをチャネル長よりも短くする工程を加えることが好ましい。例えば、硝酸、硫酸などによる酸処理、超音波処理、または凍結粉砕法などにより短繊維状にカットする方法が有効である。またフィルターによる分離を併用することは、純度を向上させる点でさらに好ましい。
　また、ＣＮＴの直径は特に限定されないが、１ｎｍ以上１００ｎｍ以下が好ましく、５０ｎｍ以下がより好ましい。
　本発明では、ＣＮＴを溶媒中に均一分散させ、分散液をフィルターによってろ過する工程を設けることが好ましい。フィルター孔径よりも小さいＣＮＴを濾液から得ることで、チャネル長よりも短いＣＮＴを効率よく得られる。この場合、フィルターとしてはメンブレンフィルターが好ましく用いられる。ろ過に用いるフィルターの孔径は、チャネル長よりも小さければよい。
　上記のＣＮＴを被覆する共役系重合体としては、ポリチオフェン系重合体、ポリピロール系重合体、ポリアニリン系重合体、ポリアセチレン系重合体、ポリ－ｐ－フェニレン系重合体、ポリ－ｐ－フェニレンビニレン系重合体、チオフェンユニットとヘテロアリールユニットを繰り返し単位中に有するチオフェン－ヘテロアリーレン系重合体などが挙げられ、これらを２種以上用いてもよい。上記重合体は、単一のモノマーユニットが並んだもの、異なるモノマーユニットをブロック共重合したもの、ランダム共重合したもの、また、グラフト重合したものなどを用いることができる。
　また、半導体層は、ＣＮＴ複合体と有機半導体を混合して用いてもよい。有機半導体中にＣＮＴ複合体を均一に分散させることにより、有機半導体そのものの特性を維持しつつ、高い移動度を実現することが可能となる。
　ＣＮＴ複合体と有機半導体を含む半導体層中のＣＮＴ複合体の含有量は、有機半導体１００重量部に対して０．０１重量部以上３重量部以下が好ましく、１重量部以下がより好ましい。
　また半導体層は、さらに絶縁性材料を含んでもよい。ここで用いられる絶縁性材料としては、本発明の絶縁材料組成物や、ポリ（メチルメタクリレート）、ポリカーボネート、ポリエチレンテレフタレートなどのポリマー材料が挙げられるが、特にこれらに限定されない。
　半導体層７は単層でも複数層でもよく、膜厚は１ｎｍ以上２００ｎｍ以下が好ましく、１００ｎｍ以下がさらに好ましい。この範囲の膜厚にすることにより、均一な薄膜形成が容易になり、さらにゲート電圧によって制御できないソース・ドレイン間電流を抑制し、ＦＥＴのオンオフ比をより高くすることができる。膜厚は、原子間力顕微鏡やエリプソメトリ法などにより測定できる。
　また、ゲート絶縁層と半導体層の間に配向性層を設けることもできる。配向性層には、シラン化合物、チタン化合物、有機酸、ヘテロ有機酸など、公知の材料を用いることができ、特に有機シラン化合物が好ましい。
　有機シラン化合物としては、特に限定されないが、具体的には、フェニルトリクロロシラン、ナフチルトリクロロシラン、アントリルトリクロロシラン、ピレニルトリクロロシラン、ペリレニルトリクロロシラン、コロネニルトリクロロシラン、チオフェニルトリクロロシラン、ピロリルトリクロロシラン、ピリジルトリクロロシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、ナフチルトリメトキシシラン、ナフチルトリエトキシシラン、アントラセントリメトキシシラン、アントリルトリエトキシシラン、ピレニルトリメトキシシラン、ピレニルトリエトキシシラン、チオフェニルトリメトキシシラン、チオフェニルトリエトキシシラン、フェニルメチルトリクロロシラン、フェニルエチルトリクロロシラン、フェニルプロピルトリクロロシラン、フェニルブチルトリクロロシラン、フェニルヘキシルトリクロロシラン、フェニルオクチルトリクロロシラン、ナフチルメチルトリクロロシラン、ナフチルエチルトリクロロシラン、アントリルメチルトリクロロシラン、アントリルエチルトリクロロシラン、ピレニルメチルトリクロロシラン、ピレニルエチルトリクロロシラン、チオフェニルメチルトリクロロシラン、チオフェニルエチルトリクロロシラン、アミノフェニルトリクロロシラン、ヒドロキシフェニルトリクロロシラン、クロロフェニルトリクロロシラン、ジクロロフェニルトリクロロシラン、トリクロロフェニルトリクロロシラン、ブロモフェニルトリクロロシラン、フルオロフェニルトリクロロシラン、ジフルオロフェニルトリクロロシラン、トリフルオロフェニルトリクロロシラン、テトラフルオロフェニルトリクロロシラン、ペンタフルオロフェニルトリクロロシラン、ヨードフェニルトリクロロシラン、シアノフェニルトリクロロシランなどが挙げられる。
　配向性層は、好ましくは有機シラン化合物を含む単分子層または分子の集合体で形成されるが、配向性層の抵抗を考慮すると、配向性層の膜厚は１０ｎｍ以下が好ましく、さらに好ましくは単分子膜である。またシラン化合物を含む配向性層は、シラン化合物中の官能基とゲート絶縁層表面とが化学結合して形成されたものも含む。前記官能基（例えば、トリクロロシリル基）とゲート絶縁層表面が化学的に反応することで、緻密で強固な膜を形成することができる。反応後の強固な膜の上に、未反応のシラン化合物が積層している場合は、洗浄などをすることによって、未反応のシラン化合物を除去し、前記官能基とゲート絶縁層表面とが化学結合して形成された単分子膜を得ることができる。
　配向性層の形成方法としては、特に限定されないが、ＣＶＤ法などの気相法や、スピンコート法や浸漬引き上げ法などの液相を用いた方法が挙げられる。
　配向性層を形成する前に、その下地となるゲート絶縁層表面をＵＶオゾン法や酸素プラズマ法などの方法を用いて親水化処理してもよい。これにより、前記官能基とゲート絶縁層表面の化学反応を容易にすることができる。
　本発明では、半導体層に対してゲート絶縁層と反対側に第２絶縁層を形成してもよい。これにより、半導体層を酸素や水分などの外部環境から保護することができる。
　第２絶縁層に用いられる材料としては特に限定されないが、具体的には酸化シリコン、アルミナ等の無機材料、ポリイミドやその誘導体、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサンやその誘導体、ポリビニルフェノールやその誘導体等などのポリマー材料、あるいは無機材料粉末とポリマー材料の混合物や有機低分子材料とポリマー材料の混合物を挙げることができる。
　これらの中でも、インクジェット等の塗布法で作製できるポリマー材料を用いることが好ましい。特に、ポリフルオロエチレン、ポリノルボルネン、ポリシロキサン、ポリイミド、ポリスチレン、ポリカーボネートまたはこれらの誘導体、ポリアクリル酸誘導体、ポリメタクリル酸誘導体、またはこれらを含む共重合体を用いると、絶縁層の均一性の観点から好ましい。
　第２絶縁層の膜厚は、５０ｎｍ以上１０μｍ以下が好ましく、１００ｎｍ以上３μｍ以下がより好ましい。第２絶縁層は単層でも複数層でもよい。また、１つの層を複数の絶縁性材料から形成してもよいし、複数の絶縁性材料を積層して形成しても構わない。
　第２絶縁層の形成方法としては、特に限定されず、抵抗加熱蒸着、電子線ビーム、スパッタリング、ＣＶＤなど乾式の方法を用いることも可能であるが、製造コストや大面積への適合の観点から塗布法を用いることが好ましい。塗布法として、具体的には、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法、ドロップキャスト法などを好ましく用いることができる。塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて塗布方法を選択できる。
　塗布法を用いて第２の絶縁層を形成するに際して、第２の絶縁層に用いられる絶縁材料を溶解させる溶媒としては、特に制限されないが、
エチレングリゴールモノメチルエーテル、エチレングリコールモノエチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノｎ－ブチルエーテル、プロピレングリコールモノｔ－ブチルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールジブチルエーテル、ジエチレングリコールエチルメチルエーテル等のエーテル類；
エチレングリコールモノエチルエーテルアセテート、プロピレングリコールモノメチルエーテルアセテート、プロピルアセテート、ブチルアセテート、イソブチルアセテート、３－メトキシブチルアセテート、３－メチル－３－メトキシブチルアセテート、乳酸メチル、乳酸エチル、乳酸ブチル等のエステル類；
アセトン、メチルエチルケトン、メチルプロピルケトン、メチルブチルケトン、メチルイソブチルケトン、シクロペンタノン、２－ヘプタノン等のケトン類；
ブチルアルコール、イソブチルアルコール、ペンタノール、４－メチル－２－ペンタノール、３－メチル－２－ブタノール、３－メチル－３－メトキシブタノール、ジアセトンアルコール等のアルコール類；
トルエン、キシレン等の芳香族炭化水素類
が挙げられる。これらを２種以上用いてもよい。
　中でも、１気圧における沸点が１１０℃以上２００℃以下の溶剤を含有することが好ましい。沸点が１１０℃以上であれば、溶液塗布時に溶剤の揮発が抑制されて、塗布性が良好となる。沸点が２００℃以下であれば、絶縁膜中に残存する溶剤が少なく、より良好な耐熱性や耐薬品性を有する絶縁層が得られる。また、形成した塗膜に対して、大気下、減圧下または窒素やアルゴンなどの不活性ガス雰囲気下でアニーリング処理を行ってもよい。
　形成されたＦＥＴは、ソース電極とドレイン電極との間に流れる電流をゲート電圧を変化させることによって制御することができる。ＦＥＴの性能の指標となる移動度は、下記の（ａ）式を用いて算出することができる。
　μ＝（δＩｄ／δＶｇ）Ｌ・Ｄ／（Ｗ・εｒ・ε・Ｖｓｄ）　　　 （ａ）
　ただしＩｄはソース・ドレイン間の電流、Ｖｓｄはソース・ドレイン間の電圧、Ｖｇはゲート電圧、Ｄはゲート絶縁層の厚み、Ｌはチャネル長、Ｗはチャネル幅、εｒはゲート絶縁層の比誘電率、εは真空の誘電率（８．８５×１０－１２Ｆ／ｍ）である。
　上記の方法で形成されたＦＥＴは、移動度が高く、ゲート電極とソース電極およびドレイン電極との相対位置が高精度に制御されたＦＥＴとなる。
　＜無線通信装置＞
　次に、上記の方法で得られるＦＥＴを含有する無線通信装置の製造方法について説明する。この方法は、上記の製造方法で電界効果型トランジスタを形成する工程と、その電界効果型トランジスタが形成される、基板の表面上にアンテナパターンを形成する工程と、を含む。電界効果型トランジスタとアンテナパターンの形成順序は問わない。なお、本発明においてアンテナとは電波を送受信するための物である。
　無線通信装置は、例えばＲＦＩＤのような、外部のリーダ／ライタに搭載されたアンテナから送信される搬送波をＲＦＩＤタグが受信することで電気通信を行う装置である。
　具体的な動作は、例えばリーダ／ライタに搭載されたアンテナから送信された無線信号を、ＲＦＩＤタグのアンテナが受信し、ＲＦＩＤ内のＦＥＴが無線信号のコマンドに応じた動作を行う。その後、コマンドに応じた結果の回答を無線信号としてＲＦＩＤタグのアンテナからリーダ／ライタのアンテナへ送信する。なお、コマンドに応じた動作は、ＦＥＴから構成される公知の復調回路、動作制御ロジック回路、変調回路などで行われる。
　無線通信装置は、図４、図５に一例を示すように、アンテナパターン１０１を形成した基板１００上に、本発明のＦＥＴの製造方法にて製造されたＦＥＴを含む回路１０２と、それとアンテナとの接続配線１０３を形成することで、製造することができる。
　アンテナ材料および接続配線材料は、導電材料であればいかなるものでもよい。具体的には、下部電極材料と同様のものが挙げられる。中でも、柔軟性が増し、屈曲時にも密着性が良く電気的接続が良好となる点から、導電体とバインダーとを含有するペースト材料が好ましい。アンテナ材料および接続配線材料は製造コスト低減の観点から同一材料であることが好ましい。
　アンテナパターンおよび接続配線パターンを形成する方法としては、抜き刃を用いて銅箔やアルミニウム箔などの金属箔を加工して基板に転写する方法、基板に貼り付けた金属箔を、金属箔上に形成したレジスト層をマスクとしてエッチングする方法、基板に導電性ペーストのパターンを塗布法により形成し、熱や光によってそのパターンを硬化させる方法などがある。中でも、製造コスト低減の観点から、基板に導電ペーストを塗布して形成する方法が好ましい。
　塗布による形成方法としては、インクジェット法、印刷法、イオンプレーティングコーティング法、抵抗加熱蒸着法、電子線ビーム法、スパッタリング法、メッキ法、ＣＶＤ法などが挙げられる。
　また、材料として導電体とバインダーを含むペーストを用いた場合は、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの公知の技術を用いて、ペーストを基板上に塗布し、オーブン、ホットプレート、赤外線などを用いて乾燥を行う方法なども挙げられる。また、上記方法で作製した導電膜を公知のフォトリソグラフィ法などで所望の形状にパターン形成してもよいし、蒸着やスパッタリング時に所望の形状のマスクを介してパターン形成してもよい。
　さらに、アンテナパターンおよび接続配線パターンはＦＥＴの下部電極および配線と同一材料から構成されることが好ましい。材料種類が少なくなり、上記アンテナパターンおよび接続配線パターンとＦＥＴの下部電極および配線を同一工程で作製することで製造工程数を削減しコスト低減が可能となるからである。
　アンテナパターンおよび接続配線パターンとＦＥＴの下部電極および配線が同一材料から構成されるとは、アンテナパターンおよび接続配線パターンとＦＥＴの下部電極および配線に含まれる元素の中で最も含有モル比率が高い元素が同一であることをいう。アンテナパターンおよび接続配線パターンとＦＥＴの下部電極および配線中の元素の種類と含有比率は、Ｘ線光電子分光（ＸＰＳ）や二次イオン質量分析法（ＳＩＭＳ）などの元素分析によって、同定することができる。
　アンテナパターン、接続配線パターン、ＦＥＴの下部電極、および配線が同一工程で作製されると、アンテナパターンと接続配線パターン、接続配線パターンとＦＥＴの下部電極用配線の接続部は連続相で形成される。アンテナパターン、接続配線パターン、ＦＥＴの下部電極、および配線の密着性、製造コスト低減の観点からは、連続相を成すように形成することが好ましい。アンテナパターン、接続配線パターン、ＦＥＴの下部電極、および配線パターンが連続相であるとは、それらのパターンが一体化しており接続部に接続界面が存在しないことをいう。接続部が連続相であることは、走査型電子顕微鏡（ＳＥＭ）や透過型電子顕微鏡（ＴＥＭ）などで接続部の断面を観察することで確認することができる。
　アンテナパターンと接続配線パターン、接続配線パターンとＦＥＴの下部電極用配線の接続部の幅および厚みは任意である。
　以下、本発明を実施例に基づいてさらに具体的に説明する。なお、本発明は下記実施例に限定されるものではない。実施例における各評価法を以下の［１］～［３］で説明する。
　［１］密着性評価
　図６を参照して説明する。ＦＥＴを形成した基板２１について、ＦＥＴを形成した面上の中央部に直径３０ｍｍの金属円柱２０を固定し、この円柱に沿って、円柱の抱き角０°（サンプルが平面の状態）の状態に置き（図６（ａ）参照）、円柱への抱き角が１８０°（円柱で折り返した状態）となるまで（図６（ｂ）参照）、折り曲げ動作を行った。耐屈曲性は、曲げ動作前後のＦＥＴの下部電極、上部電極、およびアンテナパターンを光学顕微鏡で観察し、以下の基準で評価を行った。
Ａ（良好）：折り曲げ動作を５００回繰り返しても下部電極、上部電極、およびアンテナパターンに剥がれ、欠けが見られない。
Ｂ（可）：折り曲げ動作を１００回繰り返しても下部電極、上部電極、およびアンテナパターンに剥がれ、欠けが見られない。
Ｃ（不可）：折り曲げ動作の繰り返しが１００回未満で、下部電極、上部電極、およびアンテナパターンの少なくとも一部に剥がれ、欠けが見られた。
　［２］ゲート電極とソース・ドレイン電極の位置ずれ評価
　図７、８を参照して説明する。形成したＦＥＴについて、任意の２０素子の断面を走査型電子顕微鏡（ＳＥＭ）を用いて観察し、ゲート電極２とソース電極５またはドレイン電極６との重なり部の長さＸを各素子で測定した。２０個の素子のＸの平均値を求めた。
　［３］ＦＥＴの移動度の評価
　ＦＥＴのゲート電圧（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）－ソース・ドレイン間電圧（Ｖｓｄ）特性を測定した。測定には半導体特性評価システム４２００－ＳＣＳ型（ケースレーインスツルメンツ（株）製）を用い、大気下で測定した。Ｖｇ＝＋２０Ｖ～－２０Ｖに変化させたときのＶｓｄ＝－５ＶにおけるＩｄの値の変化から移動度を求めた。
　［４］ＦＥＴのヒステリシスの評価
　ＦＥＴのゲート電圧（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）－ソース・ドレイン間電圧（Ｖｓｄ）特性を測定し、Ｖｇを正から負へと印加した際のＩｄ＝１０－８Ａにおけるゲート電圧Ｖｇ１と、Ｖｇを負から正へと印加した際のＩｄ＝１０－８Ａにおけるゲート電圧Ｖｇ２との差の絶対値｜Ｖｇ１－Ｖｇ２｜から、ヒステリシスを求めた。
　［５］表面粗さの測定
　ソース電極およびドレイン電極の表面粗さを測定した。測定には、表面形状測定装置（サーフコム１４００　東京精密（株）製）を用い、ソース電極およびドレイン電極の表面上の粗さ曲線を取得した。取得した粗さ曲線を、走査方向に１ｍｍだけを抜き取り、この抜き取り部分の、高さ方向の平均線を基準とし、最も高い山頂から高い順に５番目までの山高さの平均と、最も低い谷底から低い順に５番目までの谷底の谷深さの絶対値の平均値との和を十点平均粗さＲｚとした。
　合成例１；化合物Ｐ１（感光性有機成分）
　共重合比率（質量基準）：エチルアクリレート（以下、「ＥＡ」）／メタクリル酸２－エチルヘキシル（以下、「２－ＥＨＭＡ」）／スチレン（以下、「Ｓｔ」）／グリシジルメタクリレート（以下、「ＧＭＡ」）／アクリル酸（以下、「ＡＡ」）＝２０／４０／２０／５／１５。
　窒素雰囲気の反応容器中に、１５０ｇのジエチレングリコールモノエチルエーテルアセテート（以下、「ＤＭＥＡ」）を仕込み、オイルバスを用いて８０℃まで昇温した。これに、２０ｇのＥＡ、４０ｇの２－ＥＨＭＡ、２０ｇのＳｔ、１５ｇのＡＡ、０．８ｇの２，２’－アゾビスイソブチロニトリルおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに６時間重合反応を行った。その後、１ｇのハイドロキノンモノメチルエーテルを添加して、重合反応を停止した。引き続き、５ｇのＧＭＡ、１ｇのトリエチルベンジルアンモニウムクロライドおよび１０ｇのＤＭＥＡからなる混合物を、０．５時間かけて滴下した。滴下終了後、さらに２時間付加反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、化合物Ｐ１を得た。
　合成例２；化合物Ｐ２（感光性有機成分）
　共重合比率（質量基準）：２官能エポキシアクリレートモノマー（エポキシエステル３００２Ａ；共栄社化学（株）製）／２官能エポキシアクリレートモノマー（エポキシエステル７０ＰＡ；共栄社化学（株）製）／ＧＭＡ／Ｓｔ／ＡＡ＝２０／４０／５／２０／１５。
　窒素雰囲気の反応容器中に、１５０ｇのジエチレングリコールモノエチルエーテルアセテート（以下、「ＤＭＥＡ」）を仕込み、オイルバスを用いて８０℃まで昇温した。これに、２０ｇのエポキシエステル３００２Ａ、４０ｇのエポキシエステル７０ＰＡ、２０ｇのＳｔ、１５ｇのＡＡ、０．８ｇの２，２’－アゾビスイソブチロニトリルおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに６時間重合反応を行った。その後、１ｇのハイドロキノンモノメチルエーテルを添加して、重合反応を停止した。引き続き、５ｇのＧＭＡ、１ｇのトリエチルベンジルアンモニウムクロライドおよび１０ｇのＤＭＥＡからなる混合物を、０．５時間かけて滴下した。滴下終了後、さらに２時間付加反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、化合物Ｐ２を得た。
　合成例３；化合物Ｐ３（感光性有機成分）
　化合物Ｐ２のウレタン変性化合物
　窒素雰囲気の反応容器中に、１００ｇのジエチレングリコールモノエチルエーテルアセテート（以下、「ＤＭＥＡ」）を仕込み、オイルバスを用いて８０℃まで昇温した。これに、感光性成分Ｐ２を１０ｇ、３．５ｇのｎ－ヘキシルイソシアネートおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに３時間反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、ウレタン結合を有する化合物Ｐ３を得た。
　調製例１；感光性ペーストＡ
　１００ｍｌクリーンボトルに、上記により得られた化合物Ｐ１を１６ｇ、化合物Ｐ３を４ｇ、光重合開始剤ＯＸＥ－０１（ＢＡＳＦジャパン株式会社製）４ｇ、酸発生剤ＳＩ－１１０（三新化学工業株式会社製）を０．６ｇ、γ－ブチロラクトン（三菱ガス化学株式会社製）を１０ｇ入れ、自転－公転真空ミキサー“あわとり練太郎”（登録商標）（ＡＲＥ－３１０；（株）シンキー製）で混合し、感光性樹脂溶液３４．６ｇ（固形分７８．５質量％）を得た。得られた感光性樹脂溶液８．０ｇと平均粒子径２μｍのＡｇ粒子４２．０ｇを混ぜ合わせ、３本ローラー“ＥＸＡＫＴ　Ｍ－５０”（商品名、ＥＸＡＫＴ社製）を用いて混練し、５０ｇの感光性ペーストＡを得た。
　調製例２；感光性ペーストＢ
　平均粒子径０．２μｍのＡｇ粒子を用いたこと以外は、調整例１と同様の方法で、感光性ペーストＢを得た。
　調製例３；感光性ペーストＣ
　化合物Ｐ１を２０ｇ用い、化合物Ｐ３を用いないこと以外は、調整例２と同様の方法で、感光性ペーストＣを得た。
　調製例４；感光性ペーストＤ
　γ－ブチロラクトンを４０ｇ用いたこと以外は、調整例２と同様の方法で、感光性ペーストＤを得た。
Figure JPOXMLDOC01-appb-T000002
　実施例１
　（１）半導体溶液の作製
　ポリ－３－ヘキシルチオフェン（アルドリッチ社製、レジオレギュラー、数平均分子量（Ｍｎ）：１３０００、以下Ｐ３ＨＴという）０．１０ｇをクロロホルム５ｍｌの入ったフラスコの中に加え、超音波洗浄機（井内盛栄堂（株）製ＵＳ－２、出力１２０Ｗ）中で超音波撹拌することによりＰ３ＨＴのクロロホルム溶液を得た。次いでこの溶液をスポイトにとり、メタノール２０ｍｌと０．１規定塩酸１０ｍｌの混合溶液の中に０．５ｍｌずつ滴下して、再沈殿を行った。固体になったＰ３ＨＴを０．１μｍ孔径のメンブレンフィルター（ＰＴＦＥ社製：４フッ化エチレン）によって濾別捕集し、メタノールでよくすすいだ後、真空乾燥により溶媒を除去した。さらにもう一度溶解と再沈殿を行い、９０ｍｇの再沈殿Ｐ３ＨＴを得た。
　次に、ＣＮＴ１（ＣＮＩ社製、単層ＣＮＴ、純度９５％）１．５ｍｇと、上記Ｐ３ＨＴ１．５ｍｇを１５ｍｌのクロロホルム中に加え、氷冷しながら超音波ホモジナイザー（東京理化器械（株）製ＶＣＸ－５００）を用いて出力２５０Ｗで３０分間超音波撹拌した。超音波照射を３０分行った時点で一度照射を停止し、Ｐ３ＨＴを１．５ｍｇ追加し、さらに１分間超音波照射することによって、ＣＮＴ分散液Ａ（溶媒に対するＣＮＴ複合体濃度０．１ｇ／ｌ）を得た。
　次に、半導体層７を形成するための半導体溶液の作製を行った。上記ＣＮＴ分散液Ａをメンブレンフィルター（孔径１０μｍ、直径２５ｍｍ、ミリポア社製オムニポアメンブレン）を用いてろ過を行い、長さ１０μｍ以上のＣＮＴ複合体を除去した。得られたろ液５ｍｌにジクロロベンゼン４５ｍｌを加え、半導体溶液Ａ（溶媒に対するＣＮＴ複合体濃度０．０１ｇ／ｌ）とした。
　（２）ゲート絶縁層材料の作製
　メチルトリメトキシシラン（以下、ＭＴＭＳｉという）６１．２９ｇ（０．４５モル）、β－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン（以下、β－ＥｐＥＴＭＳｉという）１２．３１ｇ（０．０５モル）、およびフェニルトリメトキシシラン（以下、ＰｈＴＭＳｉという）９９．１５ｇ（０．５モル）をプロピレングリコールモノブチルエーテル（沸点１７０℃）２０３．３６ｇに溶解し、これに、水５４．９０ｇ、リン酸０．８６４ｇを撹拌しながら加えた。得られた溶液をバス温１０５℃で２時間加熱し、内温を９０℃まで上げて、主として副生するメタノールからなる成分を留出せしめた。次いでバス温１３０℃で２．０時間加熱し、内温を１１８℃まで上げて、主として水とプロピレングリコールモノブチルエーテルからなる成分を留出せしめた後、室温まで冷却し、固形分濃度２６．０質量％のゲート絶縁層材料Ａを得た。
　得られたゲート絶縁層材料Ａを５０ｇ量り取り、プロピレングリコールモノブチルエーテル（沸点１７０℃、以下ＰＧＭＢという）１６．６ｇを混合して、室温にて２時間撹拌し、ゲート絶縁層材料Ｂ（固形分濃度１９．５質量％）を得た。
　（３）ＦＥＴの作製
　図１に示すようにＦＥＴの作製を行った。ＰＥＴ基板（膜厚５０μｍ）上に、感光性ペーストＡをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分プリベークを行った。その後、露光装置“ＰＥＭ－８Ｍ”（商品名、ユニオン光学（株）製）を用いて露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、０．５％Ｎａ２ＣＯ３溶液で３０秒間浸漬現像を行い、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行い、基板上にゲート電極を作製した。
　次に上記（２）に記載の方法で作製したゲート絶縁層材料Ｂを上記ゲート電極が形成されたＰＥＴ基板上にスピンコート塗布（８００ｒｐｍ×２０秒）し、１２０℃で５分間熱処理後、再度絶縁層溶液Ｂをスピンコート塗布（８００ｒｐｍ×２０秒）し、窒素気流下２００℃で３０分間熱処理することによって、膜厚４００ｎｍのゲート絶縁層を形成した。
　次にゲート絶縁層の上に、感光性ペーストＡをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分プリベークを行った。その後、露光装置“ＰＥＭ－８Ｍ”を用いて、基板裏面側から露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、０．５％Ｎａ２ＣＯ３溶液で３０秒間浸漬現像を行い、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行い、ゲート絶縁層上にソース電極およびドレイン電極を作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉを、分光光度計（Ｕ－４１００、ＨＩＴＡＣＨＩ製）を用いて３６５ｎｍ帯で測定し、式（ａ）の関係を満たすかどうか調べたところ、－ＬＯＧ１０（Ｉ/Ｉ０）＝２．９であり、満たしていた。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．２μｍであった。
　次に上記（１）に記載の方法で作製した半導体溶液Ａを、上記ソース電極およびドレイン電極の間にインクジェット装置（クラスターテクノロジー（株）製）を用いて４００ｐｌ滴下し、ホットプレート上で窒素気流下、１５０℃で３０分の熱処理を行い、半導体層を形成し、ＦＥＴを得た。ソース電極とドレイン電極の間隔は２０μｍであった。
　得られたＦＥＴについて、［１］～［３］に記載の方法で密着性評価、ゲート電極とソース・ドレイン電極の位置ずれ評価およびＦＥＴの移動度の評価を行った。
　ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．５μｍであった。移動度は０．６ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１９．１Ｖであった。
　実施例２
　（１）ＦＥＴの作製
　ゲート電極の形成に感光性ペーストＢ、ソース電極およびドレイン電極の形成に感光性ペーストＢを使用したこと以外は実施例１と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．１であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．１μｍであった。
　作製したＦＥＴを実施例１と同様に評価したところ、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．２μｍであった。ＦＥＴの移動度は、０．６ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１８．３Ｖであった。
　実施例３
　（１）ゲート絶縁層材料の作製
　ゲート絶縁層材料Ａを１０ｇはかり取り、アルミニウムビス（エチルアセトアセテート）モノ（２，４－ペンタンジオナート）（商品名「アルミキレートＤ」、川研ファインケミカル（株）製、以下アルミキレートＤという）１３ｇとプロピレングリコールモノエチルエーテルアセテート（沸点：１４６℃、アルドリッチ社製、以下、ＰＧＭＥＡという）４２ｇを混合して、室温にて２時間撹拌し、ゲート絶縁層材料Ｃ（固形分濃度２４重量％）を得た。本溶液中の上記ポリシロキサンの含有量はアルミキレートＤ　１００重量部に対して２０重量部であった。前記ゲート絶縁層材料Ｃを大気中、室温で保存したところ、１ヶ月たっても析出物は観察されず安定であった。
　（２）ＦＥＴの作製
　ゲート絶縁層材料Ｂの代わりにゲート絶縁層材料Ｃを使用したこと以外は、実施例２と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝２．８であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．１μｍであった。
　作製したＦＥＴを実施例１と同様に評価したところ、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．２μｍであった。ＦＥＴの移動度は、０．８ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１１．８Ｖであった。
　実施例４
　（１）ＦＥＴの作製
　ゲート電極の形成に感光性ペーストＣ、ソース電極およびドレイン電極の形成に感光性ペーストＣを使用したこと以外は実施例４と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝２．３であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．３μｍであった。
　作製したＦＥＴを実施例１と同様に評価したところ、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＢ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．５μｍであった。ＦＥＴの移動度は、０．７ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１２．８Ｖであった。
　実施例５
　（１）ゲート絶縁層材料の作製
　ＭＴＭＳｉ３４．１ｇ（０．２５モル）、ＰｈＴＭＳｉ９９．２ｇ（０．５モル）およびジメチルジメトキシシラン（以下ＤＭＤＭＳｉという）３０．１ｇ（０．２５モル）を用いたこと以外は、実施例１と同様にしてゲート絶縁層材料を合成し、固形分濃度２６．５重量％のゲート絶縁層材料Ｄを得た。
　得られたゲート絶縁層材料Ｄを５０．０ｇはかり取り、ＰＧＭＢ１６．０ｇを混合して、室温にて２時間攪拌し、ゲート絶縁層材料Ｅを得た。
　（２）ＦＥＴの作製
　ゲート絶縁層材料Ｂの代わりにゲート絶縁層材料Ｅを使用したこと以外は、実施例２と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．１であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．１μｍであった。
　作製したＦＥＴを実施例１と同様に評価したところ、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．４μｍであった。ＦＥＴの移動度は、０．３ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１８．１Ｖであった。
　実施例６
　（１）ゲート絶縁層材料の作製
　ポリビニルフェノール（アルドリッチ社製、重量平均分子量（Ｍｗ）：２００００、以下ＰＶＰという）、ポリメラミンコホルムアルデヒド（アルドリッチ社製、数平均分子量（Ｍｎ）：４３２、以下ＰＭＦという）およびＰＧＭＥＡを、ＰＶＰ：ＰＭＦ：ＰＧＭＥＡ＝１０：５：１００の重量比で混合し、ゲート絶縁層材料Ｆとした。
　（２）ＦＥＴの作製
　ゲート絶縁層材料Ｂの代わりにゲート絶縁層材料Ｆを使用したこと以外は、実施例２と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝２．９であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．１μｍであった。
　作製したＦＥＴを実施例１と同様に評価したところ、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．４μｍであった。ＦＥＴの移動度は、０．２ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは２１．９Ｖであった。
　実施例７
　（１）半導体溶液の作製
　ＣＮＴ１を１．５ｍｇと、ドデシル硫酸ナトリウム（（株）和光純薬工業製）１．５ｍｇを３０ｍｌの水中に加え、氷冷しながら超音波ホモジナイザーを用いて出力２５０Ｗで３時間超音波撹拌し、ＣＮＴ複合体分散液Ｂ（溶媒に対するＣＮＴ複合体濃度０．０５ｇ／ｌ）を得た。得られたＣＮＴ複合体分散液Ｂを遠心分離機（日立工機（株）製ＣＴ１５Ｅ）を用いて、２１０００Ｇで３０分間遠心分離した後、上澄みの８０体積％を取り出すことにより半導体溶液Ｂを得た。
　（２）ＦＥＴの作製
　半導体溶液Ａの代わりに半導体溶液Ｂを使用したこと以外は、実施例２と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．３であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．０μｍであった。
　作製したＦＥＴを実施例１と同様に評価したところ、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．１μｍであった。ＦＥＴの移動度は、０．１ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１７．６Ｖであった。
　実施例８
　（１）ＲＦＩＤの作製
　ＰＥＴ基板（膜厚５０μｍ）上に、感光性ペーストＢをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分プリベークを行った。その後、露光装置“ＰＥＭ－８Ｍ”（商品名、ユニオン光学（株）製）を用いて露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、０．５％Ｎａ２ＣＯ３溶液で３０秒間浸漬現像を行い、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行い、基板上にアンテナパターンおよび接続配線パターン、ゲート電極、配線を作製した。その後は、実施例２と同様にＦＥＴを作製し、ＲＦＩＤを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．２であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．１μｍであった。得られたＲＦＩＤは、アンテナとＦＥＴから構成される回路の導通があり、ＲＦＩＤとして動作することを確認した。
　作製したＦＥＴを実施例１と同様に評価したところ、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．３μｍであった。ＦＥＴの移動度は、０．８ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１０．９Ｖであった。また、アンテナパターンについて、［１］記載の方法で密着性を評価したところ、評価結果はＡであった。
　実施例９
　（１）ＦＥＴの作製
　図２に示すようにＦＥＴの作製を行った。ＰＥＴ基板（膜厚５０μｍ）上に、感光性ペーストＢをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分プリベークを行った。その後、露光装置“ＰＥＭ－８Ｍ”（商品名、ユニオン光学（株）製）を用いて露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、０．５％Ｎａ２ＣＯ３溶液で３０秒間浸漬現像を行い、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行い、基板上にソース電極およびドレイン電極を作製した。
　次に半導体溶液Ａを、上記ソース電極・ドレイン電極間にインクジェット装置（クラスターテクノロジー（株）製）を用いて４００ｐｌ滴下し、ホットプレート上で窒素気流下、１５０℃で３０分の熱処理を行い、半導体層を形成した。
　次にゲート絶縁層材料Ｃを上記ソース電極およびドレイン電極と半導体層が形成されたＰＥＴ基板上にスピンコート塗布（８００ｒｐｍ×２０秒）し、１２０℃で５分間熱処理後、再度絶縁層溶液Ｂをスピンコート塗布（８００ｒｐｍ×２０秒）し、窒素気流下２００℃で３０分間熱処理することによって、膜厚４００ｎｍのゲート絶縁層を形成した。
　次にゲート絶縁層の上に、感光性ペーストＢをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分プリベークを行った。その後、露光装置“ＰＥＭ－８Ｍ”を用いて、基板裏面側から露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、０．５％Ｎａ２ＣＯ３溶液で３０秒間浸漬現像を行い、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行い、ゲート絶縁層上にゲート電極を形成し、ＦＥＴを得た。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたソース電極／ドレイン電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．０であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．１μｍ、ソース電極とドレイン電極の間隔は２０μｍであった。
　密着性評価では、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡであった。ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．２μｍであった。またＦＥＴの移動度は、０．７ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１０．１Ｖであった。
　実施例１０
　（１）ＦＥＴの作製
　ＰＥＴ基板（膜厚５０μｍ）上に、感光性ペーストＤをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分プリベークを行った。その後、露光装置“ＰＥＭ－８Ｍ”（商品名、ユニオン光学（株）製）を用いて露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、０．５％Ｎａ２ＣＯ３溶液で３０秒間浸漬現像を行い、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行い、基板上に膜厚２１０ｎｍのゲート電極を作製した。それ以外は、実施例２と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝１．７であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．０μｍ、ソース電極とドレイン電極の間隔は１６μｍであった。
　密着性評価では、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡであった。ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は１．９μｍであった。またＦＥＴの移動度は、０．４ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１１．７Ｖであった。
　実施例１１
　（１）ＦＥＴの作製
　ＰＥＴ基板（膜厚３４２μｍ）上に、ＦＥＴを形成したこと以外は、実施例２と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．２であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．１μｍ、ソース電極とドレイン電極の間隔は１８μｍであった。
　密着性評価では、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡであった。ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は１．５μｍであった。またＦＥＴの移動度は、０．７ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１０．１Ｖであった。
　実施例１２
　（１）ＦＥＴの作製
　ＰＥＴ基板（膜厚１８８μｍ）上に、ＦＥＴを形成したこと以外は、実施例２と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．１であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．１μｍ、ソース電極とドレイン電極の間隔は１９μｍであった。
　密着性評価では、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡであった。ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．９μｍであった。またＦＥＴの移動度は、０．８ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１０．６Ｖであった。
　実施例１３
　（１）ＦＥＴの作製
　ゲート絶縁層材料Ｃをゲート電極が形成されたＰＥＴ基板上にスピンコート塗布（５００ｒｐｍ×２０秒）し、１２０℃で５分間熱処理後、再度絶縁層溶液Ｃをスピンコート塗布（５００ｒｐｍ×２０秒）し、窒素気流下２００℃で３０分間熱処理することによって、膜厚１１００ｎｍのゲート絶縁層を形成したこと以外は、実施例２と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．２であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．０μｍ、ソース電極とドレイン電極の間隔は１７μｍであった。
　密着性評価では、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡであった。ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は１．６μｍであった。またＦＥＴの移動度は、０．７ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１０．２Ｖであった。
　実施例１４
　（１）ＦＥＴの作製
　図１に示すようにＦＥＴの作製を行った。ＰＥＴ基板（膜厚５０μｍ）上に、感光性ペーストＢをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分プリベークを行った。その後、露光装置“ＰＥＭ－８Ｍ”（商品名、ユニオン光学（株）製）を用いて露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、０．５％Ｎａ２ＣＯ３溶液で３０秒間浸漬現像を行い、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行い、基板上にゲート電極を作製した。
　次に上記（２）に記載の方法で作製したゲート絶縁層材料Ｂを上記ゲート電極が形成されたＰＥＴ基板上にスピンコート塗布（８００ｒｐｍ×２０秒）し、１２０℃で５分間熱処理後、再度絶縁層溶液Ｂをスピンコート塗布（８００ｒｐｍ×２０秒）し、窒素気流下２００℃で３０分間熱処理することによって、膜厚４００ｎｍのゲート絶縁層を形成した。
　次にゲート絶縁層の上に、感光性ペーストＢをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分プリベークを行った。その後、露光装置“ＰＥＭ－８Ｍ”を用いて、基板裏面側から露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。次に基板表面側から露光量３０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行った。次に、０．５％Ｎａ２ＣＯ３溶液で３０秒間浸漬現像を行い、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行い、ゲート絶縁層上にソース電極およびドレイン電極を作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．１であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、０．２μｍ、ソース電極とドレイン電極の間隔は２０μｍであった。
　次に上記（１）に記載の方法で作製した半導体溶液Ａを、上記ソース電極およびドレイン電極の間にインクジェット装置（クラスターテクノロジー（株）製）を用いて４００ｐｌ滴下し、ホットプレート上で窒素気流下、１５０℃で３０分の熱処理を行い、半導体層を形成し、ＦＥＴを得た。ソース電極とドレイン電極の間隔は２０μｍであった。
　ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．５μｍであった。移動度は１．１ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１０．１Ｖであった。
　実施例１５
　（１）ゲート絶縁層材料の作製
　３－トリメトキシシリルプロピルコハク酸無水物（以下、ＳｕｃＳｉという）１３．１２ｇ（０．０５モル）、３－アクリロキシプロピルトリメトキシシラン（以下、ＡｃｒＳｉという）９３．７３ｇ（０．４０モル）およびＰｈＴＭＳｉ１０９．０６ｇ（０．５５モル）をＰＧＭＥＡ２１５．９１ｇに溶解し、これに、水５４．９０ｇ、リン酸０．８６４ｇを撹拌しながら加えた。得られた溶液をバス温１０５℃で２時間加熱し、内温を９０℃まで上げて、主として副生するメタノールからなる成分を留出せしめた。次いでバス温１３０℃で２．０時間加熱し、内温を１１８℃まで上げて、主として水とＰＧＭＥＡからなる成分を留出せしめた後、室温まで冷却し、固形分濃度２６．０重量％のゲート絶縁層材料Ｇを得た。得られたゲート絶縁層材料Ｇを１０ｇはかり取り、ＰＧＭＥＡ０．８３ｇを混合して、室温にて２時間撹拌し、ゲート絶縁層材料Ｈ（固形分濃度２４重量％）を得た。
　（２）ＦＥＴの作製
　ゲート絶縁層材料Ｂの代わりにゲート絶縁層材料Ｈを使用したこと以外は、実施例１４と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．３であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、０．３μｍ、ソース電極とドレイン電極の間隔は２０μｍであった。
　作製したＦＥＴを実施例１と同様に評価したところ、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．３μｍであった。ＦＥＴの移動度は、１．２ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは５．８Ｖであった。
　実施例１６
　（１）ＦＥＴの作製
　抵抗加熱法により、マスクを通してＡｌを１５０ｎｍの厚さで真空蒸着し、ＰＥＴ基板（膜厚５０μｍ）上にゲート電極を作製したこと以外は、実施例１４と同様にＦＥＴを作製した。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．６であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、０．２μｍ、ソース電極とドレイン電極の間隔は２０μｍであった。
　作製したＦＥＴを実施例１と同様に評価したところ、ゲート電極の密着性評価はＢ、ソース電極およびドレイン電極の密着性評価結果はＡ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．４μｍであった。ＦＥＴの移動度は、１．１ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは９．８Ｖであった。
　比較例１
　（１）ＦＥＴの作製
　図１に示すようにＦＥＴの作製を行った。ガラス製の基板（膜厚０．７ｍｍ）上に、抵抗加熱法により、マスクを通してＡｌを１５０ｎｍの厚さで真空蒸着し、基板上にゲート電極を作製した。
　次にゲート絶縁層材料Ｃを上記ゲート電極が形成された基板上にスピンコート塗布（８００ｒｐｍ×２０秒）し、１２０℃で５分間熱処理後、再度絶縁層溶液Ｃをスピンコート塗布（８００ｒｐｍ×２０秒）し、窒素気流下２００℃で３０分間熱処理することによって、膜厚４００ｎｍのゲート絶縁層を形成した。
次にゲート絶縁層の上に、抵抗加熱法により、金を５０ｎｍの厚さになるように真空蒸着し、その上にフォトレジスト（商品名「ＬＣ１００－１０ｃＰ」、ローム・アンド・ハース（株）製）をスピンコート塗布（１０００ｒｐｍ×２０秒）し、１００℃で１０分間加熱乾燥した。
　作製したフォトレジスト膜をパラレルライトマスクアライナー（キヤノン（株）製ＰＬＡ－５０１Ｆ）を用いて、マスクを介してパターン露光した後、自動現像装置（滝沢産業（株）製ＡＤ－２０００）を用いて２．３８質量％水酸化テトラメチルアンモニウム水溶液であるＥＬＭ－Ｄ（商品名、三菱ガス化学（株）製）を用いて７０秒間シャワー現像し、次いで水で３０秒間洗浄した。その後、エッチング液ＡＵＲＵＭ－３０２（商品名、関東化学（株）製）を用いて５分間エッチング処理した後、水で３０秒間洗浄した。ＡＺリムーバ１００（商品名、ＡＺエレクトロニックマテリアルズ（株）製）に５分間浸漬してレジストを剥離し、水で３０秒間洗浄後、１２０℃で２０分間加熱乾燥することでソース電極およびドレイン電極を形成した。ソース電極とドレイン電極の間隔は２０μｍであった。
　次に半導体溶液Ａを、上記ソース電極・ドレイン電極間にインクジェット装置（クラスターテクノロジー（株）製）を用いて４００ｐｌ滴下し、ホットプレート上で窒素気流下、１５０℃で３０分の熱処理を行い、半導体層を形成し、ＦＥＴを得た。
　作製したＦＥＴを実施例１と同様に評価したところ、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＣ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は５．３μｍであった。またＦＥＴの移動度は、０．０４ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１１．９Ｖであった。
　比較例２
　（１）ＦＥＴの作製
　図１に示すようにＦＥＴの作製を行った。ＰＥＴ基板（膜厚５０μｍ）上に、感光性ペーストＢをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分プリベークを行った。その後、露光装置“ＰＥＭ－８Ｍ”（商品名、ユニオン光学（株）製）を用いて露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、０．５％Ｎａ２ＣＯ３溶液で３０秒間浸漬現像を行い、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行い、基板上にゲート電極を作製した。
　次にゲート絶縁層材料Ｃを上記ゲート電極が形成された基板上にスピンコート塗布（８００ｒｐｍ×２０秒）し、１２０℃で５分間熱処理後、再度絶縁層溶液Ｃをスピンコート塗布（８００ｒｐｍ×２０秒）し、窒素気流下２００℃で３０分間熱処理することによって、膜厚４００ｎｍのゲート絶縁層を形成した。
　次に半導体溶液Ａを、ゲート絶縁層上にインクジェット装置（クラスターテクノロジー（株）製）を用いて４００ｐｌ滴下し、ホットプレート上で窒素気流下、１５０℃で３０分の熱処理を行い、半導体層を形成した。
　次にゲート絶縁層の上に半導体層を覆うように、感光性ペーストＢをスクリーン印刷で塗布し、乾燥オーブンで１００℃、１０分プリベークを行った。その後、露光装置“ＰＥＭ－８Ｍ”を用いて、基板裏面側から露光量７０ｍＪ／ｃｍ２（波長３６５ｎｍ換算）で全線露光を行い、０．５％Ｎａ２ＣＯ３溶液で３０秒間浸漬現像を行い、超純水でリンス後、乾燥オーブンで１４０℃、３０分間キュアを行い、ゲート絶縁層上にソース電極・ドレイン電極を作製し、ＦＥＴを得た。その際、基板裏面側から露光する露光光の強度Ｉ０と、基板、基板表面上に形成されたゲート電極およびゲート絶縁層を透過した光の強度Ｉとの関係は、－ＬＯＧ１０（Ｉ/Ｉ０）＝３．１であった。また、ソース電極およびドレイン電極の十点平均粗さＲｚは、１．２μｍ、ソース電極とドレイン電極の間隔は２０μｍであった。
　半導体層上の感光性ペーストＢの現像残渣が一部に確認できた。また、作製したＦＥＴを実施例１と同様に評価したところ、ゲート電極、ソース電極およびドレイン電極の密着性評価結果はＡ、ゲート電極とソース・ドレイン電極の位置ずれＸの平均値は０．３μｍであった。またＦＥＴの移動度は、０．０５ｃｍ２／Ｖ・ｓｅｃ、ヒステリシスは１３．１Ｖであった。
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
１　基板
２　ゲート電極
３　ゲート絶縁層
４　導電膜
５　ソース電極
６　ドレイン電極
７　半導体層
８　ゲート電極用配線
９　ソース・電極用配線
１０　ドレイン電極用配線
２０　金属円柱
２１　ＦＥＴ基板
１００　基板
１０１　アンテナパターン
１０２　回路
１０３　接続配線

Claims (15)

  1. 基板の表面上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程と、前記基板の裏面側から前記ゲート電極をマスクとして前記導電膜を露光する工程と、露光された導電膜を現像してソース電極およびドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を塗布法により形成する工程と、を含む電界効果型トランジスタの製造方法。
  2. 基板の表面上にソース電極およびドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を塗布法により形成する工程と、前記ソース電極、前記ドレイン電極および前記半導体層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程と、前記基板の裏面側から前記ソース電極および前記ドレイン電極をマスクとして前記導電膜を露光する工程と、露光された導電膜を現像してゲート電極を形成する工程と、を含む電界効果型トランジスタの製造方法。
  3. 前記ゲート電極が、塗布法により形成される、請求項１記載の電界効果型トランジスタの製造方法。
  4. 前記ソース電極およびドレイン電極が、塗布法により形成される、請求項２記載の電界効果型トランジスタの製造方法。
  5. 前記半導体層がカーボンナノチューブを含む請求項１～４いずれか記載の電界効果型トランジスタの製造方法。
  6. 前記導電膜を基板の裏面側から露光する工程において、前記露光光の波長が４３６ｎｍ、４０５ｎｍ、または３６５ｎｍのいずれかであって、前記露光光の強度Ｉｏと、前記基板、前記基板表面上に形成された電極および前記ゲート絶縁層を透過した光の強度Ｉが下記式（ａ）を満たす請求項１～５いずれか記載の電界効果型トランジスタの製造方法。
    　　－Ｌｏｇ１０（Ｉ/Ｉ０）≧２　（ａ）
  7. 前記基板の厚みが２００μｍ以下である請求項１～６いずれか記載の電界効果型トランジスタの製造方法。
  8. 前記ゲート絶縁層の膜厚が１μｍ以下である請求項１～７いずれか記載の電界効果型トランジスタの製造方法。
  9. 前記基板の裏面側から前記導電膜を露光する工程の後に、さらに前記基板表面側から前記導電膜を露光する工程を含む請求項１～８いずれか記載の電界効果型トランジスタの製造方法。
  10. 前記感光性有機成分がウレタン基を有する化合物を含む請求項１～９記載の電界効果型トランジスタの製造方法。
  11. 前記半導体層が、表面の少なくとも一部に共役系重合体が付着したカーボンナノチューブ複合体を含む請求項１～１０いずれか記載の電界効果型トランジスタの製造方法。
  12. 前記半導体層を形成する塗布法が、インクジェット法、ディスペンサー法およびスプレー法からなる群より選ばれるいずれか一つである請求項１～１１いずれか記載の電界効果型トランジスタの製造方法。
  13. 前記ゲート絶縁層が、少なくとも、一般式（１）で表されるシラン化合物を重合成分とするポリシロキサンを含む請求項１～１２いずれか記載の電界効果型トランジスタの製造方法。
    Ｒ１ ｍＳｉ（ＯＲ２）４－ｍ（１）
    （ここで、Ｒ１は水素原子、アルキル基、シクロアルキル基、複素環基、アリール基、ヘテロアリール基またはアルケニル基を示し、Ｒ１が複数存在する場合、それぞれのＲ１は同じでも異なっていてもよい。Ｒ２はアルキル基またはシクロアルキル基を示し、Ｒ２が複数存在する場合、それぞれのＲ２は同じでも異なっていてもよい。ｍは１～３の整数を示す。）
  14. 前記ポリシロキサンが、さらに、一般式（３）で表されるシラン化合物を重合成分として含む請求項１３記載の電界効果型トランジスタの製造方法。
    Ａ１Ｒ６ ｋＳｉ（ＯＲ７）２－ｋ　（３）
    （一般式（３）において、Ｒ６は、水素原子、アルキル基、シクロアルキル基、複素環基、アリール基、ヘテロアリール基又はアルケニル基を表す。Ｒ７は、水素原子、アルキル基、アシル基またはアリール基を表す。ｋは０又は１を表す。Ａ１は、カルボキシル基、スルホ基、チオール基、フェノール性水酸基又はそれらの誘導体を少なくとも二つ含む有機基を表す。ただし、前記誘導体が、前記カルボキシル基、スルホ基、チオール基およびフェノール性水酸基のうちの二つによる環状縮合構造である場合は、Ａ１は当該環状縮合構造を少なくとも一つ有する有機基を表す。）
  15. 請求項１～１４いずれか記載の製造方法で電界効果型トランジスタを形成する工程と、前記基板の表面上にアンテナパターンを形成する工程と、を含む無線通信装置の製造方法。
PCT/JP2017/032066 2016-09-16 2017-09-06 電界効果トランジスタの製造方法および無線通信装置の製造方法 WO2018051860A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020197006102A KR102029639B1 (ko) 2016-09-16 2017-09-06 전계 효과 트랜지스터의 제조 방법 및 무선 통신 장치의 제조 방법
US16/331,006 US11094899B2 (en) 2016-09-16 2017-09-06 Method for manufacturing field effect transistor and method for manufacturing wireless communication device
CN201780056286.7A CN109716491B (zh) 2016-09-16 2017-09-06 场效应晶体管的制造方法及无线通信设备的制造方法
EP17850763.8A EP3514822B1 (en) 2016-09-16 2017-09-06 Method for manufacturing field effect transistor and method for manufacturing wireless communication device
JP2017547591A JP6358402B1 (ja) 2016-09-16 2017-09-06 電界効果トランジスタの製造方法および無線通信装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016181246 2016-09-16
JP2016-181246 2016-09-16

Publications (1)

Publication Number Publication Date
WO2018051860A1 true WO2018051860A1 (ja) 2018-03-22

Family

ID=61619490

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/032066 WO2018051860A1 (ja) 2016-09-16 2017-09-06 電界効果トランジスタの製造方法および無線通信装置の製造方法

Country Status (7)

Country Link
US (1) US11094899B2 (ja)
EP (1) EP3514822B1 (ja)
JP (1) JP6358402B1 (ja)
KR (1) KR102029639B1 (ja)
CN (1) CN109716491B (ja)
TW (1) TWI692036B (ja)
WO (1) WO2018051860A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170925A1 (ja) 2019-02-21 2020-08-27 東レ株式会社 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置
JP2023037592A (ja) * 2021-09-03 2023-03-15 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、その製造方法およびそれを含む表示装置
US11928544B2 (en) 2020-05-29 2024-03-12 Panasonic Intellectual Property Management Co., Ltd. Article management system, reading device, article management method, and non-transitory computer-readable storage medium

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2990283C (en) * 2015-07-03 2023-02-28 National Research Council Of Canada Self-aligning metal patterning based on photonic sintering of metal nanoparticles
KR102319360B1 (ko) * 2017-09-28 2021-10-29 주식회사 엘지화학 전기 변색 복합체, 이를 포함하는 전기 변색 소자 및 전기 변색 소자의 제조방법
US11676855B2 (en) * 2020-02-26 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning interconnects and other structures by photo-sensitizing method
DE102020130905A1 (de) 2020-02-26 2021-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Strukturieren von Interconnects und anderer Aufbauten durch Photosensibilisierungsverfahren
CN112164701B (zh) * 2020-09-29 2022-09-13 厦门天马微电子有限公司 阵列基板和显示面板
CN113809234B (zh) * 2021-09-18 2024-01-19 东北师范大学 一种柔性液相有机薄膜场效应晶体管及其制备方法
CN115207205B (zh) * 2022-07-27 2023-04-25 广东工业大学 一种薄膜振动装置及其制备方法、应用其的清洗装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006265534A (ja) * 2005-02-22 2006-10-05 Toray Ind Inc 重合体コンポジット
JP2007129007A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
WO2009116373A1 (ja) * 2008-03-18 2009-09-24 東レ株式会社 ゲート絶縁材料、ゲート絶縁膜、および有機電界効果型トランジスタ
JP2009283862A (ja) * 2008-05-26 2009-12-03 Hitachi Ltd 薄膜トランジスタ装置およびその製造方法
JP2010532559A (ja) * 2007-07-02 2010-10-07 コリア・インスティテュート・オブ・マシナリー・アンド・マテリアルズ 自己整合型有機薄膜トランジスタ及びその製造方法
JP2011119529A (ja) * 2009-12-04 2011-06-16 Sony Corp 半導体装置、集積回路、マトリックス回路、表示素子、無線通信装置、電子機器、半導体装置の製造方法
WO2012018082A1 (ja) * 2010-08-06 2012-02-09 大日本印刷株式会社 遷移金属化合物含有ナノ粒子及びその製造方法、遷移金属化合物含有ナノ粒子分散インク及びその製造方法、並びに正孔注入輸送層を有するデバイス及びその製造方法
JP2014048619A (ja) * 2012-09-04 2014-03-17 Panasonic Corp フレキシブルデバイスの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100738A (ja) * 2001-09-25 2003-04-04 Jsr Corp 積層体、積層体の形成方法、絶縁膜ならびに半導体用基板
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
KR101123751B1 (ko) 2004-01-26 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기, 반도체장치 및 그의 제조방법
JPWO2005122278A1 (ja) * 2004-06-10 2008-04-10 コニカミノルタホールディングス株式会社 有機半導体薄膜、有機半導体デバイス、有機薄膜トランジスタ及び有機エレクトロルミネッセンス素子
WO2006045083A1 (en) * 2004-10-20 2006-04-27 E.I. Dupont De Nemours And Company Donor element for radiation-induced thermal transfer
KR20080062263A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 마이크로 스트립 안네타를 포함한 액정표시장치
TWI341032B (en) * 2007-09-14 2011-04-21 Chimei Innolux Corp Process and structure of thin film transistor
JP2009152368A (ja) * 2007-12-20 2009-07-09 Hitachi Ltd 半導体装置およびその製造方法
WO2009139339A1 (ja) 2008-05-12 2009-11-19 東レ株式会社 カーボンナノチューブ複合体、有機半導体コンポジットならびに電界効果型トランジスタ
WO2010034815A1 (en) * 2008-09-25 2010-04-01 Imec Method for forming self-aligned electrodes
JP5429454B2 (ja) 2009-04-17 2014-02-26 ソニー株式会社 薄膜トランジスタの製造方法および薄膜トランジスタ
KR101761435B1 (ko) * 2009-10-29 2017-07-25 이 아이 듀폰 디 네모아 앤드 캄파니 전자 응용을 위한 중수소화된 화합물
KR101309263B1 (ko) * 2010-02-19 2013-09-17 한국전자통신연구원 유기 박막 트랜지스터 및 그 형성방법
WO2012087955A1 (en) * 2010-12-20 2012-06-28 E. I. Du Pont De Nemours And Company Compositions for electronic applications
WO2012132487A1 (ja) 2011-03-30 2012-10-04 セイコーインスツル株式会社 有機トランジスタの製造方法
CN105190901B (zh) * 2013-03-14 2018-12-04 东丽株式会社 场效应晶体管
JP6255651B2 (ja) * 2014-03-07 2018-01-10 富士フイルム株式会社 薄膜トランジスタ
CN105870058B (zh) * 2016-06-08 2018-12-18 昆山龙腾光电有限公司 薄膜晶体管阵列基板的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006265534A (ja) * 2005-02-22 2006-10-05 Toray Ind Inc 重合体コンポジット
JP2007129007A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
JP2010532559A (ja) * 2007-07-02 2010-10-07 コリア・インスティテュート・オブ・マシナリー・アンド・マテリアルズ 自己整合型有機薄膜トランジスタ及びその製造方法
WO2009116373A1 (ja) * 2008-03-18 2009-09-24 東レ株式会社 ゲート絶縁材料、ゲート絶縁膜、および有機電界効果型トランジスタ
JP2009283862A (ja) * 2008-05-26 2009-12-03 Hitachi Ltd 薄膜トランジスタ装置およびその製造方法
JP2011119529A (ja) * 2009-12-04 2011-06-16 Sony Corp 半導体装置、集積回路、マトリックス回路、表示素子、無線通信装置、電子機器、半導体装置の製造方法
WO2012018082A1 (ja) * 2010-08-06 2012-02-09 大日本印刷株式会社 遷移金属化合物含有ナノ粒子及びその製造方法、遷移金属化合物含有ナノ粒子分散インク及びその製造方法、並びに正孔注入輸送層を有するデバイス及びその製造方法
JP2014048619A (ja) * 2012-09-04 2014-03-17 Panasonic Corp フレキシブルデバイスの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3514822A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170925A1 (ja) 2019-02-21 2020-08-27 東レ株式会社 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置
JP6809645B1 (ja) * 2019-02-21 2021-01-06 東レ株式会社 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置
US11711929B2 (en) 2019-02-21 2023-07-25 Toray Industries, Inc. Field-effect transistor, method for manufacturing same, and wireless communication device
US11928544B2 (en) 2020-05-29 2024-03-12 Panasonic Intellectual Property Management Co., Ltd. Article management system, reading device, article management method, and non-transitory computer-readable storage medium
JP2023037592A (ja) * 2021-09-03 2023-03-15 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、その製造方法およびそれを含む表示装置
JP7465922B2 (ja) 2021-09-03 2024-04-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、その製造方法およびそれを含む表示装置

Also Published As

Publication number Publication date
JPWO2018051860A1 (ja) 2018-09-13
TWI692036B (zh) 2020-04-21
EP3514822A1 (en) 2019-07-24
KR102029639B1 (ko) 2019-10-07
US11094899B2 (en) 2021-08-17
JP6358402B1 (ja) 2018-07-18
KR20190046822A (ko) 2019-05-07
TW201826400A (zh) 2018-07-16
CN109716491A (zh) 2019-05-03
US20190198786A1 (en) 2019-06-27
EP3514822B1 (en) 2023-04-26
EP3514822A4 (en) 2020-05-20
CN109716491B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
JP6358402B1 (ja) 電界効果トランジスタの製造方法および無線通信装置の製造方法
TWI728995B (zh) 具配線與電極的天線基板的製造方法以及rfid元件的製造方法
JP6915620B2 (ja) 導電膜の製造方法、それを用いた電界効果型トランジスタの製造方法および無線通信装置の製造方法
KR102121960B1 (ko) 전계 효과형 트랜지스터, 그의 제조 방법, 그것을 사용한 무선 통신 장치 및 상품 태그
JP7206912B2 (ja) 電界効果型トランジスタ、その製造方法、それを用いた無線通信装置および商品タグ
JP6809223B2 (ja) 整流素子、その製造方法および無線通信装置
US10636866B2 (en) Capacitor, method for manufacturing same, and wireless communication device using same
WO2020170925A1 (ja) 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2017547591

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17850763

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197006102

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017850763

Country of ref document: EP

Effective date: 20190416