DE102020130905A1 - Strukturieren von Interconnects und anderer Aufbauten durch Photosensibilisierungsverfahren - Google Patents

Strukturieren von Interconnects und anderer Aufbauten durch Photosensibilisierungsverfahren Download PDF

Info

Publication number
DE102020130905A1
DE102020130905A1 DE102020130905.8A DE102020130905A DE102020130905A1 DE 102020130905 A1 DE102020130905 A1 DE 102020130905A1 DE 102020130905 A DE102020130905 A DE 102020130905A DE 102020130905 A1 DE102020130905 A1 DE 102020130905A1
Authority
DE
Germany
Prior art keywords
photosensitive material
portions
light
procedure according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020130905.8A
Other languages
English (en)
Inventor
Wei-Jen Lo
Po-Cheng Shih
Syun-Ming Jang
Tze-Liang Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/094,700 external-priority patent/US11676855B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020130905A1 publication Critical patent/DE102020130905A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein repräsentatives Verfahren umfasst Bilden eines lichtempfindlichen Materials über einem Substrat, Bilden einer Deckschicht über dem lichtempfindlichen Material und Strukturieren der Deckschicht. Unter Verwendung der strukturierten Deckschicht wird ein erster Abschnitt des lichtempfindlichen Materials selektiv mit einer vorgewählten Lichtwellenlänge belichtet, um mindestens eine Materialeigenschaft des ersten Abschnitts des lichtempfindlichen Materials zu ändern, während verhindert wird, dass ein zweiter Abschnitt des lichtempfindlichen Materials mit der vorgewählten Lichtwellenlänge belichtet wird. Dann wird einer, jedoch nicht beide der folgenden Schritte durchgeführt: Entfernen des ersten Abschnitts des lichtempfindlichen Materials und Bilden eines leitfähigen Elements an seiner Stelle, das mindestens teilweise von dem zweiten Abschnitt des lichtempfindlichen Materials umgeben ist, oder Entfernen des zweiten Abschnitts des lichtempfindlichen Materials und Bilden eines leitfähigen Elements, das zwei oder mehr Abschnitte einer Schaltung elektrisch verbindet, aus dem ersten Abschnitt des lichtempfindlichen Materials.

Description

  • BEANSPRUCHTE PRIORITÄT
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/981,862 mit dem Titel „Patterning Interconnects and Other Structures by Photo-Sensitizing Method“, eingereicht am 26. Februar 2020, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Zahlreiche Schritte bei der Halbleiter- und IC-Herstellung erfordern das Strukturieren von Schichten, typischerweise unter Verwendung von Fotolithografietechniken. Da Strukturmerkmale immer kleiner werden und die Strukturdichte dementsprechend zunimmt, werden neue Techniken benötigt, um Nachteile wie inhomogenes Trockenätzen, das Erfordernis komplizierter Mehrschichtmasken, unbeabsichtigtes Beschädigen der zu strukturierenden oder umgebender Schichten und dergleichen zu überwinden.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1a bis 1f veranschaulichen Schritte bei der Bildung einer strukturierten lichtempfindlichen (d. h. photoempfindlichen) Schicht und die sich daraus ergebenden Aufbauten.
    • 2a bis 2d veranschaulichen Schritte bei der Bildung eines leitfähigen Merkmals in der strukturierten lichtempfindlichen Schicht aus 1e und die sich daraus ergebenden Aufbauten.
    • 3a bis 3f veranschaulichen Schritte bei der Bildung einer strukturierten lichtempfindlichen Schicht, die leitfähige Bereiche und nicht leitfähige Bereiche aufweist, und die sich daraus ergebenden Aufbauten.
    • 4a bis 4f veranschaulichen Schritte bei der Bildung von isolierenden Merkmalen in der strukturierten lichtempfindlichen Schicht aus 3f und die sich daraus ergebenden Aufbauten.
    • 5a bis 5j veranschaulichen Schritte bei der Bildung eines elektrischen Interconnects aus einer strukturierten lichtempfindlichen Schicht und die sich daraus ergebenden Aufbauten.
    • 6 und 7 veranschaulichen Eigenschaften von beispielhaften lichtempfindlichen Materialien.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zur Umsetzung von unterschiedlichen Merkmalen des bereitgestellten Gegenstands bereit. Zur Vereinfachung der vorliegenden Offenbarung sind nachstehend konkrete Beispiele für Komponenten und Anordnungen beschrieben. Diese stellen selbstverständlich lediglich Beispiele dar und sind nicht als beschränkend zu verstehen. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt miteinander gebildet werden, sowie Ausführungsformen umfassen, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale derart ausgebildet sein können, dass das erste und das zweite Merkmal nicht in direktem Kontakt miteinander sind. Außerdem können in der vorliegenden Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Klarheit und gibt an und für sich keine Beziehung zwischen den diskutierten Ausführungsformen und/oder Ausgestaltungen vor.
  • Räumlich relative Begriffe wie „unterhalb“, „unter“, „unterer“, „über“, „oberer“ und dergleichen können ferner vorliegend zur einfacheren Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen bzw. Merkmalen, wie in den Figuren beschrieben, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren gezeigten Ausrichtung unterschiedliche Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad verdreht oder in anderen Ausrichtungen), und die vorliegend verwendeten räumlich relativen Begriffe können ebenfalls entsprechend interpretiert werden.
  • In den folgenden beschriebenen Ausführungsformen ist ein Verfahren des Bildens eines als Interconnect (auch Verbindung, Zwischenverbindung) bezeichneten Merkmals, wie einer leitfähigen Durchkontaktierung, innerhalb einer dielektrischen Schicht, etwa eines Zwischenmetalldielektrikums (IMD - Inter Metal Dielectric), offenbart. Die vorliegende Lehre ist jedoch gleichermaßen anwendbar auf Leiterbahnen innerhalb von IMDs, leitfähige Durchkontaktierungen und/oder Kontaktstopfen innerhalb von dielektrischen Zwischenschichten (ILD-Schichten - Inter Layer Dielectric), leitfähige Pads und dergleichen.
  • Eine erste Ausführungsform beginnt mit einem Aufbau 10, welcher in 1a in einer Herstellungszwischenstufe veranschaulicht ist, wobei ein oder mehrere Merkmale und/oder Schichten in und/oder auf einem Substrat 2 ausgebildet worden sind. Das Substrat 2 ist in der Querschnittsansicht gezeigt und ist, wie die anderen vorliegend veranschaulichten Merkmale, sofern nicht explizit anders angegeben, nicht maßstabgetreu gezeichnet. Im Allgemeinen kann das Substrat 2 ein Halbleiter-Volumensubstrat oder ein Silizium-auf-Isolator-Substrat (SOI-Substrat - Silicon on Insulator) aufweisen. Ein SOI-Substrat weist eine Isolatorschicht unter einer dünnen Halbleiterschicht auf, welche die aktive Schicht des SOI-Substrats ist. Der Halbleiter der aktiven Schicht und der Volumenhalbleiter enthalten im Allgemeinen das kristalline Halbleitermaterial Silizium, können jedoch auch ein oder mehrere andere Halbleitermaterialien wie Germanium, Silizium-Germanium-Legierungen, Verbindungshalbleiter (z. B. GaAs, AlAs, InAs, GaN, A1N und dergleichen) oder deren Legierungen (z. B. GaxAl1-xAs, GaxAl1-xN, InxGa1-xAs und dergleichen), Oxidhalbleiter (z. B. ZnO, SnO2, TiO2, Ga2O3 und dergleichen) oder Kombinationen davon enthalten. Die Halbleitermaterialien können dotiert oder undotiert sein. Zu anderen Substraten, die verwendet werden können, zählen Mehrschichtsubstrate, Gradientensubstrate oder Substrate mit hybrider Ausrichtung. In den beiliegenden Zeichnungen ist aus Gründen der Einfachheit und Klarheit nur ein kleiner Abschnitt des Substrats 2 (sowie anschließend gebildeter Schichten) veranschaulicht, da eine solche Offenbarung zum Verständnis der vorliegend beschriebenen Ausführungsformen ausreicht.
  • Vor dem in 1a veranschaulichten Zustand können auch eine oder mehrere aktive und/oder passive Komponenten (nicht veranschaulicht) gebildet worden sein. Der Rahmen an Vorrichtungen, die innerhalb des Aufbaus 10 angedacht sind, umfasst Komponenten wie FinFET-Transistoren, planare Transistoren, Gate-All-Around-Transistoren (GAA-Transistoren), Kondensatoren, Widerstände und dergleichen. Außerdem sind lokale Interconnects, die aus leitfähigem Polysilizium oder anderen leitfähigen Materialien gebildet sind, Zwischenschichtdielektrika (ILDs), Kontaktstopfen, untere Interconnect-Lagen wie Metallschichten, die in jeweiligen dielektrischen Schichten eingebettet sind, und dergleichen alle als im Umfang des in 1a gezeigten Substrats 2 inbegriffen angedacht.
  • In der vorliegenden konkreten Ausführungsform ist ein zweiteiliges Ätzstoppmerkmal gezeigt, das eine Ätzstoppschicht (ESL - Etch Stop Layer) 4 und eine ESL 6 aufweist und über dem Substrat 2 ausgebildet worden ist. Die Unterscheidung zwischen dem Substrat 2 und den Schichten, die über dem Substrat 2 ausgebildet sind, ist in gewissem Maße willkürlich und dient lediglich der Veranschaulichung. Anders ausgedrückt könnten die ESL 4 und/oder die ESL 6 in manchen Ausführungsformen als Teil des Substrats 2 aufgefasst werden, wohingegen sie in 1a separat veranschaulicht sind. Der Fachmann versteht, dass ESLs wie die ESL 4 und die ESL 6 verwendet werden, um darunterliegende Merkmale/Schichten/Aufbauten des Substrats 2 vor anschließenden Prozessen zu schützen, insbesondere anschließenden Ätz- und/oder Strukturierungsprozessen; dies wird in den folgenden Abschnitten erläutert. Im vorliegenden Beispiel werden zwei ESLs, und zwar die ESL 4 und die ESL 6, verwendet, um ausreichenden Schutz für die darunterliegenden Merkmale/Schichten/Aufbauten sicherzustellen. Dies kann aufgrund der Größe, Komplexität, Form, Strukturdichte, Materialzusammensetzungen und dergleichen der darunterliegenden Merkmale/Schichten/Aufbauten und/oder der Größe, Komplexität, Form, Strukturdichte, Materialzusammensetzungen und dergleichen eines anschließend ausgebildeten Materials (etwa eine in den nachstehenden Abschnitten beschriebene anschließend ausgebildete IMD-Schicht) oder des zum Strukturieren des anschließend ausgebildeten Materials verwendeten Ätz- bzw. Strukturierungsprozesses erforderlich sein. In anderen Ausführungsformen kann eine einzige ESL ausreichend sein, und in weiteren Ausführungsformen könnten zum ausreichenden Schutz von darunterliegenden Merkmalen/Schichten/Aufbauten drei oder mehr ESLs erforderlich sein.
  • Als ein Beispiel von vielen kann die ESL 4 eine Aluminiumoxidschicht (AlxOy-Schicht) sein, und die ESL 6 kann eine Schicht aus sauerstoffdotiertem Siliziumkarbid (manchmal als sauerstoffdotiertes Karbid bzw. „ODC“ (Oxygen Doped Carbide) bezeichnet) sein. Zwar ist die ODC-Schicht 6 als über der AlxOy-Schicht 4 ausgebildet veranschaulicht, im Rahmen der vorliegenden Anmeldung ist jedoch auch denkbar, dass die AlxOy-Schicht 4 alternativ über der ODC-Schicht 6 ausgebildet ist.
  • Es wird unter Bezugnahme auf 1b fortgefahren. Eine Schicht 8 wird flächig über der ESL 4 und der ESL 6 aufgebracht - veranschaulicht ist sie als direkt auf der ESL 6 ausgebildet. In einem Ausführungsbeispiel kann die dielektrische Schicht 8 als eine IMD-Schicht für den Aufbau 10 dienen, diese Funktion ist jedoch nur eine von vielen Anwendungen für die vorliegend offenbarten Konzepte. In dieser Ausführungsform enthält die Schicht 8 beispielsweise Thiophen, Phenyl oder Thiophenyl. Wie nachstehend ausführlicher diskutiert wird, ändert sich mindestens eine Materialeigenschaft der Schicht 8, wenn diese mit einer ausreichenden Dosis Licht einer bestimmten Wellenlänge belichtet wird; vorliegend wird sie auch als lichtempfindliche Schicht 8 bezeichnet.
  • Die lichtempfindliche Schicht 8 kann zum Beispiel unter Verwendung eines chemischen Gasphasenabscheidungsprozesses (CVD-Prozesses) aufgebracht werden, etwa unter Spülung eines Vorläufergases wie Ethan, ein Alken, ein Alkin und/oder dergleichen bei einer Flussrate im Bereich von ungefähr 10□sccm bis ungefähr 1000□sccm und bei einer Temperatur von typischerweise ungefähr 50□°C bis ungefähr 300□°C. Die lichtempfindliche Schicht 8 könnte alternativ durch einen anderen Abscheidungsprozess aufgebracht werden, etwa PECVD, MOCVD, CVD, ALD oder dergleichen. Die lichtempfindliche Schicht 8 könnte ein Material wie I-R, P-R oder dergleichen enthalten, wobei I für Indium steht, P für Phosphor und R für CxHy oder eine organische COOH-Gruppe. Die Verwendung einer O2- oder Cox-Plasmavorbehandlung verbessert die Grenzflächenhaftung für die lichtempfindliche Schicht 8 und reduziert das Abblättern oder eliminiert es vorzugsweise, insbesondere, wenn die Schicht unter Verwendung von CVD-Abscheidungsprozessen aufgebracht wird.
  • Zwar wird die Dicke der lichtempfindlichen Schicht 8 von der konkreten Anwendung und dem konkreten Aufbau abhängen, der hergestellt wird, rein als Beispiel kann die lichtempfindliche Schicht 8 mit einer Nenndicke von 10□nm bis ungefähr 60□nm aufgebracht werden.
  • 1c bis 1f veranschaulichen Schritte zum Strukturieren der lichtempfindlichen Schicht 8 durch Ausnutzung ihrer Lichtempfindlichkeit. Zunächst werden, wie in 1c gezeigt, eine oder mehrere Deckschichten auf der Oberseite der lichtempfindlichen Schicht 8 gebildet. In einem Ausführungsbeispiel wird eine erste dielektrische Deckschicht 12 durch Abscheidung von Tetraethylorthosilicat (manchmal als Tetraethoxysilan bezeichnet und gewöhnlich mit TEOS abgekürzt) gebildet, gefolgt von einer zweiten Deckschicht 14, die aus einem Metall wie Wolfram, wolframdotiertem Karbid, TiN oder dergleichen gebildet wird. Es wird dann eine dritte Deckschicht 16, etwa eine weitere TEOS-Dielektrikumschicht, gebildet, gefolgt von einer vierten Deckschicht 18, etwa eine dielektrische Deckschicht aus amorphem Silizium. Die für die Deckschichten 12, 14, 16 und 18 offenbarten konkreten Materialien und Abscheidungsprozesse stellen lediglich Beispiele dar. Die Verwendung und Zusammensetzung der Deckschichten ist eine Frage der Designwahl und hängt von Faktoren wie der Ätzselektivität der darunterliegenden Materialien und der Deckschichtmaterialien gegenüber dem gewählten Ätzprozess, der erforderlichen Auflösung und Dichte der sich ergebenden Struktur und anderer derartiger Prozessparameter ab. Im Rahmen dieser Offenbarung sind verschiedene andere Materialien und Abscheidungsprozesse denkbar, einschließlich einer geringeren oder größeren Anzahl von Deckschichten, vorausgesetzt, dass die Kombination und Anzahl von Deckschichten ausreicht, um für die anhand von 1d bis 1e beschriebene Strukturierungsfunktion zu sorgen. Beispielsweise könnten andere Materialien wie etwa SiO2, SiOC, SiCO, SiN und dergleichen ohne Weiteres für eine oder mehrere der Deckschichten verwendet werden, die in einer typischen Ausführungsform mit einer Dicke von vielleicht ungefähr 5□nm bis ungefähr 70□nm aufgebracht werden würde.
  • Die Diskussion wird nun mit 1d fortgesetzt; dort veranschaulicht ist das Ergebnis eines ersten Strukturierungsschritts, bei dem die Deckschichten 12 und 14 strukturiert werden, um eine Öffnung oder einen Graben 19 zu bilden, die bzw. der durch sie hindurch verläuft. Dies kann z. B. durch Bilden und Strukturieren einer Fotolackschicht (nicht gezeigt) unter Verwendung von bekannten Lithografietechniken erzielt werden, bei denen eine Struktur in die Deckschichten 16 und 18 geätzt wird und dann in einem gleichen oder separaten Ätzprozess die Struktur in die Deckschichten 12 und 14 geätzt wird, um den in 1d veranschaulichten Aufbau zu erzielen. Ätzprozesse und Zusammensetzungen zum Ätzen durch die aufgezeigten Deckschichten sind wohlbekannt und ihre Details sind zum Verständnis der vorliegend offenbarten erfinderischen Konzepte nicht nötig. Diese Details sind daher aus Gründen der Kürze und Klarheit weggelassen. In der veranschaulichten Ausführungsform werden die Deckschichten 16 und 18 durch den Strukturierungsprozess der Deckschichten 12 und 14 entfernt (weggeätzt). In anderen Ausführungsformen könnten Abschnitte der Deckschichten 16 und 18 verbleiben oder es könnten sogar die gesamten Deckschichten verbleiben und auf gleichartige Weise wie die Deckschichten 12 und 14 strukturiert werden. In weiteren Ausführungsformen könnten andere Strukturierungstechniken, etwa Elektronenstrahllithografie, Ionenstrahlätzen und dergleichen, verwendet werden, um eine oder mehrere der Deckschichten 12, 14, 16 und/oder 18 zu strukturieren.
  • Wie in 1d gezeigt ist, wird nach dem Strukturieren der Deckschichten 12 und 14 ein Bereich der lichtempfindlichen Schicht 8 durch die Öffnung 19 belichtet, während verbleibende Bereiche der lichtempfindlichen Schicht 8 von den Deckschichten 12 und 14 bedeckt und unbelichtet bleiben. Zwar ist in 1d nur eine einzige Öffnung 19 veranschaulicht, es sollte jedoch offensichtlich sein, dass zahlreiche unterschiedliche Öffnungen verschiedener Größe und Form gleichzeitig ausgebildet werden können, um zahlreiche unterschiedliche Bereiche der lichtempfindlichen Schicht 8 zu belichten.
  • Wie in 1e schematisch durch Pfeile 20 dargestellt ist, wird nun ein Belichtungsschritt durchgeführt. Die durch die Öffnung 19 belichteten Bereiche der lichtempfindlichen Schicht 8 werden einfallendem Licht 20 ausgesetzt (mit diesem belichtet), die Deckschichten 12 und/oder 14 dagegen dienen dazu, das einfallende Licht 20 zu blockieren, zu absorbieren und/oder zu reflektieren, um zu verhindern, dass die bedeckten Bereiche der lichtempfindlichen Schicht 8 dem einfallenden Licht 20 ausgesetzt werden (mit diesem belichtet werden). Die lichtempfindliche Schicht 8 wird daher in einer Struktur belichtet, die der Struktur entspricht, die den Deckschichten 12 und 14 auferlegt wurde.
  • Als Reaktion auf das Belichten durch das einfallende Licht 20 ändert sich mindestens eine Materialeigenschaft der belichteten Abschnitte der lichtempfindlichen Schicht 8. In der vorliegend beschriebenen Ausführungsform verursacht eine Belichtung durch das einfallende Licht 20 eine Änderung der Widerstandsfähigkeit eines belichteten Bereichs 22 der lichtempfindlichen Schicht 8 gegenüber bestimmten Ätzprozessen, etwa dahingehend, dass dieser signifikant empfänglicher gegenüber einem Angriff des Ätzprozesses (einer Entfernung durch den Ätzprozess) wird. Beispielsweise werden die belichteten Abschnitte der lichtempfindlichen Schicht 8 in dem Beispiel, bei dem die lichtempfindliche Schicht 8 Thiophen, Phenyl, Thiophenyl oder dergleichen enthält und das einfallende Licht 20 (welches eine Lichtquelle, ein Laser oder dergleichen sein könnte) in einem Wellenlängenbereich von ungefähr 200□nm bis ungefähr 400□nm liegt und eine Belichtungsenergie von vielleicht ungefähr 10□mJ/cm2 bis ungefähr 100□mJ/cm2 aufweist, empfänglicher gegenüber Ätzung durch einen Ätzprozess. Zwar kann die konkrete Ätzselektivität zwischen dem belichteten Abschnitt 22 und den unbelichteten Abschnitten der lichtempfindlichen Schicht 8 schwanken und von der speziellen Anwendung abhängen, eine Ätzselektivität von ungefähr 2-fach bis ungefähr 50-fach ist jedoch wünschenswert.
  • 1f veranschaulicht die Ergebnisse eines oder mehrerer Ätzprozesse, bei denen belichtete Abschnitte 22 der lichtempfindlichen Schicht 8 entfernt werden. In einem Beispiel wird ein erster Ätzprozess verwendet, etwa eine Nassätzung unter Verwendung einer organischen Säure bzw. Lösungsmittels, um belichtete Abschnitte zu entfernen. Dieser Ätzprozess wird die ESL 6 (und/oder die ESL 4) nicht signifikant angreifen/entfernen, daher „stoppt“ der Prozess an den ESLs. Als Nächstes wird ein zweiter Ätzprozess, etwa unter Verwendung von CFx-Plasma, BCl3-Plasma oder dergleichen, verwendet, um die ESLs zu entfernen. Das Ergebnis ist eine Öffnung 23, durch welche darunterliegende Schichten/Merkmale/Aufbauten des Substrats 2 zur anschließenden elektrischen und/oder physischen Verbindung freigelegt sind. Bezeichnenderweise sind die unbelichteten Abschnitte der lichtempfindlichen Schicht 8 (d. h. die Abschnitte, die nicht vom Licht 20 belichtet wurden und daher keine Materialänderung erfahren haben) durch die Ätzprozesse, welche die belichteten Abschnitte 22 entfernt haben, im Vergleich kaum geätzt worden. Anders ausgedrückt bleiben die unbelichteten Abschnitte der lichtempfindlichen Schicht 8 trotz der Verwendung eines anisotropen Nassätzprozesses zur Bildung der Öffnung 23 aufgrund des anhand von 1e beschriebenen Belichtungsschritts im Vergleich kaum geätzt und die Öffnung 23 weist relativ gerade und vertikale Seitenwände auf. Dies ermöglicht z. B. eine größere Packungsdichte, engere Toleranzen/Prozessfenster und eine größere Zuverlässigkeit der sich ergebenden Vorrichtung.
  • Als Nächstes können verschiedene anschließende Prozessschritte vorgenommen werden, um die Herstellung der Vorrichtung 10 fortzusetzen/abzuschließen. 2a bis 2d veranschaulichen Schritte in einer Ausführungsform, bei denen in der Öffnung 23 eine leitfähige Durchkontaktierung 26 gebildet wird. Der Einfachheit halber ist das Substrat 2 in 2a bis 2d nicht veranschaulicht, obwohl es in tatsächlichen Produkten und Prozessen vorhanden wäre. Zunächst wird auf 2a Bezug genommen. Diese Figur veranschaulicht den Aufbau aus 1f nach dem Überfüllen der Öffnung 23 mit leitfähigem Material 24. Das leitfähige Material 24 steht schematisch für eine oder mehrere unterschiedliche Schichten und/oder Materialien, welche die Öffnung 23 füllen. Zum Beispiel könnte das leitfähige Material 24 eine oder mehrere Auskleidungen, welche Seitenwände der Öffnung 23 auskleiden, (z. B. Ti, TiN, Ta, TaN und dergleichen) sowie ein oder mehrere Füllmaterialien, wie Kobalt, Kupfer, Aluminium, Wolfram, Gold, Platin, dotiertes Polysilizium und dergleichen, aufweisen. Im Rahmen der vorliegenden Offenbarung ist sogar denkbar, dass dielektrische Auskleidungen in die Kategorie des leitfähigen Materials 24 fallen. In 2a erstreckt sich das leitfähige Material bis zur Oberseite der ESL 6 oder bis etwas über ihre Oberseite hinaus. In anderen Ausführungsformen (nicht speziell veranschaulicht) könnte sich das leitfähige Material 24 über den oberen Oberflächen der ESL 6 erstrecken. In weiteren Ausführungsformen könnten die ESL 6 und/oder die ESL 4 von dem Aufbringen des leitfähigen Materials 24 vollständig oder teilweise entfernt werden; in diesem Fall würde leitfähiges Material das Loch 23 überfüllen und sich an oder über der Oberseite der lichtempfindlichen Schicht befinden und sich möglicherweise seitlich auf der oberen Oberfläche der lichtempfindlichen Schicht 8 erstrecken.
  • Wie in 2b veranschaulicht ist, werden überfüllte Abschnitte des leitfähigen Materials 24 entfernt, was zum Ergebnis hat, dass ein leitfähiges Merkmal 26 in dem Loch 23 gebildet wird. Das leitfähige Merkmal könnte beispielsweise eine leitfähige Durchkontaktierung sein, es könnte jedoch ebenso gut ein Kontakt, ein Stopfen, ein Draht, ein Interconnect, ein Pad oder ein beliebiges anderes leitfähiges Merkmal sein. In den meisten Ausführungsformen kontaktiert das leitfähige Merkmal 26 ein darunterliegendes Merkmal elektrisch, etwa einen darunterliegenden Draht oder Interconnect, eine Durchkontaktierung, einen Stopfen oder ein anderes Merkmal wie ein Anschluss für einen Transistor, Kondensator, Widerstand oder dergleichen. Ein Planarisierungsprozess, wie eine chemisch-mechanische Politur (CMP), eine Rückätzung oder dergleichen, kann verwendet werden, um überfüllte Abschnitte zu entfernen. Es wird angemerkt, dass im Rahmen der vorliegenden Offenbarung denkbar ist, dass in einigen Ausführungsformen leitfähiges Material das Loch 23 lediglich füllt und nicht überfüllt, und in diesem Fall ist kein Planarisierungsschritt, wie in 2b veranschaulicht, erforderlich.
  • Es wird nun auf 2c Bezug genommen. In einigen Ausführungsformen wird eine optionale Metall-Deckschicht wie eine Kobalt-Abdeckung über dem leitfähigen Merkmal 26 gebildet. Diese Metall-Deckschicht kann besonders vorteilhaft sein, wenn das leitfähige Merkmal 26 aus Kupfer hergestellt ist oder zu einem großen Teil aus Kupfer hergestellt ist, um das leitfähige Merkmal 26 bei anschließenden Verarbeitungsschritten zu schützen. Optional können zusätzliche leitfähige Merkmale durch herkömmliche Techniken oder durch Wiederholung der in 1a-1f und 2a-2c veranschaulichten Prozesse hergestellt werden. Beispielsweise können, wie in 2d gezeigt, zusätzliche Ätzstoppschichten, wie 4' und 6', über der lichtempfindlichen Schicht 8 und dem leitfähigen Merkmal 26 liegend gebildet werden, und der vorstehend beschriebene Prozess kann wiederholt werden, um ein darauffolgendes leitfähiges Merkmal in einer nächsten Verbindungslage (nicht gezeigt) über der in 2d gezeigten Lage zu bilden.
  • 3a bis 3g veranschaulichen eine weitere Ausführungsform zum Bilden von leitfähigen Merkmalen in einer lichtempfindlichen Schicht. Zunächst wird auf 3a Bezug genommen. Es wird ein Substrat 32 bereitgestellt, wobei das Substrat 32 gleich oder gleichartig dem vorstehend beschriebenen Substrat 2 sein kann. Anders ausgedrückt kann das Substrat 32 ein Volumenhalbleiter-Wafer sein, es kann ein Mehrschichtwafer wie ein SOI-Substrat sein, es könnte Silizium oder andere Halbleitermaterialien enthalten, es könnte dotiert oder undotiert sein usw. Wie vorstehend mit Bezug auf das Substrat 2 beschrieben wurde, ist ferner denkbar, dass das Substrat 32 verschiedene Merkmale/Schichten/Aufbauten umfasst, die in oder auf dem Wafer gebildet werden können, einschließlich, jedoch nicht beschränkt auf Transistoren, Kondensatoren, Widerstände, Interconnects, isolierende Schichten, dielektrische Schichten, Metallisierungsschichten und dergleichen.
  • ESL-Schichten 34 und 36 werden auf das Substrat 32 aufgebracht. Diese ESL-Schichten könnten gleich oder gleichartig den vorstehend diskutierten ESL-Schichten 4 und 6 sein, eine derartige Gleichartigkeit ist jedoch kein Erfordernis der vorliegenden Ausführungsform. Außerdem könnte eine einzige ESL-Schicht verwendet werden, oder es könnten mehr als zwei ESL-Schichten verwendet werden, vorausgesetzt die ESL-Schicht bzw. - Schichten bieten den darunterliegenden Merkmalen/Schichten/Aufbauten ausreichenden Schutz bei anschließenden Prozessschritten, wie in den folgenden Abschnitten beschrieben. 3b veranschaulicht, dass eine lichtempfindliche Schicht 38 auf die ESL-Schicht 6 aufgebracht wird. In dieser Ausführungsform ist die lichtempfindliche Schicht 38 derart eingerichtet, dass sich ihre Leitfähigkeit bei ausreichendem Belichten mit Lichtenergie bestimmter Wellenlängen signifikant ändert. Beispielsweise kann die lichtempfindliche Schicht 38 zum Beispiel aus Phenyl oder Thiophenyl oder Kombinationen aus Phenyl und Thiophenyl gebildet werden. Ein derartiges Material ist empfindlich gegenüber Belichtung mit Lichtenergie im Bereich von ungefähr 13,5□nm (extremes Ultraviolett bzw. EUV-Bereich) und ändert dabei seine Leitfähigkeit.
  • In einem Beispiel wird die lichtempfindliche Schicht 38 unter Verwendung eines CVD-Prozesses aufgebracht, in einem Ausführungsbeispiel etwa unter Spülung von Vorläufergas wie Ethan, Alken, Alkin oder dergleichen bei einer Flussrate im Bereich von ungefähr 10□sccm bis ungefähr 100□sccm und bei einer Temperatur von typischerweise ungefähr 50□°C bis ungefähr 300 □°C. Die lichtempfindliche Schicht 38 könnte alternativ durch einen anderen Abscheidungsprozess aufgebracht werden, etwa PECVD, MOCVD, CVD, ALD und dergleichen.
  • In der in 3c veranschaulichten Ausführungsform werden mehrere Deckschichten flächig auf die lichtempfindliche Schicht 38 aufgebracht. In diesem Fall werden die erste Deckschicht 42 und die zweite Deckschicht 44 aus einem Material hergestellt, das derart ausgewählt ist, dass die Deckschichten 42 und 44 transparent oder mindestens im Wesentlichen transparent für Lichtenergie der Wellenlängen sind, gegenüber denen die lichtempfindliche Schicht 38 empfindlich ist. Im Fall von Phenyl und/oder Thiophenyl, die empfindlich gegenüber Lichtenergie im vorstehend beschriebenen Bereich sind, sind die Deckschichten 42 und 44 zum Beispiel aus einem Material hergestellt, das für diese Lichtwellenlängen im Wesentlichen transparent ist. Zum Beispiel könnten die Deckschichten 42 und/oder 44 aus SiO2, SiOC oder dergleichen hergestellt sein. Die Deckschichten sollten mit einer ausreichenden Dicke aufgebracht werden, sodass sie dazu dienen, die darunterliegende lichtempfindliche Schicht 38 bei anschließenden Prozessschritten (nachstehend beschrieben) zu schützen, jedoch dünn genug, dass während des nachstehend anhand von 3f beschriebenen Belichtungsschritts die gesamte oder im Wesentlichen die gesamte Lichtenergie (der geeigneten Wellenlängen) durchtreten kann. Zum Beispiel könnten die Deckschichten 42 und 44 in einem Ausführungsbeispiel mit einer Dicke von ungefähr 50□nm bis ungefähr 70□nm aufgebracht werden. Zwar sind zwei transparente Deckschichten veranschaulicht, im Rahmen der vorliegenden Offenbarung sind jedoch auch eine einzige transparente oder mehr als zwei transparente Deckschichten denkbar, vorausgesetzt, dass die vorstehenden Funktionsbeschränkungen hinsichtlich Transparenz usw. erfüllt sind.
  • 3c veranschaulicht außerdem zwei weitere Deckschichten 46 und 48. Diese Deckschichten werden zum Strukturieren der transparenten Deckschichten 42 und 44 verwendet und verbleiben nach dem Strukturieren der transparenten Deckschichten im Allgemeinen nicht - diese Deckschichten brauchen daher nicht transparent zu sein. Daher könnte für die Deckschichten 46 und 48 eine breite Palette von Materialien verwendet werden, sowohl leitfähige als auch dielektrische. In einer Ausführungsform ist die Deckschicht 46 ein TEOS-Oxid und die Deckschicht 48 amorphes Silizium, diese Schichten könnten allerdings auch in umgekehrter Reihenfolge verwendet werden.
  • 3d veranschaulicht die Ergebnisse der Strukturierung der transparenten Deckschichten 42 und 44, um eine Öffnung 49 zu bilden, die durch die transparente Deckschicht 42 und 44 verläuft. Dies kann z. B. durch Bilden und Strukturieren einer Fotolackschicht (nicht gezeigt) unter Verwendung von bekannten Lithografietechniken erzielt werden, bei denen eine Struktur in die transparenten Deckschichten 46 und 48 geätzt wird und dann in einem gleichen oder separaten Ätzprozess die Struktur in die transparenten Deckschichten 42 und 44 geätzt wird, um den in 3d veranschaulichten Aufbau zu erzielen. Ätzprozesse und Zusammensetzungen zum Ätzen durch die aufgezeigten Deckschichten sind wohlbekannt und ihre Details sind zum Verständnis der vorliegend offenbarten erfinderischen Konzepte nicht nötig. Diese Details sind daher aus Gründen der Kürze und Klarheit weggelassen. In der veranschaulichten Ausführungsform werden die transparenten Deckschichten 46 und 48 durch den Strukturierungsprozess der transparenten Deckschichten 42 und 44 entfernt (weggeätzt). In anderen Ausführungsformen könnten Abschnitte der Deckschichten 46 und 48 verbleiben, oder es könnten sogar die gesamten Deckschichten verbleiben und auf gleichartige Weise wie die Deckschichten 42 und 44 strukturiert werden. In weiteren Ausführungsformen könnten andere Strukturierungstechniken, etwa Elektronenstrahllithografie, Ionenstrahlätzen und dergleichen, verwendet werden, um eine oder mehrere der Deckschichten 42, 44, 46 und/oder 48 zu strukturieren.
  • 3e veranschaulicht die Ergebnisse des Füllens der Öffnung 49 mit einem Stopfen 50. Der Stopfen 50 sollte für die Lichtwellenlängen, gegenüber denen die lichtempfindliche Schicht 38 empfindlich ist, nicht transparent sein. Für den Stopfen 50, der anschließend entfernt wird, kann daher eine breite Palette von Materialien verwendet werden. In einer Ausführungsform könnte der Stopfen 50 aus einem Oxid wie zum Beispiel Siliziumoxid hergestellt sein. Zwar ist in 3d nur ein einziger Stopfen 50 veranschaulicht, es sollte jedoch offensichtlich sein, dass zahlreiche unterschiedliche Öffnungen 49 verschiedener Größe und Form gleichzeitig ausgebildet und mit zahlreichen Stopfen 50 gefüllt werden können, um unterschiedliche Bereiche der lichtempfindlichen Schicht 38 zu bedecken. In einigen denkbaren Ausführungsformen wird der Stopfen 50 durch einen selektiven Abscheidungsprozess gebildet, bei dem sich das Material, das den Stopfen 50 bildet, ohne Weiteres auf der freiliegenden Oberfläche der lichtempfindlichen Schicht 38 bildet und nicht ohne Weiteres auf der freiliegenden Oberfläche der Deckschicht 46 bildet. In anderen denkbaren Ausführungsformen könnte das Material, das den Stopfen 50 bildet, über der gesamten Vorrichtung flächig aufgebracht werden und dann durch einen Fotolithografieprozess, eine CMP oder einen anderen Planarisierungsprozess oder dergleichen strukturiert werden. Im Gegensatz zur vorstehend anhand von 1a bis 1f beschriebenen Ausführungsform ist die Öffnung(en) 42 mit Bereichen der lichtempfindlichen Schicht 38 ausgerichtet, die nach darauffolgenden Verarbeitungen verbleiben (wohingegen in der vorstehenden Ausführungsform die Öffnung(en) 19 mit Bereichen der lichtempfindlichen Schicht 8 ausgerichtet war, die darauffolgend entfernt wurden, um das/die leitfähige(n) Merkmal(e) 26 zu bilden). Dies wird in den folgenden Abschnitten erläutert.
  • Wie in 3f schematisch durch Pfeile 52 dargestellt ist, wird nach dem Bilden des Stopfens 50 ein Belichtungsschritt durchgeführt. Lichtenergie 52 liegt in einem vorgewählten Wellenlängenspektrum, wie zum Beispiel EUV. Anders ausgedrückt weist die Lichtenergie 52 eine Wellenlänge auf, die die lichtempfindliche Schicht 38 bei Belichtung damit dazu veranlasst, ihre Leitfähigkeit zu ändern. Der mit dem Stopfen 50 bedeckte Bereich der lichtempfindlichen Schicht 38 ist vor der Lichtenergie 52 geschützt (wird nicht mit dieser belichtet). Die Bereiche der lichtempfindlichen Schicht 38, die mit den transparenten Deckschichten 42 und 44 bedeckt sind, werden hingegen mit der Lichtenergie 52 belichtet, da die transparenten Deckschichten 42 und 44 für die Wellenlängen der Lichtenergie 52 im Wesentlichen transparent sind. Als Reaktion auf das Belichten mit dem einfallenden Licht 52 ändert sich mindestens eine Materialeigenschaft der belichteten Abschnitte der lichtempfindlichen Schicht 38, und in dieser Ausführungsform wandeln sich diese belichteten Abschnitte von einem Dielektrikum in einen Leiter 54.
  • Belichtete Bereiche 54 (nun leitfähig) können in der Form von Kontaktstopfen, Pads, länglichen Drähten oder anderen Arten von Interconnect vorliegen, und die verbleibenden unbelichteten Bereiche 38 können in der Form einer strukturierten isolierenden Schicht vorliegen, die die verschiedenen belichteten leitfähigen Bereiche 54 elektrisch voneinander isoliert hat (diejenigen Abschnitte der lichtempfindlichen Schicht 38, die unbelichtet bleiben, werden aus Gründen der Klarheit im Folgenden als unbelichtete Abschnitte 38, verbleibende Abschnitte 38 oder dergleichen bezeichnet; im Gegensatz dazu werden diejenigen Abschnitte der lichtempfindlichen Schicht 38, die belichtet wurden, im Folgenden als belichtete Bereiche 54, leitfähige Bereiche 54 oder dergleichen bezeichnet). Sind die verbleibenden unbelichteten Bereiche 38 ausreichend isolierend, um diese Funktion während des Betriebs der sich ergebenden Schaltung zu gewährleisten, ist keine weitere Verarbeitung zum Bilden einer Interconnect-Schicht nötig. Es ist jedoch denkbar, dass die unbelichteten Bereiche 38 eventuell hinsichtlich Isolation, Dielektrizitätszahl, struktureller Integrität, Langlebigkeit, Zuverlässigkeit und/oder dergleichen nicht genügen, um einen Teil des Endprodukts zu bilden. 4a bis 4f veranschaulichen anschließende Prozessschritte, die, sofern benötigt, unbelichtete Abschnitte 38 entfernen und mit dielektrischem Material ersetzen, das für die konkrete Anwendung eventuell geeigneter ist. Zwar verbleibt das Substrat 32, aus Gründen der Kürze und Klarheit ist das Substrat 32 jedoch in 4a bis 4f nicht veranschaulicht.
  • Zunächst zu 4a; der in 3f veranschaulichte Aufbau wird einem Prozess unterzogen, bei dem der Stopfen 50 und die verbleibenden Abschnitte 38 entfernt werden. Der/die konkrete(n) Prozess(e), der/die zum Entfernen des Stopfens 50 und der verbleibenden unbelichteten Abschnitte 38 verwendet wird/werden, hängt/hängen von den konkreten Materialien dieser Merkmale ab. In einer angedachten Ausführungsform kann Ätzen, Veraschen oder dergleichen verwendet werden, um die Merkmale zu entfernen, was eine Öffnung 53 ergibt. Es wird angemerkt, dass in der veranschaulichten Ausführungsform der/die Veraschungs-/Ätzprozess(e) auch zur teilweisen oder vollständigen Entfernung der transparenten Deckschicht 44 führen kann/können. Dies ist ein Nebenprodukt von angedachten Entfernungsprozessen, es ist jedoch nicht notwendig, dass die transparente Deckschicht 44 entfernt wird. Umgekehrt ist veranschaulicht, dass die transparente Deckschicht 42 nach den Veraschungs-/Ätzprozessen verbleibt, auch dies ist jedoch lediglich eine Designwahl und die transparente Deckschicht 42 könnte ebenso gut während des/der Veraschungs-/Ätzprozesse(s) entfernt (oder nicht entfernt) werden. Es wird außerdem angemerkt, dass die Öffnung 53 in der veranschaulichten Ausführungsform durch die ESL-Schichten 34 und 36 verläuft - Ergebnis der gleichen oder zusätzlicher Ätzschritte, wie sie verwendet wurden, um den Stopfen 50 und/oder die verbleibenden Abschnitte 38 zu entfernen. Es ist jedoch nicht notwendig, dass die ESL-Schichten 34 und 36 in der Öffnung 53 entfernt werden, und in manchen Ausführungsformen (nicht veranschaulicht) verbleiben diese Schichten am Boden der Öffnung 53.
  • Als Nächstes kann wie in 4b veranschaulicht optional eine Metallisolationsauskleidung 56 gebildet werden, um die Seitenwände und den Boden der Öffnung 53 auszukleiden. Die Metallisolationsauskleidung könnte aus einem Dielektrikum wie Siliziumoxid, Siliziumnitrid oder dergleichen gebildet werden, oder in manchen Ausführungsformen könnte die Metallisolationsauskleidung aus einer Metallbarriere wie Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen gebildet werden. In Ausführungsformen, bei denen die Metallisolationsauskleidung 56 eine Metallbarriere ist, wird die Auskleidung wie in 4c gezeigt vom Boden des Grabens 60 entfernt.
  • Dann wird wie in 4c gezeigt die ausgekleidete Öffnung 53 mit einem dielektrischen Material 58 gefüllt oder überfüllt. Das dielektrische Material und die Abscheidetechnik sind eine Frage der Designwahl, es ist jedoch denkbar, dass ein fließfähiges dielektrisches Material mit extrem geringem k-Wert (ELK - Extra Low K) verwendet wird, da es mit einer guten Spaltfüllungsfähigkeit und einer geringen Dielektrizitätskonstante vorteilhafte Eigenschaften aufweist. Falls notwendig kann überschüssiges dielektrisches Material 58 durch einen CMP-Prozess, einen Rückätzprozess oder einen anderen Planarisierungsprozess entfernt werden, was die Bildung eines dielektrischen Merkmals 60 zum Ergebnis hat, das die leitfähigen belichteten Bereiche 54 isoliert, wie in 4d veranschaulicht ist. Das Ergebnis ist eine Lage aus elektrisch leitfähigen Merkmalen gebildet aus den belichteten (nun leitfähigen) Bereichen 54, die aus der lichtempfindlichen Schicht 38 gebildet wurden, sowie elektrisch isoliert und physisch getrennt durch die dielektrischen Merkmale 60, die in den Lücken gebildet wurden, die zurückgelassen wurden, als unbelichtete Abschnitte der lichtempfindlichen Schicht 38 entfernt wurden. Zwar ist dies nicht notwendig, es können jedoch optional durch Wiederholung der in 3a bis 4d veranschaulichten Prozessschritte zusätzliche Interconnect-Schichten auf dem in 4d gezeigten Zwischenstufen-Aufbau gestapelt werden. Zum Beispiel kann, wie in 4e gezeigt, eine optionale Deckschicht 62 über den leitfähigen belichteten Abschnitten 54 gebildet werden, um diese vor anschließenden Prozessen zu schützen, und es kann, wie in 4f gezeigt, eine nächste Lage aus ESL-Schichten 34' und 36' über der Deckschicht 62 und dem dielektrischen Merkmal 60 gebildet werden. In einer denkbaren Ausführungsform könnte die Deckschicht 62 Kobalt enthalten, andere Materialien sind jedoch gleichermaßen denkbar.
  • Ein Prozess zum Wandeln einer lichtempfindlichen Schicht in eine Schicht mit leitfähigen Bereichen einer weiteren Ausführungsform ist in 5a bis 5j veranschaulicht. Es wird zunächst auf 5a Bezug genommen. Dort ist ein Herstellungszwischenzustand veranschaulicht, bei dem ESL-Schichten 74 und 76 auf einem Substrat 72 gebildet worden sind. Das Substrat 72 kann gleich oder gleichartig dem vorstehend beschriebenen Substrat 2 sein. Anders ausgedrückt kann das Substrat 72 ein Volumenhalbleiter-Wafer sein, es kann ein Mehrschichtwafer wie ein SOI-Substrat sein, es könnte Silizium oder andere Halbleitermaterialien enthalten, es könnte dotiert oder undotiert sein usw. Wie vorstehend mit Bezug auf das Substrat 2 beschrieben wurde, ist ferner denkbar, dass das Substrat 72 verschiedene Merkmale/Schichten/Aufbauten umfasst, die in oder auf dem Wafer gebildet werden können, einschließlich, jedoch nicht beschränkt auf Transistoren, Kondensatoren, Widerstände, Interconnects, isolierende Schichten, dielektrische Schichten, Metallisierungsschichten und dergleichen.
  • ESL-Schichten 74 und 76 werden auf das Substrat 72 aufgebracht. Diese ESL-Schichten könnten gleich oder gleichartig den vorstehend diskutierten ESL-Schichten 34 und 36 sein, eine derartige Gleichartigkeit ist jedoch kein Erfordernis dieser Ausführungsform. Außerdem könnte eine einzige ESL-Schicht verwendet werden, oder es könnten mehr als zwei ESL-Schichten verwendet werden, vorausgesetzt die ESL-Schicht bzw. -Schichten bieten den darunterliegenden Merkmalen/Schichten/Aufbauten ausreichenden Schutz bei anschließenden Prozessschritten, wie in den folgenden Abschnitten beschrieben. In dieser Ausführungsform ist die ESL 74 zum Beispiel eine Schicht aus Aluminiumnitrid und die ESL 76 zum Beispiel eine Schicht aus ODC. Im Rahmen dieser Offenbarung sind jedoch auch andere Materialien denkbar, vorausgesetzt die Materialien bieten den darunterliegenden Schichten/Merkmalen/Aufbauten des Substrats 72 ausreichenden Schutz bei anschließenden Prozessen, wie in den folgenden Abschnitten beschrieben.
  • 5b veranschaulicht, dass eine lichtempfindliche Schicht 78 auf die ESL-Schicht 76 aufgebracht ist. In dieser Ausführungsform ist die lichtempfindliche Schicht 78 ein Monomer, sodass sich ihre Leitfähigkeit bei ausreichender Belichtung mit Lichtenergie bestimmter Wellenlängen signifikant ändert, und auf diese Weise ist die vorstehende Lehre bezüglich der lichtempfindlichen Schicht 38 auf die lichtempfindliche Schicht 78 anwendbar. Aus Gründen der Kürze und Klarheit wird die vorstehende Diskussion bezüglich Materialien, Eigenschaften und Prozessen für die lichtempfindliche Schicht 38 durch Bezugnahme auf die lichtempfindliche Schicht 78 an dieser Stelle aufgenommen.
  • In der vorliegenden Ausführungsform wird jedoch eine lichtempfindliche Schicht 78 wie Thiophen aufgebracht, vorzugsweise unter Verwendung einer Spin-on-Abscheidetechnik. Thiophen ist lediglich ein Beispiel für ein Oligomer, d. h. ein Polymer mit geringem Molekülgewicht.
  • Wie in 5c veranschaulicht ist, werden Deckschichten auf der lichtempfindlichen Schicht 78 gebildet. In der vorliegenden Ausführungsform sind nur zwei transparente Deckschichten 82 und 84 veranschaulicht. Abhängig von dem gewählten Material kann es möglich sein, die transparenten Deckschichten 82 und 84 ohne die Verwendung zusätzlicher Deckschichten direkt zu strukturieren. Alternativ könnte die transparente Deckschicht 82 und 84 zusammen mit zusätzlichen Deckschichten wie etwa den Deckschichten 46 und 48 aus 3c bei denjenigen Anwendungen verwendet werden, bei denen sie notwendig sind, um die Deckschichten 82 und 84 genauer zu strukturieren. Diese zusätzlichen Deckschichten könnten die gleichen Materialien sein, wie sie unter Bezugnahme auf 3c beschrieben wurden, oder andere Materialien sein, vorausgesetzt sie sind kompatibel mit den transparenten Deckschichten 82 und 84 und mit den in der vorliegenden Ausführungsform beschriebenen Prozessen.
  • 5d veranschaulicht die Ergebnisse des Strukturierens der transparenten Deckschichten 82 und 84, um eine Öffnung darin zu bilden, die Öffnung mit einem Stopfen 86 zu füllen und dann die Vorrichtung mit einer Lichtenergiequelle zu belichten, die eine Lichtenergie aufweist, die durch Pfeile 88 schematisch veranschaulicht ist. Unter der Annahme, dass Thiophen die lichtempfindliche Schicht 78 bildet, sollte die Lichtenergie 86 eine Wellenlänge im Bereich von ungefähr 200□nm bis ungefähr 400□nm aufweisen, um die Lichtempfindlichkeit der lichtempfindlichen Schicht 78 zu aktivieren. Der Stopfen 86 sollte bei diesen Wellenlängen undurchlässig (nicht transparent) sein, um das unter dem Stopfen liegende lichtempfindliche Material zu schützen. Materialien wie SiO2, SiOC und dergleichen sind für Licht bei diesen Wellenlängen transparent und könnten für den Stopfen 86 verwendet werden. Die transparenten Deckschichten 82 und 84 sollten für diese Wellenlängen transparent oder mindestens im Wesentlichen transparent sein, damit ausreichend Lichtenergie durch sie hindurchtreten und die darunterliegenden Bereiche der lichtempfindlichen Schicht 78 belichten (aktivieren) kann. Materialien wie SiO2, SiOC und dergleichen mit einem Dickenbereich von ungefähr 5□nm bis ungefähr 70□nm stellen Beispiele für die transparenten Deckschichten 82 und 84 dar.
  • Der mit dem Stopfen 86 bedeckte Bereich der lichtempfindlichen Schicht 78 ist während des Belichtungsprozesses vor der Lichtenergie 88 geschützt (wird nicht mit damit belichtet). Die Bereiche der lichtempfindlichen Schicht 78, die mit den transparenten Deckschichten 82 und 84 bedeckt sind, werden hingegen mit der Lichtenergie 88 belichtet, da die transparenten Deckschichten 82 und 84 für die Wellenlängen der Lichtenergie 88 im Wesentlichen transparent sind. Als Reaktion auf das Belichten mit dem einfallenden Licht 88 in einem veranschaulichenden Bereich von ungefähr 10□mJ/cm2 bis ungefähr 100□mJ/cm2 ändert sich mindestens eine Materialeigenschaft der belichteten Abschnitte der lichtempfindlichen Schicht 78, und in dieser Ausführungsform wandeln sich diese belichteten Abschnitte von Dielektrika in leitfähige Bereiche 90 um (diejenigen Abschnitte der lichtempfindlichen Schicht 78, die unbelichtet bleiben, werden aus Gründen der Klarheit im Folgenden als unbelichtete Abschnitte 78, verbleibende Abschnitte 78 oder dergleichen bezeichnet; im Gegensatz dazu werden diejenigen Abschnitte der lichtempfindlichen Schicht 78, die belichtet wurden, im Folgenden als belichtete Bereiche 90, leitfähige Bereiche 90 oder dergleichen bezeichnet).
  • Die belichteten Bereiche 90 (nun leitfähig) können in der Form von Kontaktstopfen, Pads, länglichen Drähten oder anderen Arten von Interconnect vorliegen, und die verbleibenden unbelichteten Bereiche 78 können in der Form einer strukturierten isolierenden Schicht vorliegen, die die verschiedenen belichteten leitfähigen Bereiche 90 elektrisch voneinander isoliert hat. Sind die verbleibenden unbelichteten Bereiche 78 ausreichend isolierend, um diese Funktion während des Betriebs der sich ergebenden Schaltung zu gewährleisten, ist keine weitere Verarbeitung zum Bilden einer Interconnect-Schicht nötig. Es ist jedoch denkbar, dass die unbelichteten Bereiche 78 eventuell hinsichtlich Isolation, Dielektrizitätszahl, struktureller Integrität, Langlebigkeit, Zuverlässigkeit und/oder dergleichen nicht genügen, um einen Teil des Endprodukts zu bilden. 5e bis 5j veranschaulichen anschließende Prozessschritte, die, sofern benötigt, unbelichtete Abschnitte 78 entfernen und mit dielektrischem Material ersetzen, das für die konkrete Anwendung eventuell geeigneter ist.
  • Zunächst wird auf 5e Bezug genommen. Der in 5d veranschaulichte Aufbau wird einem Prozess unterzogen, bei dem der Stopfen 86 und die verbleibenden unbelichteten Abschnitte 78 entfernt werden. Der/die konkrete(n) Prozess(e), der/die zum Entfernen des Stopfens 86 und der verbleibenden unbelichteten Abschnitte 78 verwendet wird/werden, hängt/hängen von den konkreten Materialien dieser Merkmale ab. In einer denkbaren Ausführungsform kann Ätzen, Veraschen oder dergleichen verwendet werden, um die Merkmale zu entfernen, was in 5e durch Pfeile 90 schematisch veranschaulicht ist. Das Ergebnis ist eine Öffnung 91. Es wird angemerkt, dass in der veranschaulichten Ausführungsform der/die Veraschungs-/Ätzprozess(e) 90 auch die teilweise oder vollständige Entfernung der transparenten Deckschicht 84 zum Ergebnis haben kann/können. Dies ist ein Nebenprodukt von angedachten Entfernungsprozessen, es ist jedoch nicht notwendig, dass die transparente Deckschicht 84 entfernt wird. Umgekehrt ist veranschaulicht, dass die transparente Deckschicht 82 nach den Veraschungs-/Ätzprozessen verbleibt, auch dies ist jedoch lediglich eine Designwahl und die transparente Deckschicht 82 könnte ebenso gut während des/der Veraschungs-/Ätzprozesse(s) entfernt (oder nicht entfernt) werden. Es wird außerdem angemerkt, dass die Öffnung 91 in der veranschaulichten Ausführungsform durch die ESL-Schichten 74 und 76 verläuft - Ergebnis der gleichen oder zusätzlicher Ätzschritte, wie sie verwendet wurden, um den Stopfen 86 und/oder die verbleibenden Abschnitte 78 zu entfernen. Es ist jedoch nicht notwendig, dass die ESL-Schichten 74 und 76 in der Öffnung 91 entfernt werden, und in manchen Ausführungsformen (nicht veranschaulicht) verbleiben diese Schichten am Boden der Öffnung 91.
  • Als Nächstes kann wie in 5f veranschaulicht optional eine Metallisolationsauskleidung 92 gebildet werden, um die Seitenwände und den Boden der Öffnung 91 auszukleiden. Die Metallisolationsauskleidung könnte aus einem Dielektrikum wie Siliziumoxid, Siliziumnitrid oder dergleichen gebildet werden, oder in manchen Ausführungsformen könnte die Metallisolationsauskleidung aus einer Metallbarriere wie Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen gebildet werden. In der veranschaulichten Ausführungsform, 5g, wird die Metallisolationsauskleidung 92 vom Bodenabschnitt der Öffnung 91 entfernt. In manchen Ausführungsformen könnte die Metallisolationsauskleidung 92 jedoch am Boden der Öffnung 91 verbleiben.
  • Dann wird wie in 5g gezeigt die ausgekleidete Öffnung 91 mit einem dielektrischen Material 96 gefüllt oder überfüllt. Das dielektrische Material und die Abscheidetechnik sind eine Frage der Designwahl, es ist jedoch denkbar, dass ein fließfähiges dielektrisches Material mit extrem geringem k-Wert (ELK - Extra Low K) verwendet wird, da es mit einer guten Spaltfüllungsfähigkeit und einer geringen Dielektrizitätskonstante vorteilhafte Eigenschaften aufweist. Falls notwendig, kann überschüssiges dielektrisches Material 96 durch einen CMP-Prozess, einen Rückätzprozess oder einen anderen Planarisierungsprozess entfernt werden, was die Bildung eines dielektrischen Merkmals 97 zum Ergebnis hat, das die leitfähigen belichteten Bereiche 90 isoliert, wie in 5g veranschaulicht ist. Das Ergebnis ist eine Lage aus elektrisch leitfähigen Merkmalen, die aus den belichteten (nun leitfähigen) Bereichen 90 gebildet ist, die aus der lichtempfindlichen Schicht 78 gebildet wurden, und die durch die dielektrischen Merkmale 97, die in den Lücken gebildet wurden, die zurückgelassen wurden, als unbelichtete Abschnitte der lichtempfindlichen Schicht 78 entfernt wurden, elektrisch isoliert und physisch separiert ist. Zwar ist dies nicht notwendig, es können jedoch optional durch Wiederholung der in 5a bis 5d veranschaulichten Prozessschritte zusätzliche Interconnect-Schichten auf dem in 5i und 5j gezeigten Zwischenstufen-Aufbau gestapelt werden. Zum Beispiel kann, wie in 5i gezeigt, eine optionale Deckschicht 98 über den leitfähigen belichteten Abschnitten 90 gebildet werden, um diese vor anschließenden Prozessen zu schützen, und es kann, wie in 5j gezeigt, eine nächste Lage aus ESL-Schichten 74' und 76' über der Deckschicht 98 und dem dielektrischen Merkmal 97 gebildet werden. In einer denkbaren Ausführungsform könnte die Deckschicht 98 Kobalt enthalten, andere Materialien sind jedoch gleichermaßen denkbar.
  • 6 und 7 stellen weitere Informationen über die chemische Zusammensetzung der lichtempfindlichen Schichten bereit, die in den vorliegend beschriebenen Ausführungsformen verwendet werden.
  • Ein allgemeiner Aspekt von vorliegend offenbarten Ausführungsformen umfasst Bilden eines lichtempfindlichen Materials über einem Substrat. Das Verfahren umfasst auch Bilden einer Deckschicht über dem lichtempfindlichen Material. Das Verfahren umfasst auch Strukturieren der Deckschicht. Das Verfahren umfasst auch: unter Verwendung der strukturierten Deckschicht, selektives Belichten eines ersten Abschnitts des lichtempfindlichen Materials mit einer vorgewählten Lichtwellenlänge, um mindestens eine Materialeigenschaft des ersten Abschnitts des lichtempfindlichen Materials zu ändern, während verhindert wird, dass ein zweiter Abschnitt des lichtempfindlichen Materials mit der vorgewählten Lichtwellenlänge belichtet wird. Das Verfahren umfasst auch Durchführen eines, jedoch nicht beider der folgenden Schritte: Entfernen des ersten Abschnitts des lichtempfindlichen Materials und Bilden eines leitfähigen Elements an seiner Stelle, das mindestens teilweise von dem zweiten Abschnitt des lichtempfindlichen Materials umgeben ist. Das Verfahren umfasst auch Entfernen des zweiten Abschnitts des lichtempfindlichen Materials und Bilden eines leitfähigen Elements, das zwei oder mehr Abschnitte einer Schaltung elektrisch verbindet, aus dem ersten Abschnitt des lichtempfindlichen Materials.
  • Ein weiterer allgemeiner Aspekt von vorliegend offenbarten Ausführungsformen umfasst Aufbringen eines lichtempfindlichen Materials auf ein Substrat. Das Verfahren umfasst auch selektives Belichten erster Abschnitte des lichtempfindlichen Materials mit einer vorgewählten Lichtwellenlänge, um mindestens eine Materialeigenschaft der ersten Abschnitte des lichtempfindlichen Materials zu ändern, während zweite Abschnitte des lichtempfindlichen Materials nicht mit der vorgewählten Lichtwellenlänge belichtet werden. Das Verfahren umfasst auch Integrieren des lichtempfindlichen Materials in eine elektrische Verbindung einer integrierten Schaltung.
  • Noch ein weiterer allgemeiner Aspekt von vorliegend offenbarten Ausführungsformen umfasst ein Substrat. Die Vorrichtung weist auch eine elektrische Verbindungsschaltung auf, die über dem Substrat ausgebildet ist, wobei die elektrische Verbindungsschaltung mindestens zwei Lagen aufweist, wobei jede der zwei Lagen aufweist: eine Schicht aus lichtempfindlichem Material, wobei die Schicht Bereiche leitfähigen lichtempfindlichen Materials aufweist und die Schicht ferner Gräben darin aufweist. Die Vorrichtung weist auch auf: ein isolierendes Material, das in den Gräben ausgebildet ist und die Bereiche leitfähigen lichtempfindlichen Materials elektrisch isoliert.
  • Das Vorstehende skizziert Merkmale mehrerer Ausführungsformen, sodass die Fachperson die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte verstehen, dass die vorliegende Offenbarung ohne Weiteres als Grundlage zum Designen oder Abwandeln anderer Prozesse und Aufbauten zur Durchführung der gleichen Zwecke und/oder Erreichung der gleichen Vorteile der vorliegend vorgestellten Ausführungsformen verwendet werden kann. Der Fachmann sollte auch verstehen, dass derartige äquivalente Konstruktionen nicht vom Gedanken und Schutzumfang der vorliegenden Offenbarung abweichen und dass vorliegend verschiedene Änderungen, Ersetzungen und Veränderungen vorgenommen werden können, ohne vom Gedanken und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62981862 [0001]

Claims (20)

  1. Verfahren, umfassend: Bilden eines lichtempfindlichen Materials über einem Substrat; Bilden einer Deckschicht über dem lichtempfindlichen Material; Strukturieren der Deckschicht; unter Verwendung der strukturierten Deckschicht, selektives Belichten eines ersten Abschnitts des lichtempfindlichen Materials mit einer vorgewählten Lichtwellenlänge, um mindestens eine Materialeigenschaft des ersten Abschnitts des lichtempfindlichen Materials zu ändern, während verhindert wird, dass ein zweiter Abschnitt des lichtempfindlichen Materials mit der vorgewählten Lichtwellenlänge belichtet wird; und Durchführen eines, jedoch nicht beider der folgenden Schritte: Entfernen des ersten Abschnitts des lichtempfindlichen Materials und Bilden eines leitfähigen Elements an seiner Stelle, das mindestens teilweise von dem zweiten Abschnitt des lichtempfindlichen Materials umgeben ist; oder Entfernen des zweiten Abschnitts des lichtempfindlichen Materials und Bilden eines leitfähigen Elements, das zwei oder mehr Abschnitte einer Schaltung elektrisch verbindet, aus dem ersten Abschnitt des lichtempfindlichen Materials.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Bildens eines lichtempfindlichen Materials über einem Substrat ein Aufbringen eines lichtempfindlichen Materials umfasst, das ausgewählt ist aus der Gruppe bestehend aus Phenyl, Thiophenyl, Thiophen und Kombinationen davon.
  3. Verfahren nach Anspruch 1, wobei der Schritt des unter Verwendung der strukturierten Deckschicht erfolgenden selektiven Belichtens eines ersten Abschnitts des lichtempfindlichen Materials mit einer vorgewählten Lichtwellenlänge, um mindestens eine Materialeigenschaft des ersten Abschnitts des lichtempfindlichen Materials zu ändern, die Empfänglichkeit des ersten Abschnitts gegenüber einem Ätzprozess erhöht.
  4. Verfahren nach Anspruch 1, wobei der Schritt des Bildens eines lichtempfindlichen Materials über einem Substrat ein Aufbringen eines lichtempfindlichen Materials umfasst, das ausgewählt ist aus der Gruppe bestehend aus einer I-R-Verbindung und einer P-R-Verbindung, wobei R für eine CxHy-Gruppe oder eine COOH-Gruppe steht.
  5. Verfahren nach Anspruch 1, wobei der Schritt des unter Verwendung der strukturierten Deckschicht erfolgenden selektiven Belichtens eines ersten Abschnitts des lichtempfindlichen Materials mit einer vorgewählten Lichtwellenlänge, um mindestens eine Materialeigenschaft des ersten Abschnitts des lichtempfindlichen Materials zu ändern, die Empfindlichkeit des ersten Abschnitts gegenüber einem Ätzprozess erhöht.
  6. Verfahren nach Anspruch 1, wobei die Leitfähigkeit des ersten Abschnitts des lichtempfindlichen Materials nach dem selektiven Belichtungsschritt im Vergleich zu vor dem selektiven Belichtungsschritt zunimmt.
  7. Verfahren nach Anspruch 1, wobei der Schritt des Bildens einer Deckschicht über dem lichtempfindlichen Material umfasst: Aufbringen mehrerer Deckschichten, wobei mindestens eine erste der mehreren Deckschichten für die vorgewählte Lichtwellenlänge transparent ist; und Strukturieren der mindestens ersten der mehreren Deckschichten unter Verwendung einer zweiten der mehreren Deckschichten, die über der mindestens ersten der mehreren Deckschichten ausgebildet ist.
  8. Verfahren nach Anspruch 1, ferner umfassend Bilden eines Stopfens, der für die vorgewählte Lichtwellenlänge nicht transparent ist, innerhalb einer Öffnung in der strukturierten Deckschicht.
  9. Verfahren nach Anspruch 1, wobei der Schritt des selektiven Belichtens eines ersten Abschnitts des lichtempfindlichen Materials mit einer vorgewählten Lichtwellenlänge ein Belichten des ersten Abschnitts des lichtempfindlichen Materials mit Licht einer Wellenlänge von ungefähr 200□nm bis ungefähr 400□nm umfasst, um eine Belichtungsenergie von ungefähr 10□mJ/cm2 bis ungefähr 100□mJ/cm2 zu erreichen.
  10. Verfahren, umfassend: Aufbringen eines lichtempfindlichen Materials auf ein Substrat; selektives Belichten erster Abschnitte des lichtempfindlichen Materials mit einer vorgewählten Lichtwellenlänge, um mindestens eine Materialeigenschaft der ersten Abschnitte des lichtempfindlichen Materials zu ändern, während zweite Abschnitte des lichtempfindlichen Materials nicht mit der vorgewählten Lichtwellenlänge belichtet werden; und Integrieren des lichtempfindlichen Materials in eine elektrische Verbindung einer integrierten Schaltung.
  11. Verfahren nach Anspruch 10, wobei der Schritt des selektiven Belichtens erster Abschnitte des lichtempfindlichen Materials mit einer vorgewählten Lichtwellenlänge, um mindestens eine Materialeigenschaft der ersten Abschnitte des lichtempfindlichen Materials zu ändern, ein Erhöhen der Leitfähigkeit der ersten Abschnitte des lichtempfindlichen Materials umfasst.
  12. Verfahren nach Anspruch 11, ferner umfassend: Bilden einer Deckschicht, die für die vorgewählte Lichtwellenlänge im Wesentlichen transparent ist, über den ersten Abschnitten des lichtempfindlichen Materials; und Bilden eines Stopfens, der für die vorgewählte Lichtwellenlänge im Wesentlichen undurchlässig ist, über den zweiten Abschnitten des lichtempfindlichen Materials.
  13. Verfahren nach Anspruch 12, ferner umfassend: Entfernen der zweiten Abschnitte des lichtempfindlichen Materials und Bilden eines dielektrischen Materials an der Stelle der zweiten Abschnitte, um die ersten Abschnitte des lichtempfindlichen Materials elektrisch zu isolieren.
  14. Verfahren nach Anspruch 11, wobei der Schritt des Aufnehmens des lichtempfindlichen Materials in eine elektrische Verbindung einer integrierten Schaltung ein elektrisches Verbinden der ersten Abschnitte des lichtempfindlichen Materials mit anderen elektrischen Komponenten der integrierten Schaltung umfasst.
  15. Verfahren nach Anspruch 10, wobei der Schritt des selektiven Belichtens erster Abschnitte des lichtempfindlichen Materials mit einer vorgewählten Lichtwellenlänge, um mindestens eine Materialeigenschaft der ersten Abschnitte des lichtempfindlichen Materials zu ändern, ein Erhöhen der Empfänglichkeit der ersten Abschnitte gegenüber einem Ätzprozess im Vergleich zur Empfänglichkeit der zweiten Abschnitte gegenüber dem Ätzprozess umfasst.
  16. Verfahren nach Anspruch 14, ferner umfassend: Wegätzen der ersten Abschnitte des lichtempfindlichen Materials, während die zweiten Abschnitte des lichtempfindlichen Materials intakt gelassen werde, um Löcher in den zweiten Abschnitten zu bilden; und Bilden von leitfähigen Merkmalen der elektrischen Verbindung in den Löchern, wobei die zweiten Abschnitte des lichtempfindlichen Materials die leitfähigen Merkmale mindestens teilweise umgeben und elektrisch isolieren.
  17. Verfahren nach Anspruch 10, wobei der Schritt des Aufbringens eines lichtempfindlichen Materials auf ein Substrat ein Aufbringen von Material unter Verwendung von CVD oder Verwendung einer Spin-on-Technik umfasst.
  18. Verfahren nach Anspruch 10, wobei der Schritt des Aufbringens eines lichtempfindlichen Materials auf ein Substrat ein Aufbringen eines Materials umfasst, das ausgewählt ist aus der Gruppe bestehend aus Phenyl, Thiophenyl, Thiophen und Kombinationen davon.
  19. Verfahren nach Anspruch 10, wobei der Schritt des selektiven Belichtens erster Abschnitte des lichtempfindlichen Materials mit einer vorgewählten Lichtwellenlänge ein Belichten eines Materials, das mit einem CVD-Prozess aufgebracht wurde, mit EUV-Licht oder ein Belichten eines Materials, das mit einem Spin-on-Prozess aufgebracht wurde, mit einer festen Lichtwellenlänge umfasst.
  20. Vorrichtung, aufweisend: ein Substrat; eine elektrische Verbindungsschaltung, die über dem Substrat ausgebildet ist, wobei die elektrische Verbindungsschaltung aufweist: eine Schicht aus lichtempfindlichem Material, wobei die Schicht Bereiche leitfähigen lichtempfindlichen Materials aufweist und die Schicht ferner Gräben darin aufweist; und ein isolierendes Material, das in den Gräben ausgebildet ist und die Bereiche leitfähigen lichtempfindlichen Materials elektrisch isoliert.
DE102020130905.8A 2020-02-26 2020-11-23 Strukturieren von Interconnects und anderer Aufbauten durch Photosensibilisierungsverfahren Pending DE102020130905A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062981862P 2020-02-26 2020-02-26
US62/981,862 2020-02-26
US17/094,700 2020-11-10
US17/094,700 US11676855B2 (en) 2020-02-26 2020-11-10 Patterning interconnects and other structures by photo-sensitizing method

Publications (1)

Publication Number Publication Date
DE102020130905A1 true DE102020130905A1 (de) 2021-08-26

Family

ID=76882863

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020130905.8A Pending DE102020130905A1 (de) 2020-02-26 2020-11-23 Strukturieren von Interconnects und anderer Aufbauten durch Photosensibilisierungsverfahren

Country Status (3)

Country Link
US (1) US20230268224A1 (de)
CN (1) CN113161288A (de)
DE (1) DE102020130905A1 (de)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11676855B2 (en) * 2020-02-26 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning interconnects and other structures by photo-sensitizing method

Also Published As

Publication number Publication date
US20230268224A1 (en) 2023-08-24
CN113161288A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE112007000966B4 (de) Dielektrischer Abstandhalter für metallische Verbinder und Verfahren, um dieselben zu bilden
DE112011103146B4 (de) Verfahren zum Verbessern der mechanischen Eigenschaften von Halbleiterzwischenverbindungen mit Nanopartikeln
DE102014119127B4 (de) Verbindungsstruktur und Verfahren zum Ausbilden derselben
DE102018122339A1 (de) Verschlussschicht-schema zum verbessern der rram-leistung
DE112013006022T5 (de) Zwischenverbindungen aus Graphen und Metall
DE10236682A1 (de) Halbleitervorrichtung
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102017208466B4 (de) Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE102018220751A1 (de) Middle-of-line strukturen
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE4300355A1 (de)
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE112016003929B9 (de) Verfahren zum Herstellen eines ferroelektrischen Direktzugriffsspeichers auf vorstrukturierter Bodenelektrode und Oxidationsbarriere
DE112012002648T5 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102021100639A1 (de) Verschaltungsstruktur einer halbleitervorrichtung
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE112019003036T5 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE102005042732A1 (de) Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren
DE102020110480A1 (de) Middle-of-line-interconnect-struktur und herstellungsverfahren
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication