DE112013006022T5

DE112013006022T5 - Zwischenverbindungen aus Graphen und Metall

Info

Publication number: DE112013006022T5
Application number: DE112013006022.1T
Authority: DE
Inventors: Ronald G. Filippi; Naftali E. Lustig; Junjing Bao; Griselda Bonilla; Andrew H. Simon; Samuel S. Choi
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2012-12-17
Filing date: 2013-12-09
Publication date: 2015-09-17
Also published as: US9202743B2; CN104885210B; US20140167268A1; GB2523948B; GB201511991D0; CN104885210A; JP6333284B2; GB2523948A; WO2014099428A1; JP2015537392A

Abstract

Eine Zwischenverbindungsstruktur aus Graphen und Metall sowie Verfahren zum Herstellen derselben. Unter Verwendung eines Graphen-Katalysators kann eine mehrschichtige Graphen-Struktur aufgewachsen werden. Das Graphen bildet eine elektrische Verbindung 30 zwischen zwei oder mehr Durchkontakten (16, 36) oder Komponenten 20 oder einer Kombination aus Durchkontakten und Komponenten. Ein Durchkontakt beinhaltet ein Füllmetall, wobei wenigstens ein Anteil des Füllmetalls 36 von einem Barrierenmetall 38 umgeben ist. Eine Komponente kann ein Routing-Track, eine Taktsignalquelle, eine Stromquelle, eine Quelle für ein elektromagnetisches Signal, ein Masseanschluss, ein Transistor, eine Macrozelle oder eine Kombination derselben sein. Das Graphen wird unter Verwendung eines Graphen-Katalysators aus Quellen sowohl aus festem als auch aus flüssigem Kohlenstoff unter Verwendung von chemischer Gasphasenabscheidung (CVD) bei einer Temperatur zwischen 300°C und 400°C aufgewachsen. Der Graphen-Katalysator kann eine elementare Form von Nickel, Palladium, Ruthenium, Iridium oder Kupfer oder eine Legierung sein, die dieselben beinhaltet.

Description

VERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht den Vorteil der US-Patentanmeldung mit der Seriennummer 131716 636 mit dem Titel ”GRAPHENE AND METAL INTERCONNECTS”, eingereicht am 17. Dezember 2012, deren Inhalt durch Verweis in seiner Gesamtheit hierin aufgenommen ist.
GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet von Halbleiterstrukturen sowie auf ein Verfahren zum Bilden derselben und spezieller auf eine Back-End-Of-The-Line(BEOL)-Zwischenverbindungsstruktur, die in erster Linie aus Graphen und Metall besteht.
HINTERGRUND DER ERFINDUNG
Ein integrierter Schaltkreis (integrierte Schaltkreise) beinhaltet (beinhalten) typischerweise eine Mehrzahl von Halbleiter-Einheiten und Zwischenverbindungsverdrahtungen. Netzwerke von Zwischenverbindungsverdrahtungen aus Metall verbinden typischerweise die Halbleiter-Einheiten von einem Halbleiteranteil eines Halbleitersubstrats. Mehrere Ebenen von Zwischenverbindungsverdrahtungen aus Metall über dem Halbleiteranteil des Halbleitersubstrats sind miteinander verbunden, um eine Back-End-Of-The-Line(BEOL)-Zwischenverbindungsstruktur zu bilden. Innerhalb einer derartigen Struktur verlaufen Metallleitungen parallel zu dem Substrat und Metall-Durchkontakte verlaufen senkrecht zu der Oberseite des Substrats.
In der letzten Dekade haben zwei Entwicklungen zu einer erhöhten Leistungsfähigkeit von gegenwärtigen ICs beigetragen. Eine derartige Entwicklung besteht in der Verwendung von Kupfer als dem Zwischenverbindungsmetall der BEOL-Zwischenverbindungsstruktur. Kupfer ist von Vorteil, da es im Vergleich zu anderen herkömmlicherweise verwendeten Zwischenverbindungsmetallen, wie zum Beispiel Aluminium, eine höhere Leitfähigkeit aufweist. Andere Materialien, wie beispielsweise Graphen, weisen jedoch, wenn sie mit Kupfer verglichen werden, bessere stromführende Fähigkeiten und eine bessere thermische Leitfähigkeit auf, viele Verfahren zum Erzeugen von Graphen wiesen jedoch zahlreiche Anforderungen auf, welche die Einfügung von Graphen in gegenwärtige ICs behinderten.
KURZDARSTELLUNG
In einem Aspekt der vorliegenden Erfindung werden eine Einzel-Damaszener- oder eine Doppel-Damaszener-Graphen- und Kupfer-Zwischenverbindungsstruktur sowie ein Verfahren zum Herstellen derselben bereitgestellt. Der Graphen-Anteil der Zwischenverbindungsstruktur ist eine mehrschichtige Graphen-Struktur, die unter Verwendung eines Graphen-Katalysators aufgewachsen wird. Die mehreren Schichten aus Graphen bilden eine elektrische Verbindung zwischen zwei oder mehr Elementen. Die Elemente können Durchkontakte oder Komponenten oder eine Kombination von Durchkontakten und Komponenten sein. Ein Durchkontakt beinhaltet ein Füllmetall, wobei wenigstens ein Anteil des Füllmetalls von einem Barrierenmetall umgeben ist. Eine Komponente kann ein Routing-Track, eine Taktsignalquelle, eine Stromquelle, eine Quelle für ein elektromagnetisches Signal, ein Masseanschluss, ein Transistor sowie eine Macrozelle sein. Die mehreren Schichten aus Graphen werden unter Verwendung eines Graphen-Katalysators aus Quellen sowohl aus festem als auch aus flüssigem Kohlenstoff unter Verwendung von chemischer Gasphasenabscheidung (CVD) bei einer Temperatur zwischen 300°C und 400°C aufgewachsen.
In einem weiteren Aspekt beinhaltet das Verfahren zum Erzeugen der Zwischenverbindungsstruktur aus Graphen und Kupfer ein Ätzen eines ersten Grabens, wodurch wenigstens ein Anteil eines oberen Endstücks eines ersten Durchkontakts derart entfernt wird, dass sich das erste Endstück des ersten Grabens mit dem oberen Anteil des ersten Durchkontakts überschneidet. Eine Schicht aus Tantalnitrid wird in den ersten Graben hinein abgeschieden. Eine Schicht aus einem Graphen-Katalysator wird in den ersten Graben hinein abgeschieden. Der erste Graben wird mittels Anwenden einer chemisch-mechanischen Planarisierung definiert. In dem ersten Graben werden mehrere Schichten aus Graphen aufgewachsen. Eine Schicht aus einem dielektrischen Material wird abgeschieden, um eine Abdeckung über dem ersten Graben und dem ersten Durchkontakt zu bilden.
Noch ein weiterer Aspekt stellt eine Zwischenverbindungsstruktur bereit, die von dem vorstehend erwähnten breit angelegten Verfahren hergestellt wird, das des Weiteren ein Anbringen einer Substratschicht auf der Oberseite der Abdeckung beinhaltet. Ein zweiter Graben wird derart geätzt, dass der zweite Graben wenigstens einen Anteil des zweiten Endstücks des mit Graphen gefüllten ersten Grabens kreuzt und entfernt. Eine Schicht aus einem Barrierenmaterial wird in den zweiten Graben hinein abgeschieden. Der zweite Graben wird mit einem Füllmetall gefüllt, um einen zweiten Durchkontakt zu bilden.
Ein exemplarischer Aspekt stellt außerdem eine Zwischenverbindungsstruktur bereit, die von dem vorstehend erwähnten breit angelegten Verfahren gebildet wird, das des Weiteren ein Anbringen einer Substratschicht auf der Oberseite der Abdeckung beinhaltet. Ein zweiter Graben wird derart geätzt, dass sich der zweite Graben mit wenigstens einem Anteil des zweiten Endstücks des mit Graphen gefüllten ersten Grabens in Kontakt befindet. Eine Schicht aus einem Barrierenmaterial wird in den zweiten Graben hinein abgeschieden. Der zweite Graben wird mit einem Füllmetall gefüllt, um einen zweiten Durchkontakt zu bilden.
Ein weiterer Aspekt stellt außerdem eine Zwischenverbindungsstruktur bereit, die von den vorstehend erwähnten Verfahren hergestellt wird, die des Weiteren ein Bilden einer elektrischen Zwischenverbindung zwischen einem bestimmten VIA, der in der Zwischenverbindungsstruktur enthalten ist, und einer Komponente beinhaltet.
KURZBESCHREIBUNG DER MEHREREN ANSICHTEN DER ZEICHNUNGEN
Nunmehr werden Ausführungsformen der Erfindung lediglich beispielhaft unter Bezugnahme auf die folgenden Zeichnungen beschrieben:
1 ist eine hochgezogene Seitenansicht der Anfangszwischenverbindungsstruktur aus Graphen und Metall gemäß einer exemplarischen Ausführungsform der Erfindung, die eine Komponente sowie einen Durchkontakt beinhaltet, die unter Verwendung des Damaszener-Verfahrens hergestellt wurden.
2 ist eine hochgezogene Seitenansicht gemäß einer exemplarischen Ausführungsform der Erfindung, welche die Erzeugung eines Grabens darstellt, in dem die Zwischenverbindungsstruktur aus Graphen und Metall zu definieren ist.
3 ist eine hochgezogene Seitenansicht gemäß einer exemplarischen Ausführungsform der Erfindung, die abgeschiedene Schichten aus Tantalnitrid (TaN) und Ruthenium (Ru) auf der Zwischenverbindungsstruktur aus Graphen und Metall darstellt.
4 ist eine hochgezogene Seitenansicht gemäß einer exemplarischen Ausführungsform der Erfindung, die einen weiteren definierten Graben der Zwischenverbindungsstruktur aus Graphen und Metall darstellt, der unter Verwendung einer chemisch-mechanischen Planarisierung (CMP) erzeugt wurde.
5 ist eine hochgezogene Seitenansicht gemäß einer exemplarischen Ausführungsform der Erfindung, die den Graben der Zwischenverbindungsstruktur aus Graphen und Metall darstellt, der mit Graphen gefüllt ist, das unter Verwendung von chemischer Gasphasenabscheidung selektiv aufgewachsen wurde.
6 ist eine hochgezogene Seitenansicht gemäß einer exemplarischen Ausführungsform der Erfindung, die eine fertiggestellte Zwischenverbindungsstruktur aus Graphen und Metall darstellt.
7 ist eine hochgezogene Seitenansicht gemäß einer exemplarischen Ausführungsform der Erfindung, die eine fertiggestellte Zwischenverbindungsstruktur aus Graphen und Metall darstellt.
DETAILLIERTE BESCHREIBUNG
Bei der Herstellung/Fertigung integrierter Schaltkreischips gibt es ein wachsendes Verlangen danach, zusammen mit höheren Niveaus der Energieeffizienz mehr Einheiten und Schaltkreise innerhalb jedes Chips zu montieren. Von daher gibt es eine anhaltende Notwendigkeit, nicht nur die Abmessung der Schaltkreiskomponenten zu verringern, sondern auch die Abmessung und den Widerstand von Verdrahtung und verbindenden Durchkontakten, die mit den Schaltkreiskomponenten verbunden sind, sowie den Zwischenraum (das Rastermaß) zwischen einem VIA (und einem verbindenden Draht) und einem anderen VIA (und einem verbindenden Draht) auf der gleichen Ebene zu verringern. Diese Drähte und VIAs können in einer oder mehreren Metallisierungsschichten verwendet werden, die auf der Oberseite eines Halbleitersubstrats ausgebildet sind.
Das Halbleitersubstrat besteht vorzugsweise, jedoch nicht notwendigerweise, aus einem Silicium enthaltenden Material. Silicium enthaltende Materialien beinhalten Si, einkristallines Si, polykristallines Si, SiGe, einkristallines Siliciumgermanium, polykristallines Siliciumgermanium oder mit Kohlenstoff dotiertes Silicium, amorphes Si sowie Kombinationen und Mehrfachschichten derselben, sind jedoch nicht darauf beschränkt. Das Halbleitersubstrat kann auch aus anderen Halbleitermaterialien, wie beispielsweise Germanium, sowie Substraten aus Verbindungshalbleitern bestehen, wie beispielsweise Halbleitersubstraten vom III/V-Typ, z. B. GaAs. Wenngleich das Halbleitersubstrat häufig als ein Bulk-Halbleitersubstrat dargestellt ist, sind auch Halbleiter-auf-Isolator(SOI)-Substrat-Anordnungen, wie beispielsweise Silicium-auf-Isolator-Substrate, geeignete Substrate für eine Verwendung in einem integrierten Schaltkreischip.
Das Substrat kann eine oder mehrere Schaltkreiskomponenten oder -Einheiten beinhalten, wie beispielsweise Transistoren, Kondensatoren oder elektrische Widerstände, die darauf ausgebildet sind. In weiteren exemplarischen Ausführungsformen können weitere Arten von Schaltkreiskomponenten oder -Einheiten verwendet werden.
Eine Metallisierungsschicht ist eine Verdrahtung (leitfähige Leitungen), die in einem dielektrischen Material eingebettet ist. Häufig werden mehrere Metallisierungsschichten zusammengefügt und durch herkömmliche Durchkontakte miteinander verbunden, die durch das dielektrische Material hindurch gehen, um zu Metalldrähten auf separaten Ebenen einen Kontakt herzustellen. Eine Metallisierungsschicht kann hierin auch als eine Metallschicht, eine Verdrahtungsschicht oder eine Verdrahtungsebene bezeichnet werden. Die Durchkontakte, die Metallschicht, die Verdrahtungsschicht oder die Verdrahtungsebene können zusammen genommen als die Zwischenverbindungsstruktur der Back-End-Of-Line(BEOL)-Verdrahtungsebenen bezeichnet werden.
Eine dielektrische Schicht kann sowohl einen oberen Anteil, d. h. das dielektrische Material, in dem die Verdrahtung ausgebildet ist, als auch einen unteren Anteil beinhalten, d. h. das dielektrische Material, in dem leitfähige Durchkontakte ausgebildet sind. Der untere Anteil dient als eine dielektrische Zwischenebenen(IDL)-Schicht, während der obere Anteil als eine dielektrische Innermetall(IMD)-Schicht dient. Die dielektrische Schicht kann eine einzelne Schicht oder ein mehrschichtiger Stapel sein. Eine einzelne Schicht kann zum Beispiel dazu verwendet werden, sowohl als die ILD als auch als die IMD zu dienen, oder es werden separate Schichten für die ILD und die IMD verwendet. In einem weiteren Beispiel kann eine Ätzstoppschicht (eine Schicht aus einem Material, das typischerweise unterhalb des zu ätzenden Materials platziert ist, um den Ätzprozess zu stoppen) zwischen der ILD und der IMD angeordnet sein.
Das leitfähige Material, das dazu verwendet wird, die Verdrahtung (die leitfähigen Leitungen) zu erzeugen, kann ein Metall, wie beispielsweise Wolfram, Kupfer, Aluminium, jeweilige Legierungen oder Kombinationen derselben sein. Leitfähige Durchkontakte können aus dem gleichen Material wie die Verdrahtung oder aus Materialien bestehen, die sich von jenem der Verdrahtung unterscheiden. Die Durchkontakte können die leitfähige Leitung mit Kontaktbereichen darunter verbinden. In Abhängigkeit von der Ebene der dielektrischen Schicht kann der Kontaktbereich eine weitere leitfähige Leitung in einer tieferen dielektrischen Schicht sein, oder der Kontaktbereich kann eine Einheit sein, wie beispielsweise ein Diffusionsbereich, ein Gate eines Transistors oder eine Platte eines Kondensators.
Die Verdrahtung und die Durchkontakte werden typischerweise unter Verwendung eines Photolithographie-Prozessablaufs hergestellt. Bei einem herkömmlichen Photolithographie-Prozessablauf wird ein photobeständiges maskierendes Material (Photoresist) über einer oder mehreren Schichten aus einem dielektrischen Material aufgebracht. Ein maskierender Schritt wird durchgeführt, um Photoresistmaterial von bestimmten Bereichen (d. h. Stellen von Durchkontaktöffnungen und Verdrahtungspfaden) aus dem dielektrischen Material selektiv zu entfernen, die freiliegend belassen werden. Es folgt ein Ätzprozess, der die freiliegende Anteile des dielektrischen Materials wegätzt, wobei Gräben und Durchkontaktöffnungen darin gebildet werden. Ein Metallabscheidungsprozess füllt diese Anteile mit einem leitfähigen Material, um die Verdrahtung und die Durchkontakte einer Schicht zu bilden.
Spezieller beinhaltet der durchgeführte maskierende Schritt ein Fokussieren von Licht durch eine Maskenabbildung hindurch auf die Oberfläche der Photoresistschicht. Aufgrund von Einschränkungen des Fokussierens und der Wellenlänge des Lichts gibt es eine Limitierung dahingehend, wie klein eine Abbildung gebildet werden kann.
Um Verdrahtungen und Durchkontakte mit geringeren kritischen Abmessungen (CD), zum Beispiel von weniger als 40 nm, und engeren Rastermaßen zu erzeugen, zum Beispiel von weniger als 80 nm, müssen die Maskenabbildungen auf einer sublithographischen Skala erzeugt werden (d. h. von einer Abmessung, die geringer als jene ist, die unter Verwendung von herkömmlichen lithographischen Prozessen erzeugt werden kann). Darüber hinaus ermöglichen eine geringere CD und eine engere Gruppierung einen geringeren Fehler beim Bilden der Durchkontakte und der verbindenden Drähte. Von daher ist es wünschenswert, einen Prozess zu haben, bei dem sich Durchkontakte während ihrer Erzeugung bezüglich ihrer jeweiligen Metallleitungen selbst justieren.
Zu Anfang war Aluminium das Metall der Wahl für viele Verfahren, die für die Herstellung/Fertigung von integrierten Schaltkreischips verwendet wurden. Aluminium weist jedoch einen höheren elektrischen Widerstand auf als Silber oder Kupfer, die nahezu die Hälfte des Widerstands von Aluminium aufweisen. Die Kosten und die Mühelosigkeit der Verwendung machen Kupfer zu einer besseren Wahl für die Herstellung/Fertigung von integrierten Schaltkreischips. Bedauerlicherweise brachte Kupfer eine Anzahl von neuen Anforderungen ein. Aufgrund des Mangels an flüchtigen Kupfer-Verbindungen konnte Kupfer nicht mittels der Techniken der Photoresist-Maskierung und des Plasmaätzens strukturiert werden, die bei Aluminium mit großem Erfolg verwendet worden waren. Das Unvermögen, Kupfer durch einen Plasmaätzvorgang zu ätzen, machte ein drastisches Überdenken des Metallstrukturierungsprozesses notwendig, und das Resultat dieses Überdenkens war ein Prozess, der als ein additiver Strukturierungs- oder als ein ”Damaszener”- oder ”Doppel-Damaszener”-Prozess bezeichnet wird.
Bei diesem Prozess wird die darunter liegende isolierende Siliciumoxid-Schicht mit offenen Gräben strukturiert, in denen sich der Leiter befindet. Eine dicke Beschichtung aus Kupfer, welche die Gräben signifikant überfüllt, wird auf dem Isolator abgeschieden, und eine chemisch-mechanische Planarisierung (CMP; auch als chemisch-mechanisches Polieren bezeichnet) wird dazu verwendet, das Kupfer bis zu einem Niveau der Oberseite der isolierenden Schicht zu entfernen. Kupfer, das in die Gräben der isolierenden Schicht eingesunken ist, wird nicht entfernt und wird zu dem strukturierten Leiter. Mit mehreren Anwendungen dieses Prozesses kann eine Anzahl von Schichten aufgebaut werden, um komplexe Strukturen zu bilden.
Bezugnehmend auf 1 ist gemäß einer exemplarischen Ausführungsform ein Substrat 10, 12 dargestellt, das in einer Ausführungsform der vorliegenden Erfindung eingesetzt wird. In ähnlicher Weise stellt eine Schicht 32, die in den 6 und 7 dargestellt ist, ein Substrat dar. Die Substrate 10, 12 und 32 können ein Halbleitermaterial, ein Isolatormaterial, ein leitfähiges Material oder irgendeine Kombination derselben aufweisen, die Mehrfachschichten beinhaltet. Wenn die Substrate 10, 12 und 32 aus einem Halbleitermaterial bestehen, kann jeder beliebige Halbleiter verwendet werden, wie zum Beispiel Si, SiGe, SiGeC, SiC, Ge-Legierungen, GaAs, InAs, InP und andere III/V- oder II/VI-Verbindungshalbleiter. Über diese aufgelisteten Arten von halbleitenden Materialien hinaus kann das Substrat 10, 12 und 32 außerdem ein geschichtetes Halbleitersubstrat sein, wie zum Beispiel Si/SiGe, Si/SiC, Silicium-auf-Isolatoren (SOIs) oder Siliciumgermanium-auf-Isolatoren (SGOIs).
Gemäß einer exemplarischen Ausführungsform können, wenn ein Substrat 10, 12 und 32 ein Halbleitermaterial aufweist, ein oder mehrere Halbleiter-Einheiten darauf hergestellt werden, wie zum Beispiel Komplementär-Metall-Oxid-Halbleiter(CMOS)-Einheiten.
Gemäß einer exemplarischen Ausführungsform kann, wenn das Substrat 10, 12 und 32 ein Isolatormaterial ist, das Isolatormaterial ein organischer Isolator, ein anorganischer Isolator oder eine Kombination derselben sein, die Mehrfachschichten beinhaltet. Wenn das Substrat 10, 12 und 32 ein leitfähiges Material ist, kann das Substrat 10, 12 und 32 zum Beispiel Poly-Si, ein elementares Metall, Legierungen von elementaren Metallen, ein Metallsilicid, ein Metallnitrid oder Kombinationen derselben beinhalten, die Mehrfachschichten beinhalten. Wenn das Substrat 10, 12 und 32 eine Kombination aus einem Isolatormaterial und einem leitfähigen Material aufweist, kann das Substrat 10, 12 und 32 eine erste Zwischenverbindungsebene einer mehrschichtigen Zwischenverbindungsstruktur repräsentieren.
Wie in 1 dargelegt, sind Schichten 14 und 24 gemäß einer exemplarischen Ausführungsform Ätzstoppschichten (oder einen Ätzvorgang hemmende Schichten), die in einer Ausführungsform der vorliegenden Offenbarung eingesetzt werden können. In ähnlicher Weise stellen Schichten 25 und 44, die in den 6 und 7 dargestellt sind, Ätzstoppschichten dar. In dieser Offenbarung bestehen die Ätzstoppschichten aus Siliciumkohlenstoffnitrid (SiCN), einem Kupfer-Passivierungs- und Ätzstoppmaterial. Im Allgemeinen ist eine Schicht aus einem ”Ätzstopp”-Material typischerweise unterhalb des zu ätzenden Materials platziert, um den Ätzprozess zu stoppen. Jede der Ätzstoppschichten 14, 24, 25 und 44 kann aus einem Material bestehen, das auf dem Fachgebiet bekannt ist, das andere Ätz-Charakteristika zeigt als das zu ätzende Material (z. B. das Substrat 12).
In dieser exemplarischen Ausführungsform beinhaltet das Substrat 10 eine Komponente 20. Im Allgemeinen ist die Komponente 20 eine Struktur, die ein Routing oder eine Verbindung mit einer Zwischenverbindung erfordert. In dieser Ausführungsform ist die Komponente 20 eine Macrozelle, die mit der Unterseite eines vertikalen Zwischenverbindungszugangs (VIA) 16 verbunden ist. Der VIA 16 besteht aus einem Kupferkern, der auf drei Seiten von einem Barrierenmetall 18 umgeben ist. In diesem Beispiel ist die Komponente 20 ebenfalls von einem Barrierenmetall (19) umgeben, in einem weiteren Beispiel, das in den 6 und 7 dargestellt ist, besteht der VIA 36 aus einem Kupferkern und ist auf drei Seiten von einem Barrierenmetall 38 umgeben. In dieser Ausführungsform sind der VIA 16 und der VIA 36 Strukturen, die eine elektrische Verbindung bilden, die in der Lage ist, zwischen zwei oder mehr Schichten (z. B. den Substraten 10 und 12) ein Signal zu führen. In weiteren Ausführungsformen kann der Kern eines VIA mit elementaren Formen oder Legierungen gefüllt sein, die Kupfer, Aluminium, Silber, Gold, Calcium, Platin, Zinn, Lithium, Zink, Nickel und Wolfram beinhalten.
In dieser exemplarischen Ausführungsform sind das Barrierenmetall 18, 19 und 38 Materialien, die in integrierten Schaltkreisen dazu verwendet werden, Halbleiter von Zwischenverbindungen aus Weichmetall chemisch zu isolieren, während eine elektrische Verbindung zwischen ihnen aufrechterhalten wird. In modernen Chips auf der Grundlage von Kupfer muss zum Beispiel eine Schicht aus einem Barrierenmetall jede Zwischenverbindung aus Kupfer umgeben, um eine Diffusion von Kupfer in umgebende Materialien hinein zu verhindern, da die Diffusion von Kupfer in umgebende Materialien hinein deren Eigenschaften degradieren kann. Einige Materialien, die als Barrierenmetalle verwendet wurden, beinhalten Kobalt, Ruthenium, Tantal, Tantalnitrid, Indiumoxid, Wolframnitrid sowie Titannitrid (wobei die letzten vier leitfähige Keramiken sind, in diesem Kontext jedoch ”Metalle”).
Nunmehr bezugnehmend auf 2 wird gemäß einer exemplarischen Ausführungsform ein Graben 26 durch die Ätzstoppschicht 24 hindurch und in die Substratschicht 12 hinein geätzt (z. B. unter Verwendung von Lithographie). Das rechte Endstück des Grabens 26 überschneidet sich mit dem VIA 16 und dem Barrierenmetall 18 derart, dass ein Anteil des VIA 16 und des Barrierenmetalls 18 entfernt wurden, wodurch der Kupferkern des VIA 16 freigelegt wird.
Nunmehr bezugnehmend auf 3 wurde gemäß einer exemplarischen Ausführungsform eine Schicht aus Tantalnitrid (TaN) angebracht, gefolgt von einer Schicht aus Ruthenium (Ru), und beide Schichten kombiniert bilden eine Überzugsschicht 28. Die Schicht aus Tantalnitrid (TaN) erleichtert die Haftung des Rutheniums an dem Substrat 12. In dieser exemplarischen Ausführungsform ist das Ruthenium ein Graphen-Katalysator, d. h. ein Katalysator, der beim Aufwachsen von Graphen in dem Graben 26 hilft (siehe nachstehend). In weiteren Ausführungsformen können andere Elemente oder Materialien, die Legierungen beinhalten, den Ruthenium-Katalysator ersetzen, wie beispielsweise Nickel, Palladium, Iridium und Kupfer. Nach dem Abscheiden der Überzugsschicht 28 wird überschüssiges und/oder unerwünschtes Material mittels des Prozesses des CMP entfernt. Die Ätzstoppschicht 24 und ein Anteil der Überzugsschicht 28 werden in einem Beispiel, wie in 4 dargestellt, mittels des Prozesses des CMP entfernt.
Nunmehr bezugnehmend auf 5 ist das selektive Aufwachsen von mehreren Schichten aus Graphen (d. h. auf mehreren Ebenen oder mehrschichtig) gemäß einer exemplarischen Ausführungsform dargestellt, hierin als Graphen 30 bezeichnet. In dieser Ausführungsform werden mehrere Schichten aus Graphen unter Verwendung von chemischer Gasphasenabscheidung (CVD) aus Quellen sowohl aus festem als auch aus flüssigem Kohlenstoff und bei einer Temperatur zwischen 300°C und 400°C aufgewachsen. Das mehrschichtige Graphen 30 ist unter Verwendung der Überzugsschicht 28 mit dem VIA 16 verbunden, wobei eine elektrische Verbindung erzeugt wird, die entlang jeder horizontalen Schicht aus Graphen Strom führen kann. In weiteren Ausführungsformen kann Strom von einer Graphen-Schicht in eine andere wandern. Zwischen einzelnen Graphen-Schichten gibt es jedoch im Allgemeinen einen höheren elektrischen Widerstand. In noch weiteren Ausführungsformen kann die Temperatur, bei der das Graphen aufgewachsen wird, unter Verwendung von anderen Katalysatoren als jenen, auf die in dieser Offenbarung Bezug genommen wird, oberhalb und/oder unterhalb des Bereiches von 300°C bis 400°C liegen.
Nunmehr bezugnehmend auf 6 wird gemäß einer exemplarischen Ausführungsform eine weitere Schicht aus einem Ätzstoppmaterial (25) hinzugefügt, gefolgt von einer weiteren Substratschicht (32). Durch die Substratschicht 32 und das Ätzstoppmaterial 25 hindurch wird ein Graben geätzt. Der Graben wird derart geätzt, dass sich der Graben mit dem linken Endstück des Graphens 30 überschneidet und dieses nicht durchdringt, dass er sich jedoch in Kontakt mit der Überzugsschicht 28 (Schicht aus TaN/Ru) befindet. Der Graben wird dann mit einem Barrierenmetall 38 überzogen, mit einem Kupferkern gefüllt, wodurch ein VIA 36 erzeugt wird, und mit einer Ätzstoppschicht (oder einer den Ätzvorgang hemmenden Schicht) 44 abgedeckt. Somit ist die Komponente 20 mit zwei VIAs über ein Graphen-Verbindungselement verbunden, das eine elektrische Verbindung dazwischen bildet.
Im Allgemeinen kann der Prozess des Erzeugens der VIAs und der Graphen Strukturen fortgesetzt werden, bis das Routing oder die gewünschten Verbindungen gebildet sind. In weiteren Ausführungsformen kann der genaue Prozess variieren, durch den die VIAs und die Graphen-Schichten erzeugt werden. Ein VIA kann zum Beispiel eine Anzahl von verschiedenen Kern- und/oder Barrierenmetallen beinhalten, und die Anzahl von Metallen kann als ein Katalysator für das Aufwachsen von Graphen verwendet werden (z. B. Palladium).
Nunmehr bezugnehmend auf 7 ist eine alternative exemplarische Ausführungsform gezeigt. Bei der alternativen Ausführungsform wird eine VIA-Öffnung durch die Substratschicht 32 und das Ätzstoppmaterial 34 hindurch gebildet und wird derart justiert, dass sie sich mit einem Anteil der Überzugsschicht 28 überschneidet. Wie in 7 gezeigt, verläuft die VIA-Öffnung nicht bis zu der Unterseite des Grabens aus Graphen 30, befindet sich jedoch vorzugsweise mit der Oberseite des Grabens aus Graphen 30 in Kontakt. Die Durchkontaktöffnung wird im Anschluss mit dem Barrierenmetall 36 überzogen, mit einem Kern gefüllt, der Kupfer 38 aufweist, wodurch der VIA 36 erzeugt wird. Die Struktur wird mit einer Ätzstoppschicht (oder einer den Ätzvorgang hemmenden Schicht) 44 abgedeckt. In dieser Ausführungsform befindet sich das untere Endstück des VIA 36 in elektrischem Kontakt mit der Überzugsschicht 28 (die einen vertikalen elektrischen Pfad bereitstellt) auf einer Seitenwand des Verbindungselements aus Graphen 30 sowie mit der obersten Schicht des Verbindungselements aus Graphen 30. Somit ist die Komponente 20 mit zwei Durchkontakten über ein Verbindungselement aus Graphen verbunden, das eine elektrische Verbindung dazwischen bildet.
Ausführungsformen der vorliegenden Erfindung können in einer Vielfalt von elektronischen Anwendungen verwendet werden, die hochentwickelte Sensoren, Speicher/Datenspeicher, Halbleiter, Mikroprozessoren und weitere Anwendungen beinhalten, jedoch nicht darauf beschränkt sind.
Ein resultierender integrierter Schaltkreischip kann von dem Hersteller in Rohwaferform (das heißt als ein einzelner Wafer, der mehrere nicht gepackte Chips aufweist), als ein blanker Chip oder in einer gepackten Form vertrieben werden. In dem letzteren Fall ist der Chip in einer Einzelchippackung (wie beispielsweise einem Träger aus Kunststoff mit Leitungen, die an einer Hauptplatine oder einem anderen übergeordneten Träger angebracht sind) oder in einer Mehrfachchippackung eingebaut (wie beispielsweise einem keramischen Träger, der entweder eines oder beides von Oberflächenverbindungen oder vergrabenen Zwischenverbindungen aufweist). In jedem Fall wird der Chip dann mit anderen Chips, diskreten Schaltkreiselementen und/oder anderen signalverarbeitenden Einheiten als Teil von entweder (a) einem Zwischenprodukt, wie beispielsweise einer Hauptplatine, oder (b) einem Endprodukt integriert. Das Endprodukt kann jedes beliebige Produkt sein, das integrierte Schaltkreischips beinhaltet, das in einem Bereich von Spielzeug und anderen einfachen Anwendungen bis zu hochentwickelten Computerprodukten liegen kann, die eine Anzeige, eine Tastatur oder eine andere Eingabe-Einheit sowie einen Hauptprozessor aufweisen.
Nachdem die bevorzugte Ausführungsform zum Erzeugen von Zwischenverbindungsstrukturen aus Graphen und Metall beschrieben wurden (die illustrativ und nicht beschränkend sein sollen), wird angemerkt, dass von einem Fachmann im Licht der vorstehenden Lehren Modifikationen und Variationen durchgeführt werden können.
Die entsprechenden Strukturen, Materialien, Handlungen und Äquivalente sämtlicher Mittel oder Schritt-plus-Funktion-Elementen in den Ansprüchen nachstehend sollen jegliche Struktur, jegliches Material oder jegliche Handlung zum Durchführen der Funktion in Kombination mit anderen beanspruchten Elementen beinhalten, wie im Einzelnen beansprucht. Die Beschreibung von Ausführungsformen der vorliegenden Erfindung wurde zu Zwecken der Darstellung und Beschreibung präsentiert, soll jedoch nicht erschöpfend oder auf die Ausführungsformen der Erfindung in der offenbarten Form beschränkt sein. Für den Fachmann sind viele Modifikationen und Variationen offensichtlich, ohne von dem Umfang und Inhalt der Erfindung abzuweichen. Die Ausführungsform wurde gewählt und beschrieben, um die Prinzipien der Erfindung und die praktische Anwendung am besten zu erläutern und um es anderen Fachleuten zu ermöglichen, die Erfindung für verschiedene Ausführungsformen mit verschiedenen Modifikationen zu verstehen, wie sie für die spezielle, ins Auge gefasste Verwendung geeignet sind.
Wenngleich die Erfindung im Detail in Verbindung mit lediglich einer begrenzten Anzahl von Ausführungsformen beschrieben wurde, versteht es sich ohne Weiteres, dass die Erfindung nicht auf derartige offenbarte Ausführungsformen beschränkt ist. Stattdessen kann die Erfindung modifiziert werden, um jede beliebige Anzahl von Variationen, Veränderungen, Substitutionen oder äquivalenten Anordnungen zu beinhalten, die bis zu diesem Zeitpunkt nicht beschrieben wurden, die jedoch dem Inhalt und Umfang der Erfindung entsprechen. Wenngleich verschiedene Ausführungsformen der Erfindung beschrieben wurden, versteht es sich darüber hinaus, dass Aspekte der Erfindung lediglich einige der beschriebenen Ausführungsformen beinhalten können. Demgemäß ist die Erfindung nicht als durch die vorstehende Beschreibung beschränkt zu sehen. Eine Bezugnahme auf ein Element im Singular soll nicht ”ein und lediglich ein”, wenn im Einzelnen nicht anders angegeben, sondern stattdessen eher ”ein und mehrere” bedeuten. Sämtliche strukturellen und funktionalen Äquivalente zu den Elementen der verschiedenen Ausführungsformen, die überall in dieser Offenbarung beschrieben sind, die bekannt sind oder dem Fachmann später bekannt werden, sind durch Verweis ausdrücklich hierin aufgenommen und sollen von der Erfindung erfasst sein. Daher versteht es sich, dass in den speziellen, offenbarten Ausführungsformen Änderungen durchgeführt werden können, die innerhalb des Umfangs der vorliegenden Erfindung liegen, wie durch die angefügten Ansprüche dargestellt.
Jede jeweilige Figur stellt zusätzlich dazu, dass sie die Struktur der vorliegenden Erfindung in verschiedenen Stadien darstellt, außerdem die jeweiligen Schritte des Verfahrens für die Herstellung/Fertigung von Zwischenverbindungsstrukturen aus Graphen und Metall dar.
INDUSTRIELLE ANWENDBARKEIT
Die vorliegende Erfindung findet bei dem Entwurf und der Herstellung von Zwischenverbindungen industrielle Anwendbarkeit, die in integrierten Schaltkreischips enthalten sind, die in einer großen Vielfalt von elektronischen und elektrischen Vorrichtungen Anwendung finden.

Claims

Zwischenverbindungsstruktur, die aufweist: ein Verbindungselement aus Graphen 30; einen oberen Durchkontakt 36, wobei ein unteres Endstück des oberen Durchkontakts mit einem ersten Endstück des Verbindungselements aus Graphen 30 verbunden ist; und einen unteren Durchkontakt 16, wobei ein oberes Endstück des unteren Durchkontakts mit einem zweiten Endstück eines Verbindungselements aus Graphen 30 verbunden ist.
Zwischenverbindungsstruktur nach Anspruch 1, wobei der obere Durchkontakt 36 das Verbindungselement aus Graphen 30 durchdringt.
Zwischenverbindungsstruktur nach Anspruch 2, wobei sich der obere Durchkontakt 36 an einer Unterseite des Verbindungselements aus Graphen 30 mit einer Überzugsschicht 28 in Kontakt befindet.
Zwischenverbindungsstruktur nach Anspruch 1, wobei sich der obere Durchkontakt 36 an einer Seitenwand des Verbindungselements aus Graphen 30 mit einer Überzugsschicht 28 in Kontakt befindet.
Zwischenverbindungsstruktur nach Anspruch 1, die des Weiteren eine Überzugsschicht 28 aufweist, die einen Graben 26 überzieht, der das Verbindungselement aus Graphen 30 enthält.
Zwischenverbindungsstruktur nach Anspruch 5, wobei die Überzugsschicht 28 wenigstens eines von Ru oder Ta beinhaltet.
Zwischenverbindungsstruktur nach Anspruch 1, wobei das Verbindungselement aus Graphen 30 und ein Anteil des oberen Endstücks des unteren Durchkontakts 26 koplanar sind.
Zwischenverbindungsstruktur nach Anspruch 1, wobei einer oder beide des oberen Durchkontakts 36 und des unteren Durchkontakts 26 ein Füllmetall beinhalten, das einen jeweiligen inwendigen Anteil des oberen Durchkontakts und des unteren Durchkontakts füllt, wobei das Füllmetall aus elementaren Formen oder Legierungen besteht, die eines oder mehrere von Kupfer, Aluminium, Silber, Gold, Calcium, Platin, Zinn, Lithium, Zink, Nickel und Wolfram beinhalten.
Verfahren zum Bilden einer Zwischenverbindungsstruktur, wobei das Verfahren aufweist: Ätzen eines ersten Grabens 26, wodurch wenigstens ein Anteil eines oberen Endstücks eines ersten Durchkontakts 16 entfernt wird, wobei sich das erste Endstück des ersten Grabens 26 mit dem oberen Anteil des ersten Durchkontakts 16 überschneidet; Bilden einer Überzugsschicht 28 in den ersten Graben 26 hinein; Bilden einer Schicht aus einem Graphen-Katalysator in den ersten Graben 26 hinein; Aufwachsen von mehreren Schichten aus Graphen 30 in dem ersten Graben 26; und Abscheiden einer Schicht aus einem dielektrischen Material, um eine Abdeckung 25 über dem ersten Graben und dem ersten Durchkontakt zu bilden.
Verfahren nach Anspruch 9, das des Weiteren aufweist: Anbringen eines isolierenden Materials 32 auf der Oberseite der Abdeckung 25; und Bilden einer Öffnung in dem isolierenden Material 32, der Abdeckung 25 und einem Anteil des zweiten Endstücks des mit Graphen 30 gefüllten ersten Grabens.
Verfahren nach Anspruch 10, das des Weiteren aufweist: Abscheiden einer Schicht aus einem Barrierenmaterial 38 in die Öffnung hinein; und Füllen der Öffnung mit einem Füllmetall, um den zweiten Durchkontakt 36 zu bilden.
Verfahren nach Anspruch 11, wobei das Barrierenmaterial 38 eines oder mehrere von Kobalt, Ruthenium, Tantal, Tantalnitrid, Indiumoxid, Wolframnitrid und Titannitrid beinhaltet.
Verfahren nach Anspruch 11, wobei das Füllmetall aus elementaren Formen oder Legierungen besteht, die eines oder mehrere von Kupfer, Aluminium, Silber, Gold, Calcium, Platin, Zinn, Lithium, Zink, Nickel und Wolfram beinhalten.
Verfahren nach Anspruch 9, wobei das Aufwachsen von mehreren Schichten aus Graphen eine chemische Gasphasenabscheidung aus einer Kohlenstoffquelle aufweist.
Verfahren nach Anspruch 14, wobei die Kohlenstoffquelle flüssig ist.
Verfahren nach Anspruch 14, wobei die Kohlenstoffquelle ein Feststoff ist.
Verfahren nach Anspruch 14, wobei die Abscheidungstemperatur etwa 300°C bis 400°C beträgt.
Verfahren nach Anspruch 9, wobei der Graphen-Katalysator eine elementare Form oder eine Legierung aufweist, die eines oder mehrere von Nickel, Palladium, Ruthenium, Iridium und Kupfer beinhaltet.
Verfahren nach Anspruch 9, das des Weiteren aufweist: Anbringen eines Isolatormaterials auf der Oberseite der Abdeckung 25; und Bilden einer Öffnung in dem isolierenden Material 32 und der Abdeckung 25, um eine Oberseite des Verbindungselements aus Graphen 30 freizulegen.
Verfahren nach Anspruch 19, das des Weiteren aufweist: Abscheiden einer Schicht aus einem Barrierenmaterial 38 in die Öffnung hinein; und Füllen der Öffnung mit einem Füllmetall, um einen zweiten Durchkontakt 36 zu bilden.