CN104885210B - 石墨烯和金属互连 - Google Patents

石墨烯和金属互连 Download PDF

Info

Publication number
CN104885210B
CN104885210B CN201380065932.8A CN201380065932A CN104885210B CN 104885210 B CN104885210 B CN 104885210B CN 201380065932 A CN201380065932 A CN 201380065932A CN 104885210 B CN104885210 B CN 104885210B
Authority
CN
China
Prior art keywords
graphene
hole
layer
groove
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380065932.8A
Other languages
English (en)
Other versions
CN104885210A (zh
Inventor
鲍军静
G·伯尼拉
R·G·菲利皮
N·E·拉斯汀
A·H·希门
S·S·乔伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104885210A publication Critical patent/CN104885210A/zh
Application granted granted Critical
Publication of CN104885210B publication Critical patent/CN104885210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

石墨烯和金属互连结构及其制造方法。使用石墨烯催化剂来生长多层石墨烯结构。所述石墨烯形成两个或多个通孔(16、36)或元件20或通孔和元件的组合之间的电连接30。通孔包括填充金属，其中填充金属36的至少一部分被势垒金属38包裹。所述元件可以是绕线轨迹、时钟信号源、电源、电磁信号源、接地端子、晶体管、微单元及其组合。使用石墨烯催化剂来从液体和固体碳源，通过在300℃到400℃之间的化学气相淀来生长石墨烯。所述石墨烯催化剂可以是包括镍、钯、钌、铱或铜的元素形式或合金。

Description

石墨烯和金属互连
对相关申请的交叉引用
本申请要求于2012年12月17日提交的、题为“石墨烯和金属互连”的美国专利申请序列号13/716,636的优先权，该专利申请的内容通过引用全部合并于此。
技术领域
本发明一般地涉及半导体结构和形成半导体结构的方法的领域，更具体地说，本发明涉及主要包括石墨烯和金属的后段制程(BEOL)互连结构。
背景技术
集成电路通常包括多个半导体器件和互连布线。金属互连布线的网络通常从半导体衬底的半导体部分将半导体器件连接起来。半导体衬底的半导体部分之上的多个金属互连布线层连接在一起形成后段制程(BEOL)互连结构。在这一结构中，金属线与衬底平行，金属过孔与衬底的顶部垂直。
过去十年的两项发展促成了同时代IC的性能提升。一项发展是使用铜作为BEOL互连结构的互连金属。铜的优势在于，与其他传统地使用的互连金属，例如铝，相比，铜的传导率更高。然而，与铜相比，诸如石墨烯的其他金属具有出众的电流运载能力以及热传导率，但是生产石墨烯的许多方法都具有诸多挑战，这些挑战阻碍了在当代的IC中包括石墨烯。
发明内容
根据本发明的一个方面，提供了单波纹或双波纹石墨烯和铜互连结构及其制造方法。所述互连结构的石墨烯部分是使用石墨烯催化剂生长的多层石墨烯结构。所述多层石墨烯形成两个或多个组件之间的电连接。所述组件可以是通孔或元件或通孔和元件的组合。通孔包括填充金属，其中填充金属的至少一部分被势垒金属包裹。所述元件可以是绕线轨迹、时钟信号源、电源、电磁信号源、接地端子、晶体管、微单元及其组合。使用石墨烯催化剂来从液体和固体碳源，通过在300℃到400℃之间的化学气相淀(CVD)来生长所述多层石墨烯。
根据另一方面，生成石墨烯和铜互连结构的方法包括刻蚀第一沟槽，从而去除第一通孔的顶端的至少一部分，继而使得所述第一沟槽的第一端与所述第一通孔的顶部交叉。氮化钽层被沉积到第一沟槽内。石墨烯催化剂层被沉积到第一沟槽内。通过化学机械平坦化来限定第一沟槽。在第一沟槽内生长多层石墨烯。沉积介电材料层以便在第一沟槽和第一通孔上形成盖。
又一方面提供了从以上提到的广泛方法得到的互连结构，该方法进一步包括在盖的顶上施加衬底层。刻蚀出第二沟槽以使得第二沟槽与所述填充有石墨烯的第一沟槽的第二端的至少一部分交叉并移除所述至少一部分。势垒材料层被沉积到第二沟槽内。用填充金属填充第二沟槽以便形成第二通孔。
示例性的方面还提供了从以上提到的广泛方法得到的互连结构，该方法进一步包括在盖的顶上施加衬底层。刻蚀出第二沟槽以使得第二沟槽与所述填充有石墨烯的第一沟槽的第二端接触。势垒材料层被沉积到第二沟槽内。用填充金属填充第二沟槽以便形成第二通孔。
另一方面还提供了从以上提到的广泛方法得到的互连结构，该方法进一步包括在包括在互连结构内的给定VIA和元件之间形成电连接。
附图说明
现在参照以下附图，仅通过示例的方式来描述本发明的实施例：
图1是根据本发明示例性实施例的初始石墨烯和金属互连结构的侧视图，其包括使用波纹(damascene)方法制造的元件和通孔。
图2是示出根据本发明示例性实施例地生成沟槽的侧视图，在该沟槽中将限定石墨烯和金属互连结构。
图3是示出根据本发明示例性实施例地在石墨烯和金属互连结构上沉积氮化钽(TaN)层和钌(Ru)层的侧视图。
图4是示出根据本发明示例性实施例的使用化学机械平坦化(CMP)生成的石墨烯和金属互连结构的进一步限定的沟槽的侧视图。
图5是示出根据本发明示例性实施例的石墨烯和金属互连结构的沟槽的侧视图，所述沟槽填充有使用化学气相淀(CVD)选择性地生长的石墨烯。
图6是示出根据本发明示例性实施例的完整的石墨烯和金属互连结构的侧视图。
图7是示出根据本发明示例性实施例的完整的石墨烯和金属互连结构的侧视图。
具体实施方式
在集成电路芯片的制造/生产中，越来越期望在每个芯片中放入更多的器件和电路，并且期望更高级别的能量效率。因此，一直存在需要，不仅降低电路元件的尺寸，还降低互连到电路元件和布线和连接通孔的尺寸和阻抗，以及降低同一级别上的一个VIA(以及所连接的布线)到另一VIA(以及所连接的布线)之间的留空(间距(pitch))。这些布线和VIA可以被放置在半导体衬底的顶部上形成的一个或多个金属化层中。
半导体衬底优选地，而不是必须地，由含有金属的硅构成。含有金属的硅包括，而不限于，硅，单晶硅，多晶硅，硅锗，单晶硅锗，多晶硅锗，碳掺杂的硅，无定型硅，或者其组合以及其构成的多个层。半导体衬底也可以由其他半导体材料构成，例如锗，以及化合物半导体衬底，例如III/V族半导体衬底，例如GaAs。虽然半导体衬底通常被描述为体半导体衬底，但是绝缘体上半导体(SOI)衬底布置，例如绝缘体上硅衬底，也是用于集成电路芯片的合适衬底。
衬底可以包括一个或多个电路元件或器件，例如其上形成的晶体管、电容或电阻。在其他示例性实施例中，也可以使用其他类型的电路元件或器件。
金属层是嵌入在介电材料中的布线(传导线)。通常将多个金属化层放置在一起，并且通过传统的通孔互连，所述通孔穿过介电材料以接触分离级别上的金属布线。金属化层在这里还可以被称为金属层、布线层或者布线级别。通孔、金属层、布线层或者布线级别共同可被称为互连结构或者后段制程(BEOL)布线级别。
介电层可以包括上半部分和下半部分，上半部分即形成布线的介电材料，下半部分即形成传导通孔的介电材料。下半部分作为级间介电(ILD)层，上半部分作为金属间介电(IMD)层。介电层可以是单层或者多层堆叠。例如，单层可以用作ILD和IMD，或者分离的层用作ILD和IMD。在另一个示例中，刻蚀停止层(通常被放置在待刻蚀的材料下方以便停止刻蚀工艺的一层材料)可以被放置在ILD和IMD之间。
用于生成布线(传导线)的传导材料可以是金属，例如钨、铜、铝、各自的合金、或者其组合。传导通孔可以由与布线相同或者不同的材料构成。通孔可以将传导线连接到其下方的接触区域。取决于介电层级别，接触区域可以是下介电层中的另一传导线，或者接触区域可以是诸如扩散区域、晶体管栅极、或者电容平板的器件。
布线和通孔通常使用光刻处理制作。在传统的光刻处理中，光阻掩膜材料(光刻胶)被放置在一个或多个介电材料上。进行掩膜步骤以便选择性地从特定区域(即通孔洞的位置以及布线路径)移除光阻材料，从而使其暴露。然后进行刻蚀工艺，其刻蚀掉介电材料的暴露部分，从而形成沟槽和通孔洞。金属沉积工艺将这些部分用传导材料填充，从而形成该层的布线和通孔。
更具体地，所进行的掩膜步骤包括将光通过掩膜图像聚焦在光阻层的表面。由于聚焦和光波长限制，对于图像能够被形成为多小是有限制的。
为了以更小的关键尺寸(CD)，例如小于40nm，以及更紧密的间距，例如小于80nm，生成布线和通孔，必须在亚光刻尺度上生成掩膜图像(即具有小于能够使用传统光刻工艺生产的尺寸)。此外，更小的CD和更紧密的结团对形成通孔和连接布线中的误差容错更小。因此，期望有这样一种工艺，其中通孔在产生期间自对准到其对应的金属线。
最初，铝是用于制造/生产集成电路芯片的许多方法中对金属的选择。然而，铝具有比银或者铜更高的电阻，银或者铜的阻抗接近铝的一半。开销和使用方便性使得铜是制造/生产集成电路芯片的更好选择。然而，铜带来若干新的挑战。由于缺乏不稳定的铜化合物，铜不能被光刻胶掩膜和离子刻蚀等成功用于铝的技术所构图。不能使用离子刻蚀铜要求对金属构图工艺进行重大的重新构思，这种重新钩子的结果是称为添加构图，或者“波纹”或“双波纹”工艺的工艺。
在这个工艺中，下方的硅氧化物绝缘层被构图为开放的沟槽，其中导体位于沟槽中。厚的铜镀层被沉积在绝缘体上，所述厚的铜镀层显著地充满所述沟槽，然后用化学机械平坦化(CMP，也称为化学机械抛光)来去除铜直到绝缘层顶部的级别。凹陷在绝缘层的沟槽中的铜没有被去除，从而成为经构图的导体。多次应用该工艺后，可以构建若干层以形成复杂的结构。
参照图1，根据示例性实施例，示出了用于本发明实施例的衬底10和12。类似地，在图6和图7中展示的层32示出衬底。衬底10、12和32可以包括半导体材料、绝缘体材料、传导材料或者任何包括多个层的组合。当衬底10、12和32由半导体材料构成时，可以使用任何半导体，例如Si,SiGe,SiGeC,SiC,Ge alloys,GaAs,InAs,InP和其他III/V或II/VI化合物半导体。除了这些所列出的半导体材料类型以外，衬底10、12和32也可以是分层半导体衬底，例如Si/SiGe,Si/SiC,绝缘体上硅(SOIs)或者绝缘体上硅锗(SGOIs)。
根据示例性实施例，当衬底10、12和32包括半导体材料时，可以在其上制造一个或多个半导体器件，例如互补金属氧化物半导体(CMOS)器件。
根据示例性实施例，当衬底10、12和32是绝缘体材料时，绝缘体材料可以是有机绝缘体、无机绝缘体或者包括多个层的组合。当衬底10、12和32是传导材料时，衬底10、12和32可以包括例如多晶硅、金属元素、金属元素的合金、金属硅化物、金属氮化物或者包括多个层的组合。当衬底10、12和32包括绝缘体材料和传导材料的组合时，衬底10、12和32可以代表多层互连结构的第一个互连级别。
如图1所示，根据示例性实施例，层14和24是可以在本发明的一个实施例中用到的刻蚀停止(或刻蚀抑制)层。类似的，如图6和图7所展示的层25和44示出刻蚀停止层。在本公开中，停止层可以由硅碳氮(SiCN)、铜钝化和刻蚀停止材料构成。一般来说，一层“刻蚀停止”材料典型地被放置于待刻蚀材料的下方，以便停止刻蚀工艺。刻蚀停止层14、24、25和44的每一个都包括本领域所知的与待刻蚀材料(例如衬底12)具有不同的刻蚀特性的材料。
在示例性实施例中，衬底10包括元件20。一般来说，元件20是要求绕线到或者连接到互连的结构。元件20在本实施例中是连接到竖直互连接入(VIA)16的底部的微单元。VIA16由三面包裹势垒金属18的铜芯构成。在本示例中，元件20也由势垒金属(19)包裹。在如图6和7所展示的其他示例中，VIA36由三面包裹势垒金属38的铜芯构成。在本实施例中，VIA16和VIA 36是形成能够在两个或多个层(例如，衬底10和12)之间承载信号的电连接的结构。在其他实施例中，VIA的芯可以被铜、铝、银、金、钙、铂、锡、锂、锌、镍和钨的元素形式或者合金填充。
在本示例性实施例中，势垒金属18、19和38是用于集成电路以便将半导体从软性金属互连化学隔离开，同时又保持其之间的电连接的材料。例如，在当前的基于铜的芯片中，势垒金属层必须包裹每个铜互连，以便防止铜扩散到周边材料中，因为铜扩散到周边材料中可能降低其性能。用作势垒金属的一些材料包括钴、钌、钽、氮化钽、氧化铟、氮化钨和氮化钛(最后四个是传导性陶瓷，但是在此处上下文中作为“金属”)。
参照图2，根据示例性实施例，沟槽26被刻蚀出(例如，使用光刻)直到刻蚀停止层24并且进入衬底层12。沟槽26的右端与VIA16和势垒金属18交叉，从而使得VIA16和势垒金属18的部分被移出，继而暴露VIA16的铜芯。
参照图3，根据示例性实施例，施加氮化钽(TaN)层然后施加钌(Ru)层，这两层一起构成衬垫层28。氮化钽(TaN)层有助于将钌(Ru)层粘附到衬底12。在本示例性实施例中，钌是石墨烯催化剂，即辅助在沟槽26中生长石墨烯的催化剂(见以下)。在其他实施例中，其他元素或者材料，包括合金，可以替代钌催化剂，例如镍、钯、铱和铜。在沉积衬垫层28之后，通过CMP工艺移出额外的和/或不需要的材料。在示例中，如图4所展示的，刻蚀停止层24和衬垫层28的部分被CMP工艺所移除。
现在参照图5，根据示例性实施例，示出了选择性生长此处称为石墨烯30的多层石墨烯(即多个级别或多个层)。在本实施例中，使用化学气相淀(CVD)，从固态和液态碳源，在300℃到400℃之间的温度生长多层石墨烯。多层石墨烯30使用衬垫层28连接到VIA16，生成能够承载沿每个石墨烯水平层的电流的电连接。在其他实施例中，电流可以从一个石墨烯层进入另一个。然而，在单独的石墨烯层之间往往存在较高的电阻。在其他实施例中，使用与本公开中所提到的催化剂不同的催化剂，生长石墨烯时所处的温度可以高于和/或低于300℃到400℃的范围。
参照图6，根据示例性实施例，添加另一刻蚀停止层(25)，然后添加另一衬底层(32)。在衬底层32和刻蚀停止层25中刻蚀出沟槽。所述沟槽被刻蚀为与石墨烯30的左端交叉而不穿过，但是与衬垫层28(TaN/Ru层)接触。所述沟槽被衬以势垒金属38，用铜芯填充，从而生成VIA36，然后被刻蚀停止(或刻蚀抑制)层44封盖。这样，元件20被石墨烯连接器连接到两个VIA，形成其之间的电连接。
一般来说，生成VIA和石墨烯结构的工艺可以持续到形成绕线或期望的连接。在其他实施例中，生成VIA和石墨烯层的准确工艺可能变化。例如，VIA可以包括若干不同的芯和/或势垒金属，若干金属可以用作生长石墨烯的催化剂(例如，钯)。
参照图7，示出了作为替换的示例性实施例。在该作为替换的实施例中，VIA开口被形成为穿过衬底32和刻蚀停止材料34，并且对齐，从而与沉积层28的部分交叉。如图7所示，VIA开口没有到达石墨烯30沟槽的底部，但是优选地接触石墨烯30沟槽的顶部。通孔开口然后被衬以势垒金属36，填充以包括铜的芯38，从而生成VIA36。该结构被刻蚀停止(或刻蚀抑制)层44封盖。在本实施例中，VIA36的底端在石墨烯30连接器的侧壁上方和石墨烯30连接器的最顶层的上方与衬垫层28电接触(其提供竖直电路径)。这样，元件20被连接到两个通孔，其中石墨烯连接器形成其之间的电连接。
本发明的实施例可以用在多个电应用中，包括但不限于先进的传感器，存储器/数据存储，半导体，微处理器和其他应用。
所得到的集成电路芯片可以由制造商以原始晶片形式(即作为具有多个未封装芯片的单个晶片)，作为裸基底，或者以封装的形式分发。在后一种情况下，所述芯片被安装到单个芯片封装内(例如塑料载体，其具有附着到母板或其他更高级别的载体的引脚)或者被安装到多芯片封装内(例如陶瓷载体，其具有表面互连或掩埋互连中的一个或两个)。在任何情况下，所述芯片然后被与其他芯片、离散电路组件和/或其他信号处理期间集成在一起作为(a)中间产品，例如母板，或(b)最终产品中的任何一个的一部分。所述最终产品可以是任何包括集成电路芯片的产品，从玩具和其他低端应用到包括显示器、键盘或其他输入设备和中央处理器的高级电脑产品。
已经描述了优选的生成石墨烯与金属互连结构(其目的是作为示意性的而不是限制性的)的优选实施例，应该注意，本领域技术人员在以上教导的启示下可以进行修改和变化。
相应的结构，材料，动作以及下面的权利要求书中的所有装置或步骤加功能元件的等同物旨在包括与作为特别要求保护的其它要求保护的元件接合而执行功能的任何结构，材料或动。本发明的实施例的描述已经被呈现以用于说明和描述的目的，但不旨在作为穷举性的或者限制为具有所公开的形式的发明实施例。许多修改和变化对于那些本领域的普通技术人员将是显而易见的，其并不脱离本发明的范围和精神。本着最好地解释本发明的实际应用的原理，以及使本领域的技术人员能够理解本发明的具有各种修改的各种实施例作为适合于预期的特定用途的目的选择和描述了实施例。
尽管仅结合有限数量的实施例对本发明进行了详细描述，但是应当容易理解的是，本发明并不限于这些公开的实施方案。相反，本发明可以被修改，以结合此前未描述的任何数量的变化，变更，替换或等效布置，但这些都与本发明的精神和范围相称。另外，虽然已经对本发明的各种实施方式进行了描述，但是应当理解，本发明的方面可仅包括一些所述实施例。因此，本发明不应被视为受到前述描述的限制。对单数的元件的引用并不旨在表示“一个且仅一个”，除非特别声明，而是“一个或多个”。在本公开中描述的各种实施例中的元件的所有结构上和功能上的等同，不管是已知或稍后为普通技术人员所知，都明确地通过引用而并入，并旨在被本发明所涵盖。因此，应当理解，可以对所公开的特定实施例进行改变，这些改变在由所附权利要求提出的本发明的范围之内。
每个相应图中，除了示出的各阶段的本发明的结构，还示出石墨烯和金属互连结构的制造/生产的方法中的各个步骤。
产业实用性
本发明在设计和制造集成电路芯片中所包含的互连方面具有产业实用性，所述集成电路芯片应用在广泛的电子和电气设备中。

Claims (15)

1.一种互连结构，包括：
石墨烯(30)连接器；
衬垫层(28)，其衬在包括所述石墨烯(30)连接器的沟槽(26)内；
上通孔(36)，所述上通孔的下端与石墨烯(30)连接器的第一端相连，其中所述上通孔(36)穿透所述石墨烯(30)连接器；以及
下通孔(16)，所述下通孔的顶端与石墨烯(30)连接器的第二端相连，其中所述衬垫层(28)和所述石墨烯(30)连接器的所述第二端二者的一部分水平地穿过所述下通孔(16)。
2.如权利要求1所述的互连结构，其中所述上通孔(36)与衬垫层(28)在所述石墨烯(30)连接器的底部处接触。
3.如权利要求1所述的互连结构，其中所述上通孔(36)与衬垫层(28)在所述石墨烯(30)连接器的侧壁处接触。
4.如权利要求1所述的互连结构，其中所述衬垫层(28)包括Ru或Ta的至少之一。
5.如权利要求1所述的互连结构，其中所述石墨烯(30)连接器和所述下通孔(26)的顶端的一部分共面。
6.如权利要求1所述的互连结构，其中所述上通孔(36)和所述下通孔(26)的一个或全部包括填充其相应内部部分的填充金属，所述填充金属是铜、铝、银、金、钙、铂、锡、锂、锌、镍、钨中一种或多种的元素形式或合金。
7.一种形成互连结构的方法，该方法包括：
刻蚀第一沟槽(26)，从而去除第一通孔(16)的顶端的至少一部分，所述第一沟槽(26)的第一端与所述第一通孔(16)的顶部交叉；
形成进入第一沟槽(26)的衬垫层(28)；
形成进入第一沟槽(26)的石墨烯催化剂层；
在所述第一沟槽(26)中形成多层石墨烯(30)；
沉积介电材料层以便在第一沟槽和第一通孔上形成盖(25)；
在盖(25)的顶上施加绝缘材料(32)；以及
在绝缘材料(32)、盖(25)以及被填充了石墨烯(30)的第一沟槽的第二端的一部分中形成开口，使得所述开口穿透所述多层石墨烯(30)。
8.如权利要求7所述的方法，进一步包括：
向所述开口中沉积势垒材料层(38)；以及
用填充金属填充所述开口以形成第二通孔(36)。
9.如权利要求8所述的方法，其中所述势垒材料(38)包括钴、钌、钽、氮化钽、氧化铟、氮化钨和氮化钛中的一个或多个。
10.如权利要求8所述的方法，其中所述填充金属是铜、铝、银、金、钙、铂、锡、锂、锌、镍、钨中一种或多种的元素形式或合金。
11.如权利要求7所述的方法，其中生长多层石墨烯包括碳源的化学气相沉积。
12.如权利要求11所述的方法，其中所述碳源是液体。
13.如权利要求11所述的方法，其中所述碳源是固体。
14.如权利要求11所述的方法，其中所述化学气相沉积时的温度为300℃到400℃。
15.如权利要求7所述的方法，其中所述石墨烯催化剂层包括镍、钯、钌、铱和铜的一种或多种的元素形式或合金。
CN201380065932.8A 2012-12-17 2013-12-09 石墨烯和金属互连 Active CN104885210B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/716,636 US9202743B2 (en) 2012-12-17 2012-12-17 Graphene and metal interconnects
US13/716,636 2012-12-17
PCT/US2013/073773 WO2014099428A1 (en) 2012-12-17 2013-12-09 Graphene and metal interconnects

Publications (2)

Publication Number Publication Date
CN104885210A CN104885210A (zh) 2015-09-02
CN104885210B true CN104885210B (zh) 2018-07-27

Family

ID=50929982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380065932.8A Active CN104885210B (zh) 2012-12-17 2013-12-09 石墨烯和金属互连

Country Status (6)

Country Link
US (1) US9202743B2 (zh)
JP (1) JP6333284B2 (zh)
CN (1) CN104885210B (zh)
DE (1) DE112013006022T5 (zh)
GB (1) GB2523948B (zh)
WO (1) WO2014099428A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202743B2 (en) 2012-12-17 2015-12-01 International Business Machines Corporation Graphene and metal interconnects
US9293412B2 (en) 2012-12-17 2016-03-22 International Business Machines Corporation Graphene and metal interconnects with reduced contact resistance
WO2014110450A2 (en) * 2013-01-11 2014-07-17 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom
US9257391B2 (en) 2013-04-30 2016-02-09 GlobalFoundries, Inc. Hybrid graphene-metal interconnect structures
US9431346B2 (en) 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
US9059166B2 (en) * 2013-05-09 2015-06-16 International Business Machines Corporation Interconnect with hybrid metallization
KR20160020870A (ko) * 2014-08-14 2016-02-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10050104B2 (en) 2014-08-20 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor having a graphene structure, semiconductor device including the capacitor and method of forming the same
JP6246676B2 (ja) * 2014-08-20 2017-12-13 株式会社東芝 半導体装置
JP2016171245A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法
US9613862B2 (en) 2015-09-02 2017-04-04 International Business Machines Corporation Chamferless via structures
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10269706B2 (en) 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10319632B2 (en) * 2016-12-14 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect structure having a graphene barrier layer
KR102438179B1 (ko) * 2017-11-02 2022-08-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지, 및 상기 반도체 장치의 제조 방법
US10559530B2 (en) 2017-12-27 2020-02-11 International Business Machines Corporation Forming dual metallization interconnect structures in single metallization level
JP7063186B2 (ja) * 2018-08-16 2022-05-09 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
KR20200029835A (ko) * 2018-09-11 2020-03-19 삼성전자주식회사 반도체 소자의 배선 형성 방법 및 이에 의한 반도체 소자의 배선
DE102019211468A1 (de) * 2019-07-31 2021-02-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikale verbindungshalbleiter-struktur und verfahren zum herstellen derselbigen
KR20210125152A (ko) 2020-04-07 2021-10-18 삼성전자주식회사 반도체 소자
KR20220007984A (ko) 2020-07-13 2022-01-20 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN111921539B (zh) * 2020-08-11 2022-11-11 广东工业大学 一种Ni-Ru/GO双金属催化剂及其制备方法
CN112151503B (zh) * 2020-08-17 2022-10-25 复旦大学 一种石墨烯/铜复合互连结构及其制造方法
KR20220034498A (ko) 2020-09-11 2022-03-18 삼성전자주식회사 반도체 장치
US11963309B2 (en) 2021-05-18 2024-04-16 Mellanox Technologies, Ltd. Process for laminating conductive-lubricant coated metals for printed circuit boards
US12004308B2 (en) 2021-05-18 2024-06-04 Mellanox Technologies, Ltd. Process for laminating graphene-coated printed circuit boards
US11955416B2 (en) * 2021-09-15 2024-04-09 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
US11908734B2 (en) 2021-10-06 2024-02-20 International Business Machines Corporation Composite interconnect formation using graphene

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470788A (en) 1994-02-28 1995-11-28 International Business Machines Corporation Method of making self-aligned, lateral diffusion barrier in metal lines to eliminate electromigration
US6597067B1 (en) 1994-02-28 2003-07-22 International Business Machines Corporation Self-aligned, lateral diffusion barrier in metal lines to eliminate electromigration
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6706402B2 (en) 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
US7259463B2 (en) 2004-12-03 2007-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Damascene interconnect structure with cap layer
US7897951B2 (en) 2007-07-26 2011-03-01 Unity Semiconductor Corporation Continuous plane of thin-film materials for a two-terminal cross-point memory
US7598127B2 (en) 2005-05-12 2009-10-06 Nantero, Inc. Nanotube fuse structure
US20070023914A1 (en) 2005-08-01 2007-02-01 Micron Technology, Inc. Electromigration resistant metallurgy device and method
US20070176255A1 (en) 2006-01-31 2007-08-02 Franz Kreupl Integrated circuit arrangement
KR20070097764A (ko) 2006-03-29 2007-10-05 삼성전자주식회사 반도체 장치의 퓨즈 구조물 형성 방법
US7492046B2 (en) 2006-04-21 2009-02-17 International Business Machines Corporation Electric fuses using CNTs (carbon nanotubes)
US8101529B2 (en) 2007-02-15 2012-01-24 Nec Corporation Carbon nanotube resistor, semiconductor device, and manufacturing method thereof
US7572682B2 (en) 2007-05-31 2009-08-11 International Business Machines Corporation Semiconductor structure for fuse and anti-fuse applications
US7787292B2 (en) 2007-06-29 2010-08-31 Intel Corporation Carbon nanotube fuse element
JP2009267371A (ja) 2008-03-31 2009-11-12 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2009129194A2 (en) 2008-04-14 2009-10-22 Massachusetts Institute Of Technology Large-area single- and few-layer graphene on arbitrary substrates
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
US8426309B2 (en) 2009-09-10 2013-04-23 Lockheed Martin Corporation Graphene nanoelectric device fabrication
US8470400B2 (en) 2009-10-21 2013-06-25 Board Of Regents, The University Of Texas System Graphene synthesis by chemical vapor deposition
JP5439120B2 (ja) 2009-11-02 2014-03-12 株式会社東芝 半導体装置およびその製造方法
US8637395B2 (en) 2009-11-16 2014-01-28 International Business Machines Corporation Methods for photo-patternable low-k (PPLK) integration with curing after pattern transfer
KR20110098441A (ko) * 2010-02-26 2011-09-01 삼성전자주식회사 그라핀 전자 소자 및 제조방법
US8463090B2 (en) 2010-03-11 2013-06-11 Kilolambda Technologies Ltd. Nanotube based optical fuse device and method
KR101129919B1 (ko) * 2010-04-15 2012-03-23 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US8946903B2 (en) * 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
JP5550515B2 (ja) * 2010-10-05 2014-07-16 株式会社東芝 グラフェン配線およびその製造方法
JP2012080005A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
JP5637795B2 (ja) * 2010-10-05 2014-12-10 株式会社東芝 装置
US8476765B2 (en) 2010-12-06 2013-07-02 Stmicroelectronics, Inc. Copper interconnect structure having a graphene cap
US8440999B2 (en) 2011-02-15 2013-05-14 International Business Machines Corporation Semiconductor chip with graphene based devices in an interconnect structure of the chip
US8716863B2 (en) 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
US8482126B2 (en) * 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
US9324634B2 (en) 2011-11-08 2016-04-26 International Business Machines Corporation Semiconductor interconnect structure having a graphene-based barrier metal layer
CN102403304B (zh) 2011-12-06 2016-03-16 上海集成电路研发中心有限公司 一种互连结构及其制作方法
JP5801221B2 (ja) * 2012-02-22 2015-10-28 株式会社東芝 半導体装置の製造方法および半導体装置
CN102593098A (zh) 2012-02-27 2012-07-18 北京大学 一种集成电路金属互连结构及其制备方法
US8647978B1 (en) 2012-07-18 2014-02-11 International Business Machines Corporation Use of graphene to limit copper surface oxidation, diffusion and electromigration in interconnect structures
US8735242B2 (en) 2012-07-31 2014-05-27 International Business Machines Corporation Graphene-based eFuse device
JP5851369B2 (ja) 2012-09-10 2016-02-03 株式会社東芝 半導体装置の製造方法
US9202743B2 (en) 2012-12-17 2015-12-01 International Business Machines Corporation Graphene and metal interconnects

Also Published As

Publication number Publication date
GB2523948A (en) 2015-09-09
GB201511991D0 (en) 2015-08-19
CN104885210A (zh) 2015-09-02
US9202743B2 (en) 2015-12-01
GB2523948B (en) 2017-02-22
JP2015537392A (ja) 2015-12-24
WO2014099428A1 (en) 2014-06-26
US20140167268A1 (en) 2014-06-19
DE112013006022T5 (de) 2015-09-17
JP6333284B2 (ja) 2018-05-30

Similar Documents

Publication Publication Date Title
CN104885210B (zh) 石墨烯和金属互连
US11488862B2 (en) Semiconductor device with reduced via resistance
US9293412B2 (en) Graphene and metal interconnects with reduced contact resistance
CN101345231B (zh) 半导体芯片器件及其制造方法和包括其的堆叠封装
CN101847616B (zh) 用于硅通孔的阻挡件
CN108461477B (zh) 用于超(跳跃)通孔整合的金属互连
US20170263721A1 (en) Copper-filled trench contact for transistor performance improvement
EP1869700B1 (en) Interconnect structure and method of fabrication of same
US7786520B2 (en) Embedded semiconductor device including planarization resistance patterns and method of manufacturing the same
KR20150043932A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US8492270B2 (en) Structure for nano-scale metallization and method for fabricating same
KR20130107591A (ko) 반도체 장치 및 그 제조 방법
CN104253108A (zh) 互连结构及其形成方法
US10727123B2 (en) Interconnect structure with fully self-aligned via pattern formation
US20080251919A1 (en) Ultra-low resistance interconnect
US8440561B2 (en) Three-dimensional semiconductor device comprising an inter-die connection on the basis of functional molecules
US20230077760A1 (en) Top via interconnects without barrier metal between via and above line
CN116964736A (zh) 自对准顶部过孔
JP2005032863A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant