KR102029639B1 - 전계 효과 트랜지스터의 제조 방법 및 무선 통신 장치의 제조 방법 - Google Patents

전계 효과 트랜지스터의 제조 방법 및 무선 통신 장치의 제조 방법 Download PDF

Info

Publication number
KR102029639B1
KR102029639B1 KR1020197006102A KR20197006102A KR102029639B1 KR 102029639 B1 KR102029639 B1 KR 102029639B1 KR 1020197006102 A KR1020197006102 A KR 1020197006102A KR 20197006102 A KR20197006102 A KR 20197006102A KR 102029639 B1 KR102029639 B1 KR 102029639B1
Authority
KR
South Korea
Prior art keywords
group
electrode
substrate
forming
conductive film
Prior art date
Application number
KR1020197006102A
Other languages
English (en)
Other versions
KR20190046822A (ko
Inventor
히로지 시미즈
세이이치로 무라세
쇼타 가와이
Original Assignee
도레이 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이 카부시키가이샤 filed Critical 도레이 카부시키가이샤
Publication of KR20190046822A publication Critical patent/KR20190046822A/ko
Application granted granted Critical
Publication of KR102029639B1 publication Critical patent/KR102029639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07724—Physical layout of the record carrier the record carrier being at least partially made by a molding process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Nanotechnology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

기판의 표면 위에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 위에 게이트 절연층을 형성하는 공정과, 상기 게이트 절연층 위에 도전체와 감광성 유기 성분을 함유하는 도전막을 도포법에 의해 형성하는 공정과, 상기 기판의 이면측으로부터 상기 게이트 전극을 마스크로 하여 상기 도전막을 노광하는 공정과, 노광된 도전막을 현상하여 소스 전극 및 드레인 전극을 형성하는 공정과, 상기 소스 전극과 상기 드레인 전극 사이에 반도체층을 도포법에 의해 형성하는 공정을 포함하는 전계 효과형 트랜지스터의 제조 방법이며, 이에 의해, 간편한 프로세스로 제작하는 것이 가능하고, 이동도가 높고, 게이트 전극과 소스·드레인 전극이 고정밀도로 위치 정렬된 FET, 반도체 장치, RFID를 제공할 수 있다.

Description

전계 효과 트랜지스터의 제조 방법 및 무선 통신 장치의 제조 방법
본 발명은 전계 효과형 트랜지스터의 제조 방법 및 무선 통신 장치의 제작 방법에 관한 것이다.
근년, 절연성 기판 위에 형성된 반도체층을 사용하여 전계 효과형 트랜지스터(이하, FET라고 함)를 구성하는 기술의 개발이 진행되고 있다. FET는 IC나 화상 표시 장치의 스위칭 소자 등의 전자 디바이스에 넓게 응용되고 있다. 특히 근년에는, FET로 구성된 회로를 갖는 비접촉형 태그로서, RFID(Radio Frequency IDentification(무선 인식)) 기술을 사용한 무선 통신 시스템이 주목받고 있다.
RFID 태그는 FET로 구성된 회로를 갖는 IC칩과, 리더/라이터와의 무선 통신하기 위한 안테나를 갖고 있고, 태그 내에 설치된 안테나가, 리더/라이터로부터 송신되는 반송파를 수신하여, IC칩 내의 구동 회로가 동작한다.
RFID 태그는 물류 관리, 상품 관리, 도난 방지 등의 다양한 용도에서의 이용이 기대되고 있고, 교통 카드 등의 IC 카드, 상품 태그 등 일부에서 도입이 개시되고 있다.
이후, 모든 상품에서 RFID 태그가 사용되기 때문에, 제조 비용의 저감이 필요하다. 그래서, 진공이나 고온을 사용하는 제조 프로세스로부터 벗어나, 도포·인쇄 기술을 사용한 유연하고 저렴한 것이 검토되고 있다.
예를 들어, IC칩 내의 회로에는, 성형성이 우수한 유기 반도체나 카본 나노 튜브를 반도체층으로서 사용한 FET가 제안되어 있다. 유기 반도체나 카본 나노 튜브를 잉크로서 이용함으로써, 잉크젯 기술이나 스크리닝 기술 등에 의해, 플렉시블 기판 위에 직접 회로 패턴을 형성하는 것이 가능해진다. 그래서, 종래의 무기 반도체에 대신에, 유기 반도체나 카본 나노 튜브를 사용한 FET가 왕성하게 검토되고 있다(예를 들어, 특허문헌 1 참조).
RFID 내의 회로를 구성하는 FET에 있어서는, 게이트 전극과 소스·드레인 전극의 정렬 위치가 어긋나면, 동작 속도의 저하나 FET 성능의 열화의 원인이 되기 때문에, 고정밀도의 위치 정렬이 요구된다. 또한 생산성의 관점에서, 위치 정렬 시간의 단축화도 요구되고 있다. 그래서 게이트 전극을 차광 마스크로 한 기판 이면 측으로부터의 이면 노광과 현상 처리에 의해 소스·드레인 전극을 형성하는 방법이 검토되어 있다(예를 들어, 특허문헌 2 내지 3 참조).
국제 공개 제2009/139339호 일본 특허 공개 제2011-187995호 공보 일본 특허 공개 제2010-251574호 공보
특허문헌 2에서는, 절연 표면을 갖는 기판 위에, 게이트 전극을 형성하고, 상기 게이트 전극을 덮는 게이트 절연층을 형성하고, 상기 게이트 절연층 위에 플라스마 CVD법이나 스퍼터링법에 의해 반도체층을 형성하고, 상기 반도체층 위에 네가티브형의 감광성 도전막 패턴을 형성하고, 상기 기판의 이면측으로부터 상기 게이트 전극을 마스크로 하여 레이저 노광, 현상함으로써 소스·드레인 전극을 형성하고 있다. 그러나, 반도체층을 진공 프로세스에서 형성하기 때문에, 제조 비용의 저감이 어렵다. 또한 반도체층을 형성 후, 반도체층 위에 직접 도전막 패턴의 형성하고, 노광·현상 처리를 행하는 점에서, 반도체층으로의 대미지에 의해 FET의 이동도가 열화되는 문제가 있었다.
특허문헌 3에서는, 기판 위에 패턴 형성된 게이트 전극을 게이트 절연층으로 덮고, 상기 게이트 절연층 위에 유기 반도체층과 전극막을 형성하고, 상기 반도체층 및 전극막 위에 레지스트막을 성막하고, 상기 게이트 전극을 차광 마스크로 하여 상기 기판의 이면측으로부터 노광, 현상 처리하고, 상기 전극막을 에칭하여 소스·드레인을 형성하고 있다. 그러나, 레지스트막의 성막, 패터닝의 공정을 새롭게 추가하는 것이 필요해, 제조 비용의 저감이 어렵다. 또한 레지스트와 전극막의 노광·현상·에칭 시에, 반도체층, 전극 및 게이트 절연층에 대미지를 끼치는 점에서, 그것에 의해 FET의 이동도가 열화되는 문제나, 절연층과 전극막의 밀착성이 불량이 되는 문제가 있었다.
본 발명은 상기 과제에 착안하여, 이동도가 높고, 게이트 전극과 소스·드레인 전극이 고정밀도로 위치 정렬된 FET를 간편한 프로세스로 제작하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명은 이하의 제조 방법을 포함한다. 즉 본 발명은, 기판의 표면 위에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 위에 게이트 절연층을 형성하는 공정과, 상기 게이트 절연층 위에 도전체와 감광성 유기 성분을 함유하는 도전막을 도포법에 의해 형성하는 공정과, 상기 기판의 이면측으로부터 상기 게이트 전극을 마스크로 하여 상기 도전막을 노광하는 공정과, 노광된 도전막을 현상하여 소스 전극 및 드레인 전극을 형성하는 공정과, 상기 소스 전극과 상기 드레인 전극 사이에 반도체층을 도포법에 의해 형성하는 공정을 포함하는 전계 효과형 트랜지스터의 제조 방법이다.
또한, 본 발명은, 기판의 표면 위에 소스 전극 및 드레인 전극을 형성하는 공정과, 상기 소스 전극과 상기 드레인 전극 사이에 반도체층을 도포법에 의해 형성하는 공정과, 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층 위에 게이트 절연층을 형성하는 공정과, 상기 게이트 절연층 위에 도전체와 감광성 유기 성분을 함유하는 도전막을 도포법에 의해 형성하는 공정과, 상기 기판의 이면측으로부터 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 도전막을 노광하는 공정과, 노광된 도전막을 현상하여 게이트 전극을 형성하는 공정을 포함하는 전계 효과형 트랜지스터의 제조 방법이다.
본 발명에 따르면, 반도체층으로의 대미지 없이, 게이트 전극과 소스·드레인 전극이 고정밀도로 위치 정렬된 FET의 제작이 가능해진다. 또한, 전극의 패터닝 공정을 위한 위치 정렬 시간도 단축할 수 있고, 가일층의 제조 비용의 저감도 가능해진다.
도 1은 본 발명의 실시 형태에 관한 전계 효과형 트랜지스터의 제조 방법의 제1 예를 나타낸 모식 단면도.
도 2는 본 발명의 실시 형태에 관한 전계 효과형 트랜지스터의 제조 방법의 제2 예를 나타낸 모식 단면도.
도 3은 본 발명의 실시 형태에 관한 전계 효과형 트랜지스터의 제조 방법에 의해 형성한 전계 효과형 트랜지스터의 모식 평면도.
도 4는 본 발명의 실시 형태에 관한 무선 통신 장치의 제조 방법에 의해 형성한 무선 통신 장치의 모식도.
도 5는 본 발명의 실시 형태에 관한 무선 통신 장치의 제조 방법에 의해 형성한 무선 통신 장치의 모식도.
도 6는 절곡 내성의 평가 방법을 설명하는 모식 사시도.
도 7은 게이트 전극과 소스·드레인 전극의 위치 어긋남 평가 방법을 설명하는 단면도.
도 8은 게이트 전극과 소스·드레인 전극의 위치 어긋남 평가 방법을 설명하는 단면도.
이하, 본 발명의 실시 형태에 관한 전계 효과형 트랜지스터의 제조 방법을 상세하게 설명한다. 또한, 이하의 실시 형태에 의해 본 발명이 한정되는 것은 아니고, 발명의 목적을 달성할 수 있고, 또한 발명의 요지를 일탈하지 않는 범위 내에 있어서의 다양한 변경은 당연히 있을 수 있다.
(전계 효과형 트랜지스터의 제조 방법)
본 발명의 실시 형태에 관한 전계 효과형 트랜지스터(FET)의 제조 방법의 제1 예는 이하의 (a) 내지 (f)의 공정을 포함한다.
(a) 기판의 표면 위에 게이트 전극을 형성하는 공정,
(b) 게이트 전극 위에 게이트 절연층을 형성하는 공정,
(c) 게이트 절연층 위에 도전체와 감광성 유기 성분을 함유하는 도전막을 도포법에 의해 형성하는 공정,
(d) 기판의 이면측으로부터 상기 게이트 전극을 마스크로 하여 도전막을 노광하는 공정,
(e) 노광된 도전막을 현상하여 소스 전극 및 드레인 전극을 형성하는 공정,
(f) 소스 전극과 드레인 전극 사이에 반도체층을 도포법에 의해 형성하는 공정.
도 1은 본 발명의 실시 형태에 관한 FET의 제조 방법의 제1 예를 나타내는 모식 단면도이다. 도 1에서는, (a) 기판(1)의 표면 위에 게이트 전극(2)을 형성하고, (b) 게이트 전극(2)을 덮도록 게이트 절연층(3)을 형성하고, (c) 게이트 절연층(3) 위에 도전체와 감광성 유기 성분을 함유하는 도전막(4)을 도포법에 의해 형성하고, (d) 기판(1)의 이면측으로부터 게이트 전극(2)을 마스크로 하여 도전막(4)을 노광하고, (e) 노광된 도전막(4)을 현상하여 소스 전극(5) 및 드레인 전극(6)을 형성하고, (f) 소스 전극(5)과 드레인 전극(6) 사이에 반도체층(7)을 도포법에 의해 형성하고 있다.
이 방법에 의해, 게이트 전극과 소스·드레인 전극이, 짧은 위치 정렬 시간으로, 고정밀도로 위치 정렬된 FET의 제작이 가능해진다. 또한, 소스 전극과 드레인 전극을 패터닝한 후에 반도체층을 형성하기 때문에, 소스 전극과 드레인 전극의 패터닝 시의 노광·현상 처리에 의해 반도체층은 영향받지 않고, 패터닝에 의한 FET의 성능 열화를 억제할 수 있다.
도 1에 기재는 생략하지만, 게이트 전극용의 배선, 소스 전극 및 드레인 전극용의 배선의 형성 공정을 더 포함하고 있어도 된다.
도 3에 본 발명의 제1 실시 형태에 의해 얻어지는 FET에 배선을 형성한 예를 나타낸다. 게이트 전극(2)용의 배선(8)은 게이트 전극(2)과 동시에 형성하는 것이, 제조 공정수 삭감의 관점에서 바람직하다. 또한 소스 전극(5) 및 드레인 전극(6)용의 배선(9, 10)은 도전막(4)의 도포법에 의한 형성과 동시에 형성하는 것이, 제조 공정수 삭감의 관점에서 바람직하다.
본 발명의 실시 형태에 관한 FET의 제조 방법의 제2 예는, 이하의 (A) 내지 (F)의 공정을 포함한다.
(A) 기판의 표면 위에 소스 전극 및 드레인 전극을 형성하는 공정,
(B) 소스 전극과 드레인 전극 사이에 반도체층을 도포법에 의해 형성하는 공정,
(C) 소스 전극, 드레인 전극 및 반도체층 위에 게이트 절연층을 형성하는 공정,
(D) 게이트 절연층 위에 도전체와 감광성 유기 성분을 함유하는 도전막을 도포법에 의해 형성하는 공정,
(E) 기판의 이면측으로부터 소스 전극 및 드레인 전극을 마스크로 하여 도전막을 노광하는 공정,
(F) 노광된 도전막을 현상하여 게이트 전극을 형성하는 공정.
도 2는 본 발명의 실시 형태에 관한 FET의 제조 방법의 제2 예를 나타내는 모식 단면도이다. 도 2에서는, (A) 기판(1)의 표면 위에 소스 전극(5) 및 드레인 전극(6)을 형성하고, (B) 소스 전극(5)과 드레인 전극(6) 사이에 반도체층(7)을 도포법에 의해 형성하고, (C) 소스 전극(5), 드레인 전극(6) 및 반도체층(7) 위에 게이트 절연층(3)을 형성하고, (D) 게이트 절연층(3) 위에 도전체와 감광성 유기 성분을 함유하는 도전막(4)을 도포법에 의해 형성하고, (E) 기판(1)의 이면측으로부터 소스 전극(5) 및 드레인 전극(6)을 마스크로 하여 도전막(4)을 노광하고, (F) 노광된 도전막(4)을 현상하여 게이트 전극(2)을 형성하고 있다.
이 방법에 의해, 소스·드레인 전극과 게이트 전극이, 짧은 위치 정렬 시간으로, 고정밀도로 위치 정렬된 FET의 제작이 가능해진다. 또한, 소스 전극과 드레인 전극을 패터닝한 후에 반도체층을 형성하기 때문에, 소스 전극과 드레인 전극의 패터닝 시의 처리에 의해 반도체층은 영향받지 않고, 패터닝에 의한 FET의 성능 열화를 억제할 수 있다.
도 2에 기재는 생략하지만, 게이트 전극용의 배선, 소스 전극 및 드레인 전극용의 배선의 형성 공정을 더 포함하고 있어도 된다.
본 발명에 있어서, 어느 층이나 막을 도포법에 의해 형성한다는 것은, 그 층이나 막의 원료가 되는 액상물이나 페이스트상물을 도포하는 공정을 포함하는 방법에 의해 층이나 막을 형성하는 것을 말한다.
공정 (a) 및 (A)에 있어서의 전극의 형성 방법으로서는, 잉크젯법, 인쇄법, 이온 플레이팅 코팅법 등을 들 수 있지만, 저항 가열 증착법, 전자선 빔법, 스퍼터링법, 도금법, CVD법도 들 수 있다. 그 중에서도, 제조 비용, 재료의 사용 효율, 대면적으로의 적합성 등의 관점에서, 도포법을 사용하는 것이 바람직하다. 또한, 전극 재료로서 결합제 및 도전체를 포함하는 페이스트를 사용한 경우는, 스핀 코트법, 블레이드 코트법, 슬릿 다이 코트법, 스크린 인쇄법, 바 코터법, 주형법, 인쇄 전사법, 침지 인상법 등의 공지의 기술을 사용하여, 페이스트를 기판 위에 도포하고, 오븐, 핫 플레이트, 적외선 등을 사용하여 건조를 행하는 방법 등도 들 수 있다. 또한 전극 패턴의 형성 방법으로서는, 상기 방법으로 제작한 전극 박막을 공지의 포토리소그래피법 등으로 원하는 형상으로 패턴 형성해도 되고, 전극 물질의 증착이나 스퍼터링 시에 원하는 형상의 마스크를 통해 패턴 형성해도 된다.
공정 (b) 및 (C)에 있어서의 게이트 절연층의 제작 방법은, 특별히 제한은 없지만, 예를 들어 원료 조성물을 하부 전극이 형성된 기판 위에 도포하고, 건조함으로써 얻어진 코팅막을 필요에 따라 열처리하는 방법을 들 수 있다. 도포 방법으로서는, 스핀 코트법, 블레이드 코트법, 슬릿 다이 코트법, 스크린 인쇄법, 바 코터법, 주형법, 인쇄 전사법, 침지 인상법, 잉크젯법 등의 공지의 도포 방법을 들 수 있다. 코팅막의 열처리 온도로서는, 100 내지 300℃의 범위에 있는 것이 바람직하다.
공정 (c), (d), (e), (D), (E), (F)의 일례로서는 이하와 같다. 상기 감광성 페이스트를 하부 전극 및 게이트 절연층이 형성된 기판 위에, 전체면 또는 부분적으로 도포한다. 도포 방법으로서는, 스피너를 사용한 회전 도포법, 스프레이 도포법, 롤 코팅법, 스크린 인쇄법, 블레이드 코터법, 다이 코터법, 캘린더 코터법, 메니스커스 코터법, 바 코터법, 그라비아 인쇄법, 플렉소 인쇄법, 오프셋 인쇄법, 침지 인상법, 잉크젯법, 디스펜서법 등의 공지의 방법을 들 수 있다. 또한, 도포 막 두께는 도포 방법, 조성물의 고형분 농도, 점도 등에 따라 상이하기 때문에, 건조 후의 막 두께가 소정의 값이 되도록 조정한다.
이어서 기판 위에 도포한 도포막으로부터 용제를 제거한다. 이에 의해, 도전막(4)이 형성된다. 용제를 제거하는 방법으로서는, 오븐, 핫 플레이트, 적외선 등에 의한 가열 건조나 진공 건조 등을 들 수 있다. 가열 건조는 50℃ 내지 180℃의 범위에서 1분 내지 수시간 행하는 것이 바람직하다.
이어서 용제 제거 후의 도전막을, 포토리소그래피에 의해 패턴 가공한다. 노광에 사용되는 광원으로서는, 수은등의 i선(365㎚), h선(405㎚) 또는 g선(436㎚)을 사용하는 것이 바람직하다. 또한, 노광에 사용되는 광(노광광)의 강도 I0과, 기판, 기판 표면 위에 형성된 전극 및 게이트 절연층을 투과한 광의 강도 I가, 하기 식 (a)를 만족시키는 것이 바람직하다.
Figure 112019021046591-pct00001
식 (a)를 만족시키는 경우, 도전막(4)에 충분한 강도의 광이 노광됨으로써, 도전막(4)의 광경화가 촉진되어, 가공 정밀도가 향상된다. 또한, 식 (a)의 좌변은 흡광도를 나타내고 있고, 흡광도는 분광 광도계에 의해 측정할 수 있다.
노광은 기판 이면측으로부터 광을 입사함으로써 행한다. 이와 같은 이면 노광에 의해, 하부 전극이 마스크가 되어 상부 전극이 패터닝되기 때문에, 얼라인먼트하지 않고, 하부 전극과 상부 전극을 고정밀도로 위치 정렬할 수 있다.
노광 후, 현상 전에, 기판 표면측으로부터 도전막(4)을 노광하는 공정을 추가해도 된다. 이때의 노광에는 전술한 노광 광원을 사용할 수 있다. 이 공정을 추가함으로써, 도전막(4)의 표면측의 광경화가 촉진되고, 후술하는 현상 공정 등에 의한 도전막(4)의 막 감소를 저감시킬 수 있고, 도전막(4)의 표면 거칠기가 억제된다. 도전막의 표면 거칠기가 작은 것에 의해, 후술하는 반도체층의 도포성이 향상되어, 균일한 반도체층을 형성할 수 있기 때문에, 제작한 FET의 특성이 향상된다. 또한, 도전막의 표면 거칠기는 접촉식 표면 형상 조도 측정, 원자간력 현미경, 엘립소메트리법 등에 의해 측정할 수 있다.
이어서, 현상액을 사용하여 미노광부를 제거함으로써, 원하는 상부 전극 패턴이 얻어진다.
알칼리 현상을 행하는 경우의 현상액으로서는, 수산화테트라메틸암모늄, 디에탄올아민, 디에틸아미노에탄올, 수산화나트륨, 수산화칼륨, 탄산나트륨, 탄산칼륨, 트리에틸아민, 디에틸아민, 메틸아민, 디메틸아민, 아세트산디메틸아미노에틸, 디메틸아미노에탄올, 디메틸아미노에틸메타크릴레이트, 시클로헥실아민, 에틸렌디아민, 헥사메틸렌디아민 등의 화합물의 수용액이 바람직하다. 또한 경우에 따라서는, 이들 수용액에 N-메틸-2-피롤리돈, N,N-디메틸포름아미드, N,N-디메틸아세트아미드, 디메틸술폭시드, γ-부티로락톤 등의 극성 용매, 메탄올, 에탄올, 이소프로판올 등의 알코올류, 락트산에틸, 프로필렌글리콜모노메틸에테르아세테이트 등의 에스테르류, 시클로펜타논, 시클로헥사논, 이소부틸케톤, 메틸이소부틸케톤 등의 케톤류 등을 단독 혹은 복수종 첨가한 것을 현상액으로서 사용해도 된다. 또한, 이들 알칼리 수용액에 계면 활성제를 첨가한 것을 현상액으로서 사용할 수도 있다.
유기 현상을 행하는 경우의 현상액으로서는, N-메틸-2-피롤리돈, N-아세틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드, 디메틸술폭시드, 헥사메틸포스포르트리아미드 등의 극성 용매를 단독, 혹은 메탄올, 에탄올, 이소프로필알코올, 크실렌, 물, 메틸카르비톨, 에틸카르비톨 등과 조합한 혼합 용액을 사용할 수 있다.
현상은, 기판을 정치 또는 회전시키면서 상기한 현상액을 도포막면에 스프레이하거나, 기판을 현상액 중에 침지하거나, 혹은 침지하면서 초음파를 가하는 등의 방법에 의해 행할 수 있다.
현상 후, 물에 의한 린스 처리를 실시해도 된다. 여기서도 에탄올, 이소프로필알코올 등의 알코올류, 락트산에틸, 프로필렌글리콜모노메틸에테르아세테이트 등의 에스테르류 등을 물에 더하여 린스 처리를 해도 된다.
이어서, 도전성을 발현시키기 위해 상부 전극을 경화한다. 경화하는 방법으로서는, 오븐, 이너트 오븐, 핫 플레이트, 적외선 등에 의한 가열 경화나 진공 경화, 크세논 플래시 램프에 의한 경화 등을 들 수 있다. 가열 경화의 경우, 경화 온도는 100℃ 이상 300℃ 이하의 범위가 바람직하고, 100℃ 이상 200℃ 이하가 보다 바람직하고, 120℃℃ 이상 180℃ 이하가 더욱 바람직하다. 가열 온도를 120℃ 이상으로 함으로써 수지의 감광성 유기 성분의 체적 수축량을 크게 할 수 있고, 비저항율이 낮아진다.
또한, 본 발명에서 사용되는 감광성 페이스트는 180℃ 이하의 비교적 저온의 큐어이고 높은 도전성을 얻을 수 있는 것인 것이 바람직하다. 그 경우, 내열성이 낮은 기판 위나, 내열성이 낮은 재료와 병용하여 사용할 수 있다.
공정 (f) 및 (B)에 있어서의 반도체층의 형성 방법으로서는, 저항 가열 증착, 전자선, 스퍼터링, CVD 등 건식의 방법을 사용하는 것도 가능하지만, 제조 비용이나 대면적으로의 적합한 관점에서 도포법을 사용하는 것이 바람직하다. 도포법으로서는, 상기 조성물의 설명과 동일한 방법을 사용할 수 있고, 도포법으로서는, 스핀 코트법, 블레이드 코트법, 슬릿 다이 코트법, 스크린 인쇄법, 바 코트법, 주형법, 인쇄 전사법, 침지 인상법, 잉크젯법 등의 공지의 도포 방법을 들 수 있다. 그 중에서도, 잉크젯법, 디스펜서법 및 스프레이법으로 이루어지는 군에서 선택되는 어느 하나인 것이 바람직하다. 또한, 원료의 사용 효율의 관점에서, 잉크젯법이 보다 바람직하다. 이들 도포 방법으로부터, 도막 두께 제어나 배향 제어 등, 얻고자 하는 도막 특성에 따라 적절한 것을 선택할 수 있다. 또한, 형성한 도막에 대하여, 대기 하, 감압 하 또는 불활성 가스 분위기 하(질소나 아르곤 분위기 하)에서 어닐링 처리를 행해도 된다.
이어서 FET를 구성하는 부재에 대하여 상세하게 설명한다. 특별히 언급하지 않는 한 모든 실시 양태에 공통된다. 또한, 이하에는 기판의 표면 위에 형성되는 전극을 하부 전극, 게이트 절연층 위에 형성되는 전극을 상부 전극이라고 한다. 즉, 제1 실시 양태에서는, 게이트 전극이 하부 전극, 소스 전극 및 드레인 전극이 상부 전극에 각각 해당하고, 제2 실시 양태에서는, 소스 전극 및 드레인 전극이 하부 전극, 게이트 전극이 상부 전극에 각각 해당한다.
<기판>
기판에 사용되는 재료는 특별히 제한은 없지만, 적어도 전극이 배치되는 면이 절연성인 것이 바람직하다. 또한, 노광에 사용되는 광을 50% 이상 투과하는 재료를 포함하는 것이 바람직하고, 80% 이상 투과하는 재료가 더욱 바람직하다.
예를 들어, 유리, 사파이어, 알루미나 소결체, 실리콘 웨이퍼 등 및 그것들의 표면을 산화막으로 피복한 것 등의 무기 재료;
폴리이미드(PI) 수지, 폴리에스테르 수지, 폴리아미드 수지, 에폭시 수지, 폴리아미드이미드 수지, 폴리에테르이미드 수지, 폴리에테르케톤 수지, 폴리술폰 수지, 폴리페닐렌술피드(PPS) 수지, 시클로올레핀 수지 등의 수지;
를 포함하는 기재가 적합하게 사용되지만, 이들에 한정되지 않는다.
이들 중에서도, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트, PPS, 폴리페닐렌술폰, 시클로올레핀 중합체, 폴리아미드 또는 PI 중에서 선택되는 적어도 1종의 수지를 포함하는 것이 바람직하고, 저가격의 관점에서는 PET 필름이 바람직하다.
또한, 기판과, 하부 전극이나 배선과의 밀착성의 관점에서는, 폴리술폰 수지 기판, PPS 수지 기판도 바람직하다. 이것은, 하부 전극이나 배선 중의 금속 원자가, 이들 수지에 포함되는 황 원자와 강하게 상호 작용하기 때문이라고 추정된다.
또한, 기판의 두께는 200㎛ 이하인 것이 바람직하다. 이 범위에 있음으로써, 기판 이면으로부터의 노광에 의한 도전막의 가공 시에 있어서, 노광광의 기판 중에서의 산란이 억제되어, 도전막의 가공 정밀도가 더 향상된다.
<하부 전극>
하부 전극은 전극으로서 사용될 수 있는 도전체를 포함하는 것이라면 어느 것이어도 되지만, 차광성을 갖고 있는 것이 바람직하다. 여기서 차광성이란, 도전막을 노광할 때에 사용되는 광의 파장에 있어서의 투과율이 10% 이하인 것을 의미하고, 그 중에서 투과율 1% 이하가 바람직하고, 0.1% 이하가 더욱 바람직하다.
그 중에서도, 전극의 유연성이 증가하여, 굴곡 시에도 밀착성이 좋아 전기적 접속이 양호해지는 점에서, 하부 전극은 도전체와 결합제를 함유하는 것이 바람직하다.
도전체로서는, 구체적으로는, 예를 들어 산화주석, 산화인듐, 산화주석인듐(ITO), 산화루테늄 등의 도전성 금속 산화물;
백금, 금, 은, 구리, 철, 주석, 아연, 알루미늄, 인듐, 크롬, 리튬, 나트륨, 칼륨, 세슘, 칼슘, 마그네슘, 팔라듐, 몰리브덴, 텅스텐, 아몰퍼스실리콘이나 폴리실리콘 등의 금속이나 이들의 합금;
요오드화구리, 황화구리 등의 무기 도전성 화합물;
폴리티오펜, 폴리피롤, 폴리아닐린, 폴리에틸렌디옥시티오펜과 폴리스티렌술폰산의 착체 등의 도전성 폴리머;
및, 카본 등의 탄소 재료, 유기 성분과 도전체를 함유하는 재료 등을 들 수 있지만, 이들에 한정되는 것은 아니다. 도전성 폴리머는 요오드 등의 도핑 등으로 도전율을 향상시키는 것이 바람직하다.
이들 전극 재료는 단독으로 사용해도 되고, 복수의 재료를 적층 또는 혼합하여 사용해도 된다.
도전체는 도전성의 관점에서, 금, 은, 구리 또는 백금 입자가 바람직하다. 그 중에서도, 비용 및 안정성의 관점에서 은 입자가 보다 바람직하다. 또한, 도포막의 저온 큐어 시의 저항률 저감의 관점에서는, 상기 입자에 더하여 카본 블랙을 포함하는 것이 더욱 바람직하다. 입자의 평균 입자 직경은 0.02㎛ 이상 10㎛ 이하가 바람직하고, 0.02㎛ 이상 5㎛ 이하가 보다 바람직하고, 0.02㎛ 이상 2㎛ 이하가 더욱 바람직하다. 평균 입자 직경이 0.02㎛ 이상이면 입자끼리의 접촉 확률이 향상되어, 제작되는 전극의 비저항값 및 단선 확률을 낮게 할 수 있다. 또한 평균 입자 직경이 10㎛ 이하이면 전극의 표면 평활도, 패턴 정밀도, 치수 정밀도가 향상된다.
또한, 평균 입자 직경이란, 하부 전극의 단면을, 주사형 전자 현미경(SEM)을 사용하여 10000배의 배율로 관찰하고, 얻어진 상으로부터 무작위로 선택한 입자 100개의 입자 직경을 측장하고, 그 평균의 값을 구함으로써 산정한다. 입자 직경이란, 입자의 형상이 구형인 경우는, 그 직경을 입자 직경으로 한다. 형상이 구형 이외인 경우는, 어느 1개의 입자에 대하여 관찰되는 최대의 폭과 최소의 폭의 평균값을 그 입자의 입자 직경으로 한다.
전극 중의 도전체의 함유량은 전극 중 70질량% 이상 95질량% 이하의 범위 내인 것이 바람직하다. 함유량의 하한으로서는 80질량% 이상이 바람직하다. 함유량의 상한으로서는 90질량% 이하가 바람직하다. 도전체의 함유량이 이 범위에 있음으로써, 전극의 비저항값 및 단선 확률을 낮게 할 수 있다.
결합제로서는, 특별히 제한은 없지만, 모노머, 올리고머, 폴리머, 광중합 개시제, 가소제, 레벨링제, 계면 활성제, 실란 커플링제, 소포제, 안료 등에서 선택되는 성분을 포함하는 것이 바람직하다. 전극의 절곡 내성 향상의 관점에서는, 적어도 올리고머 혹은 폴리머를 포함하는 것이 바람직하다.
올리고머 혹은 폴리머로서는, 특별히 한정되지 않지만, 아크릴 수지, 에폭시 수지, 노볼락 수지, 페놀 수지, 폴리이미드 전구체, 폴리이미드 등을 바람직하게 사용할 수 있다. 굴곡 시의 내균열성의 관점에서는, 아크릴 수지가 바람직하다. 이것은, 아크릴 수지의 유리 전이 온도는 100℃ 이하이고, 전극의 열 경화 시에 연화되고, 도전체 사이의 결착이 높아지기 때문이라고 추정된다.
아크릴 수지란, 반복 단위의 적어도 아크릴 모노머에서 유래하는 구조를 포함하는 수지이다. 아크릴 모노머의 구체예로서는, 특별히 한정되지 않지만, 바람직하게는 메틸아크릴레이트, 아크릴산, 아크릴산2-에틸헥실, 메타크릴산에틸, n-부틸아크릴레이트, i-부틸아크릴레이트, i-프로판아크릴레이트, 글리시딜아크릴레이트, N-메톡시메틸아크릴아미드, N-에톡시메틸아크릴아미드, N-n-부톡시메틸아크릴아미드, N-이소부톡시메틸아크릴아미드, 부톡시트리에틸렌글리콜아크릴레이트, 디시클로펜타닐아크릴레이트, 디시클로펜테닐아크릴레이트, 2-히드록시에틸아크릴레이트, 이소보르닐아크릴레이트, 2-히드록시프로필아크릴레이트, 이소덱실아크릴레이트, 이소옥틸아크릴레이트, 라우릴아크릴레이트, 2-메톡시에틸아크릴레이트, 메톡시에틸렌글리콜아크릴레이트, 메톡시디에틸렌글리콜아크릴레이트, 옥타플루오로페틸아크릴레이트, 페녹시에틸아크릴레이트, 스테아릴아크릴레이트, 트리플루오로에틸아크릴레이트, 아크릴아미드, 아미노에틸아크릴레이트, 페닐아크릴레이트, 페녹시에틸아크릴레이트, 1-나프틸아크릴레이트, 2-나프틸아크릴레이트, 티오페놀아크릴레이트, 벤질머캅탄아크릴레이트 등의 아크릴 모노머 및 이들의 아크릴레이트를 메타크릴레이트로 대신한 것 등을 들 수 있다. 이들 아크릴 모노머는 단독 혹은 2종 이상 사용해도 된다. 또한, 스티렌, p-메틸스티렌, o-메틸스티렌, m-메틸스티렌, α-메틸스티렌, 클로로메틸스티렌, 히드록시메틸스티렌 등의 스티렌류; γ-메타크릴옥시프로필트리메톡시실란, 1-비닐-2-피롤리돈 등의 다른 모노머를 공중합해도 된다.
하부 전극의 폭, 두께는 임의이다. 전극 패턴의 형성 용이성의 관점에서, 전극 폭은 10㎛ 이상 10㎜ 이하, 두께는 0.01㎛ 이상 100㎛ 이하가 바람직하지만, 이것에 한정되지 않는다.
하부 전극의 배선 재료는 하부 전극과 마찬가지로, 일반적으로 사용될 수 있는 도전체를 포함하는 것이라면 어떤 것이어도 된다. 배선의 형성 방법은 상기 전극의 형성 방법과 마찬가지이다. 하부 전극과 배선은 적어도 일부에서 전기적으로 도통을 취할 수 있으면 된다. 하부 전극과 배선의 접속부의 폭 및 두께는 임의이다.
하부 전극 및 배선 재료는 동일 재료로 구성되는 것이 바람직하다. 재료 종류가 적어지고, 상기 하부 전극 및 배선을 동일 공정으로 제작함으로써 제조 공정수를 삭감하여 비용 저감이 가능해지기 때문이다.
하부 전극 및 배선이 동일 재료로 구성된다는 것은, 하부 전극 및 배선에 포함되는 원소 중에서 가장 함유 몰 비율이 높은 원소가 동일한 것을 말한다. 전극 중의 원소의 종류와 함유 비율은 X선 광전자 분광(XPS)이나 2차 이온 질량 분석법(SIMS) 등의 원소 분석에 의해 동정할 수 있다.
하부 전극 및 배선이 동일 공정으로 제작되면, 하부 전극과 배선의 접속부는 연속상으로 형성된다. 하부 전극과 배선의 밀착성, 제조 비용 저감의 관점에서는, 이들을 연속상을 이루도록 형성하는 것이 바람직하다. 하부 전극과 배선 패턴이 연속상이라는 것은, 그것들의 패턴이 일체화되어 있고 접속부에 접속 계면이 존재하지 않는 것을 말한다. 하부 전극과 배선의 접속부가 연속상인 것은, 주사형 전자 현미경(SEM)이나 투과형 전자 현미경(TEM) 등으로 접속부의 단면을 관찰함으로써 확인할 수 있다.
<게이트 절연층>
게이트 절연층에 사용되는 재료는 특별히 한정되지 않지만, 산화 실리콘, 알루미나 등의 무기 재료; 폴리이미드, 폴리비닐알코올, 폴리비닐클로라이드, 폴리에틸렌테레프탈레이트, 폴리불화비닐리덴, 폴리실록산, 폴리비닐페놀(PVP) 등의 유기 고분자 재료; 혹은 무기 재료 분말과 유기 재료의 혼합물을 들 수 있다. 그 중에서도, 규소 원자와 탄소 원자의 결합을 포함하는 유기 화합물을 포함하는 것이 바람직하다. 또한, 규소 원자와 탄소 원자의 결합을 포함하는 유기 화합물과, 금속 원자 및 산소 원자의 결합을 포함하는 금속 화합물을 포함하는 것도 바람직하다.
규소 원자와 탄소 원자의 결합을 포함하는 유기 화합물로서는, 하기 일반식 (1)로 표현되는 실란 화합물, 하기 일반식 (2)로 표현되는 에폭시기 함유 실란 화합물, 하기 일반식 (3)으로 표현되는 실란 화합물, 또는 이들의 축합물 또는 이들을 중합 성분으로서 포함하는 폴리실록산 등을 들 수 있다. 이들 중에서도 폴리실록산은 절연성이 높고, 저온 경화가 가능하기 때문에 보다 바람직하다. 또한, 게이트 절연층은 폴리실록산을 1종 또는 2종 이상 포함해도 된다.
Figure 112019021046591-pct00002
여기서, R1은 수소 원자, 알킬기, 복소환기, 아릴기 또는 알케닐기를 나타낸다. R1이 복수 존재하는 경우, 각각의 R1은 동일해도 되고 상이해도 된다. R2는 수소 원자, 알킬기, 아실기 또는 아릴기를 나타낸다. R2가 복수 존재하는 경우, 각각의 R2는 동일해도 되고 상이해도 된다. m은 1 내지 3의 정수를 나타낸다.
Figure 112019021046591-pct00003
여기서, R3은 하나 이상의 에폭시기를 쇄의 일부에 갖는 알킬기를 나타낸다. R3이 복수 존재하는 경우, 각각의 R3은 동일해도 되고 상이해도 된다. R4는 수소 원자, 알킬기, 복소환기, 아릴기 또는 알케닐기를 나타낸다. R4가 복수 존재하는 경우, 각각의 R4는 동일해도 되고 상이해도 된다. R5는 수소 원자, 알킬기, 아실기 또는 아릴기를 나타낸다. R5가 복수 존재하는 경우, 각각의 R5는 동일해도 되고 상이해도 된다. l은 0 내지 2의 정수, n은 1 또는 2를 나타낸다. 단, l+n≤3이다.
Figure 112019021046591-pct00004
여기서, R6은 수소 원자, 알킬기, 시클로알킬기, 복소환기, 아릴기, 헤테로아릴기 또는 알케닐기를 나타낸다. R7은 수소 원자, 알킬기, 아실기 또는 아릴기를 나타낸다. k는 0 또는 1을 나타낸다. A1은 카르복실기, 술포기, 티올기, 페놀성 수산기 또는 그들의 유도체를 적어도 2개 포함하는 유기기를 나타낸다. 단, 상기 유도체가, 상기 카르복실기, 술포기, 티올기 및 페놀성 수산기 중 2개에 의한 환상 축합 구조인 경우는, A1은 당해 환상 축합 구조를 적어도 하나 갖는 유기기를 나타낸다.
R1 내지 R7에 있어서의 알킬기란, 예를 들어 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, sec-부틸기, tert-부틸기, 시클로프로필기, 시클로헥실기, 노르보르닐기, 아다만틸기 등의 포화 지방족 탄화수소기를 나타내고, 치환기를 갖고 있어도 되고 갖고 있지 않아도 된다. 치환기로서는, 특별히 제한은 없고, 예를 들어 알콕시기, 아릴기 등을 들 수 있고, 이들은 치환기를 더 갖고 있어도 된다. 또한, 알킬기의 탄소수는 특별히 한정되지 않지만, 입수의 용이성이나 비용의 관점에서, 1 이상 20 이하가 바람직하고, 보다 바람직하게는 1 이상 8 이하이다. 또한 상기에서 치환기로서 예로 든 알콕시기란, 예를 들어 메톡시기, 에톡시기, 프로폭시기 등, 에테르 결합의 한쪽을 지방족 탄화수소기로 치환한 관능기를 나타낸다. 알콕시기의 탄소수는 특별히 한정되지 않지만, 1 이상 20 이하의 범위가 바람직하다.
R2, R5 및 R7에 있어서의 아실기란, 아세틸기, 헥사노일기, 벤조일기 등, 카르보닐 결합의 한쪽을 지방족 탄화수소기 또는 방향족기로 치환한 관능기를 나타내고, 이 지방족 탄화수소기 또는 방향족기는 치환기를 갖고 있어도 되고 갖고 있지 않아도 된다. 아실기의 탄소수는 특별히 한정되지 않지만, 2 이상 40 이하의 범위가 바람직하다.
R1, R2, R4, R5, R6 및 R7에 있어서의 아릴기란, 예를 들어 페닐기, 나프틸기, 비페닐기, 안트라세닐기, 페난트릴기, 터페닐기, 피레닐기 등의 방향족 탄화수소기 및 푸라닐기, 티오페닐기, 벤조푸라닐기, 디벤조푸라닐기, 피리딜기, 퀴놀리닐기 등의 방향족 복소환기를 나타내고, 이것은 치환기를 갖고 있어도 되고 갖고 있지 않아도 된다. 아릴기의 탄소수는 특별히 한정되지 않지만, 3 내지 40의 범위가 바람직하다.
R1, R4 및 R6에 있어서의 복소환기란, 예를 들어 피란환, 피페리딘환, 아미드환 등의 탄소 이외의 원자를 환 내에 갖는 지방족환으로부터 유도되는 기를 나타내고, 이것은 치환기를 갖고 있어도 되고 갖고 있지 않아도 된다. 복소환기의 탄소수는 특별히 한정되지 않지만, 2 이상 20 이하의 범위가 바람직하다.
R1, R4 및 R6에 있어서의 알케닐기란, 예를 들어 비닐기, 알릴기, 부타디에닐기 등의 이중 결합을 포함하는 불포화 지방족 탄화수소기를 나타내고, 이것은 치환기를 갖고 있어도 되고 갖고 있지 않아도 된다. 알케닐기의 탄소수는 특별히 한정되지 않지만, 2 이상 20 이하의 범위가 바람직하다.
R3의 에폭시기를 쇄의 일부에 갖는 알킬기란, 인접하는 2개의 탄소 원자가 1개의 산소 원자와 결합하여 형성되는 3원환 에테르 구조를 쇄의 일부에 갖는 알킬기를 나타낸다. 이것은 알킬기에 있어서 탄소가 가장 길게 연속하는 부분인 주쇄에 포함되는 인접하는 2개의 탄소 원자가 이용되는 경우와, 주쇄 이외의 부분, 소위 측쇄에 포함되는 인접하는 2개의 탄소 원자가 이용되는 경우 모두 포함한다.
A1에 있어서의 카르복실기, 술포기, 티올기, 페놀성 수산기의 각 유도체로서는, 예를 들어 비환상의 축합 구조로서는, 카르복실산에스테르, 술폰산에스테르, 티오에스테르, 티오에테르, 페닐에테르, 카르복실산 무수물 및 카르복실산 무수물과 아민 화합물의 반응에 의해 발생하는 아미드 화합물 또는 이미드 화합물 등을 나타낸다.
카르복실기, 술포기, 티올기 및 페놀성 수산기 중 2개에 의한 환상 축합 구조로서는, 예를 들어 환상 산 무수물 구조, 환상 에스테르 구조, 환상 티오에스테르 구조, 환상 에테르 구조 및 환상 티오에테르 구조 등을 나타낸다. 유기기란, 예를 들어 전술한 알킬기, 시클로알킬기, 복소환기, 아릴기, 헤테로아릴기 또는 알케닐기를 나타내고 있다.
게이트 절연층은, 적어도, 일반식 (1)로 표현되는 실란 화합물을 중합 성분으로 하는 폴리실록산을 포함하는 것이 바람직하다. 폴리실록산의 중합 성분으로서 일반식 (1)로 표현되는 실란 화합물을 도입함으로써, 가시광 영역에 있어서 높은 투명성을 유지하면서, 막의 절연성, 내약품성을 높이고, 또한 절연층 내의 트랩이 적은 절연층을 형성할 수 있다.
또한, 일반식 (1)에 있어서의 m개의 R1의 적어도 하나가 아릴기이면, 절연막의 유연성이 향상되어, 크랙 발생을 방지할 수 있기 때문에 바람직하다.
일반식 (1)로 표현되는 실란 화합물로서는, 구체적으로, 비닐트리메톡시실란, 비닐트리에톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리에톡시실란, 메틸트리메톡시실란, 메틸트리에톡시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 프로필트리메톡시실란, 프로필트리에톡시실란, 헥실트리메톡시실란, 옥타데실트리메톡시실란, 옥타데실트리에톡시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, p-톨릴트리메톡시실란, 벤질트리메톡시실란, α-나프틸트리메톡시실란, β-나프틸트리메톡시실란, 3-아미노프로필트리에톡시실란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-클로로프로필트리메톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디페닐디메톡시실란, 디페닐디에톡시실란, 메틸페닐디메톡시실란, 메틸비닐디메톡시실란, 메틸비닐디에톡시실란, 3-아미노프로필메틸디메톡시실란, N-(2-아미노에틸)-3-아미노프로필메틸디메톡시실란, 3-클로로프로필메틸디메톡시실란, 3-클로로프로필메틸디에톡시실란, 시클로헥실메틸디메톡시실란, 3-메타크릴옥시프로필디메톡시실란, 옥타데실메틸디메톡시실란, 트리메톡시실란, 트리플루오로에틸트리메톡시실란, 트리플루오로에틸트리에톡시실란, 트리플루오로에틸트리이소프로폭시실란, 트리플루오로프로필트리메톡시실란, 트리플루오로프로필트리에톡시실란, 트리플루오로프로필트리이소프로폭시실란, 헵타데카플루오로데실트리메톡시실란, 헵타데카플루오로데실트리에톡시실란, 헵타데카플루오로데실트리이소프로폭시실란, 트리데카플루오로옥틸트리에톡시실란, 트리데카플루오로옥틸트리메톡시실란, 트리데카플루오로옥틸트리이소프로폭시실란, 트리플루오로에틸메틸디메톡시실란, 트리플루오로에틸메틸디에톡시실란, 트리플루오로에틸메틸디이소프로폭시실란, 트리플루오로프로필메틸디메톡시실란, 트리플루오로프로필메틸디에톡시실란, 트리플루오로프로필메틸디이소프로폭시실란, 헵타데카플루오로데실메틸디메톡시실란, 헵타데카플루오로데실메틸디에톡시실란, 헵타데카플루오로데실메틸디이소프로폭시실란, 트리데카플루오로옥틸메틸디메톡시실란, 트리데카플루오로옥틸메틸디에톡시실란, 트리데카플루오로옥틸메틸디이소프로폭시실란, 트리플루오로에틸에틸디메톡시실란, 트리플루오로에틸에틸디에톡시실란, 트리플루오로에틸에틸디이소프로폭시실란, 트리플루오로프로필에틸디메톡시실란, 트리플루오로프로필에틸디에톡시실란, 트리플루오로프로필에틸디이소프로폭시실란, 헵타데카플루오로데실에틸디메톡시실란, 헵타데카플루오로데실에틸디에톡시실란, 헵타데카플루오로데실에틸디이소프로폭시실란, 트리데카플루오로옥틸에틸디에톡시실란, 트리데카플루오로옥틸에틸디메톡시실란, 트리데카플루오로옥틸에틸디이소프로폭시실란, p-트리플루오로페닐트리에톡시실란 등을 들 수 있다.
상기 실란 화합물 중, 가교 밀도를 높이고, 내약품성과 절연 특성을 향상시키기 위해, m=1인 비닐트리메톡시실란, 비닐트리에톡시실란, 메틸트리메톡시실란, 메틸트리에톡시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 프로필트리메톡시실란, 프로필트리에톡시실란, 헥실트리메톡시실란, 옥타데실트리메톡시실란, 옥타데실트리에톡시실란, 페닐트리메톡시실란, p-톨릴트리메톡시실란, 벤질트리메톡시실란, α-나프틸트리메톡시실란, β-나프틸트리메톡시실란, 트리플루오로에틸트리메톡시실란, 트리메톡시실란, p-트리플루오로페닐트리에톡시실란을 사용하는 것이 바람직하다. 또한, 양산성의 관점에서, R2가 메틸기인 비닐트리메톡시실란, 메틸트리메톡시실란, 에틸트리메톡시실란, 프로필트리메톡시실란, 헥실트리메톡시실란, 옥타데실트리메톡시실란, 페닐트리메톡시실란, p-톨릴트리메톡시실란, 벤질트리메톡시실란, α-나프틸트리메톡시실란, β-나프틸트리메톡시실란, 트리플루오로에틸트리메톡시실란, 트리메톡시실란을 사용하는 것이 특히 바람직하다.
또한, 일반식 (1)로 표현되는 실란 화합물을 2종 이상 조합하는 것을 바람직한 예로서 들 수 있다. 그 중에서도, 알킬기를 갖는 실란 화합물과 아릴기를 갖는 실란 화합물을 조합함으로써, 높은 절연성과 크랙 방지를 위한 유연성을 양립할 수 있기 때문에, 특히 바람직하다.
또한, 게이트 절연층은 절연성과 내약품성의 관점에서 적어도, 일반식 (1)로 표현되는 실란 화합물과, 일반식 (2)로 표현되는 에폭시기 함유 실란 화합물을 공중합 성분으로 하는 폴리실록산을 포함하는 것이 바람직하다.
일반식 (2)로 표현되는 에폭시기 함유 실란 화합물로서는, 구체적으로, γ-글리시독시프로필트리메톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리에톡시실란, γ-글리시독시프로필트리이소프로폭시실란, β-(3,4-에폭시시클로헥실)에틸트리이소프로폭시실란, γ-글리시독시프로필메틸디메톡시실란, β-(3,4-에폭시시클로헥실)에틸메틸디메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸메틸디에톡시실란, γ-글리시독시프로필메틸디이소프로폭시실란, β-(3,4-에폭시시클로헥실)에틸메틸디이소프로폭시실란, γ-글리시독시프로필에틸디메톡시실란, β-(3,4-에폭시시클로헥실)에틸에틸디메톡시실란, γ-글리시독시프로필에틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸에틸디에톡시실란, γ-글리시독시프로필에틸디이소프로폭시실란, β-(3,4-에폭시시클로헥실)에틸에틸디이소프로폭시실란, β-(3,4-에폭시시클로헥실)프로필트리메톡시실란, γ-글리시독시에틸트리메톡시실란 등을 들 수 있다.
이들 중, 가교 밀도를 높이고, 내약품성과 절연 특성을 향상시키기 위해, n=1, l=0인 γ-글리시독시프로필트리메톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리에톡시실란, γ-글리시독시프로필트리이소프로폭시실란, β-(3,4-에폭시시클로헥실)에틸트리이소프로폭시실란, β-(3,4-에폭시시클로헥실)프로필트리메톡시실란, γ-글리시독시에틸트리메톡시실란을 사용하는 것이 바람직하다. 또한, 양산성의 관점에서, R5가 메틸기인 γ-글리시독시프로필트리메톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, β-(3,4-에폭시시클로헥실)프로필트리메톡시실란, γ-글리시독시에틸트리메톡시실란을 사용하는 것이 특히 바람직하다.
또한, 게이트 절연층의 내균열성의 향상과, FET의 히스테리시스 저감의 관점에서, 상기 폴리실록산은 일반식 (3)으로 표현되는 실란 화합물을 중합 성분으로서 더 포함하는 것이 바람직하다. 일반식 (3)으로 표현되는 실란 화합물을 중합 성분으로 함으로써, 절연층의 리소그래피 시에, 알칼리 현상액에 대한 우수한 용해성을 나타낸다. 이에 의해, 패턴을 설계 치수대로 고정밀도로 가공하는 것이 가능해지는 점에서, 해상도가 우수하다.
일반식 (3)에 있어서의 A1은 반도체 용액의 도포성 향상, 저히스테리시스 및 게이트 절연층의 내균열성의 관점에서, 카르복실기 또는 그의 유도체를 적어도 2개, 혹은 환상의 산 무수물기를 적어도 하나 갖는 유기기가 바람직하고, 일반식 (4) 또는 (5)로 표현되는 기가 더욱 바람직하다.
Figure 112019021046591-pct00005
일반식 (4)에 있어서, X1은 단결합, 탄소수 1 내지 10의 알킬렌기 또는 탄소수 6 내지 15의 아릴렌기를 나타낸다. R8 및 R9는 각각 독립적으로, 수소 원자, 유기기 또는 실릴기를 나타낸다. 일반식 (5)에 있어서, X2는 단결합, 탄소수 1 내지 10의 알킬렌기 또는 탄소수 6 내지 15의 아릴렌기를 나타낸다.
폴리실록산에 있어서, 전체 실란 구조 단위에 차지하는, 일반식 (3)으로 표현되는 실란 화합물에서 유래하는 구조 단위의 함유 비율은, 반도체 용액의 도포성 향상, 저히스테리시스 및 게이트 절연층의 내균열성 양립 및 절연층의 리소그래피 시에 있어서의 해상도 향상의 관점에서, 0.5mol% 이상이 바람직하고, 1.0mol% 이상이 보다 바람직하고, 1.5mol% 이상이 더욱 바람직하다. 또한, 흡습에 의한 누설 전류의 증가를 방지하는 관점에서, 20mol% 이하가 바람직하고, 15mol% 이하가 보다 바람직하고, 10mol% 이하가 더욱 바람직하다. 누설 전류란, 회로 위에서 의도하지 않은 개소로 흐르는 누출의 전류이고, FET를 저소비 전력으로 구동시키기 위해서는, 누설 전류의 값을 작게 할 필요가 있다. 누설 전류값은 30pA 이하가 바람직하고, 20pA 이하가 보다 바람직하고, 10pA 이하가 더욱 바람직하다.
일반식 (3)으로 표현되는 실란 화합물로서는, 구체적으로는, 카르복실기 또는 그들의 유도체를 갖는 것으로서, 디메톡시메틸실릴메틸숙신산, 디에톡시메틸실릴메틸숙신산, 디메톡시페닐실릴메틸숙신산, 디에톡시페닐실릴메틸숙신산, 트리메톡시실릴메틸숙신산, 트리에톡시실릴메틸숙신산, 2-디메톡시메틸실릴에틸숙신산, 2-디에톡시메틸실릴에틸숙신산, 2-디메톡시페닐실릴에틸숙신산, 2-디에톡시페닐실릴에틸숙신산, 2-트리메톡시실릴에틸숙신산, 2-트리에톡시실릴에틸숙신산, 3-디메톡시메틸실릴프로필숙신산, 3-디에톡시메틸실릴프로필숙신산, 3-디메톡시페닐실릴프로필숙신산, 3-디에톡시페닐실릴프로필숙신산, 3-트리메톡시실릴프로필숙신산, 3-트리에톡시실릴프로필숙신산, 4-디메톡시메틸실릴부틸숙신산, 4-디에톡시메틸실릴부틸숙신산, 4-디메톡시페닐실릴부틸숙신산, 4-디에톡시페닐실릴부틸숙신산, 4-트리메톡시실릴부틸숙신산, 4-트리에톡시실릴부틸숙신산, 5-디메톡시메틸실릴펜틸숙신산, 5-디에톡시메틸실릴펜틸숙신산, 5-디메톡시페닐실릴펜틸숙신산, 5-디에톡시페닐실릴펜틸숙신산, 5-트리메톡시실릴펜틸숙신산, 5-트리에톡시실릴펜틸숙신산, 6-디메톡시메틸실릴헥실숙신산, 6-디에톡시메틸실릴헥실숙신산, 6-디메톡시페닐실릴헥실숙신산, 6-디에톡시페닐실릴헥실숙신산, 6-트리메톡시실릴헥실숙신산, 6-트리에톡시실릴헥실숙신산, 이들 숙신산 구조를 갖는 화합물의 무수물 및 이들 숙신산이 글루타르산이 된 화합물 유래의 구조 단위를 들 수 있다.
술포기 또는 그들의 유도체를 갖는 것으로서, 5-디메톡시메틸실릴펜탄-1,2-디술폰산, 5-디에톡시메틸실릴펜탄-1,2-디술폰산, 5-디메톡시페닐실릴펜탄-1,2-디술폰산, 5-디에톡시페닐실릴펜탄-1,2-디술폰산, 5-트리메톡시실릴펜탄-1,2-디술폰산, 5-트리에톡시실릴펜탄-1,2-디술폰산 및 이들의 메틸에스테르, 에틸에스테르, n-프로필에스테르, 이소프로필에스테르, n-부틸에스테르, sec-부틸에스테르에 더하여 t-부틸에스테르 유래의 구조 단위를 들 수 있다.
티올기 또는 그들의 유도체를 갖는 것으로서, 3-(3-디메톡시메틸실릴프로필옥시)프로판-1,2-디티올, 3-(3-디에톡시메틸실릴프로필옥시)프로판-1,2-디티올, 3-(3-디메톡시페닐실릴프로필옥시)프로판-1,2-디티올, 3-(3-디에톡시페닐실릴프로필옥시)프로판-1,2-디티올, 3-(3-트리메톡시실릴프로필옥시)프로판-1,2-디티올, 3-(3-트리에톡시실릴프로필옥시)프로판-1,2-디티올 및 이들의 메틸티오에테르, 에틸티오에테르, n-프로필티오에테르, 이소프로필티오에테르, n-부틸티오에테르, sec-부틸티오에테르에 더하여 t-부틸티오에테르 유래의 구조 단위를 들 수 있다.
페놀성 수산기 또는 그들의 유도체를 갖는 것으로서, 3-디메톡시메틸실릴프로필기, 3-디에톡시메틸실릴프로필기, 3-디메톡시페닐실릴프로필기, 3-디에톡시페닐실릴프로필기, 3-트리메톡시실릴프로필기 또는 3-트리에톡시실릴프로필기를 갖는 카테콜, 레솔시놀, 히드로퀴논 또는 플로로글루시놀 및 이들의 메틸에테르, 에틸에테르, n-프로필에테르, 이소프로필에테르, n-부틸에테르, sec-부틸에테르에 더하여 t-부틸에테르 유래의 구조 단위를 들 수 있다.
카르복실기, 술포기, 티올기, 페놀성 수산기 또는 그들의 유도체 중, 상이한 종류의 기를 각각 하나씩 포함하는 것으로서, 1-카르복실-2-술포-5-트리메톡시실릴펜탄, 1-카르복실-2-머캅토-5-트리메톡시실릴펜탄, 1-술포-2-머캅토-5-트리메톡시실릴펜탄, 1-카르복실-2-히드록시-4-트리메톡시실릴벤젠, 1-술포-2-히드록시-4-트리메톡시실릴벤젠, 1-머캅토-2-히드록시-4-트리메톡시실릴벤젠 및 이들 치환기의 위치가 상이한 위치 이성체, 추가하여 이들 메틸(티오)에스테르, 에틸(티오)에스테르, n-프로필(티오)에스테르, 이소프로필(티오)에스테르, n-부틸(티오)에스테르, sec-부틸(티오)에스테르, t-부틸(티오)에스테르, 메틸(티오)에테르, 에틸(티오)에테르, n-프로필(티오)에테르, 이소프로필(티오)에테르, n-부틸(티오)에테르, sec-부틸(티오)에테르, t-부틸(티오)에테르, 환상 (티오)에스테르 및 환상 (티오)에테르 유래의 구조 단위를 들 수 있다.
그 중에서도, 반도체 용액의 도포성 향상, 저히스테리시스 및 게이트 절연층의 내균열성의 관점에서, 카르복실기 또는 그의 유도체를 적어도 2개, 혹은 환상의 산 무수물기를 적어도 하나 갖는 실란 화합물 유래의 구조 단위가 바람직하고, 숙신산, 숙신산 무수물 구조 또는 그들의 유도체를 갖는 실란 화합물 유래의 구조 단위가 보다 바람직하고, 숙신산 또는 숙신산 무수물 구조를 하는 실란 화합물 유래의 구조 단위가 더욱 바람직하고, 3-디메톡시메틸실릴프로필숙신산, 3-디에톡시메틸실릴프로필숙신산, 3-디메톡시페닐실릴프로필숙신산, 3-디에톡시페닐실릴프로필숙신산, 3-트리메톡시실릴프로필숙신산, 3-트리에톡시실릴프로필숙신산 및 이들의 무수물 유래의 구조 단위가 더욱 바람직하고, 3-트리메톡시실릴프로필숙신산, 3-트리에톡시실릴프로필숙신산 및 이들 무수물 유래의 구조 단위가 특히 바람직하다.
게이트 절연층 중의 폴리실록산은 가교 구조의 도입에 의한 내균열성 향상의 관점에서, 일반식 (6)으로 표현되는 실란 화합물을 중합 성분으로서 더 포함하는 것이 바람직하다.
Figure 112019021046591-pct00006
일반식 (6)에 있어서, R10은 수소 원자, 알킬기, 복소환기, 아릴기, 또는 알케닐기를 나타낸다. R11은 수소 원자, 알킬기, 아실기 또는 아릴기를 나타낸다. j는 0 또는 1을 나타낸다. B1은 아크릴기 및/또는 메타크릴기끼리의 부가 반응 구조를 포함하는 유기기를 나타낸다.
R10에 있어서의 알킬기, 복소환기, 아릴기, 알케닐기, R11에 있어서의 알킬기, 아실기, 아릴기란, 상기 설명에 기재한 바와 같다.
아크릴기 및/또는 메타크릴기끼리의 부가 반응 구조를 포함하는 유기기란, 일반식 (6)으로 표현되는 실란 화합물인, 아크릴기 및/또는 메타크릴기를 갖는 실란 화합물에 포함되는 아크릴기 및/또는 메타크릴기가, 아크릴기 및/또는 메타크릴기와 부가 반응한 것이다. 부가 반응은 광 또는 열에 의한 라디칼 중합에 수반하는 가교 반응이다.
일반식 (6)으로 표현되는 실란 화합물을 중합 성분으로 하는 폴리실록산에 있어서, 전체 실란 구조 단위에 차지하는, 일반식 (6)으로 표현되는 실란 화합물에서 유래하는 구조 단위의 함유 비율은 내균열성 향상의 관점에서, 5mol% 이상이 바람직하고, 15mol% 이상이 보다 바람직하고, 25mol% 이상이 더욱 바람직하다. 또한, 가교 밀도가 과잉으로 높은 경우, 포토리소그래피 공정에 있어서의 현상 등의 웨트 프로세스에서 막이 팽윤되고, 패턴의 해상도가 저하된다. 이것을 방지하는 관점에서, 50mol% 이하가 바람직하고, 45mol% 이하가 보다 바람직하고, 40mol% 이하가 더욱 바람직하다.
일반식 (6)으로 표현되는 실란 화합물로서 구체적으로, 3-아크릴옥시프로필디메톡시메틸실란, 3-메타크릴옥시프로필디메톡시메틸실란, 3-아크릴옥시프로필디에톡시메틸실란, 3-메타크릴옥시프로필디에톡시메틸실란, 3-아크릴옥시프로필디메톡시페닐실란, 3-메타크릴옥시프로필디메톡시페닐실란, 3-아크릴옥시프로필디에톡시페닐실란, 3-메타크릴옥시프로필디에톡시페닐실란, 3-아크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-아크릴옥시프로필트리에톡시실란, 3-메타크릴옥시프로필트리에톡시실란, 4-아크릴옥시부틸디메톡시메틸실란, 4-메타크릴옥시부틸디메톡시메틸실란, 4-아크릴옥시부틸디에톡시메틸실란, 4-메타크릴옥시부틸디에톡시메틸실란, 4-아크릴옥시부틸디메톡시페닐실란, 4-메타크릴옥시부틸디메톡시페닐실란, 4-아크릴옥시부틸디에톡시페닐실란, 4-메타크릴옥시부틸디에톡시페닐실란, 4-아크릴옥시부틸트리메톡시실란, 4-메타크릴옥시부틸트리메톡시실란, 4-아크릴옥시부틸트리에톡시실란, 4-메타크릴옥시부틸트리에톡시실란, 5-아크릴옥시펜틸디메톡시메틸실란, 5-메타크릴옥시펜틸디메톡시메틸실란, 5-아크릴옥시펜틸디에톡시메틸실란, 5-메타크릴옥시펜틸디에톡시메틸실란, 5-아크릴옥시펜틸디메톡시페닐실란, 5-메타크릴옥시펜틸디메톡시페닐실란, 5-아크릴옥시펜틸디에톡시페닐실란, 5-메타크릴옥시펜틸디에톡시페닐실란, 5-아크릴옥시펜틸트리메톡시실란, 5-메타크릴옥시펜틸트리메톡시실란, 5-아크릴옥시펜틸트리에톡시실란, 5-메타크릴옥시펜틸트리에톡시실란, 6-아크릴옥시헥실디메톡시메틸실란, 6-메타크릴옥시헥실디메톡시메틸실란, 6-아크릴옥시헥실디에톡시메틸실란, 6-메타크릴옥시헥실디에톡시메틸실란, 6-아크릴옥시헥실디메톡시페닐실란, 6-메타크릴옥시헥실디메톡시페닐실란, 6-아크릴옥시헥실디에톡시페닐실란, 6-메타크릴옥시헥실디에톡시페닐실란, 6-아크릴옥시헥실트리메톡시실란, 6-메타크릴옥시헥실트리메톡시실란, 6-아크릴옥시헥실트리에톡시실란, 6-메타크릴옥시헥실트리에톡시실란 유래의 구조가 아크릴기 및/또는 메타크릴기끼리로 부가 반응한 구조 단위를 들 수 있다.
그 중에서도, 부가 반응의 반응성의 관점에서, 3-아크릴옥시프로필디메톡시메틸실란, 3-메타크릴옥시프로필디메톡시메틸실란, 3-아크릴옥시프로필디에톡시메틸실란, 3-메타크릴옥시프로필디에톡시메틸실란, 3-아크릴옥시프로필디메톡시페닐실란, 3-메타크릴옥시프로필디메톡시페닐실란, 3-아크릴옥시프로필디에톡시페닐실란, 3-메타크릴옥시프로필디에톡시페닐실란, 3-아크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-아크릴옥시프로필트리에톡시실란, 3-메타크릴옥시프로필트리에톡시실란 유래의 구조가 부가 반응한 구조 단위가 바람직하고, 3-아크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-아크릴옥시프로필트리에톡시실란, 3-메타크릴옥시프로필트리에톡시실란 유래의 구조가 부가 반응한 구조 단위가 보다 바람직하다.
게이트 절연층 중의 폴리실록산은 높은 절연성과 내균열성을 양립시키는 관점에서, 일반식 (3) 및 (6) 이외로 표현되는 실란 화합물에서 유래하는 구조 단위를 1종 이상 더 조합하는 것이 바람직하다. 본 발명에서 말하는 절연성이란, 전기의 통과 어려움의 지표이고, 체적 저항률이 108Ω·㎝ 이상인 것을 가리킨다.
게이트 절연층에 포함되는 폴리실록산은, 예를 들어 다음의 방법으로 얻을 수 있다. 용매 중에 전체 실란 화합물을 용해하고, 여기에 산 촉매 및 물을 1 내지 180분 걸려서 첨가한 후, 15 내지 80℃에서 1 내지 180분 가수분해 반응시킨다. 가수분해 반응 시의 온도는 15 내지 55℃가 보다 바람직하다. 이 반응액을 50℃ 이상, 용매의 비점 이하에서 1 내지 100시간 가열하고, 축합 반응을 행함으로써, 폴리실록산을 얻을 수 있다.
또한, 가수분해에 있어서의 각종 조건은 반응 스케일, 반응 용기의 크기, 형상 등을 고려하여, 예를 들어 산 농도, 반응 온도, 반응 시간 등을 설정함으로써, 목적으로 하는 용도에 적합한 물성을 얻을 수 있다.
실란 화합물의 가수분해 반응에 이용되는 산 촉매로서는, 포름산, 옥살산, 염산, 황산, 아세트산, 트리플루오로아세트산, 인산, 폴리인산, 다가 카르복실산 혹은 그의 무수물, 이온 교환 수지 등의 산 촉매를 들 수 있다. 산 촉매의 함유량은 폴리실록산의 공중합 성분인 전체 실란 화합물 100질량부에 대하여 0.05질량부 이상이 바람직하고, 0.1질량부 이상이 보다 바람직하다. 또한, 10질량부 이하가 바람직하고, 5질량부 이하가 보다 바람직하다. 산 촉매의 함유량이 0.05질량부 이상이면 가수분해 반응이 충분히 진행되고, 또한 10질량부 이하이면, 급격한 반응을 억제할 수 있다.
가수분해 반응에 사용되는 용매로서는, 유기 용매가 바람직하고, 에탄올, 프로판올, 부탄올, 3-메틸-3-메톡시-1-부탄올 등의 알코올류, 에틸렌글리콜, 프로필렌글리콜 등의 글리콜류, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노부틸에테르, 디에틸에테르 등의 에테르류, 메틸이소부틸케톤, 디이소부틸케톤 등의 케톤류, 디메틸포름아미드, 디메틸아세트아미드 등의 아미드류, 에틸아세테이트, 에틸셀로솔브아세테이트, 3-메틸-3-메톡시-1-부탄올아세테이트 등의 아세테이트류, 톨루엔, 크실렌, 헥산, 시클로헥산 등의 방향족 혹은 지방족 탄화수소 외에, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸술폭시드 등을 들 수 있다. 용매의 양은, 폴리실록산의 공중합 성분인 전체 실란 화합물 100질량부에 대하여, 50질량부 이상 500질량부 이하의 범위가 바람직하다. 50질량부 이상이면, 급격한 반응을 억제할 수 있고, 500질량부 이하이면, 가수분해를 충분히 진행시킬 수 있다.
또한, 가수분해에 사용되는 물로서는, 이온 교환수가 바람직하다. 물의 양은 임의로 선택 가능하지만, 실란 화합물 중의 알콕실기와 당량몰의 물에 더하여, 에폭시기와 당량몰 이상의 물을 첨가하는 것이 좋다. 폴리실록산의 중합도를 높이기 위해, 재가열 혹은 염기 촉매의 첨가를 행하는 것도 가능하다.
폴리실록산이 일반식 (3) 및/또는 (6)으로 표현되는 실란 화합물에서 유래하는 구조 단위를 포함하는 것은, 원소 분석, 핵자기 공명 분석, 적외 분광 분석 등의 각종 유기 분석 방법을 단독 또는 복수 조합함으로써 판정할 수 있다.
게이트 절연층에 사용되는 재료는, 금속 원자 및 산소 원자의 결합을 포함하는 금속 화합물을 더 포함하고 있어도 된다. 금속 원자 및 산소 원자의 결합을 포함하는 금속 화합물은 특별히 제한은 없고, 예를 들어 금속 산화물, 금속 수산화물, 금속 킬레이트 화합물 등이 예시된다. 특히, 일반식 (7)로 표현되는 금속 킬레이트가 바람직하다. 금속 화합물에 포함되는 금속 원자는 특별히 한정되지 않지만, 마그네슘, 알루미늄, 티타늄, 크롬, 망간, 코발트, 니켈, 구리, 아연, 갈륨, 지르코늄, 루테늄, 팔라듐, 인듐, 하프늄, 백금 등을 들 수 있다. 그 중에서도, 입수 용이성, 비용, 금속 킬레이트의 안정성의 점에서 알루미늄이 바람직하다.
Figure 112019021046591-pct00007
여기서, R12는 1가의 2좌 배위자를 나타낸다. R12가 복수 존재하는 경우, 각각의 R12는 동일해도 되고 상이해도 된다. R13은 수소, 알킬기, 아실기 또는 아릴기를 나타낸다. R13이 복수 존재하는 경우, 각각의 R13은 동일해도 되고 상이해도 된다. M은 y가의 금속 원자를 나타낸다. y는 1 내지 6이다. x는 1 내지 y의 정수를 나타낸다.
R12로 표현되는 1가의 2좌 배위자란, 배위의 대상이 되는 금속에 대하여 공유 결합하는 기와 배위 결합하는 기를 각각 하나씩 갖는 화합물을 나타낸다. 공유 결합하는 기로서는, 히드록실기, 머캅토기, 카르복실기 등의 탈 프로톤됨으로써 금속 원자와의 공유 결합이 가능해지는 기를 들 수 있다. 배위 결합하는 기로서는, 카르보닐기, 티오카르보닐기, 니트릴기, 아미노기, 이미노기, 포스핀옥사이드기 등을 들 수 있다. R12의 탄소수는 특별히 한정되지 않지만, 막 형성 시의 열분해성의 관점에서, 3 이상 20 이하가 바람직하고, 보다 바람직하게는 3 이상 12 이하이다.
R13에 있어서의 알킬기란, 예를 들어 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, sec-부틸기, tert-부틸기, 시클로프로필기, 시클로헥실기, 노르보르닐기, 아다만틸기 등의 포화 지방족 탄화수소기를 나타내고, 이것은 치환기를 갖고 있어도 되고 갖고 있지 않아도 된다. 치환기를 갖고 있는 경우의 치환기로서는 특별히 제한은 없고, 예를 들어 알콕시기, 아릴기 등을 들 수 있다. 이들은 치환기를 더 갖고 있어도 된다. 또한, 알킬기의 탄소수는 특별히 한정되지 않지만, 입수의 용이성이나 비용의 점에서, 1 이상 20 이하가 바람직하고, 보다 바람직하게는 1 이상 8 이하이다.
R13에 있어서의 아실기란, 아세틸기, 헥사노일기, 벤조일기 등, 카르보닐 결합의 한쪽을 지방족 탄화수소기 또는 방향족기로 치환한 관능기를 나타내고, 이 지방족 탄화수소기 또는 방향족기는 치환기를 갖고 있어도 되고 갖고 있지 않아도 된다. 아실기의 탄소수는 특별히 한정되지 않지만, 2 이상 40 이하의 범위가 바람직하다.
R13에 있어서의 아릴기란, 예를 들어 페닐기, 나프틸기, 비페닐기, 안트라세닐기, 페난트릴기, 터페닐기, 피레닐기 등의 방향족 탄화수소기; 및 푸라닐기, 티오페닐기, 벤조푸라닐기, 디벤조푸라닐기, 피리딜기, 퀴놀리닐기 등의 방향족 복소환기를 나타내고, 이것은 치환기를 갖고 있어도 되고 갖고 있지 않아도 된다. 아릴기의 탄소수는 특별히 한정되지 않지만, 3 내지 40의 범위가 바람직하다.
또한 상기에서 치환기로서 예로 든 알콕시기란, 예를 들어 메톡시기, 에톡시기, 프로폭시기 등, 에테르 결합의 한쪽을 지방족 탄화수소기로 치환한 관능기를 나타내고, 이 지방족 탄화수소기는 치환기를 갖고 있어도 되고 갖고 있지 않아도 된다. 알콕시기의 탄소수는 특별히 한정되지 않지만, 1 이상 20 이하의 범위가 바람직하다.
y가의 금속 원자로서는, 금속 킬레이트를 형성하는 것이라면 특별히 한정되지 않지만, 마그네슘, 알루미늄, 티타늄, 크롬, 망간, 코발트, 니켈, 구리, 아연, 갈륨, 지르코늄, 루테늄, 팔라듐, 인듐, 하프늄, 백금 등을 들 수 있다. y는 1 내지 6이고, 금속 원자의 종류에 따라 정해지는 값이다. 그 중에서도, 입수 용이성이나 비용의 점에서 알루미늄, 티타늄, 지르코늄 및 인듐으로 이루어지는 군에서 선택된 금속이 바람직하다.
금속 킬레이트 중에서도 안정성이 우수한 하기 일반식 (8)로 표현되는 알루미늄킬레이트가 바람직하다.
Figure 112019021046591-pct00008
여기서, R14는 일반식 (7)에 있어서의 R12와 동일하고, 각각의 R14는 동일해도 되고 상이해도 된다.
일반식 (7) 및 (8)에 있어서, R14로 표현되는 1가의 2좌 배위자로서, 저비용으로 입수할 수 있고, 안정된 킬레이트 형성을 가능하게 하는 점에서, β디케톤 유래의 기 또는 β케토에스테르 유래의 기가 특히 바람직하다.
β디케톤으로서는, 구체적으로는 2,4-펜탄디온, 2,4-헥산디온, 2,4-헵탄디온, 3,5-헵탄디온, 2,4-옥탄디온, 3,5-옥탄디온, 2,4-데칸디온, 2,4-도데칸디온, 2,6-디메틸-3,5-헵탄디온, 2,2,6-트리메틸-3,5-헵탄디온, 2,2,6,6-테트라메틸-3,5-헵탄디온, 2,2,6,6-테트라메틸-3,5-옥탄디온, 3-메틸-2,4-펜탄디온, 3-에틸-3,5-헵탄디온, 벤조일아세톤, 디벤조일메탄, 1-(피리딜-2-일)-1,3-부탄디온, 1-(피리딜-2-일)-2,5-펜탄디온, 1-아미노-2,4-펜탄디온 등을 들 수 있다.
β케토에스테르로서는, 구체적으로는 메틸아세토아세테이트, 에틸아세토아세테이트, 이소프로필아세토아세테이트, t-부틸아세토아세테이트, n-부틸아세토아세테이트, 페닐아세토아세테이트, 에틸프로파노일아세테이트, 에틸부타노일아세테이트, 에틸펜타노일아세테이트, 에틸헥사노일아세테이트, 에틸옥타노일아세테이트, 에틸데카노일아세테이트, 에틸도데카노일아세테이트, 에틸-2-메틸프로파노일아세테이트, 에틸-2,2-디메틸부타노일아세테이트, 에틸벤조일아세테이트, 에틸-p-아니소일아세테이트, 에틸-2-피리딜로일아세테이트, 에틸아크릴아세테이트, 1-아미노부타노일아세테이트, 에틸-α-아세틸프로파네이트 등을 들 수 있다.
일반식 (8)로 표현되는 알루미늄킬레이트에 있어서, 용매 중으로의 킬레이트의 용해성이나 조성물의 안정성을 고려하면, 3개의 R14 중 적어도 하나가 다른 2개와는 상이한 것이 바람직하다. 동일한 이유로, R14의 적어도 하나가 β케토에스테르인 것이 바람직하다.
상기와 같은 금속 킬레이트로서, 구체적으로는 이하와 같은 예를 들 수 있다. 알루미늄킬레이트로서는, 디에톡시알루미늄(2,4-펜탄디오네이트), 디이소프로폭시알루미늄(2,4-펜탄디오네이트), 디에톡시알루미늄(2,4-헥산디오네이트), 디에톡시알루미늄(3,5-헥산디오네이트), 디에톡시알루미늄(2,4-옥탄디오네이트), 디에톡시알루미늄벤조일아세토네이트, 디에톡시알루미늄(1-(피리딜-2-일)-1,3-부탄디오네이트), 디에톡시알루미늄메틸아세토아세테이트, 디이소프로폭시알루미늄메틸아세토아세테이트, 디에톡시알루미늄에틸아세토아세테이트, 디에톡시알루미늄이소프로필아세토아세테이트, 디에톡시알루미늄-t-부틸아세토아세테이트, 디에톡시알루미늄에틸부타노일아세테이트, 디에톡시알루미늄에틸벤조일아세테이트, 에톡시알루미늄비스(2,4-펜탄디오네이트), 이소프로폭시알루미늄비스(2,4-펜탄디오네이트), 에톡시알루미늄비스(2,4-헥산디오네이트), 에톡시알루미늄비스(3,5-헥산디오네이트), 에톡시알루미늄비스(2,4-옥탄디오네이트), 에톡시알루미늄비스(벤조일아세토네이트), 에톡시알루미늄비스(1-(피리딜-2-일)-1,3-부탄디오네이트), 에톡시알루미늄비스(에틸아크릴아세테이트), 에톡시알루미늄비스(메틸아세토아세테이트), 이소프로폭시알루미늄비스(메틸아세토아세테이트), 에톡시알루미늄비스(에틸아세토아세테이트), 에톡시알루미늄비스(이소프로필아세토아세테이트), 에톡시알루미늄비스(t-부틸아세토아세테이트), 에톡시알루미늄비스(에틸부타노일아세테이트), 에톡시알루미늄비스(에틸벤조일아세테이트), 에톡시알루미늄비스(에틸아크릴아세테이트), 알루미늄트리스(2,4-펜탄디오네이트), 알루미늄트리스(1,1,3-트리플루오로-2,4-펜탄디오네이트), 알루미늄트리스(2,4-헥산디오네이트), 알루미늄트리스(3,5-헥산디오네이트), 알루미늄트리스(2,4-옥탄디오네이트), 알루미늄트리스(벤조일아세토네이트), 알루미늄트리스(1-(피리딘-2-일)-1,3-부탄디오네이트), 알루미늄트리스(2,6-디메틸-3,5-헵탄디오네이트), 알루미늄트리스(2,2,6-트리메틸-3,5-헵탄디오네이트), 알루미늄트리스(2,2,6,6-테트라메틸-3,5-옥탄디오네이트), 알루미늄트리스(1-아미노-2,4-펜탄디오네이트), 알루미늄트리스(메틸아세토아세테이트), 알루미늄트리스(에틸아세토아세테이트), 알루미늄트리스(이소프로필아세토아세테이트), 알루미늄트리스(t-부틸아세토아세테이트), 알루미늄트리스(에틸부타노일아세테이트), 알루미늄트리스(에틸펜타노일아세테이트), 알루미늄트리스(에틸-2-메틸프로파노일아세테이트), 알루미늄트리스(에틸벤조일아세테이트), 알루미늄트리스(에틸-2-피리딜로일아세테이트), 알루미늄트리스(1-아미노부타노일아세테이트), 알루미늄트리스(에틸-α-아세틸프로파네이트), 알루미늄트리스(에틸아크릴아세테이트), 에톡시알루미늄모노(에틸아세토아세테이트)모노(이소프로필아세토아세테이트), 에톡시알루미늄모노(에틸아세토아세테이트)모노(3,5-헥산디오네이트), 알루미늄비스(에틸아세토아세테이트)모노(이소프로필아세토아세테이트), 알루미늄비스(에틸아세토아세테이트)모노(3,5-헥산디오네이트), 알루미늄트리스(디에틸말로네이트), 알루미늄트리스(디옥틸말로네이트), 알루미늄트리스(디에틸(메틸말로네이트)), 알루미늄트리스(디에틸(페닐말로네이트)), 알루미늄트리스(에틸티오아세토아세테이트), 알루미늄트리스(2-아세틸페놀레이트), 알루미늄트리스(2-(피리딘-2-일)페놀레이트) 등을 들 수 있다.
지르코늄킬레이트로서는, 트리스에톡시지르코늄(2,4-펜탄디오네이트), 트리스이소프로폭시지르코늄(2,4-펜탄디오네이트), 트리스에톡시지르코늄(2,4-헥산디오네이트), 트리스에톡시지르코늄(3,5-헥산디오네이트), 트리스에톡시지르코늄벤조일아세토네이트, 트리스에톡시지르코늄메틸아세토아세테이트, 트리스이소프로폭시지르코늄메틸아세토아세테이트, 트리스에톡시지르코늄에틸아세토아세테이트, 트리스에톡시지르코늄이소프로필아세토아세테이트, 트리스에톡시지르코늄-t-부틸아세토아세테이트, 트리스에톡시지르코늄에틸부타노일아세테이트, 트리스에톡시지르코늄에틸벤조일아세테이트, 디에톡시지르코늄비스(2,4-펜탄디오네이트), 디이소프로폭시지르코늄비스(2,4-펜탄디오네이트), 디에톡시지르코늄비스(2,4-헥산디오네이트), 디에톡시지르코늄비스(3,5-헥산디오네이트), 디에톡시지르코늄비스(벤조일아세토네이트), 디에톡시지르코늄비스(메틸아세토아세테이트), 디이소프로폭시지르코늄비스(메틸아세토아세테이트), 디에톡시지르코늄비스(에틸아세토아세테이트), 디에톡시지르코늄비스(이소프로필아세토아세테이트), 디에톡시지르코늄비스(t-부틸아세토아세테이트), 디에톡시지르코늄비스(에틸부타노일아세테이트), 디에톡시지르코늄비스(에틸벤조일아세테이트), 에톡시지르코늄트리스(2,4-펜탄디오네이트), 이소프로폭시지르코늄트리스(2,4-펜탄디오네이트), 에톡시지르코늄트리스(2,4-헥산디오네이트), 에톡시지르코늄트리스(3,5-헥산디오네이트), 에톡시지르코늄트리스(벤조일아세토네이트), 에톡시지르코늄트리스(메틸아세토아세테이트), 이소프로폭시지르코늄트리스(메틸아세토아세테이트), 에톡시지르코늄트리스(에틸아세토아세테이트), 에톡시지르코늄트리스(이소프로필아세토아세테이트), 에톡시지르코늄트리스(t-부틸아세토아세테이트), 에톡시지르코늄트리스(에틸부타노일아세테이트), 에톡시지르코늄트리스(에틸벤조일아세테이트), 지르코늄테트라키스(2,4-펜탄디오네이트), 지르코늄테트라키스(2,4-헥산디오네이트), 지르코늄테트라키스(3,5-헥산디오네이트), 지르코늄테트라키스(벤조일아세토네이트), 지르코늄테트라키스(2,6-디메틸-3,5-헵탄디오네이트), 지르코늄테트라키스(2,2,6-트리메틸-3,5-헵탄디오네이트), 지르코늄테트라키스(메틸아세토아세테이트), 지르코늄테트라키스(에틸아세토아세테이트), 지르코늄테트라키스(이소프로필아세토아세테이트), 지르코늄테트라키스(t-부틸아세토아세테이트), 지르코늄테트라키스(에틸부타노일아세테이트), 지르코늄테트라키스(에틸-2-메틸프로파노일아세테이트), 지르코늄테트라키스(에틸벤조일아세테이트), 지르코늄테트라키스(디에틸말로네이트), 지르코늄테트라키스(디에틸(메틸말로네이트)), 에톡시지르코늄비스(에틸아세토아세테이트)모노(이소프로필아세토아세테이트), 에톡시지르코늄비스(에틸아세토아세테이트)모노(3,5-헥산디오네이트), 지르코늄비스(에틸아세토아세테이트)비스(이소프로필아세토아세테이트), 지르코늄트리스(에틸아세토아세테이트)모노(3,5-헥산디오네이트) 등을 들 수 있다.
티타늄킬레이트로서는, 트리스에톡시티탄(2,4-펜탄디오네이트), 트리스이소프로폭시티탄(2,4-펜탄디오네이트), 트리스에톡시티탄(2,4-헥산디오네이트), 트리스에톡시티탄(3,5-헥산디오네이트), 트리스에톡시티탄벤조일아세토네이트, 트리스에톡시티탄메틸아세토아세테이트, 트리스이소프로폭시티타늄메틸아세토아세테이트, 트리스에톡시티탄에틸아세토아세테이트, 트리스에톡시티탄이소프로필아세토아세테이트, 트리스에톡시티탄t-부틸아세토아세테이트, 트리스에톡시티탄에틸부타노일아세테이트, 트리스에톡시티탄에틸벤조일아세테이트, 디에톡시티탄비스(2,4-펜탄디오네이트), 디이소프로폭시티탄비스(2,4-펜탄디오네이트), 디에톡시티탄비스(2,4-헥산디오네이트), 디에톡시티탄비스(3,5-헥산디오네이트), 디에톡시티탄비스(벤조일아세토네이트), 디에톡시티탄비스(메틸아세토아세테이트), 디이소프로폭시티탄비스(메틸아세토아세테이트), 디에톡시티탄비스(에틸아세토아세테이트), 디에톡시티탄비스(이소프로필아세토아세테이트), 디에톡시티탄비스(t-부틸아세토아세테이트), 디에톡시티탄비스(에틸부타노일아세테이트), 디에톡시티탄비스(에틸벤조일아세테이트), 에톡시티탄트리스(2,4-펜탄디오네이트), 이소프로폭시티탄트리스(2,4-펜탄디오네이트), 에톡시티탄트리스(2,4-헥산디오네이트), 에톡시티탄트리스(3,5-헥산디오네이트), 에톡시티탄트리스(벤조일아세토네이트), 에톡시티탄트리스(메틸아세토아세테이트), 이소프로폭시티탄트리스(메틸아세토아세테이트), 에톡시티탄트리스(에틸아세토아세테이트), 에톡시티탄트리스(이소프로필아세토아세테이트), 에톡시티탄트리스(t-부틸아세토아세테이트), 에톡시티탄트리스(에틸부타노일아세테이트), 에톡시티탄트리스(에틸벤조일아세테이트), 티타늄테트라키스(2,4-펜탄디오네이트), 티타늄테트라키스(2,4-헥산디오네이트), 티타늄테트라키스(3,5-헥산디오네이트), 티타늄테트라키스(벤조일아세토네이트), 티타늄테트라키스(2,6-디메틸-3,5-헵탄디오네이트), 티타늄테트라키스(2,2,6-트리메틸-3,5-헵탄디오네이트), 티타늄테트라키스(메틸아세토아세테이트), 티타늄테트라키스(에틸아세토아세테이트), 티타늄테트라키스(이소프로필아세토아세테이트), 티타늄테트라키스(t-부틸아세토아세테이트), 티타늄테트라키스(에틸부타노일아세테이트), 티타늄테트라키스(에틸-2-메틸프로파노일아세테이트), 티타늄테트라키스(에틸벤조일아세테이트), 티타늄테트라키스(디에틸말로네이트), 티타늄테트라키스(디옥틸말로네이트), 티타늄테트라키스(디에틸(메틸말로네이트)), 에톡시티탄비스(에틸아세토아세테이트)모노(3,5-헥산디오네이트), 티타늄비스(에틸아세토아세테이트)비스(이소프로필아세토아세테이트), 티타늄트리스(에틸아세토아세테이트)모노(3,5-헥산디오네이트) 등을 들 수 있다.
인듐킬레이트로서는, 디에톡시인듐(2,4-펜탄디오네이트), 디이소프로폭시인듐(2,4-펜탄디오네이트), 디에톡시인듐(2,4-헥산디오네이트), 디에톡시인듐(3,5-헥산디오네이트), 디에톡시인듐벤조일아세토네이트, 디에톡시인듐메틸아세토아세테이트, 디이소프로폭시인듐메틸아세토아세테이트, 디에톡시인듐에틸아세토아세테이트, 디에톡시인듐이소프로필아세토아세테이트, 디에톡시인듐t-부틸아세토아세테이트, 디에톡시인듐에틸부타노일아세테이트, 디에톡시인듐에틸벤조일아세테이트, 에톡시인듐비스(2,4-펜탄디오네이트), 이소프로폭시인듐비스(2,4-펜탄디오네이트), 에톡시인듐비스(2,4-헥산디오네이트), 에톡시인듐비스(3,5-헥산디오네이트), 에톡시인듐비스(벤조일아세토네이트), 에톡시인듐비스(메틸아세토아세테이트), 이소프로폭시인듐비스(메틸아세토아세테이트), 에톡시인듐비스(에틸아세토아세테이트), 에톡시인듐비스(이소프로필아세토아세테이트), 에톡시인듐비스(t-부틸아세토아세테이트), 에톡시인듐비스(에틸부타노일아세테이트), 에톡시인듐비스(에틸벤조일아세테이트), 인듐트리스(2,4-펜탄디오네이트), 인듐트리스(2,4-헥산디오네이트), 인듐트리스(3,5-헥산디오네이트), 인듐트리스(벤조일아세토네이트), 인듐트리스(2,6-디메틸-3,5-헵탄디오네이트), 인듐트리스(2,2,6-트리메틸-3,5-헵탄디오네이트), 인듐트리스(메틸아세토아세테이트), 인듐트리스(에틸아세토아세테이트), 인듐트리스(이소프로필아세토아세테이트), 인듐트리스(t-부틸아세토아세테이트), 인듐트리스(에틸부타노일아세테이트), 인듐트리스(에틸-2-메틸프로파노일아세테이트), 인듐트리스(에틸벤조일아세테이트), 인듐트리스(디에틸말로네이트), 인듐트리스(디옥틸말로네이트), 인듐트리스(디에틸(메틸말로네이트)) 등을 들 수 있다.
마그네슘킬레이트로서는, 마그네슘비스(2,4-펜탄디오네이트), 마그네슘비스(에틸아세토아세테이트) 등을 들 수 있다.
크롬킬레이트로서는, 크롬트리스(2,4-펜탄디오네이트), 크롬트리스(에틸아세토아세테이트) 등을 들 수 있다.
망간킬레이트로서는, 망간(II)비스(2,4-펜탄디오네이트), 망간(II)비스(에틸아세토아세테이트), 망간(III)트리스(2,4-펜탄디오네이트), 망간(III)트리스(에틸아세토아세테이트) 등을 들 수 있다.
코발트킬레이트로서는, 코발트트리스(2,4-펜탄디오네이트), 코발트트리스(에틸아세토아세테이트) 등을 들 수 있다.
니켈킬레이트로서는, 니켈비스(2,4-펜탄디오네이트), 니켈비스(에틸아세토아세테이트) 등을 들 수 있다.
구리킬레이트로서는, 구리비스(2,4-펜탄디오네이트), 구리비스(에틸아세토아세테이트) 등을 들 수 있다.
아연킬레이트로서는, 아연비스(2,4-펜탄디오네이트), 아연비스(에틸아세토아세테이트) 등을 들 수 있다.
갈륨킬레이트로서는, 갈륨트리스(2,4-펜탄디오네이트), 갈륨트리스(에틸아세토아세테이트) 등을 들 수 있다.
루테늄킬레이트로서는, 루테늄트리스(2,4-펜탄디오네이트), 루테늄트리스(에틸아세토아세테이트) 등을 들 수 있다.
팔라듐킬레이트로서는, 팔라듐비스(2,4-펜탄디오네이트), 팔라듐비스(에틸아세토아세테이트) 등을 들 수 있다.
하프늄킬레이트로서는, 하프늄테트라키스(2,4-펜탄디오네이트), 하프늄테트라키스(에틸아세토아세테이트) 등을 들 수 있다.
백금킬레이트로서는, 백금비스(2,4-펜탄디오네이트), 백금비스(에틸아세토아세테이트) 등을 들 수 있다.
이와 같은 금속 킬레이트는, 예를 들어 다음의 방법으로 얻을 수 있다. 금속 알콕시드 중에 규정량의 배위자를 적하한 후, 가열 환류에 의해 알콕시드 유래의 알코올 성분을 유출시킴으로써 원하는 금속 킬레이트를 합성할 수 있다. 또한, 2종류 이상의 배위자를 차례로 적하시킴으로써, 다른 배위자를 갖는 금속 킬레이트가 얻어진다.
게이트 절연층에 있어서, 탄소 원자와 규소 원자의 합계 100질량부에 대하여 금속 원자가 10질량부 이상 180질량부 이하 포함되는 것이 바람직하다. 이 범위로 함으로써, 절연 특성이 향상된다. 절연층 중의 탄소 원자와 규소 원자의 합계 100질량부에 대한 금속 원자의 질량비는 X선 광전자 분광(XPS)에 의해 측정할 수 있다.
원료 조성물로서, 알루미늄킬레이트, 폴리실록산 및 용매를 함유하고, 알루미늄킬레이트 100질량부에 대하여, 폴리실록산이 5질량부 이상 90질량부 이하 포함되는 것을 사용한 경우, 대략, 탄소 원자와 규소 원자의 합계 100질량부에 대하여 상기 알루미늄 원자가 10질량부 이상 180질량부 이하 포함되는 절연층이 형성된다.
또한, 상술한 조성물과 절연층에 있어서의 원자의 함유 비율의 관계는 큰 경향이고, 예를 들어 금속 원자의 종류 등에 따라서는 반드시 상술한 관계가 만족되는 것은 아니다.
게이트 절연층의 막 두께는 0.05㎛ 이상 5㎛ 이하가 바람직하고, 0.1㎛ 이상 1㎛ 이하가 보다 바람직하다. 이 범위의 막 두께로 함으로써, 균일한 박막 형성이 용이해진다. 1㎛ 이하의 막 두께로 함으로써, 기판 이면으로부터의 노광에 의한 도전막의 가공 시에 있어서, 노광광의 게이트 절연층 중에서의 산란이 억제되어, 도전막의 가공 정밀도가 더 향상된다. 막 두께는 원자간력 현미경이나 엘립소메트리법 등에 의해 측정할 수 있다.
절연층은 단층이어도 되고 복수층이어도 된다. 또한, 하나의 층을 복수의 절연성 재료로 형성해도 되고, 복수의 절연성 재료를 적층하여 복수의 절연층을 형성해도 상관없다.
<상부 전극>
상부 전극은, 주로 도전체와 감광성 유기 성분을 함유한 감광성 페이스트를 도포하여 도전막(4)을 형성한 후, 패터닝함으로써 얻어진다.
(도전체)
상부 전극에 사용되는 도전체로서는, 전극으로서 사용될 수 있는 도전 재료라면 어떤 것이어도 되지만, 구체적으로는, 금, 은, 구리, 백금, 납, 주석, 니켈, 알루미늄, 텅스텐, 몰리브덴, 산화루테늄, 크롬, 티타늄 및 인듐에서 선택되는 적어도 1종의 금속을 포함하는 금속 입자 및 카본이 바람직하다. 이들을 단독으로 사용해도 되고, 혼합하여 사용해도 되고, 이들의 복수의 금속을 포함하는 합금을 포함하는 금속 입자를 사용해도 된다.
이들 중에서도 도전성의 관점에서, 금, 은, 구리 또는 백금 입자가 바람직하다. 그 중에서도, 비용 및 안정성의 관점에서 은 입자가 보다 바람직하다. 또한, 도포막의 저온 큐어 시의 저항률 저감의 관점에서는, 금속 입자에 더하여 카본 블랙을 포함하는 것이 더욱 바람직하다.
금속 입자의 평균 입자 직경은 0.02㎛ 이상 10㎛ 이하가 바람직하고, 0.02㎛ 이상 5㎛ 이하가 보다 바람직하고, 0.02㎛ 이상 2㎛ 이하가 더욱 바람직하다. 평균 입자 직경이 0.02㎛ 이상이면 금속 입자끼리의 접촉 확률이 향상되고, 제작되는 전극의 비저항값 및 단선 확률을 낮게 할 수 있다. 또한, 노광 시의 활성 광선이 막 중을 원활하게 투과할 수 있기 때문에, 미세한 패터닝이 용이해진다. 또한 평균 입자 직경이 10㎛ 이하라면 전극의 표면 평활도, 패턴 정밀도, 치수 정밀도가 향상된다.
또한, 금속 입자의 평균 입자 직경이란, 상부 전극의 단면을, 주사형 전자 현미경(SEM)을 사용하여 10000배의 배율로 관찰하고, 얻어진 상으로부터 무작위로 선택한 입자 100개의 입자 직경을 측장하고, 그 평균의 값을 구함으로써 산정한다. 입자 직경이란, 입자의 형상이 구형인 경우는, 그 직경을 입자 직경으로 한다. 형상이 구형 이외인 경우는, 어느 1개의 입자에 대하여 관찰되는 최대의 폭과 최소의 폭의 평균값을 그 입자의 입자 직경으로 한다.
도전체의 함유량은 감광성 페이스트 중의 전체 고형분에 대하여, 70질량% 이상 95질량% 이하의 범위 내인 것이 바람직하다. 함유량의 하한으로서는 80질량% 이상이 바람직하다. 70중량% 이상인 것에 의해, 특히 큐어 시의 경화 수축에 있어서의 금속 입자끼리의 접촉 확률이 향상되고, 제작되는 전극의 비저항값 및 단선 확률을 낮게 할 수 있다. 또한, 95중량% 이하인 것에 의해, 특히 노광 시의 활성 광선이 막 중을 원활하게 투과할 수 있고, 미세한 패터닝이 용이해진다. 또한, 고형분이란 감광성 페이스트로부터 용제를 제외한 것이다.
(감광성 유기 성분)
감광성 유기 성분은 분자 내에 중합성 불포화기를 갖는 모노머, 올리고머 혹은 폴리머를 포함하는 것이 바람직하다.
분자 내에 중합성 불포화기를 갖는 모노머로서는, 활성의 탄소-탄소 불포화 이중 결합을 갖는 화합물을 사용할 수 있다. 관능기로서, 비닐기, 알릴기, 아크릴레이트기, 메타크릴레이트기, 아크릴아미드기를 갖는 단관능 및 다관능 화합물을 응용할 수 있다.
구체적인 예로서는, 알릴화시클로헥실디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 디펜타에리트리톨헥사아크릴레이트, 디펜타에리트리톨모노히드록시펜타아크릴레이트, 디트리메틸올프로판테트라아크릴레이트, 글리세롤디아크릴레이트, 메톡시화시클로헥실디아크릴레이트, 네오펜틸글리콜디아크릴레이트, 프로필렌글리콜디아크릴레이트, 폴리프로필렌글리콜디아크릴레이트, 트리글리세롤디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 비스페놀 A 디아크릴레이트, 비스페놀 A-에틸렌옥사이드 부가물의 디아크릴레이트, 비스페놀 A-프로필렌옥사이드 부가물의 디아크릴레이트, 1,6-헥산디올디아크릴레이트, 트리프로필렌글리콜디아크릴레이트, 2-(2-에톡시에톡시)에틸아크릴레이트, 테트라히드로플루프릴아크릴레이트, 라우릴아크릴레이트, 2-페녹시에틸아크릴레이트, 이소데실아크릴레이트, 이소옥틸아크릴레이트, 트리데실아크릴레이트, 1,3-부탄디올디아크릴레이트, 1,4-부탄디올디아크릴레이트, 디에틸렌글리콜디아크릴레이트, 테트라에틸렌글리콜디아크릴레이트, 트리에틸렌글리콜디아크릴레이트 또는 상기 화합물의 아크릴기를 일부 또는 전부 메타크릴기로 대신한 화합물 등을 들 수 있다.
본 발명에서는, 이들을 1종 또는 2종 이상 사용할 수 있다. 상기 모노머의 함유량은 감광성 페이스트 중의 전체 고형분에 대하여, 1질량% 이상 15질량% 이하의 범위가 바람직하고, 1질량% 이상 10질량% 이하의 범위가 보다 바람직하다.
분자 내에 중합성 불포화기를 갖는 올리고머 혹은 폴리머로서는, 탄소-탄소 이중 결합을 갖는 화합물에서 선택된 성분의 중합 또는 공중합에 의해 얻어진다. 이와 같은 올리고머 혹은 폴리머에 대하여, 광반응성기를 측쇄 또는 분자 말단에 부가시킴으로써, 분자 내에 중합성 불포화기를 갖는 올리고머 혹은 폴리머를 얻을 수 있다.
바람직한 중합성 불포화기는 에틸렌성 불포화기를 갖는 것이다. 에틸렌성 불포화기로서는, 비닐기, 알릴기, 아크릴기, 메타크릴기 등을 들 수 있다.
이와 같은 측쇄를 올리고머 혹은 폴리머에 부가시키는 방법은, 올리고머 혹은 폴리머 중의 머캅토기, 아미노기, 수산기나 카르복실기에 대하여, 글리시딜기나 이소시아네이트기를 갖는 에틸렌성 불포화 화합물이나 아크릴산클로라이드, 메타크릴산클로라이드 또는 알릴클로라이드를 부가 반응시켜 만드는 방법이 있다.
글리시딜기를 갖는 에틸렌성 불포화 화합물로서는, 아크릴산글리시딜, 메타크릴산글리시딜, 알릴글리시딜에테르, 에틸아크릴산글리시딜, 크로토닐글리시딜에테르, 크로톤산글리시딜에테르, 이소크로톤산글리시딜에테르 등을 들 수 있다. 이소시아네이트기를 갖는 에틸렌성 불포화 화합물로서는, (메트)아크릴로일이소시아네이트, (메트)아크릴로일에틸이소시아네이트 등이 있다. 또한, 글리시딜기나 이소시아네이트기를 갖는 에틸렌성 불포화 화합물이나 아크릴산클로라이드, 메타크릴산클로라이드 또는 알릴 클로라이드는, 올리고머 혹은 폴리머 중의 머캅토기, 아미노기, 수산기나 카르복실기에 대하여 0.05 내지 1몰 등량 부가시키는 것이 바람직하다.
상부 전극과 게이트 절연층의 밀착성을 더 높이는 관점에서, 감광성 유기 성분은 우레탄기를 갖는 화합물을 포함하는 것이 바람직하다. 예를 들어, 상기 올리고머 혹은 폴리머는 수산기를 측쇄에 갖는 올리고머 혹은 폴리머에 이소시아네이트기를 갖는 화합물을 반응시킨 우레탄 변성 화합물을 포함하는 것이 바람직하다.
이와 같은 분자 내에 중합성 불포화기를 갖는 올리고머 혹은 폴리머는, 중량 평균 분자량(Mw)이 2000 이상 200000 이하의 범위 내, 수 평균 분자량(Mn)이 1000 이상 50000 이하의 범위 내인 것이 바람직하고, 보다 바람직하게는 Mw가 5000 이상 100000 이하의 범위 내, Mn이 1000 이상 30000 이하의 범위 내이다. Mw, Mn이 상기 범위 내인 것에 의해, 취급성이 양호하고, 광경화 시에 균일한 경화성을 얻을 수 있다.
감광성 유기 성분이 분자 내에 중합성 불포화기를 갖는 모노머, 올리고머 혹은 폴리머를 함유하는 경우, 이들의 성분은 모두 활성 광선의 에너지 흡수 능력은 없기 때문에, 광경화를 행하게 하기 위해서는 광중합 개시제를 사용할 필요가 있다. 광중합 개시제는 광경화에 사용되는 광원에 의해 선택되고, 광 라디칼 중합 개시제나 광 양이온 중합 개시제 등을 사용할 수 있다.
광 라디칼 중합 개시제로서는, 디에톡시아세토페논, 2-히드록시-2-메틸-1-페닐프로판-1-온, 벤질디메틸케탈, 1-(4-이소프로필페닐)-2-히드록시-2-메틸프로판-1-온, 4-(2-히드록시에톡시)페닐-(2-히드록시-2-프로필)케톤, 1-히드록시시클로헥실-페닐케톤, 1-페닐-1,2-프로판디온-2-(o-에톡시카르보닐)옥심, 2-메틸-[4-(메틸티오)페닐]-2-모르폴리노프로판-1-온, 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부타논-1, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조페논, o-벤조일벤조산메틸, 4-페닐벤조페논, 4,4-디클로로벤조페논, 히드록시벤조페논, 4-벤조일-4'-메틸-디페닐술파이드, 알킬화벤조페논, 3,3',4,4'-테트라(t-부틸퍼옥시카르보닐)벤조페논, 4-벤조일-N,N-디메틸-N-[2-(1-옥소-2-프로페닐옥시)에틸]벤젠메타나미늄브로미드, (4-벤조일벤질)트리메틸암모늄클로라이드, 2-히드록시-3-(4-벤조일페녹시)-N,N,N-트리메틸-1-프로펜아미늄클로라이드일수염, 2-이소프로필티오크산톤, 2,4-디메틸티오크산톤, 2,4-디에틸티오크산톤, 2,4-디클로로티오크산톤, 2-히드록시-3-(3,4-디메틸-9-옥소-9H-티옥산텐-2-일옥시)-N,N,N-트리메틸-1-프로파나미늄클로라이드, 2,4,6-트리메틸벤조일페닐포스핀옥사이드, 2,2'-비스(o-클로로페닐)-4,5,4',5'-테트라페닐-1,2-비이미다졸, 10-부틸-2-클로로아크리돈, 2-에틸안트라퀴논, 벤질, 9,10-페난트렌퀴논, 캄포퀴논, 메틸페닐글리옥시에스테르, η5-시클로펜타디에닐-η6-쿠메닐-아이언(1+)-헥사플루오로포스페이트(1-), 디페닐술피드 유도체, 비스(η5-2,4-시클로펜타디엔-1-일)-비스(2,6-디플루오로-3-(1H-피롤-1-일)-페닐)티타늄, 4,4-비스(디메틸아미노)벤조페논, 4,4-비스(디에틸아미노)벤조페논, 티오크산톤, 2-메틸티오크산톤, 2-클로로티오크산톤, 4-벤조일-4-메틸페닐케톤, 디벤질케톤, 플루오레논, 2,3-디에톡시아세토페논, 2,2-디메톡시-2-페닐-2-페닐아세토페논, 2-히드록시-2-메틸프로피오페논, p-t-부틸디클로로아세토페논, 벤질메톡시에틸아세탈, 안트라퀴논, 2-t-부틸안트라퀴논, 2-아미노안트라퀴논, β-크롤안트라퀴논, 안트론, 벤즈안트론, 디벤즈수베론, 메틸렌안트론, 4-아지드벤잘아세토페논, 2,6-비스(p-아지도벤질리덴)시클로헥산, 2,6-비스(p-아지도벤질리덴)-4-메틸시클로헥사논, 2-페닐-1,2-부타디온-2-(o-메톡시카르보닐)옥심, 1,3-디페닐프로판트리온-2-(o-에톡시카르보닐)옥심, N-페닐글리신, 테트라부틸암모늄(+1)n-부틸트리페닐보레이트(1-), 나프탈렌술포닐클로라이드, 퀴놀린술포닐클로라이드, N-페닐티오아크리돈, 4,4-아조비스이소부티로니트릴, 벤즈티아졸디술피드, 트리페닐포스핀, 4브롬화탄소, 트리브로모페닐술폰, 과산화벤조일 및 에오신, 메틸렌 블루 등의 광환원성의 색소와 아스코르브산, 트리에탄올아민 등의 환원제의 조합 등이나 근자외에 흡수를 갖는 양이온 염료와 보레이트 음이온의 착체, 근적외 증감 색소로 증감된 할로겐화은과 환원제를 조합한 것, 티타노센, 철아렌 착체, 유기 과산화물, 헥사아릴, 비이미다졸, N-페닐글리신, 디아릴요오도늄염 등의 라디칼 발생제의 적어도 1종과 또한 필요에 따라, 3- 치환 쿠마린, 시아닌 색소, 멜로시아닌 색소, 티아졸계 색소, 피릴륨계 색소 등의 증감 색소 등을 들 수 있다.
광 양이온 중합 개시제로서는, 요오도늄염, 술포늄염, 포스페이트염, 안티모네이트염 등을 들 수 있다.
본 발명에서는, 이들을 1종 또는 2종 이상 사용할 수 있다. 광중합 개시제의 함유량은 감도성 페이스트에 대하여, 0.05질량% 이상 10질량% 이하가 바람직하고, 0.1질량% 이상 10질량% 이하가 보다 바람직하다.
광중합 개시제와 함께 증감제를 사용함으로써 감도를 향상시켜, 반응에 유효한 파장 범위를 확대할 수 있다.
증감제의 구체예로서는, 2,3-비스(4-디에틸아미노벤잘)시클로펜타논, 2,6-비스(4-디메틸아미노벤잘)시클로헥사논, 2,6-비스(4-디메틸아미노벤잘)-4-메틸시클로헥사논, 4,4-비스(디메틸아미노)칼콘, 4,4-비스(디에틸아미노)칼콘, p-디메틸아미노신나밀리덴인다논, p-디메틸아미노벤질리덴인다논, 2-(p-디메틸아미노페닐비닐렌)이소나프토티아졸, 1,3-비스(4-디메틸아미노페닐비닐렌)이소나프토티아졸, 1,3-비스(4-디메틸아미노벤잘)아세톤, 1,3-카르보닐비스(4-디에틸아미노벤잘)아세톤, 3,3-카르보닐비스(7-디에틸아미노쿠마린), 트리에탄올아민, 메틸디에탄올아민, 트리이소프로판올아민, N-페닐-N-에틸에탄올아민, N-페닐에탄올아민, N-톨릴디에탄올아민, 4-디메틸아미노벤조산메틸, 4-디메틸아미노벤조산에틸, 디메틸아미노벤조산이소아밀, 디에틸아미노벤조산이소아밀, 벤조산(2-디메틸아미노)에틸, 4-디메틸아미노벤조산(n-부톡시)에틸, 4-디메틸아미노벤조산2-에틸헥실, 3-페닐-5-벤조일티오테트라졸, 1-페닐-5-에톡시카르보닐티오테트라졸 등을 들 수 있다.
본 발명에서 사용되는 감광성 페이스트에서는 이것들을 1종 또는 2종 이상 사용할 수 있다. 증감제를 본 발명의 감광성 페이스트에 첨가하는 경우, 그 함유량은 감광성 유기 성분에 대하여 0.05질량% 이상 10질량% 이하가 바람직하고, 0.1질량% 이상 10질량% 이하가 보다 바람직하다.
본 발명에서 사용되는 감광성 페이스트는 유기 용제를 함유하는 것이 바람직하다. 유기 용제를 사용함으로써, 감광성 페이스트의 점도 조정을 행할 수 있고, 도포막의 표면 평활성을 향상시킬 수 있다.
예를 들어, 스크린 인쇄로 도포막을 형성하는 경우, 감광성 페이스트의 점도는 10㎩·s 이상 100㎩·s 이하가 바람직하고, 10㎩·s 이상 50㎩·s 이하가 보다 바람직하다. 또한, 점도는 브룩필드형의 점도계를 사용하여 3rpm 측정한 값이다. 감광성 페이스트의 점도가 상기 범위 내에 있음으로써, 단차가 있는 경우에도 피복성이 양호해진다. 한편, 잉크젯으로 도포막을 형성하는 경우, 감광성 페이스트의 점도란, 0.1mPa·s 이상 100mPa·s 이하가 바람직하고, 1mPa·s 이상 50mPa·s 이하가 보다 바람직하다. 감광성 페이스트의 점도가 상기 범위 내에 있음으로써, 양호한 액적 형성이 가능해져 균일한 도포막이 얻어진다.
유기 용제로서는, 특별히 한정되는 것은 아니지만, 예를 들어 메틸에틸케톤, 디옥산, 아세톤, 시클로헥사논, 시클로펜타논, 이소부틸알코올, 이소프로필알코올, 테트라히드로푸란, γ-부티로락톤, 브로모벤젠, 클로로벤젠, 디브로모벤젠, 디클로로벤젠, 브로모벤조산, 클로로벤조산 등, 디에틸렌글리콜모노에틸에테르아세테이트, 디에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노부틸에테르아세테이트, 2-메틸-2,4-펜탄디올, 3-메틸-1,5-펜탄디올, 2-에틸-1,3-헥산디올, 테르피네올, 3-메틸-3-메톡시부탄올, 텍사놀, 벤질알코올, 디프로필렌글리콜모노에틸에테르, 트리프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트 등을 들 수 있다. 이들은 2종 이상 혼합하여 사용해도 된다.
본 발명에서 사용되는 감광성 페이스트는 그 원하는 특성을 손상시키지 않는 범위라면 분자 내에 불포화 이중 결합을 갖지 않는 비감광성 폴리머, 가소제, 레벨링제, 계면 활성제, 실란 커플링제, 소포제, 안료 등의 첨가제를 배합할 수도 있다. 비감광성 폴리머의 구체예로서는 에폭시 수지, 노볼락 수지, 페놀 수지, 폴리이미드 전구체, 폴리이미드 등을 들 수 있다.
가소제의 구체예로서는 디부틸프탈레이트, 디옥틸프탈레이트, 폴리에틸렌글리콜, 글리세린 등을 들 수 있다. 레벨링제의 구체예로서는 특수 비닐계 중합물, 특수 아크릴계 중합물 등을 들 수 있다.
실란 커플링제로서는, 메틸트리메톡시실란, 디메틸디에톡시실란, 페닐트리에톡시실란, 헥사메틸디실라잔, 3-메타크릴옥시프로필트리메톡시실란, 3-글리시독시프로필트리메톡시실란, 비닐트리메톡시실란 등을 들 수 있다.
본 발명에서 사용되는 감광성 페이스트는 분산기, 혼련기 등을 사용하여 제작된다. 이들의 구체예로서는 미츠모토 롤러, 볼 밀, 유성식 볼 밀 등을 들 수 있지만, 이들에 한정되지 않는다.
(상부 전극)
상부 전극의 폭, 두께는 임의이다. 전극 패턴의 형성 용이성의 관점에서, 전극 폭은 10㎛ 이상 10㎜ 이하가 바람직하고, 두께는 0.01㎛ 이상 100㎛ 이하가 바람직하지만, 이것에 한정되지 않는다.
상부 전극용의 배선의 재료는 하부 전극용의 배선 재료와 마찬가지이다.
<반도체층>
반도체층에 사용되는 재료는 반도체성을 나타내는 재료라면 특별히 한정되지 않고, 캐리어 이동도가 높은 재료가 바람직하게 사용된다. 또한, 저비용으로 간편한 도포 프로세스를 적용할 수 있는 것이 바람직하고, 유기 반도체나 카본 재료의 바람직한 예로서 들 수 있다.
유기 반도체로서는, 구체적으로는,
폴리-3-헥실티오펜, 폴리벤조티오펜 등의 폴리티오펜류, 폴리(2,5-비스(2-티에닐)-3,6-디펜타데실티에노[3,2-b]티오펜), 폴리(4,8-디헥실-2,6-비스(3-헥실티오펜-2-일)벤조[1,2-b:4,5-b']디티오펜), 폴리(4-옥틸-2-(3-옥틸티오펜-2-일)티아졸), 폴리(5,5'-비스(4-옥틸티아졸-2-일)-2,2'-비티오펜) 등의 티오펜 유닛을 주쇄 중에 포함하는 화합물;
폴리피롤류, 폴리(p-페닐렌비닐렌) 등의 폴리(p-페닐렌비닐렌)류, 폴리아닐린류, 폴리아세틸렌류, 폴리디아세틸렌류, 폴리카르바졸류, 폴리푸란, 폴리벤조푸란 등의 폴리푸란류;
피리딘, 퀴놀린, 페난트롤린, 옥사졸, 옥사디아졸 등의 질소 함유 방향환을 구성 단위로 하는 폴리헤테로아릴류;
안트라센, 피렌, 나프타센, 펜타센, 헥사센, 루브렌 등의 축합 다환 방향족 화합물;
푸란, 티오펜, 벤조티오펜, 디벤조푸란, 피리딘, 퀴놀린, 페난트롤린, 옥사졸, 옥사디아졸 등의 복소 방향족 화합물;
4,4'-비스(N-(3-메틸페닐)-N-페닐아미노)비페닐로 대표되는 방향족 아민 유도체;
비스(N-알릴카르바졸) 또는 비스(N-알킬카르바졸) 등의 비스카르바졸 유도체;
피라졸린 유도체, 스틸벤계 화합물, 히드라존계 화합물;
구리프탈로시아닌 등의 금속 프탈로시아닌류;
구리포르피린 등의 금속 포르피린류;
디스티릴벤젠 유도체, 아미노스티릴 유도체, 방향족 아세틸렌 유도체;
나프탈렌-1,4,5,8-테트라카르복실산디이미드, 페릴렌-3,4,9,10-테트라카르복실산디이미드 등의 축합환 테트라카르복실산디이미드류;
멜로시아닌, 페녹사진, 로다민 등의 유기 색소;
등을 들 수 있다. 이들을 2종 이상 함유해도 된다.
카본 재료로서는, 카본 나노 튜브(이하, CNT라고 함), 그래핀, 풀러렌 등을 들 수 있지만, 도포 프로세스로의 적성이나 고이동도의 점에서 CNT가 바람직하다.
CNT로서는, 1매의 탄소막(그래핀·시트)이 원통상으로 감긴 단층 CNT, 2매의 그래핀·시트가 동심원상으로 감긴 2층 CNT, 복수의 그래핀·시트가 동심원상으로 감긴 다층 CNT 중 어느 것을 사용해도 되고, 이들을 2종 이상 사용해도 된다. 반도체의 특성을 나타낸다는 관점에서 단층 CNT를 사용하는 것이 바람직하고, 그 중에서도 단층 CNT가 반도체형 단층 CNT를 90중량% 이상 포함하는 것이 보다 바람직하다. 더욱 바람직하게는 단층 CNT가 반도체형 단층 CNT를 95중량% 이상 포함하는 것이다.
반도체형 단층 CNT의 함유 비율은 가시-근적외 흡수 스펙트럼의 흡수 면적비에 의해 산출할 수 있다. CNT는 아크 방전법, 화학 기상 성장법(CVD법), 레이저·어블레이션법 등의 방법에 의해 얻을 수 있다.
그 중에서도, 반도체층의 형성의 용이성으로부터, 반도체층에 사용되는 재료는 CNT가 바람직하다. 또한, 표면의 적어도 일부에 공액계 중합체가 부착된 CNT(이하, CNT 복합체라고 함)는 용액 중에서의 분산 안정성이 우수하고, 고이동도가 얻어지기 때문에, 특히 바람직하다. 여기서, 공액계 중합체란, 반복 단위가 공액 구조를 취하고, 중합도가 2 이상인 화합물을 가리킨다.
공액계 중합체가 CNT의 표면의 적어도 일부에 부착된 상태란, CNT 표면의 일부, 혹은 전부를 공액계 중합체가 피복한 상태를 의미한다. 공액계 중합체가 CNT를 피복할 수 있는 것은 각각의 공액계 구조에서 유래하는 π 전자 구름이 겹침으로써 상호 작용이 발생하기 때문이라고 추측된다. CNT가 공액계 중합체로 피복되어 있는지 여부는, 피복된 CNT의 반사색이 피복되어 있지 않은 CNT의 색으로부터 공액계 중합체의 색에 가까워짐으로써 판별할 수 있다. 정량적으로는 X선 광전자 분광법(XPS) 등의 원소 분석에 의해, 부착물의 존재와 CNT에 대한 부착물의 질량비를 동정할 수 있다.
CNT에 부착시키는 공액계 중합체는 분자량, 분자량 분포나 구조에 관계없이 사용할 수 있다. CNT로의 부착의 용이로부터, 해당 공액계 중합체는 중량 평균 분자량이 1000 이상인 것이 바람직하다.
CNT 복합체는, CNT의 표면의 적어도 일부에 공액계 중합체를 부착시킴으로써, CNT가 보유하는 높은 전기적 특성을 손상시키는 일 없이 CNT를 용액 중에 균일하게 분산시키는 것이 가능해진다. 또한, CNT가 균일하게 분산된 분산액을 사용하여 도포법에 의해, 균일하게 분산된 CNT막을 형성하는 것이 가능해진다. 이에 의해, 높은 반도체 특성을 실현할 수 있다.
공액계 중합체를 CNT에 부착시키는 방법은, (I) 용융한 공액계 중합체 중에 CNT를 첨가하여 혼합하는 방법, (II) 공액계 중합체를 용매 중에 용해시키고, 이 중에 CNT를 첨가하여 혼합하는 방법, (III) CNT를 용매 중에서 미리 초음파 등으로 예비 분산해 둔 곳에 공액계 중합체를 첨가하여 혼합하는 방법, (IV) 용매 중에 공액계 중합체와 CNT를 넣고, 이 혼합계에 초음파를 조사하여 혼합하는 방법 등을 들 수 있다. 본 발명에서는, 복수의 방법을 조합해도 된다.
본 발명에 있어서, CNT의 길이는 소스 전극과 드레인 전극 사이의 거리(채널 길이)보다도 짧은 것이 바람직하다. CNT의 평균 길이는 채널 길이에 의하지만, 바람직하게는 2㎛ 이하, 보다 바람직하게는 0.5㎛ 이하이다. 일반적으로 시판되고 있는 CNT는 길이에 분포가 있고, 채널 길이보다도 긴 CNT가 포함되는 경우가 있기 때문에, CNT를 채널 길이보다도 짧게 하는 공정을 더하는 것이 바람직하다. 예를 들어, 질산, 황산 등에 의한 산 처리, 초음파 처리, 또는 동결 분쇄법 등에 의해 단섬유상으로 커트하는 방법이 유효하다. 또한 필터에 의한 분리를 병용하는 것은 순도를 향상시키는 점에서 더욱 바람직하다.
또한, CNT의 직경은 특별히 한정되지 않지만, 1㎚ 이상 100㎚ 이하가 바람직하고, 50㎚ 이하가 보다 바람직하다.
본 발명에서는 CNT를 용매 중에 균일 분산시키고, 분산액을 필터에 의해 여과하는 공정을 마련하는 것이 바람직하다. 필터 구멍 직경보다도 작은 CNT를 여과액으로부터 얻음으로써, 채널 길이보다도 짧은 CNT를 효율적으로 얻을 수 있다. 이 경우, 필터로서는 멤브레인 필터가 바람직하게 사용된다. 여과에 사용하는 필터의 구멍 직경은 채널 길이보다도 작으면 된다.
상기한 CNT를 피복하는 공액계 중합체로서는, 폴리티오펜계 중합체, 폴리피롤계 중합체, 폴리아닐린계 중합체, 폴리아세틸렌계 중합체, 폴리-p-페닐렌계 중합체, 폴리-p-페닐렌비닐렌계 중합체, 티오펜 유닛과 헤테로아릴 유닛을 반복 단위 중에 갖는 티오펜-헤테로아릴렌계 중합체 등을 들 수 있고, 이들을 2종 이상 사용해도 된다. 상기 중합체는 단일의 모노머 유닛이 배열된 것, 상이한 모노머 유닛을 블록 공중합한 것, 랜덤 공중합한 것, 또한 그래프트 중합한 것 등을 사용할 수 있다.
또한, 반도체층은 CNT 복합체와 유기 반도체를 혼합하여 사용해도 된다. 유기 반도체 중에 CNT 복합체를 균일하게 분산시킴으로써, 유기 반도체 그 자체의 특성을 유지하면서, 높은 이동도를 실현하는 것이 가능해진다.
CNT 복합체와 유기 반도체를 포함하는 반도체층 중의 CNT 복합체의 함유량은, 유기 반도체 100중량부에 대하여 0.01중량부 이상 3중량부 이하가 바람직하고, 1중량부 이하가 보다 바람직하다.
또한 반도체층은 절연성 재료를 더 포함해도 된다. 여기서 사용되는 절연성 재료로서는, 본 발명의 절연 재료 조성물이나, 폴리(메틸메타크릴레이트), 폴리카르보네이트, 폴리에틸렌테레프탈레이트 등의 폴리머 재료를 들 수 있지만, 특별히 이들에 한정되지 않는다.
반도체층(7)은 단층이어도 되고 복수층이어도 되고, 막 두께는 1㎚ 이상 200㎚ 이하가 바람직하고, 100㎚ 이하가 더욱 바람직하다. 이 범위의 막 두께로 함으로써, 균일한 박막 형성이 용이해지고, 또한 게이트 전압에 의해 제어할 수 없는 소스·드레인간 전류를 억제하고, FET의 온/오프비를 더 높게 할 수 있다. 막 두께는 원자간력 현미경이나 엘립소메트리법 등에 의해 측정할 수 있다.
또한, 게이트 절연층과 반도체층 사이에 배향성층을 형성할 수도 있다. 배향성층에는 실란 화합물, 티타늄 화합물, 유기산, 헤테로 유기산 등, 공지의 재료를 사용할 수 있고, 특히 유기 실란 화합물이 바람직하다.
유기 실란 화합물로서는, 특별히 한정되지 않지만, 구체적으로는, 페닐트리클로로실란, 나프틸트리클로로실란, 안트릴트리클로로실란, 피레닐트리클로로실란, 페릴레닐트리클로로실란, 코로네닐트리클로로실란, 티오페닐트리클로로실란, 피롤릴트리클로로실란, 피리딜트리클로로실란, 페닐트리메톡시실란, 페닐트리에톡시실란, 나프틸트리메톡시실란, 나프틸트리에톡시실란, 안트릴트리메톡시실란, 안트릴트리에톡시실란, 피레닐트리메톡시실란, 피레닐트리에톡시실란, 티오페닐트리메톡시실란, 티오페닐토리에톡시실란, 페닐메틸트리클로로실란, 페닐에틸트리클로로실란, 페닐프로필트리클로로실란, 페닐부틸트리클로로실란, 페닐헥실트리클로로실란, 페닐옥틸트리클로로실란, 나프틸메틸트리클로로실란, 나프틸에틸트리클로로실란, 안트릴메틸트리클로로실란, 안트릴에틸트리클로로실란, 피레닐메틸트리클로로실란, 피레닐에틸트리클로로실란, 티오페닐메틸트리클로로실란, 티오페닐에틸트리클로로실란, 아미노페닐트리클로로실란, 히드록시페닐트리클로로실란, 클로로페닐트리클로로실란, 디클로로페닐트리클로로실란, 트리클로로페닐트리클로로실란, 브로모페닐트리클로로실란, 플루오로페닐트리클로로실란, 디플루오로페닐트리클로로실란, 트리플루오로페닐트리클로로실란, 테트라플루오로페닐트리클로로실란, 펜타플루오로페닐트리클로로실란, 요오도페닐트리클로로실란, 시아노페닐트리클로로실란 등을 들 수 있다.
배향성층은 바람직하게는 유기 실란 화합물을 포함하는 단분자층 또는 분자의 집합체로 형성되지만, 배향성층의 저항을 고려하면, 배향성층의 막 두께는 10㎚ 이하가 바람직하고, 더욱 바람직하게는 단분자 막이다. 또한 실란 화합물을 포함하는 배향성층은 실란 화합물 중의 관능기와 게이트 절연층 표면이 화학 결합하여 형성된 것도 포함한다. 상기 관능기(예를 들어, 트리클로로실릴기)와 게이트 절연층 표면이 화학적으로 반응함으로써, 치밀하고 견고한 막을 형성할 수 있다. 반응 후의 견고한 막 위에, 미반응의 실란 화합물이 적층되어 있는 경우는, 세정 등을 함으로써, 미반응의 실란 화합물을 제거하고, 상기 관능기와 게이트 절연층 표면이 화학 결합하여 형성된 단분자 막을 얻을 수 있다.
배향성층의 형성 방법으로서는, 특별히 한정되지 않지만, CVD법 등의 기상법이나, 스핀 코트법이나 침지 인상법 등의 액상을 사용한 방법을 들 수 있다.
배향성층을 형성하기 전에, 그 하지가 되는 게이트 절연층 표면을 UV 오존법이나 산소 플라스마법 등의 방법을 사용하여 친수화 처리해도 된다. 이에 의해, 상기 관능기와 게이트 절연층 표면의 화학 반응을 용이하게 할 수 있다.
본 발명에서는, 반도체층에 대하여 게이트 절연층과 반대측에 제2 절연층을 형성해도 된다. 이에 의해, 반도체층을 산소나 수분 등의 외부 환경으로부터 보호할 수 있다.
제2 절연층에 사용되는 재료로서는 특별히 한정되지 않지만, 구체적으로는 산화 실리콘, 알루미나 등의 무기 재료, 폴리이미드나 그의 유도체, 폴리비닐알코올, 폴리비닐클로라이드, 폴리에틸렌테레프탈레이트, 폴리불화비닐리덴, 폴리실록산이나 그의 유도체, 폴리비닐페놀이나 그의 유도체 등의 폴리머 재료, 혹은 무기 재료 분말과 폴리머 재료의 혼합물이나 유기 저분자 재료와 폴리머 재료의 혼합물을 들 수 있다.
이들 중에서도, 잉크젯 등의 도포법으로 제작할 수 있는 폴리머 재료를 사용하는 것이 바람직하다. 특히, 폴리플루오로에틸렌, 폴리노르보르넨, 폴리실록산, 폴리이미드, 폴리스티렌, 폴리카르보네이트 또는 이들의 유도체, 폴리아크릴산 유도체, 폴리메타크릴산 유도체 또는 이들을 포함하는 공중합체를 사용하면, 절연층의 균일성의 관점에서 바람직하다.
제2 절연층의 막 두께는 50㎚ 이상 10㎛ 이하가 바람직하고, 100㎚ 이상 3㎛ 이하가 보다 바람직하다. 제2 절연층은 단층이어도 되고 복수층이어도 된다. 또한, 하나의 층을 복수의 절연성 재료로 형성해도 되고, 복수의 절연성 재료를 적층하여 형성해도 상관없다.
제2 절연층의 형성 방법으로서는, 특별히 한정되지 않고, 저항 가열 증착, 전자선 빔, 스퍼터링, CVD 등 건식의 방법을 사용하는 것도 가능하지만, 제조 비용이나 대면적으로의 적합의 관점에서 도포법을 사용하는 것이 바람직하다. 도포법으로서, 구체적으로는, 스핀 코트법, 블레이드 코트법, 슬릿 다이 코트법, 스크린 인쇄법, 바 코터법, 주형법, 인쇄 전사법, 침지 인상법, 잉크젯법, 드롭 캐스트법 등을 바람직하게 사용할 수 있다. 도막 두께 제어나 배향 제어 등, 얻고자 하는 도막 특성에 따라 도포 방법을 선택할 수 있다.
도포법을 사용하여 제2 절연층을 형성할 때, 제2 절연층에 사용되는 절연 재료를 용해시키는 용매로서는, 특별히 제한되지 않지만,
에틸렌글리골모노메틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노n-부틸에테르, 프로필렌글리콜모노t-부틸에테르, 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜디부틸에테르, 디에틸렌글리콜에틸메틸에테르 등의 에테르류;
에틸렌글리콜모노에틸에테르아세테이트, 프로필렌글리콜모노메틸에테르아세테이트, 프로필아세테이트, 부틸아세테이트, 이소부틸아세테이트, 3-메톡시부틸아세테이트, 3-메틸-3-메톡시부틸아세테이트, 락트산메틸, 락트산에틸, 락트산부틸 등의 에스테르류;
아세톤, 메틸에틸케톤, 메틸프로필케톤, 메틸부틸케톤, 메틸이소부틸케톤, 시클로펜타논, 2-헵타논 등의 케톤류;
부틸알코올, 이소부틸알코올, 펜탄올, 4-메틸-2-펜탄올, 3-메틸-2-부탄올, 3-메틸-3-메톡시부탄올, 디아세톤알코올 등의 알코올류;
톨루엔, 크실렌 등의 방향족 탄화수소류
를 들 수 있다. 이들을 2종 이상 사용해도 된다.
그 중에서도, 1기압에 있어서의 비점이 110℃ 이상 200℃ 이하인 용제를 함유하는 것이 바람직하다. 비점이 110℃ 이상이면, 용액 도포 시에 용제의 휘발이 억제되어, 도포성이 양호해진다. 비점이 200℃ 이하이면, 절연막 중에 잔존하는 용제가 적고, 더 양호한 내열성이나 내약품성을 갖는 절연층이 얻어진다. 또한, 형성한 도막에 대하여, 대기 하, 감압 하 또는 질소나 아르곤 등의 불활성 가스 분위기 하에서 어닐링 처리를 행해도 된다.
형성된 FET는 소스 전극과 드레인 전극 사이에 흐르는 전류를 게이트 전압을 변화시킴으로써 제어할 수 있다. FET의 성능의 지표가 되는 이동도는, 하기의 (a)식을 사용하여 산출할 수 있다.
Figure 112019021046591-pct00009
단 Id는 소스·드레인간의 전류, Vsd는 소스·드레인간의 전압, Vg는 게이트 전압, D는 게이트 절연층의 두께, L은 채널 길이, W는 채널 폭, εr은 게이트 절연층의 비유전율, ε은 진공의 유전율(8.85×10-12F/m)이다.
상기한 방법으로 형성된 FET는 이동도가 높고, 게이트 전극과 소스 전극 및 드레인 전극의 상대 위치가 고정밀도로 제어된 FET가 된다.
<무선 통신 장치>
이어서, 상기한 방법으로 얻어지는 FET를 함유하는 무선 통신 장치의 제조 방법에 대하여 설명한다. 이 방법은 상기한 제조 방법으로 전계 효과형 트랜지스터를 형성하는 공정과, 그 전계 효과형 트랜지스터가 형성되는, 기판의 표면 위에 안테나 패턴을 형성하는 공정을 포함한다. 전계 효과형 트랜지스터와 안테나 패턴의 형성 순서는 상관 없다. 또한, 본 발명에 있어서 안테나란 전파를 송수신하기 위한 것이다.
무선 통신 장치는, 예를 들어 RFID와 같은, 외부의 리더/라이터에 탑재된 안테나로부터 송신되는 반송파를 RFID 태그가 수신함으로써 전기 통신을 행하는 장치이다.
구체적인 동작은, 예를 들어 리더/라이터에 탑재된 안테나로부터 송신된 무선 신호를, RFID 태그의 안테나가 수신하고, RFID 내의 FET가 무선 신호의 커맨드에 따른 동작을 행한다. 그 후, 커맨드에 따른 결과의 회답을 무선 신호로 하여 RFID 태그의 안테나로부터 리더/라이터의 안테나로 송신한다. 또한, 커맨드에 따른 동작은 FET로 구성되는 공지의 복조 회로, 동작 제어 로직 회로, 변조 회로 등에서 행해진다.
무선 통신 장치는 도 4, 도 5에 일례를 나타낸 바와 같이, 안테나 패턴(101)을 형성한 기판(100) 위에, 본 발명의 FET 제조 방법으로 제조된 FET를 포함하는 회로(102)와, 그것과 안테나의 접속 배선(103)을 형성함으로써, 제조할 수 있다.
안테나 재료 및 접속 배선 재료는 도전 재료라면 어느 것이어도 된다. 구체적으로는, 하부 전극 재료와 동일한 것을 들 수 있다. 그 중에서도, 유연성이 증가하고, 굴곡 시에도 밀착성이 좋아 전기적 접속이 양호해지는 점에서, 도전체와 결합제를 함유하는 페이스트 재료가 바람직하다. 안테나 재료 및 접속 배선 재료는 제조 비용 저감의 관점에서 동일 재료인 것이 바람직하다.
안테나 패턴 및 접속 배선 패턴을 형성하는 방법으로서는, 펀칭 날을 사용하여 구리박이나 알루미늄박 등의 금속박을 가공하여 기판에 전사하는 방법, 기판에 부착한 금속박을, 금속박 위에 형성한 레지스트층을 마스크로 하여 에칭하는 방법, 기판에 도전성 페이스트의 패턴을 도포법에 의해 형성하고, 열이나 광에 의해 그 패턴을 경화시키는 방법 등이 있다. 그 중에서도, 제조 비용 저감의 관점에서, 기판에 도전 페이스트를 도포하여 형성하는 방법이 바람직하다.
도포에 의한 형성 방법으로서는, 잉크젯법, 인쇄법, 이온 플레이팅 코팅법, 저항 가열 증착법, 전자선 빔법, 스퍼터링법, 도금법, CVD법 등을 들 수 있다.
또한, 재료로서 도전체와 결합제를 포함하는 페이스트를 사용한 경우는, 스핀 코트법, 블레이드 코트법, 슬릿 다이 코트법, 스크린 인쇄법, 바 코터법, 주형법, 인쇄 전사법, 침지 인상법 등의 공지의 기술을 사용하여, 페이스트를 기판 위에 도포하고, 오븐, 핫 플레이트, 적외선 등을 사용하여 건조를 행하는 방법 등도 들 수 있다. 또한, 상기 방법으로 제작한 도전막을 공지의 포토리소그래피법 등으로 원하는 형상으로 패턴 형성해도 되고, 증착이나 스퍼터링 시에 원하는 형상의 마스크를 통해 패턴 형성해도 된다.
또한, 안테나 패턴 및 접속 배선 패턴은 FET의 하부 전극 및 배선과 동일 재료로 구성되는 것이 바람직하다. 재료 종류가 적어지고, 상기 안테나 패턴 및 접속 배선 패턴과 FET의 하부 전극 및 배선을 동일 공정으로 제작함으로써 제조 공정수를 삭감하여 비용 저감이 가능해지기 때문이다.
안테나 패턴 및 접속 배선 패턴과 FET의 하부 전극 및 배선이 동일 재료로 구성된다는 것은, 안테나 패턴 및 접속 배선 패턴과 FET의 하부 전극 및 배선에 포함되는 원소 중에서 가장 함유 몰 비율이 높은 원소가 동일한 것을 말한다. 안테나 패턴 및 접속 배선 패턴과 FET의 하부 전극 및 배선 중의 원소의 종류와 함유 비율은 X선 광전자 분광(XPS)이나 2차 이온 질량 분석법(SIMS) 등의 원소 분석에 의해, 동정할 수 있다.
안테나 패턴, 접속 배선 패턴, FET의 하부 전극 및 배선이 동일 공정으로 제작되면, 안테나 패턴과 접속 배선 패턴, 접속 배선 패턴과 FET의 하부 전극용 배선의 접속부는 연속상으로 형성된다. 안테나 패턴, 접속 배선 패턴, FET의 하부 전극 및 배선의 밀착성, 제조 비용 저감의 관점에서는, 연속상을 이루도록 형성하는 것이 바람직하다. 안테나 패턴, 접속 배선 패턴, FET의 하부 전극 및 배선 패턴이 연속상이라는 것은, 그들 패턴이 일체화되어 있고 접속부에 접속 계면이 존재하지 않는 것을 말한다. 접속부가 연속상인 것은, 주사형 전자 현미경(SEM)이나 투과형 전자 현미경(TEM) 등으로 접속부의 단면을 관찰함으로써 확인할 수 있다.
안테나 패턴과 접속 배선 패턴, 접속 배선 패턴과 FET의 하부 전극용 배선의 접속부의 폭 및 두께는 임의이다.
실시예
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명한다. 또한, 본 발명은 하기 실시예에 한정되는 것은 아니다. 실시예에 있어서의 각 평가법을 이하의 [1] 내지 [5]에서 설명한다.
[1] 밀착성 평가
도 6을 참조하여 설명한다. FET를 형성한 FET 기판(21)에 대하여, FET를 형성한 면 위의 중앙부에 직경 30㎜의 금속 원기둥(20)을 고정하고, 이 원기둥을 따라, 원기둥의 포위각 0°(샘플이 평면인 상태)인 상태로 두고(도 6의 (a) 참조), 원기둥으로의 포위각이 180°(원기둥으로 접은 상태)가 될 때까지(도 6의 (b) 참조), 절곡 동작을 행하였다. 내굴곡성은, 굽힘 동작 전후의 FET의 하부 전극, 상부 전극 및 안테나 패턴을 광학 현미경으로 관찰하고, 이하의 기준으로 평가를 행하였다.
A(양호): 절곡 동작을 500회 반복해도 하부 전극, 상부 전극 및 안테나 패턴에 벗겨짐, 절결이 보이지 않는다.
B(가능): 절곡 동작을 100회 반복해도 하부 전극, 상부 전극 및 안테나 패턴에 벗겨짐, 절결이 보이지 않는다.
C(불가): 절곡 동작의 반복이 100회 미만에서, 하부 전극, 상부 전극 및 안테나 패턴의 적어도 일부에 벗겨짐, 절결이 보였다.
[2] 게이트 전극과 소스·드레인 전극의 위치 어긋남 평가
도 7, 8을 참조하여 설명한다. 형성한 FET에 대하여, 임의의 20소자의 단면을 주사형 전자 현미경(SEM)을 사용하여 관찰하고, 게이트 전극(2)과 소스 전극(5) 또는 드레인 전극(6)의 겹침부의 길이 X를 각 소자에서 측정했다. 20개의 소자의 X의 평균값을 구했다.
[3] FET의 이동도의 평가
FET의 게이트 전압(Vg)을 바꾸었을 때의 소스·드레인간 전류(Id)-소스·드레인간 전압(Vsd) 특성을 측정했다. 측정에는 반도체 특성 평가 시스템 4200-SCS형(케이슬리 인스트루먼츠(주)제)을 사용하여, 대기 하에서 측정했다. Vg=+20V 내지 -20V로 변화시켰을 때의 Vsd=-5V에 있어서의 Id의 값의 변화로부터 이동도를 구했다.
[4] FET의 히스테리시스의 평가
FET의 게이트 전압(Vg)을 바꾸었을 때의 소스·드레인간 전류(Id)-소스·드레인간 전압(Vsd) 특성을 측정하고, Vg를 정으로부터 부로 인가했을 때의 Id=10- 8A에 있어서의 게이트 전압 Vg1과, Vg를 부로부터 정으로 인가했을 때의 Id=10-8A에 있어서의 게이트 전압 Vg2의 차의 절댓값 |Vg1-Vg2|으로부터 히스테리시스를 구했다.
[5] 표면 조도의 측정
소스 전극 및 드레인 전극의 표면 조도를 측정했다. 측정에는, 표면 형상 측정 장치(서프콤 1400 도쿄 세이미츠(주)제)를 사용하여, 소스 전극 및 드레인 전극의 표면 위의 조도 곡선을 취득했다. 취득한 조도 곡선을, 주사 방향으로 1㎜만을 발취하고, 이 발취 부분의, 높이 방향의 평균선을 기준으로 하여, 가장 높은 피크 정상으로부터 높은 순으로 5번째까지의 피크 정상의 피크 높이의 평균과, 가장 낮은 밸리 바닥으로부터 낮은 순으로 5번째까지의 밸리 바닥의 밸리 깊이의 절댓값의 평균값의 합을 10점 평균 조도 Rz로 했다.
합성예 1; 화합물 P1(감광성 유기 성분)
공중합 비율(질량 기준): 에틸아크릴레이트(이하, 「EA」)/메타크릴산2-에틸헥실(이하, 「2-EHMA」)/스티렌(이하, 「St」)/글리시딜메타크릴레이트(이하, 「GMA」)/아크릴산(이하, 「AA」)=20/40/20/5/15.
질소 분위기의 반응 용기 중에, 150g의 디에틸렌글리콜모노에틸에테르아세테이트(이하, 「DMEA」)를 투입하고, 오일 배스를 사용하여 80℃까지 승온했다. 이것에, 20g의 EA, 40g의 2-EHMA, 20g의 St, 15g의 AA, 0.8g의 2,2'-아조비스이소부티로니트릴 및 10g의 DMEA를 포함하는 혼합물을, 1시간에 걸쳐 적하했다. 적하 종료 후, 다시 6시간 중합 반응을 행하였다. 그 후, 1g의 히드로퀴논모노메틸에테르를 첨가하고, 중합 반응을 정지했다. 계속해서, 5g의 GMA, 1g의 트리에틸벤질암모늄클로라이드 및 10g의 DMEA를 포함하는 혼합물을, 0.5시간에 걸쳐 적하했다. 적하 종료 후, 다시 2시간 부가 반응을 행하였다. 얻어진 반응 용액을 메탄올로 정제함으로써 미반응 불순물을 제거하고, 다시 24시간 진공 건조함으로써, 화합물 P1을 얻었다.
합성예 2; 화합물 P2(감광성 유기 성분)
공중합 비율(질량 기준): 2관능 에폭시아크릴레이트 모노머(에폭시에스테르 3002A; 교에샤 가가쿠(주)제)/2관능 에폭시아크릴레이트 모노머(에폭시에스테르 70PA; 교에샤 가가쿠(주)제)/GMA/St/AA=20/40/5/20/15.
질소 분위기의 반응 용기 중에, 150g의 디에틸렌글리콜모노에틸에테르아세테이트(이하, 「DMEA」)를 투입하고, 오일 배스를 사용하여 80℃까지 승온했다. 이것에, 20g의 에폭시에스테르 3002A, 40g의 에폭시에스테르 70PA, 20g의 St, 15g의 AA, 0.8g의 2,2'-아조비스이소부티로니트릴 및 10g의 DMEA를 포함하는 혼합물을, 1시간에 걸쳐 적하했다. 적하 종료 후, 다시 6시간 중합 반응을 행하였다. 그 후, 1g의 히드로퀴논모노메틸에테르를 첨가하고, 중합 반응을 정지했다. 계속해서, 5g의 GMA, 1g의 트리에틸벤질암모늄클로라이드 및 10g의 DMEA를 포함하는 혼합물을, 0.5시간에 걸쳐 적하했다. 적하 종료 후, 다시 2시간 부가 반응을 행하였다. 얻어진 반응 용액을 메탄올로 정제함으로써 미반응 불순물을 제거하고, 다시 24시간 진공 건조함으로써, 화합물 P2를 얻었다.
합성예 3; 화합물 P3(감광성 유기 성분)
화합물 P2의 우레탄 변성 화합물
질소 분위기의 반응 용기 중에, 100g의 디에틸렌글리콜모노에틸에테르아세테이트(이하, 「DMEA」)를 투입하고, 오일 배스를 사용하여 80℃까지 승온했다. 이것에, 감광성 성분 P2를 10g, 3.5g의 n-헥실이소시아네이트 및 10g의 DMEA를 포함하는 혼합물을, 1시간에 걸쳐 적하했다. 적하 종료 후, 다시 3시간 반응을 행하였다. 얻어진 반응 용액을 메탄올로 정제함으로써 미반응 불순물을 제거하고, 다시 24시간 진공 건조함으로써, 우레탄 결합을 갖는 화합물 P3을 얻었다.
제조예 1; 감광성 페이스트 A
100ml 클린 보틀에, 상기에 의해 얻어진 화합물 P1을 16g, 화합물 P3을 4g, 광중합 개시제 OXE-01(BASF 재팬 가부시키가이샤제) 4g, 산 발생제 SI-110(산신 가가쿠 고교 가부시키가이샤제)을 0.6g, γ-부티로락톤(미츠비시 가스 가가쿠 가부시키가이샤제)을 10g 넣고, 자전-공전 진공 믹서 "아와토리 렌타로"(등록 상표)(ARE-310; (주)신키제)로 혼합하여, 감광성 수지 용액 34.6g(고형분 78.5질량%)을 얻었다. 얻어진 감광성 수지 용액 8.0g과 평균 입자 직경 2㎛의 Ag 입자 42.0g을 혼합하고, 3개 롤러 "EXAKT M-50"(상품명, EXAKT사제)을 사용하여 혼련하여, 50g의 감광성 페이스트 A를 얻었다.
제조예 2; 감광성 페이스트 B
평균 입자 직경 0.2㎛의 Ag 입자를 사용한 것 이외는, 조정예 1과 동일한 방법으로, 감광성 페이스트 B를 얻었다.
제조예 3; 감광성 페이스트 C
화합물 P1을 20g 사용하고, 화합물 P3을 사용하지 않는 것 이외는, 조정예 2와 동일한 방법으로, 감광성 페이스트 C를 얻었다.
제조예 4; 감광성 페이스트 D
γ-부티로락톤을 40g 사용한 것 이외는, 조정예 2와 동일한 방법으로, 감광성 페이스트 D를 얻었다.
Figure 112019021046591-pct00010
실시예 1
(1) 반도체 용액의 제작
폴리-3-헥실티오펜(알드리치사제, 위치 규칙성, 수 평균 분자량(Mn): 13000, 이하 P3HT라고 함) 0.10g을 클로로포름 5ml가 있는 플라스크 중에 더하고, 초음파 세정기(이우치 세이에이도(주)제 US-2, 출력 120W) 중에서 초음파 교반함으로써 P3HT의 클로로포름 용액을 얻었다. 계속해서 이 용액을 스포이트에 취하여, 메탄올 20ml와 0.1 규정 염산 10ml의 혼합 용액 중에 0.5ml씩 적하하고, 재침전을 행하였다. 고체가 된 P3HT를 0.1㎛ 구멍 직경의 멤브레인 필터(PTFE사제: 4불화에틸렌)에 의해 여과 분리 포집하고, 메탄올로 잘 헹군 후, 진공 건조에 의해 용매를 제거했다. 한번 더 용해와 재침전을 더 행하여, 90㎎의 재침전 P3HT를 얻었다.
이어서, CNT1(CNI사제, 단층 CNT, 순도 95%) 1.5㎎과, 상기 P3HT 1.5㎎을 15ml의 클로로포름 중에 더하고, 빙냉하면서 초음파 호모지나이저(도쿄 리카 기카이(주)제 VCX-500)를 사용하여 출력 250W로 30분간 초음파 교반했다. 초음파 조사를 30분 행한 시점에서 한번 조사를 정지하고, P3HT를 1.5㎎ 추가하고, 다시 1분간 초음파 조사함으로써, CNT 분산액 A(용매에 대한 CNT 복합체 농도 0.1g/l)를 얻었다.
이어서, 반도체층(7)을 형성하기 위한 반도체 용액의 제작을 행하였다. 상기 CNT 분산액 A를 멤브레인 필터(구멍 직경 10㎛, 직경 25㎜, 밀리포어사제 옴니포어 멤브레인)를 사용하여 여과를 행하여, 길이 10㎛ 이상의 CNT 복합체를 제거했다. 얻어진 여과액 5ml에 디클로로벤젠 45ml를 더하여, 반도체 용액 A(용매에 대한 CNT 복합체 농도 0.01g/l)로 했다.
(2) 게이트 절연층 재료의 제작
메틸트리메톡시실란(이하, MTMSi라고 함) 61.29g(0.45몰), β(3,4-에폭시시클로헥실)에틸트리메톡시실란(이하, β-EpETMSi라고 함) 12.31g(0.05몰) 및 페닐트리메톡시실란(이하, PhTMSi라고 함) 99.15g(0.5몰)을 프로필렌글리콜모노부틸에테르(비점 170℃) 203.36g에 용해하고, 이것에, 물 54.90g, 인산 0.864g을 교반하면서 더했다. 얻어진 용액을 배스 온도 105℃에서 2시간 가열하여, 내온을 90℃까지 높이고, 주로 부생하는 메탄올을 포함하는 성분을 유출시켰다. 계속해서 배스 온도 130℃에서 2.0시간 가열하여, 내온을 118℃까지 높이고, 주로 물이 프로필렌글리콜모노부틸에테르를 포함하는 성분을 유출시킨 후, 실온까지 냉각하여, 고형분 농도 26.0질량%의 게이트 절연층 재료 A를 얻었다.
얻어진 게이트 절연층 재료 A를 50g 측량하고, 프로필렌글리콜모노부틸에테르(비점 170℃, 이하 PGMB라고 함) 16.6g을 혼합하고, 실온에서 2시간 교반하여, 게이트 절연층 재료 B(고형분 농도 19.5질량%)를 얻었다.
(3) FET의 제작
도 1에 나타낸 바와 같이 FET의 제작을 행하였다. PET 기판(막 두께 50㎛) 위에, 감광성 페이스트 A를 스크린 인쇄로 도포하고, 건조 오븐에서 100℃, 10분 프리베이크를 행하였다. 그 후, 노광 장치 "PEM-8M"(상품명, 유니온 고가쿠(주)제)을 사용하여 노광량 70mJ/㎠(파장 365㎚ 환산)로 전체 선노광을 행하고, 0.5% Na2CO3 용액으로 30초간 침지 현상을 행하고, 초순수로 린스 후, 건조 오븐에서 140℃, 30분간 큐어를 행하여, 기판 위에 게이트 전극을 제작했다.
이어서 상기 (2)에 기재된 방법으로 제작한 게이트 절연층 재료 B를 상기 게이트 전극이 형성된 PET 기판 위에 스핀 코트(800rpm×20초)하고, 120℃에서 5분간 열처리 후, 다시 게이트 절연층 재료 B를 스핀 코트(800rpm×20초)하고, 질소 기류 하 200℃에서 30분간 열처리함으로써, 막 두께 400㎚의 게이트 절연층을 형성했다.
이어서 게이트 절연층 위에, 감광성 페이스트 A를 스크린 인쇄로 도포하고, 건조 오븐에서 100℃, 10분 프리베이크를 행하였다. 그 후, 노광 장치 "PEM-8M"을 사용하여, 기판 이면측으로부터 노광량 70mJ/㎠(파장 365㎚ 환산)로 전체 선노광을 행하고, 0.5% Na2CO3 용액으로 30초간 침지 현상을 행하고, 초순수로 린스 후, 건조 오븐에서 140℃, 30분간 큐어를 행하여, 게이트 절연층 위에 소스 전극 및 드레인 전극을 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I를, 분광 광도계(U-4100, HITACHI제)를 사용하여 365㎚ 대로 측정하고, 식 (a)의 관계를 만족시키는지 여부를 조사한바, -LOG10(I/I0)=2.9이고, 만족시키고 있었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.2㎛였다.
이어서 상기 (1)에 기재된 방법으로 제작한 반도체 용액 A를, 상기 소스 전극 및 드레인 전극 사이에 잉크젯 장치(클러스터 테크놀로지(주)제)를 사용하여 400pl 적하하고, 핫 플레이트 위에서 질소 기류 하, 150℃에서 30분의 열처리를 행하여, 반도체층을 형성하고, FET를 얻었다. 소스 전극과 드레인 전극의 간격은 20㎛였다.
얻어진 FET에 대하여, [1] 내지 [3]에 기재된 방법으로 밀착성 평가, 게이트 전극과 소스·드레인 전극의 위치 어긋남 평가 및 FET의 이동도의 평가를 행하였다.
게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.5㎛였다. 이동도는 0.6㎠/V·sec, 히스테리시스는 19.1V였다.
실시예 2
(1) FET의 제작
게이트 전극의 형성에 감광성 페이스트 B, 소스 전극 및 드레인 전극의 형성에 감광성 페이스트 B를 사용한 것 이외는 실시예 1과 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.1이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.1㎛였다.
제작한 FET를 실시예 1과 마찬가지로 평가한바, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.2㎛였다. FET의 이동도는 0.6㎠/V·sec, 히스테리시스는 18.3V였다.
실시예 3
(1) 게이트 절연층 재료의 제작
게이트 절연층 재료 A를 10g 칭량하고, 알루미늄비스(에틸아세토아세테이트)모노(2,4-펜탄디오네이트)(상품명 「알루미늄킬레이트D」, 가와켄 파인케미컬(주)제, 이하 알루미늄킬레이트D라고 함) 13g과 프로필렌글리콜모노에틸에테르아세테이트(비점: 146℃, 알드리치사제, 이하, PGMEA라고 함) 42g을 혼합하고, 실온에서 2시간 교반하여, 게이트 절연층 재료 C(고형분 농도 24중량%)를 얻었다. 본 용액 중의 상기 폴리실록산의 함유량은 알루미늄킬레이트D 100중량부에 대하여 20중량부였다. 상기 게이트 절연층 재료 C를 대기 중, 실온에서 보존한바, 1개월이 지나도 석출물은 관찰되지 않고 안정되었다.
(2) FET의 제작
게이트 절연층 재료 B 대신에 게이트 절연층 재료 C를 사용한 것 이외는, 실시예 2와 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=2.8이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.1㎛였다.
제작한 FET를 실시예 1과 마찬가지로 평가한바, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.2㎛였다. FET의 이동도는 0.8㎠/V·sec, 히스테리시스는 11.8V였다.
실시예 4
(1) FET의 제작
게이트 전극의 형성에 감광성 페이스트 C, 소스 전극 및 드레인 전극의 형성에 감광성 페이스트 C를 사용한 것 이외는 실시예 4와 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=2.3이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.3㎛였다.
제작한 FET를 실시예 1과 마찬가지로 평가한바, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 B, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.5㎛였다. FET의 이동도는 0.7㎠/V·sec, 히스테리시스는 12.8V였다.
실시예 5
(1) 게이트 절연층 재료의 제작
MTMSi 34.1g(0.25몰), PhTMSi 99.2g(0.5몰) 및 디메틸디메톡시실란(이하 DMDMSi라고 함) 30.1g(0.25몰)을 사용한 것 이외는, 실시예 1과 마찬가지로 하여 게이트 절연층 재료를 합성하여, 고형분 농도 26.5중량%의 게이트 절연층 재료 D를 얻었다.
얻어진 게이트 절연층 재료 D를 50.0g 칭량하고, PGMB 16.0g을 혼합하고, 실온에서 2시간 교반하여, 게이트 절연층 재료 E를 얻었다.
(2) FET의 제작
게이트 절연층 재료 B 대신에 게이트 절연층 재료 E를 사용한 것 이외는, 실시예 2와 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.1이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.1㎛였다.
제작한 FET를 실시예 1과 마찬가지로 평가한바, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.4㎛였다. FET의 이동도는 0.3㎠/V·sec, 히스테리시스는 18.1V였다.
실시예 6
(1) 게이트 절연층 재료의 제작
폴리비닐페놀(알드리치사제, 중량 평균 분자량(Mw): 20000, 이하 PVP라고 함), 폴리멜라민코포름알데히드(알드리치사제, 수 평균 분자량(Mn): 432, 이하 PMF라고 함) 및 PGMEA를, PVP:PMF:PGMEA=10:5:100의 중량비로 혼합하고, 게이트 절연층 재료 F로 했다.
(2) FET의 제작
게이트 절연층 재료 B 대신에 게이트 절연층 재료 F를 사용한 것 이외는, 실시예 2와 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=2.9였다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.1㎛였다.
제작한 FET를 실시예 1과 마찬가지로 평가한바, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.4㎛였다. FET의 이동도는 0.2㎠/V·sec, 히스테리시스는 21.9V였다.
실시예 7
(1) 반도체 용액의 제작
CNT1을 1.5㎎과, 도데실 황산나트륨((주)와코 준야쿠 고교제) 1.5㎎을 30ml의 수중에 더하고, 빙냉하면서 초음파 호모지나이저를 사용하여 출력 250W로 3시간 초음파 교반하여, CNT 복합체 분산액 B(용매에 대한 CNT 복합체 농도 0.05g/l)를 얻었다. 얻어진 CNT 복합체 분산액 B를 원심 분리기(히타치 고키(주)제 CT15E)를 사용하여, 21000G로 30분간 원심 분리한 후, 상청의 80체적%를 취출함으로써 반도체 용액 B를 얻었다.
(2) FET의 제작
반도체 용액 A 대신에 반도체 용액 B를 사용한 것 이외는, 실시예 2와 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.3이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.0㎛였다.
제작한 FET를 실시예 1과 마찬가지로 평가한바, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.1㎛였다. FET의 이동도는 0.1㎠/V·sec, 히스테리시스는 17.6V였다.
실시예 8
(1) RFID의 제작
PET 기판(막 두께 50㎛) 위에, 감광성 페이스트 B를 스크린 인쇄로 도포하고, 건조 오븐에서 100℃, 10분 프리베이크를 행하였다. 그 후, 노광 장치 "PEM-8M"(상품명, 유니온 고가쿠(주)제)을 사용하여 노광량 70mJ/㎠(파장 365㎚ 환산)로 전체 선노광을 행하고, 0.5% Na2CO3 용액으로 30초간 침지 현상을 행하고, 초순수로 린스 후, 건조 오븐에서 140℃, 30분간 큐어를 행하여, 기판 위에 안테나 패턴 및 접속 배선 패턴, 게이트 전극, 배선을 제작했다. 그 후에는 실시예 2와 마찬가지로 FET를 제작하고, RFID를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.2였다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.1㎛였다. 얻어진 RFID는 안테나와 FET로 구성되는 회로의 도통이 있고, RFID로서 동작하는 것을 확인했다.
제작한 FET를 실시예 1과 마찬가지로 평가한바, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.3㎛였다. FET의 이동도는 0.8㎠/V·sec, 히스테리시스는 10.9V였다. 또한, 안테나 패턴에 대하여, [1]에 기재된 방법으로 밀착성을 평가한바, 평가 결과는 A였다.
실시예 9
(1) FET의 제작
도 2에 나타낸 바와 같이 FET의 제작을 행하였다. PET 기판(막 두께 50㎛) 위에, 감광성 페이스트 B를 스크린 인쇄로 도포하고, 건조 오븐에서 100℃, 10분 프리베이크를 행하였다. 그 후, 노광 장치 "PEM-8M"(상품명, 유니온 고가쿠(주)제)을 사용하여 노광량 70mJ/㎠(파장 365㎚ 환산)로 전체 선노광을 행하고, 0.5% Na2CO3 용액으로 30초간 침지 현상을 행하고, 초순수로 린스 후, 건조 오븐에서 140℃, 30분간 큐어를 행하여, 기판 위에 소스 전극 및 드레인 전극을 제작했다.
이어서 반도체 용액 A를, 상기 소스 전극·드레인 전극간에 잉크젯 장치(클러스터 테크놀로지(주)제)를 사용하여 400pl 적하하고, 핫 플레이트 위에서 질소 기류 하, 150℃에서 30분의 열처리를 행하여, 반도체층을 형성했다.
이어서 게이트 절연층 재료 C를 상기 소스 전극 및 드레인 전극과 반도체층이 형성된 PET 기판 위에 스핀 코트(800rpm×20초)하고, 120℃에서 5분간 열처리 후, 다시 게이트 절연층 재료 C를 스핀 코트(800rpm×20초)하고, 질소 기류 하 200℃에서 30분간 열처리함으로써, 막 두께 400㎚의 게이트 절연층을 형성했다.
이어서 게이트 절연층 위에, 감광성 페이스트 B를 스크린 인쇄로 도포하고, 건조 오븐에서 100℃, 10분 프리베이크를 행하였다. 그 후, 노광 장치 "PEM-8M"을 사용하여, 기판 이면측으로부터 노광량 70mJ/㎠(파장 365㎚ 환산)로 전체 선노광을 행하고, 0.5% Na2CO3 용액으로 30초간 침지 현상을 행하고, 초순수로 린스 후, 건조 오븐에서 140℃, 30분간 큐어를 행하여, 게이트 절연층 위에 게이트 전극을 형성하고, FET를 얻었다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 소스 전극/드레인 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.0이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.1㎛, 소스 전극과 드레인 전극의 간격은 20㎛였다.
밀착성 평가에서는, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A였다. 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.2㎛였다. 또한 FET의 이동도는 0.7㎠/V·sec, 히스테리시스는 10.1V였다.
실시예 10
(1) FET의 제작
PET 기판(막 두께 50㎛) 위에, 감광성 페이스트 D를 스크린 인쇄로 도포하고, 건조 오븐에서 100℃, 10분 프리베이크를 행하였다. 그 후, 노광 장치 "PEM-8M"(상품명, 유니온 고가쿠(주)제)을 사용하여 노광량 70mJ/㎠(파장 365㎚ 환산)로 전체 선노광을 행하고, 0.5% Na2CO3 용액으로 30초간 침지 현상을 행하고, 초순수로 린스 후, 건조 오븐에서 140℃, 30분간 큐어를 행하여, 기판 위에 막 두께 210㎚의 게이트 전극을 제작했다. 그 이외는, 실시예 2와 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=1.7이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.0㎛, 소스 전극과 드레인 전극의 간격은 16㎛였다.
밀착성 평가에서는, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A였다. 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 1.9㎛였다. 또한 FET의 이동도는 0.4㎠/V·sec, 히스테리시스는 11.7V였다.
실시예 11
(1) FET의 제작
PET 기판(막 두께 342㎛) 위에, FET를 형성한 것 이외는, 실시예 2와 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.2였다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.1㎛, 소스 전극과 드레인 전극의 간격은 18㎛였다.
밀착성 평가에서는, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A였다. 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 1.5㎛였다. 또한 FET의 이동도는 0.7㎠/V·sec, 히스테리시스는 10.1V였다.
실시예 12
(1) FET의 제작
PET 기판(막 두께 188㎛) 위에, FET를 형성한 것 이외는, 실시예 2와 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.1이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.1㎛, 소스 전극과 드레인 전극의 간격은 19㎛였다.
밀착성 평가에서는, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A였다. 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.9㎛였다. 또한 FET의 이동도는 0.8㎠/V·sec, 히스테리시스는 10.6V였다.
실시예 13
(1) FET의 제작
게이트 절연층 재료 C를 게이트 전극이 형성된 PET 기판 위에 스핀 코트(500rpm×20초)하고, 120℃에서 5분간 열처리 후, 다시 게이트 절연층 재료 C를 스핀 코트(500rpm×20초)하고, 질소 기류 하 200℃에서 30분간 열처리함으로써, 막 두께 1100㎚의 게이트 절연층을 형성한 것 이외는, 실시예 2와 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.2였다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.0㎛, 소스 전극과 드레인 전극의 간격은 17㎛였다.
밀착성 평가에서는, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A였다. 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 1.6㎛였다. 또한 FET의 이동도는 0.7㎠/V·sec, 히스테리시스는 10.2V였다.
실시예 14
(1) FET의 제작
도 1에 나타낸 바와 같이 FET의 제작을 행하였다. PET 기판(막 두께 50㎛) 위에, 감광성 페이스트 B를 스크린 인쇄로 도포하고, 건조 오븐에서 100℃, 10분 프리베이크를 행하였다. 그 후, 노광 장치 "PEM-8M"(상품명, 유니온 고가쿠(주)제)을 사용하여 노광량 70mJ/㎠(파장 365㎚ 환산)로 전체 선노광을 행하고, 0.5% Na2CO3 용액으로 30초간 침지 현상을 행하고, 초순수로 린스 후, 건조 오븐에서 140℃, 30분간 큐어를 행하여, 기판 위에 게이트 전극을 제작했다.
이어서 상기 (2)에 기재된 방법으로 제작한 게이트 절연층 재료 B를 상기 게이트 전극이 형성된 PET 기판 위에 스핀 코트(800rpm×20초)하고, 120℃에서 5분간 열처리 후, 다시 게이트 절연층 재료 B를 스핀 코트(800rpm×20초)하고, 질소 기류 하 200℃에서 30분간 열처리함으로써, 막 두께 400㎚의 게이트 절연층을 형성했다.
이어서 게이트 절연층 위에, 감광성 페이스트 B를 스크린 인쇄로 도포하고, 건조 오븐에서 100℃, 10분 프리베이크를 행하였다. 그 후, 노광 장치 "PEM-8M"을 사용하여, 기판 이면측으로부터 노광량 70mJ/㎠(파장 365㎚ 환산)로 전체 선노광을 행하였다. 이어서 기판 표면측으로부터 노광량 30mJ/㎠(파장 365㎚ 환산)로 전체 선노광을 행하였다. 이어서, 0.5% Na2CO3 용액으로 30초간 침지 현상을 행하고, 초순수로 린스 후, 건조 오븐에서 140℃, 30분간 큐어를 행하여, 게이트 절연층 위에 소스 전극 및 드레인 전극을 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.1이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 0.2㎛, 소스 전극과 드레인 전극의 간격은 20㎛였다.
이어서 상기 (1)에 기재된 방법으로 제작한 반도체 용액 A를, 상기 소스 전극 및 드레인 전극 사이에 잉크젯 장치(클러스터 테크놀로지(주)제)를 사용하여 400pl 적하하고, 핫 플레이트 위에서 질소 기류 하, 150℃에서 30분의 열처리를 행하고, 반도체층을 형성하여, FET를 얻었다. 소스 전극과 드레인 전극의 간격은 20㎛였다.
게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.5㎛였다. 이동도는 1.1㎠/V·sec, 히스테리시스는 10.1V였다.
실시예 15
(1) 게이트 절연층 재료의 제작
3-트리메톡시실릴프로필숙신산 무수물(이하, SucSi라고 함) 13.12g(0.05몰), 3-아크릴옥시프로필트리메톡시실란(이하, AcrSi라고 함) 93.73g(0.40몰) 및 PhTMSi 109.06g(0.55몰)을 PGMEA 215.91g에 용해하고, 이것에, 물 54.90g, 인산 0.864g을 교반하면서 더했다. 얻어진 용액을 배스 온도 105℃에서 2시간 가열하여, 내온을 90℃까지 높이고, 주로 부생하는 메탄올을 포함하는 성분을 유출시켰다. 이어서 배스 온도 130℃에서 2.0시간 가열하여, 내온을 118℃까지 높이고, 주로 물이 PGMEA를 포함하는 성분을 유출시킨 후, 실온까지 냉각하여, 고형분 농도 26.0중량%의 게이트 절연층 재료 G를 얻었다. 얻어진 게이트 절연층 재료 G를 10g 칭량하고, PGMEA 0.83g을 혼합하고, 실온에서 2시간 교반하여, 게이트 절연층 재료 H(고형분 농도 24중량%)를 얻었다.
(2) FET의 제작
게이트 절연층 재료 B 대신에 게이트 절연층 재료 H를 사용한 것 이외는, 실시예 14와 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.3이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 0.3㎛, 소스 전극과 드레인 전극의 간격은 20㎛였다.
제작한 FET를 실시예 1과 마찬가지로 평가한바, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.3㎛였다. FET의 이동도는 1.2㎠/V·sec, 히스테리시스는 5.8V였다.
실시예 16
(1) FET의 제작
저항 가열법에 의해, 마스크를 통해 Al을 150㎚의 두께로 진공 증착하여, PET 기판(막 두께 50㎛) 위에 게이트 전극을 제작한 것 이외는, 실시예 14와 마찬가지로 FET를 제작했다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.6이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 0.2㎛, 소스 전극과 드레인 전극의 간격은 20㎛였다.
제작한 FET를 실시예 1과 마찬가지로 평가한바, 게이트 전극의 밀착성 평가는 B, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.4㎛였다. FET의 이동도는 1.1cm2/V·sec, 히스테리시스는 9.8V였다.
비교예 1
(1) FET의 제작
도 1에 나타낸 바와 같이 FET의 제작을 행하였다. 유리제의 기판(막 두께 0.7㎜) 위에, 저항 가열법에 의해, 마스크를 통해 Al을 150㎚의 두께로 진공 증착하여, 기판 위에 게이트 전극을 제작했다.
이어서 게이트 절연층 재료 C를 상기 게이트 전극이 형성된 기판 위에 스핀 코트(800rpm×20초)하고, 120℃에서 5분간 열처리 후, 다시 게이트 절연층 재료 C를 스핀 코트(800rpm×20초)하고, 질소 기류 하 200℃에서 30분간 열처리함으로써, 막 두께 400㎚의 게이트 절연층을 형성했다.
이어서 게이트 절연층 위에, 저항 가열법에 의해, 금을 50㎚의 두께가 되도록 진공 증착하고, 그 위에 포토레지스트(상품명 「LC100-10cP」, 롬 앤드 하스(주)제)를 스핀 코트(1000rpm×20초)하고, 100℃에서 10분간 가열 건조했다.
제작한 포토레지스트막을 패럴렐 라이트 마스크 얼라이너(캐논(주)제 PLA-501F)를 사용하여, 마스크를 통해 패턴 노광한 후, 자동 현상 장치(다키자와 산교(주)제 AD-2000)를 사용하여 2.38질량% 수산화테트라메틸암모늄 수용액인 ELM-D(상품명, 미츠비시 가스 가가쿠(주)제)를 사용하여 70초간 샤워 현상하고, 계속해서 물로 30초간 세정했다. 그 후, 에칭액 AURUM-302(상품명, 간토 가가쿠(주)제)를 사용하여 5분간 에칭 처리한 후, 물로 30초간 세정했다. AZ리무버100(상품명, AZ일렉트로닉 머티리얼즈(주)제)에 5분간 침지하여 레지스트를 박리하고, 물로 30초간 세정 후, 120℃에서 20분간 가열 건조함으로써 소스 전극 및 드레인 전극을 형성했다. 소스 전극과 드레인 전극의 간격은 20㎛였다.
이어서 반도체 용액 A를, 상기 소스 전극·드레인 전극간에 잉크젯 장치(클러스터 테크놀로지(주)제)를 사용하여 400pl 적하하고, 핫 플레이트 위에서 질소 기류 하, 150℃에서 30분의 열처리를 행하여, 반도체층을 형성하고, FET를 얻었다.
제작한 FET를 실시예 1과 마찬가지로 평가한바, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 C, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 5.3㎛였다. 또한 FET의 이동도는 0.04㎠/V·sec, 히스테리시스는 11.9V였다.
비교예 2
(1) FET의 제작
도 1에 나타낸 바와 같이 FET의 제작을 행하였다. PET 기판(막 두께 50㎛) 위에, 감광성 페이스트 B를 스크린 인쇄로 도포하고, 건조 오븐에서 100℃, 10분 프리베이크를 행하였다. 그 후, 노광 장치 "PEM-8M"(상품명, 유니온 고가쿠(주)제)을 사용하여 노광량 70mJ/㎠(파장 365㎚ 환산)로 전체 선노광을 행하고, 0.5% Na2CO3 용액으로 30초간 침지 현상을 행하고, 초순수로 린스 후, 건조 오븐에서 140℃, 30분간 큐어를 행하여, 기판 위에 게이트 전극을 제작했다.
이어서 게이트 절연층 재료 C를 상기 게이트 전극이 형성된 기판 위에 스핀 코트(800rpm×20초)하고, 120℃에서 5분간 열처리 후, 다시 게이트 절연층 재료 C를 스핀 코트(800rpm×20초)하고, 질소 기류 하 200℃에서 30분간 열처리함으로써, 막 두께 400㎚의 게이트 절연층을 형성했다.
이어서 반도체 용액 A를, 게이트 절연층 위에 잉크젯 장치(클러스터 테크놀로지(주)제)를 사용하여 400pl 적하하고, 핫 플레이트 위에서 질소 기류 하, 150℃에서 30분의 열처리를 행하여, 반도체층을 형성했다.
이어서 게이트 절연층 위에 반도체층을 덮도록, 감광성 페이스트 B를 스크린 인쇄로 도포하고, 건조 오븐에서 100℃, 10분 프리베이크를 행하였다. 그 후, 노광 장치 "PEM-8M"을 사용하여, 기판 이면측으로부터 노광량 70mJ/㎠(파장 365㎚ 환산)로 전체 선노광을 행하고, 0.5% Na2CO3 용액으로 30초간 침지 현상을 행하고, 초순수로 린스 후, 건조 오븐에서 140℃, 30분간 큐어를 행하여, 게이트 절연층 위에 소스 전극·드레인 전극을 제작하고, FET를 얻었다. 그때, 기판 이면측으로부터 노광하는 노광광의 강도 I0과, 기판, 기판 표면 위에 형성된 게이트 전극 및 게이트 절연층을 투과한 광의 강도 I의 관계는 -LOG10(I/I0)=3.1이었다. 또한, 소스 전극 및 드레인 전극의 10점 평균 조도 Rz는 1.2㎛, 소스 전극과 드레인 전극의 간격은 20㎛였다.
반도체층 위의 감광성 페이스트 B의 현상 잔사를 일부에 확인할 수 있었다. 또한, 제작한 FET를 실시예 1과 마찬가지로 평가한바, 게이트 전극, 소스 전극 및 드레인 전극의 밀착성 평가 결과는 A, 게이트 전극과 소스·드레인 전극의 위치 어긋남 X의 평균값은 0.3㎛였다. 또한 FET의 이동도는 0.05㎠/V·sec, 히스테리시스는 13.1V였다.
Figure 112019021046591-pct00011
Figure 112019021046591-pct00012
1 : 기판
2 : 게이트 전극
3 : 게이트 절연층
4 : 도전막
5 : 소스 전극
6 : 드레인 전극
7 : 반도체층
8 : 게이트 전극용 배선
9 : 소스·전극용 배선
10 : 드레인 전극용 배선
20 : 금속 원기둥
21 : FET 기판
100 : 기판
101 : 안테나 패턴
102 : 회로
103 : 접속 배선

Claims (18)

  1. 기판의 표면 위에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 위에 게이트 절연층을 형성하는 공정과, 상기 게이트 절연층 위에 도전체와 감광성 유기 성분을 함유하는 도전막을 도포법에 의해 형성하는 공정과, 상기 기판의 이면측으로부터 상기 게이트 전극을 마스크로 하여 상기 도전막을 노광하는 공정과, 노광된 도전막을 현상하여 소스 전극 및 드레인 전극을 형성하는 공정과, 상기 소스 전극과 상기 드레인 전극 사이에 반도체층을 도포법에 의해 형성하는 공정을 포함하며,
    상기 도전막을 기판의 이면측으로부터 노광하는 공정에 있어서, 노광광의 파장이 436㎚, 405㎚ 또는 365㎚ 중 어느 것이며, 상기 노광광의 강도 Io와, 상기 기판, 상기 기판 표면 위에 형성된 전극 및 상기 게이트 절연층을 투과한 광의 강도 I가 하기 식 (a)를 만족시키는
    전계 효과형 트랜지스터의 제조 방법.
    Figure 112019089861635-pct00024
  2. 기판의 표면 위에 소스 전극 및 드레인 전극을 형성하는 공정과, 상기 소스 전극과 상기 드레인 전극 사이에 반도체층을 도포법에 의해 형성하는 공정과, 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층 위에 게이트 절연층을 형성하는 공정과, 상기 게이트 절연층 위에 도전체와 감광성 유기 성분을 함유하는 도전막을 도포법에 의해 형성하는 공정과, 상기 기판의 이면측으로부터 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 도전막을 노광하는 공정과, 노광된 도전막을 현상하여 게이트 전극을 형성하는 공정을 포함하며,
    상기 도전막을 기판의 이면측으로부터 노광하는 공정에 있어서, 노광광의 파장이 436㎚, 405㎚ 또는 365㎚ 중 어느 것이며, 상기 노광광의 강도 Io와, 상기 기판, 상기 기판 표면 위에 형성된 전극 및 상기 게이트 절연층을 투과한 광의 강도 I가 하기 식 (a)를 만족시키는
    전계 효과형 트랜지스터의 제조 방법.
    Figure 112019089861635-pct00025
  3. 제1항에 있어서, 상기 게이트 전극이 도포법에 의해 형성되는 전계 효과형 트랜지스터의 제조 방법.
  4. 제2항에 있어서, 상기 소스 전극 및 드레인 전극이 도포법에 의해 형성되는 전계 효과형 트랜지스터의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 반도체층이 카본 나노 튜브를 포함하는 전계 효과형 트랜지스터의 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 기판의 두께가 200㎛ 이하인 전계 효과형 트랜지스터의 제조 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 게이트 절연층의 막 두께가 1㎛ 이하인 전계 효과형 트랜지스터의 제조 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 기판의 이면측으로부터 상기 도전막을 노광하는 공정 후에, 또한 상기 기판 표면측으로부터 상기 도전막을 노광하는 공정을 포함하는 전계 효과형 트랜지스터의 제조 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 감광성 유기 성분이 우레탄기를 갖는 화합물을 포함하는 전계 효과형 트랜지스터의 제조 방법.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 반도체층이, 표면의 적어도 일부에 공액계 중합체가 부착된 카본 나노 튜브 복합체를 포함하는 전계 효과형 트랜지스터의 제조 방법.
  11. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 반도체층을 형성하는 도포법이, 잉크젯법, 디스펜서법 및 스프레이법으로 이루어지는 군에서 선택되는 어느 하나인 전계 효과형 트랜지스터의 제조 방법.
  12. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 게이트 절연층이, 적어도, 일반식 (1)로 표현되는 실란 화합물을 중합 성분으로 하는 폴리실록산을 포함하는 전계 효과형 트랜지스터의 제조 방법.
    Figure 112019089861635-pct00014

    (여기서, R1은 수소 원자, 알킬기, 시클로알킬기, 복소환기, 아릴기, 헤테로아릴기 또는 알케닐기를 나타내고, R1이 복수 존재하는 경우, 각각의 R1은 동일해도 되고 상이해도 된다. R2는 알킬기 또는 시클로알킬기를 나타내고, R2가 복수 존재하는 경우, 각각의 R2는 동일해도 되고 상이해도 된다. m은 1 내지 3의 정수를 나타낸다.)
  13. 제12항에 있어서, 상기 폴리실록산이 또한 일반식 (3)으로 표현되는 실란 화합물을 중합 성분으로서 포함하는 전계 효과형 트랜지스터의 제조 방법.
    Figure 112019089861635-pct00015

    (일반식 (3)에 있어서, R6은 수소 원자, 알킬기, 시클로알킬기, 복소환기, 아릴기, 헤테로아릴기 또는 알케닐기를 나타낸다. R7은 수소 원자, 알킬기, 아실기 또는 아릴기를 나타낸다. k는 0 또는 1을 나타낸다. A1은 카르복실기, 술포기, 티올기, 페놀성 수산기 또는 그들의 유도체를 적어도 2개 포함하는 유기기를 나타낸다. 단, 상기 유도체가, 상기 카르복실기, 술포기, 티올기 및 페놀성 수산기 중 2개에 의한 환상 축합 구조인 경우는, A1은 당해 환상 축합 구조를 적어도 하나 갖는 유기기를 나타낸다.)
  14. 기판의 표면 위에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 위에 게이트 절연층을 형성하는 공정과, 상기 게이트 절연층 위에 도전체와 감광성 유기 성분을 함유하는 도전막을 도포법에 의해 형성하는 공정과, 상기 기판의 이면측으로부터 상기 게이트 전극을 마스크로 하여 상기 도전막을 노광하는 공정과, 노광된 도전막을 현상하여 소스 전극 및 드레인 전극을 형성하는 공정과, 상기 소스 전극과 상기 드레인 전극 사이에 반도체층을 도포법에 의해 형성하는 공정을 포함하며,
    상기 기판의 이면측으로부터 상기 도전막을 노광하는 공정 후에, 또한 상기 기판 표면측으로부터 상기 도전막을 노광하는 공정을 포함하는 전계 효과형 트랜지스터의 제조 방법.
  15. 기판의 표면 위에 소스 전극 및 드레인 전극을 형성하는 공정과, 상기 소스 전극과 상기 드레인 전극 사이에 반도체층을 도포법에 의해 형성하는 공정과, 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층 위에 게이트 절연층을 형성하는 공정과, 상기 게이트 절연층 위에 도전체와 감광성 유기 성분을 함유하는 도전막을 도포법에 의해 형성하는 공정과, 상기 기판의 이면측으로부터 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 도전막을 노광하는 공정과, 노광된 도전막을 현상하여 게이트 전극을 형성하는 공정을 포함하며,
    상기 기판의 이면측으로부터 상기 도전막을 노광하는 공정 후에, 또한 상기 기판 표면측으로부터 상기 도전막을 노광하는 공정을 포함하는 전계 효과형 트랜지스터의 제조 방법.
  16. 기판의 표면 위에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 위에 게이트 절연층을 형성하는 공정과, 상기 게이트 절연층 위에 도전체와 감광성 유기 성분을 함유하는 도전막을 도포법에 의해 형성하는 공정과, 상기 기판의 이면측으로부터 상기 게이트 전극을 마스크로 하여 상기 도전막을 노광하는 공정과, 노광된 도전막을 현상하여 소스 전극 및 드레인 전극을 형성하는 공정과, 상기 소스 전극과 상기 드레인 전극 사이에 반도체층을 도포법에 의해 형성하는 공정을 포함하며,
    상기 게이트 절연층이, 적어도, 일반식 (1)로 표현되는 실란 화합물과, 일반식 (3)으로 표현되는 실란 화합물을 중합 성분으로서 포함하는, 전계 효과형 트랜지스터의 제조 방법.
    Figure 112019089861635-pct00026

    (여기서, R1은 수소 원자, 알킬기, 시클로알킬기, 복소환기, 아릴기, 헤테로아릴기 또는 알케닐기를 나타내고, R1이 복수 존재하는 경우, 각각의 R1은 동일해도 되고 상이해도 된다. R2는 알킬기 또는 시클로알킬기를 나타내고, R2가 복수 존재하는 경우, 각각의 R2는 동일해도 되고 상이해도 된다. m은 1 내지 3의 정수를 나타낸다.)
    Figure 112019089861635-pct00027

    (일반식 (3)에 있어서, R6은 수소 원자, 알킬기, 시클로알킬기, 복소환기, 아릴기, 헤테로아릴기 또는 알케닐기를 나타낸다. R7은 수소 원자, 알킬기, 아실기 또는 아릴기를 나타낸다. k는 0 또는 1을 나타낸다. A1은 카르복실기, 술포기, 티올기, 페놀성 수산기 또는 그들의 유도체를 적어도 2개 포함하는 유기기를 나타낸다. 단, 상기 유도체가, 상기 카르복실기, 술포기, 티올기 및 페놀성 수산기 중 2개에 의한 환상 축합 구조인 경우는, A1은 당해 환상 축합 구조를 적어도 하나 갖는 유기기를 나타낸다.)
  17. 기판의 표면 위에 소스 전극 및 드레인 전극을 형성하는 공정과, 상기 소스 전극과 상기 드레인 전극 사이에 반도체층을 도포법에 의해 형성하는 공정과, 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층 위에 게이트 절연층을 형성하는 공정과, 상기 게이트 절연층 위에 도전체와 감광성 유기 성분을 함유하는 도전막을 도포법에 의해 형성하는 공정과, 상기 기판의 이면측으로부터 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 도전막을 노광하는 공정과, 노광된 도전막을 현상하여 게이트 전극을 형성하는 공정을 포함하며,
    상기 게이트 절연층이, 적어도, 일반식 (1)로 표현되는 실란 화합물과, 일반식 (3)으로 표현되는 실란 화합물을 중합 성분으로서 포함하는, 전계 효과형 트랜지스터의 제조 방법.
    Figure 112019089861635-pct00028

    (여기서, R1은 수소 원자, 알킬기, 시클로알킬기, 복소환기, 아릴기, 헤테로아릴기 또는 알케닐기를 나타내고, R1이 복수 존재하는 경우, 각각의 R1은 동일해도 되고 상이해도 된다. R2는 알킬기 또는 시클로알킬기를 나타내고, R2가 복수 존재하는 경우, 각각의 R2는 동일해도 되고 상이해도 된다. m은 1 내지 3의 정수를 나타낸다.)
    Figure 112019089861635-pct00029

    (일반식 (3)에 있어서, R6은 수소 원자, 알킬기, 시클로알킬기, 복소환기, 아릴기, 헤테로아릴기 또는 알케닐기를 나타낸다. R7은 수소 원자, 알킬기, 아실기 또는 아릴기를 나타낸다. k는 0 또는 1을 나타낸다. A1은 카르복실기, 술포기, 티올기, 페놀성 수산기 또는 그들의 유도체를 적어도 2개 포함하는 유기기를 나타낸다. 단, 상기 유도체가, 상기 카르복실기, 술포기, 티올기 및 페놀성 수산기 중 2개에 의한 환상 축합 구조인 경우는, A1은 당해 환상 축합 구조를 적어도 하나 갖는 유기기를 나타낸다.)
  18. 제1항 내지 제4항 및 제14항 내지 제17항 중 어느 한 항에 기재된 전계 효과형 트랜지스터의 제조 방법으로 전계 효과형 트랜지스터를 형성하는 공정과, 상기 기판의 표면 위에 안테나 패턴을 형성하는 공정을 포함하는 무선 통신 장치의 제조 방법.
KR1020197006102A 2016-09-16 2017-09-06 전계 효과 트랜지스터의 제조 방법 및 무선 통신 장치의 제조 방법 KR102029639B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-181246 2016-09-16
JP2016181246 2016-09-16
PCT/JP2017/032066 WO2018051860A1 (ja) 2016-09-16 2017-09-06 電界効果トランジスタの製造方法および無線通信装置の製造方法

Publications (2)

Publication Number Publication Date
KR20190046822A KR20190046822A (ko) 2019-05-07
KR102029639B1 true KR102029639B1 (ko) 2019-10-07

Family

ID=61619490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197006102A KR102029639B1 (ko) 2016-09-16 2017-09-06 전계 효과 트랜지스터의 제조 방법 및 무선 통신 장치의 제조 방법

Country Status (7)

Country Link
US (1) US11094899B2 (ko)
EP (1) EP3514822B1 (ko)
JP (1) JP6358402B1 (ko)
KR (1) KR102029639B1 (ko)
CN (1) CN109716491B (ko)
TW (1) TWI692036B (ko)
WO (1) WO2018051860A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3317724B1 (en) * 2015-07-03 2022-10-26 National Research Council of Canada Self-aligning metal patterning based on photonic sintering of metal nanoparticles
KR102319360B1 (ko) * 2017-09-28 2021-10-29 주식회사 엘지화학 전기 변색 복합체, 이를 포함하는 전기 변색 소자 및 전기 변색 소자의 제조방법
JP6809645B1 (ja) * 2019-02-21 2021-01-06 東レ株式会社 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置
US11676855B2 (en) 2020-02-26 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning interconnects and other structures by photo-sensitizing method
JPWO2021240915A1 (ko) 2020-05-29 2021-12-02
CN112164701B (zh) * 2020-09-29 2022-09-13 厦门天马微电子有限公司 阵列基板和显示面板
JP7465922B2 (ja) * 2021-09-03 2024-04-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、その製造方法およびそれを含む表示装置
CN113809234B (zh) * 2021-09-18 2024-01-19 东北师范大学 一种柔性液相有机薄膜场效应晶体管及其制备方法
CN115207205B (zh) * 2022-07-27 2023-04-25 广东工业大学 一种薄膜振动装置及其制备方法、应用其的清洗装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100738A (ja) * 2001-09-25 2003-04-04 Jsr Corp 積層体、積層体の形成方法、絶縁膜ならびに半導体用基板
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
WO2005071478A1 (en) 2004-01-26 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Electric appliance, semiconductor device, and method for manufacturing the same
EP1758172A1 (en) * 2004-06-10 2007-02-28 Konica Minolta Holdings, Inc. Organic semiconductor thin film, organic semiconductor device, organic thin film transistor, and organic electro-luminescence element
EP1802471B1 (en) * 2004-10-20 2010-12-01 E.I. Du Pont De Nemours And Company Donor element for radiation-induced thermal transfer
JP2006265534A (ja) * 2005-02-22 2006-10-05 Toray Ind Inc 重合体コンポジット
JP2007129007A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
KR20080062263A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 마이크로 스트립 안네타를 포함한 액정표시장치
KR100832873B1 (ko) * 2007-07-02 2008-06-02 한국기계연구원 자기정렬 유기박막 트랜지스터 및 그 제조 방법
TWI341032B (en) * 2007-09-14 2011-04-21 Chimei Innolux Corp Process and structure of thin film transistor
JP2009152368A (ja) * 2007-12-20 2009-07-09 Hitachi Ltd 半導体装置およびその製造方法
KR20100126407A (ko) * 2008-03-18 2010-12-01 도레이 카부시키가이샤 게이트 절연 재료, 게이트 절연막 및 유기 전계 효과형 트랜지스터
US8530889B2 (en) 2008-05-12 2013-09-10 Toray Industries, Inc. Carbon nanotube composite, organic semiconductor composite, and field-effect transistor
JP5337407B2 (ja) * 2008-05-26 2013-11-06 株式会社日立製作所 薄膜トランジスタ装置
WO2010034815A1 (en) * 2008-09-25 2010-04-01 Imec Method for forming self-aligned electrodes
JP5429454B2 (ja) 2009-04-17 2014-02-26 ソニー株式会社 薄膜トランジスタの製造方法および薄膜トランジスタ
WO2011059463A1 (en) * 2009-10-29 2011-05-19 E. I. Du Pont De Nemours And Company Deuterated compounds for electronic applications
JP2011119529A (ja) * 2009-12-04 2011-06-16 Sony Corp 半導体装置、集積回路、マトリックス回路、表示素子、無線通信装置、電子機器、半導体装置の製造方法
KR101309263B1 (ko) * 2010-02-19 2013-09-17 한국전자통신연구원 유기 박막 트랜지스터 및 그 형성방법
WO2012018082A1 (ja) * 2010-08-06 2012-02-09 大日本印刷株式会社 遷移金属化合物含有ナノ粒子及びその製造方法、遷移金属化合物含有ナノ粒子分散インク及びその製造方法、並びに正孔注入輸送層を有するデバイス及びその製造方法
WO2012087955A1 (en) * 2010-12-20 2012-06-28 E. I. Du Pont De Nemours And Company Compositions for electronic applications
WO2012132487A1 (ja) 2011-03-30 2012-10-04 セイコーインスツル株式会社 有機トランジスタの製造方法
JP2014048619A (ja) * 2012-09-04 2014-03-17 Panasonic Corp フレキシブルデバイスの製造方法
JP5874819B2 (ja) * 2013-03-14 2016-03-02 東レ株式会社 電界効果型トランジスタ
JP6255651B2 (ja) * 2014-03-07 2018-01-10 富士フイルム株式会社 薄膜トランジスタ
CN105870058B (zh) * 2016-06-08 2018-12-18 昆山龙腾光电有限公司 薄膜晶体管阵列基板的制作方法

Also Published As

Publication number Publication date
JPWO2018051860A1 (ja) 2018-09-13
US20190198786A1 (en) 2019-06-27
EP3514822B1 (en) 2023-04-26
CN109716491B (zh) 2023-06-09
JP6358402B1 (ja) 2018-07-18
EP3514822A1 (en) 2019-07-24
TW201826400A (zh) 2018-07-16
US11094899B2 (en) 2021-08-17
WO2018051860A1 (ja) 2018-03-22
CN109716491A (zh) 2019-05-03
TWI692036B (zh) 2020-04-21
EP3514822A4 (en) 2020-05-20
KR20190046822A (ko) 2019-05-07

Similar Documents

Publication Publication Date Title
KR102029639B1 (ko) 전계 효과 트랜지스터의 제조 방법 및 무선 통신 장치의 제조 방법
KR102368990B1 (ko) 안테나 기판의 제조 방법, 배선과 전극을 구비한 안테나 기판의 제조 방법 및 rfid 소자의 제조 방법
JP6809223B2 (ja) 整流素子、その製造方法および無線通信装置
KR102121960B1 (ko) 전계 효과형 트랜지스터, 그의 제조 방법, 그것을 사용한 무선 통신 장치 및 상품 태그
EP3690956A1 (en) Field effect-transistor, method for manufacturing same, wireless communication device using same, and product tag
JP6915620B2 (ja) 導電膜の製造方法、それを用いた電界効果型トランジスタの製造方法および無線通信装置の製造方法
WO2020170925A1 (ja) 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置
KR102682010B1 (ko) 콘덴서 및 그의 제조 방법 및 그것을 사용한 무선 통신 장치
US10636866B2 (en) Capacitor, method for manufacturing same, and wireless communication device using same

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant