JP2009094413A - 薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法 - Google Patents

薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法 Download PDF

Info

Publication number
JP2009094413A
JP2009094413A JP2007265860A JP2007265860A JP2009094413A JP 2009094413 A JP2009094413 A JP 2009094413A JP 2007265860 A JP2007265860 A JP 2007265860A JP 2007265860 A JP2007265860 A JP 2007265860A JP 2009094413 A JP2009094413 A JP 2009094413A
Authority
JP
Japan
Prior art keywords
light
shielding
source
conductive layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007265860A
Other languages
English (en)
Inventor
Kenji Kasahara
健司 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2007265860A priority Critical patent/JP2009094413A/ja
Priority to TW097138848A priority patent/TW200931594A/zh
Priority to EP08836892.3A priority patent/EP2202787B1/en
Priority to US12/681,995 priority patent/US8298839B2/en
Priority to PCT/JP2008/068810 priority patent/WO2009048167A1/ja
Priority to KR1020107010077A priority patent/KR20100074259A/ko
Priority to CN200880110811A priority patent/CN101821840A/zh
Publication of JP2009094413A publication Critical patent/JP2009094413A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】抑制された製造コストでの、ソース・ドレイン等電極の間あるいは配線の間の微細加工を実現する。
【解決手段】透光性の基板と、基板の上に形成された遮光性ソース/ドレイン電極と、遮光性ソース/ドレイン電極が属する平面に形成され、遮光性ソース/ドレイン電極との間に間隙を挟んで配置された透光性ソース/ドレイン電極と、遮光性ソース/ドレイン電極と透光性ソース/ドレイン電極との間の間隙に形成されたチャネル層と、間隙に形成されたチャネル層に電界を印加するゲート電極と、を備える薄膜能動素子を提供する。
【選択図】図1

Description

本発明は、薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法に関する。本発明は、特に、簡便な方法で微細加工性に優れた薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法に関する。
たとえば特許文献1には、配線をマスクとした裏面露光による自己整合で画素電極を形成する場合に、裏面露光の回り込み光による画素隣接短絡の発生を抑制する技術が記載されている。たとえば特許文献2には、チャネル保護膜を形成する場合に、チャネル保護膜形成用膜を成膜して、ゲート電極をマスクとした裏面露光によりチャネル保護膜形成用膜上に有機絶縁膜を形成する技術が開示されている。たとえば特許文献3には、下部電極をフォトマスクに利用して、絶縁膜上に下部電極と概ね同一パターン形状の撥液領域と概ね反転パターン形状の親液領域とを形成して、親液領域内に導電性インクを塗布焼成する技術が開示されている。当該導電性インクの塗布領域には、下部電極に対して概ね反転パターン形状の上部電極が自己整合で形成される。
特開2003−84305号公報 特開平9−186335号公報 再公表WO2005/024956号公報
薄膜トランジスタの駆動電流は、チャネル長に逆比例して大きくなる。このためチャネル長を短縮する要請は強い。たとえば高価なステッパ露光装置を用いて、薄膜トランジスタのソースおよびドレイン間を微細に加工すれば、薄膜トランジスタのチャネル長を短くすることはできる。しかし、高価なステッパ露光装置を用いるから、製造コストの増加要因になる。
一方、安価なコンタクト露光装置あるいはプロキシミティ露光装置を用いれば、製造コストを抑制することはできる。しかし当該安価な露光装置による加工精度は、せいぜい5〜10μm程度であるから、チャネル長を短縮する要請に応えることはできない。抑制された製造コストでの、ソース・ドレイン等電極の間あるいは配線の間の微細加工を実現する技術が望まれている。
上記課題を解決するために、本発明の第1の形態においては、透光性の基板の上に、遮光性の導電層を形成する段階と、遮光性の導電層に隣接する領域に、少なくとも遮光性の導電層における一部の辺の上に重ねて、透光性の導電層を形成する段階と、透光性の導電層を覆うフォトレジスト膜を形成する段階と、基板の方向から遮光性の導電層を遮光マスクにしてフォトレジスト膜を露光する段階と、露光されたフォトレジスト膜の領域を残存させるように、フォトレジスト膜を現像してマスクパターンを形成する段階と、マスクパターンをマスクにして、マスクの下にエッチング種が回り込むまで透光性の導電層をオーバーエッチングして、遮光性の導電層と透光性の導電層とが離間するまでエッチングする段階と、離間した透光性の導電層と遮光性の導電層との間隙に、能動素子のキャリア領域として機能するチャネル層を形成する段階と、を備えた薄膜能動素子の製造方法を提供する。
また、本発明の第2の形態においては、透光性の基板と、基板の上に形成された遮光性ソース/ドレイン電極と、前記基板の上であって遮光性ソース/ドレイン電極が属する平面に形成され、遮光性ソース/ドレイン電極との間に間隙を挟んで配置された透光性ソース/ドレイン電極と、遮光性ソース/ドレイン電極と透光性ソース/ドレイン電極との間の間隙に形成されたチャネル層と、間隙に形成されたチャネル層に電界を印加するゲート電極と、を備える薄膜能動素子を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態の薄膜トランジスタ101の断面例を示す。薄膜トランジスタ101は、基板102と、ゲート電極104と、ゲート絶縁膜106と、ソース電極108と、ドレイン電極110と、チャネル層112とを備える。ソース電極108とドレイン電極110とは、ソースあるいはドレインの機能が逆になってもよい。すなわち、ソース電極108はソースとして機能することはもとより、ドレインとして機能してもよい。ドレイン電極110はドレインとして機能することはもとより、ソースとして機能してもよい。
前記した通り、ソース電極108とドレイン電極110とは逆になってもよいが、本実施形態ではソース・ドレイン電極の何れか一方は透光性であり他方は遮光性になる。たとえばソース電極108が遮光性である場合には、ドレイン電極110は透光性になり、ソース電極108が透光性である場合には、ドレイン電極110は遮光性になる。
薄膜トランジスタ101は、薄膜能動素子の一例であってよい。薄膜能動素子には、たとえば薄膜トランジスタ101のほか、薄膜ダイオード、薄膜太陽電池、薄膜センサ等が含まれる。基板102は、透光性であってよい。基板102として、たとえば透明なガラス等透明絶縁体が例示できる。
ゲート電極104は、透光性であってよい。ゲート電極104は、チャネル層112に電界を印加する。ゲート電極104は、基板102の上に形成される。ゲート電極104は、たとえば透光性のインジウム・スズ・オキサイド(ITO)、インジウム・亜鉛・オキサイド(IZO)、インジウム・タングステン・オキサイド(IWO)、アルミニウムドープ酸化亜鉛(AZO)等、透光性導電体が例示できる。透光性導電体として他に、ガリウムドープ酸化亜鉛(GZO)、フッ素ドープ酸化亜鉛(FZO)、アンチモンドープ二酸化スズ(ATO)、フッ素ドープ二酸化スズ(FTO)、酸化マグネシウム(MgO)等が例示できる。
ゲート電極104は、前記例示した透光性導電体の単層膜であってよく、積層膜であってもよい。ゲート電極104の形成方法として、たとえば、基板102の全面に透光性導電層を堆積後、フォトリソグラフィ法およびエッチング法を用いて加工する方法が例示できる。
ゲート絶縁膜106は、透光性であってよい。ゲート絶縁膜106は、基板102上のゲート電極104を覆って、基板102およびゲート電極104の上に形成される。ゲート絶縁膜106は、たとえば透光性のシリコン酸化膜等、透光性の絶縁体が例示できる。ゲート絶縁膜106の形成方法として、たとえばCVD(Chemical Vapor Deposition)法、スパッタリング法等の薄膜堆積法、スピンコート法、インクジェットプリント法、印刷法等の溶液塗布法が例示できる。
ソース電極108は、遮光性であってよく、遮光性ソース・ドレイン電極の一例であってよい。ソース電極108は、ゲート絶縁膜106の上に形成される。なお、ゲート絶縁膜106は基板102の上に形成されるから、ソース電極108は基板の上に形成されることになる。
ソース電極108は、金属を含んでよい。金属として、たとえばAu、Ag、Ge、Ni、Pd、Pt、Re、Si、Te、W、Al、Cu、CrまたはMnが例示できる。ソース電極108は、これら金属の単層膜でよく、あるいは積層膜であってよい。また、ソース電極108は、前記例示した金属の単元素金属膜であってよく、これら金属を主成分とする合金であってもよい。
ドレイン電極110は、透光性であってよく、透光性ソース・ドレイン電極の一例であってよい。ドレイン電極110は、ゲート絶縁膜106の上に形成される。なお、ゲート絶縁膜106は基板102の上に形成されるから、ドレイン電極110は基板の上に形成されることになる。また、ドレイン電極110は、基板102の上であってソース電極108が属する平面に形成され、ソース電極108との間に間隙を挟んで配置される。
ドレイン電極110は、金属酸化物を含んでよい。金属酸化物として、インジウム・スズ・オキサイド(ITO)、インジウム・亜鉛・オキサイド(IZO)、インジウム・タングステン・オキサイド(IWO)、アルミニウムドープ酸化亜鉛(AZO)等が例示できる。金属酸化物として他に、ガリウムドープ酸化亜鉛(GZO)、フッ素ドープ酸化亜鉛(FZO)、アンチモンドープ二酸化スズ(ATO)、フッ素ドープ二酸化スズ(FTO)、酸化マグネシウム(MgO)等が例示できる。ドレイン電極110は、前記例示した金属酸化物の単層膜であってよく、積層膜であってもよい。
チャネル層112には、ソース電極108とドレイン電極110との間に、トランジスタのチャネル領域を生成する。チャネル層112は、ソース電極108とドレイン電極110との間の間隙に少なくとも形成される。チャネル層112は、図示するように、ソース電極108とドレイン電極110との間の間隙をはみ出して形成されてもよい。
なお、本実施形態において、「透光性」あるいは「遮光性」の表現は以下のような技術的意味に用いる。すなわち、「透光性」の概念には、透光性の部材に入射する光の全てが透過する場合に加えて、部材を透過した光が感光性材料を感光するに十分な光を透過する場合を含む。つまり、透光性部材に入射する光のうち一部の光を透過して一部を反射または吸収する場合であっても、透過した光が感光材料を感光するに十分な光量である場合には「透過性」に含まれる。また、「遮光性」の概念には、遮光性の部材に入射する光の全てを遮光する場合に加えて、遮光性部材をわずかに透過した光が実質的に感光性材料を感光しない場合を含む。つまり、遮光性部材に入射する光のうち一部の光が部材を透過した場合であっても、透過した光が感光材料を実質的に感光しない場合には「遮光性」に含まれる。
図2〜図9は、本実施形態の薄膜トランジスタ101の製造過程における断面例を示す。図2に示すように、透光性の基板102を用意して、基板102の上に透光性のゲート電極104を形成する。ゲート電極104は、たとえば、基板102の全面に透光性導電層を堆積後、フォトリソグラフィ法およびエッチング法を用いた加工により形成できる。さらにゲート電極104を覆うゲート絶縁膜106を基板102の上に形成する。ゲート絶縁膜106は、たとえば、CVD法、スパッタリング法等の薄膜堆積法、スピンコート法、インクジェットプリント法、印刷法等の溶液塗布法を用いて形成できる。
図3に示すように、ゲート電極104およびゲート絶縁膜106を形成した基板102の上にソース電極108を形成する。ソース電極108は、基板102の全面に遮光性の導電層を形成して、当該遮光性の導電膜をエッチングすることにより形成できる。遮光性の導電膜として、たとえばAu、Ag、Ge、Ni、Pd、Pt、Re、Si、Te、W、Al、Cu、CrまたはMnの単元素膜あるいはこれら金属を主成分とする合金膜が例示できる。
遮光性の導電膜は、単層膜あるいは積層膜であってよい。遮光性の導電膜の堆積方法として、スパッタリング法、CVD法、蒸着法が例示できる。遮光性の導電膜の膜厚として、10nm〜2000nmが例示できる。遮光性の導電膜の膜厚下限は、遮光性が担保できる膜厚の条件で規定され、膜厚上限は、成膜時間、エッチング時間の上限、あるいは剥離しない膜厚等の条件で規定される。
図4に示すように、遮光性の導電層であるソース電極108に隣接する領域に、少なくともソース電極108における一部の辺に重ねて、透光性導電層120を形成する。透光性導電層120は、たとえばインジウム・スズ・オキサイド(ITO)、インジウム・亜鉛・オキサイド(IZO)、インジウム・タングステン・オキサイド(IWO)、アルミニウムドープ酸化亜鉛(AZO)等が例示できる。他に、ガリウムドープ酸化亜鉛(GZO)、フッ素ドープ酸化亜鉛(FZO)、アンチモンドープ二酸化スズ(ATO)、フッ素ドープ二酸化スズ(FTO)、酸化マグネシウム(MgO)等が例示できる。
透光性導電層120の形成方法として、たとえばスパッタリング法、CVD法が例示できる。透光性導電層120の膜厚として、50nm〜2000nmが例示できる。透光性導電層120の膜厚下限は、シート抵抗値が確保できる膜厚の条件で規定され、膜厚上限は、光の透過率が確保できる膜厚、成膜時間、エッチング時間の上限、あるいは剥離しない膜厚等の条件で規定される。
図5に示すように、少なくとも透光性導電層120を覆うフォトレジスト膜122を形成する。フォトレジスト膜122として、ネガ型の感応性樹脂が好ましい。フォトレジスト膜122をスピン塗布等により形成する場合、塗布した後にプリベークを実行する。
図6に示すように、基板102の方向から遮光性導電層であるソース電極108を遮光マスクにして、フォトレジスト膜122を露光する。当該露光の結果、ソース電極108が形成されていない領域のフォトレジスト膜122に露光領域が形成される。露光領域はマスクパターン124になる。
図7に示すように、露光されたフォトレジスト膜122の領域である露光領域を残存させるように、フォトレジスト膜122を現像する。現像とその後のポストベークの結果、マスクパターン124を形成する。なお、マスクパターン124の形成には、基板102の方向からのソース電極108を遮光マスクにした露光、すなわち裏面露光を用いているから、マスクパターン124は、ソース電極108に対して自己整合で形成される。
図8に示すように、マスクパターン124をマスクにして、マスクパターン124の下にエッチング種が回り込むまで透光性導電層120をオーバーエッチングする。当該オーバーエッチングでは、遮光性導電層であるソース電極108と透光性導電層120とが離間するまでエッチングする。なお、ソース電極108と透光性導電層120とが離間するまでのエッチングにより、ドレイン電極110が形成される。
図9に示すように、マスクパターン124を剥離して、ドレイン電極110を露出させ、ソース電極108とドレイン電極110との間の間隙を埋めるようにチャネル層112を形成すれば、図1に示す薄膜トランジスタ101が製造できる。チャネル層112が有機半導体の場合、チャネル層112は、たとえば塗布により形成できる。塗布によるチャネル層112の形成は、後に説明する電子注入層、電子輸送層、正孔注入層あるいは正孔輸送層の場合と同様であってよい。
本実施形態の薄膜トランジスタ101では、透光性の導電膜であるドレイン電極110が、遮光性の導電膜であるソース電極108に自己整合して形成されたマスクパターン124をマスクにしたエッチングにより形成される。そして、当該エッチングでは、ドレイン電極110になる透光性導電層120がマスクパターン124の下に回りこむまでオーバーエッチングされる。このため、ソース電極108とドレイン電極110との間の間隙を微細に加工でき、薄膜トランジスタ101のチャネル長を微細に形成できる。当該加工は、高価なステッパ露光装置等を用いるものではなく、低コストで加工できる。
なお、前記した実施形態では、遮光性の導電層であるソース電極108を形成する前に、基板102の上に透光性のゲート電極104および透光性のゲート絶縁膜106を形成する、所謂ボトムゲートの例を説明した。しかし、チャネル層112を形成した後に、ゲート絶縁膜およびゲート電極を形成する、所謂トップゲートの場合にも上記実施形態のソース電極108およびドレイン電極110の形成方法を適用できる。
また、遮光性の導電層であるソース電極108と透光性導電層120とが離間するまでエッチングするエッチング法では、ウェットエッチング法を用いることができる。当該ウェットエッチング法を用いて、透光性導電層120をオーバーエッチングできる。あるいは、遮光性の導電層であるソース電極108と透光性導電層120とが離間するまでエッチングするエッチング法では、エッチング種として、ハロゲン系のラジカルもしくはイオン、または、酸素系のラジカルもしくはイオン、を生成するプラズマエッチング法を用いて、透光性導電層120をオーバーエッチングできる。
図10は、図9の領域130を拡大して示した断面例を示す。ソース電極108とドレイン電極110との間の間隙を挟んでソース電極108に対向するドレイン電極110が形成されている。ドレイン電極110の透光性の基板102の表面に垂直で間隙を横切る面で切断した場合の断面形状は、ドレイン電極110の透光性の基板102との界面側の方が他の面側より間隙の方向に張り出す順テーパ形状にできる。すなわち、透光性の基板102との界面側の間隙の幅Dbは他の面側の間隙の幅Dtより小さい。このような断面形状にすることにより、間隙の間にチャネル層112を確実に形成できる。
このような断面形状は、たとえばマスクパターン124を少しずつ後退させながら透光性導電層120のエッチング処理を実行することにより得ることができる。たとえば透光性導電層120をエッチングして、たとえば酸素系の原料ガスを用いたエッチングによりマスクパターン124を後退させ、さらに透光性導電層120をエッチングするという工程を繰り返すことができる。
図11は、図9の領域130を拡大して示した断面例を示す。ソース電極108とドレイン電極110との間の間隙を挟んでソース電極108に対向するドレイン電極110が形成されている。ドレイン電極110の透光性の基板102の表面に垂直で間隙を横切る面で切断した場合の断面形状は、ドレイン電極110の透光性の基板102との界面と反対側の方が他の面側より間隙の方向に張り出す逆テーパ形状にできる。
すなわち、透光性の基板102との界面側の間隙の幅Dbは他の面側の間隙の幅Dtより大きい。このような断面形状にすることにより、たとえばゲート電極104からの電界分布による電気力線(電束)を断面に垂直な方向に近づけることができる。この結果、チャネル領域における局部的な電界の集中を抑制して、トランジスタの特性を安定化できる。このような断面形状は、たとえばウェットエッチング法において、エッチャントの組成と処理温度を調整して実現できる。
図12は、本実施形態の有機発光装置201の断面例を示す。透光性の基板102の上に薄膜能動素子の一例であってよい薄膜トランジスタ101が形成されている。薄膜トランジスタ101は前記したと同様に、基板102、透光性のゲート電極104、透光性のゲート絶縁膜106、遮光性のソース電極108、透光性のドレイン電極110およびチャネル層112を備える。
有機発光装置201は、さらに、チャネル層112を覆う絶縁膜202と有機発光素子を備える。有機発光素子は、ドレイン電極110と共通の透明電極、有機発光層204、有機発光層204を覆うバック電極206を有する。有機発光装置201では、有機発光素子は薄膜トランジスタ101によって駆動される。
なお、有機発光素子が有する透明電極と、透光性ソース/ドレイン電極の一例であるドレイン電極110とは、同一の成膜プロセスで堆積した導電層を加工して形成される。このため、工程を削減でき、製造コストを抑制できる。また、図12では、薄膜トランジスタ101が駆動する素子として有機発光素子を例示したが、液晶等の表示素子を駆動してもよい。
図13は、本実施形態の電子デバイス301の上面を示す。図14は、図13におけるA−A線断面を示す。電子デバイス301は、透光性の基板302と、基板302の上に形成された遮光性配線304と、基板302の上であって遮光性配線304が属する平面に形成され、遮光性配線304との間に間隙を挟んで配置された透光性配線306と、を備える。
そして、透光性配線306は、前記した薄膜トランジスタ101のドレイン電極110と同様に形成される。このような電子デバイス301によれば、配線間隔を微細に加工できる。当該加工は、高価なステッパ露光装置等を用いるものではなく、低コストで配線を加工できる。
なお、ソース電極108とチャネル層112との間、または、ドレイン電極110とチャネル層112との間、の何れか一方にキャリア注入層をさらに備えることができる。また、ソース電極108とチャネル層112との間に形成された遮光性電極側キャリア注入層と、ドレイン電極110とチャネル層112との間に形成された透光性電極側キャリア注入層とを備えて、透光性電極側キャリア注入層と遮光性電極側キャリア注入層とは、異なるキャリア注入効率を有することができる。この場合、キャリア注入効率を均一にするようキャリア注入層の材料を選択できる。
また、ソース電極108とチャネル層112との間またはドレイン電極110とチャネル層112との間の何れか一方または両方にキャリア注入層を備えることができる。キャリア注入層により、ソース電極108とチャネル層112との間またはドレイン電極110とチャネル層112との間のキャリア注入効率を均等にできる。チャネル層112は、たとえば有機物、特に有機半導体とすることができ、キャリア注入層は、たとえば有機物、特に有機導電体とすることができる。
本実施形態における発光素子を有機エレクトロルミネッセンス素子とする場合の構成の一例を示す。以下有機エレクトロルミネッセンス素子を有機EL素子ということがある。
本実施形態の有機EL素子は、陽極、発光層および陰極を有するのに加えて、前記陽極と前記発光層との間、および/または前記発光層と前記陰極との間にさらに他の層を有することができる。陰極と発光層との間に設けうる層としては、電子注入層、電子輸送層、正孔ブロック層等が挙げられる。電子注入層および電子輸送層の両方が設けられる場合、陰極に近い層が電子注入層となり、発光層に近い層が電子輸送層となる。
電子注入層は、陰極からの電子注入効率を改善する機能を有する。電子輸送層は、陰極、電子注入層または陰極により近い電子輸送層からの電子注入を改善する機能を有する。電子注入層または電子輸送層が正孔の輸送を堰き止める機能を有する場合には、これらの層が正孔ブロック層を兼ねることがある。正孔の輸送を堰き止める機能を有することは、たとえば、ホール電流を流して電子電流を流さない素子を作製して、その電流値の減少で堰き止める効果を確認することができる。
陽極と発光層の間に設けるものとしては、正孔注入層、正孔輸送層、電子ブロック層等が挙げられる。正孔注入層および正孔輸送層の両方が設けられる場合、陽極に近い層が正孔注入層となり、発光層の近い層が正孔輸送層となる。
正孔注入層は、陽極からの正孔注入効率を改善する機能を有する。正孔輸送層は、陽極、正孔注入層または陽極により近い正孔輸送層からの正孔注入を改善する機能を有する。正孔注入層または正孔輸送層が電子の輸送を堰き止める機能を有する場合には、これらの層が電子ブロック層を兼ねることがある。電子の輸送を堰き止める機能を有することは、たとえば、電子電流を流してホール電流を流さない素子を作製して、その電流値の減少で堰き止める効果を確認することができる。
本実施形態の有機EL素子において、発光層は1層設けられるが、これに限らず2層以上の発光層を設けることもできる。なお、電子注入層および正孔注入層を総称して電荷注入層と呼ぶことがあり、電子輸送層および正孔輸送層を総称して電荷輸送層と呼ぶことがある。さらに具体的には、本実施形態の有機EL素子は、下記の層構成の何れかを有することができる。
a)陽極/正孔輸送層/発光層/陰極、
b)陽極/発光層/電子輸送層/陰極、
c)陽極/正孔輸送層/発光層/電子輸送層/陰極、
d)陽極/電荷注入層/発光層/陰極、
e)陽極/発光層/電荷注入層/陰極、
f)陽極/電荷注入層/発光層/電荷注入層/陰極、
g)陽極/電荷注入層/正孔輸送層/発光層/陰極、
h)陽極/正孔輸送層/発光層/電荷注入層/陰極、
i)陽極/電荷注入層/正孔輸送層/発光層/電荷注入層/陰極、
j)陽極/電荷注入層/発光層/電荷輸送層/陰極、
k)陽極/発光層/電子輸送層/電荷注入層/陰極、
l)陽極/電荷注入層/発光層/電子輸送層/電荷注入層/陰極、
m)陽極/電荷注入層/正孔輸送層/発光層/電荷輸送層/陰極、
n)陽極/正孔輸送層/発光層/電子輸送層/電荷注入層/陰極、
o)陽極/電荷注入層/正孔輸送層/発光層/電子輸送層/電荷注入層/陰極、
(ここで/は各層が隣接して積層されていることを示す。以下同じ。)
本実施形態の有機EL素子は、2層以上の発光層を有していてもよい。2層の発光層を有する有機EL素子としては、具体的には、
p)陽極/電荷注入層/正孔輸送層/発光層/電子輸送層/電荷注入層/電極/電荷注入層/正孔輸送層/発光層/電子輸送層/電荷注入層/陰極、
の層構成を有するものが挙げられる。
3層以上の発光層を有する有機EL素子としては、具体的には、電極/電荷注入層/正孔輸送層/発光層/電子輸送層/電荷注入層を一つの繰り返し単位として、
q)陽極/電荷注入層/正孔輸送層/発光層/電子輸送層/電荷注入層/繰り返し単位/繰り返し単位・・・/陰極、
と、2層以上の該繰り返し単位を含む層構成を有するものが挙げられる。
上記層構成pおよびqにおいて、陽極、電極、陰極、発光層以外の各層は削除することができる。ここで、電極は、電界を印加することにより、正孔と電子を発生する。たとえば、酸化バナジウム、インジウム・スズ・オキサイド、酸化モリブデンなどが挙げられる。
本実施形態の有機EL素子は、さらに基板を有することができ、当該基板の上に前記各層を設けることができる。本実施形態の有機EL素子はさらに、前記各層を挟んで基板と反対側に、封止のための部材を有することができる。基板および前記層構成を有する有機EL素子は、陽極側に基板を有するが、本実施形態においてはこれに限られず、陽極および陰極のどちら側に基板を有していてもよい。
本実施形態の有機EL素子は、発光層からの光を放出することを目的に、発光層の何れか一方側の層を全て透明なものとする。具体的にはたとえば、基板/陽極/電荷注入層/正孔輸送層/発光層/電子輸送層/電荷注入層/陰極/封止部材という構成を有する有機EL素子の場合、基板、陽極、電荷注入層および正孔輸送層の全てを透明なものとして、謂ボトムエミッション型の素子とすることができる。または電子輸送層、電荷注入層、陰極および封止部材の全てを透明なものとして所謂トップエミッション型の素子とすることができる。
また、基板/陰極/電荷注入層/電子輸送層/発光層/正孔輸送層/電荷注入層/陽極/封止部材という構成を有する有機EL素子の場合、基板、陰極、電荷注入層および電子輸送層の全てを透明なものとして所謂ボトムエミッション型の素子とすることができる。または正孔輸送層、電荷注入層、陽極および封止部材の全てを透明なものとして所謂トップエミッション型の素子とすることができる。ここで透明とは、発光層から光を放出する層までの可視光透過率が40%以上のものが好ましい。紫外領域または赤外領域の発光が求められる素子の場合は、当該領域において40%以上の透過率を有するものが好ましい。
本実施形態の有機EL素子は、さらに電極との密着性向上あるいは電極からの電荷の注入を改善することを目的に、電極に隣接して前記の電荷注入層または膜厚2nm以下の絶縁層を設けてもよく、また、界面の密着性向上あるいは混合の防止等を目的として電荷輸送層あるいは発光層の界面に薄いバッファ層を挿入してもよい。積層する層の順番、数および各層の厚さについては、発光効率あるいは素子寿命を勘案して適宜用いることができる。
次に、本実施形態の有機EL素子を構成する各層の材料および形成方法について、より具体的に説明する。本実施形態の有機EL素子を構成する基板は、電極を形成して、有機物の層を形成する場合に変化しないものであればよく、たとえばガラス、プラスチック、高分子フィルム、シリコン基板、これらを積層したものなどが用いられる。前記基板としては、市販のものが入手可能であり、または公知の方法により製造することができる。
本実施形態の有機EL素子の陽極としては、透明または半透明の電極を用いることが、陽極を通して発光する素子を構成しうるため好ましい。かかる透明電極または半透明電極としては、高電気伝導度の金属酸化物、金属硫化物あるいは金属の薄膜を用いることができ、高透過率のものが好適に利用でき、用いる有機層により、適宜選択して用いる。具体的には、酸化インジウム、酸化亜鉛、酸化スズ、およびこれらの複合体であるインジウム・スズ・オキサイド(ITO)、インジウム・亜鉛・オキサイド等を含む導電性ガラスを用いて作成された膜(NESAなど)、金、白金、銀、銅等が用いられ、ITO、インジウム・亜鉛・オキサイド、酸化スズが好ましい。作製方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、メッキ法等が挙げられる。また、該陽極として、ポリアニリンもしくはその誘導体、ポリチオフェンもしくはその誘導体などの有機透明導電膜を用いてもよい。
陽極には、光を反射させる材料を用いてもよく、該材料としては、仕事関数3.0eV以上の金属、金属酸化物、金属硫化物が好ましい。陽極の膜厚は、光の透過性と電気伝導度とを考慮して、適宜選択することができるが、たとえば10nm〜10μmであり、好ましくは20nm〜1μmであり、さらに好ましくは50nm〜500nmである。
正孔注入層は、陽極と正孔輸送層との間、または陽極と発光層との間に設けることができる。本実施形態の有機EL素子において、正孔注入層を形成する材料としては、フェニルアミン系、スターバースト型アミン系、フタロシアニン系、酸化バナジウム、酸化モリブデン、酸化ルテニウム、酸化アルミニウム等の酸化物、アモルファスカーボン、ポリアニリン、ポリチオフェン誘導体等が挙げられる。
正孔輸送層を構成する材料としては、ポリビニルカルバゾールもしくはその誘導体、ポリシランもしくはその誘導体、側鎖もしくは主鎖に芳香族アミンを有するポリシロキサン誘導体、ピラゾリン誘導体、アリールアミン誘導体、スチルベン誘導体、トリフェニルジアミン誘導体が例示できる。その他、ポリアニリンもしくはその誘導体、ポリチオフェンもしくはその誘導体、ポリアリールアミンもしくはその誘導体、ポリピロールもしくはその誘導体、ポリ(p−フェニレンビニレン)もしくはその誘導体、またはポリ(2,5−チエニレンビニレン)もしくはその誘導体などが例示される。
これらの中で、正孔輸送層に用いる正孔輸送材料として、ポリビニルカルバゾールもしくはその誘導体、ポリシランもしくはその誘導体、側鎖もしくは主鎖に芳香族アミンを有するポリシロキサン誘導体、ポリアニリンもしくはその誘導体、ポリチオフェンもしくはその誘導体が好ましい。その他、ポリアリールアミンもしくはその誘導体、ポリ(p−フェニレンビニレン)もしくはその誘導体、またはポリ(2,5−チエニレンビニレン)もしくはその誘導体等の高分子正孔輸送材料が好ましい。さらに好ましくはポリビニルカルバゾールもしくはその誘導体、ポリシランもしくはその誘導体、側鎖もしくは主鎖に芳香族アミンを有するポリシロキサン誘導体である。低分子の正孔輸送材料の場合には、高分子のバインダに分散させて用いることが好ましい。
正孔輸送層の成膜方法に制限はないが、低分子正孔輸送材料では、高分子バインダとの混合溶液からの成膜による方法が例示される。また、高分子正孔輸送材料では、溶液からの成膜による方法が例示される。溶液からの成膜に用いる溶媒としては、正孔輸送材料を溶解させるものであれば特に制限はない。該溶媒として、クロロホルム、塩化メチレン、ジクロロエタン等の塩素系溶媒、テトラヒドロフラン等のエーテル系溶媒、トルエン、キシレン等の芳香族炭化水素系溶媒、アセトン、メチルエチルケトン等のケトン系溶媒、酢酸エチル、酢酸ブチル、エチルセルソルブアセテート等のエステル系溶媒が例示される。
溶液からの成膜方法としては、溶液からのスピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイアバーコート法、ディップコート法を用いることができる。その他、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェットプリント法等の塗布法を用いることができる。
混合する高分子バインダとしては、電荷輸送を極度に阻害しないものが好ましく、また、可視光に対する吸収が強くないものが好適に用いられる。該高分子バインダとして、ポリカーボネート、ポリアクリレート、ポリメチルアクリレート、ポリメチルメタクリレート、ポリスチレン、ポリ塩化ビニル、ポリシロキサン等が例示できる。
正孔輸送層の膜厚としては、用いる材料によって最適値が異なり、駆動電圧と発光効率が適度な値となるように選択すればよい。少なくともピンホールが発生しないような厚さの条件から最低膜厚が決定できる。あまり厚いと素子の駆動電圧が高くなり好ましくない観点から最高膜厚が決定できる。従って該正孔輸送層の膜厚としては、たとえば1nm〜1μmであり、好ましくは2nm〜500nmであり、さらに好ましくは5nm〜200nmである。
発光層は、本実施形態においては有機発光層であることが好ましく、主として蛍光またはりん光を発光する有機物(低分子化合物および高分子化合物)と、これを補助するドーパントとから形成される。本実施形態において用いることができる発光層を形成する材料としては、たとえば以下のものが挙げられる。
色素系材料としては、たとえばシクロペンダミン誘導体、テトラフェニルブタジエン誘導体化合物、トリフェニルアミン誘導体、オキサジアゾール誘導体、ピラゾロキノリン誘導体、ジスチリルベンゼン誘導体などが挙げられる。その他、ジスチリルアリーレン誘導体、ピロール誘導体、チオフェン環化合物、ピリジン環化合物、ペリノン誘導体、ペリレン誘導体、オリゴチオフェン誘導体、トリフマニルアミン誘導体、オキサジアゾールダイマー、ピラゾリンダイマーなどが挙げられる。
金属錯体系材料としては、たとえば、中心金属に、Al、Zn、BeなどまたはTb、Eu、Dyなどの希土類金属を有するとともに、配位子にオキサジアゾール、チアジアゾール、フェニルピリジン、フェニルベンゾイミダゾール、キノリン構造などを有する金属錯体などを挙げることができる。たとえば、イリジウム錯体、白金錯体等の三重項励起状態からの発光を有する金属錯体、アルミキノリノール錯体、ベンゾキノリノールベリリウム錯体、ベンゾオキサゾリル亜鉛錯体、ベンゾチアゾール亜鉛錯体、アゾメチル亜鉛錯体、ポルフィリン亜鉛錯体、ユーロピウム錯体などが挙げられる。
高分子系材料としては、ポリパラフェニレンビニレン誘導体、ポリチオフェン誘導体、ポリパラフェニレン誘導体、ポリシラン誘導体などが挙げられる。その他、ポリアセチレン誘導体、ポリフルオレン誘導体、ポリビニルカルバゾール誘導体、上記色素体あるいは金属錯体系発光材料を高分子化したものなどが挙げられる。
上記発光性材料のうち、青色に発光する材料としては、ジスチリルアリーレン誘導体、オキサジアゾール誘導体、およびそれらの重合体、ポリビニルカルバゾール誘導体、ポリパラフェニレン誘導体、ポリフルオレン誘導体などを挙げることができる。なかでも高分子材料のポリビニルカルバゾール誘導体、ポリパラフェニレン誘導体、ポリフルオレン誘導体などが好ましい。
また、緑色に発光する材料としては、キナクリドン誘導体、クマリン誘導体、およびそれらの重合体、ポリパラフェニレンビニレン誘導体、ポリフルオレン誘導体などを挙げることができる。なかでも高分子材料のポリパラフェニレンビニレン誘導体、ポリフルオレン誘導体などが好ましい。
また、赤色に発光する材料としては、クマリン誘導体、チオフェン環化合物、およびそれらの重合体、ポリパラフェニレンビニレン誘導体、ポリチオフェン誘導体、ポリフルオレン誘導体などを挙げることができる。なかでも高分子材料のポリパラフェニレンビニレン誘導体、ポリチオフェン誘導体、ポリフルオレン誘導体などが好ましい。
発光層中に発光効率の向上あるいは発光波長を変化させるなどの目的で、ドーパントを添加することができる。このようなドーパントとしては、たとえば、ペリレン誘導体、クマリン誘導体、ルブレン誘導体、キナクリドン誘導体、スクアリウム誘導体、ポルフィリン誘導体、スチリル系色素、テトラセン誘導体、ピラゾロン誘導体、デカシクレン、フェノキサゾンなどを挙げることができる。なお、このような発光層の厚さは、2〜200nmとすることができる。
有機物を含む発光層の成膜方法としては、発光材料を含む溶液を基体の上または上方に塗布する方法、真空蒸着法、転写法などを用いることができる。溶液からの成膜に用いる溶媒の具体例としては、前述の溶液から正孔輸送層を成膜する場合に正孔輸送材料を溶解させる溶媒と同様の溶媒が挙げられる。
発光材料を含む溶液を基体の上または上方に塗布する方法としては、コート法を用いることができる。コート法として、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイアバーコート法、ディップコート法、スリットコート法、キャピラリコート法、スプレーコート法、ノズルコート法が例示できる。その他、グラビア印刷法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、反転印刷法、インクジェットプリント法等の塗布法を用いることができる。
パターン形成あるいは多色の塗分けが容易であるという点で、グラビア印刷法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、反転印刷法、インクジェットプリント法等の印刷法が好ましい。また、昇華性の低分子化合物の場合は、真空蒸着法を用いることができる。さらには、レーザによる転写あるいは熱転写により、所定の領域に発光層を形成する方法も用いることができる。
電子輸送層としては、公知のものが使用でき、オキサジアゾール誘導体、アントラキノジメタンもしくはその誘導体、ベンゾキノンもしくはその誘導体、ナフトキノンもしくはその誘導体、アントラキノンもしくはその誘導体、テトラシアノアンスラキノジメタンもしくはその誘導体、フルオレノン誘導体が例示される。その他、ジフェニルジシアノエチレンもしくはその誘導体、ジフェノキノン誘導体、または8−ヒドロキシキノリンもしくはその誘導体の金属錯体、ポリキノリンもしくはその誘導体、ポリキノキサリンもしくはその誘導体、ポリフルオレンもしくはその誘導体が例示される。
これらのうち、オキサジアゾール誘導体、ベンゾキノンもしくはその誘導体、アントラキノンもしくはその誘導体、または8−ヒドロキシキノリンもしくはその誘導体の金属錯体、ポリキノリンもしくはその誘導体、ポリキノキサリンもしくはその誘導体、ポリフルオレンもしくはその誘導体が好ましい。2−(4−ビフェニリル)−5−(4−t−ブチルフェニル)−1,3,4−オキサジアゾール、ベンゾキノン、アントラキノン、トリス(8−キノリノール)アルミニウム、ポリキノリンがさらに好ましい。
電子輸送層の成膜法としては特に制限はないが、低分子電子輸送材料では、粉末からの真空蒸着法、または溶液もしくは溶融状態からの成膜による方法が、高分子電子輸送材料では、溶液または溶融状態からの成膜による方法がそれぞれ例示される。溶液または溶融状態からの成膜時には、高分子バインダを併用してもよい。溶液から電子輸送層を成膜する方法としては、前述の溶液から正孔輸送層を成膜する方法と同様の成膜法が挙げられる。
電子輸送層の膜厚としては、用いる材料によって最適値が異なり、駆動電圧と発光効率が適度な値となるように選択すればよい。少なくともピンホールが発生しないような厚さの条件から最低膜厚が決定できる。あまり厚いと素子の駆動電圧が高くなり好ましくない観点から最高膜厚が決定できる。従って該電子輸送層の膜厚としては、たとえば1nm〜1μmであり、好ましくは2nm〜500nmであり、さらに好ましくは5nm〜200nmである。
電子注入層は、電子輸送層と陰極との間、または発光層と陰極との間に設けられる。電子注入層としては、発光層の種類に応じて、アルカリ金属、アルカリ土類金属、あるいは前記金属を1種類以上含む合金、あるいは前記金属の酸化物、ハロゲン化物および炭酸化物、あるいは前記物質の混合物などが挙げられる。アルカリ金属またはその酸化物、ハロゲン化物、炭酸化物の例としては、リチウム、ナトリウム、カリウム、ルビジウム、セシウム、酸化リチウム、フッ化リチウム等が挙げられる。その他、酸化ナトリウム、フッ化ナトリウム、酸化カリウム、フッ化カリウム、酸化ルビジウム、フッ化ルビジウム、酸化セシウム、フッ化セシウム、炭酸リチウム等が挙げられる。
また、アルカリ土類金属またはその酸化物、ハロゲン化物、炭酸化物の例としては、マグネシウム、カルシウム、バリウム、ストロンチウム、酸化マグネシウム、フッ化マグネシウム、酸化カルシウム、フッ化カルシウム等が挙げられる。その他、酸化バリウム、フッ化バリウム、酸化ストロンチウム、フッ化ストロンチウム、炭酸マグネシウム等が挙げられる。
電子注入層は、2層以上を積層したものであってもよい。具体的には、LiF/Caなどが挙げられる。電子注入層は、蒸着法、スパッタリング法、印刷法等により形成される。電子注入層の膜厚としては、1nm〜1μm程度が好ましい。
本実施形態の有機EL素子で用いる陰極の材料としては、仕事関数の小さく発光層への電子注入が容易な材料かつ/もしくは高電気伝導度の材料かつ/もしくは可視光高反射率の材料が好ましい。金属では、アルカリ金属あるいはアルカリ土類金属、遷移金属あるいはIII−B族金属を用いることができる。たとえば、リチウム、ナトリウム、カリウム、ルビジウム、セシウム、ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウム、アルミニウム、スカンジウムなどの金属が例示できる。またバナジウム、亜鉛、イットリウム、インジウム、セリウム、サマリウム、ユーロピウム、テルビウム、イッテルビウムなどの金属であってよい。これら金属、または上記金属のうち2つ以上の合金、またはそれらのうち1つ以上と、金、銀、白金、銅、マンガン、チタン、コバルト、ニッケル、タングステン、錫のうち1つ以上との合金、またはグラファイトもしくはグラファイト層間化合物等が用いられる。
合金の例としては、マグネシウム−銀合金、マグネシウム−インジウム合金、マグネシウム−アルミニウム合金、インジウム−銀合金、リチウム−アルミニウム合金、リチウム−マグネシウム合金、リチウム−インジウム合金、カルシウム−アルミニウム合金などが挙げられる。また、陰極として透明導電性電極を用いることができ、たとえば、導電性金属酸化物あるいは導電性有機物などを用いることができる。具体的には、導電性金属酸化物として酸化インジウム、酸化亜鉛、酸化スズ、およびそれらの複合体であるインジウム・スズ・オキサイド(ITO)あるいはインジウム・亜鉛・オキサイド(IZO)、導電性有機物としてポリアニリンもしくはその誘導体、ポリチオフェンもしくはその誘導体などの有機の透明導電膜を用いてもよい。なお、陰極を2層以上の積層構造としてもよい。なお、電子注入層が陰極として用いられる場合もある。
陰極の膜厚は、電気伝導度あるいは耐久性を考慮して、適宜選択することができるが、たとえば10nm〜10μmであり、好ましくは20nm〜1μmであり、さらに好ましくは50nm〜500nmである。陰極の作製方法としては、真空蒸着法、スパッタリング法、また金属薄膜を熱圧着するラミネート法等が用いられる。
本実施形態の有機EL素子が任意に有しうる、膜厚2nm以下の絶縁層は電荷注入を容易にする機能を有する。上記絶縁層の材料としては、金属フッ化物、金属酸化物、有機絶縁材料等が挙げられる。膜厚2nm以下の絶縁層を設けた有機EL素子としては、陰極に隣接して膜厚2nm以下の絶縁層を設けたもの、陽極に隣接して膜厚2nm以下の絶縁層を設けたものが挙げられる。
本実施形態の有機EL素子は面状光源、セグメント表示装置、ドットマトリックス表示装置、液晶表示装置のバックライトとして用いることができる。本実施形態の有機EL素子を用いて面状の光源を得るためには、面状の陽極と陰極が重なり合うように配置すればよい。
また、パターン状の光源を得るためには、前記面状の発光素子の表面にパターン状の窓を設けたマスクを配置する方法、非発光部の有機物層を極端に厚く形成し実質的に非発光とする方法、陽極または陰極の何れか一方、または両方の電極をパターン条に形成する方法がある。これらの何れかの方法でパターンを形成して、いくつかの電極を独立にON/OFFできるように配置することにより、数字、文字、簡単な記号などを表示できるセグメントタイプの表示素子が得られる。
さらに、ドットマトリックス素子とするためには、陽極と陰極をともにストライプ状に形成して直交するように配置すればよい。複数種類の発光色の異なる発光材料を塗分ける方法、あるいは、カラーフィルタまたは蛍光変換フィルタを用いる方法により、部分カラー表示、マルチカラー表示が可能となる。ドットマトリックス素子は、パッシブ駆動もでき、TFTなどと組み合わせてアクティブ駆動してもよい。これらの表示素子は、コンピュータ、テレビ、携帯端末、携帯電話、カーナビゲーションシステム、ビデオカメラのビューファインダーなどの表示装置として用いることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
本実施形態の薄膜トランジスタ101の断面例を示す。 本実施形態の薄膜トランジスタ101の製造過程における断面例を示す。 本実施形態の薄膜トランジスタ101の製造過程における断面例を示す。 本実施形態の薄膜トランジスタ101の製造過程における断面例を示す。 本実施形態の薄膜トランジスタ101の製造過程における断面例を示す。 本実施形態の薄膜トランジスタ101の製造過程における断面例を示す。 本実施形態の薄膜トランジスタ101の製造過程における断面例を示す。 本実施形態の薄膜トランジスタ101の製造過程における断面例を示す。 本実施形態の薄膜トランジスタ101の製造過程における断面例を示す。 図9の領域130を拡大して示した断面例を示す。 図9の領域130を拡大して示した断面例を示す。 本実施形態の有機発光装置201の断面例を示す。 本実施形態の電子デバイス301の上面を示す。 図13におけるA−A線断面を示す。
符号の説明
101 薄膜トランジスタ
102 基板
104 ゲート電極
106 ゲート絶縁膜
108 ソース電極
110 ドレイン電極
112 チャネル層
120 透光性導電層
122 フォトレジスト膜
124 マスクパターン
130 領域
201 有機発光装置
202 絶縁膜
204 有機発光層
206 バック電極
301 電子デバイス
302 基板
304 遮光性配線
306 透光性配線

Claims (18)

  1. 透光性の基板の上に、遮光性の導電層を形成する段階と、
    前記遮光性の導電層に隣接する領域に、少なくとも前記遮光性の導電層における一部の辺の上に重ねて、透光性の導電層を形成する段階と、
    前記透光性の導電層を覆うフォトレジスト膜を形成する段階と、
    前記基板の方向から前記遮光性の導電層を遮光マスクにして前記フォトレジスト膜を露光する段階と、
    露光された前記フォトレジスト膜の領域を残存させるように、前記フォトレジスト膜を現像してマスクパターンを形成する段階と、
    前記マスクパターンをマスクにして、前記マスクの下にエッチング種が回り込むまで前記透光性の導電層をオーバーエッチングして、前記遮光性の導電層と前記透光性の導電層とが離間するまでエッチングする段階と、
    離間した前記透光性の導電層と前記遮光性の導電層との間隙に、能動素子のキャリア領域として機能するチャネル層を形成する段階と、
    を備えた薄膜能動素子の製造方法。
  2. 前記遮光性の導電層を形成する前に、前記基板の上に透光性のゲート電極および透光性のゲート絶縁膜を形成する段階、
    をさらに備える請求項1に記載の薄膜能動素子の製造方法。
  3. 前記チャネル層を形成した後に、ゲート絶縁膜およびゲート電極を形成する段階、
    をさらに備える請求項1に記載の薄膜能動素子の製造方法。
  4. 前記遮光性の導電層と前記透光性の導電層とが離間するまでエッチングする段階は、ウェットエッチング法を用いて、前記透光性の導電層をオーバーエッチングする、
    請求項1から請求項3の何れか一項に記載の薄膜能動素子の製造方法。
  5. 前記遮光性の導電層と前記透光性の導電層とが離間するまでエッチングする段階は、エッチング種として、ハロゲン系のラジカルもしくはイオン、または、酸素系のラジカルもしくはイオン、を生成するプラズマエッチング法を用いて、前記透光性の導電層をオーバーエッチングする、
    請求項1から請求項3の何れか一項に記載の薄膜能動素子の製造方法。
  6. 透光性の基板と、
    前記基板の上に形成された遮光性ソース/ドレイン電極と、
    前記基板の上であって前記遮光性ソース/ドレイン電極が属する平面に形成され、前記遮光性ソース/ドレイン電極との間に間隙を挟んで配置された透光性ソース/ドレイン電極と、
    前記遮光性ソース/ドレイン電極と前記透光性ソース/ドレイン電極との間の前記間隙に形成されたチャネル層と、
    前記間隙に形成された前記チャネル層に電界を印加するゲート電極と、
    を備える薄膜能動素子。
  7. 前記間隙を挟んで前記遮光性ソース/ドレイン電極に対向する前記透光性ソース/ドレイン電極の前記透光性の基板の表面に垂直であって前記間隙を横切る面で切断した場合の断面形状は、前記透光性ソース/ドレイン電極の前記透光性の基板との界面と反対側の面の方が他の面の方より前記間隙の方向に張り出す逆テーパ形状である、
    請求項6に記載の薄膜能動素子。
  8. 前記間隙を挟んで前記遮光性ソース/ドレイン電極に対向する前記透光性ソース/ドレイン電極の前記透光性の基板の表面に垂直であって前記間隙を横切る面で切断した場合の断面形状は、前記透光性ソース/ドレイン電極の前記透光性の基板との界面側の面の方が他の面の方より前記間隙の方向に張り出す順テーパ形状である、
    請求項6に記載の薄膜能動素子。
  9. 前記透光性ソース/ドレイン電極は、
    透光性の基板の上に、遮光性の導電層を形成し、
    前記遮光性の導電層に隣接する領域に、少なくとも前記遮光性の導電層における一部の辺の上に重ねて、透光性の導電層を形成し、
    少なくとも前記透光性の導電層を覆うフォトレジスト膜を形成し、
    前記基板の方向から前記遮光性の導電層を遮光マスクにして前記フォトレジスト膜を露光し、
    露光された前記フォトレジスト膜の領域を残存させるように、前記フォトレジスト膜を現像してマスクパターンを形成し、
    前記マスクパターンをマスクにして、前記マスクの下にエッチング種が回り込むまで前記透光性の導電層をオーバーエッチングして、前記遮光性の導電層と前記透光性の導電層とが離間するまでエッチングする、
    ことにより形成された、
    請求項6に記載の薄膜能動素子。
  10. 前記透光性ソース/ドレイン電極と前記チャネル層との間、または、前記遮光性ソース/ドレイン電極と前記チャネル層との間、の何れか一方にキャリア注入層をさらに備える、
    請求項6から請求項9の何れか一項に記載の薄膜能動素子。
  11. 前記透光性ソース/ドレイン電極と前記チャネル層との間に形成された透光性電極側キャリア注入層と、
    前記遮光性ソース/ドレイン電極と前記チャネル層との間に形成された遮光性電極側キャリア注入層と、
    をさらに備え、
    前記透光性電極側キャリア注入層と前記遮光性電極側キャリア注入層とは、異なるキャリア注入効率を有する、
    請求項6から請求項9の何れか一項に記載の薄膜能動素子。
  12. 前記透光性ソース/ドレイン電極と前記チャネル層との間、または、前記遮光性ソース/ドレイン電極と前記チャネル層との間、の何れか一方または両方にキャリア注入層をさらに備え、
    前記キャリア注入層により、前記透光性ソース/ドレイン電極と前記チャネル層との間および前記遮光性ソース/ドレイン電極と前記チャネル層との間のキャリア注入効率を均等にする、
    請求項6から請求項9の何れか一項に記載の薄膜能動素子。
  13. 前記チャネル層は、有機物であり、
    前記キャリア注入層は、有機物である、
    請求項10から請求項12の何れか一項に記載の薄膜能動素子。
  14. 前記透光性ソース/ドレイン電極は、金属酸化物を含み、
    前記遮光性ソース/ドレイン電極は、金属を含む、
    請求項6から請求項13の何れか一項に記載の薄膜能動素子。
  15. 透光性の基板と、
    前記基板の上に形成された薄膜能動素子と、
    前記薄膜能動素子の上または前記基板と前記薄膜能動素子との間に形成され、前記薄膜能動素子により駆動または選択される有機発光素子と、
    を備え、
    前記薄膜能動素子は、
    前記基板の上に形成された遮光性ソース/ドレイン電極と、
    前記基板の上であって前記遮光性ソース/ドレイン電極が属する平面に形成され、前記遮光性ソース/ドレイン電極との間に間隙を挟んで配置された透光性ソース/ドレイン電極と、
    前記遮光性ソース/ドレイン電極と前記透光性ソース/ドレイン電極との間の前記間隙に形成されたチャネル層と、
    前記間隙に形成された前記チャネル層に電界を印加するゲート電極と、
    を備える有機発光装置。
  16. 前記有機発光素子が有する透明電極と、前記透光性ソース/ドレイン電極とは、同一の成膜プロセスで堆積した導電層を加工した、
    請求項15に記載の有機発光装置。
  17. 透光性の基板と、
    前記基板の上に形成された薄膜能動素子と、
    前記薄膜能動素子の上または前記基板と前記薄膜能動素子との間に形成され、前記薄膜能動素子により駆動または選択される表示素子と、
    を備え、
    前記薄膜能動素子は、
    前記基板の上に形成された遮光性ソース/ドレイン電極と、
    前記基板の上であって前記遮光性ソース/ドレイン電極が属する平面に形成され、前記遮光性ソース/ドレイン電極との間に間隙を挟んで配置された透光性ソース/ドレイン電極と、
    前記遮光性ソース/ドレイン電極と前記透光性ソース/ドレイン電極との間の前記間隙に形成されたチャネル層と、
    前記間隙に形成された前記チャネル層に電界を印加するゲート電極と、
    を備える表示装置。
  18. 透光性の基板と、
    前記基板の上に形成された遮光性配線と、
    前記基板の上であって前記遮光性配線が属する平面に形成され、前記遮光性配線との間に間隙を挟んで配置された透光性配線と、
    を備え、
    前記透光性配線は、
    透光性の基板の上に、遮光性の導電層を形成し、
    前記遮光性の導電層に隣接する領域に、少なくとも前記遮光性の導電層における一部の辺の上に重ねて、透光性の導電層を形成し、
    前記透光性の導電層を覆うフォトレジスト膜を形成し、
    前記基板の方向から前記遮光性の導電層を遮光マスクにして前記フォトレジスト膜を露光し、
    露光された前記フォトレジスト膜の領域を残存させるように、前記フォトレジスト膜を現像してマスクパターンを形成し、
    前記マスクパターンをマスクにして、前記マスクの下にエッチング種が回り込むまで前記透光性の導電層をオーバーエッチングして、前記遮光性の導電層と前記透光性の導電層とが離間するまでエッチングする、
    ことにより形成された電子デバイス。
JP2007265860A 2007-10-11 2007-10-11 薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法 Pending JP2009094413A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007265860A JP2009094413A (ja) 2007-10-11 2007-10-11 薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法
TW097138848A TW200931594A (en) 2007-10-11 2008-10-09 Thin film active element, organic light emitting apparatus, display apparatus, electronic device and method for manufacturing the thin film active element
EP08836892.3A EP2202787B1 (en) 2007-10-11 2008-10-09 Thin film active element, organic light emitting device, display device, electronic device and method for manufacturing thin film active element
US12/681,995 US8298839B2 (en) 2007-10-11 2008-10-09 Manufacturing method of a thin film active element
PCT/JP2008/068810 WO2009048167A1 (ja) 2007-10-11 2008-10-09 薄膜能動素子、有機発光装置、表示装置、電子デバイス および薄膜能動素子の製造方法
KR1020107010077A KR20100074259A (ko) 2007-10-11 2008-10-09 박막 능동 소자, 유기 발광 장치, 표시 장치, 전자 디바이스 및 박막 능동 소자의 제조 방법
CN200880110811A CN101821840A (zh) 2007-10-11 2008-10-09 薄膜有源元件、有机发光装置、显示装置、电子器件以及薄膜有源元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007265860A JP2009094413A (ja) 2007-10-11 2007-10-11 薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法

Publications (1)

Publication Number Publication Date
JP2009094413A true JP2009094413A (ja) 2009-04-30

Family

ID=40549308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007265860A Pending JP2009094413A (ja) 2007-10-11 2007-10-11 薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法

Country Status (7)

Country Link
US (1) US8298839B2 (ja)
EP (1) EP2202787B1 (ja)
JP (1) JP2009094413A (ja)
KR (1) KR20100074259A (ja)
CN (1) CN101821840A (ja)
TW (1) TW200931594A (ja)
WO (1) WO2009048167A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125416B1 (ko) 2010-05-25 2012-03-27 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2458483B (en) * 2008-03-19 2012-06-20 Cambridge Display Tech Ltd Organic thin film transistor
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8679984B2 (en) * 2011-06-30 2014-03-25 Samsung Electronics Co., Ltd. Method of manufacturing electric device, array of electric devices, and manufacturing method therefor
EP2784839B1 (en) * 2013-03-26 2017-10-25 Novaled GmbH Method of manufacturing an organic field effect transistor
CN105870329A (zh) * 2016-04-12 2016-08-17 中国科学院长春光学精密机械与物理研究所 一种基于水溶性氟化铷的倒置结构聚合物太阳能电池的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003508899A (ja) * 1999-08-24 2003-03-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜トランジスタ及びその形成方法
JP2003229616A (ja) * 2002-02-04 2003-08-15 Canon Inc 有機半導体デバイス及びその製造方法
JP2004055654A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
JP2005223048A (ja) * 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
JP2006253675A (ja) * 2005-03-08 2006-09-21 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びそれを備えた平板ディスプレイ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733804A (en) * 1995-12-22 1998-03-31 Xerox Corporation Fabricating fully self-aligned amorphous silicon device
JPH09186335A (ja) 1995-12-27 1997-07-15 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
JP2003084305A (ja) 2001-09-13 2003-03-19 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
US7102155B2 (en) 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
JP2006294484A (ja) 2005-04-13 2006-10-26 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子とその製造方法及び有機エレクトロルミネッセンス表示装置
US7344928B2 (en) * 2005-07-28 2008-03-18 Palo Alto Research Center Incorporated Patterned-print thin-film transistors with top gate geometry
JP2007129007A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003508899A (ja) * 1999-08-24 2003-03-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜トランジスタ及びその形成方法
JP2003229616A (ja) * 2002-02-04 2003-08-15 Canon Inc 有機半導体デバイス及びその製造方法
JP2004055654A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
JP2005223048A (ja) * 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
JP2006253675A (ja) * 2005-03-08 2006-09-21 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びそれを備えた平板ディスプレイ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125416B1 (ko) 2010-05-25 2012-03-27 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Also Published As

Publication number Publication date
KR20100074259A (ko) 2010-07-01
US20100207113A1 (en) 2010-08-19
TW200931594A (en) 2009-07-16
CN101821840A (zh) 2010-09-01
EP2202787A1 (en) 2010-06-30
WO2009048167A1 (ja) 2009-04-16
US8298839B2 (en) 2012-10-30
EP2202787A4 (en) 2011-10-26
EP2202787B1 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
JP5633516B2 (ja) 有機エレクトロルミネセンス素子、有機エレクトロルミネセンスディスプレイパネルおよび有機エレクトロルミネセンスディスプレイパネル製造方法
JP5572942B2 (ja) 発光装置およびその製造方法
CN102024843B (zh) 发光面板以及发光面板的制造方法
EP2568505B1 (en) Display and electronic unit
CN1708194B (zh) 电致发光显示器件及其制造方法
JP2009135053A (ja) 電子デバイス、表示装置および電子デバイスの製造方法
US9547252B2 (en) Organic light emitting device
CN102956712A (zh) 显示器、制造显示器的方法以及电子设备
JP5199772B2 (ja) 有機エレクトロルミネッセンス素子及びその製造方法
US9356251B2 (en) Light-emitting device including a first resistance layer with a creeping-up portion
US8298839B2 (en) Manufacturing method of a thin film active element
US8344390B2 (en) Thin film active element group, thin film active element array, organic light emitting device, display apparatus, and thin film active element manufacturing method
WO2009122870A1 (ja) 有機エレクトロルミネッセンス素子の製造方法、有機エレクトロルミネッセンス素子および表示装置
JP2009272588A (ja) 有機エレクトロルミネッセンス装置
WO2009122874A1 (ja) 有機エレクトロルミネッセンス素子の製造方法、有機エレクトロルミネッセンス素子および表示装置
JP2012216309A (ja) 有機エレクトロルミネッセンスディスプレイパネル及びその製造方法
JP2009094412A (ja) 配線基板の製造方法、表示装置および薄膜能動素子基板
US20120282839A1 (en) Manufacturing method of light emitting device
WO2012070587A1 (ja) 発光装置およびその製造方法
JP4946841B2 (ja) 装置の製造方法および装置
JP2010276829A (ja) 表示装置
JP2009266805A (ja) 有機エレクトロルミネッセンス素子の製造方法、有機エレクトロルミネッセンス素子および表示装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108