CN102800705B - 一种金属氧化物半导体薄膜晶体管的制作方法 - Google Patents
一种金属氧化物半导体薄膜晶体管的制作方法 Download PDFInfo
- Publication number
- CN102800705B CN102800705B CN201110136062.1A CN201110136062A CN102800705B CN 102800705 B CN102800705 B CN 102800705B CN 201110136062 A CN201110136062 A CN 201110136062A CN 102800705 B CN102800705 B CN 102800705B
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- oxide semiconductor
- metal oxide
- layer
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种金属氧化物半导体薄膜晶体管的制作方法,在玻璃衬底正面依次制作金属栅电极、栅介质层和金属氧化物半导体层,然后涂布正性光刻胶,前烘后从玻璃衬底的背面进行两次对称的倾斜曝光,显影形成光刻胶图形相对栅电极缩进一定的长度,生长一层导电薄膜覆盖光刻胶图形,剥离去掉光刻胶图形及其上的导电薄膜,留下的导电薄膜与栅电极有一定的交叠;光刻和刻蚀导电薄膜和金属氧化物半导体层,形成器件的源区、漏区和有源区,其中源漏区与栅电极形成自对准,且有一定的交叠。通过调节入射光线与玻璃衬底背面的夹角可以控制源漏区与栅电极的交叠长度,提高了器件特性的可控性。
Description
技术领域
本发明涉及一种薄膜晶体管的制备方法,尤其涉及一种金属氧化物半导体薄膜晶体管的制备方法。
背景技术
对平板显示器而言,无论是目前居主导地位的液晶显示器,还是有望成为下一代主流的有机发光二极管(OLED)显示器,还是将来的柔性基底显示器,要实现大尺寸和高分辨率的显示,都必需采用薄膜晶体管作为开关控制元件或周边驱动电路的集成元件。氧化锌基或氧化铟基薄膜晶体管具有低的工艺温度,低的工艺成本,高的载流子迁移率以及均匀且稳定的器件特性,非常有希望应用在今后的显示技术中。由于氧化物材料的透明性,在底栅结构薄膜晶体管制作过程中可以采用背面曝光技术实现源漏区与栅极的自对准。自对准工艺能解决器件特性的离散性和寄生效应,但是为了减小源漏区电阻,往往希望源区和漏区分别与栅极有一定的交叠。有人提出以下方法解决这个问题,在光刻胶上溅射一层很薄的金属,背面曝光时利用金属对光的反射作用,使栅极正上方靠近源漏区的光刻胶被曝光。然而,这种方法无法精确的控制源漏区交叠的宽度,本发明提供一种技术方案,不但能解决这个问题,还能简化工艺步骤。
发明内容
本发明的目的在于提供一种金属氧化物半导体薄膜晶体管的制备方法,能保证器件的栅极与源漏区形成自对准,同时又有一定的交叠,且交叠量可由工艺控制。
本发明要制备的金属氧化物半导体薄膜晶体管的结构如图1所示,该薄膜晶体管形成于玻璃衬底1之上,包括一栅电极2,一栅介质层3,一沟道区6,一源区7和一漏区8,所述栅电极2位于玻璃衬底1之上,所述栅介质层3位于玻璃衬底1和栅电极2之上,所述沟道区6位于覆盖栅电极的栅介质之上,所述源区7和漏区8分别位于沟道区两端的金属氧化物半导体层4之上,其中所述栅电极2与所述源区7和漏区8形成自对准,同时又有一定的交叠。
本发明所提供的上述薄膜晶体管的制作方法,包括以下步骤:
(1)在玻璃衬底正面生长一层金属薄膜,然后光刻和刻蚀形成金属栅电极;
(2)生长一层绝缘介质层覆盖栅电极作为栅介质层;
(3)在栅介质层上生长一层金属氧化物半导体层;
(4)在金属氧化物半导体层上涂布正性光刻胶,前烘后从玻璃衬底的背面进行两次对称的倾斜曝光,然后显影,形成光刻胶图形;
(5)生长一层导电薄膜覆盖光刻胶图形,然后剥离去掉光刻胶图形及其上的导电薄膜,留下的导电薄膜与栅电极有一定的交叠;
(6)光刻和刻蚀导电薄膜和金属氧化物半导体层,形成器件的源区、漏区和有源区。
上述步骤完成后就进入晶体管制作的后道工序:先生长一层钝化介质层,光刻和刻蚀形成栅、源和漏的引出孔,然后生长一层导电薄膜,光刻和刻蚀形成电极和互连。
上述制作方法,步骤(1)所生长的金属薄膜可以采用一般的金属材料,如钼、铬、钛或铝等,通过磁控溅射或热蒸发等方法形成。。
上述制作方法,步骤(3)所生长的金属氧化物半导体层为非晶或多晶的金属氧化物半导体薄膜,可采用磁控溅射法淀积该半导体层,其材料可为氧化锌基或氧化铟基等薄膜材料。例如:生长氧化铟镓锌(IGZO)半导体薄膜时,使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成,三种材料的摩尔比为X∶Y∶Z,其中15%<X<40%,15%<Y<40%,30%<Z<50%,X∶Y∶Z的优选值为1∶1∶1。又如:生长氧化铟基半导体薄膜时,所用的靶材为纯度等于或优于99.99%的氧化铟陶瓷靶。
上述制作方法,步骤(4)中两次曝光的倾斜角(即入射光线与玻璃衬底背面的夹角)分别为θ和180°-θ(0°<θ<180°),所形成的光刻胶图形边缘相对栅电极边缘缩进一定的长度W,从而下步剥离形成的源漏区与栅电极有一定的交叠,交叠长度即为W,W由倾斜角度θ、栅电极厚度、介质层厚度、半导体层厚度、曝光时间等因素决定,在其余条件确定的情况下,可以通过调节倾斜角θ控制交叠长度,大大提高了工艺可控性。
上述制作方法,步骤(5)所生长的导电薄膜,可以为金属导电薄膜,采用金属材料,如钼、铬、钛或铝等,由磁控溅射或热蒸发等方法形成;也可以为透明导电薄膜,如氧化铟锡(ITO)或氧化锌铝(AZO)等材料的薄膜,由磁控溅射等方法形成。
在后道工序中所生长的导电薄膜,可以采用金属材料,如钼、铬、钛或铝等,也可以采用其它导电材料,如氧化铟锡(ITO)或氧化锌铝(AZO)等形成透明导电薄膜。
本发明的优点和积极效果:对一个理想的晶体管来说,源漏电极与栅电极要对准,同时有一定的交叠,以确保源漏寄生电阻不明显降低导通电流。但这个交叠会增加晶体管源漏与栅间的寄生电容。因此这个交叠量应能够有效控制,即这个交叠量应在不明显增加寄生电阻的情况下尽可能小。常规的自对准技术要么不能提供这个有效的交叠量,要么能产生交叠但不能控制。本发明在背面曝光制备自对准的薄膜晶体管时,通过调节入射光线与玻璃面的夹角,使形成的源漏区电极与栅电极自对准的同时,又有一定的交叠,从而减小源漏电阻。而且这个交叠量能通过调整曝光倾斜角来控制长度。这种制备方法不仅工艺简单,也提高了器件特性的可控性。
附图说明
图1为本发明具体实施例所描述的薄膜晶体管的剖面结构示意图。
图2~图9依次示出了本发明制作薄膜晶体管的主要工艺步骤,其中:
图2示意了栅电极形成的工艺步骤;
图3示意了栅介质层生长的工艺步骤;
图4示意了金属氧化物半导体层生长的工艺步骤;
图5示意了从玻璃衬底背面进行两次对称倾斜曝光,然后显影的工艺步骤;
图6示意了生长导电薄膜的工艺步骤;
图7示意了剥离去掉光刻胶和其上的导电薄膜,然后光刻和刻蚀导电薄膜及金属氧化物半导体的工艺步骤;
图8示意了钝化层淀积和开接触孔的工艺步骤;
图9示意了源漏金属层淀积和图形化的工艺步骤。
具体实施方式
本发明所提出的薄膜晶体管的剖面图如图1所示。该晶体管形成于玻璃衬底1上,包括一栅电极2,一栅介质层3,一半导体有源层4,一沟道区6,一源区7,一漏区8。所述栅电极2位于玻璃衬底1之上,所述栅介质层3位于玻璃1和栅电极2之上,所述半导体有源层4位于栅介质3之上,所述沟道区6为半导体有源层4的中间部分,位于覆盖栅电极2的栅介质层3之上,所述源区7和漏区8为金属导电薄膜或透明导电薄膜,分别位于沟道区6两端的有源区之上。
所述栅电极2为金属材料,如铬、钼、钛或铝等,由磁控溅射方法或热蒸发方法形成。栅电极的厚度一般为100~300纳米。所述栅介质层3为氮化硅、氧化硅等绝缘介质,由PECVD方法形成;也可为氧化铝、氧化铪或氧化钽等金属氧化物,由磁控溅射方法形成,栅介质层3的厚度一般为100~400纳米。所述半导体有源层4为非晶或多晶的金属氧化物半导体材料,如氧化锌基或氧化铟基的薄膜材料,由磁控溅射方法形成,厚度为50~200纳米。所述源漏区可为金属材料,如铬、钼、钛或铝等,由磁控溅射方法或热蒸发方法形成,也可为透明导电薄膜,如氧化铟锡(ITO)或氧化锌铝(AZO)等,由磁控溅射方法形成,厚度为100~300纳米。
该薄膜晶体管的制作方法的一具体例由图2至图9所示,包括以下步骤:
如图2所示,所用衬底为透明玻璃基板1。在玻璃基板1上磁控溅射生长一层100~300纳米厚的金属薄膜,生成该金属的方法可为磁控溅射法,其材料可为铬、钼、钛或铝等,然后光刻和刻蚀形成金属栅电极2。
如图3所示,采用等离子增强化学汽相淀积(PECVD)方法生长一层100~400纳米厚的氮化硅或氧化硅薄膜,形成栅介质层3。
如图4所示,在栅介质层3上生成一层金属氧化物半导体层4,其厚度可为50至200纳米。其中,金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料,可采用磁控溅射法淀积该半导体层。该材料可为氧化锌基或氧化铟基的薄膜材料。
如图5所示,在器件面涂布正性光刻胶,前烘后从玻璃衬底1的背面进行两次对称倾斜曝光,第一次曝光倾斜角(入射光线与玻璃面的夹角)为θ(如图5中A所示),第二次曝光倾斜角为180°-θ(0°<θ<180°)(如图5中B所示),然后显影,形成光刻胶图形5(如图5中C所示)。此时,光刻胶图形5的边缘相对栅电极2的边缘缩进一定的长度W,从而下步剥离形成的源漏区与栅电极有一定的交叠,交叠长度W由倾斜角度θ、栅电极厚度、介质层厚度、半导体层厚度、曝光时间等因素决定。也就是说,在其余条件确定的情况下,可以通过调节倾斜角θ控制交叠长度,大大提高了工艺可控性。
如图6所示,在光刻胶图形5和金属氧化物半导体层4之上生长一层导电薄膜71,可为金属薄膜材料,如铬、钼、钛或铝等,也可为透明导电薄膜,如氧化铟锡(ITO)或氧化锌铝(AZO)等,厚度为100~300纳米,可采用磁控溅射的方法生成。
如图7所示,剥离导电薄膜71并光刻和刻蚀导电薄膜71及金属氧化物半导体层4,形成器件的沟道区6、源区7和漏区8,此时源区7和漏区8与栅电极2有一定的交叠,交叠大小由θ角决定。
如图8所示,用磁控溅射方法淀积一层100~300纳米厚的氮化硅层9,然后光刻和刻蚀形成电极的接触孔10和11。
如图9所示,用磁控溅射方法淀积一层100~300纳米厚的金属铝膜,然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线12和13。
上述实施例只是本发明的举例,尽管为说明目的公开了本发明的最佳实施例和附图,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换、变化和修改都是可能的。因此,本发明不应局限于最佳实施例和附图所公开的内容。
Claims (9)
1.一种金属氧化物半导体薄膜晶体管的制作方法,包括以下步骤:
1)在玻璃衬底正面生长一层金属薄膜,然后光刻和刻蚀形成金属栅电极;
2)生长一层绝缘介质层覆盖栅电极作为栅介质层;
3)在栅介质层上生长一层金属氧化物半导体层;
4)在金属氧化物半导体层上涂布正性光刻胶,前烘后从玻璃衬底的背面进行两次对称的倾斜曝光,入射光线与玻璃衬底背面的夹角分别为θ和180°-θ,其中0°<θ<180°,然后显影,形成光刻胶图形,所形成的光刻胶图形边缘相对栅电极边缘缩进长度W,从而下步剥离形成的源漏区与栅电极有一定的交叠,交叠长度即为W,W由倾斜角度θ、栅电极厚度、介质层厚度、半导体层厚度、曝光时间决定,在其余条件确定的情况下,通过调节倾斜角θ控制交叠长度;
5)生长一层导电薄膜覆盖光刻胶图形,然后剥离去掉光刻胶图形及其上的导电薄膜,留下的导电薄膜与栅电极有一定的交叠;
6)光刻和刻蚀导电薄膜和金属氧化物半导体层,形成器件的源区、漏区和有源区,其中源区和漏区与栅电极形成自对准,且有一定的交叠。
2.如权利要求1所述的制作方法,其特征在于,步骤1)所述金属薄膜的材料是钼、铬、钛或铝。
3.如权利要求1所述的制作方法,其特征在于,步骤1)用磁控溅射或热蒸发的方法生长金属薄膜。
4.如权利要求1所述的制作方法,其特征在于,步骤3)采用磁控溅射法淀积所述金属氧化物半导体层。
5.如权利要求1所述的制作方法,其特征在于,步骤3)所述的金属氧化物半导体层为非晶或多晶的金属氧化物半导体薄膜。
6.如权利要求5所述的制作方法,其特征在于,步骤3)所述的金属氧化物半导体层为氧化锌基或氧化铟基薄膜。
7.如权利要求1所述的制作方法,其特征在于,步骤3)采用磁控溅射法生长氧化铟镓锌半导体薄膜,使用的靶由氧化镓、氧化铟和氧化锌三种材料混合构成,它们的摩尔比为X:Y:Z,其中15%<X<40%,15%<Y<40%,30%<Z<50%;或者采用磁控溅射法生长氧化铟基薄膜,使用的靶材为纯度≥99.99%的氧化铟陶瓷靶。
8.如权利要求1所述的制作方法,其特征在于,步骤5)所生长的导电薄膜为金属导电薄膜或透明导电薄膜。
9.如权利要求1所述的制作方法,其特征在于,在步骤6)后进入晶体管制作的后道工序:先生长一层钝化介质层,光刻和刻蚀形成栅、源和漏的引出孔,然后生长一层导电薄膜,光刻和刻蚀形成电极和互连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110136062.1A CN102800705B (zh) | 2011-05-24 | 2011-05-24 | 一种金属氧化物半导体薄膜晶体管的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110136062.1A CN102800705B (zh) | 2011-05-24 | 2011-05-24 | 一种金属氧化物半导体薄膜晶体管的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102800705A CN102800705A (zh) | 2012-11-28 |
CN102800705B true CN102800705B (zh) | 2015-01-07 |
Family
ID=47199764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110136062.1A Active CN102800705B (zh) | 2011-05-24 | 2011-05-24 | 一种金属氧化物半导体薄膜晶体管的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102800705B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109103101A (zh) * | 2017-06-21 | 2018-12-28 | 清华大学 | 纳米微结构的制备方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103094205B (zh) * | 2013-02-04 | 2015-11-18 | 广州新视界光电科技有限公司 | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 |
CN103700665B (zh) * | 2013-12-13 | 2016-03-02 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置 |
CN108878540A (zh) * | 2018-07-12 | 2018-11-23 | 南方科技大学 | 一种底栅薄膜晶体管及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610082A (en) * | 1992-12-29 | 1997-03-11 | Lg Electronics Inc. | Method for fabricating thin film transistor using back light exposure |
CN101542744A (zh) * | 2007-07-02 | 2009-09-23 | 韩国机械研究院 | 自对准有机薄膜晶体管及其制造方法 |
CN102122620A (zh) * | 2011-01-18 | 2011-07-13 | 北京大学深圳研究生院 | 一种自对准薄膜晶体管的制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073920A (ja) * | 2008-09-19 | 2010-04-02 | Seiko Epson Corp | 半導体装置の製造方法 |
-
2011
- 2011-05-24 CN CN201110136062.1A patent/CN102800705B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610082A (en) * | 1992-12-29 | 1997-03-11 | Lg Electronics Inc. | Method for fabricating thin film transistor using back light exposure |
CN101542744A (zh) * | 2007-07-02 | 2009-09-23 | 韩国机械研究院 | 自对准有机薄膜晶体管及其制造方法 |
CN102122620A (zh) * | 2011-01-18 | 2011-07-13 | 北京大学深圳研究生院 | 一种自对准薄膜晶体管的制作方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2010-73920A 2010.04.02 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109103101A (zh) * | 2017-06-21 | 2018-12-28 | 清华大学 | 纳米微结构的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102800705A (zh) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101488459B (zh) | 一种自对准的金属氧化物薄膜晶体管的制作方法 | |
CN103325840B (zh) | 薄膜晶体管及其制作方法 | |
TWI422034B (zh) | 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備 | |
CN101478005B (zh) | 一种金属氧化物薄膜晶体管及其制作方法 | |
CN103346093B (zh) | 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法 | |
JP5400019B2 (ja) | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを具備した有機電界発光装置 | |
US9991135B2 (en) | Method for fabricating a metal oxide thin film transistor | |
US20070057261A1 (en) | Transparent thin film transistor (TFT) and its method of manufacture | |
US8481362B2 (en) | Thin film transistor and method for preparing the same | |
CN106128963A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 | |
WO2016201609A1 (zh) | 金属氧化物薄膜晶体管、显示面板及两者的制备方法 | |
WO2012044344A1 (en) | Method of making oxide thin film transistor array, and device incorporating the same | |
WO2016061714A1 (zh) | 一种金属氧化物薄膜晶体管制作方法 | |
KR102166272B1 (ko) | 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법 | |
CN106252395B (zh) | 一种薄膜晶体管及其制备方法 | |
CN102800705B (zh) | 一种金属氧化物半导体薄膜晶体管的制作方法 | |
WO2015143745A1 (zh) | 一种阵列基板的制造方法 | |
WO2016123979A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
CN103337462A (zh) | 一种薄膜晶体管的制备方法 | |
WO2016086608A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN103177970A (zh) | 一种氧化物薄膜晶体管制备方法 | |
WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
WO2015032135A1 (zh) | 阻挡层及其制备方法、薄膜晶体管、阵列基板 | |
CN108231598A (zh) | 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法 | |
WO2013174105A1 (zh) | 阵列基板、其制造方法、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |