CN111384004A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN111384004A
CN111384004A CN201910854476.4A CN201910854476A CN111384004A CN 111384004 A CN111384004 A CN 111384004A CN 201910854476 A CN201910854476 A CN 201910854476A CN 111384004 A CN111384004 A CN 111384004A
Authority
CN
China
Prior art keywords
semiconductor device
package
encapsulant
device package
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910854476.4A
Other languages
English (en)
Other versions
CN111384004B (zh
Inventor
林长佑
陈纪翰
府玠辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN111384004A publication Critical patent/CN111384004A/zh
Application granted granted Critical
Publication of CN111384004B publication Critical patent/CN111384004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Abstract

一种半导体装置封装包含：第一半导体装置，其具有第一表面；互连元件，其具有与所述第一半导体装置的所述第一表面基本上共面的表面；第一囊封件，其囊封所述第一半导体装置和所述互连元件；以及第二半导体装置，其安置在所述第一半导体装置和所述互连元件上并且横跨所述第一半导体装置和所述互连元件。

Description

半导体封装装置及其制造方法
技术领域
本申请大体上涉及半导体封装装置及其制造方法。
背景技术
半导体装置封装包含一或多个半导体装置。半导体装置中的一些可以堆叠在半导体装置封装中。半导体装置中的一些可以并排安置在半导体装置封装中。半导体装置封装中的信号发射可使用提供用于横向发射的导电迹线。然而，相对长的导电迹线可能引起相对大的发射损耗，并且此类现象可能是显著的(例如，在高频信号发射中)。
发明内容
在一或多个实施例中，半导体装置封装包含：第一半导体装置，其具有第一表面；互连元件，其具有与第一半导体装置的第一表面基本上共面的表面；第一囊封件，其囊封第一半导体装置和互连元件；以及第二半导体装置，其安置在第一半导体装置和互连元件上并且横跨第一半导体装置和互连元件。
在一或多个实施例中，制造半导体装置封装的方法包含：将第一半导体装置和互连元件安置在载体上；囊封第一半导体装置和互连元件；从第一半导体装置和互连元件移除载体；以及横跨第一半导体装置和互连元件安置第二半导体装置。
附图说明
当结合附图阅读时，从以下详细描述容易理解本申请的各方面。应注意，各种特征可能未按比例绘制，且各种特征的尺寸可出于论述的清楚起见而任意增大或减小。
图1说明根据本申请的一些实施例的半导体装置封装的截面图。
图2说明根据本申请的一些实施例的半导体装置封装的截面图。
图3说明根据本申请的一些实施例的半导体装置封装的截面图。
图4A说明根据比较实例的半导体装置封装的截面图。
图4B说明图4A中所示的半导体装置封装的一部分的放大视图。
图4C说明图4A中所示的半导体装置封装的一部分的放大视图。
图5A、图5B、图5C和图5D说明根据本申请的一些实施例的制造半导体装置封装的方法。
图6A、图6B、图6C和图6D说明根据本申请的一些实施例的制造半导体装置封装的方法。
图7A、图7B、图7C和图7D说明根据本申请的一些实施例的制造半导体装置封装的方法。
图8A、图8B和图8C说明制造半导体装置封装的比较方法。
贯穿图式和详细描述使用共同参考标号来指示相同或类似元件。
具体实施方式
在本申请的一些实施例中横向发射路径减小或最小化。在本申请的一些实施例中水平发射路径减小或最小化。
图1说明根据本申请的一些实施例的半导体装置封装1的截面图。半导体装置封装1包括半导体装置11、互连元件12、囊封件13、半导体装置14、再分布层(RDL)结构15、RDL结构16和连接元件17。
半导体装置11具有表面111。表面111可包含或可构成有源表面的至少部分。表面111邻近于半导体装置11的有源侧。表面111与半导体装置11的后侧或后表面相对。
半导体装置11可包含例如但不限于，光学芯片(例如，光子芯片)、射频芯片、检测器，或其它集成电路。
半导体装置11包含光学元件112。光学元件112可包含导引元件，例如，光波导。光学元件112可包含光栅结构112g。光学元件112可以嵌入在半导体装置11中。光栅结构112g可以从半导体装置11的表面111暴露。光栅结构112g(例如，光栅耦合器)可从外部光纤(未在图1中说明)接收光束，并且所接收的光束是经由光学元件112发射的。光学元件112可以包含光波导、声波波导、电磁波导，或类似者。半导体装置11可包含光电转换器(未在图1中说明)。
半导体装置11由囊封件13囊封。半导体装置11的表面111由囊封件13暴露。囊封件13具有表面131。半导体装置11的表面111与囊封件13的表面131基本上共面。半导体装置11安置为邻近于囊封件13的表面131。
囊封件13可包含环氧树脂。囊封件13可包含模制化合物(例如，环氧模制化合物或其它模制化合物)。囊封件13可包含聚酰亚胺。囊封件13可包含酚类化合物或材料。囊封件13可包含填充物或粒子(例如，二氧化硅粒子)。
RDL结构15安置在囊封件13上。RDL结构15安置在半导体装置11上。RDL结构15电连接到半导体装置11。RDL结构15包含一或多个导电迹线151。RDL结构15包含一或多个互连元件153。互连元件153可包含导电通孔。RDL结构15包含钝化层152。RDL结构15可包含或可以是单层结构。根据本申请的一些实施例RDL结构15可包含或可以是多层结构。
互连元件12包含导电通孔121和钝化层122。互连元件12包含插入件结构。互连元件12包含框架板结构。互连元件12由囊封件13囊封。互连元件12具有表面123。互连元件12的表面123由囊封件13暴露。互连元件12的表面123与半导体装置11的表面111基本上共面。互连元件12通过囊封件13与半导体装置11分离。RDL结构15安置在互连元件12上。RDL结构15电连接到互连元件12。
半导体装置14安置在RDL结构15上。半导体装置14安置在半导体装置11上。半导体装置14安置在互连元件12上。半导体装置14横跨半导体装置11和互连元件12安置(例如，至少从半导体装置11上方的位置延伸到互连元件12上方的位置)。半导体装置14的表面(例如，底部表面)可面向和/或平行于半导体装置11的表面111。半导体装置14的表面(例如，底部表面)可面向和/或平行于互连元件12的表面123。半导体装置14可包含例如但不限于，控制器芯片、处理器芯片、专用集成电路(ASIC)芯片、微控制器单元(MCU)芯片，或类似者。半导体装置14电连接到RDL结构15。半导体装置14经由RDL结构15电连接到半导体装置11。半导体装置14经由RDL结构15电连接到互连元件12。
根据一些实施例的信号发射由图1中所示的虚线箭头指示。半导体装置11中的信号可以穿过导电通孔153垂直地发射到半导体装置14。因此，在从半导体装置11到半导体装置14的信号发射中可以省略横向或水平信号发射路径(例如，除导电通孔153之外)，且反之亦然。
半导体装置14中的信号可以穿过导电通孔153垂直地发射到互连元件12。因此，在从半导体装置14到互连元件12的信号发射中可以省略横向或水平信号发射路径(例如，除导电通孔153之外)，且反之亦然。
可因此对半导体装置封装1的发射路径进行最小化、减小或使其较小以缓解发射损耗。
RDL结构16安置在囊封件13上。RDL结构16包含互连结构161和钝化层162。RDL结构16电连接到互连元件12。
连接元件17安置在RDL结构16上。连接元件17可包含焊料球、焊料膏、预制焊料或其它合适的材料。
囊封件18安置在半导体装置14与囊封件13之间。囊封件18安置在半导体装置14与半导体装置11之间。囊封件18安置在半导体装置14与互连元件12之间。取决于设计规范，囊封件18可包含毛细管底部填充物(CUF)、模制底部填充物(MUF)或分配凝胶。
图2说明半导体装置封装2的截面图。半导体装置封装2类似于如参考图1描述且说明的半导体装置封装1，不同之处在于半导体装置11被半导体装置11'代替并且囊封件13被囊封件13'代替。
半导体装置11'类似于半导体装置11，不同在于凹部、凹槽或沟槽R由可以接收外部光纤(未在图2中说明)的半导体装置11'界定。半导体装置11'可包含光学元件112'。光学元件112'可包含导引元件，例如，光波导。光学元件112'可以嵌入在半导体装置11中。光学元件112'可以由囊封件13'暴露。凹部、凹槽或沟槽R可暴露光学元件112'。光学元件112'(例如，边缘耦合器)可从外部光纤(未在图2中说明)接收光束，并且所接收的光束经由光学元件112'发射。光学元件112'可包含光波导、声波波导、电磁波导，或类似者。
半导体装置11'由囊封件13'囊封。半导体装置11'具有邻近于表面111'的表面113。表面111'与互连元件12的表面123基本上共面。表面113与表面111'正交。光学元件112'从表面113暴露。表面113从囊封件13'暴露。
半导体装置11'具有表面114。表面114邻近于表面113。表面114由囊封件13'暴露。表面114可以基本上平行于表面111'。
半导体装置11'具有由囊封件13'暴露的表面115。
图3说明半导体装置封装3的截面图。半导体装置封装3类似于如参考图1描述且说明的半导体装置封装1，不同之处在于半导体装置11被半导体装置11"代替且RDL 16被囊封件RDL16'代替，并且包含发光装置19。
发光装置19安置在半导体装置11"上。发光装置19可包含激光二极管。半导体装置11"的光学元件112接收从发光装置19发出的光。光学元件112可从外部光纤(未在图3中说明)接收光信号。半导体装置11"可包含光电转换器以用于转换来自发光装置19和/或来自外部光纤的光信号。
RDL 16'安置在囊封件13上。RDL结构16'包含互连结构161'和钝化层162'。RDL结构16'界定开口16O。RDL结构16'电连接到互连元件12。开口16O安置在与发光装置19相对的囊封件13的侧面上。开口16O的面积大于在半导体装置16"的表面111上占据的发光装置19的面积。开口16O的面积大于接合到发光装置19的半导体装置11"的导电垫116(例如，接合垫)的面积。朝向开口16O的发光装置19的投影落在开口16O的面积内。发光装置19到RDL结构16'上的投影落在(例如，完全落在)开口16O的面积内。发光装置19安置在开口16O的侧面上方且在所述侧面之间。
RDL 15安置在半导体装置11"的表面111上。RDL 15安置在互连元件12的表面123上。半导体装置14安置在RDL 15上。半导体装置14的底部表面141基本上平行于半导体装置11"的表面111。半导体装置14的表面141基本上平行于互连元件12的表面123。
互连元件153a安置在半导体装置11"与半导体装置14之间。互连元件153b安置在互连元件12与半导体装置14之间。互连元件153a的高度与互连元件153b的高度基本上相同。
图4A说明根据比较实例的半导体装置封装4的截面图。半导体装置封装4包含半导体装置41、载体42、半导体装置44、载体45、粘合层415以及连接元件414、424和425。半导体装置41经由连接元件414电连接到半导体装置44。半导体装置44经由连接元件424电连接到载体42。载体42经由连接元件425电连接到载体45。半导体装置41通过粘合层415附接到载体45。
图4B说明在如图4A中所示的虚线圆“A”中的半导体装置封装4的一部分的放大视图。参考图4B，作为半导体装置41的底部表面与载体45的顶部表面之间的粘合层415的厚度的粘合层415的接合线粗细(BLT)可能是不均匀的。粘合层415可能具有在一侧的厚度Th1和在另一侧的不同于厚度Th1的另一厚度Th2。此类不均匀的BLT可能是由粘合剂的特性(例如，粘合剂的粘度、温度、体积及类似者)所引起的。厚度差异可能引起半导体装置41的倾斜。
图4C说明在如图4A中所示的虚线圆“B”中的半导体装置封装4的一部分的放大视图。连接元件414可包含焊料球。连接元件414可包含导电凸块或柱。连接元件424可包含焊料球。连接元件424可包含导电凸块或柱。
连接元件424具有高度H1。连接元件414具有高度H2。高度H1大于高度H2。在连接元件414和424之中可能存在高度差(例如，由制造偏差或公差引起)。连接元件414和424之间的高度差可能引起半导体装置44的倾斜，这可以不利地影响连接元件414和424的可靠性并且可能对半导体装置封装4造成损害(例如，连接元件414和424的断裂或开裂)。
可能具有挑战性的是制造或生产具有相同直径的焊料球。此外，可能具有挑战性的是在回焊操作之后控制焊料球的大小或高度。举例来说，可能具有挑战性的是制造或生产具有相同高度的导电柱，因为偏差或公差在某些操作(例如，镀覆、蚀刻或其它操作)中是高度地可能的。
图5A、图5B、图5C和图5D说明根据本申请的一些实施例的制造半导体装置封装的方法。
参考图5A，提供载体50。半导体装置11和互连元件12安置在载体50上。载体50可包含条带，或其它可释放材料。
参考图5B，囊封件53形成为囊封半导体装置11和互连元件12。
参考图5C，将薄化或平坦化操作应用于囊封件53以形成囊封件13。将薄化操作应用于囊封件53以暴露互连元件12的导电通孔121。从半导体装置11和互连元件12移除载体50。在去载体操作之前附接到载体50的相同表面的半导体装置11的表面111和互连元件12的表面123是基本上共面的。
参考图5D，RDL 15形成在半导体装置11的表面111和导电元件12的表面123上。RDL15形成在囊封件13上。RDL 15包含一或多个导电迹线151、钝化层152以及导电通孔153a和153b。
RDL 16在与RDL 15相对的囊封件13的侧面上形成在囊封件13上。RDL 16包含互连结构161和钝化层162。半导体装置14通过接合技术接合到导电通孔153a和153b，并且应用囊封件18以形成如图1中所示的半导体装置封装1。
图6A、图6B、图6C和图6D说明根据本申请的一些实施例的制造半导体装置封装的方法。
参考图6A，半导体装置11'和互连元件12安置在载体50上。半导体装置11'在表面111'中且邻近于半导体装置11'的边缘或横向表面界定凹部、凹槽或沟槽R。
参考图6B，半导体装置11'和互连元件12由囊封件53'囊封。
参考图6C，执行修整或平坦化操作以形成囊封件13'。随后，从囊封的半导体装置11'和互连元件12移除载体50。
参考图6D，RDL 15形成在半导体装置11'的表面111'和导电元件12的表面123上。RDL 15形成在囊封件13'上。RDL 15包含一或多个导电迹线151、钝化层152以及导电通孔153a和153b。
RDL 16在与RDL 15相对的囊封件13的侧面上形成在囊封件13'上。RDL 16包含互连结构161和钝化层162。
半导体装置14通过接合技术接合到导电通孔153a和153b，并且应用囊封件18以形成如图2中所示的半导体装置封装2。
图7A、图7B、图7C和图7D说明根据本申请的一些实施例的制造半导体装置封装的方法。
参考图7A，半导体装置11"和互连元件52安置在载体50上。
参考图7B，半导体装置11"和互连元件12由囊封件53'囊封。
参考图7C，将薄化或平坦化操作应用于囊封件53以形成囊封件13。将薄化或平坦化操作应用于囊封件53以暴露包含在互连元件12中的导电通孔121。从半导体装置11和互连元件12移除载体50。在去载体操作之前附接到载体50的相同表面的半导体装置11的表面111和互连元件12的表面123是基本上共面的。
参考图7D，RDL 15形成在半导体装置11的表面111和导电元件12的表面123上。RDL15形成在囊封件13上。RDL 15包含一或多个导电迹线151、钝化层152以及导电通孔153a和153b。
RDL 16'在与RDL 15相对的囊封件13的侧面上形成在囊封件13上。RDL 16'包含互连结构161'和钝化层162'。RDL16'界定开口16O。
半导体装置14通过接合技术接合到导电通孔153a和153b，发光元件19经由激光接合技术接合到半导体装置11"，并且应用囊封件18以形成如图3中所示的半导体装置封装3。
半导体装置11"包含导电垫或接合垫116以用于与发光元件19接合。垫116的面积小于开口16O的面积。垫116由RDL 15暴露。接合材料是例如但不限于，焊料材料、粘合剂或类似者，并且在将半导体装置14接合到垫116之前可以安置在垫116上。如上文所论述，激光可以通过开口16O和半导体装置11"以固化或回焊接合材料。如上文所论述，用于固化或回焊接合材料的激光在一些实施例中可能基本上不被半导体装置11"所吸收。半导体装置11"可基本上对激光呈透射性(例如，可以是约80％或更大透射性的、约90％或更大透射性的、约95％或更大透射性的，或约99％或更大透射性的)。
图8A、图8B和图8C说明根据比较实例的制造半导体装置封装的方法。
参考图8A，载体42接合到载体45。粘合剂或粘合材料415'形成在载体45上。载体42经由连接元件425接合到载体45。连接元件425可包含焊料球。
在连接元件425之中可能存在高度差(例如，由制造偏差或公差引起)。连接元件425之中的高度差可能引起载体42的倾斜。
参考图8B，半导体装置41附接到载体45。半导体装置41通过粘合材料415'附接到载体45。在将半导体装置41附接到粘合材料415'上之后，可执行固化操作以固化粘合材料415'以形成粘合层415。粘合层415可具有由粘合剂415'的特性(例如，粘合剂415'的粘度、温度、体积及类似者)所引起的不均匀的BLT。粘合层415的厚度的不均匀性可能引起半导体装置41的倾斜。
参考图8C，连接元件424形成在载体42上。连接元件414形成在半导体装置41上。连接元件424可以通过例如但不限于植入技术形成。连接元件414可以通过例如但不限于植入技术形成。
连接元件414可包含焊料球。连接元件414可包含导电凸块或柱。连接元件424可包含焊料球。连接元件424可包含导电凸块或柱。
在连接元件414之中可能存在高度差(例如，由制造偏差或公差引起)。在连接元件414之中可能存在高度差(例如，由制造偏差或公差引起)。
根据当前比较实例，半导体装置44接合到半导体装置41和载体42，并且执行回焊操作以形成如图4中所示的半导体装置封装4。
可能具有挑战性的是制造或生产具有相同直径的焊料球。此外，可能具有挑战性的是在回焊操作之后控制焊料球的大小或高度。举例来说，可能具有挑战性的是制造或生产具有相同高度的导电柱，因为偏差或公差在某些操作(例如，镀覆、蚀刻或其它操作)中是高度地可能的。
如本文中所使用，术语“近似地”、“基本上”、“实质”和“约”用于描述和解释小的变化。当与事件或情况结合使用时，所述术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。举例来说，当与数值结合使用时，术语可指小于或等于所述数值的±10％的变化范围，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“基本上”或“约”相同。举例来说，“基本上”平行可以指相对于0°的小于或等于±10°的角度变化范围，例如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°,或小于或等于±0.05°。举例来说，“基本上”垂直可以指相对于90°的小于或等于±10°的角度变化范围，例如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。
如果两个表面之间的位移不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为所述两个表面是共面的或基本上共面的。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”指代传送电流的能力。导电材料通常指示对电流流动呈现极少或零对抗的那些材料。电导率的一个量度是西门子(Siemens)/米(S/m)。通常，导电材料是电导率大于近似地104S/m(例如，至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度而变化。除非另外规定，否则材料的电导率是在室温下测量的。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含复数指示物。在一些实施例的描述中，组件提供于另一组件“上”或“之上”可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本申请的特定实施例描述并说明本申请，但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解，在不脱离如由所附权利要求书界定的本申请的真实精神和范围的情况下，可作出各种改变，且可在实施例内取代等效组件。所述图示可能未必按比例绘制。由于制造过程中的变数等等，本申请中的艺术再现与实际设备之间可能存在区别。可能存在并未特定说明的本申请的其它实施例。应将本说明书和图式视为说明性而非限定性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神和范围。所有此类修改都意图在此所附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但可以理解，可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本申请的限制。

Claims (25)

1.一种半导体装置封装，其包括：
第一半导体装置，其具有第一表面；
互连元件，其具有与所述第一半导体装置的所述第一表面基本上共面的表面；
第一囊封件，其囊封所述第一半导体装置和所述互连元件；以及
第二半导体装置，其安置在所述第一半导体装置和所述互连元件上并且横跨所述第一半导体装置和所述互连元件。
2.根据权利要求1所述的半导体装置封装，其中所述第一半导体装置的所述第一表面从所述第一囊封件暴露。
3.根据权利要求1所述的半导体装置封装，其中所述第一半导体装置包括邻近于所述第一半导体装置的所述第一表面的导引元件。
4.根据权利要求3所述的半导体装置封装，其中所述导引元件包括从所述第一囊封件暴露的光栅结构。
5.根据权利要求1所述的半导体装置封装，其中所述第一半导体装置具有邻近于所述第一半导体装置的所述第一表面的第二表面，并且所述第一半导体装置的所述第二表面从所述第一囊封件暴露。
6.根据权利要求5所述的半导体装置封装，其中所述第一半导体装置包括邻近于所述第一半导体装置的所述第二表面的导引元件，并且其中所述导引元件从所述第一囊封件暴露。
7.根据权利要求5所述的半导体装置封装，其中所述第一半导体装置具有邻近于所述第一半导体装置的所述第二表面的第三表面，并且所述第一半导体装置的所述第三表面从所述第一囊封件暴露。
8.根据权利要求7所述的半导体装置封装，其中所述第一半导体装置的所述第三表面基本上平行于所述第一半导体装置的所述第一表面。
9.根据权利要求7所述的半导体装置封装，其中所述第一半导体装置具有邻近于所述第一半导体装置的所述第三表面的第四表面，并且所述第一半导体装置的所述第四表面从所述第一囊封件暴露。
10.根据权利要求1所述的半导体装置封装，其中凹部由所述第一半导体装置的所述第一表面界定并且邻近于所述第一半导体装置的边缘。
11.根据权利要求10所述的半导体装置封装，其中所述第一半导体装置包括从所述第一囊封件暴露的导引元件，并且其中所述导引元件暴露于所述凹部。
12.根据权利要求11所述的半导体装置封装，其中所述第一半导体装置包括检测器。
13.根据权利要求1所述的半导体装置封装，其进一步包括安置在所述第一半导体装置的所述第一表面上的发光装置，其中所述发光装置占据所述第一半导体装置的所述第一表面上的第一面积。
14.根据权利要求13所述的半导体装置封装，其进一步包括安置在所述第一半导体装置的第二表面上的再分布层，其中所述第一半导体装置的所述第二表面与所述第一半导体装置的所述第一表面相对，并且其中所述再分布层界定具有大于所述第一面积的第二面积的第一开口。
15.根据权利要求13所述的半导体装置封装，其中所述第一半导体装置包括经配置以接收从所述发光装置发出的光的导引元件。
16.根据权利要求1所述的半导体装置封装，其进一步包括在所述第一半导体装置的所述第一表面上的再分布层。
17.根据权利要求1所述的半导体装置封装，其中所述第一半导体装置、所述互连元件和所述第二半导体装置是电连接的。
18.根据权利要求1所述的半导体装置封装，其进一步包括在所述第一半导体装置与所述第二半导体装置之间的第一通孔，以及在所述互连元件与所述第二半导体装置之间的第二通孔，其中所述第一通孔的高度基本上等于所述第二通孔的高度。
19.根据权利要求1所述的半导体装置封装，其中所述第一半导体装置的所述第一表面基本上平行于所述第二半导体装置的第一表面，并且所述第二半导体装置的所述第一表面面向所述第一半导体装置的所述第一表面。
20.根据权利要求1所述的半导体装置封装，其中所述第二半导体装置具有面向所述互连元件的所述表面的表面，并且所述互连元件的所述表面基本上平行于所述第二半导体装置的所述表面。
21.根据权利要求1所述的半导体装置封装，其进一步包括在所述第一半导体装置的所述第一表面和所述互连元件的所述表面上的再分布层，其中所述再分布层跨越所述第一半导体装置和所述互连元件延伸。
22.根据权利要求1所述的半导体装置封装，其中所述第一半导体装置包括光电转换器。
23.根据权利要求1所述的半导体装置封装，其进一步包括安置在所述第二半导体装置与所述第一囊封件之间的第二囊封件。
24.一种制造半导体装置封装的方法，其包括：
将第一半导体装置和互连元件安置在载体上；
囊封所述第一半导体装置和所述互连元件；
从所述第一半导体装置和所述互连元件移除所述载体；以及
横跨所述第一半导体装置和所述互连元件安置第二半导体装置。
25.根据权利要求24所述的方法，其进一步包括分别将所述第二半导体装置电连接到所述第一半导体装置并且将所述第二半导体装置电连接到所述互连元件。
CN201910854476.4A 2018-12-28 2019-09-10 半导体封装装置及其制造方法 Active CN111384004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/236,186 US10930627B2 (en) 2018-12-28 2018-12-28 Semiconductor package device and method of manufacturing the same
US16/236,186 2018-12-28

Publications (2)

Publication Number Publication Date
CN111384004A true CN111384004A (zh) 2020-07-07
CN111384004B CN111384004B (zh) 2023-05-30

Family

ID=71123291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910854476.4A Active CN111384004B (zh) 2018-12-28 2019-09-10 半导体封装装置及其制造方法

Country Status (2)

Country Link
US (2) US10930627B2 (zh)
CN (1) CN111384004B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022012475A1 (zh) * 2020-07-14 2022-01-20 中芯集成电路（宁波）有限公司上海分公司 晶圆级封装方法以及封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101867017A (zh) * 2009-04-17 2010-10-20 索尼公司 薄膜晶体管和用于制造薄膜晶体管的方法
CN103137635A (zh) * 2011-11-23 2013-06-05 同欣电子工业股份有限公司 一种影像感测模块封装结构及制造方法
CN107644848A (zh) * 2016-07-21 2018-01-30 台湾积体电路制造股份有限公司 封装结构及其制造方法
CN107731778A (zh) * 2016-08-10 2018-02-23 意法半导体股份有限公司 一种制造半导体器件的方法、相应的器件及电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69017852T2 (de) * 1989-12-04 1995-08-10 Canon Kk Optisches Kopplergerät mit wellenlängeselektivem optischem Koppler.
US9347620B2 (en) * 2013-08-08 2016-05-24 Kabushiki Kaisha Toshiba Semiconductor device, and method of manufacturing semiconductor device
TW201519300A (zh) * 2013-11-08 2015-05-16 Advanced Semiconductor Eng 半導體製程
US10600759B2 (en) * 2016-01-12 2020-03-24 Advanced Semiconductor Engineering, Inc. Power and ground design for through-silicon via structure
US9857532B2 (en) * 2016-05-19 2018-01-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US9852971B1 (en) * 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
US11450560B2 (en) * 2018-09-24 2022-09-20 Intel Corporation Microelectronic assemblies having magnetic core inductors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101867017A (zh) * 2009-04-17 2010-10-20 索尼公司 薄膜晶体管和用于制造薄膜晶体管的方法
CN103137635A (zh) * 2011-11-23 2013-06-05 同欣电子工业股份有限公司 一种影像感测模块封装结构及制造方法
CN107644848A (zh) * 2016-07-21 2018-01-30 台湾积体电路制造股份有限公司 封装结构及其制造方法
CN107731778A (zh) * 2016-08-10 2018-02-23 意法半导体股份有限公司 一种制造半导体器件的方法、相应的器件及电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022012475A1 (zh) * 2020-07-14 2022-01-20 中芯集成电路（宁波）有限公司上海分公司 晶圆级封装方法以及封装结构

Also Published As

Publication number Publication date
US20200212023A1 (en) 2020-07-02
CN111384004B (zh) 2023-05-30
US20210167053A1 (en) 2021-06-03
US10930627B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
US8941246B2 (en) Semiconductor device and manufacturing method thereof
CN106340497B (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
US9443823B2 (en) Semiconductor device including filling material provided in space defined by three semiconductor chips
TW201349404A (zh) 半導體裝置及其製造方法
US9601403B2 (en) Electronic package and fabrication method thereof
CN110581107A (zh) 半导体封装及其制造方法
KR101640078B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN112397493A (zh) 光通信封装结构和其制造方法
US20070126097A1 (en) Chip package structure
US20210167053A1 (en) Semiconductor package device and method of manufacturing the same
US11495531B2 (en) Semiconductor device package and method of manufacturing the same
KR101111424B1 (ko) 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지
US11133284B2 (en) Semiconductor package device
US11418002B2 (en) Electronic package and method for fabricating the same
US11088057B2 (en) Semiconductor package structure and method for manufacturing the same
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
KR101096441B1 (ko) 박형 패키지 및 이를 이용한 멀티 패키지
KR20130084893A (ko) 멀티-칩 패키지 및 그의 제조 방법
TWI797930B (zh) 光電封裝結構
US11143549B2 (en) Electronic packaging structure and method for manufacturing the electronic packaging structure with optical guide die separate from electronic package and photonic die
US20230077877A1 (en) Photonic package and method of manufacturing the same
US20220271019A1 (en) Semiconductor package structure and method of manufacturing the same
US11610834B2 (en) Leadframe including conductive pillar over land of conductive layer
KR20220126603A (ko) 스택 패키지 및 제조 방법
KR101083004B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant