CN112397493A - 光通信封装结构和其制造方法 - Google Patents

光通信封装结构和其制造方法 Download PDF

Info

Publication number
CN112397493A
CN112397493A CN202010751249.1A CN202010751249A CN112397493A CN 112397493 A CN112397493 A CN 112397493A CN 202010751249 A CN202010751249 A CN 202010751249A CN 112397493 A CN112397493 A CN 112397493A
Authority
CN
China
Prior art keywords
layer
main portion
redistribution
optical communication
communication package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010751249.1A
Other languages
English (en)
Inventor
吴承轩
王永辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN112397493A publication Critical patent/CN112397493A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/421—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical component consisting of a short length of fibre, e.g. fibre stub
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种光通信封装结构包括布线结构、至少一个导孔结构、重布结构、至少一个光学装置以及至少一个电气装置。所述布线结构包括主要部分和设置在所述主要部分的上表面上的导电结构。所述主要部分界定贯穿所述主要部分的至少一个穿孔。所述导孔结构设置在所述主要部分的所述至少一个穿孔中，并且电连接到所述导电结构。所述重布结构设置在所述主要部分的下表面上，并且电连接到所述导孔结构。所述光学装置设置为邻近所述主要部分的所述上表面，并且电连接到所述导电结构。所述电气装置设置在所述导电结构上，并且电连接到所述导电结构。

Description

光通信封装结构和其制造方法
技术领域
本公开涉及一种封装结构和一种制造方法，且涉及一种包括用于竖直电连接的至少一个导孔结构的光通信封装结构，和一种用于制造所述光通信封装结构的方法。
背景技术
在当前的光通信系统中，光-电混合封装结构(photonic-electronic hybridpackage structure)可用作接收器(receiver)、发射器(transmitter)或收发器(transceiver)。混合封装结构中的电连接通常是通过引线接合(wire bonding)实现。然而，接合引线的长度太长，从而导致传输速度降低和功耗(power consumption)增加。
发明内容
在一些实施例中，一种光通信封装结构包括布线结构、至少一个导孔结构、重布结构、至少一个光学装置以及至少一个电气装置。所述布线结构包括主要部分和设置在所述主要部分的上表面上的导电结构。所述主要部分界定贯穿所述主要部分的至少一个穿孔。所述导孔结构设置在所述主要部分的所述至少一个穿孔中，并且电连接到所述导电结构。所述重布结构设置在所述主要部分的下表面上，并且电连接到所述导孔结构。所述光学装置设置为邻近所述主要部分的所述上表面，并且电连接到所述导电结构。所述电气装置设置在导电结构上，并且电连接到所述导电结构。
在一些实施例中，一种用于制造光通信封装结构的方法包括：(a)提供晶圆，所述晶圆包括主要部分和设置在所述主要部分的上表面上的导电结构；(b)形成至少一个穿孔，所述穿孔贯穿所述主要部分，以显露所述导电结构的一部分；(c)形成至少一个导孔结构于所述主要部分的所述至少一个穿孔中，并且形成重布结构于所述主要部分的下表面上；以及(d)电连接至少一个电气装置于所述导电结构。
附图说明
当结合附图阅读时，可从以下具体实施方式容易地理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。
图1显示本公开的一些实施例的光通信封装结构的剖视图。
图2显示本公开的一些实施例的光通信封装结构的剖视图。
图3显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图4显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图5显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图6显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图7显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图8显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图9显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图10显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图11显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图12显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图13显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图14显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图15显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图16显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图17显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
图18显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。
具体实施方式
贯穿图式及详细描述使用共用参考编号来指示相同或类似组件。本公开的实施例从结合附图进行的以下详细描述将更容易理解。
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本公开的某些方面。当然，这些只是实例且并不意图是限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包括第一特征和第二特征直接接触地形成或设置的实施例，并且还可包括额外特征可在第一特征与第二特征之间形成或设置，使得第一特征和第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的，且本身并不指示所论述的各种实施方案和/或配置之间的关系。
在比较性光通信封装结构中，使用硅通孔(through silicon via，TSV)技术来提高传输速度。然而，硅通孔难以与晶圆的集成电路一起制造。这是由于制造晶圆的集成电路的多级加热过程可能损坏硅通孔。
本公开的至少一些实施例提供了一种光通信封装结构，所述光通信封装结构具有提高的传输速度和降低的功耗。在一些实施例中，光通信封装结构包括至少一个导孔结构和电连接到所述导孔结构的重布结构。本公开的至少一些实施例进一步提供了用于制造光通信封装结构的技术，以防止导孔结构损坏或缺失。
图1显示本公开的一些实施例的光通信封装结构1的剖视图。光通信封装结构1包括布线结构(wiring structure)10、至少一个导孔结构(via structure)20、重布结构(redistribution structure)30、至少一个光学装置40、至少一个电气装置50、至少一个波导(waveguide)60和多个焊料凸块(solder bumps)81。在一些实施例中，光通信封装结构1可以是光-电混合封装结构(photonic-electronic hybrid package structure)。
布线结构10包括主要部分(main portion)11和导电结构(conductivestructure)12。主要部分11具有上表面111和与上表面111相对的下表面112，并且界定贯穿主要部分11的至少一个穿孔113和从上表面111下凹的至少一个凹槽115。在一些实施例中，穿孔113的深宽比(aspect ratio)可小于或约等于1.66。在一些实施例中，主要部分11的材料可包括硅(silicon)。
导电结构12设置在主要部分11的上表面111上。导电结构12包括介电结构121、至少一个电路层122、至少一个接合垫(bonding pad)123以及多个金属凸块(metal bumps)124。介电结构121覆盖主要部分11的上表面111，并且包括彼此堆叠的多个介电层。介电层的材料与主要部分11的材料不同。所述至少一个电路层122嵌入在介电结构121的介电层中。在一些实施例中，所述至少一个电路层122可包括通过多个内部导孔彼此电连接的多个电路层122。所述至少一个接合垫123设置为邻近主要部分11的上表面111或设置在所述上表面111上，并且通过内部导孔电连接到电路层122。在一些实施例中，所述至少一个接合垫123可包括设置为邻近导电结构12的下表面或从所述下表面显露的多个接合垫123。在一些实施例中，接合垫123可以是电路层的一部分。金属凸块124设置为邻近导电结构12的上表面。如图1所示，金属凸块124设置在最顶部电路层122上，并且电连接到所述最顶部电路层122。在一些实施例中，介电结构121界定多个开口125，以显露最顶部电路层122的一部分，并且金属凸块124可设置在开口125中和设置在最顶部电路层122上。此外，金属凸块124可从导电结构12的上表面凸出。
导孔结构20设置在主要部分11的所述至少一个穿孔113中，并且电连接到导电结构12。因此，导孔结构20可贯穿主要部分11。导孔结构20包括第一钝化层(firstpassivation layer)21、金属层22和第二钝化层(second passivation layer)23。第一钝化层21设置在主要部分11的穿孔113中，并且覆盖穿孔113的侧壁114。第一钝化层21可由干膜(dry film)(例如，负型光阻(negative photoresist))、氧化硅(silicon oxide)或氮化硅(silicon nitride)形成。金属层22覆盖第一钝化层21，并且电连接到所述至少一个接合垫123。金属层22可由铜或合金形成。金属层22的顶面与第一钝化层21的顶面实质上共平面。也就是说，第一钝化层21不覆盖金属层22的顶面。因此，金属层22的顶面从第一钝化层21显露，以接触接合垫123。在一些实施例中，金属层22的顶面、第一钝化层21的顶面与主要部分11的上表面111实质上共平面。金属层22界定中心孔，并且第二钝化层23填充金属层22所界定的中心孔。第二钝化层23可由干膜(dry film)形成。第二钝化层23的材料可与第一钝化层21的材料相同或不同。
重布结构30设置在主要部分11的下表面112上，并且电连接到导孔结构20。重布结构30包括第一钝化层(first passivation layer)31、重布层(redistribution layer)32、多个接合垫(bonding pads)33以及第二钝化层(second passivation layer)34。第一钝化层31设置在主要部分11的下表面112上。例如，第一钝化层31可由干膜、氧化硅或氮化硅形成。重布层32设置在第一钝化层31上，并且电连接到导孔结构20的金属层22。例如，重布层32可由铜或合金形成。接合垫33设置在重布层32上，并且电连接到所述重布层32。第二钝化层34覆盖重布层32和第一钝化层31。例如，第二钝化层34可由干膜形成。
在一些实施例中，重布结构30的第一钝化层31和导孔结构20的第一钝化层21可一体且同时形成。重布结构30的重布层32和导孔结构20的金属层22可一体且同时形成。重布结构30的第二钝化层34和导孔结构20的第二钝化层23可一体且同时形成。
光学装置40可以是例如光检测器(photo detector)、激光二极管(laser diode)或调制器(modulator)。光学装置40设置为邻近主要部分11的上表面111，并且电连接到导电结构12的所述至少一个接合垫123。在一些实施例中，导电结构12的介电结构121可覆盖光学装置40。在一些实施例中，光学装置40可设置为邻近导电结构12的介电结构121与主要部分11之间的边界。因此，光学装置40可嵌入导电结构12的介电结构121和/或主要部分11中。
电气装置50可以是例如转阻放大器(trans-impedance amplifier，TIA)或驱动器(driver)。电气装置50通过倒装芯片接合(flip-chip bonding)设置在导电结构12上，并且电连接到所述导电结构12。在一些实施例中，电气装置50可接合到导电结构12的金属凸块124。在一些实施例中，电气装置50可通过导孔结构20和重布结构30执行竖直电连接(vertical electrical connection)，从而增加传输速度和降低功耗(powerconsumption)。这是由于导孔结构20和重布结构30缩短了电传输路径。另外，导孔结构20和重布结构30可将光通信封装结构1的体积减小约30％。
波导60设置为邻近主要部分11的上表面111，并且对应于光学装置40。在一些实施例中，导电结构12的介电结构121可覆盖波导60。波导60的一端可从导电结构12的介电结构121的侧表面显露。
焊料凸块81(例如，焊球(solder balls))安装在重布结构30的接合垫33上，以实现外部连接(external connection)。
图2显示本公开的一些实施例的光通信封装结构1a的剖视图。光通信封装结构1a类似于图1所示的光通信封装结构1，不同之处在于光通信封装结构1a进一步包括封装衬底(package substrate)71、母板(mother board)72、开关装置(switch device)73、激光装置(laser device)91和至少一个光传输元件(optical transmission element)92。在一些实施例中，重布结构30可通过焊料凸块81电连接到封装衬底71。开关装置73可设置在封装衬底71上，并且电连接到所述封装衬底71，以执行数据处理(data processing)。另外，封装衬底71可设置在母板72上，并且通过多个焊料凸块82电连接到所述母板72。激光装置91可设置在母板72上，并且电连接到所述母板72。光传输元件92具有耦合到光学装置40的第一端921和耦合到激光装置91的第二端922。在一些实施例中，光传输元件92可以是光纤(optical fiber)。
在一些实施例中，光传输元件92的第一端921可设置在主要部分11的凹槽115中，并且波导60可设置在光学装置40与光传输元件92的第一端921之间，用于将来自光传输元件92的光导入光学装置40。
在光通信封装结构1a中，来自激光装置91的光耦合到光传输元件92中。在光传输元件92将光传输一段距离之后，光从光传输元件92的第一端921耦合到波导60中。然后，光从波导60的一端耦合到光学装置40。如光检测器等光学装置40可将光转换为电流信号(current signal)，并且如转阻放大器(TIA)等电气装置50可将电流信号转换为电压信号(voltage signal)。开关装置73可处理电压信号。如驱动器等另一个电气装置50可对电压信号施加偏压(bias)，以驱动激光二极管作为发射器(transmitter)。
图3到图16显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。在一些实施例中，所述方法是用于制造如图1所示的光通信封装结构1。
参考图3到图5，提供晶圆(wafer)10'。参考图3，晶圆10'包括主要部分11和导电结构12。主要部分11具有上表面111和与上表面111相对的下表面112。在一些实施例中，主要部分11的材料可包括硅(silicon)。导电结构12设置在主要部分11的上表面111上。导电结构12包括介电结构121、至少一个电路层122以及至少一个接合垫123。介电结构121覆盖主要部分11的上表面111，并且包括彼此堆叠的多个介电层。介电层的材料与主要部分11的材料不同。所述至少一个电路层122嵌入在介电结构121的介电层中。在一些实施例中，所述至少一个电路层122可包括通过多个内部导孔彼此电连接的多个电路层122。所述至少一个接合垫123设置为邻近主要部分11的上表面11或设置在所述上表面上，并且通过内部导孔电连接到电路层122。在一些实施例中，所述至少一个接合垫123可包括设置为邻近导电结构12的下表面或从所述下表面显露的多个接合垫123。在一些实施例中，接合垫123可以是电路层的一部分。在一些实施例中，介电结构121界定多个开口125，以显露最顶部电路层122的一部分。
在一些实施例中，圆晶10'可进一步包括至少一个光学装置40和至少一个波导60。光学装置40可以是例如光检测器、激光二极管或调制器。光学装置40设置为邻近主要部分11的上表面111，并且电连接到导电结构12的所述至少一个接合垫123。在一些实施例中，导电结构12的介电结构121可覆盖光学装置40。在一些实施例中，光学装置40可设置为邻近导电结构12的介电结构121与主要部分11之间的边界。因此，光学装置40可嵌入导电结构12的介电结构121和/或主要部分11中。波导60设置为邻近主要部分11的上表面111，并且对应于光学装置40。在一些实施例中，导电结构12的介电结构121可覆盖波导60。波导60的一端可从导电结构12的介电结构121的侧表面显露。
参考图4，设置载体结构(carrier structure)95于圆晶10'上，以覆盖导电结构12。在一些实施例中，载体结构95可包括覆盖导电结构12的粘合剂(adhesive)951和设置在粘合剂951上的玻璃衬底(glass substrate)952。因此，圆晶10'的导电结构12通过粘合剂951附接到玻璃衬底952。
参考图5，通过研磨圆晶10'的主要部分11的下表面112来减薄所述主要部分11。在一些实施例中，主要部分11可减薄到约75μm到约100μm的厚度。
参考图6，通过例如从主要部分11的下表面112进行光刻工艺(photolithographyprocess)(例如，包括曝光(exposure)和显影(development))和干法蚀刻(dry etching)形成贯穿主要部分11的至少一个穿孔113，以显露导电结构12的一部分。导电结构12的显露部分可以是所述至少一个接合垫123的一部分。在一些实施例中，穿孔113的深宽比(aspectratio)可小于或约等于1.66。
参考图7到图11，形成至少一个导孔结构20于主要部分11的所述至少一个穿孔113中，并且形成重布结构30于主要部分11的下表面112上。参考图7，通过例如真空抽吸(vacuum suction)或化学气相沉积(chemical vapor deposition，CVD)形成第一钝化材料96于主要部分11的所述至少一个穿孔113中和主要部分11的下表面112上。第一钝化材料96可以是干膜(通过真空抽吸附接)、氧化硅(通过CVD形成)或氮化硅(通过CVD形成)。在一些实施例中，第一钝化材料96处于所述至少一个穿孔113中的部分可形成导孔结构20的第一钝化层21(图9)，并且第一钝化材料96处于下表面112上的部分可形成重布结构30的第一钝化层31(图9)。注意，在此阶段中，第一钝化层31不完全覆盖接合垫123。也就是说，接合垫123的一部分显露于穿孔113中。
参考图8，通过例如电镀形成金属材料97于第一钝化材料96上。金属材料97可以是铜或合金。在一些实施例中，金属材料97处于导孔结构20的第一钝化层21上的部分可形成导孔结构20的金属层22(图9)，并且可界定中心孔。并且可图案化金属材料97处于重布结构30的第一钝化层31上的部分，以形成重布结构30的重布层32(图9)。
参考图9，通过例如真空抽吸形成第二钝化材料98于金属材料97上。第二钝化材料98可以是干膜。在一些实施例中，第二钝化材料98处于金属层22上的部分可填充金属层22所界定的中心孔，以形成导孔结构20的第二钝化层23，并且第二钝化材料98处于重布层32上的部分可形成重布结构30的第二钝化层34。同时，至少一个导孔结构20(包括第一钝化层21、金属层22以及第二钝化层23)被形成。由于导孔结构20不与圆晶10'的导电结构12一起形成或在所述导电结构12之前形成(即，在形成导电结构12之后形成导孔结构20)，因此，制造圆晶10'的导电结构12的多级加热过程不会损坏导孔结构20。也就是说，导孔结构20可不受制造导电结构12的多级加热过程的影响，从而提高导孔结构20的良率。
此外，第二钝化材料98可进一步界定多个开口982，以显露重布层32的一部分。
参考图10，形成多个接合垫33于开口982中和重布层32上。因此，第一钝化层31、重布层32、接合垫33以及第二钝化层34可构成重布结构30。
参考图11，形成多个焊料凸块81(例如，焊球)于接合垫33上，以实现外部连接。
参考图12到图15，电连接至少一个电气装置50于导电结构12。电气装置50可以是例如转阻放大器(TIA)或驱动器。参考图12，将晶圆10'上的重布结构30设置在载体结构99上。在一些实施例中，载体结构99可包括附接到重布结构30的粘合剂991和覆盖粘合剂991的玻璃衬底992。也就是说，晶圆10'上的重布结构30通过粘合剂991附接到玻璃衬底992。
接着，移除载体结构95(包括玻璃衬底952和粘合剂951)。
参考图13，形成多个金属凸块124于开口125中和最顶部电路层122上凸块。每一个金属凸块124可以是单层结构或多层结构。此外，金属凸块124可从导电结构12的上表面凸出。
参考图14，通过例如干法蚀刻(dry etching)或湿法蚀刻(wet etching)从主要部分11的上表面111形成至少一个凹槽115于主要部分11上。凹槽115可从主要部分11的上表面111下凹。同时，可移除介电结构121的一部分，以显露凹槽115。在一些实施例中，凹槽115可以是V型槽(V-groove)。另外，波导60的一端可从导电结构12的介电结构121的侧表面显露，并且可显露于凹槽115中。
参考图15，通过例如倒装芯片接合(flip-chip bonding)将电气装置50接合到金属凸块124。参考图16，在将电气装置50电连接到导电结构12(即，接合到金属凸块124)之后，移除载体结构99(包括玻璃衬底992和粘合剂991)。然后，进行单分工序(singulationprocess)，以获得多个图1的光通信封装结构1。
图17到图18显示本公开的用于制造光通信封装结构的方法的一些实施例的一或多个阶段。在一些实施例中，所述方法是用于制造如图2所示的光通信封装结构1a。所说明的工艺的初始几个阶段与图3到图16所描绘的阶段相同或类似。图17描绘图16所描绘的阶段之后的阶段。
参考图17，通过焊料凸块81将光通信封装结构1的重布结构30电连接到封装衬底71。也就是说，通过倒装芯片接合将光通信封装结构1接合到封装衬底71。在一些实施例中，可通过倒装芯片接合将开关装置73设置在封装衬底71上，并且电连接到所述封装衬底71，以执行数据处理。另外，可形成多个焊料凸块82于封装衬底71上，以实现外部连接。
参考图18，通过焊料凸块82将带有光通信封装结构1和开关装置73的封装衬底71电连接到母板72。接着，将激光装置91设置在母板72上，并且电连接到所述母板72。然后，将至少一个光传输元件92设置在主要部分11的凹槽115中，以获得图2的光通信封装结构1a。光传输元件92具有耦合到光学装置40的第一端921和耦合到激光装置91的第二端922。在一些实施例中，光传输元件92可以是光纤。在一些实施例中，光传输元件92的第一端921可设置在主要部分11的凹槽115中，并且波导60可设置在光学装置40与光传输元件92的第一端921之间，用于将来自光传输元件92的光导入光学装置40。
除非另有说明，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在……上”、“在……下”等空间描述是相对于图中所展示的取向来指示的。应理解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件是本公开的实施例的优点是不因此布置而有偏差。
如本文中所使用的，术语“大致”、“大体上”、“实质上”和“约”用于描述并解释小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的例子以及其中事件或情形极近似于发生的例子。举例来说，当结合数值使用时，术语可以指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“实质上”相同或相等。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共平面或实质上共平面。如果表面的最高点与最低点之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述表面是实质上平坦的。
如本文中所使用的，除非上下文另有明确规定，否则单数术语“一个/种”和“所述”可包括多个指示物。
如本文中所使用的，术语“传导(conductive)”、“导电(electricallyconductive)”和“电导率(electrical conductivity)”指传输电流的能力。导电材料通常指对电流流动呈现极少或零抵抗的那些材料。电导率的一个量度是西门子每米(S/m)。通常，导电材料是电导率大于约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度变化。除非另外规定，否则材料的导电率是在室温下测量。
另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包括明确地指定为范围限制的数值，而且包括涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
虽然已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。由于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。可能存在并未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本发明的目标、精神以及范围。所有此类修改既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。

Claims (20)

1.一种光通信封装结构，其包括：
布线结构，其包括主要部分和设置在所述主要部分的上表面上的导电结构，其中所述主要部分界定贯穿所述主要部分的至少一个穿孔；
至少一个导孔结构，其设置在所述主要部分的所述至少一个穿孔中，并且电连接到所述导电结构；
重布结构，其设置在所述主要部分的下表面上，并且电连接到所述导孔结构；
至少一个光学装置，其设置为邻近所述主要部分的所述上表面，并且电连接到所述导电结构；以及
至少一个电气装置，其设置在所述导电结构上，并且电连接到所述导电结构。
2.根据权利要求1所述的光通信封装结构，其进一步包括至少一个波导，所述波导设置为邻近所述主要部分的所述上表面，并且对应于所述光学装置。
3.根据权利要求1所述的光通信封装结构，其中所述导电结构包括覆盖所述光学装置的介电结构和嵌入在所述介电结构中的至少一个电路层。
4.根据权利要求1所述的光通信封装结构，其中所述导孔结构包括设置在所述主要部分的所述穿孔中并覆盖所述穿孔的侧壁的第一钝化层、覆盖所述第一钝化层的金属层和覆盖所述金属层的第二钝化层。
5.根据权利要求4所述的光通信封装结构，其中所述导电结构包括覆盖所述主要部分的所述上表面的介电结构、嵌入在所述介电结构中的至少一个电路层以及设置为邻近所述主要部分的所述上表面并电连接到所述导孔结构的所述金属层的至少一个接合垫。
6.根据权利要求5所述的光通信封装结构，其中所述光学装置电连接到所述导电结构的所述至少一个接合垫。
7.根据权利要求5所述的光通信封装结构，其中所述导电结构进一步包括设置在所述电路层上并电连接到所述电路层的多个金属凸块，并且所述电气装置接合到所述金属凸块。
8.根据权利要求4所述的光通信封装结构，其中所述重布结构包括设置在所述主要部分的所述下表面上的第一钝化层、设置在所述第一钝化层上并电连接到所述导孔结构的所述金属层的重布层、设置在所述重布层上并电连接到所述重布层的多个接合垫以及覆盖所述重布层和所述第一钝化层的第二钝化层。
9.根据权利要求8所述的光通信封装结构，其中所述重布结构的所述第一钝化层和所述导孔结构的所述第一钝化层一体同时形成。
10.根据权利要求8所述的光通信封装结构，其中所述重布结构的所述重布层和所述导孔结构的所述金属层一体同时形成。
11.根据权利要求8所述的光通信封装结构，其中所述重布结构的所述第二钝化层和所述导孔结构的所述第二钝化层一体同时形成。
12.根据权利要求1所述的光通信封装结构，其中所述光学装置是光检测器、激光二极管或调制器。
13.根据权利要求1所述的光通信封装结构，其中所述电气装置是转阻放大器或驱动器。
14.根据权利要求1所述的光通信封装结构，其进一步包括封装衬底，其中所述重布结构通过多个焊料凸块电连接到所述封装衬底。
15.根据权利要求14所述的光通信封装结构，其进一步包括开关装置，所述开关装置设置在所述封装衬底上，并且电连接到所述封装衬底。
16.一种用于制造光通信封装结构的方法，其包括：
(a)提供晶圆，所述晶圆包括主要部分和设置在所述主要部分的上表面上的导电结构；
(b)形成至少一个穿孔，所述穿孔贯穿所述主要部分，以显露所述导电结构的一部分；
(c)形成至少一个导孔结构于所述主要部分的所述至少一个穿孔中，并且形成重布结构于所述主要部分的下表面上；以及
(d)电连接至少一个电气装置于所述导电结构。
17.根据权利要求16所述的方法，其中步骤(c)包括：
(c1)形成第一钝化材料于所述主要部分的所述至少一个穿孔中及所述主要部分的所述下表面上；
(c2)形成金属材料于所述第一钝化材料上；以及
(c3)形成第二钝化材料于所述金属材料上。
18.根据权利要求17所述的方法，其中在步骤(c1)中，所述第一钝化材料通过真空抽吸形成于所述至少一个穿孔中。
19.根据权利要求17所述的方法，其中在步骤(c1)中，所述第一钝化材料处于所述至少一个穿孔中的部分形成所述导孔结构的第一钝化层，并且所述第一钝化材料处于所述下表面上的部分形成所述重布结构的第一钝化层；其中在步骤(c2)中，所述金属材料处于所述导孔结构的所述第一钝化层上的部分形成所述导孔结构的金属层，并且所述金属材料处于所述重布结构的所述第一钝化层上的部分形成所述重布结构的重布层；及其中在步骤(c3)中，所述第二钝化材料处于所述金属层上的部分形成所述导孔结构的第二钝化层，并且所述第二钝化材料处于所述重布层上的部分形成所述重布结构的第二钝化层。
20.根据权利要求17所述的方法，其中在步骤(c3)中，所述第二钝化材料进一步界定多个开口，以显露所述重布层的一部分。
CN202010751249.1A 2019-07-31 2020-07-30 光通信封装结构和其制造方法 Pending CN112397493A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/528,331 2019-07-31
US16/528,331 US11300727B2 (en) 2019-07-31 2019-07-31 Optical communication package structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
CN112397493A true CN112397493A (zh) 2021-02-23

Family

ID=74258632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010751249.1A Pending CN112397493A (zh) 2019-07-31 2020-07-30 光通信封装结构和其制造方法

Country Status (2)

Country Link
US (2) US11300727B2 (zh)
CN (1) CN112397493A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797930B (zh) * 2021-12-29 2023-04-01 日月光半導體製造股份有限公司 光電封裝結構

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11300727B2 (en) * 2019-07-31 2022-04-12 Advanced Semiconductor Engineering, Inc. Optical communication package structure and method for manufacturing the same
US11869828B2 (en) 2021-06-10 2024-01-09 Advanced Semiconductor Engineering, Inc. Semiconductor package through hole with lever arms and insulating layers with different coefficient of thermal expansion

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842699A (en) * 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
EP0926723B1 (en) * 1997-11-26 2007-01-17 STMicroelectronics S.r.l. Process for forming front-back through contacts in micro-integrated electronic devices
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
TW201034150A (en) * 2009-03-13 2010-09-16 Advanced Semiconductor Eng Silicon wafer having interconnection metal
US8067308B2 (en) * 2009-06-08 2011-11-29 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with TSV using encapsulant for structural support
JP5178650B2 (ja) * 2009-07-06 2013-04-10 株式会社日立製作所 光電気複合配線モジュールおよびその製造方法
US9331096B2 (en) 2009-09-04 2016-05-03 Luxtera, Inc. Method and system for hybrid integration of optical communication systems
US8822281B2 (en) * 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US8354297B2 (en) * 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8541883B2 (en) * 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8963316B2 (en) * 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US9209156B2 (en) * 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
US8937387B2 (en) * 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
KR20150005113A (ko) * 2013-07-04 2015-01-14 에스케이하이닉스 주식회사 광학 신호 경로를 포함하는 반도체 패키지
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US10566287B1 (en) * 2018-02-02 2020-02-18 Inphi Corporation Light engine based on silicon photonics TSV interposer
US11315878B2 (en) * 2018-10-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Photonics integrated circuit package
US11300727B2 (en) * 2019-07-31 2022-04-12 Advanced Semiconductor Engineering, Inc. Optical communication package structure and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797930B (zh) * 2021-12-29 2023-04-01 日月光半導體製造股份有限公司 光電封裝結構

Also Published As

Publication number Publication date
US11774673B2 (en) 2023-10-03
US20220236480A1 (en) 2022-07-28
US11300727B2 (en) 2022-04-12
US20210033785A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
US10996410B2 (en) Methods of forming semiconductor packages
US11774673B2 (en) Optical communication package structure and method for manufacturing the same
US8426921B2 (en) Three-dimensional integrated circuits and techniques for fabrication thereof
US8129811B2 (en) Techniques for three-dimensional circuit integration
US20190237379A1 (en) Package and method for integration of heterogeneous integrated circuits
US8288854B2 (en) Semiconductor package and method for making the same
CN110635848A (zh) 光学收发器
US10438894B1 (en) Chip-to-chip and chip-to-substrate interconnections in multi-chip semiconductor devices
CN110890349A (zh) 一种带有光互连接口的光电芯片三维封装结构及其制造方法
CN112908979A (zh) 电子装置封装及其制造方法
US11899242B2 (en) Method of manufacturing a packaged device with optical pathway
US20230358950A1 (en) Integrated 3DIC With Stacked Photonic Dies and Method Forming Same
WO2013064592A2 (en) Wafer scale technique for interconnecting vertically stacked dies
US11152529B2 (en) Semicondutor package structures and methods of manufacturing the same
US11418002B2 (en) Electronic package and method for fabricating the same
US11740420B2 (en) Optoelectronic device comprising an active photonic interposer to which a microelectronic chip and an electro-optical conversion chip are connected
US11631631B2 (en) Semiconductor device including via structure for vertical electrical connection
US11784111B2 (en) Semiconductor device and method for manufacturing the same
CN111384004A (zh) 半导体封装装置及其制造方法
CN219873494U (zh) 一种封装结构
US20240094460A1 (en) Optoelectronic package
US11143549B2 (en) Electronic packaging structure and method for manufacturing the electronic packaging structure with optical guide die separate from electronic package and photonic die
CN219642829U (zh) 半导体封装结构
TWI797930B (zh) 光電封裝結構
US20230384521A1 (en) Packaged device with optical pathway

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination