JP2005013984A - 薄膜パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、液晶表示装置、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器 - Google Patents
薄膜パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、液晶表示装置、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2005013984A JP2005013984A JP2004103418A JP2004103418A JP2005013984A JP 2005013984 A JP2005013984 A JP 2005013984A JP 2004103418 A JP2004103418 A JP 2004103418A JP 2004103418 A JP2004103418 A JP 2004103418A JP 2005013984 A JP2005013984 A JP 2005013984A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- substrate
- forming
- liquid crystal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/02—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine
- G06K19/022—Processes or apparatus therefor
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
- A61L2/00—Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor
- A61L2/16—Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor using chemical substances
- A61L2/23—Solid substances, e.g. granules, powders, blocks, tablets
- A61L2/238—Metals or alloys, e.g. oligodynamic metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
Abstract
【解決手段】 機能液を基板P上に塗布して薄膜パターン33を形成する。基板Pに薄膜パターン33に応じた凹部32を形成する工程と、凹部32に機能液を塗布する工程とを有する。
【選択図】 図4
Description
前記下基板の一例を、図48に示す。同図に示すように、下基板1は、ガラス基板2と、このガラス基板2上に互いに交差するように配線されたゲート走査電極3及びソース電極4と、同じくガラス基板2上に配線されたドレイン電極5と、このドレイン電極5に接続された画素電極(ITO)6と、ゲート走査電極3及びソース電極4間に介在された絶縁層7と、薄膜半導体からなるTFT(Thin Film Transistor)8とを備えて構成されている。
配線パターンは、面一の基板上に塗布した導電性微粒子により形成されるため、導電性微粒子からなる薄膜が基板表面から突出した状態となり、デバイスの薄型化を阻害する一因となってしまう。
また、基板上に配線パターンを複数層に亘って形成するデバイスに対しても、高集積化を阻む一因になる虞がある。
すなわち、この下基板1は、その上面に配向膜を形成してからラビング処理が施されるが、凹部分と凸部分でラビング処理のかかり具合に差が生じてしまう虞がある。このようなラビング処理の不均一化が生じると、液晶の配向規制力に部分部分間で差が生じてしまい、結果として表示ムラを起こすことになる。
本発明の薄膜パターン形成方法は、機能液を基板上に塗布して薄膜パターンを形成する方法であって、前記基板に前記薄膜パターンに応じた凹部を形成する工程と、前記凹部に前記機能液を塗布する工程とを有することを特徴とするものである。この場合、前記薄膜パターンに応じて前記基板上にバンクを突設する工程と、前記バンクの間の前記基板に前記凹部を形成する工程と、前記機能液を塗布した後に前記バンクを除去する工程とを含むことができる。
これにより、別途マスクを製造したり、基板上にマスクをセッティングする作業が不要になり、生産性を向上させることが可能になる。
また、バンクを突設した場合には、バンクに前記凹部よりも高い撥液性を付与する工程を設けることが好ましい。
これにより、吐出された液滴の一部がバンク上にのっても、バンク表面が撥液性となっていることによりバンクからはじかれ、バンク間の凹部に流れ落ちるようになる。したがって、吐出された機能液が基板上の凹部に広がってほぼ均一に埋め込むことができる。
これにより本発明では、薄型で、高集積化を可能とするデバイスを得ることができる。
特に、薄膜パターンが前記基板上に設けられたTFT(薄膜トランジスタ)等のスイッチング素子の一部を構成する場合には、高集積化された薄型のスイッチング素子を得ることができる。
また、本発明の電子機器は、上記の電気光学装置を備えることを特徴としている。
これにより本発明では、薄型の電気光学装置及び電子機器を得ることが可能になる。
これにより本発明では、基板の凹部内に薄膜パターンを形成できるので、基板表面から突出することなく配線することが可能となり、この基板を用いたデバイス等を薄型化できるとともに、配線パターン(薄膜パターン)を積層する際に高集積化を可能とする。
これにより本発明では、より薄型化を可能にするとともに、薄膜パターンの表面と基板表面とを面一にした場合には平坦性が向上し、絶縁膜を形成する等の後工程が容易になる。
これにより本発明では、凹部に形成された薄膜パターンが基板から剥離しづらくなり、デバイスの品質低下を防止することができる。
なお、薄膜パターンが導線性膜で形成される場合には、薄膜パターンを配線パターンとすることができ、各種デバイスに応用することができる。
この平坦な層上に、第2の絶縁層形成工程において第2の絶縁層を形成することで、やはり平坦な第2の絶縁層を形成することができる。すなわち、本来であれば除去されていた第1のバンクを残したまま第2の絶縁層を形成するものであるので、従来よりも凹凸の少ない表面形状を確保できるようになる。
以上説明のように、全工程後の基板は、平坦な表面形状を確保できるものとなっている。これにより、基板にラビング処理を施す際に、そのかかり具合にムラが生じにくくなるため、液晶配向規制力を向上させて表示ムラを防止することが可能となる。
また、第1の導電性パターン形成工程で形成される第1の導電性パターンは、基板溝内に埋め込まれるように形成されるため、基板溝のない基板に対して第1の導電性パターンを形成する場合に比較して、完成後の基板の厚み寸法を薄くする事も可能となる。
この場合、第2のバンクを形成することにより、上記第1の導電性パターン形成工程で微細な第1の導電性パターンを確実に形成することができる。また、この第2のバンクを、第1の導電性パターン形成後に取り除くものとしているので、完成後の基板の厚み寸法を薄くする事も可能としている。
このように、各層が平坦化されているので、ラビング処理のムラが防止されて液晶配向規制力が向上している。したがって、表示ムラの防止が可能な液晶表示装置となっている。
また、第1の導電性パターンが、ガラス基板の基板溝内に埋め込まれるように形成されているため、基板溝のない基板に第1の導電性パターンを形成する場合に比較して、基板の厚み寸法を薄くする事も可能となっている。
また、第1のバンク及び第1の導電性パターンを基板溝内に埋め込んでしまうことで、基板溝を設けず第1の導電性パターンを形成する場合に比較して、完成後の基板の厚み寸法を薄くする事も可能となる。
この場合、さらに絶縁層、薄膜トランジスタ、第2のバンク、第2の導線性パターンをも基板溝内に収めてしまうものであるので、さらに平坦な表面形状を確保することができる。これにより、ラビング処理のかかり具合をさらに均質化させることができ、より液晶配向規制力を向上させて表示ムラを防止することが可能となる。また、完成後の基板の厚み寸法をさらに薄くする事も可能としている。
この液晶表示装置によれば、基板溝内に、バンク及び導電性パターンを埋め込むようにして配線形成しているので、従来よりも凹凸が少ない平坦な表面形状を確保することができる。このような平坦化により、ラビング処理のムラが防止されて液晶配向規制力が向上している。したがって、表示ムラの防止が可能な液晶表示装置となっている。
また、バンク及び導電性パターンが基板溝内に埋め込まれているため、基板溝のない基板表面に導電性パターンが形成されている従来に比較して、基板の厚み寸法を薄くする事も可能となっている。
このように、本来であれば除去されていたバンクを残したまま絶縁層を形成するものであるので、従来よりも凹凸の少ない表面形状を確保することができるようになる。これにより、ラビング処理を施した際に、そのかかり具合にムラが生じにくくなるため、液晶配向規制力を向上させて表示ムラを防止することが可能となる。
この場合においても、再度絶縁層形成工程が行われる前の基板は、再度行われた導電性パターン形成工程によって形成されたバンクと第2の導電性パターンが一体となって1枚の平らな層を形成している。この平坦な層上に再度絶縁層を形成することで、やはり平坦な絶縁層を形成することができる。
この場合、導電性材料を含む液滴の吐出により、ゲート配線及びソース配線及びドレイン配線及び画素電極を形成するものであるため、金属配線形成工程に要する材料を削減することができる。
この液晶表示装置によれば、前記一方の基板上には、バンクと第1の導電性パターンが一体となって1枚の平らな第1の導電層を形成している。したがって、このような平坦な第1の導電層上に形成される第1の絶縁層も、やはり平坦な表面形状をなすことができる。
このように、本来であれば除去されていたバンクを残したまま第1の絶縁層が形成されているので、従来よりも凹凸の少ない表面形状を確保できている。この平坦化により、ラビング処理のムラが防止されて液晶配向規制力が向上しているので、表示ムラの防止が可能な液晶表示装置となっている。
この場合、第2のバンクと第2の導電性パターンが一体となって1枚の平らな第2の導電層を形成している。そして、この平坦な第2の導電層上に形成された第2の絶縁層も、やはり平坦な表面形状をなすことができる。
従って、例えば同一平面上で交差する導電性パターンをゲート走査電極及びソース電極として用いる場合、これら電極を形成するためのバンクが残されたままとなっているので、やはり、従来よりも凹凸の少ない表面形状を確保でき、ラビング処理のかかり具合を均一化させて液晶配向規制力を向上させることが可能となっている。
この電子機器によれば、液晶配向規制力に優れた液晶表示装置を備えるものであるため、表示ムラが少なく視認性に優れた表示部を備えた電子機器とすることが可能となる。
本発明によれば、ゲート配線、ソース電極及びドレイン電極、画素電極を基板表面から突出することなく配線形成することが可能となり、この基板を用いたデバイス等を薄型化できるとともに、配線パターン(薄膜パターン)を積層する際に高集積化を可能とする。
(第1実施形態)
本実施の形態では、液滴吐出法によって液体吐出ヘッドのノズルから導電性微粒子を含む配線パターン(薄膜パターン)用インク(機能液)を液滴状に吐出し、基板上に導電性膜で形成された配線パターンを形成する場合の例を用いて説明する。
本実施の形態では、導電性微粒子として、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
このデバイス製造装置としては、液滴吐出ヘッドから基板に対して液滴を吐出(滴下)することによりデバイスを製造する液滴吐出装置(インクジェット装置)が用いられる。
液滴吐出装置IJは、液滴吐出ヘッド101と、X軸方向駆動軸104と、Y軸方向ガイド軸105と、制御装置CONTと、ステージ107と、クリーニング機構108と、基台109と、ヒータ115とを備えている。
ステージ107は、この液滴吐出装置IJによりインク(液体材料)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
Y軸方向ガイド軸105は、基台109に対して動かないように固定されている。ステージ107は、Y軸方向駆動モータ103を備えている。Y軸方向駆動モータ103はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ107をY軸方向に移動する。
クリーニング機構108は、液滴吐出ヘッド101をクリーニングするものである。クリーニング機構108には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸105に沿って移動する。クリーニング機構108の移動も制御装置CONTにより制御される。
ヒータ115は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ115の電源の投入及び遮断も制御装置CONTにより制御される。
図2において、液体材料(配線パターン用インク、機能液)を収容する液体室121に隣接してピエゾ素子122が設置されている。液体室121には、液体材料を収容する材料タンクを含む液体材料供給系123を介して液体材料が供給される。ピエゾ素子122は駆動回路124に接続されており、この駆動回路124を介してピエゾ素子122に電圧を印加し、ピエゾ素子122を変形させることにより、液体室121が変形し、ノズル125から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子122の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子122の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
以下、各工程毎に詳細に説明する。
バンクは、仕切部材として機能する部材であり、バンクの形成はリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、リソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、図3(a)に示すように、基 板P上にバンクの高さに合わせて有機系感光性材料31を塗布し、その上にレジスト層を塗布する。そして、バンク形状(配線パターン)に合わせてマスクを施しレジストを露光・現像することによりバンク形状に合わせたレジストを残す。最後にエッチングしてマスク以外の部分のバンク材料を除去する。また、下層が無機物または有機物で機能液に対し親液性を示す材料で、上層が有機物で撥液性を示す材料で構成された2層以上でバンク(凸部)を形成してもよい。
これにより、図3(b)に示されるように、配線パターンを形成すべき領域の周辺を囲むように、例えば10μm幅でバンクB、Bが突設される。
なお、基板Pに対しては、有機材料塗布前に表面改質処理として、HMDS処理((CH3)3SiNHSi(CH3)3を蒸気状にして塗布する方法)が施されているが、図3ではその図示を省略している。
基板P上にバンクB、Bが形成されると、続いてバンクB、B間の基板P(バンクB、B間の底部)に、図3(c)に示すように凹部32を形成する。具体的には、バンクB、Bが形成された基板Pに対してバンクをマスクとして、例えばSF6を用いてエッチングを施すことで凹部32を形成する。このとき、エッチング時間をパラメータとして、凹部32の深さを所望の値(例えば2μm)に調整する。これにより、基板Pは浸食されて、図示するように底部に向けて漸次拡径する逆テーパ状の断面形状を有する凹部32が形成される。
次に、バンク間におけるバンク形成時のレジスト(有機物)残渣を除去するために、基板Pに対して残渣処理を施す。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線(UV)照射処理や大気雰囲気中で酸素を処理ガスとするO2プラズマ処理等を選択できるが、ここではO2プラズマ処理を実施する。
なお、基板Pがガラス基板の場合、その表面は配線パターン形成材料に対して親液性を有しているが、本実施の形態のように残渣処理のためにO2プラズマ処理や紫外線照射処理を施すことで、凹部32の親液性を高めることができる。
続いて、バンクBに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CF4プラズマ処理法)を採用することができる。CF4プラズマ処理の条件は、例えばプラズマパワーが50〜1000kW、4フッ化メタンガス流量が50〜100ml/min、プラズマ放電電極に対する基体搬送速度が0.5〜1020mm/sec、基体温度が70〜90℃とされる。
なお、処理ガスとしては、テトラフルオロメタン(四フッ化炭素)に限らず、他のフルオロカーボン系のガスを用いることもできる。
なお、バンクB、Bに対する撥液化処理により、先に親液化処理した基板P表面に対し多少は影響があるものの、特に基板Pがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Pはその親液性、すなわち濡れ性が実質上損なわれることはない。
また、バンクB、Bについては、撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成することにより、その撥液処理を省略するようにしてもよい。
次に、液滴吐出装置IJによる液滴吐出法を用いて、配線パターン形成材料を基板P上の凹部32に塗布する。なお、ここでは、導電性微粒子として銀を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いたインク(分散液)を吐出する。
このとき、凹部32はバンクB、Bに囲まれているので、液状体が所定位置以外に拡がることを阻止できる。また、バンクB、Bは撥液性が付与されているため、吐出された液滴の一部がバンクB上にのっても、バンク表面が撥液性となっていることによりバンクBからはじかれ、バンク間の凹部32に流れ落ちるようになる。さらに、凹部32は親液性を付与されているため、吐出された液状体が凹部32にてより拡がり易くなり、これによって液状体が所定位置内でより均一に凹部32を埋め込むようにすることができる。
基板Pに液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN2雰囲気下など、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行なうこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。
この中間乾燥工程と上記材料配置工程とを繰り返し行うことにより、図4(e)に示すように、配線パターン(薄膜パターン)33の膜厚を基板Pの表面に対して非突出状態(好ましくは略面一)に形成する。
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
たとえば、有機物からなるコーティング剤を除去するためには、約300℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上100℃以下で行なうことが好ましい。
以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される。
この工程では、凹部32の周囲に存在するバンクB、Bをアッシング剥離処理により除去する。アッシング処理としては、プラズマアッシングやオゾンアッシング等を採用できる。
プラズマアッシングは、プラズマ化した酸素ガス等のガスとバンク(レジスト)とを反応させ、バンクを気化させて剥離・除去するものである。バンクは炭素、酸素、水素から構成される固体の物質であり、これが酸素プラズマと化学反応することでCO2、H2O、O2となり、全て気体として剥離することができる。
一方、オゾンアッシングの基本原理はプラズマアッシングと同じであり、O3(オゾン)を分解して反応性ガスのO+(酸素ラジカル)に変え、このO+とバンクとを反応させる。O+と反応したバンクは、CO2、H2O、O2となり、全て気体として剥離される。
基板Pに対してアッシング剥離処理を施すことにより、図4(f)に示すように、基板Pからバンクが除去される。
また、本実施の形態では、凹部32を逆テーパ状の断面に形成しているので、焼成後の配線パターン33が剥離しづらくなり、デバイスとしての品質も向上させることが可能である。
次に、本発明の液晶表示装置の製造方法と、この製造方法を用いて製造された液晶表示装置についての説明を、図面を参照しながら以下に行う。まず、図5から図14を用いて、本実施形態の液晶表示装置の製造方法についての説明を行う。
この形成後のバンク11に撥液性を持たせるために、CF4プラズマ処理等(フッ素成分を含有するガスを用いたプラズマ処理)を施す必要があるが、代わりに、バンク11の素材自体に予め撥液成分(フッ素基等)を充填しておいても良い。この場合には、CF4プラズマ処理等を省略することができる。
なお、SiNxをCVD法で形成する場合、300℃〜350℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
このようにして形成されたゲート走査線絶縁膜13は、平坦なガラス基板10上に対して形成されるので、やはり、平坦な上面を備えたものとなる。
以上のようにして撥液化されたバンク14の、吐出インクに対する接触角としては、40°以上を確保することが好ましい。
以上の工程により、基板10上には、バンク14とソース電極15からなる平坦な上面を備えた導電層A1が形成される。
このようにして形成されたソース線絶縁膜16は、平坦な導電層A1上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
なお、上記各工程を経て形成されるα−si TFTデバイス部分を図14に示す。同図において符号19aはドレイン電極、符号19bはチャンネル領域(α−si)を示している。
そして、画素電極形成工程の後、本焼成、配向膜の形成、ラビング処理を施すことで下基板が完成する。そして、この下基板を、別途製造される上基板との間に液晶層を挟持させて構成することで、液晶表示装置が完成する(図示略)。
以上説明のように、全工程後のガラス基板10は、平坦な表面形状を確保できるものとなっている。これにより、ガラス基板10にラビング処理を施す際に、そのかかり具合にムラが生じにくくなるため、液晶配向規制力を向上させて表示ムラを防止することが可能となる。これにより、表示ムラの少ない液晶表示装置を製造することが可能となっている。
しかも、ゲート走査電極12及び容量線19d(図14参照)、ソース電極15及びドレイン電極19a、画素電極18等の形成にインクジェットを用いるので、製造工程中に生じる無駄な材料の廃棄をなくすことができるため、材料費の削減も可能としている。
続いて、第3実施形態として、本発明の液晶表示装置の製造方法と、この製造方法を用いて製造された液晶表示装置についての説明を、図15から図22を参照しながら以下に行う。なお、これらの図において、第2実施形態として示した図5乃至図14と同一の構成要素には同一符号を付し、その説明を簡略化する。
この基板溝形成工程に続く第1回目のバンク形成工程(第1のバンク形成工程)では、図16及び図19(a)に示すように、基板溝10a内の底部に、ゲート走査電極及び容量線を描画するための溝11aを確保するバンク11をフォトリソで形成する。このバンク11は撥液性を備える必要があり、その素材としてアクリル樹脂、ポリミィド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
また、バンク11内の溝11a内における良好な吐出結果を得るためには、この溝11aの形状として準テーパ(吐出元に向かって開く向きのテーパ形状)を採用するのが好ましい。これにより、吐出された液滴を十分に奥深くまで入り込ませることが可能となる。
このゲート走査線絶縁膜13の素材としては、SiO2,SiNx,BPSG,NSGなどが採用可能である。
この形成後のバンク14に撥液性を持たせるために、CF4プラズマ処理等(フッ素成分を有するガスを用いたプラズマ処理)を施す必要があるが、代わりに、バンク14の素材自体に予め撥液成分(フッ素基等)を充填しておくものとしても良い。この場合には、CF4プラズマ処理等を省略することができる。また、前記バンク11と同様に、バンク14を形成する際には、溝14aに準テーパ形状(吐出元に向かって開く向きのテーパ形状)を採用するのが好ましい。
なお、SiNxをCVD法で形成する場合、300℃〜350℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
なお、上記各工程を経て形成されるα−si TFTデバイス部分を図22に示す。同図における符号19aはドレイン電極、符号19bはチャンネル領域(α−si)を示している。
また、配線部分である導電層A1,A2を基板溝10a内に埋め込んでしまうことで、基板溝10aを設けずにガラス基板10の表面に配線部分を突設させる場合に比較して、完成後のガラス基板10の厚み寸法を薄くする事も可能となる。
しかも、ゲート走査電極12、容量線19c(図22参照)、ソース電極15、ドレイン電極19b、画素電極18の形成にインクジェットを用いるので、製造工程中に生じる無駄な材料の廃棄をなくすことができるため、材料費の削減も可能としている。
続いて、第4実施形態として、本発明の液晶表示装置の製造方法と、この製造方法を用いて製造された液晶表示装置についての説明を、図23から図30を参照しながら以下に行う。なお、これらの図において、第2実施形態として示した図5乃至図14と同一の構成要素には同一符号を付し、その説明を簡略化する。
この形成後のバンク11に撥液性を持たせるために、CF4プラズマ処理等(フッ素成分を有するガスを用いたプラズマ処理)を施す必要があるが、代わりに、バンク11の素材自体に予め撥液成分(フッ素基等)を充填しておいても良いことは第2、第3実施形態と同様である。この場合には、CF4プラズマ処理等を省略することができる。
以上の工程により、基板10上には、バンク11とゲート走査電極12からなる平坦な上面を備えた第1の導電層A1が形成される。
なお、SiNxをCVD法で形成する場合、300℃〜350℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
このようにして形成されたゲート走査線絶縁膜13は、平坦な第1の導電層A1上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
以上のようにして撥液化されたバンク14の、吐出インクに対する接触角としては、40°以上を確保することが好ましい。
以上の工程により、基板10上には、バンク14とソース電極15からなる平坦な上面を備えた第2の導電層A2が形成される。
このようにして形成されたソース線絶縁膜16は、平坦な第2の導電層A2上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
なお、上記各工程を経て形成されるα−si TFTデバイス部分を図30に示す。同図における符号19aはドレイン電極、符号19bはチャンネル領域(α−si)を示している。
この画素電極形成工程の後、本焼成、配向膜の形成、ラビング処理を施すことで下基板が完成する。そして、この下基板を、別途製造される上基板との間に液晶層を挟持させて構成することで、液晶表示装置が完成する(図示略)。
しかも、ゲート走査電極12、ソース電極15、画素電極18の形成にインクジェットを用いるので、製造工程中に生じる無駄な材料の廃棄をなくすことができるため、材料費の削減も可能としている。
次に、上記第2実施形態で示した液晶表示装置の製造方法の中、TFTを製造する別の実施形態について図31〜図34を参照しながら説明する。
なお、これらの図において、第2実施形態として示した図5乃至図14と同一の構成要素には同一符号を付し、その説明を簡略化する。
以上のようにして撥液化されたバンク14の、吐出インクに対する接触角としては、40°以上を確保することが好ましい。
この時の導電性材料としては、Ag,Al,Au,Cu,パラジウム、Ni,W−si,導電性ポリマーなどが好適に採用可能である。このようにして形成されたソース電極15及びドレイン電極16は、バンク14に十分な撥液性が予め与えられているので、溝14aからはみ出ることなく微細な配線パターンを形成することが可能となっている。
そして、絶縁材料17にコンタクトホール19を形成するとともに、上面20上にパターニングされた画素電極(ITO)18を形成し、コンタクトホール19を介してドレイン電極16と画素電極18とを接続することで、TFTが形成される。
続いて、第5実施形態と同様に、上記第4実施形態で示した液晶表示装置の製造方法の中、TFTを製造する別の実施形態について図35〜図38を参照しながら説明する。
なお、これらの図において、第4実施形態として示した図23乃至図30と同一の構成要素には同一符号を付し、その説明を簡略化する。
この形成後のバンク11に撥液性を持たせるために、CF4プラズマ処理等(フッ素成分を有するガスを用いたプラズマ処理)を施す必要があるが、代わりに、バンク11の素材自体に予め撥液成分(フッ素基等)を充填しておいても良い。この場合には、CF4プラズマ処理等を省略することができる。
この時の導電性材料としては、Ag,Al,Au,Cu,パラジウム、Ni,W−si,導電性ポリマーなどが好適に採用可能である。このようにして形成されたゲート走査電極12は、バンク11に十分な撥液性が予め与えられているので、溝11aからはみ出ることなく微細な配線パターンを形成することが可能となっている。
以上の工程により、基板10上には、バンク11とゲート走査電極12からなる平坦な上面を備えた銀(Ag)からなる第1の導電層A1が形成される。
第7実施形態として、本発明の電気光学装置の一例である液晶表示装置について説明する。図39は、本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図40は図39のH−H’線に沿う断面図である。図41は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、図42は、液晶表示装置の部分拡大断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板20において、TFTアレイ基板10の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
このように、本実施形態では、高特性で薄型、高集積化が可能な液晶表示装置100を得ることができる。
上記実施の形態では、TFT30を液晶表示装置100の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置以外にも例えば有機EL(エレクトロルミネッセンス)表示デバイスに応用が可能である。有機EL表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔(ホール)を注入して励起させることにより励起子(エキシトン)を生成させ、このエキシトンが再結合する際の光の放出(蛍光・燐光)を利用して発光させる素子である。そして、上記のTFT30を有する基板上に、有機EL表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入/電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラーELデバイスを製造することができる。
本発明におけるデバイス(電気光学装置)の範囲にはこのような有機ELデバイスをも含むものである。
図44において、有機EL装置301は、基板311、回路素子部321、画素電極331、バンク部341、発光素子351、陰極361(対向電極)、および封止基板371から構成された有機EL素子302に、フレキシブル基板(図示略)の配線および駆動IC(図示略)を接続したものである。回路素子部321は、アクティブ素子であるTFT30が基板311上に形成され、複数の画素電極331が回路素子部321上に整列して構成されたものである。そして、TFT30を構成するゲート配線61が、上述した実施形態の配線パターンの形成方法により形成されている。
この発光素子形成工程において、正孔注入層形成工程における第1吐出工程と、発光層形成工程における第2吐出工程とで前記の液滴吐出装置IJを用いることができる。
図45は、液晶表示装置の別の実施形態を示す図である。
図45に示す液晶表示装置(電気光学装置)901は、大別するとカラーの液晶パネル(電気光学パネル)902と、液晶パネル902に接続される回路基板903とを備えている。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル902に付設されている。
本実施形態の液晶表示装置によれば、小型化、薄型化が実現された液晶表示装置を得ることができる。
第10実施形態として、非接触型カード媒体の実施形態について説明する。図46に示すように、本実施形態に係る非接触型カード媒体(電子機器)400は、カード基体402とカードカバー418から成る筐体内に、半導体集積回路チップ408とアンテナ回路412を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
本実施形態の非接触型カード媒体によれば、小型化、薄型化が可能な非接触型カード媒体とすることができる。
なお、本発明に係るデバイス(電気光学装置)としては、上記の他に、PDP(プラズマディスプレイパネル)や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
第11実施形態として、本発明の電子機器の具体例について説明する。
図47(a)は、携帯電話の一例を示した斜視図である。図47(a)において、600は携帯電話本体を示し、601は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図47(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図47(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図47(c)は、腕時計型電子機器の一例を示した斜視図である。図47(c)において、800は時計本体を示し、801は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図47(a)〜(c)に示す電子機器は、上記実施形態の液晶表示装置を備えたものであるので、小型化、薄型化が可能となる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
Claims (27)
- 機能液を基板上に塗布して薄膜パターンを形成する方法であって、
前記基板に前記薄膜パターンに応じた凹部を形成する工程と、
前記凹部に前記機能液を塗布する工程とを有することを特徴とする薄膜パターン形成方法。 - 請求項1記載の薄膜パターン形成方法において、
前記薄膜パターンに応じて前記基板上にバンクを突設する工程と、
前記バンクの間の前記基板に前記凹部を形成する工程と、
前記機能液を塗布した後に前記バンクを除去する工程とを有することを特徴とする薄膜パターン形成方法。 - 請求項2記載の薄膜パターン形成方法において、
前記バンクをマスクとして前記凹部を形成することを特徴とする薄膜パターン形成方法。 - 請求項2または3記載の薄膜パターン形成方法において、
前記バンクに前記凹部よりも高い撥液性を付与する工程を有することを特徴とする薄膜パターン形成方法。 - 請求項1から4のいずれかに記載の薄膜パターン形成方法において、
前記機能液には、導電性微粒子が含まれることを特徴とする薄膜パターン形成方法。 - 請求項1から4のいずれかに記載の薄膜パターン形成方法において、
前記機能液には、熱処理または光処理により導電性を発現する材料が含まれることを特徴とする薄膜パターン形成方法。 - 基板に薄膜パターンが形成されてなるデバイスの製造方法であって、
請求項1から6のいずれかに記載の薄膜パターン形成方法により、前記基板に前記薄膜パターンを形成することを特徴とするデバイス製造方法。 - 請求項7記載のデバイス製造方法において、
前記薄膜パターンは、前記基板上に設けられたスイッチング素子の一部を構成することを特徴とするデバイス製造方法。 - 請求項7または8記載のデバイス製造方法を用いて製造されたデバイスを備えることを特徴とする電気光学装置。
- 請求項9記載の電気光学装置を備えることを特徴とする電子機器。
- 基板に薄膜パターンが形成されてなるデバイスであって、
前記基板に、前記薄膜パターンに応じた凹部が形成され、
前記凹部内に、前記薄膜パターンが設けられていることを特徴とするデバイス。 - 請求項11記載のデバイスにおいて、
前記薄膜パターンは、前記基板の表面に対して非突出状態で形成されることを特徴とするデバイス。 - 請求項11または12記載のデバイスにおいて、
前記凹部は、断面形状が底部に向けて漸次拡径する逆テーパ状に形成されていることを特徴とするデバイス。 - 請求項11から13のいずれかに記載のデバイスにおいて、
前記薄膜パターンは、導線性膜で形成されることを特徴とするデバイス。 - 基板に基板溝を形成する基板溝形成工程と、
前記基板溝を区画するように撥液部を形成する撥液部形成工程と、
前記基板溝に導電性材料を含む液滴を吐出して第1の導電性パターンを形成する第1の導電性パターン形成工程と、
少なくとも前記第1の導電性パターンを覆うように第1の絶縁層を形成する第1の絶縁層形成工程と、
前記第1の絶縁層の上に薄膜半導体からなる薄膜トランジスタと光透過性を有する第1のバンクを形成するバンク形成工程と、
前記バンクで区画された描画領域に導電性材料を含む液滴を吐出して第2の導電性パターンを形成する第2の導電性パターン形成工程と、
少なくとも前記第1のバンク及び前記第2の導電性パターン覆うように第2の絶縁層を形成する第2の絶縁層形成工程とを有することを特徴とする液晶表示装置の製造方法。 - 請求項15に記載の液晶表示装置の製造方法において、
前記撥液部形成工程において、前記基板溝を区画する第2のバンクを形成することにより前記撥液部を形成し、
前記第1の絶縁層形成工程の前に前記第2のバンクを取り除くことを特徴とする液晶表示装置の製造方法。 - 一対の基板間に液晶層を挟持してなる液晶表示装置であり、
前記各基板のうちの一方の基板に基板溝が形成されてなり、前記基板溝内に第1の導電性パターンが形成されてなり、
少なくとも前記第1の導電性パターンを覆うように形成された絶縁層と、該絶縁層の上面に設けられた、薄膜半導体からなる薄膜トランジスタ、光透過性を有するバンク、及び該バンクにより区画された領域に設けられた第2の導電性パターンとを備えることを特徴とする液晶表示装置。 - 基板に基板溝を形成する基板溝形成工程と、
前記基板溝内に第1のバンクを形成する第1のバンク形成工程と、
前記第1のバンクで区画された領域に導電性材料を含む液滴を吐出して前記基板溝内に第1の導電性パターンを形成する第1の導電性パターン形成工程とを有することを特徴とする液晶表示装置の製造方法。 - 請求項18に記載の液晶表示装置の製造方法において、
少なくとも前記第1の導電性パターン及び前記第1のバンクを絶縁層により覆う第1の絶縁層形成工程と、
前記基板溝内に薄膜半導体からなる薄膜トランジスタと第2のバンクを形成する第2のバンク形成工程と、
前記第2のバンクによって区画された領域に導電性材料を含む液滴を吐出して前記基板溝内に第2の導電性パターンを形成する第2の導電性パターン形成工程とを有することを特徴とする液晶表示装置の製造方法。 - 一対の基板間に液晶層を挟持してなる液晶表示装置であり、
前記各基板のうちの一方の基板に基板溝が形成されてなり、前記基板溝内に、バンク及び該バンクによって区画された領域に形成された導電性パターンを少なくとも一層、備えることを特徴とする液晶表示装置。 - 基板の上面に光透過性を有するバンクを形成するバンク形成工程と、
前記バンクにより区画された描画領域に導電性材料を含む液滴を吐出して第1の導電性パターンを形成する導電性パターン形成工程と、
少なくとも前記バンク及び前記第1の導電性パターンを覆うように薄膜半導体からなる薄膜トランジスタと絶縁層を形成する絶縁層形成工程とを有することを特徴とする液晶表示装置の製造方法。 - 請求項21に記載の液晶表示装置の製造方法において、
前記絶縁層の上に、前記バンク形成工程、前記導電性パターン形成工程、及び前記絶縁層形成工程を行い、前記第1の導電性パターンに対して交差する第2の導電性パターンを形成することを特徴とする液晶表示装置の製造方法。 - 請求項22に記載の液晶表示装置の製造方法において、
前記導電性パターン形成工程を含む金属配線形成工程により、ゲート走査電極及びソース電極及びドレイン電極及び画素電極を形成することを特徴とする液晶表示装置の製造方法。 - 一対の基板間に液晶層を挟持してなる液晶表示装置であり、
前記各基板のうちの一方の基板に設けられた光透過性を有する第1のバンク、及び該第1のバンクによって区画された領域に設けられた第1の導電性パターンからなる第1の導電層と、
該第1の導電層の上に設けられた第1の絶縁層とを備えることを特徴とする液晶表示装置。 - 請求項24に記載の液晶表示装置において、
前記第1の絶縁層上に設けられた第2のバンク及び第2の導電性パターンからなる第2の導電層と、該第2の導電層の上に設けられた第2の絶縁層とを備えることを特徴とする液晶表示装置。 - 請求項15、16、18、19、21、22、23の何れか1項に記載の液晶表示装置の製造方法を用いて製造された液晶表示装置、または、請求項17、20、24、25の何れか1項に記載の液晶表示装置を備えることを特徴とする電子機器。
- アクティブマトリクス基板の製造方法において、
基板上にゲート配線を形成する第1の工程と、
前記ゲート配線上にゲート絶縁膜を形成する第2の工程と、
前記ゲート絶縁膜を介して半導体層を積層する第3の工程と、
前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第4の工程と、
前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第5の工程と、
前記ドレイン電極と電気的に接続する画素電極を形成する第6の工程と、を有し、
前記第1の工程及び前記第4の工程及び前記第6の工程の少なくとも一つの工程は、形成するパターンに応じた凹部を形成する工程と、前記凹部に前記機能液を液滴吐出装置によって吐出することによって配置される材料配置工程と、を有することを特徴とするアクティブマトリクス基板の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103418A JP4344270B2 (ja) | 2003-05-30 | 2004-03-31 | 液晶表示装置の製造方法 |
US10/854,668 US7410905B2 (en) | 2003-05-30 | 2004-05-27 | Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus |
CNA200410047618XA CN1573449A (zh) | 2003-05-30 | 2004-05-27 | 薄膜图案形成法、器件及其制法、液晶显示装置及其制法 |
KR1020040037782A KR100667662B1 (ko) | 2003-05-30 | 2004-05-27 | 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기 |
TW093115368A TWI254340B (en) | 2003-05-30 | 2004-05-28 | Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus |
US12/216,200 US20080272388A1 (en) | 2003-05-30 | 2008-07-01 | Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003155858 | 2003-05-30 | ||
JP2003155867 | 2003-05-30 | ||
JP2003155866 | 2003-05-30 | ||
JP2003155865 | 2003-05-30 | ||
JP2004103418A JP4344270B2 (ja) | 2003-05-30 | 2004-03-31 | 液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005013984A true JP2005013984A (ja) | 2005-01-20 |
JP4344270B2 JP4344270B2 (ja) | 2009-10-14 |
Family
ID=33556700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004103418A Expired - Fee Related JP4344270B2 (ja) | 2003-05-30 | 2004-03-31 | 液晶表示装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7410905B2 (ja) |
JP (1) | JP4344270B2 (ja) |
KR (1) | KR100667662B1 (ja) |
CN (1) | CN1573449A (ja) |
TW (1) | TWI254340B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008041914A (ja) * | 2006-08-04 | 2008-02-21 | Chiba Univ | 有機薄膜トランジスタ及びその製造方法。 |
KR100974655B1 (ko) * | 2008-06-17 | 2010-08-09 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2011512644A (ja) * | 2007-12-11 | 2011-04-21 | インクテック カンパニー リミテッド | 黒化伝導性パターンの製造方法 |
KR101254825B1 (ko) | 2005-12-26 | 2013-04-15 | 엘지디스플레이 주식회사 | 박막 패턴 제조 방법 |
JP2015011341A (ja) * | 2013-06-28 | 2015-01-19 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置用のアレイ基板及びその製造方法 |
CN113272145A (zh) * | 2019-01-02 | 2021-08-17 | 三星显示有限公司 | 喷墨打印装置、偶极子对准方法和显示装置制造方法 |
WO2023022175A1 (ja) * | 2021-08-17 | 2023-02-23 | Tdk株式会社 | 導電性フィルム及びその製造方法、並びに表示装置 |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019630A (ja) * | 2004-07-05 | 2006-01-19 | Seiko Epson Corp | 配線形成方法 |
JP2006179213A (ja) | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | パターン形成基板、電気光学装置及び電気光学装置の製造方法 |
JP2006190525A (ja) | 2005-01-05 | 2006-07-20 | Seiko Epson Corp | 電子放出素子および電子放出素子の製造方法、並びに電気光学装置、電子機器 |
JP2006259687A (ja) * | 2005-02-17 | 2006-09-28 | Seiko Epson Corp | 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 |
JP4297106B2 (ja) * | 2005-02-23 | 2009-07-15 | セイコーエプソン株式会社 | 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 |
JP2006251120A (ja) * | 2005-03-09 | 2006-09-21 | Seiko Epson Corp | 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器 |
KR20060104092A (ko) * | 2005-03-29 | 2006-10-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
JP2006292801A (ja) | 2005-04-06 | 2006-10-26 | Seiko Epson Corp | 液晶装置並びに電子機器 |
JP2007035911A (ja) * | 2005-07-27 | 2007-02-08 | Seiko Epson Corp | ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス |
KR100953652B1 (ko) * | 2005-08-18 | 2010-04-20 | 삼성모바일디스플레이주식회사 | 유기 박막 트랜지스터 및 그 제조 방법 |
US7630207B2 (en) * | 2005-09-15 | 2009-12-08 | Fujifilm Corporation | Wiring board, method of manufacturing wiring board, and liquid ejection head |
US20070084944A1 (en) * | 2005-10-14 | 2007-04-19 | Harry Hedler | Methods for aligning a device and for stacking two devices in an aligned manner and device for improved stacking |
US8166649B2 (en) * | 2005-12-12 | 2012-05-01 | Nupix, LLC | Method of forming an electroded sheet |
US8106853B2 (en) * | 2005-12-12 | 2012-01-31 | Nupix, LLC | Wire-based flat panel displays |
US8089434B2 (en) * | 2005-12-12 | 2012-01-03 | Nupix, LLC | Electroded polymer substrate with embedded wires for an electronic display |
KR101308435B1 (ko) * | 2006-06-30 | 2013-09-16 | 엘지디스플레이 주식회사 | 패턴 형성방법 및 이를 이용한 액정표시소자의 제조방법 |
US7927713B2 (en) | 2007-04-27 | 2011-04-19 | Applied Materials, Inc. | Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases |
US7838062B2 (en) * | 2007-05-29 | 2010-11-23 | Sunpower Corporation | Array of small contacts for solar cell fabrication |
US20100119730A1 (en) * | 2007-06-27 | 2010-05-13 | Nelson Brian K | Apparatus and method for forming a thin film electronic device on a thermoformed polymeric substrate |
KR101536101B1 (ko) * | 2007-08-02 | 2015-07-13 | 어플라이드 머티어리얼스, 인코포레이티드 | 박막 반도체 물질들을 이용하는 박막 트랜지스터들 |
CN101842827A (zh) | 2007-10-02 | 2010-09-22 | 夏普株式会社 | 有源矩阵基板、有源矩阵基板的制造方法和液晶显示装置 |
GB0724774D0 (en) * | 2007-12-19 | 2008-01-30 | Cambridge Display Tech Ltd | Organic thin film transistors, active matrix organic optical devices and methods of making the same |
JP4661864B2 (ja) * | 2007-12-25 | 2011-03-30 | セイコーエプソン株式会社 | 膜パターン形成方法及び発光装置の製造方法 |
WO2009107323A1 (ja) * | 2008-02-28 | 2009-09-03 | パナソニック株式会社 | 有機elディスプレイパネル |
US8980066B2 (en) * | 2008-03-14 | 2015-03-17 | Applied Materials, Inc. | Thin film metal oxynitride semiconductors |
WO2009117438A2 (en) | 2008-03-20 | 2009-09-24 | Applied Materials, Inc. | Process to make metal oxide thin film transistor array with etch stopping layer |
US8258511B2 (en) * | 2008-07-02 | 2012-09-04 | Applied Materials, Inc. | Thin film transistors using multiple active channel layers |
US8410712B2 (en) * | 2008-07-09 | 2013-04-02 | Ncc Nano, Llc | Method and apparatus for curing thin films on low-temperature substrates at high speeds |
KR101621413B1 (ko) | 2009-04-28 | 2016-05-17 | 삼성디스플레이 주식회사 | 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법 |
WO2011037829A2 (en) | 2009-09-24 | 2011-03-31 | Applied Materials, Inc. | Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch |
US8840763B2 (en) | 2009-09-28 | 2014-09-23 | Applied Materials, Inc. | Methods for stable process in a reactive sputtering process using zinc or doped zinc target |
JP2012114073A (ja) * | 2010-11-04 | 2012-06-14 | Sony Corp | 表示装置、表示装置の製造方法および電子機器 |
KR101812334B1 (ko) * | 2010-12-21 | 2018-01-25 | 엘지이노텍 주식회사 | 투명 전광판 및 이의 제조 방법 |
KR20120082310A (ko) * | 2011-01-13 | 2012-07-23 | 엘지이노텍 주식회사 | 터치 패널, 이의 제조 방법 및 터치 패널을 포함한 액정 표시 장치 |
JP5760060B2 (ja) * | 2013-09-27 | 2015-08-05 | 株式会社茨城技研 | 金属皮膜形成方法並びに金属皮膜形成製品の製造方法及び製造装置 |
US9699898B2 (en) | 2013-12-27 | 2017-07-04 | Lg Chem, Ltd. | Conductive film and method for manufacturing same |
CN103676342B (zh) * | 2013-12-27 | 2015-12-09 | 深圳市华星光电技术有限公司 | 窄边框液晶显示器的扇出区结构 |
JP6137049B2 (ja) * | 2014-05-13 | 2017-05-31 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
KR20160084715A (ko) * | 2015-01-06 | 2016-07-14 | 연세대학교 산학협력단 | 투명전극 및 그의 제조방법 |
CN112436045B (zh) * | 2015-05-27 | 2023-12-19 | 三星电子株式会社 | 显示装置 |
US10350875B2 (en) | 2015-10-29 | 2019-07-16 | Nike, Inc. | Printing layer in response to substrate contour |
CN109153037B (zh) * | 2016-03-16 | 2022-09-30 | Ncc纳诺责任有限公司 | 在基板上沉积功能材料的方法 |
GB2566410A (en) | 2016-08-26 | 2019-03-13 | Halliburton Energy Services Inc | Cooled optical apparatus, systems, and methods |
CN108878689B (zh) * | 2018-06-26 | 2020-03-06 | 京东方科技集团股份有限公司 | 一种基板及其制备方法、显示装置 |
CN108580111A (zh) * | 2018-07-04 | 2018-09-28 | 张家港康得新光电材料有限公司 | 配向膜涂布装置及涂布方法 |
CN110379839B (zh) * | 2019-07-24 | 2021-11-02 | 京东方科技集团股份有限公司 | 一种显示基板、显示基板的制作方法及显示装置 |
KR20210016122A (ko) * | 2019-07-31 | 2021-02-15 | 삼성디스플레이 주식회사 | 쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법 |
KR20210104385A (ko) * | 2020-02-17 | 2021-08-25 | 삼성디스플레이 주식회사 | 잉크젯 프린팅 장치, 이를 이용한 잉크젯 헤드의 검사 방법 |
KR20210109088A (ko) * | 2020-02-26 | 2021-09-06 | 삼성디스플레이 주식회사 | 잉크젯 프린팅 장치, 쌍극성 소자의 프린팅 방법 및 표시 장치의 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936520A (ja) * | 1995-07-24 | 1997-02-07 | Matsushita Electric Ind Co Ltd | 回路形成方法及び電子回路基板 |
JPH09219577A (ja) * | 1996-02-09 | 1997-08-19 | Nikko Co | セラミック配線板の製造方法 |
WO1999048339A1 (fr) * | 1998-03-17 | 1999-09-23 | Seiko Epson Corporation | Substrat de formation de motifs sur film mince et son traitement de surface |
JP3332134B2 (ja) * | 1995-12-14 | 2002-10-07 | 富士通株式会社 | 磁気記録媒体とその製造方法及び磁気記録装置 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5132248A (en) | 1988-05-31 | 1992-07-21 | The United States Of America As Represented By The United States Department Of Energy | Direct write with microelectronic circuit fabrication |
US5284287A (en) * | 1992-08-31 | 1994-02-08 | Motorola, Inc. | Method for attaching conductive balls to a substrate |
JPH07109573A (ja) * | 1993-10-12 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | ガラス基板および加熱処理方法 |
US5492266A (en) * | 1994-08-31 | 1996-02-20 | International Business Machines Corporation | Fine pitch solder deposits on printed circuit board process and product |
CN1154490A (zh) | 1995-12-08 | 1997-07-16 | Lg半导体株式会社 | 薄膜晶体管的液晶显示装置及其制造方法 |
DE69627393T2 (de) | 1996-11-27 | 2004-02-05 | Hitachi, Ltd. | Flüssigkristallanzeige mit aktivmatrix |
JP3721682B2 (ja) | 1996-12-26 | 2005-11-30 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法 |
JP3427664B2 (ja) | 1997-03-13 | 2003-07-22 | 株式会社日立製作所 | 横電界方式アクティブマトリクス型液晶表示装置 |
US5892558A (en) * | 1997-06-26 | 1999-04-06 | Gl Displays, Inc. | Wire electrode structure based on 2 or 3 terminal device employed in a liquid crystal display |
WO1999010862A1 (fr) * | 1997-08-21 | 1999-03-04 | Seiko Epson Corporation | Afficheur a matrice active |
US6089151A (en) * | 1998-02-24 | 2000-07-18 | Micron Technology, Inc. | Method and stencil for extruding material on a substrate |
GB9808806D0 (en) | 1998-04-24 | 1998-06-24 | Cambridge Display Tech Ltd | Selective deposition of polymer films |
US6517894B1 (en) | 1998-04-30 | 2003-02-11 | Ebara Corporation | Method for plating a first layer on a substrate and a second layer on the first layer |
US6592943B2 (en) * | 1998-12-01 | 2003-07-15 | Fujitsu Limited | Stencil and method for depositing solder |
JP4138117B2 (ja) | 1998-12-21 | 2008-08-20 | セイコーエプソン株式会社 | カラーフィルタ基板の製造方法 |
US6245469B1 (en) * | 1999-09-09 | 2001-06-12 | Canon Kabushiki Kaisha | Manufacturing method for color filter and liquid crystal element using color filter manufactured thereby |
CN1245769C (zh) * | 1999-12-21 | 2006-03-15 | 造型逻辑有限公司 | 溶液加工 |
US6372154B1 (en) * | 1999-12-30 | 2002-04-16 | Canon Kabushiki Kaisha | Luminescent ink for printing of organic luminescent devices |
JP3951162B2 (ja) | 2000-03-31 | 2007-08-01 | セイコーエプソン株式会社 | 微細構造体の製造方法、有機el装置の製造方法、および電子デバイスの製造方法 |
JP4048687B2 (ja) | 2000-04-07 | 2008-02-20 | セイコーエプソン株式会社 | 有機el素子および有機el素子の製造方法 |
US7291284B2 (en) * | 2000-05-26 | 2007-11-06 | Northwestern University | Fabrication of sub-50 nm solid-state nanostructures based on nanolithography |
US6734029B2 (en) | 2000-06-30 | 2004-05-11 | Seiko Epson Corporation | Method for forming conductive film pattern, and electro-optical device and electronic apparatus |
GB0024294D0 (en) * | 2000-10-04 | 2000-11-15 | Univ Cambridge Tech | Solid state embossing of polymer devices |
JP2002196106A (ja) * | 2000-12-27 | 2002-07-10 | Seiko Epson Corp | マイクロレンズアレイ及びその製造方法並びに光学装置 |
GB2373095A (en) * | 2001-03-09 | 2002-09-11 | Seiko Epson Corp | Patterning substrates with evaporation residues |
JP2003080694A (ja) | 2001-06-26 | 2003-03-19 | Seiko Epson Corp | 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体 |
EP1405355B1 (en) * | 2001-07-09 | 2020-02-26 | Flexenable Limited | Progressive aligned deposition |
TW523611B (en) * | 2001-12-11 | 2003-03-11 | Ind Tech Res Inst | Ink spraying process and apparatus of color filter |
GB0207134D0 (en) * | 2002-03-27 | 2002-05-08 | Cambridge Display Tech Ltd | Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained |
US6984476B2 (en) * | 2002-04-15 | 2006-01-10 | Sharp Kabushiki Kaisha | Radiation-sensitive resin composition, forming process for forming patterned insulation film, active matrix board and flat-panel display device equipped with the same, and process for producing flat-panel display device |
JP2005524224A (ja) * | 2002-04-26 | 2005-08-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクスディスプレイ装置 |
EP2096670B1 (en) * | 2002-05-22 | 2011-12-21 | Fujitsu Ltd. | Quantum semiconductor device and method for fabricating the same |
US6946677B2 (en) * | 2002-06-14 | 2005-09-20 | Nokia Corporation | Pre-patterned substrate for organic thin film transistor structures and circuits and related method for making same |
US6998334B2 (en) * | 2002-07-08 | 2006-02-14 | Micron Technology, Inc. | Semiconductor devices with permanent polymer stencil and method for manufacturing the same |
GB0229191D0 (en) * | 2002-12-14 | 2003-01-22 | Plastic Logic Ltd | Embossing of polymer devices |
GB0306163D0 (en) * | 2003-03-18 | 2003-04-23 | Univ Cambridge Tech | Embossing microfluidic sensors |
US7309563B2 (en) * | 2003-12-19 | 2007-12-18 | Palo Alto Research Center Incorporated | Patterning using wax printing and lift off |
-
2004
- 2004-03-31 JP JP2004103418A patent/JP4344270B2/ja not_active Expired - Fee Related
- 2004-05-27 KR KR1020040037782A patent/KR100667662B1/ko not_active IP Right Cessation
- 2004-05-27 CN CNA200410047618XA patent/CN1573449A/zh active Pending
- 2004-05-27 US US10/854,668 patent/US7410905B2/en not_active Expired - Fee Related
- 2004-05-28 TW TW093115368A patent/TWI254340B/zh not_active IP Right Cessation
-
2008
- 2008-07-01 US US12/216,200 patent/US20080272388A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936520A (ja) * | 1995-07-24 | 1997-02-07 | Matsushita Electric Ind Co Ltd | 回路形成方法及び電子回路基板 |
JP3332134B2 (ja) * | 1995-12-14 | 2002-10-07 | 富士通株式会社 | 磁気記録媒体とその製造方法及び磁気記録装置 |
JPH09219577A (ja) * | 1996-02-09 | 1997-08-19 | Nikko Co | セラミック配線板の製造方法 |
WO1999048339A1 (fr) * | 1998-03-17 | 1999-09-23 | Seiko Epson Corporation | Substrat de formation de motifs sur film mince et son traitement de surface |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101254825B1 (ko) | 2005-12-26 | 2013-04-15 | 엘지디스플레이 주식회사 | 박막 패턴 제조 방법 |
JP2008041914A (ja) * | 2006-08-04 | 2008-02-21 | Chiba Univ | 有機薄膜トランジスタ及びその製造方法。 |
JP2011512644A (ja) * | 2007-12-11 | 2011-04-21 | インクテック カンパニー リミテッド | 黒化伝導性パターンの製造方法 |
US9107317B2 (en) | 2007-12-11 | 2015-08-11 | Inktec Co., Ltd. | Method for fabricating blackened conductive patterns |
US9839138B2 (en) | 2007-12-11 | 2017-12-05 | Inktec Co., Ltd. | Method for fabricating blackened conductive patterns |
KR100974655B1 (ko) * | 2008-06-17 | 2010-08-09 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2015011341A (ja) * | 2013-06-28 | 2015-01-19 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置用のアレイ基板及びその製造方法 |
CN113272145A (zh) * | 2019-01-02 | 2021-08-17 | 三星显示有限公司 | 喷墨打印装置、偶极子对准方法和显示装置制造方法 |
US11685154B2 (en) | 2019-01-02 | 2023-06-27 | Samsung Display Co., Ltd. | Inkjet printing device, dipole aligning method, and display device manufacturing method |
WO2023022175A1 (ja) * | 2021-08-17 | 2023-02-23 | Tdk株式会社 | 導電性フィルム及びその製造方法、並びに表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20080272388A1 (en) | 2008-11-06 |
KR20040103345A (ko) | 2004-12-08 |
KR100667662B1 (ko) | 2007-01-12 |
US7410905B2 (en) | 2008-08-12 |
JP4344270B2 (ja) | 2009-10-14 |
TW200509180A (en) | 2005-03-01 |
CN1573449A (zh) | 2005-02-02 |
US20050003640A1 (en) | 2005-01-06 |
TWI254340B (en) | 2006-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4344270B2 (ja) | 液晶表示装置の製造方法 | |
JP3823981B2 (ja) | パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法 | |
JP3788467B2 (ja) | パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 | |
JP4123172B2 (ja) | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
KR100619486B1 (ko) | 박막 패턴의 형성 방법 및 디바이스의 제조 방법 | |
JP2004363560A (ja) | 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 | |
JP2005012173A (ja) | 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器 | |
KR100691717B1 (ko) | 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및 디바이스 | |
JP2005013986A (ja) | デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 | |
JP2005012179A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法 | |
KR20060121691A (ko) | 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기 | |
KR20060089660A (ko) | 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기 | |
JP2005013985A (ja) | 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板 | |
JP4400290B2 (ja) | 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法 | |
JP4517583B2 (ja) | 線パターン形成方法およびデバイスの製造方法 | |
JP4572868B2 (ja) | 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法 | |
JP4192674B2 (ja) | 薄膜パターン形成方法及びデバイスの製造方法 | |
JP4075929B2 (ja) | パターン形成方法 | |
JP4042625B2 (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2004311530A (ja) | パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器 | |
JP4075694B2 (ja) | デバイスの製造方法 | |
JP2004330164A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2006269884A (ja) | 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器 | |
JP4453651B2 (ja) | アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 | |
JP2004337780A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050722 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050902 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060922 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061027 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090710 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |