JP2015011341A - 液晶表示装置用のアレイ基板及びその製造方法 - Google Patents

液晶表示装置用のアレイ基板及びその製造方法 Download PDF

Info

Publication number
JP2015011341A
JP2015011341A JP2013267062A JP2013267062A JP2015011341A JP 2015011341 A JP2015011341 A JP 2015011341A JP 2013267062 A JP2013267062 A JP 2013267062A JP 2013267062 A JP2013267062 A JP 2013267062A JP 2015011341 A JP2015011341 A JP 2015011341A
Authority
JP
Japan
Prior art keywords
gate
electrode
providing
trench
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013267062A
Other languages
English (en)
Other versions
JP5706510B2 (ja
Inventor
テヒョン ムン
Tae-Hyoung Moon
テヒョン ムン
テジュン ソン
Tae Joon Song
テジュン ソン
キュファン イ
Kyu-Hwang Lee
キュファン イ
キュンハ イ
Kyung-Ha Lee
キュンハ イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2015011341A publication Critical patent/JP2015011341A/ja
Application granted granted Critical
Publication of JP5706510B2 publication Critical patent/JP5706510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】信号遅延現象を抑制する液晶表示装置用のアレイ基板及びその製造方法を提供すること。【解決手段】本発明は、絶縁基板と；その表面に設けられたトレンチと；トレンチを埋め、基板上に設けられ、ゲート配線に接続したゲート電極、及びゲート配線の間に設けられたデータパターンと；ゲート配線とゲート電極及びデータパターンが設けられた基板の上部全面に平らな表面を有して設けられ、各データパターンの両端部を露出するコンタクトホールが備えられたゲート絶縁膜と；ゲート絶縁膜上に、ゲート電極に対応して設けられた半導体層と、ゲート絶縁膜上に、コンタクトホールを介して互いに隣り合うデータパターンと同時に接触しながら設けられたデータ接続部と；データ接続部に接続したソース電極及びソース電極と離間するドレイン電極と；ドレイン電極と接続し、画素領域毎に設けられた画素電極と、を含むアレイ基板を提供する。【選択図】図３

Description

本発明は、大面積化のため、配線が長くなり、それによって発生する信号遅延現象を抑制できる液晶表示装置用のアレイ基板及びその製造方法に関するものである。
近年、液晶表示装置は、低消費電力、優れた携帯性、そして技術集約的で高付加価値の次世代ディスプレイの素子として脚光を浴びている。
その中でも、画素毎に電圧のオン・オフを調整できるスイッチング素子である薄膜トランジスタが設けられたアクティブマトリクス型液晶表示装置が、優れた解像度及び動画具現力から最も注目されている。
一般に、液晶表示装置は、薄膜トランジスタ及び画素電極を形成するアレイ基板の製造工程と、カラーフィルター及び共通電極を形成するカラーフィルター基板の製造工程とを通してそれぞれアレイ基板とカラーフィルター基板を形成し、両基板の間に液晶を介在する液晶セル工程を通して完成する。
一般的な液晶表示装置の分解斜視図である図１を参照し、更に詳しく説明すると、図１に示すように、液晶層３０を介してアレイ基板１０とカラーフィルター基板２０が対面して貼り合わせられている。下部のアレイ基板１０は、透明基板１２の上面に交差して配置され、複数の画素領域Ｐを定義する複数のゲート配線１４とデータ配線１６を含む。両配線１４、１６の交差地点には薄膜トランジスタＴが設けられ、各画素領域Ｐに設けられた画素電極１８と一対一で対応して接続している。
前記アレイ基板１０と対面する上部のカラーフィルター基板２０は、透明基板２２の背面に、前記ゲート配線１４及びデータ配線１６、そして薄膜トランジスタＴなどの非表示領域を遮るよう、各画素領域Ｐを取り囲む格子状のブラックマトリクス２５が設けられている。そして、各画素領域Ｐに対応するよう、格子の内側に順次に繰り返して配置された赤色、緑色、青色のカラーフィルターパターン２６ａ、２６ｂ、２６ｃを含むカラーフィルター層２６が設けられており、前記ブラックマトリクス２５及びカラーフィルター層２６の全面に掛けて透明な共通電極２８が設けられている。
また、図面には示していないが、両基板１０、２０は、その間に介在された液晶層３０の液晶漏れを防ぐため、縁部に沿ってシール剤（ｓｅａｌａｎｔ）などで封止された状態で、各基板１０、２０と液晶層３０との境部分に、液晶分子の配列方向に信頼性を持たせる上・下部の配向膜が介在されている。そして、各基板１０、２０の少なくとも一方の外側面には、偏光板（不図示）が設けられている。
アレイ基板１０の外側面にはバックライトが備えられ、光を供給する。前記ゲート配線１４に薄膜トランジスタＴのオン・オフ信号が順次にスキャン・印加され、選択された画素領域Ｐの画素電極１８にデータ配線１６の画像信号が伝達されると、それらの間の垂直電界によって液晶分子が駆動し、それによる光の透過率の変化によって様々な画像を表示することができる。
図２は、液晶表示装置を構成する従来のアレイ基板における一つの画素領域を、薄膜トランジスタを含めて切断した断面図である。
図２に示すように、アレイ基板１０において複数のゲート配線（不図示）と複数のデータ配線１６が交差して定義される複数の画素領域Ｐ内のスイッチング領域ＴｒＡには、ゲート電極５５が設けられている。
前記ゲート電極５５の上部全面にはゲート絶縁膜５８が設けられており、その上に純粋な非晶質シリコンのアクティブ層６２と不純物非晶質シリコンのオーミックコンタクト層６６とからなる半導体層６８が設けられている。
前記オーミックコンタクト層６６の上部には前記ゲート電極５５に対応し、互いに離隔してソース電極７６とドレイン電極７８が設けられている。そして、前記スイッチング領域ＴｒＡに順次積層されたゲート電極５５、ゲート絶縁膜５８、半導体層６８、ソース及びドレイン電極７６、７８は、薄膜トランジスタＴを構成する。
前記ソース及びドレイン電極７６、７８と露出されたアクティブ層６２の上部全面に、前記ドレイン電極７８を露出するドレインコンタクトホール８５を含む保護層８２が設けられている。そして、前記保護層８２の上部には、画素領域Ｐ毎に独立し、前記ドレインコンタクトホール８５を介して前記ドレイン電極７８と接触する画素電極１８が設けられている。
かかる構成を有する従来の液晶表示装置用のアレイ基板１０において、特に配線の形態を説明すると、ゲート配線（不図示）は前記基板１２上に所定の厚さ及び幅を持って設けられており、前記データ配線１６は前記ゲート配線（不図示）と交差し、前記ゲート配線（不図示）の上部全面に設けられたゲート絶縁膜５８上に、所定の厚さ及び幅を持って設けられている。
一方、近年、かかるアレイ基板１０を備えた液晶表示装置はＴＶなどの表示装置として用いられており、ＴＶなどは更に大面積の表示領域を設ける傾向にある。
したがって、液晶表示装置もＴＶなどの表示装置における変化の成り行きを反映し、更に大面積化していく現状である。
しかし、液晶表示装置が大面積化すると、液晶表示装置の一構成要素であるアレイ基板１０に設けられるゲート配線（不図示）及びデータ配線１６が更に長くなる。配線（不図示、１６）が長くなれば長くなるほど、配線（不図示、１６）自体の内部抵抗により、電圧降下が生じてしまい、信号遅延現象が発生する。その結果、信号歪曲及び駆動不良を引き起こし、最終的に液晶表示装置の表示品質が低下する問題が発生する。
このような配線（不図示、１６）の信号遅延現象を抑制するためには、配線（不図示、１６）の幅、またはその厚さを増加させなければならない。しかし、液晶表示装置の特性上、配線（不図示、１６）の幅が増加すると開口率が低下し、配線（不図示、１６）が厚くなるとそれにより段差が増加する。その結果、配線（不図示、１６）の上部、または配線（不図示、１６）と同一物質及び同一厚さで形成される構成要素の上部に位置する構成要素は、大きい段差によって途切れたり、または配線（不図示、１６）の大きい段差を克服できず、配線の側面などに空きスペースなどを形成することになる。それにより、絶縁機能が薄れ、その後に形成される導電性の構成要素と前記配線（不図示、１６）との間でショートなどを発生させる問題を引き起こす。
特開２０１３−６８９４９号公報
本発明は、前述した問題点を解決するためのものであって、ゲート及びデータ配線を厚くすることにより、内部抵抗を低下させて信号遅延を抑制すると共に厚さ増加によって発生する段差を抑制し、その上部に形成される構成要素の途切れ、または空きスペース形成などの問題を根本的に防止できる液晶表示装置用のアレイ基板及びその製造方法を提供することを、その目的とする。
前記の目的を達成するため、本発明の一実施例にかかるアレイ基板は、画素領域が定義された透明な絶縁基板と；前記絶縁基板の表面がエッチングされて設けられた第１深さを有するトレンチと；前記トレンチを埋め、かつ、前記基板上に設けられ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線の間に設けられたデータパターンと；前記ゲート配線とゲート電極及びデータパターンが設けられた前記基板の上部全面に平らな表面を有して設けられ、前記各データパターンの両端部を露出するコンタクトホールが備えられたゲート絶縁膜と；前記ゲート絶縁膜上に、前記ゲート電極に対応して設けられた半導体層と；前記ゲート絶縁膜上に、前記コンタクトホールを介して互いに隣り合う前記データパターンと同時に接触しながら設けられたデータ接続部と；前記データ接続部に接続したソース電極及び前記ソース電極と離間するドレイン電極と；前記ドレイン電極と接続し、前記画素領域毎に設けられた画素電極と、を含む。
本発明の一実施例にかかるアレイ基板は、前記ソース電極及びドレイン電極上に設けられ、前記ドレイン電極を露出するドレインコンタクトホールが備えられた保護層を含む。前記画素電極は前記保護層上に設けられ、前記ドレインコンタクトホールを介して前記ドレイン電極と接続し、前記ソース電極は、前記データ接続部から分岐し、前記半導体層の上部に伸延することを特徴とする。
前記第１深さは０．５μｍないし５μｍであり、前記トレンチを埋めながら設けられる前記ゲート配線とゲート電極及びデータパターンの厚さは、前記第１深さと同一であることを特徴とする。
本発明の他実施例にかかるアレイ基板は、画素領域が定義された透明な絶縁基板と；前記絶縁基板の全面に設けられ、その表面がエッチングされて第１深さを有するトレンチが設けられたバッファー層と；前記バッファー層に設けられた前記トレンチを埋めならが設けられ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線の間に設けられたデータパターンと；前記ゲート配線とゲート電極及びデータパターンが設けられた前記基板の上部全面に平らな表面を有して設けられ、前記各データパターンの両端部を露出するコンタクトホールが備えられたゲート絶縁膜と；前記ゲート絶縁膜上に、前記ゲート電極に対応して設けられた半導体層と；前記ゲート絶縁膜上に、前記コンタクトホールを介して互いに隣り合う前記データパターンと同時に接触しながら設けられたデータ接続部と；前記データ接続部に接続したソース電極及び前記ソース電極と離間するドレイン電極と；前記ドレイン電極と接続し、前記画素領域毎に設けられた画素電極と、を含む。
本発明の他実施例にかかるアレイ基板は、前記ソース電極及びドレイン電極上に設けられ、前記ドレイン電極を露出するドレインコンタクトホールが備えられた保護層を含む。前記画素電極は前記保護層上に設けられ、前記ドレインコンタクトホールを介して前記ドレイン電極と接続し、前記ソース電極は、前記データ接続部から分岐し、前記半導体層の上部に伸延することを特徴とする。
前記第１深さは０．５μｍないし５μｍであり、前記トレンチを埋めながら設けられる前記ゲート配線とゲート電極及びデータパターンの厚さは、前記第１深さと同一であることを特徴とする。
前記第１深さは、前記バッファーの厚さと同一であることを特徴とする。
本発明の一実施例にかかるアレイ基板の製造方法は、画素領域が定義された透明な絶縁基板の表面をエッチングし、第１深さを有するトレンチを設ける段階と；前記トレンチを埋め、かつ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線と交差する第２方向に前記ゲート配線と離間してデータパターンを設ける段階と；前記ゲート配線とゲート電極及びデータパターンを設けた前記基板の上部全面に、平らな表面を有するゲート絶縁膜を設ける段階と；前記ゲート絶縁膜上に、前記ゲート電極に対応して半導体層を設ける段階と；前記ゲート絶縁膜をパターニングすることにより、前記データパターンの両端部をそれぞれ露出するコンタクトホールを設ける段階と；前記ゲート絶縁膜上に、前記コンタクトホールを介して互いに隣り合う前記データパターンと同時に接触することにより、前記データパターンと共にデータ配線を構成するデータ接続部を設け、前記データ接続部に接続したソース電極及び前記ソース電極と離間するドレイン電極を設ける段階と；前記ドレイン電極と接続する画素電極を前記画素領域毎に設ける段階と、を含む。
本発明の一実施例にかかるアレイ基板の製造方法は、前記データ接続部を設ける段階後に、前記ソース電極及びドレイン電極上に設けられ、前記ドレイン電極を露出するドレインコンタクトホールが備えられた保護層を設ける段階を含む。前記画素電極は前記保護層上に設けられ、前記ドレインコンタクトホールを介して前記ドレイン電極と接続し、前記ソース電極は前記データ接続部から分岐し、前記半導体層の上部に伸延することを特徴とする。
前記画素領域が定義された透明な絶縁基板の表面をエッチングし、第１深さを有するトレンチを設けた後、前記トレンチを埋め、かつ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線と交差する第２方向に前記ゲート配線と離間してデータパターンを設ける段階は、前記絶縁基板の上部全面にフォトレジストを設けた後、パターニングして前記トレンチが設けられる部分を露出するフォトレジストパターンを設ける段階と；前記フォトレジストパターンが設けられた前記基板の上部全面に触媒層を設ける段階と；前記フォトレジストパターンとその上部に位置する触媒層を除去することにより、前記トレンチの内側にのみ前記触媒層が残るようにする段階と；前記トレンチの内側にのみ触媒層が設けられた基板を、金属イオンが溶けているメッキ溶液に入れ、無電解メッキを行うことにより、前記トレンチに対応して金属イオンが蒸着するようにする段階と、を含む。
前記第１深さは０．５μｍないし５μｍであることを特徴とする。
前記触媒層は、前記基板をＰｄ−ＳｎコロイドまたはＰｄ２＋イオンに露出することにより設けられることを特徴とする。
本発明の他実施例にかかるアレイ基板の製造方法は、画素領域が定義された透明な絶縁基板上にバッファー層を設ける段階と；前記バッファー層の表面をエッチングし、第１深さを有するトレンチを設ける段階と；前記トレンチを埋め、かつ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線と交差する第２方向に前記ゲート配線と離間してデータパターンを設ける段階と；前記ゲート配線とゲート電極及びデータパターンが設けられた前記基板の上部全面に、平らな表面を有するゲート絶縁膜を設ける段階と；前記ゲート絶縁膜上に、前記ゲート電極に対応して半導体層を設ける段階と；前記ゲート絶縁膜をパターニングすることにより、前記データパターンの両端部をそれぞれ露出するコンタクトホールを設ける段階と；前記ゲート絶縁膜上に、前記コンタクトホールを介して互いに隣り合う前記データパターンと同時に接触することにより、前記データパターンと共にデータ配線を構成するデータ接続部を設け、前記データ接続部に接続したソース電極及び前記ソース電極と離間するドレイン電極を設ける段階と；前記ドレイン電極と接続する前記画素電極を記画素領域毎に設ける段階と、を含む。
本発明の他実施例にかかるアレイ基板の製造方法は、前記データ接続部を設ける段階後に、前記ソース電極及びドレイン電極上に設けられ、前記ドレイン電極を露出するドレインコンタクトホールが備えられた保護層を設ける段階を含む。前記画素電極は前記保護層上に設けられ、前記ドレインコンタクトホールを介して前記ドレイン電極と接続し、前記ソース電極は前記データ接続部から分岐し、前記半導体層の上部に伸延することを特徴とする。
前記バッファー層をエッチングし、第１深さを有するトレンチを設けた後、前記トレンチを埋め、かつ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線と交差する第２方向に前記ゲート配線と離間してデータパターンを設ける段階は、前記絶縁基板上の全面にバッファー層を設ける段階と；前記バッファー層上に、前記基板の全面にフォトレジストを設けた後、パターニングして前記トレンチが設けられる部分を露出するフォトレジストパターンを設ける段階と；前記フォトレジストパターンが設けられた前記基板の上部全面に触媒層を設ける段階と；前記フォトレジストパターンとその上部に位置する触媒層を除去することにより、前記トレンチの内側にのみ前記触媒層が残るようにする段階と；前記トレンチの内側にのみ触媒層が設けられた基板を、金属イオンが溶けているメッキ溶液に入れ、無電解メッキを行うことにより、前記トレンチに対応して金属イオンが蒸着するようにする段階と、を含む。
前記第１深さは、前記バッファーの厚さと同一であることを特徴とする。
前記第１深さは０．５μｍないし５μｍであることを特徴とする。
前記触媒層は、前記基板をＰｄ−ＳｎコロイドまたはＰｄ２＋イオンに露出することにより設けられることを特徴とする。
本発明の実施例にかかる液晶表示装置用のアレイ基板によると、ゲート及びデータ配線を、ベース基板に設けられたトレンチに、一般的なアレイ基板に設けられる配線の厚さに比べて数ないし十数倍の厚さで設けることにより、たとえ表示領域の大面積化で配線が長くなっても、単位面積当たりの表面積が増加するため、単位面積当たりの内部抵抗が減少し、その結果、信号遅延現象を抑制する効果がある。
更に、たとえゲート及びデータ配線が厚くなってもそれによる段差は発生しないため、配線の厚さに起因する、その上部に形成される構成要素の断線、または空きスペースの形成が根本的に防止でき、それによる製品の不良率が低下し、製造コストが低減する効果がある。
一般的な液晶表示装置を概略的に示す分解斜視図である。 液晶表示装置を構成する従来のアレイ基板における一つの画素領域を、薄膜トランジスタを含めて切断した断面図である。 本発明の第１実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域を示す平面図である。 図３に示す画素領域を切断線IV‐IVに沿って切断した断面図である。 図３に示す画素領域を切断線Ｖ‐Ｖに沿って切断した断面図である。 本発明の第２実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域を示す断面図である。 本発明の第１実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程平面図である。 本発明の第１実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程平面図である。 本発明の第１実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程平面図である。 本発明の第１実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程平面図である。 本発明の第１実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程平面図である。 本発明の第１実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程平面図である。 本発明の第１実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程平面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。 図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。 本発明の第２実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程断面図である。 本発明の第２実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程断面図である。 本発明の第２実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程断面図である。 本発明の第２実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程断面図である。 本発明の第２実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程断面図である。
以下、図面を参照し、本発明にかかる好適な実施例について説明する。
＜第１実施例＞
図３は、本発明の第１実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域を示す平面図である。図４は、図３に示す画素領域を切断線IV‐IVに沿って切断した断面図であり、図５は、図３に示す画素領域を切断線Ｖ‐Ｖに沿って切断した断面図である。説明の都合上、各画素領域Ｐにおいてスイッチング素子である薄膜トランジスタＴｒが設けられる部分をスイッチング素子ＴｒＡと定義する。
図３に示すように、本発明の第１実施例にかかる液晶表示装置用のアレイ基板１０１のベースとなる透明な絶縁基板１１０においては、ゲート配線１１３とゲート電極１１７が設けられる部分と、ゲート配線１１３と交差するデータ配線１３０が設けられるべき部分のうち、ゲート配線１１３と交差する部分と、ゲート配線１１３と交差する部分を基準に所定幅だけ離間した部分とを除いた部分に、トレンチｔｃｈが設けられることを特徴とする。
トレンチｔｃｈにおいて、その深さは０．５ないし５μｍであり、その幅は通常の液晶表示装置用のアレイ基板に設けられるゲート及びデータ配線の幅となることを特徴とする。
かかるトレンチｔｃｈが設けられたベース基板１１０には、トレンチｔｃｈを埋め、かつ、一方向に伸延するゲート配線１１３と、ゲート配線１１３と接続するゲート電極１１７とが設けられており、ゲート配線１１３が伸延する方向と交差する方向においてゲート配線１３３間の離間領域に、ゲート配線１１３と離間し、ゲート配線１１３と同一物質からなる複数のデータパターン１１５が設けられている。ゲート配線１１３、ゲート電極及びデータパターン１１５は、低抵抗金属物質、例えばアルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、銅（Ｃｕ）、銅合金のうちのいずれかの一つからなり、単層構造を有する。
かかるデータ配線１１３、ゲート電極１１７及びデータパターン１１５は、その厚さがトレンチｔｃｈの深さと同一の０．５ないし５μｍとなり、その結果、これらの構成要素の表面とベース基板１１０の表面の高さが一致することを特徴とする。
したがって、かかる構成により、たとえゲート配線１１３とゲート電極１１７とデータパターン１１５の厚さが従来の通常の液晶表示装置用のアレイ基板（図２の１０）に設けられたゲート及びデータ配線（不図示、図２の１６）の厚さより数ないし十数倍厚くなっても、ベース基板１１０において段差を形成しないため、その後に設けられる構成要素による段差は、ゲート配線１１３とゲート電極１１７とデータパターン１１５に対して影響を全く及ぼさないことを特徴とする。
かかるゲート配線１１３とゲート電極１１７とデータパターン１１５が設けられたベース基板１１０の上部全面に、無機絶縁物質、例えば酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮｘ）からなるゲート絶縁膜１２０が設けられる。
かかるゲート絶縁膜１２０は、その下部に位置する構成要素の表面がベース基板１１０の表面の高さと一致するため、平らな表面を有することを特徴とする。
ゲート絶縁膜１２０には、各データパターン１１５の端部を露出する第１コンタクトホールＣｈ１が設けられることを特徴とする。
各スイッチング領域ＴｒＡにおいては、各ゲート電極１１７に対応し、ゲート絶縁膜１２０の上部に半導体層１２５が設けられる。
かかる半導体層１２５は、純粋な非晶質シリコンのアクティブ層１２５ａと、アクティブ層１２５ａの上部でアクティブ層１２５ａの中央部を露出し、かつ、互いに離間して設けられた不純物非晶質シリコンのオーミックコンタクト層１２５ｂとからなる。
半導体層１２５及びゲート絶縁膜１２０の上部には、互いに離間したデータパターン１１５及びこれらデータパターン１１５間に位置するゲート配線１１３と重畳し、かつ、第１コンタクトホールＣｈ１を介し、隣り合うデータパターン１１５と同時に接触するデータ接続部１３１と、データ接続部１３１から分岐し、その端部が半導体層１２５の一方のオーミックコンタクト層１２５ｂと接触するソース電極１３３と、ソース電極１３３と離間し、他方のオーミックコンタクト層１２５ｂと接触するドレイン電極１３６とが設けられる。データ接続部１３１、ソース電極１３３、及びドレイン電極１３６は、低抵抗特性の金属物質、例えばアルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、銅（Ｃｕ）、銅合金、モリブデン（Ｍｏ）、モリブデン合金（ＭｏＴｉ）のうち、いずれか一つまたは二つ以上からなる単層または二層構造を有する。
かかる構成によりベース基板１１０内のトランチｔｃｈに設けられた複数のデータパターン１１５及びそれと接続するデータ接続部１３１は、データ配線１３０を構成する。
各スイッチング領域ＴｒＡに順次積層されたゲート電極１１７、ゲート絶縁膜１２０、半導体層１２５、互いに離間するソース電極１３３及びドレイン電極１３６は、スイッチング素子である薄膜トランジスタＴｒを構成する。
また、データ接続部１３１とソース電極１３３及びドレイン電極１３６の上部に、無機絶縁物質または有機絶縁物質からなる保護層１４０、１４５が設けられる。保護層１４０、１４５には、各ドレイン電極１３６を露出するドレインコンタクトホール１４８が設けられる。
図面においては、無機絶縁物質からなる第１保護層１４０と、その上部に有機絶縁物質からなり、平らな表面を有する第２保護層１４５が設けられたことを一例に挙げているが、保護層１４０、１４５は無機絶縁物質または有機絶縁物質からなる単層構造であっても良い。
しかしながら、有機絶縁物質とアクティブ層１２５ａが接触した場合、有機物質によりチャネルが汚れ、薄膜トランジスタＴｒの特性が低下する可能性があるため、それを抑制するよう、無機絶縁物質からなる第１保護層１４０を設け、その上部に有機絶縁物質からなる第２保護層１２５を設けて保護層１４０、１４５を二層構造に設けたのである。
そして、第２保護層１４５を、有機絶縁物質で平らな表面を有するように設けたのは、液晶表示装置のモデル特性を反映するためである。
即ち、液晶表示装置は、様々なモード、例えばツイステッドネマチックモード、横電界モード及びフリンジフィールドモードで動作できるが、その中でも特に横電界モード及びフリンジフィールドモードの液晶表示装置は、電界形成の均一性や効率性のため、平らな表面に画素電極を設けることが望ましい。このような駆動モードの特性を反映するため、有機絶縁物質で平らな表面を有する第２保護層１４５を設けたのである。
各画素領域Ｐにおいては、第２保護層１４５の上部に、ドレインコンタクトホール１４８を介してドレイン電極１３６と接触し、かつ、透明導電性物質、例えばインジウム・チン・オキサイド（ＩＴＯ）またはインジウム・ジンク・オキサイド（ＩＺＯ）からなる画素電極１５０が設けられる。
一方、他の例において、前述したような保護層１４０、１４５は省略しても良い。この場合、画素電極１５０はドレイン電極１３６上にドレイン電極１３６と直接に接触するように設けることができる。
画素電極１５０は各画素領域Ｐにおいて板状であることを一例に挙げているが、画素電極１５０は液晶表示装置のモードによって各画素領域Ｐ内で離間した複数のバー形状であっても良く、板状でありながらその内側に複数のバー形状の開口部が設けられていても良い。
一方、かかる構成のアレイ基板１０１は、ツイステッドネマチックモードの液晶表示装置用のアレイ基板１０１を一例に挙げているが、横電界型液晶表示装置用のアレイ基板を設ける場合、画素電極１５０は複数のバー形状を有し、かかるバー形状の画素電極と離間して交互に配列される形で、バー形状の共通電極が更に設けられても良い。
この場合、前記複数のバー形状の共通電極は共通配線と接続し、かかる共通配線はゲート配線１１３と離間し、平行に設けられる構成を有する。即ち、ベース基板のトレンチｔｃｈの内側に設けられる。
また、フリンジフィールドモードの液晶表示装置用のアレイ基板を設ける場合、前記板状の画素電極の上部に絶縁層を介在し、画素を表示する表示領域の全面にかけて共通電極が更に設けられる。かかる共通電極には、各画素領域Ｐに設けられた前記画素電極に対応し、バー形状の開口部が設けられる。
一方、かかる構成を有する本発明の第１実施例にかかる液晶表示装置用のアレイ基板１０１は、ゲート及びデータ配線１１３、１３０を、ベース基板１１０に設けられたトレンチに、一般的なアレイ基板に設けられる配線の厚さに比べて数ないし十数倍の厚さで設けることにより、たとえ表示領域の大面積化で配線が長くなっても、単位面積当たりの表面積が増加するため、単位面積当たりの内部抵抗が減少し、その結果、信号遅延現象を抑制する効果がある。
更に、たとえゲート及びデータ配線１１３、１３０が厚くなってもそれによる段差は発生しないため、配線１１３、１３０の厚さに起因する、その上部に形成される構成要素の断線、または空きスペースの形成が根本的に防止でき、それによる製品の不良率が低下し、製造コストが低減する効果がある。
＜第２実施例＞
図６は、本発明の第２実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域を示す断面図であり、薄膜トランジスタが設けられた部分を含む。
第２実施例にかかる液晶表示装置用のアレイ基板２０１の場合、殆ど第１実施例と同一構成を有する。トレンチｔｃｈと、トレンチｔｃｈを埋めるゲート配線１３とゲート電極１１７、そしてデータパターン１１５の形成位置だけが異なるため、その部分を中心に説明する。
第１実施例にかかる液晶表示装置用のアレイ基板（図４の１１０）の場合、トレンチ（図４のｔｃｈ）はベースを構成する基板（図４の１１０）自体に設けられる。一方、第２実施例にかかる液晶表示装置用のアレイ基板２０１の場合、ベースを構成する基板１１０上に無機または有機絶縁物質からなるバッファー層１１２が設けられ、このバッファー層１１２にトレンチｔｃｈが設けられることを特徴とする。
そして、バッファー層１１２に設けられたトレンチｔｃｈを埋め、かつ、バッファー層１１２の表面の高さと一致する表面を有するゲート配線１１３、ゲート電極１１７及びデータパターン１１５が設けられることを特徴とする。
バッファー層１１２に設けられたトレンチｔｃｈは、基板１１０の表面を露出しながら設けられたことを一例に挙げたが、バッファー層１１２の厚さがトレンチｔｃｈの厚さより更に厚く設けられても良い。
このような構成を有する第２実施例にかかる液晶表示装置用のアレイ基板２０１において、ゲート配線１１３とゲート電極１１７及びデータパターン１１５の上部における積層構成は、前述した第１実施例にかかる液晶表示装置用のアレイ基板（図４の１０１）と同一であるため、その説明を省略する。
このような第２実施例にかかる液晶表示装置用のアレイ基板２０１も第１実施例にかかる液晶表示装置用のアレイ基板（図４の１０１）と同様の効果を有することは自明である。
続いて、前述した構成を有する本発明の実施例にかかる液晶表示装置用のアレイ基板の製造方法について説明する。
＜第１実施例にかかる液晶表示装置用のアレイ基板の製造方法＞
図７Ａないし図７Ｇは、本発明の第１実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程平面図である。図８Ａないし図８Ｋは、図７Ａないし図７Ｇに示す製造段階の工程を切断線VIII‐VIIIに沿って切断した工程断面図であり、図９Ａないし図９Ｋは、図７Ａないし図７Ｇに示す製造段階の工程を切断線IX‐IXに沿って切断した工程断面図である。説明の都合上、各画素領域Ｐにおいてスイッチング素子である薄膜トランジスタＴｒが設けられる部分を、スイッチング領域ＴｒＡと定義する。
図７Ａ、図８Ａ及び図９Ａに示すように、透明な絶縁基板、例えばガラス材質またはプラスチック材質のベース基板１１０上にフォトレジストを塗布し、第１フォトレジスト層（不図示）を設けた後、露光マスク（不図示）を利用した露光及び現象工程を行うことにより、ゲート配線１１３とゲート電極１１７とデータパターン１１５が設けられるべき領域に対応する前記第１フォトレジスト層（不図示）を除去する。
即ち、前記第１フォトレジスト層（不図示）が、前記ゲート配線（図７Ｇの１１３）とゲート電極（図７Ｇの１１５）とデータパターン（図７Ｇの１１５）が設けられるべき領域を除いた領域に対してのみ設けられることにより、第１フォトレジストパターン１８１が設けられる。
次に、図７Ａ、図８Ｂ及び図９Ｂに示すように、第１フォトレジストパターン１９１の間から露出された基板１１０の表面をエッチングして除去することにより、トレンチｔｃｈを設ける。トレンチｔｃｈはその幅が一般的な液晶表示装置用のアレイ基板における配線の幅（通常、５ないし１５μｍ）程度となり、その深さは０．５ないし５μｍ程度となるように設けることを特徴とする。
このようなトレンチｔｃｈは、その後に設けられるゲート配線（図７Ｇの１１３）が伸延する第１方向においては表示領域の全面に対して接続した形となり、前記第１方向と交差する第２方向においては画素領域Ｐ毎に分離した形となる。
次に、図７Ａ、８Ｃ及び９Ｃに示すように、トレンチｔｃｈが設けられた基板１１０の全面を、その後に行われるメッキ工程で触媒として働く、例えばＰｄ系列のＰｄ−ＳｎコロイドまたはＰｄ２＋イオンに露出することにより、第１フォトレジストパターン１８１とトレンチｔｃｈの内側表面に触媒層１８５が設けられる。
続いて、図７Ａ、図８Ｄ及び図９Ｄに示すように、触媒層１８５が全面に設けられた基板１１０に対してストリップ工程を行い、前記第１フォトレジストパターン（図８Ｃ及び図９Ｃの１８１）を除去する。
ストリップ工程により前記第１フォトレジストパターン（図８Ｃ及び図９Ｃの１８１）が除去されることで、基板１１０においてはトレンチｔｃｈの内側表面に対してのみ触媒層１８５が設けられ、それ以外の基板の表面は触媒層１８５が設けられず露出状態となる。
次に、図７Ｂ、８Ｅ及び９Ｅに示すように、トレンチｔｃｈの内側表面にのみ触媒層（図８Ｄ及び図９Ｄの１８５）が設けられた基板１１０を、低抵抗特性の金属物質、例えばアルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、銅（Ｃｕ）、銅合金成分のイオンが溶けているメッキ溶液を入れた水槽１９５に入れ、無電解メッキを行う。
このような無電解メッキ工程により、基板１１０において触媒層（図８Ｄ及び９Ｄの１１２）が設けられたトレンチｔｃｈの内側にのみ金属イオンが選択的に蒸着する。触媒層（図８Ｄ及び９Ｄの１１２）のない基板１１０の表面には、金属イオンが蒸着しない。
したがって、無電解メッキ工程が完了すると、基板のトレンチｔｃｈが設けられた部分に対してのみ、トレンチｔｃｈを埋め、かつ、基板１１０の表面の高さと一致する表面を有するゲート配線１１３と、それに接続するゲート電極１１７及びデータパターン１１５が設けられる。
次に、図７Ｂ、８Ｆ及び９Ｆに示すように、ゲート配線１１３とゲート電極１１７とデータパターン１１５が設けられた基板１１０の上部全面に無機絶縁物質、例えば酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮｘ）を蒸着し、ゲート絶縁膜１２０を設ける。
ゲート絶縁膜１２０はその下部にゲート配線１１３、ゲート電極１１７及びデータパターン１１５が設けられているが、かかる構成要素は全て基板１１０に設けられたトレンチｔｃｈを埋めながら設けられるため、基板１１０の表面と高さが一致する表面を有する。したがってゲート絶縁膜１２０は、段差が形成されず平らな表面を有することを特徴とする。
次に、図７Ｃ、８Ｇ及び９Ｇに示すように、平らな表面を有するゲート絶縁膜１２０上に、純粋な非晶質シリコン層（不図示）と不純物非晶質シリコン層（不図示）を連続装着した後、マスク工程を行い、パターニングすることにより、各スイッチング領域ＴｒＡにゲート電極１１７に対応してアイランド状の純粋な非晶質シリコンのアクティブ層１２５ａとその上部に同じ平面形態を有する不純物非晶質シリコンパターン１２４を設ける。
続いて、図７Ｄ、図８Ｈ及び図９Ｈに示すように、不純物非晶質シリコンパターン１２４とアクティブ層１２５ａが設けられた基板１１０に対してマスク工程を行い、データパターン１１５の端部に対応するゲート絶縁膜１２０を除去することにより、各データパターン１１５の両端部をそれぞれ露出する第１コンタクトホールＣｈ１を設ける。
次に、図７Ｅ、８Ｉ及び９Ｉに示すように、第１コンタクトホールＣｈ１が備えられたゲート絶縁膜１２０と前記不純物非晶質パターンが設けられた基板１１０の上部全面に、低抵抗特性の金属物質、例えばアルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、銅（Ｃｕ）、銅合金、モリブデン（Ｍｏ）、モリブデン合金（ＭｏＴｉ）のうち、いずれかの一つまたは二つ以上を蒸着し、単層または二層構造を有する第２金属層（不図示）を設ける。
そして、前記第２金属層（不図示）に対してマスク工程を行い、パターニングすることにより、第１コンタクトホールＣｈ１を介して、各ゲート配線１１３を挟んで離間する二つのデータパターン１１５と同時に接触するデータ接続部１３１と、データ接続部１３１から前記各スイッチング領域ＴｒＡに分岐し、前記不純物非晶質シリコンパターン（図８Ｈの１２４）の上部まで伸延するソース電極１３３と、前記不純物非晶質シリコンパターン（図８Ｈの１２４）の上部でソース電極１３３と離間し、画素領域Ｐの内側にその一端が位置するドレイン電極１３６を設ける。
データパターン１１５とデータ接続部１３１は、表示領域の全面で接続し、データ配線１３０を構成する。
次に、データ接続部１３１とソース及びドレイン電極１３３、１３６が設けられた基板１１０において、互いに離間するソース電極１３３とドレイン電極１３６の間から露出された前記非晶質シリコンパターン（図８ｈの１２４）を除去し、アクティブ層１２５ａの中央部が露出されるようにすることで、アクティブ層１２５ａ上で互いに離間するオーミックコンタクト層１２５ｂを設ける。
アクティブ層１２５ａと、互いに離間するオーミックコンタクト層１２５ｂは、半導体層１２５を構成し、スイッチング領域ＴｒＡに順次積層されたゲート電極１１７、ゲート絶縁膜１２０、半導体層１２５、そして互いに離間するソース及びドレイン電極１３３、１３６は、スイッチング素子である薄膜トランジスタＴｒを構成する。
次に、図７Ｆ、８Ｊ及び９Ｊに示すように、ソース及びドレイン電極１３３、１３６上に、基板１１０の全面に無機絶縁物質、例えば酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮｘ）を蒸着して第１保護層１４０を設け、連続して第１保護層１４０上に有機絶縁物質、例えばフォトアクリルを塗布し、基板１１０の表示領域の全面に第２保護層１４５を設ける。
その後、第２及び第１保護層１４５、１４０に対してマスク工程を行い、パターニングすることにより、各ドレイン電極１３６を露出するドレインコンタクトホール１４８を設ける。
図面においては、保護層１４５、１４０が第１及び第２保護層１４０、１４５の二層構造となっていることを一例として示しているが、前記無機絶縁物質または有機絶縁物質のうち、いずれかの一方だけ蒸着または塗布し、単層構造の保護層を設けても良い。
一方、本発明の第１実施例にかかる液晶表示装置用のアレイ基板１０１においては、無機絶縁物質からなる第１保護層１４０上に有機絶縁物質からなる第２保護層１４５が設けられる。第２保護層１４５は、有機絶縁物質からなる絶縁層の特性上、平らな表面を有する。
次に、図７Ｇ、８Ｋ及び９Ｋに示すように、第２保護層１４５が設けられた基板１１０の上部全面に、透明な導電性物質、例えばインジウム・チン・オキサイド（ＩＴＯ）またはインジウム・ジンク・オキサイド（ＩＺＯ）を蒸着し、パターニングすることにより、各画素領域Ｐに、ドレインコンタクトホール１４８を介してドレイン電極１３６と接触する画素電極１５０を設け、本発明の第１実施例にかかる液晶表示装置用のアレイ基板１０１を完成する。
このように完成したアレイ基板１０１は、ツイステッドネマチックモードで駆動する液晶表示装置用のアレイ基板１０１となるが、前記画素電極を複数のバー形状となるように設けると同時に前記画素電極と離間して交互に配列されるバー形状の共通電極を設けることで、横電界型液晶表示装置用のアレイ基板を構成することもできる。
かかる横電界モードの液晶表示装置用のアレイ基板の場合は、ゲート配線１１３を設ける段階でゲート配線１１３と平行して離間する共通配線を更に設け、保護層１４０、１４５にドレインコンタクトホール１４８を設ける段階で前記共通配線を露出する共通コンタクトホールを設け、そして、画素電極１５０を設ける段階で前記共通コンタクトホールを介して前記共通配線と接触する形で共通電極を設けることにより、完成することができる。
また、フリンジフィールドモードで駆動する液晶表示装置用のアレイ基板となるようにする場合は、画素電極１５０を設けた後、画素電極１５０上に絶縁層を更に設け、前記絶縁層が設けられた表示領域の上部全面に、各画素領域Ｐに設けられた画素電極と対応するバー形状の複数の開口部を備えた共通電極を設けることにより、完成することができる。
＜第２実施例にかかる液晶表示装置用のアレイ基板の製造方法＞
本発明の第２実施例にかかる液晶表示装置用のアレイ基板の製造方法は、第１実施例に比べ、基板自体にトレンチを設けず基板上にバッファー層を設けた後、前記バッファー層にトレンチを設けた点だけが異なり、以後の段階は第１実施例にかかる液晶表示装置用のアレイ基板の製造方法と同様に行われるため、トレンチを設ける方法を中心に説明する。
図１０Ａないし１０Ｅは、本発明の第２実施例にかかる液晶表示装置用のアレイ基板における一つの画素領域の製造段階を示す工程断面図である。
図１０Ａに示すように、透明な絶縁基板、例えばガラス材質またはプラスチック材質のベース基板１１０の上部全面に、無機絶縁物質、例えば酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮｘ）を蒸着したり、または有機絶縁物質、例えばフォトアクリル、ポリイミド、ポリスチレンのうち、いずれかの一つを塗布してバッファー層１１２を設ける。
バッファー層１１２は、以後に設けられるゲート配線１１３、ゲート電極１１７及びデータパターン１１５と同じ厚さ、或いはそれ以上の厚さを有するように設けるのが望ましい。
次に、バッファー層１１２上にフォトレジストを塗布してフォトレジスト層（不図示）を設けた後、マスク工程を行ってパターニングし、以後にゲート配線（不図示）、ゲート電極（図１０Ｅの１１７）及びデータパターン（図１０Ｅの１１５）が設けられる部分に対してはバッファー層１１２が露出されるようにし、それ以外の領域に対しては前記フォトレジスト層（不図示）からなる第１フォトレジストパターン１８１が設けられるようにする。
次に、図１０Ｂに示すように、第１フォトレジストパターン１８１の外側に露出されたバッファー層１１２を完全に除去し、基板１１０の表面が露出された状態のトレンチｔｃｈを設けても良く、または適度な深さ（０．５ないし５μｍ）となるように除去することにより、０．５ないし５μｍの深さを有するトレンチｔｃｈを設けても良い。
図面においては、基板１１０の表面が露出された状態のトレンチｔｃｈが設けられたことを一例として示す。
次に、図１０Ｃに示すように、バッファー層１１２にトレンチｔｃｈが設けられた基板１１０の全面を、以後に行われるメッキ工程で触媒として働く、例えばＰｄ系列のＰｄ−ＳｎコロイドまたはＰｄ２＋イオンに露出することで、第１フォトレジストパターン１８１とトレンチｔｃｈの内側表面に触媒層１８５が設けられるようにする。
続いて、図１０Ｄに示すように、触媒層１８５が前記第１フォトレジストパターン（図１０Ｃの８１）とトレンチｔｃｈの内側の両方に設けられた基板１１０に対してストリップ工程を行い、前記第１フォトレジストパターン（図１０Ｃの１８１）を除去することにより、バッファー層１１２を露出する。
ストリップ工程により前記第１フォトレジストパターン（図１０Ｃの１８１）が除去されることで、基板１１０においてはトレンチｔｃｈの内側表面に対してのみ触媒層１８５が設けられ、それ以外のバッファー層の表面は触媒層１８５が設けられず露出状態となる。
次に、図１０Ｅに示すように、トレンチｔｃｈの内側表面にのみ触媒層（図１０Ｄの１８５）が設けられた基板１１０を、低抵抗特性の金属物質、例えばアルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、銅（Ｃｕ）、銅合金成分のイオンが溶けているメッキ溶液を入れた水槽１９５に入れ、無電解メッキを行う。
このような無電解メッキ工程により、基板１１０において触媒層（図１０Ｄの１８５）が設けられたトレンチｔｃｈの内側にのみ金属イオンが選択的に蒸着する。触媒層（図１０Ｄの１８５）のないバッファー層１１２の表面には、金属イオンが蒸着しない。
したがって、無電解メッキ工程が完了すると、バッファー層１１２のトレンチｔｃｈが設けられた部分に対してのみ、トレンチｔｃｈを埋め、かつ、バッファー層１１２の表面の高さと一致する表面を有するゲート配線（不図示）と、それに接続するゲート電極１１７及びデータパターン１１５が設けられる。
以後の段階は、前述した第１実施例にかかる液晶表示装置用のアレイ基板の製造方法と同様であるため、その説明を省略する。
なお、本発明は前述した実施例及び変形例に限定されず、その精神と領域を逸脱しない範囲内で、種々に変更し、実施することができる。
１０１…液晶表示装置用のアレイ基板、１１３…ゲート配線、１１５…データパターン、１１７…ゲート電極、１２５…半導体層、１３０…データ配線、１３１…データ接続部、１３３…ソース電極、１３６…ドレイン電極、１４３…ドレインコンタクトホール、１５０…画素電極、ｃｈ１…第１コンタクトホール、Ｐ…画素領域、ｔｃｈ…トレンチ、Ｔｒ…薄膜トランジスタ

Claims (18)

  1. 画素領域が定義された透明な絶縁基板と、
    前記絶縁基板の表面がエッチングされて設けられた第１深さを有するトレンチと、
    前記トレンチを埋め、かつ、前記基板上に設けられ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線の間に設けられたデータパターンと、
    前記ゲート配線と前記ゲート電極及び前記データパターンが設けられた前記基板の上部全面に平らな表面を有して設けられ、前記各データパターンの両端部を露出するコンタクトホールが備えられたゲート絶縁膜と、
    前記ゲート絶縁膜上に、前記ゲート電極に対応して設けられた半導体層と、
    前記ゲート絶縁膜上に、前記コンタクトホールを介して互いに隣り合う前記データパターンと同時に接触しながら設けられたデータ接続部と、
    前記データ接続部に接続したソース電極及び前記ソース電極と離間するドレイン電極と、
    前記ドレイン電極と接続し、前記画素領域毎に設けられた画素電極と、を含むアレイ基板。
  2. 前記ソース電極及び前記ドレイン電極上に設けられ、前記ドレイン電極を露出するドレインコンタクトホールが備えられた保護層を含み、
    前記画素電極は前記保護層上に設けられ、前記ドレインコンタクトホールを介して前記ドレイン電極と接続し、
    前記ソース電極は、前記データ接続部から分岐し、前記半導体層の上部に伸延する、ことを特徴とする請求項１に記載のアレイ基板。
  3. 前記第１深さは０．５μｍないし５μｍであり、前記トレンチを埋めながら設けられる前記ゲート配線、前記ゲート電極及び前記データパターンの厚さは、前記第１深さと同一である、ことを特徴とする請求項１に記載のアレイ基板。
  4. 画素領域が定義された透明な絶縁基板と、
    前記絶縁基板の全面に設けられ、その表面がエッチングされて第１深さを有するトレンチが設けられたバッファー層と、
    前記バッファー層に設けられた前記トレンチを埋めならが設けられ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線の間に設けられたデータパターンと、
    前記ゲート配線、前記ゲート電極及び前記データパターンが設けられた前記基板の上部全面に平らな表面を有して設けられ、前記各データパターンの両端部を露出するコンタクトホールが備えられたゲート絶縁膜と、
    前記ゲート絶縁膜上に、前記ゲート電極に対応して設けられた半導体層と、
    前記ゲート絶縁膜上に、前記コンタクトホールを介して互いに隣り合う前記データパターンと同時に接触しながら設けられたデータ接続部と、
    前記データ接続部に接続したソース電極及び前記ソース電極と離間するドレイン電極と、
    前記ドレイン電極と接続し、前記画素領域毎に設けられた画素電極と、を含むアレイ基板。
  5. 前記ソース電極及び前記ドレイン電極上に設けられ、前記ドレイン電極を露出するドレインコンタクトホールが備えられた保護層を含み、
    前記画素電極は前記保護層上に設けられ、前記ドレインコンタクトホールを介して前記ドレイン電極と接続し、
    前記ソース電極は、前記データ接続部から分岐し、前記半導体層の上部に伸延する、ことを特徴とする請求項４に記載のアレイ基板。
  6. 前記第１深さは０．５μｍないし５μｍであり、前記トレンチを埋めながら設けられる前記ゲート配線、前記ゲート電極及び前記データパターンの厚さは、前記第１深さと同一である、ことを特徴とする請求項４に記載のアレイ基板。
  7. 前記第１深さは、前記バッファーの厚さと同一である、ことを特徴とする請求項４に記載のアレイ基板。
  8. 画素領域が定義された透明な絶縁基板の表面をエッチングし、第１深さを有するトレンチを設ける段階と、
    前記トレンチを埋め、かつ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線と交差する第２方向に前記ゲート配線と離間してデータパターンを設ける段階と、
    前記ゲート配線、前記ゲート電極及び前記データパターンが設けられた前記基板の上部全面に、平らな表面を有するゲート絶縁膜を設ける段階と、
    前記ゲート絶縁膜上に、前記ゲート電極に対応して半導体層を設ける段階と、
    前記ゲート絶縁膜をパターニングすることにより、前記データパターンの両端部をそれぞれ露出するコンタクトホールを設ける段階と、
    前記ゲート絶縁膜上に、前記コンタクトホールを介して互いに隣り合う前記データパターンと同時に接触することにより、前記データパターンと共にデータ配線を構成するデータ接続部を設け、前記データ接続部に接続したソース電極及び前記ソース電極と離間するドレイン電極を設ける段階と、
    前記ドレイン電極と接続する前記画素電極を前記画素領域毎に設ける段階と、を含むアレイ基板の製造方法。
  9. 前記データ接続部を設ける段階後に、前記ソース電極及び前記ドレイン電極上に設けられ、前記ドレイン電極を露出するドレインコンタクトホールが備えられた保護層を設ける段階を含み、
    前記画素電極は前記保護層上に設けられ、前記ドレインコンタクトホールを介して前記ドレイン電極と接続し、
    前記ソース電極は前記データ接続部から分岐し、前記半導体層の上部に伸延する、ことを特徴とする請求項８に記載のアレイ基板の製造方法。
  10. 前記画素領域が定義された透明な絶縁基板の表面をエッチングし、第１深さを有するトレンチを設けた後、前記トレンチを埋め、かつ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線と交差する第２方向に前記ゲート配線と離間してデータパターンを設ける段階は、
    前記絶縁基板の上部全面にフォトレジストを設けた後、パターニングして前記トレンチが設けられる部分を露出するフォトレジストパターンを設ける段階と、
    前記フォトレジストパターンが設けられた前記基板の上部全面に触媒層を設ける段階と、
    前記フォトレジストパターンとその上部に位置する触媒層を除去することにより、前記トレンチの内側にのみ前記触媒層が残るようにする段階と、
    前記トレンチの内側にのみ触媒層が設けられた基板を、金属イオンが溶けているメッキ溶液に入れ、無電解メッキを行うことにより、前記トレンチに対応して金属イオンが蒸着するようにする段階とを含む、請求項８に記載のアレイ基板の製造方法。
  11. 前記第１深さは０．５μｍないし５μｍである、ことを特徴とする請求項８に記載のアレイ基板の製造方法。
  12. 前記触媒層は、前記基板をＰｄ−ＳｎコロイドまたはＰｄ２＋イオンに露出することにより設けられる、ことを特徴とする請求項１０に記載のアレイ基板の製造方法。
  13. 画素領域が定義された透明な絶縁基板上にバッファー層を設ける段階と、
    前記バッファー層の表面をエッチングし、第１深さを有するトレンチを設ける段階と、
    前記トレンチを埋め、かつ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線と交差する第２方向に前記ゲート配線と離間してデータパターンを設ける段階と、
    前記ゲート配線、前記ゲート電極及び前記データパターンが設けられた前記基板の上部全面に、平らな表面を有するゲート絶縁膜を設ける段階と、
    前記ゲート絶縁膜上に、前記ゲート電極に対応して半導体層を設ける段階と、
    前記ゲート絶縁膜をパターニングすることにより、前記データパターンの両端部をそれぞれ露出するコンタクトホールを設ける段階と、
    前記ゲート絶縁膜上に、前記コンタクトホールを介して互いに隣り合う前記データパターンと同時に接触することにより、前記データパターンと共にデータ配線を構成するデータ接続部を設け、前記データ接続部に接続したソース電極及び前記ソース電極と離間するドレイン電極を設ける段階と、
    前記ドレイン電極と接続する前記画素電極を前記画素領域毎に設ける段階と、を含むアレイ基板の製造方法。
  14. 前記データ接続部を設ける段階後に、前記ソース電極及び前記ドレイン電極上に設けられ、前記ドレイン電極を露出するドレインコンタクトホールが備えられた保護層を設ける段階を含み、
    前記画素電極は前記保護層上に設けられ、前記ドレインコンタクトホールを介して前記ドレイン電極と接続し、
    前記ソース電極は前記データ接続部から分岐し、前記半導体層の上部に伸延する、ことを特徴とする請求項１３に記載のアレイ基板の製造方法。
  15. 前記バッファー層をエッチングし、第１深さを有するトレンチを設けた後、前記トレンチを埋め、かつ、第１方向に伸延するゲート配線と、前記ゲート配線に接続したゲート電極と、前記ゲート配線と交差する第２方向に前記ゲート配線と離間してデータパターンを設ける段階は、
    前記絶縁基板上の全面にバッファー層を設ける段階と、
    前記バッファー層上に、前記基板の全面にフォトレジストを設けた後、パターニングして前記トレンチが設けられる部分を露出するフォトレジストパターンを設ける段階と、
    前記フォトレジストパターンが設けられた前記基板の上部全面に、触媒層を設ける段階と、
    前記フォトレジストパターンとその上部に位置する触媒層を除去することにより、前記トレンチの内側にのみ前記触媒層が残るようにする段階と、
    前記トレンチの内側にのみ触媒層が設けられた基板を、金属イオンが溶けているメッキ溶液に入れ、無電解メッキを行うことにより、前記トレンチに対応して金属イオンが蒸着するようにする段階とを含む、請求項１３に記載のアレイ基板の製造方法。
  16. 前記第１深さは、前記バッファーの厚さと同一であることを特徴とする請求項１３に記載のアレイ基板の製造方法。
  17. 前記第１深さは０．５μｍないし５μｍである、ことを特徴とする請求項１３に記載のアレイ基板の製造方法。
  18. 前記触媒層は、前記基板をＰｄ−ＳｎコロイドまたはＰｄ２＋イオンに露出することにより設けられる、ことを特徴とする請求項１５に記載のアレイ基板の製造方法。
JP2013267062A 2013-06-28 2013-12-25 液晶表示装置用のアレイ基板及びその製造方法 Active JP5706510B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130075901A KR102081599B1 (ko) 2013-06-28 2013-06-28 액정표시장치용 어레이 기판 및 그 제조방법
KR10-2013-0075901 2013-06-28

Publications (2)

Publication Number Publication Date
JP2015011341A true JP2015011341A (ja) 2015-01-19
JP5706510B2 JP5706510B2 (ja) 2015-04-22

Family

ID=49679426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013267062A Active JP5706510B2 (ja) 2013-06-28 2013-12-25 液晶表示装置用のアレイ基板及びその製造方法

Country Status (5)

Country Link
US (1) US9064752B2 (ja)
EP (1) EP2818917B1 (ja)
JP (1) JP5706510B2 (ja)
KR (1) KR102081599B1 (ja)
CN (1) CN104252075B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016050987A (ja) * 2014-08-29 2016-04-11 株式会社ジャパンディスプレイ 液晶表示装置
CN104362152B (zh) * 2014-09-16 2017-08-01 京东方科技集团股份有限公司 一种阵列基板的制备方法
US9599865B2 (en) 2015-01-21 2017-03-21 Apple Inc. Low-flicker liquid crystal display
CN105047568B (zh) * 2015-09-07 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板
CN105319792B (zh) * 2015-11-16 2019-01-04 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
KR102473101B1 (ko) * 2016-04-04 2022-12-01 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102598970B1 (ko) * 2016-07-29 2023-11-06 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
CN106646032A (zh) * 2016-11-25 2017-05-10 天津津航计算技术研究所 用于温度实验的阻抗自动补偿模块
KR102601827B1 (ko) * 2017-12-29 2023-11-14 엘지디스플레이 주식회사 유기발광표시 장치
CN111129032A (zh) * 2019-12-19 2020-05-08 武汉华星光电技术有限公司 一种阵列基板及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01101519A (ja) * 1987-10-14 1989-04-19 Seiko Epson Corp アクティブマトリクス基板の製造方法
JPH08179379A (ja) * 1994-12-27 1996-07-12 Citizen Watch Co Ltd 液晶表示装置およびその製造方法
JPH1195256A (ja) * 1997-09-25 1999-04-09 Sharp Corp アクティブマトリクス基板
JP2001051303A (ja) * 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2005013984A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、液晶表示装置、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器
JP2007199350A (ja) * 2006-01-26 2007-08-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2009124152A (ja) * 2007-11-14 2009-06-04 Samsung Electronics Co Ltd アレイ基板及びこれの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0820643B2 (ja) * 1989-08-29 1996-03-04 シャープ株式会社 アクティブマトリクス表示装置
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
JP2006330418A (ja) * 2005-05-27 2006-12-07 Seiko Epson Corp 画素電極とその形成方法、電気光学装置、及び電子機器
KR101265675B1 (ko) * 2006-10-30 2013-05-22 엘지디스플레이 주식회사 고개구율 액정표시장치 및 그 제조방법
CN100514168C (zh) * 2007-04-05 2009-07-15 友达光电股份有限公司 像素结构及其制造方法
KR100847985B1 (ko) * 2007-06-25 2008-07-22 삼성전자주식회사 금속 배선 형성방법
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US20090236627A1 (en) * 2008-03-19 2009-09-24 Jang-Sub Kim Method of forming metal wiring
KR101533098B1 (ko) * 2008-06-04 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN101488479B (zh) * 2009-02-13 2012-08-15 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
CN102033370B (zh) * 2009-09-25 2014-05-28 北京京东方光电科技有限公司 液晶显示基板及其制造方法
US8581257B2 (en) * 2010-04-07 2013-11-12 Sharp Kabushiki Kaisha Circuit board and display device
KR101361925B1 (ko) * 2010-07-07 2014-02-21 엘지디스플레이 주식회사 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법
KR101344026B1 (ko) * 2011-08-25 2013-12-24 한국항공대학교산학협력단 플렉시블 박막트랜지스터 어레이 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01101519A (ja) * 1987-10-14 1989-04-19 Seiko Epson Corp アクティブマトリクス基板の製造方法
JPH08179379A (ja) * 1994-12-27 1996-07-12 Citizen Watch Co Ltd 液晶表示装置およびその製造方法
JPH1195256A (ja) * 1997-09-25 1999-04-09 Sharp Corp アクティブマトリクス基板
JP2001051303A (ja) * 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2005013984A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、液晶表示装置、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器
JP2007199350A (ja) * 2006-01-26 2007-08-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2009124152A (ja) * 2007-11-14 2009-06-04 Samsung Electronics Co Ltd アレイ基板及びこれの製造方法

Also Published As

Publication number Publication date
US20150001543A1 (en) 2015-01-01
KR102081599B1 (ko) 2020-02-26
EP2818917B1 (en) 2018-02-14
CN104252075B (zh) 2018-03-09
CN104252075A (zh) 2014-12-31
JP5706510B2 (ja) 2015-04-22
EP2818917A1 (en) 2014-12-31
US9064752B2 (en) 2015-06-23
KR20150002276A (ko) 2015-01-07

Similar Documents

Publication Publication Date Title
JP5706510B2 (ja) 液晶表示装置用のアレイ基板及びその製造方法
JP4772200B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR102059785B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판
CN104423107B (zh) 液晶显示装置及其制造方法
KR101771562B1 (ko) 액정 표시 장치 및 그 제조 방법
JP5351388B2 (ja) 表示装置
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
KR20120036116A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
WO2013104300A1 (zh) 阵列基板及包括该阵列基板的显示装置
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
WO2016021318A1 (ja) アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
KR20140095797A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9524989B2 (en) Array substrate and method of manufacturing the same, and liquid crystal display screen
KR101307961B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR20080002202A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20100021152A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR20090068758A (ko) 표시판 및 그 제조 방법
KR20130067592A (ko) 게이트 인 패널 구조 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20110105893A (ko) 더블 레이트 드라이브 타입 액정표시장치용 어레이 기판
KR20130067442A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20120130983A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20130067827A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR20090091250A (ko) 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150226

R150 Certificate of patent or registration of utility model

Ref document number: 5706510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250