KR100847985B1 - 금속 배선 형성방법 - Google Patents

금속 배선 형성방법 Download PDF

Info

Publication number
KR100847985B1
KR100847985B1 KR1020070062182A KR20070062182A KR100847985B1 KR 100847985 B1 KR100847985 B1 KR 100847985B1 KR 1020070062182 A KR1020070062182 A KR 1020070062182A KR 20070062182 A KR20070062182 A KR 20070062182A KR 100847985 B1 KR100847985 B1 KR 100847985B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
metal
forming
mask pattern
Prior art date
Application number
KR1020070062182A
Other languages
English (en)
Inventor
송기용
조성헌
문준혁
정창오
닝홍롱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070062182A priority Critical patent/KR100847985B1/ko
Priority to US12/021,698 priority patent/US20080314628A1/en
Priority to EP08154375A priority patent/EP2012350A2/en
Priority to JP2008147626A priority patent/JP2009004774A/ja
Application granted granted Critical
Publication of KR100847985B1 publication Critical patent/KR100847985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/42—Materials having a particular dielectric constant
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0565—Resist used only for applying catalyst, not for plating itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 진공 막 형성 장치 대신 습식 도금 기술을 이용하여 공정을 간소화하고 원가를 절감할 수 있을 뿐 아니라, 기판 또는 기판 상부의 유전체층에 함입되는 형태의 금속 배선을 제공함으로써 전극 두께의 조절에 따른 저저항 금속 배선을 수득할 수 있다. 또한, 본 발명의 금속 배선 형성방법에 의해 제조된 금속 배선 구조를 박막 트랜지스터-액정 디스플레이 적용할 경우, 전체 패널의 균일도를 얻을 수 있다.
무전해, 도금, 금속 배선, 저저항, 균일도

Description

금속 배선 형성방법{Method of Preparing Metal Line}
도 1은 종래 기술에 따른 TFT-LCD 전극의 단면 개략도이고,
도 2는 본 발명의 일구현예에 의한 금속 배선의 형성방법을 설명하는 공정흐름도이고,
도 3은 본 발명의 일구현예에 의한 금속 배선 구조의 단면 개략도이며,
도 4는 본 발명의 일구현예에 의한 TFT-LCD 전극의 단면 개략도이다.
*도면의 주요 부분에 대한 부호의 설명*
30: 기판 31: 유전체층
32: 시드층 33: 금속층
본 발명은 금속 배선 형성방법, 금속 배선 구조 및 이를 이용한 박막 트랜지 스터-액정 디스플레이에 관한 것으로, 더욱 상세하게는 진공 막 형성 장치 대신 습식 도금 기술을 이용하여 공정을 간소화하고 원가를 절감할 수 있을 뿐 아니라 기판 또는 기판 상부의 유전체층에 함입되는 형태의 금속 배선을 제공하여 그 두께의 조절에 따른 저저항 금속 배선을 수득할 수 있으며, 이를 적용한 박막 트랜지스터-액정 디스플레이에서 전체 패널의 균일도를 제공할 수 있는 금속 배선 형성방법, 금속 배선 구조 및 이를 이용한 박막 트랜지스터-액정 디스플레이에 관한 것이다.
전자 장치가 점점 소형화되고 고집적화됨에 따라 배선 폭은 좁아지게 되고, 금속 배선에서의 저항 증가 및 신호 지연에 따른 표시 품질 저하가 큰 문제로 대두되게 되었는바, 특히 고화질, 대면적 TFT-LCD 개발에 있어서 상기 문제는 절대적 장애요인이 되고 있다.
통상 액정표시장치(LCD)로 대표되는 평판 표시장치에서는 한 쌍의 기판 사이에 액정 등의 표시 재료를 협지시키고 이 표시재료에 전압을 인가하는 구동 방식이 채용된다. 이 경우 적어도 한 쪽의 기판에는 도전 재료로 된 전기배선이 배열되어 있다.
예컨대 액티브 매트릭스 구동형 LCD의 경우, 표시재료를 협지하는 한 쌍의 기판의 한쪽 기판(액티브 매트릭스 기판)상에 게이트 전극과 데이터 전극이 매트릭스상으로 배치되고 또 이들의 교차부에는 박막 트랜지스터(TFT)와 화소 전극이 배치되어 있다. 통상 이 게이트 전극과 데이터 전극은 탄탈륨(Ta), 알루미늄(Al), 몰리브덴(Mo) 등의 금속 재료로 구성되며 스퍼터링법과 같은 건식 막 형성법에 의해 막으로 형성된다.
상기 전기 배선 구조에서는 디스플레이의 대면적화, 즉 막 형성 면적의 대면적화에 따라 진공 막 형성 장치 및 에칭 장치의 대형화가 필요하게 되고, 이는 생산 비용의 증대를 초래하게 된다. 따라서, 진공 막 형성 장치를 필요로 하지 않고 저가로 막을 형성할 수 있는 습식 도금 기술에 의한 전기 배선 제조 기술의 확립이 요망되고 있다.
또한, 디스플레이의 면적을 증가시키고 해상력을 향상시키려 하는 경우, 배선 저항과 기생 용량의 증가에 기인한 구동 신호의 지연이 큰 문제가 된다. 따라서, 구동 신호 지연 문제를 해결하기 위하여, 전기 저항이 더 낮은 구리를 배선재료로 사용하는 것 외에도 전극의 두께를 증가시켜 전기저항을 줄이려는 노력이 시도되고 있다.
본 발명은 상술한 기술적 요구에 부응하기 위한 것으로, 본 발명의 하나의 목적은 저가의 공정이 가능하며, 낮은 전기저항을 제공할 수 있는 금속 배선의 형성방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 방법에 따라 제조된 금속 배선 구조를 제공하는 것이다.
본 발명의 또 다른 목적은 본 발명의 금속 배선 구조를 포함하여 전극의 두께를 증가시켜도 전체 패널에서의 액정의 균일도가 저하되는 것을 방지하는 박막 트랜지스터-액정 디스플레이(TFT-LCD)를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 구현예에 따른 하나의 양상은 (a) 기판 상부에 유전체층을 증착하는 단계; (b) 상기 유전체층 상부에 금속 배선의 잠재적 마스크 패턴을 형성하는 단계; (c) 상기 잠재적 마스크 패턴에 의해 노출된 유전체층을 에칭하는 단계; (d) 상기 기판을 활성화 처리하여 표면에 시드층을 형성하는 단계; (e) 상기 잠재적 마스크 패턴 및 그의 상부를 리프트오프하여 제거하는 단계; 및 (f) 상기 패턴 형성된 시드층 상부에 금속층을 도금하는 단계를 포함하는 금속 배선 형성방법에 관한 것이다.
상술한 목적을 달성하기 위한 본 발명의 구현예에 따른 다른 양상은 (a) 유전성 기판 상부에 금속 배선의 잠재적 마스크 패턴을 형성하는 단계; (b) 상기 잠재적 마스크 패턴에 의해 노출된 기판을 에칭하는 단계; (c) 상기 기판을 활성화 처리하여 표면에 시드층을 형성하는 단계; (d) 상기 잠재적 마스크 패턴 및 그의 상부를 리프트오프하여 제거하는 단계; 및 (e) 상기 패턴 형성된 시드층 상부에 금속층을 도금하는 단계를 포함하는 금속 배선 형성방법에 관한 것이다.
상술한 목적을 달성하기 위한 본 발명의 구현예에 따른 또 다른 양상은 기판 또는 기판 상부의 유전체층에 함입된 형태의 금속 배선 구조 및 이를 포함하는 박막 트랜지스터-액정 디스플레이에 관한 것이다.
이하에서 첨부 도면을 참고하여 본 발명에 대해서 상세하게 설명한다.
본 발명의 금속 배선 형성방법은 (a) 기판 상부에 유전체층을 증착하는 단 계; (b) 상기 유전체층 상부에 금속 배선의 잠재적 마스크 패턴을 형성하는 단계; (c) 상기 잠재적 마스크 패턴에 의해 노출된 유전체층을 에칭하는 단계; (d) 상기 기판을 활성화 처리하여 표면에 시드층을 형성하는 단계; (e) 상기 잠재적 마스크 패턴 및 그의 상부를 리프트오프하여 제거하는 단계; 및 (f) 상기 패턴 형성된 시드층 상부에 금속층을 도금하는 단계를 포함하는 것을 특징으로 한다.
도 2는 본 발명의 일구현예에 따른 금속 배선 형성방법의 공정흐름도이다. 도 2를 참고하면, 본 발명의 방법에 의해서 금속 배선을 형성하는 경우에는 먼저 기판(30) 위에 유전체층(31)을 증착하고, 상기 유전체층 상부에 금속 배선의 잠재적 마스크 패턴을 형성한다. 이어서 잠재적 마스크 패턴이 형성되지 아니하여 유전체층이 노출된 부분을 에칭하여 요홈을 형성한다. 그런 뒤, 상기 기판을 팔라듐 등의 금속 촉매를 사용하여 활성화 처리하여 표면에 시드층(seed layer)(32)을 적층함으로써 금속 촉매핵을 형성한다. 이어서 상기 잠재적 마스크 패턴 및 그의 상부를 리프트오프 공정을 수행하여 제거함으로써 원하는 금속 배선 구조의 패턴을 형성한다. 끝으로 패턴 형성된 시드층(32) 상부에 금속층(33)을 형성함으로써 유전체층(31)에 함입된 형태의 금속 배선을 수득할 수 있다.
이하에서 도 2을 참고하여, 본 발명의 각 단계에 대하여 더욱 상세하게 설명하면 다음과 같다.
(a) 유전체층 형성 단계
먼저 기판(30)의 상부에 유전체층(31)을 증착한다. 본 발명에서 사용가능한 기판에는 특별한 제한은 없으나 플라스틱 기판 또는 유리 기판이 있으며, 바람직하게는 실리콘웨이퍼, 유리, ITO, 운모, 흑연, 황화 몰리브덴, 구리, 아연, 알루미늄, 스테인레스, 마그네슘, 철, 니켈, 금, 은 등의 금속, 폴리이미드, 폴리에스테르, 폴리카보네이트, 아크릴 수지 등의 플라스틱 기판 등을 사용할 수 있으나, 이들로 한정되는 것은 아니다.
상기 기판(30)의 상부에 유전체층(31)을 형성하는 방법은 통상적인 증착 방법을 사용하며, 특별히 제한되지 아니한다. 예를 들면, 펄스화, 바이어스화, 광역 물리적 기상 증착 방법, 화학적 기상 증착 방법 등이 있다.
상기 유전체층(31)을 구성하는 물질로는 유전체 물질이면 어느 것이든 사용 가능하며, 예를 들면, Al, Si, Ti, In, Sn, 또는 다른 금속 산화물, 질화물, 할로겐화물 또는 다른 유기 혹은 유무기 복합 유전체를 들 수 있으나, 이에 한정되지 아니한다.
(b) 금속 배선의 잠재적 마스크 패턴 형성 단계
본 발명에서 사용되는 잠재적 마스크 패턴 형성방법은 통상적인 방법을 사용하며, 특별히 제한되지 아니한다. 일례를 들어 설명하면, 상기 유전체층(31) 상부에 포토레지스트 조성물을 코팅한 뒤, 포토 마스크 등을 사용하여 UV 등에 선택적으로 노광한 후 현상하는 포토리소그래피(photolithography) 공정을 수행하여 패턴을 형성할 수 있다. 이때 사용가능한 포토레지스트 조성물, 노광 조건 등은 특별히 제한되지 않으나, 추후 리프트오프 공정을 수행하여 원하는 금속 배선 구조를 얻어야 하므로 상기 마스크 패턴은 원하는 금속 배선 구조의 패턴과 정반대로 패터닝한다.
(c) 유전체층 에칭 단계
유전체층(31)의 상부에 잠재적 패턴을 형성한 후에는, 상기 잠재적 패턴이 형성되지 아니하여 외부에 노출된 유전체층(31)을 에칭하여 요홈을 형성한다. 유전체층(31)의 요홈을 형성할 때, 하부 기판이 드러나도록 에칭을 할 수 있으며, 하부 기판이 드러나지 않도록 유전체층의 일부만 에칭할 수도 있다. 요홈의 깊이는 원하고자 하는 금속 배선의 두께에 따라 달라질 수 있으며, 그 깊이만큼 에칭함으로써 요홈을 형성한다.
이로써 형성된 요홈에 금속층을 도금하여 금속 배선을 최종적으로 형성하면, 종래 기술과 달리 기판의 상부에 돌출되어 있는 형태가 아니라 함입된 형태의 금속 배선을 수득할 수 있다.
상기 에칭방법으로는 습식 에칭 또는 건식 에칭방법 등 통상적인 방법을 사용하며, 특별히 제한되지 아니한다.
(d) 시드층 형성 단계
금속 배선을 형성하는 방법 중 습식 도금 방법에 해당하는 무전해 도금 방법은 기판 표면을 활성화한 후, 용액 내에서의 환원제와 산화제의 이온화 경향 차이를 이용하여 원하는 막을 도금하는 방법이다. 무전해 도금 방법은 외부 전원에 의 하지 않고 기판 전체에서 동일하게 이루어지기 때문에 제조비용이 저렴하고, 공정이 단순하여 생산성이 뛰어나다는 장점이 있다.
무전해 도금은 자가촉매 핵 형성 (autocatalytic nucleation) 및 성장에 의해 진행되고, 반응을 시작하기 위해 시드를 필요로 한다. 대부분의 금속은 그 자체가 촉매로 기능하지 못하기 때문에, 무전해 도금 이전에 활성화 처리를 행하여 금속 성장을 위한 금속핵을 형성할 필요가 있다.
에칭으로 요홈을 형성한 후에는 도금을 위한 금속핵 표면의 활성층을 형성하기 위하여 활성화 처리를 행한다. 활성화 처리 단계는 일반적으로 기판을 상온 정도의 온도에서 팔라듐과 같은 활성화 처리 금속이 함유된 콜로이드성 도금 촉매용액에 담지하여 수행한다. 이러한 활성화 처리를 진행함으로써 기판의 표면에 촉매 면으로 작용할 금속핵을 생성하여 무전해 도금 공정을 용이하게 한다.
활성화 처리 금속으로 사용되는 금속촉매로는 특별히 제한되지 않으나, 금, 은, 구리, 니켈, 주석, 철, 팔라듐, 백금에서 선택된 어느 하나를 사용할 수 있으며, 특히 팔라듐 금속 촉매를 포함하는 촉매용액은 염화 아연을 포함할 수 있다. 활성화 처리가 완료되면 잔류하는 도금촉매용액을 제거하기 위해서 탈이온수 등으로 수세할 수 있다.
이와 같이 활성화 처리를 행하면 금속 핵이 형성되고, 이러한 금속 핵은 후속하는 도금 공정에서 금속결정성장을 촉진하는 촉매의 역할을 한다.
(e) 리프트 오프 단계
도 2을 참조하면, 시드층(32)을 형성한 후 금속층(33)을 도금하기에 앞서 리프트오프(lift-off) 공정을 수행하여 원하는 금속 배선의 패턴을 미리 형성한 후 그 상부에만 선택적으로 금속층(33)을 도금한다. 구체적으로, 리프트오프 공정은 상기 마스크 패턴을 용해시키는 용액 또는 유기 용제(예를 들어, 아세톤)를 사용하여 상기 잠재적 마스크 패턴을 제거하는 공정으로, 이 단계에서 상기 잠재적 마스크 패턴 상부의 시드층(32)도 함께 제거된다. 따라서, 원하는 금속 배선 구조의 패턴과 반대로 패터닝된 잠재적 마스크 패턴이 제거됨으로써 결과적으로 원하는 금속 배선 구조의 패턴이 남게 된다.
(f) 금속층 형성 단계
끝으로 리프트 오프 공정에 의하여 원하는 금속 배선 구조의 패턴과 반대로 패터닝된 잠재적 마스크 패턴이 제거됨으로써 원하는 금속 배선 구조에 따른 패턴이 형성된 시드층(32) 상부에만 선택적으로 금속층(33)을 도금함으로써 금속 배선을 완성한다. 이러한 도금처리는 습식법으로 무전해 도금 방식에 의해 수행되거나 전해 도금 방식에 의해 수행될 수 있다.
도금 처리에 사용하는 도금 금속으로는, Cu, Ni, Ag, Au 및 이들의 금속합금을 금속 배선의 용도에 따라 적절히 선택하여 사용할 수 있다.　 고전도성 금속패턴을 수득하기 위해서는 바람직하게는 구리 금속 화합물 용액　또는 은 금속화합물 용액을 사용한다.
무전해도금 또는 전해도금은 종래의 공지된 방법에 따라 수행할 수 있는데, 구리 무전해 도금을 예로 들어 설명하면 다음과 같다. 구리 무전해 도금 방식을 사용할 경우, 1) 구리염, 2) 구리이온과 리간드를 형성하여 액상반응을 억제하는 착화제, 3) 구리이온을 환원시키는 환원제, 4) 상기 환원제가 산화되도록 적당한 pH를 유지시키는 pH 조절제, 필요에 따라서 선택적으로 5) pH　 완충제 및 6) 개량제 등을 포함하는 도금 용액에 기판을 일정 시간 침지하여 도금시킨다.
상기 1) 구리 염의 예는 구리의 염화물, 질산염, 황산염, 청산염 화합물을 포함할 수 있으나, 반드시 이들로 제한되는 것은 아니다.　　 바람직하게는 황산구리를 사용한다.
상기 2) 환원제의 구체적인 예는 NaBH4, KBH4, NaH2PO2, 히드라진, 포르말린 또는 포도당과 같은 다당류 화합물을 포함한다.　　 바람직하게는 포르말린 또는 포도당과 같은 다당류 화합물을 사용한다.
상기 3) 착화제의 구체적인 예는 암모니아 용액, 초산, 구아닌산, 주석산염, EDTA, 롯셀염 등의 킬레이트제 또는 유기 아민 화합물을 포함한다.　　 바람직하게는 EDTA 등의 킬레이트제를 사용한다.　　 상기 4) pH 조절제로는 산 혹은 염기 화합물을 사용하고, 5) pH 완충제로는 각종 유기산, 약산성의 무기화합물을 사용할 수 있다.　　 6) 개량제 화합물은 도금층의 코팅 특성 및 평탄화 특성을 개선시킬 수 있는 화합물로서, 그 구체적인 예는 일반적인 계면활성제, 결정성장에 방해되는 성분을 흡착할 수 있는 흡착성 물질 등을 포함한다.
구리금속 결정성장 방식으로 전해도금법을 사용할　경우, 1) 구리염, 2) 착화 제, 3) pH 조절제, 4) pH　완충제, 및 5) 개량제를 포함하는 도금용 조성물에 상기 하부 도전 배선막을 침지하여 형성할 수 있다.
본 발명에서는 금속층을 도금하여 금속 배선을 형성한 후에 수득된 금속 배선에 잔류하는 수분을 제거하고 금속층의 전기적 특성 및 접착력을 향상시키기 위하여 선택적으로 어닐링 단계를 거칠 수 있다. 어닐링 단계는 40 내지 400℃ 온도에서 질소 또는 아르곤 가스 또는 진공 분위기 하에서 15 내지 120분 동안 수행할 수 있다.
또한 선택적으로 금속층 형성 후에는 금속 배선을 보호하기 위하여 금속층 상부에 무전해 도금방법 등으로 보호층을 형성할 수 있다. 이러한 보호층은 니켈 또는 니켈 합금을 포함할 수 있다.
본 발명의 방법에서는 진공증착 방식에 비해 공정비가 훨씬 저렴한 습식 성막 공정인 도금기술에 의해 배선을 형성하며, 에칭공정 수가 줄어들어 전체적인 제조비용을 절감할 수 있다. 또한 습식 성막 기술은, 수용액 상에서 성막하기 때문에 성막온도가 100도 이하로 건식 성막에 비해 소비에너지가 적고, 기판이 대형화되는 경우에도 건식공정에 비해 설비 상의 제약이 적어 용이하게 대면적화가 가능하며, 기판 전면에 균일하게 일정한 막을 형성할 수 있다.
또한, 본 발명의 다른 구현예에 따른 금속 배선의 형성방법에서는 상기 기판의 상부에 유전체층을 증착하지 아니하고, 기판 자체가 유전체층의 역할을 할 수 있다. 즉, 본 발명의 다른 양상은 (a) 유전성 기판 상부에 금속 배선의 잠재적 마 스크 패턴을 형성하는 단계; (b) 상기 잠재적 마스크 패턴에 의해 노출된 기판을 에칭하는 단계; (c) 상기 기판을 활성화 처리하여 표면에 시드층을 형성하는 단계; (d) 상기 잠재적 마스크 패턴 및 그의 상부를 리프트오프하여 제거하는 단계; 및 (e) 상기 패턴 형성된 시드층 상부에 금속층을 도금하는 단계를 포함하는 것을 특징으로 한다.
상기 유전성 기판으로 사용되는 물질로는 유전체 물질이면 어느 것이든 사용 가능하며, 예를 들면, Al, Si, Ti, In, Sn, 또는 다른 금속 산화물, 질화물, 할로겐화물 또는 다른 유기 혹은 유무기 복합 유전체를 들 수 있으나, 이에 한정되지 아니한다. 상기 (b) 단계에서 기판을 에칭하는 방법으로는 상기 유전체층을 에칭하는 방법과 동일한 방법을 통하여 수행할 수 있으며, 요홈의 깊이는 원하고자 하는 배선의 두께에 따라 결정할 수 있다. 나머지 단계는 상기 유전체층을 포함하는 금속 배선의 형성방법과 동일하다.
본 발명의 금속 배선의 형성방법에서는 금속층의 밀착성을 향상시키기 위하여 리프트 오프 단계를 수행하기 전이나 수행한 후에 보조 금속막 형성 단계를 추가로 포함할 수 있다. 상기 보조 금속막 형성 단계를 수행하게 되면, 시드층 상부에 보조 금속막이 도금된다. 상기 보조 금속막에 사용가능한 물질로는 특별히 제한되지 않으나, 니켈, 주석, 코발트, 팔라듐, 백금, 금, 은, 아연 등이 있다.
리프트 오프 단계 이전에 보조 금속막을 형성하는 경우에는 리프트 오프 단계에서 금속층이 형성될 부분 이외의 부분은 시드층 등과 같이 함께 제거되며, 리 프트 오프 단계 이후에 보조 금속막을 형성하는 경우에는 시드층이 남아 있는 부분에 선택적으로 보조 금속막이 잘 형성되게 된다.
보조 금속막의 도금방법은 통상의 도금방법에 의하며, 예를 들어, 니켈막의 경우, 일반적으로 니켈 염화물을 포함하는 니켈 도금액을 사용한다. 도금 공정 이후 밀착성을 향상시키기 위해서 어닐링 처리 공정을 추가로 실시할 수 있다.
니켈막의 두께는 5nm 내지 100nm이 바람직하다. 균일도와 전기 전도도를 고려하여 최적 두께를 설정하는 것이 바람직하다.
본 발명의 다른 양상은 제조공정성이 우수하며, 전극의 두께를 조절하여 저저항을 수득할 수 있는 금속 배선 구조에 관한 것이다. 도 3은 본 발명의 일구현예에 의한 금속 배선 구조의 단면 개략도이다. 도 3을 참고하면, 본 발명의 금속 배선 구조는 기판 상부에 형성되는 종래의 일반적인 금속 배선 구조와 달리 기판 또는 기판 상부의 유전체층에 함입되는 형태의 금속 배선 구조를 포함하는 것을 특징으로 한다. 즉, 기판(30) 또는 기판 상부의 유전체층(31)에 형성된 요홈에 금속 촉매를 포함하는 시드층(32) 및 금속층(33)을 포함하는 것을 특징으로 한다.
본 발명에서 금속촉매를 포함하는 시드층(32)은 금, 은, 구리, 니켈, 주석, 철, 팔라듐 및 백금으로 이루어진 그룹에서 선택되는 1종을 포함할 수 있으나, 이에 한정되지 아니한다.
본 발명의 금속 배선 구조에서 상기 금속층(33)은 니켈, 구리, 은, 금 및 이들을 일 성분으로 하는 합금으로 구성된 그룹으로부터 선택되는 도전 물질을 포함 할 수 있는데, 반드시 이들로 제한되는 것은 아니다.
상기 금속 배선은 시드층(32) 및 금속층(33) 사이에 보조 금속막을 추가로 포함할 수 있으며, 금속층(33)을 보호하기 위해서 금속층(33) 위에 니켈 또는 니켈 합금 등의 재료로 구성되는 보호층을 추가로 포함하여 다층구조를 가질 수 있다.
본 발명의 또 다른 양상은 상기 함입된 형태의 금속 배선 구조를 이용한 박막 트랜지스터-액정 디스플레이(TFT-LCD)에 관계한다. 본 발명의 금속 배선 구조는 액정 디스플레이(LCD)， 필드 에미션 표시장치(FED), 전기영동 표시장치(EPD), 플라즈마 디스플레이 패널 (PDP)，전계발광 디스플레이 (ELD), 전기변색 표시장치(ECD)와 같은 각종 표시장치 및 액티브 매트릭스 기판을 이용한 플랫 패널형 이미지 센서, 세라믹 기판을 이용한 프린트 배선 기판 및 그 외 각종 분야에서 이용되는 금속 배선에 사용될 수 있다.
특히 액정 디스플레이에 사용하는 경우에 액정 디스플레이의 제조비용을 낮추면서도 대면적화할 수 있어 유리하며, 도 1에 도시된 바와 같은 종래의 TFT-LCD의 경우, 저항을 줄이기 위하여 전극의 두께를 증가시키면, 전극의 상부에서는 액정이 차지하는 높이가 줄어들게 되고, 전체 패널 내에서 박막 트랜지스터가 차지하고 있는 부분과 없는 부분 사이에 액정 분포의 차이가 커지게 되어 전체 패널에서의 액정의 균일도가 저하되는 문제점이 있었다.
일반적인 액정 디스플레이는 횡방향으로 게이트 라인이 형성되고, 이 게이트 라인과 교차되는 세로 방향으로 데이터 라인이 형성되고, 이 게이트 및 데이터 라 인이 교차되는 지점에는 박막트랜지스터가 형성되어 있다. 게이트 및 데이터 라인이 교차되는 영역으로 정의되는 화소 영역에는 드레인 콘택홀을 통해 박막트랜지스터와 연결되는 화소 전극이 형성되어 있다. 상기 박막트랜지스터는 게이트 라인에서 분기된 게이트 전극과, 게이트 전극을 덮는 반도체층과, 반도체층의 양단과 일정간격 중첩되며 데이터 라인에서 분기된 소스 전극 및 이 소스 전극과 이격되며, 상기 화소 전극과 박막트랜지스터를 연결하는 드레인 전극으로 구성된다. 도 1은 종래의 전극배선 구조를 포함하는 액정 디스플레이의 단면 개략도이다. 도 1에 도시한 바와 같이, 종래의 액정 디스플레이는 투명 기판(11) 상부에 돌출되도록 게이트 전극(12)이 형성되고, 이 게이트 전극(12) 상부 및 기판 전면에는 게이트 절연막(14)이 형성되며, 이 게이트 절연막(14) 상부의 게이트 전극(12)을 덮는 위치에는 반도체층(13)이 형성된다. 이러한 반도체층(13) 상부에는 서로 일정 간격 이격된 소스 및 드레인 전극(16, 17)이 형성되고, 이 소스 및 드레인 전극(16, 17) 사이의 이격 구간에는 채널이 형성된다. 상기 반도체층(13)은 순수 비정질 실리콘(a-Si)으로 구성된 액티브층(13a)과 이 액티브층(13a) 상부에 위치하는 불순물 비정질 실리콘(n+ a-Si)으로 이루어진 오믹 콘택층(13b)으로 구성된다. 박막트랜지스터 상부에는 드레인 전극(17)을 일부 노출시키는 드레인 콘택홀을 가지는 보호층(18)이 형성되고, 이 보호층(18) 상부의 화소 영역에는 드레인 콘택홀을 통해 드레인 전극(17)과 연결된 화소 전극(19)이 형성된다.
그러나, 도 4를 참조하면, 본 발명의 구현예에 따른 TFT-LCD는 종래 일반적인 액정 디스플레이와 달리 기판(21) 내부에 게이트 전극(22)이 형성되어 있으며, 기판(21) 및 게이트 전극(22)의 상부 전면에 게이트 절연막(23)이 형성되고, 이 게이트 절연막(23) 상부의 게이트 전극(22) 상부에는 반조체층이 형성되고, 이러한 반도체층 상부에는 서로 일정 간격 이격된 소스 및 드레인 전극(24, 25)이 형성되고, 이 소스 및 드레인 전극(24, 25) 사이의 이격 구간에는 채널이 형성된다. 박막트랜지스터 상부에는 드레인 전극(25)을 일부 노출시키는 드레인 콘택홀을 가지는 보호층(26)이 형성되고, 이 보호층(26) 상부의 화소 영역에는 드레인 콘택홀을 통해 드레인 전극(25)과 연결된 화소 전극(27)이 형성된다. 본 발명의 TFT-LCD는 이러한 구조로 제한되는 것은 아니고, 본 발명이 속하는 기술분야의 당업자들에 의해 다양하게 변경 또는 개조될 수 있다.
이와 같이, 본 발명의 구현예에 따른 TFT-LCD는 게이트 전극 및 데이터 전극이 기판(21) 내부에 함입되어 있어, 전체 패널이 평평한 구조를 가질 수 있어, TFT-LCD의 대면적화 과정에서 발생하는 배선 저항과 기생 용량의 증가에 기인한 구동 신호의 지연을 해결하기 위하여 전극의 두께를 증가시키는 경우에도, 전체 패널에서의 균일도가 저하되는 문제점이 발생하지 아니한다.
이하, 실시예를 통하여 본 발명의 바람직한 구현예를 보다 상세하게 설명할 것이나, 하기의 실시예들은 단지 설명의 목적을 위한 것으로 본 발명의 보호범위를 제한하고자 하는 것은 아니다.
실시예 1
디스플레이 절연 유리 기판 위에 400nm 두께의 질화규소막을 화학 기상 증착법으로 증착하여 질화규소 유전체층을 형성하였다. 그런 뒤, 클라리언트사의AZ-1512포토레지스트를 스핀코팅(1200rpm 30초, 상온에서 점도 20cp)하였다. 오리엘사의 UV-exposure를 광원으로 사용하여, 광대역 자외선 (broad band UV)을 출력을 9mJ/cm 로 하여 7초간, 포토마스크를 통해 노광한 뒤 현상하여 패턴을 형성시켰다.
이어서, 상기 패턴 형성된 기판의 상부에서 포토레지스트가 없어 노출된 질화규소 유전체층을 0.25% 불산(HF)용액으로 200초 동안 에칭하여 너비 10 마이크로미터, 두께 400nm의 요홈을 형성하였다. 그런 뒤, 구리도금의 촉매로서 1 액성의 팔라듐콜로이드 촉매용액에 10분간 침지하여 수세를 행한 후, 묽은 염산을 주성분으로 하는 촉진처리액으로 5분간 처리하고, 수세 후 120℃에서 20분간 건조시켰다.
상기 처리된 기판을 포토레지스트의 스트립퍼인 아세톤을 사용하여 제거함으로써 포토레지스트를 리프트오프시켰다. 패턴 형성된 기판을 황산구리 3.5g, 주석산염 8.5g, 포르말린(37%)　 22 ㎖, 티오뇨소 1g, 암모니아 40g 조성과 같은 무전해 구리(Cu) 도금액에 60℃에서 5분간 침지하여 350nm 두께의 구리 배선을 수득하였다.
실험예 1 : 비저항 측정
실시예 1에서 수득된 금속 배선 구조의 비저항에 대해서 4 포인트 프로브로 측정한 결과, 비저항 2.7μΩ·cm 의 우수한 전극 배선을 수득하였다.
본 발명의 구현예에 따른 금속 배선 형성방법 및 금속 배선 구조를 이용하면, 진공 막 형성 장치 대신 습식 도금 기술을 이용하여 공정을 간소화하고 원가를 절감할 수 있을 뿐 아니라, 기판 또는 기판 상부의 유전체층에 함입되는 형태의 금속 배선을 제공하여 그 두께의 조절에 따른 저저항 금속 배선을 수득할 수 있으며, 이를 적용한 박막 트랜지스터-액정 디스플레이에서 전체 패널의 균일도를 제공할 수 있다.
이상에서 본 발명의 바람직한 실시예를 참고로 본 발명에 대해서 상세하게 설명하였으나, 이들은 단지 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
본 발명의 방법에 의하면, 고온, 고진공 조건이 요구되는 종래의 스퍼터링 공정을 거치지 않고 습식 성막 공정에 의해 단시간 내에 효율적으로 금속 배선을 수득할 수 있다. 따라서 본 발명에 의하면 시설 투자비와 제조비용을 크게 절약할 수 있다. 본 발명의 금속 배선 구조는 함입된 형태의 금속 배선 구조를 제공함으로써, 이를 이용한 TFT-LCD에서 전극의 두께를 증가시켜 저저항을 구현하면서도 전체 패널에서의 액정의 균일도 저하를 방지하여 제품의 신뢰성 및 가격 경쟁력이 향 상될 수 있다.

Claims (26)

  1. (a) 기판 상부에 유전체층을 증착하는 단계;
    (b) 상기 유전체층 상부에 금속 배선의 잠재적 마스크 패턴을 형성하는 단계;
    (c) 상기 잠재적 마스크 패턴에 의해 노출된 유전체층을 에칭하는 단계;
    (d) 상기 기판을 활성화 처리하여 표면에 시드층을 형성하는 단계;
    (e) 상기 잠재적 마스크 패턴 및 그의 상부를 리프트오프하여 제거하는 단계; 및
    (f) 상기 패턴 형성된 시드층 상부에 금속층을 습식법으로 무전해 도금 방식에 의해 도금하는 단계를 포함하는 금속 배선 형성방법.
  2. (a) 유전성 기판 상부에 금속 배선의 잠재적 마스크 패턴을 형성하는 단계;
    (b) 상기 잠재적 마스크 패턴에 의해 노출된 기판을 에칭하는 단계;
    (c) 상기 기판을 활성화 처리하여 표면에 시드층을 형성하는 단계;
    (d) 상기 잠재적 마스크 패턴 및 그의 상부를 리프트오프하여 제거하는 단계; 및
    (e) 상기 패턴 형성된 시드층 상부에 금속층을 습식법으로 무전해 도금 방식에 의해 도금하는 단계를 포함하는 금속 배선 형성방법.
  3. 제 1항에 있어서, 상기 기판은 실리콘웨이퍼, 유리, 인듐석 산화물, 운모, 흑연, 황화 몰리브덴, 구리, 아연, 알루미늄, 스테인레스, 마그네슘, 철, 니켈, 금, 은, 폴리이미드, 폴리에스테르, 폴리카보네이트, 아크릴 수지의 플라스틱 기판으로 이루어진 군에서 선택되는 물질로 형성된 것을 특징으로 하는 금속 배선 형성방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 유전체층 및 상기 유전성 기판은 Al, Si, Ti, In, Sn, 또는 다른 금속 산화물, 질화물, 할로겐화물 또는 다른 유기 혹은 유무기 복합 유전체로 이루어진 군에서 선택되는 물질로 형성된 것을 특징으로 하는 금속 배선 형성방법.
  5. 제 1항 또는 제 2항에 있어서, 상기 잠재적 마스크 패턴 형성단계는 포토리소그래피 공정으로 수행되는 것을 특징으로 하는 금속 배선 형성방법.
  6. 제 1항에 있어서, 상기 에칭 단계는 하부 기판이 드러나도록 요홈을 형성하거나, 하부 기판이 드러나지 않도록 유전체층의 일부만을 에칭하는 것을 특징으로 하는 금속 배선 형성방법.
  7. 제 1항 또는 제 2항에 있어서, 상기 시드층 형성 단계는 금, 은, 구리, 니켈, 주석, 철, 백금, 팔라듐으로 이루어진 그룹에서 선택된 1종을 이용하여 활성화 처리하는 단계인 것을 특징으로 하는 금속 배선 형성방법.
  8. 삭제
  9. 제 1항 또는 제 2항에 있어서, 상기 금속층 도금 단계의 도금 금속은 Ni, Cu, Ag, Au 및 이들의 합금으로 구성된 그룹으로부터 선택되는 것임을 특징으로 하는 금속 배선 형성방법.
  10. 제 1항 또는 제 2항에 있어서, 상기 금속층 도금 단계는 구리염, 착화제, 환원제, pH 조절제를 포함하는 구리 무전해 도금액에 기판을 침지하여 수행되는 것을 특징으로 하는 금속 배선 형성방법.
  11. 제 1항 또는 제 2항에 있어서, 상기 금속 배선 형성방법이 상기 리프트 오프 단계 전 또는 리프트 오프 단계 후에 보조 금속막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 금속 배선 형성방법.
  12. 제 11항에 있어서, 상기 보조 금속막은 니켈, 주석, 코발트, 팔라튬 백금, 금, 은, 아연으로 구성된 그룹으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 금속 배선 형성방법.
  13. 제 1항 또는 제 2항에 있어서, 상기 금속 배선 형성방법이 상기 금속층 상에 보호층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 금속 배선 형성방법.
  14. 제 13항에 있어서, 상기 보호층은 니켈, 몰리브덴, 니켈합금 및 몰리브덴 합금으로 구성된 그룹으로부터 선택되는 것을 포함하는 것을 특징으로 하는 금속 배선 형성방법.
  15. 제 1항 또는 제 2항에 있어서, 상기 금속 배선 형성방법이 금속층을 형성하여 금속 배선을 형성한 후, 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 금속 배선 형성방법.
  16. 제 15항에 있어서, 상기 어닐링 단계는 40 내지 400℃ 온도에서 질소 또는 아르곤 가스 또는 진공 분위기 하에서 15 내지 120분 동안 수행되는 것을 특징으로 하는 금속 배선 형성방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020070062182A 2007-06-25 2007-06-25 금속 배선 형성방법 KR100847985B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070062182A KR100847985B1 (ko) 2007-06-25 2007-06-25 금속 배선 형성방법
US12/021,698 US20080314628A1 (en) 2007-06-25 2008-01-29 Method of forming metal pattern, patterned metal structure, and thin film transistor-liquid crystal displays using the same
EP08154375A EP2012350A2 (en) 2007-06-25 2008-04-11 Method of forming metal pattern, patterned metal structure, and thin film transistor-liquid crystal displays using the same
JP2008147626A JP2009004774A (ja) 2007-06-25 2008-06-05 金属配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070062182A KR100847985B1 (ko) 2007-06-25 2007-06-25 금속 배선 형성방법

Publications (1)

Publication Number Publication Date
KR100847985B1 true KR100847985B1 (ko) 2008-07-22

Family

ID=39825085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070062182A KR100847985B1 (ko) 2007-06-25 2007-06-25 금속 배선 형성방법

Country Status (4)

Country Link
US (1) US20080314628A1 (ko)
EP (1) EP2012350A2 (ko)
JP (1) JP2009004774A (ko)
KR (1) KR100847985B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002276A (ko) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101907074B1 (ko) 2017-04-27 2018-10-12 한국생산기술연구원 비전도성 유전체 상에 미세 금속 패턴을 형성하는 방법
KR20190116079A (ko) * 2018-04-03 2019-10-14 한양대학교 에리카산학협력단 태양전지 및 그 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI351237B (en) * 2009-02-06 2011-10-21 Tatung Co Circuit board structure
WO2012022660A1 (de) * 2010-08-17 2012-02-23 Chemetall Gmbh Verfahren zum stromlosen verkupfern von metallischen substraten
KR101702645B1 (ko) 2010-08-18 2017-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101204191B1 (ko) * 2010-11-02 2012-11-23 삼성전기주식회사 방열기판
JP2013149648A (ja) * 2012-01-17 2013-08-01 Renesas Electronics Corp 半導体装置とその製造方法
WO2015129799A1 (ja) * 2014-02-28 2015-09-03 株式会社ニコン 配線パターンの製造方法およびトランジスタの製造方法
US9837341B1 (en) 2016-09-15 2017-12-05 Intel Corporation Tin-zinc microbump structures
JP7011388B2 (ja) * 2016-12-28 2022-01-26 エスアイアイ・プリンテック株式会社 溝構造のめっき方法
CN106711151B (zh) * 2017-01-03 2019-09-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110596986A (zh) * 2019-09-03 2019-12-20 深圳市华星光电技术有限公司 彩膜基板的制备方法、彩膜基板及液晶显示面板
DE102019126908A1 (de) * 2019-10-08 2021-04-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von funktionellen Gegenständen, funktioneller Gegenstand

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265040A (ja) * 1992-03-18 1993-10-15 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
JPH0697197A (ja) * 1992-09-10 1994-04-08 Sharp Corp 薄膜トランジスタおよびその製造方法
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
KR20060026201A (ko) * 2004-09-20 2006-03-23 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5112448A (en) * 1989-11-28 1992-05-12 The Boeing Company Self-aligned process for fabrication of interconnect structures in semiconductor applications
EP0690494B1 (de) * 1994-06-27 2004-03-17 Infineon Technologies AG Verbindungs- und Aufbautechnik für Multichip-Module
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
JP2002226974A (ja) * 2000-11-28 2002-08-14 Ebara Corp 無電解Ｎｉ−Ｂめっき液、電子デバイス装置及びその製造方法
US7153766B2 (en) * 2003-01-09 2006-12-26 Chartered Semiconductor Manufacturing Ltd. Metal barrier cap fabrication by polymer lift-off

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265040A (ja) * 1992-03-18 1993-10-15 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
JPH0697197A (ja) * 1992-09-10 1994-04-08 Sharp Corp 薄膜トランジスタおよびその製造方法
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
KR20060026201A (ko) * 2004-09-20 2006-03-23 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002276A (ko) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR102081599B1 (ko) * 2013-06-28 2020-02-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101907074B1 (ko) 2017-04-27 2018-10-12 한국생산기술연구원 비전도성 유전체 상에 미세 금속 패턴을 형성하는 방법
KR20190116079A (ko) * 2018-04-03 2019-10-14 한양대학교 에리카산학협력단 태양전지 및 그 제조 방법
KR102267611B1 (ko) 2018-04-03 2021-06-21 한양대학교 에리카산학협력단 태양전지 및 그 제조 방법

Also Published As

Publication number Publication date
JP2009004774A (ja) 2009-01-08
EP2012350A2 (en) 2009-01-07
US20080314628A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
KR100847985B1 (ko) 금속 배선 형성방법
KR100841170B1 (ko) 저저항 금속 배선 형성방법, 금속 배선 구조 및 이를이용하는 표시장치
KR100371298B1 (ko) 금속배선의 제조방법
US8431452B2 (en) TFT-LCD array substrate and manufacturing method thereof
US7336324B2 (en) Array substrate for liquid crystal display device and fabricating method thereof
KR20070053472A (ko) 표시기판 및 이의 제조 방법
JP2001094238A (ja) 金属配線の製造方法およびその金属配線を備えた配線基板
KR20070100004A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100377440B1 (ko) 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치
US9136047B2 (en) Method of forming low-resistance metal pattern, patterned metal structure, and display devices using the same
KR100396830B1 (ko) 금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판
EP2863435A1 (en) Array substrate, manufacturing method of same, and display device
US6822702B2 (en) Pixellated devices such as active matrix liquid crystal displays
JP2003051463A (ja) 金属配線の製造方法およびその方法を用いた金属配線基板
KR20010067098A (ko) 금속 배선의 제조방법
KR100333248B1 (ko) 박막트랜지스터 제조방법
KR101731914B1 (ko) 액정 표시 장치 및 이의 제조 방법
CN113707559B (zh) 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板
KR20020054848A (ko) 액정표시장치의 제조방법
JP4341380B2 (ja) 可撓性配線基板、可撓性配線基板の製造方法、電子デバイスおよび電子機器
KR20070053490A (ko) 표시기판의 제조 방법
JPH10307303A (ja) 液晶表示基板、その製造方法および液晶表示装置
KR20080040117A (ko) 표시 기판의 제조 방법
KR20070053487A (ko) 표시기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 12