KR100371298B1 - 금속배선의 제조방법 - Google Patents

금속배선의 제조방법 Download PDF

Info

Publication number
KR100371298B1
KR100371298B1 KR10-2000-0019274A KR20000019274A KR100371298B1 KR 100371298 B1 KR100371298 B1 KR 100371298B1 KR 20000019274 A KR20000019274 A KR 20000019274A KR 100371298 B1 KR100371298 B1 KR 100371298B1
Authority
KR
South Korea
Prior art keywords
film
metal film
plating
forming
electroless plating
Prior art date
Application number
KR10-2000-0019274A
Other languages
English (en)
Other versions
KR20000071668A (ko
Inventor
이주미요시히로
치카마요시마사
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20000071668A publication Critical patent/KR20000071668A/ko
Application granted granted Critical
Publication of KR100371298B1 publication Critical patent/KR100371298B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 금속배선의 제조방법은, 절연기판상에 무전해 도금에 의해 Ni막을 성막하고, 이 Ni막상에 소정의 패턴으로 포토레지스트막을 형성한다. 상기 Ni막이 노출되어 있는 레지스트 비형성 영역에 무전해 도금에 의해 Au막을 성막한다. 상기 레지스트막을 제거하여, 이 레지스트의 제거에 의해 노출된 Ni막을 에칭으로 제거하여, 상기 Au막 상에 선택적으로 전해 또는 무전해 도금에 의해 Cu막을 형성한다. 이 방법은 습식 성막 공정만으로 이루어져, 에칭 공정이 적고, 저저항인 금속배선을 제공한다.

Description

금속배선의 제조방법{Method for Fabricating Metal Interconnections}
본 발명은, 액정 표시장치(LCD), 플라즈마 표시장치(PDP), 일렉트로크로믹표시장치(ECD), 일렉트로루미네슨트 표시장치(ELD) 등의 평판 표시장치 또는 X-ray 촬상장치 등의 평판 센서에 이용되는 금속배선의 제조방법에 관한 것이다.
액정 표시장치(LCD)로 대표되는 평판 표시장치는, 통상 한 쌍의 절연기판 사이에 액정이나 방전가스 등의 표시장치의 재료가 삽입되고, 적어도 하나의 절연기판에는 도전재료로 이루어진 전기 배선이 배열되어, 전압이 전기배선을 통해 상기 표시장치의 재료에 인가된다.
예컨대, 액티브 매트릭스 구동형 LCD의 경우, 표시장치의 재료를 삽입하는 한 벌의 절연기판 내의, 하나의 절연기판인 액티브 매트릭스 기판상에는, 복수의 게이트 전극과 복수의 데이터 전극이 매트릭스 상으로 설치되어 있다. 이들의 게이트 전극과 데이터전극의 교차부에는, 교차부마다 박막 트랜지트터(TFT)와 화소 전극이 설치되어 있다. 통상, 이들의 게이트 전극 또는 데이터 전극은, 탄탈륨(Ta) 또는 알루미늄(Al) 또는 몰리브덴(Mo)등의 금속재료로 이루어지고, 스퍼터법 등의 건식 성막법에 의해 성막되어 있다.
그런데, 이러한 평판 표시장치에 있어서, 대면적화, 고세밀화를 달성시킬 경우, 구동 주파수가 높아지면, 전기 배선의 저항이나 기생 용량이 증가함으로써, 구동 신호의 지연이 큰 문제로 된다.
따라서, 이 구동신호의 지연 문제를 해결하기 위해, 종래의 배선 재료인 Al(벌크 저항율 2.7μΩ·cm) 또는 α-Ta(벌크 저항율 13.1μΩ·cm) 또는 Mo(벌크 저항율 5.8μΩ·cm) 대신에, 보다 전기저항이 낮은 Cu(구리, 벌크 저항율 1.7μΩ·cm)를 배선 재료로 이용하려고 시도되고 있다. 예컨대, 「TFT-LCD용 저저항 동 어드레스 라인」(일본 디스플레이 '89, p.498∼501)에서는, TFT-LCD (박막 트랜지스터 액정 표시장치)의 게이트 전극 재료로서 Cu를 이용한 경우의 검토 결과가 개시되어 있다. 이 문헌에 의하면, 스퍼터링 기법으로 성막한 Cu막은, 기초 유리기판과의 밀착성이 나빠서, 기초 유리기판과의 밀착성을 향상시키기 위해, 기초 유리기판과 Cu막 사이에 Ta 등의 기초 금속막을 개재시키는 것이 필요하다고 지적하고 있다.
그렇지만, 상기한 문헌에서 나타낸 배선 구조의 경우, Cu막 및 Ta 등의 기초 금속막에 대하여 개별적인 건식 성막공정이 필요하여, 공정 수가 증가되고 비용이 증가되는 문제가 있다.
또한, Cu막 및 Ta 등의 기초 금속막에 대해서는 개별의 에칭 처리가 필요해 지게 되어, 공정 수가 증가되어 비용이 증가되는 문제가 있다.
따라서, 본 발명의 목적은, 습식 성막 공정만으로 이루어져 에칭 공정 수가 적은, 저저항 금속배선의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 제 1 양태에 따르면, 절연기판상에 무전해 도금에 의해 기초 금속막을 성막하는 제 1 공정, 상기 기초 금속막 상에 소정의 패턴으로 레지스트를 형성하는 제 2 공정, 상기 기초 금속막이 노출된 레지스트 비형성 영역에 무전해 도금에 의해 귀금속막을 성막하는 제 3 공정, 상기 레지스트를 제거하는 제 4 공정, 상기 레지스트의 제거에 의해 노출된 기초 금속막을 에칭으로 제거하는 제 5 공정 및, 상기 귀금속막 상에 선택적으로 전해 또는 무전해 도금에 의해 금속막을 형성하는 제 6 공정을 포함하는 금속 배선의 제조 방법이 제공된다.
본 발명의 제 2 양태에서는, 절연기판 상에 무전해 도금에 의해 기초 금속막을 성막하는 제 1 공정, 상기 기초 금속막 상에 소정의 패턴으로 레지스트를 형성하는 제 2 공정, 상기 기초 금속막이 노출된 레지스트 비형성 영역에 무전해 도금에 의해 귀금속막을 성막하는 제 3 공정, 상기 귀금속막 상에 선택적으로 전해 또는 무전해 도금에 의해 금속막을 형성하는 제 4 공정, 상기 레지스트를 제거하는 제 5 공정 및, 상기 레지스트의 제거에 의해 노출된 기초 금속막을 에칭으로 제거하는 제 6 공정을 포함하는 금속 배선의 제조방법이 제공된다.
본 발명의 제 3 양태에서는, 절연기판상에 무전해 도금에 의해 기초 금속막을 성막하는 제 1 공정, 상기 기초 금속막 상에 소정의 패턴으로 레지스트를 형성하는 제 2 공정, 상기 레지스트의 비형성 영역에 존재하는 상기 기초 금속막을 에칭으로 제거하는 제 3 공정, 상기 레지스트를 제거하는 제 4 공정, 상기 레지스트의 제거에 의해 노출된 기초 금속막상에 선택적으로 무전해 도금에 의해 귀금속막을 성막하는 제 5 공정 및, 상기 귀금속막 상에 선택적으로 전해 또는 무전해 도금에 의해 금속막을 형성하는 제 6 공정을 포함하는 금속 배선의 제조 방법이 제공된다.
본 발명의 제 4 양태에서는, 절연기판상에 도금 촉매 전구체를 도포 형성하는 제 1 공정, 상기 도금 촉매 전구체에 소정의 패턴으로 노광 하여, 상기 소정의 패턴에 도금 촉매를 석출시키는 제 2 공정, 상기 전구체의 비노광 영역의 도금 촉매 전구체를 제거하는 제 3 공정, 상기 패턴이 형성된 도금 촉매상에 선택적으로 무전해 도금에 의해 기초금속막을 성막하는 제 4 공정, 상기 기초 금속막 상에 선택적으로 무전해 도금에 의해 귀금속막을 성막하는 제 5 공정 및, 상기 귀금속막 상에 선택적으로 전해 또는 무전해 도금에 의해 금속막을 형성하는 제 6 공정을 포함하는 금속 배선의 제조 방법이 제공된다.
상기 본 발명의 제 1 내지 제 4 양태에 의하면, 기초 금속막과 귀금속막과 금속막의 모두가, 습식 성막기술인 도금 기술에 의해 성막된다. 습식 성막 기술은, 건식 성막 기술에 비하여, 진공 배기계를 사용하지 않기 때문에 장치 비용이 절감된다.
또한, 습식 성막 기술은, 수용액 속에서 성막하기 때문에 성막 온도가 섭씨 100도 또는 그보다 낮으므로, 건식 성막 기술과 비교하여, 성막에 관련된 소비 에너지가 절감된다.
또한, 습식 성막 기술은, 기판이 대형화(대면적화)되는 경우에도, 건식 성막 기술에 비하여 설비상의 제약이 적어, 용이하게 성막의 대형화가 가능하다.
또한, 본 발명의 제 1 내지 제 4의 양태에 의하면, 포토리소그라피를 사용한 레지스트 패턴 형성은 제 2 공정에서 단, 1회만도 완성되고, 금속막의 에칭도 제 1 양태의 제 5 공정 또는 제 2 양태의 제 6 공정 또는 제 3 양태의 제 3 공정에서 1회만 하면 된다. 또한, 제 4의 발명에서는, 금속막의 에칭공정을 필요로 하지 않는다. 따라서, 기초 금속막과 귀금속막과 금속막의 적층 배선구조에도 불구하고, 제조공정이 간단하여 저렴하게 배선된다.
또한, 본 발명의 제 1 내지 제 4 양태에 의하면, 절연기판과 금속막 사이에 절연기판에 대해서 밀착성이 뛰어난 기초 금속막을 개재시키고 있으므로, 금속막은 절연기판에 대하여 높은 밀착성을 확보한다.
또한, 금속막과 기초 금속막 사이에 전기저항이 낮은 귀금속막을 개재시키고 있으므로, 금속막을 전해 도금으로 성막할 때, 도금에 필요한 전류밀도를 균일하게 분포시키는 것이 가능해 진다. 따라서, 큰 면적의 기판에서도 막 두께가 균일한 금속막을 얻을 수 있다.
또한, 본 발명의 제 1 내지 제 4양태에 의하면, 화학적으로 안정된 에칭에 의해 패턴화가 곤란한 귀금속막 또는 금속막은, 도금에 의해 패턴화되므로, 용이하게 배선 형상이 형성된다.
제 1 또는 제 2 양태의 일 실시예에서는, 상기 제 3 공정에서의 귀금속막의 무전해 도금이, 상기 제 1 공정에서 성막된 기초 금속막으로 표면을 귀금속막에 치환하는 치환 도금인 것을 특징으로 하고있다.
또한, 제 3 또는 제 4 양태의 일 실시예에서는, 상기 제 5 공정에서의 귀금속막의 무전해 도금이, 상기 제 1 공정 또는 제 4 공정에서 성막된 기초 금속막의 표면을 귀금속막으로 치환하는 치환 도금인 것을 특징으로 하고있다.
상기 실시예에 의하면, 귀금속막의 무전해도금은, 기초 금속막의 표면을 귀금속막으로 치환하는 치환도금이므로, 도금층의 두께는, 귀금속막을 무전해 도금하기 전후에 실질적으로 변화되지 않는다. 또한, 기초 금속막과 귀금속막의 치환반응을 이용하기 때문에, 기초 금속막 상에 Pd 등의 촉매부여처리를 할 필요가 없다.
제 1양태의 일 실시예에서는, 상기 기초 금속막을 에칭으로 제거하는 상기 제 5 공정에서, 상기 제 3 공정에서 성막된 귀금속막을 에칭마스크로서 사용하는 것을 특징으로 하고있다.
이 실시예에 의하면, 포토리소그라피 공정을 쓰지않고, 제 3 공정에서 성막된 화학적으로 대단히 안정한 귀금속막을 에칭 마스크로 사용하므로, 자기 정합적으로 기초 금속막을 패터닝할 수 있다.
제 2 양태의 일 실시예에서는, 상기 기초 금속막의 에칭으로 제거하는 상기 제 6 공정에서, 상기 제 4 공정에서 성막된 금속막을 에칭 마스크로서 사용하는 것을 특징으로 하고 있다.
따라서, 이 실시예에 의하면, 포토리소그라피 공정을 사용하지 않고, 금속막을 에칭 마스크로 사용하여, 금속막에 대해서 에칭 속도가 느리게, 기초 금속막에 대해서는 에칭속도가 큰 에칭액을 선택함으로써, 자기정합적으로 기초 금속막을 패터닝 하는것이 가능해진다.
제 1 내지 제 4 양태의 일 실시예에서는, 상기 제 1 내지 제6 공정에 더하여, 상기 금속막 상에 표면 금속막을 형성하는 제 7 공정을 갖는 것을 특징으로 하고있다.
이 실시예에 의하면, 제 7 공정에서 상기 금속막 상에 표면 금속막이 형성되므로, 금속막이 대기중에 노출되지 않도록 보호되어, 금속막의 산화를 방지할 수 있다.
제 1 내지 제 4 양태의 일 실시예에서는, 상기 기초 금속막을 니켈로 형성하는 것을 특징으로 하고있다.
이 실시예에 의하면, 기초 금속막이 니켈로 형성되어 있기 때문에, 금속막은 절연기판으로서 통상의 유리기판에 비하여 높은 밀착성이 확보된다.
제 1 내지 제 4 양태의 일 실시예에서는, 상기 귀금속막을 금으로 형성하는 것을 특징으로 하고있다.
이 실시예에 의하면, 귀금속막이 금으로 형성되어 있기 때문에, 기초금속층인 니켈에 대한 치환도금이 용이하다.
제 1 내지 제 4 양태의 일 실시예에서는, 상기 금속막을 동으로 형성하는 것을 특징으로 하고있다.
이 실시예에 의하면, 저항율이 작고 일렉트로마이그레이션에 대한 수명도 긴 저가의 동으로 금속막을 형성하기 때문에, 전류밀도가 크더라도 안정적인 저렴한 저저항 배선이 가능해진다.
도 1a∼1f는 본 발명의 일 실시예의 금속배선의 제조방법을 나타내는 공정도,
도 2는 도 1a∼1f에 나타낸 금속배선의 제조방법을 응용한 박막 트랜지스터 및 그 주변부의 단면 구조도,
도 3a∼3f는 본 발명의 다른 실시예로서 금속배선의 제조방법을 나타내는 공정도,
도 4는 본 발명의 다른 실시예로서 표면 금속막이 형성되는 금속배선의 제조방법을 나타내는 도,
도 5a∼5f는 본 발명의 또 다른 실시예의 금속배선의 제조방법을 나타내는 공정도, 및
도 6a∼6f는 본 발명의 또 다른 실시예의 금속배선의 제조방법을 나타낸 공정도이다.
다음에, 본 발명의 실시예에 관해서 도면을 참조하여 설명한다. 또한, 본 실시예 에서는, 액티브 매트릭스 구동형 LCD(액정장치)를 상정하여 설명한다.
[실시예 1]
본 발명의 일 실시예는, 각각 도 1a∼1f에 나타나는 제 1 공정∼제 6 공정으로 구성된다.
도 1a에서 나타나는 제 1 공정에서는, 절연기판으로서의 유리기판(1)상에, 유리와의 밀착성이 우수한 기초 금속막으로서의 니켈(Ni)막(2)을 무전해 도금으로형성한다.
상세하게 설명하면, 이 제 1 공정에서, 예컨대 두께 0.7mm의 유리기판(예컨대 코닝사 제품 # 1737)(1)을, 알칼리 또는 산 또는 유기용제로 탈지 세정하여, 유리기판(1)의 표면의 더러움을 제거한다. 이 때, 초음파 세정을 병용하여, 더러움을보다 효율적으로 제거한다. 다음에, 아미노화합물을 함유하는 수용액에 유리기판(1)을 침적시켜, 유리기판(1)의 표면에 아미노화합물의 피막을 형성한다. 이 아미노화합물의 피막은 유리기판(1)과의 밀착성이 지극히 높고, 또한, 아미노기를 가지고 있기 때문에 도금용 촉매로서의 팔라듐 핵이 양호하게 보유된다. 이어서, 유리기판(1)을 물로 세정한 후, pH 5∼8.5정도로 조정된 염화 팔라듐 용액에 유리기판(1)을 침적시킨다. 그리고, 다시 유리기판(1)을 물로 세정한다. 그 후, 무전해 도금액에 유리기판(1)을 침적시켜, 유리기판(1)상에 0.15∼0.3 μm 두께의 Ni막(2)을 형성한다. 이렇게 하여 무전계 도금에 의해 얻어진 Ni막(2)은, 유리기판(1)과의 밀착성이 뛰어나, 후 공정에서 형성하는 Au막(3)이나 Cu막(4)의 기초층(buffer층)이 된다.
또, Ni막(2)이 형성된 단계에서, 섭씨 200∼300도로 약 1시간 정도 어닐링(소둔)을 행하여, Ni막(2)과 유리기판(1)의 밀착성을 더욱 향상시킬 수 있다.
본 공정에서 형성된 이 Ni막(2)은, 50∼60 μΩ·cm의 저항율을 나타낸다. 이 저항율은 순 Ni의 저항율(6.8μΩ·cm)에 비교하여 1 자리수가 더 높은 값이다. 이와 같이, Ni막(2)이 높은 저항율을 나타내는 이유는, 무전해 도금에 사용되는 환원제(차아인산나트륨 또는 디지메틸아민보란(DMAB), 수소화붕소나트륨(SBH))의 영향으로, 석출막이 Ni-P 또는 Ni-B의 아모르퍼스 공석막으로 되기 때문이다. 상기 Ni막(2)의 50∼60 μΩ·cm라는 저항율은, 종래의 건식 성막에 의해서 얻어지는 배선 재료의 α-Ta, A1, Mo의 저항율과 비교하더라도 높은 값이다. 따라서, 이 무전해 도금으로 형성된 Ni막(2)만을 사용하여, 액티브 매트릭스 기판용의 금속배선을 형성하는 것은 곤란하다.
또한, 본 공정에서는, 무전해 도금용 촉매로서 팔라듐을 사용하였지만, 팔라듐(Pd) 이외에, 은(Ag), 백금(Pt), 아연(Zn), 동(Cu), 니켈(Ni)등의 금속, 이들의 합금, 금속 화합물, 또는, 다른 금속 중에 상기 금속이 있는 비율로 합금화한 합금 등, 예컨대, 팔라듐-동(Cu)계, 팔라듐-주석(Sn)계, 은-주석계, 은-동계등을 이용할 수도 있다.
무전해 니켈 도금액은, 니켈 염과 환원제를 함유한 것이다. 이 환원제는, 차아인산나트륨, 아황산수소나트륨, 차아황산나트륨, 수소화붕소나트륨(SBH), 디메틸아민보란(DMAB), 포르말린, 히드라진 등이다. 또한, 무전해 도금액에는, 필요에 따라, 촉진제, 계면활성제, pH 조절제, 안정제, pH 완충제 등이 첨가된다.
또한, 기초 금속막은 니켈로 한정할 필요는 없고, 기초 금속막을 구성할 수 있는 금속이면 된다. 즉, 기초 금속막의 구성 가능한 금속염을 포함하는 무전해 도금액을, 공지의 무전해 도금액 중에서 적절하게 선택하여 사용해도 된다. 예컨대, 코발트(Co),주석, 금, 동, 은, 팔라듐 등의 금속염을 포함한 무전해 도금액을 사용할 수 있다.
도 1b에 나타내는 제 2 공정에서는, 배선부분에 해당되는 상기 Ni막(2)상에포토 레지스트막(10)이 형성된다.
상세히 설명하면, 우선, 제 1 공정에서 형성된 Ni막(2) 상에 감광성포토 레지스트(예컨대, 동경 응화공업(주) 제품 OFPR-800)를 스핀코팅법에 의해 균일하게 도포한다. 다음에, 도포된 감광성 포토레지스트를 섭씨 90도로 20분간 건조하여, 두께 약 1 μm의 포토레지스트막(10)을 Ni막(2)상에 형성한다. 소정의 배선 형상을 갖는 포토마스크(도시 안됨)를, 포토레지스트막(10)상의 소정의 위치에 배치하여, 상기 포토마스크를 통해 포토레지스트막(10)을 노광한다. 그 후, 상기 포토레지스트막(10)을 알칼리 현상액으로 현상하여, 섭씨 120도로 20분간 건조한다. 이렇게 해서, 배선 부분에 해당되는 영역에 개구부를 갖는 패턴화된 포토레지스트막(10)을 형성한다.
또한, 절연성의 감광성 레지스트는, 공지의 여러가지의 감광성 레지스트로부터 적절하게 선택하여 사용할 수 있다.
도 1c에 나타낸 제 3 공정에서는, 포토레지스트막(10)의 개구부분, 즉 노출하고 있는 Ni막(2)상에, 무전해 도금에 의해 귀금속막으로서의 Au막(3)을 형성한다. 이렇게 해서, 패턴이 형성된 포토레지스트막(10)에 의해, Au막(3)이 Ni막(2) 상에 선택적으로 성막되는 것이다.
이 Au막(3)은, 실질적으로 Ni막(2)의 저저항화를 목적으로 한다. 이 Au막(3)의 존재에 의해, 후 공정의 전해도금에 의해 용이하게 금속막으로서의 Cu막(4)을 성막할 수 있다. 즉, 여기서 사용하는 Au막(3)은, 후 공정의 전해도금 공정에서 균일한 전류밀도가 얻어지는 정도의 저항값이 요구된다. 구체적으로는, Au막(3)을 형성한 후에 시트 저항치가 1 Ω이하가 되면 된다.
또한, 이 Au막(3)의 무전해 도금에는, Ni막(2)과의 밀착성이 뛰어나다는 점과, 포토레지스트막(10)이 존재하지 않고 Ni막(2)이 노출되어 있는 영역 만큼 Au막(3)이 형성될 수 있다는 점에서, Ni막(2)의 일부를 Au막(3)에 치환하여 성막되는, 치환도금이 행해진다.
또한, 작업환경면에서의 영향이나 포토레지스트막(10)으로의 영향이 적은 점에서, 무전해 도금액으로는, 시안계 도금액보다는 중성의 비시안계 도금액이 바람직하다.
또한, Au막(3)의 두께는, 적어도 0.03 μm 이상이 바람직하다. 왜냐하면, 0.03 μm 이거나, 0.03 μm 이하의 두께에서는 Ni막(2)의 저항을 충분히 더 낮추는 것이 불가능하기 때문이다.
또한, 치환도금의 경우, Au막(3)이 0.1 μm 정도 석출되어 기초의 Ni이 완전히 덮히면, 도금액이 그 이상 침투하지 않기 때문에, 그 이상의 막 두께의 증가는 어려워 진다. 또한, Au의 후막화는 비용이 증가되는 요인이 되기 때문에, Au막(3)의 두께는 0.1 μm 이하인 것이 바람직하다. 즉, Au막(3)의 두께는, 0.03 μm∼0.1 μm 정도가 사용된다.
도 1d에 나타낸 제 4 공정에서는, 포토레지스트막(10)을 알칼리 수용액, 아세톤 등의 케톤류, 벤젠 등의 방향족류, 이소프로필 알콜 등의 알콜류 등으로 제거한다. 이 때, Ni막(2)이 박리되지 않을 정도의 강도로 초음파를 병용하면, 포토레지스트막(10)의 제거를 효과적으로 행할 수 있다.
도 1e에 나타낸 제 5 공정에서는, Au막(3)을 마스크로서 Ni막(2)을 에칭에 의해 제거한다. 이 Au막(3)을 마스크로 이용하여 Ni막(2)의 제거에 의해, Ni막(2)과 Au막(3)의 적층구조의 배선패턴이 유리기판(1)상에 형성된다.
Ni막(2)의 에칭에는, 적당한 에천트(반응종),예컨대 시판되는 Ni 박리제 등을 이용할 수 있다.
도 1f에 나타낸 제 6 공정에서는, 접속되는 배선의 저저항화를 목적으로, 배선 형상에 패턴 형성된 Au막(3)과 Ni막(2)의 적층막 상에, 전해도금을 실시하여 Cu막(4)을 형성한다.
이 Cu막(4)을 형성하기 위해서, Cu를 포함하는 전해질 용액중에서는 Ni막(2)과 Au막(3)의 적층막에 소정의 전류를 흘리면, Cu막(4)의 전해도금이 Au막(3)상에 형성된다. 이 Cu막(4)의 두께는, 통전 시간을 조절하는 것에 의해, 임의로 설정할 수 있다. 따라서, 필요한 배선의 시트저항이 얻어지도록 통전 시간을 조절하여 Cu막(4)의 두께를 제어하면 된다. Ni막(2)과 Au막(3)의 적층막은, Au막(3)의 존재에 의해 시트 저항치가 1Ω이하 이다. 그러므로, 유리기판(1)의 면내의 전류밀도 분포를 비교적 균일하게 할 수 있게 되어, 50 ㎝정도의 정방형 유리기판(1)에서도 막 두께의 변화량을 30% 정도로 제한할 수 있다.
특히, 액티브 매트릭스 구동형 LCD 에 대한 금속배선의 경우는, 재료비용, 저항치, 일렉트로마이크레이션의 내성 등의 관점에서, 재료로는 Cu가 가장 적당하고, 0.2∼0.5 μm의 두께로 형성하면, 충분히 저저항의 배선이 얻어질 수 있다.
배선의 저저항화는, Cu막(4)을 사용하지 않고, 귀금속막인 Au막(3) 만으로도가능하지만, Au를 두텁게 성막하면 비용이 증가된다. 따라서, Au막(3)은 될 수 있는한 얇게 하고, 그 위에 Cu 등의 저렴한 저저항 금속막을 형성하여 저저항화를 달성하는 것이 바람직하다.
또한, 본 공정의 Cu막(4)은, 전해 도금막이 조밀한 막질로 저저항의 막을 형성할 수 있기 때문에, 전해 도금을 채용하고 있다. 그러나, Cu막(4)은 무전해 도금에 의해서도 Au막(3)상에 선택적으로 형성될 수 있다. Cu막(4)을 무전해 도금으로 형성하는 경우, 기초의 Au막(3)은 낮은 전기 저항치가 요구되지 않기 때문에, 0.03 μm 미만의 두께라도 상관없다. 전해 도금을 사용할 것인지, 또는 무전해 도금을 사용할 것인지는, 요구되는 막질 성능에 따라 선택할 수 있다. 또, 전해 도금에 의해 성막되는 금속 재료로서는, 동 외에, 니켈, 주석, 금, 은, 크롬, 팔라듐, 로듐, 주석-납 등이 가능하다.
상기한 바와 같이, 제 1 공정 내지 제 6 공정을 통해 금속배선을 형성하는 방법으로는, Ni막(2)과 Au막(3)과 Cu막(4) 모두가, 도금 기술에 의한 소위 습식 성막 기술에 의해 성막된다.
습식 성막 기술은, 종래의 건식 성막 기술에 비교하면, 진공 배기계를 사용하지 않기 때문에 장치비용이 절감된다.
또한, 수용액 중에서 성막이 행하여 지기 때문에, 성막 온도가 섭씨 100도 이하로 낮게 되어 성막에 관련된 에너지 소비가 적어진다.
또한, 습식 성막 기술은, 절연 기판이 대형화(대면적화)한 경우라도 성막이 용이하다는 장점을 가지고 있다.
게다가, 일 실시예에서, 포토리소그라피는 제 2 공정에서 한번만 하면 되고, 에칭 공정도 제 5 공정에서 한번만 하면 된다. 따라서, Ni막(2)과 Au막(3)과 Cu막(4)의 적층 배선 구조임에도 불구하고, 제조 공정이 지극히 간단하게 되어, 저가의 배선 제조방법으로 된다.
또한, 상기 공정에서는, 에칭에 의한 패턴화가 곤란한 귀금속막이나 금속막에 대해서도, 에칭을 사용하지 않고 용이하게 배선 형상에 패턴 형성을 할 수 있다. 예컨대, 화학적으로 안정한 Au나 드라이 에칭이 곤란한 Cu를 용이하게 배선 재료로 사용할 수 있다.
특히, Cu는 저항율이 낮고, 일랙트로마이그레이션에 대한 수명도 길기 때문에, 배선 재료로서 알맞고, 상기 공정에 의해 Cu 배선이 실현되면, 디스플레이의 고세밀화나 대면적화가 용이하게 된다.
또한, 상기 공정에서는, 금속막 재료로서 절연기판에 대해 밀착성이 나쁜 것을 사용했다 하더라도, 절연기판과 금속막의 사이에, 절연기판과 밀착성이 뛰어난 기초 금속막이 개재하기 때문에, 밀착성을 확보하는 것이 용이하다.
또한, 금속막과 기초 금속막 사이에 저저항인 귀금속막이 개재되기 때문에, 금속막을 전해 도금으로 성막하는 경우라도, 도금에 요구되는 전류밀도 분포를 균일하게 할 수 있기 때문에, 대면적 기판에서도 막 두께가 균일한 금속막을 얻을 수 있다.
도 2는, 실시예 1의 응용 예로서, 도 1a∼1f의 제조공정에 의해 얻어진 금속배선을 액티브 매트릭스 기판에 채용한 경우의 박막 트랜지스터(TFT) 및 그 주변부의 단면 구조를 나타낸다. 도 2에 도시된 바와 같이, 유리기판(101)상에, 기초 금속막으로서의 Ni막(약 0.2 μm 두께)(102)과, 귀금속막으로서의 Au막(약 0.05 μm 두께)(103)과, 금속막으로서의 Cu막(약 0.3 μm 두께)(104)에 의해 형성된 적층막을 설치하고, 이들의 적층막을 게이트 배선(105)과 게이트 전극(106)과 Cs 전극(107)으로서 사용한다. 적층막의 시트저항은, 0.1Ω이하 이다.
또한, 상기 게이트 배선(105)과 게이트 전극(106)과 Cs 전극(107)상에는, SiNx로 이루어진 게이트 절연막(111)이, 화학 기상 성장법(CVD)에 의해 형성된다. 상기 게이트 전극(106)의 바로 위의 게이트 절연막(111)상에는, 채널부 로서의 a-Si 막(113)을 마련한다. 또한, 이 a-Si 막(113)과 인접한 곳에는, 산화 인듐주석(ITO)의 화소전극(112)이 제공된다. a-Si막(113)상의 좌우에는, 콘택트 층으로서 n+형 a-Si막(114)이 제공된다. n+형 a-Si막(114)상에는, 각각, A1로 이루어진 소스 전극(115)과 드레인 전극(116)이 제공된다. 소스 전극(115)과 드레인 전극(116)상에는, SiNX로 이루어진 절연 보호막(117)이 제공된다.
이런 방법으로 얻어진 본 발명의 TFT 소자는, 종래의 건식 성막에 의해 형성된 게이트 배선을 사용한 TFT 소자와 일반적으로 같은 특성을 나타내어, 본 발명이 액티브 매트릭스 구동형 LCD에 적용될 수 있음이 확인되었다.
또한, 도 2에서는 소스 전극(115) 및 드레인 전극(116)을 A1로 형성한 예를 개시하였지만, 소스 전극이나 드레인 전극도 Ni나 Cu 등의 도금막에 의해 형성할 수도 있다. 이 경우, TFT 소자에 쓰이는 모든 금속배선을 습식 성막 기술에 의해 형성하게 된다. 모든 금속배선을 습식 성막 기술에 의해 형성하면, 저렴하면서 소비 전력이 적은 제조 공정으로 TFT를 제조할 수 있다.
또한 도 2에서는, 게이트 전극(106)이 아래쪽에 있는 역스태거 구조(바텀 게이트구조)의 TFT를 나타내지만, 게이트 전극이 윗쪽에 있는 스태거 구조(탑 게이트구조)의 TFT에 적용할 수도 있다.
[실시예 2]
실시예 2는, 실시예 1에서 설명한 금속배선과 같은 구조의 배선을 얻기 위한 다른 제조방법이다.
도 3a∼도 3f는, 각각 실시예 2의 제 1 공정∼제 6 공정을 나타내고 있다. 도 3a∼도 3c에 나타낸 실시예 2의 제 1 공정∼제 3 공정은, 도 1a∼도 1c에 나타나는 실시예 1의 제 1 공정∼제 3 공정과 동일하다.
즉, 도 3a에 나타낸 제 1 공정에서는, 절연기판인 유리기판(11)상에, 기초 금속막으로서 유리와의 밀착성이 우수한 니켈막(12)을 무전해 도금에 의해 형성하며, 도 3b에 나타낸 제 2 공정에서는, 배선 부분에 해당하여 상기 Ni막(12)상에 포토레지스트막(20)이 형성된다. 도 3c에 나타낸 제 3 공정에서는, 포토레지스트막(20)의 개구부분 즉 노출된 Ni막(12) 상에 무전해 치환 도금으로 인해 귀금속막인 Au막(13)이 형성된다. 실시예 1과 같이 니켈막(12)의 두께는 0.15∼0.3 μm이고, Au막(13)의 두께는 0.03∼0.1 μm로 한다. 이 때, 니켈막(12)과 Au막(13)의 적층막의 시트 저항치는, 1Ω 이하 이다.
도 3d에 나타낸 제 4 공정에서는, 배선 형상에 패턴 형성된 Au막(13)상에, 배선의 저저항화를 목적으로 Cu의 전해 도금을 실시한다. 이 때, 노출되어 있는 것은, 포토레지스트막(20)의 개구부분에 형성된 Au막(13)뿐이기 때문에, 노출된 Au막(13)상에만 Cu의 전해 도금이 가능해진다. 이 Cu막(14)의 두께는, 통전시간을 조절함에 의해, 임의로 설정할 수 있다. 즉, 요구되는 배선의 시트저항이 얻어지도록 Cu막(14)의 막 두께를 제어할 수 있다. 또, 이 때, Ni막(12)과 Au막(13)의 적층막은, Au막(13)이 존재하기 때문에, 시트 저항치가 1Ω이하로 된다. 따라서, 유리기판(11)의 면내의 전류밀도 분포를 비교적 균일하게 할 수 있게 되어, 50 ㎝정도의 정방형 절연기판에서도, Cu막(14)의 두께의 변화량을 30% 정도로 제한할 수 있다.
또, 본 공정의 Cu막(14)은, 무전해 도금에 의해서도 Au막(13)상에 선택적으로 형성될 수 있지만, 일반적으로 전해 도금막이 치밀한 막질로 저저항인 막이 형성될 수 있기 때문에, 전해 도금을 채용하였다. 또, 전해도금으로 할지, 무전해 도금으로 할지에 대해서는, 요구되는 성능에 따라 선택할 수 있다.
전해 도금으로 성막되는 금속 재료로서는, 동 이외에, 니켈, 주석, 금, 은, 크롬, 팔라듐, 로듐, 주석-납 등을 들 수 있다.
액티브 매트릭스 구동형 LCD 에 대한 금속배선의 경우는, 재료비용, 저항치, 일렉트로마이그레이션의 내성 등의 관점에서, Cu의 전해 도금 또는 무전해 도금이 알맞고, 0.2∼0.5 μm의 두께로 Cu막을 형성하여 배선에 사용하면, 충분히 저저항인 배선으로 된다.
이어서, 도 3e에 나타낸 제 5 공정에서는, 도 3d의 포토레지스트막(20)을 알칼리수용액, 아세톤 등의 케톤류, 벤젠 등의 방향족류, 이소프로필 알콜 등의 알콜류 등에 의해 제거한다. 이 때, Ni막(12)이 박리하지 않을 정도의 강도로 초음파 세정을 병용하면, 포토레지스트막(20)의 제거를 효과적으로 할 수 있다.
그 후, 도 3f에 나타나는 제 6 공정에서는, Cu막(14)을 마스크로 이용하여 Ni막(12)을 에칭에 의해 제거함으로써, 유리기판(11)상에 Ni막(12)과 Au막(13)과 Cu막(14)의 적층구조의 배선 패턴이 형성된다.
이 때, 상층의 Cu막(14)과 Ni막(12)에 에칭의 선택성을 갖는 에칭액, 즉, Cu막(14)에 대하여 에칭 효과가 낮은 Ni막(12)에 대하여 에칭효과가 큰 에칭액을 이용함으로써, Cu막(14)을 마스크로 이용하여 Ni막(12)만 제거하는 것이 가능하게 된다. 예컨대, 에칭액으로서, Cu를 거의 에칭하지 않는 시판의 Ni 박리제 등을 쓰면 된다. 또, 귀금속인 Au막(13)은 지극히 에칭되기 어렵기 때문에, Ni막(12)만 제거하는 데는 지장이 없다.
[실시예 3]
실시예 3는, 실시예 1에서 설명한 금속배선과 같은 구조의 배선을 얻기 위한 다른 방법이다.
도 5a∼ 도 5f는, 각각 실시예 3의 제 1 공정∼제 6 공정을 나타내고 있다.
즉, 도 5a에 나타낸 제 1 공정에서는, 절연기판인 유리기판(31)상에, 기초 금속막으로서의 유리와 밀착성이 우수한 니켈막(32)을 무전해 도금에 의해 형성한다. 무전해 Ni 도금방법, Ni막 두께 등은 상기된 실시예 1과 마찬가지이다. 도 5b에 나타내는 제 2 공정에서는, 배선 부분에 대응하게 상기 Ni막(32)상에 포토레지스트막(30)이 형성된다. 포토레지스트막(30)의 형성방법은 상기된 실시예 1과 마찬가지이다. 단지, 본 실시예에서, 배선 부분에 해당하는 영역에 패턴화된 포토레지스트막(30)을 형성한다. 그리고, 도 5c에 나타낸 제 3 공정에서, 포토레지스트막(30)의 개구부분 즉 노출되어 있는 Ni막(32)을, Ni 에천트를 사용하여 에칭 제거한다. 계속해서 도 5d에 나타낸 제 4 공정에서 포토레지스트를 제거한다. 이 단계에서, 유리기판(31) 상에 Ni막(32)의 배선패턴이 형성된다.
도 5e에 나타낸 제 5 공정에서는, 배선 형상에 패턴 형성된 Ni막(32) 상에 무전해 치환도금에 의해 귀금속막인 Au막(33)이 형성된다. 이 때, 치환도금을 사용하기 때문에, Au막(33)은 Ni막(32)에서 존재하는 부분만 선택적으로 석출한다. 또한, 실시예 1과 같이 Ni막(32)의 두께는 0.15∼0.3 μm이고, Au막(33)의 두께는 0.03∼0.1 μm로 한다. 이 때, Ni막(32)과 Au막(33)의 적층막의 시트 저항치는 1Ω 이하로 된다.
도 5f에 나타낸 제 6 공정에서는, 배선 형상에 패턴 형성된 Au막(33)상에, 배선의 저저항화를 목적으로 Cu의 전해도금을 실시한다. 이 때, 이미 배선 형상에 패턴 형성된 Au/Ni 막상에 전해도금을 하기 때문에, Au/Ni 막상에서만 Cu막(34)이 석출한다. 이 Cu막(34)의 두께는, 통전시간을 조절함에 의해, 임의로 설정할 수 있다. 즉, 요구되는 배선의 시트저항이 얻어지도록 Cu막(34)의 막 두께를 제어할 수 있다.
또한, 본 공정의 Cu막(34)은, 무전해 도금에 의해서도 Au막(33)상에 선택적으로 형성할 수 있지만, 일반적으로 전해 도금이 조밀한 막질로 저저항의 막이 형성될 수 있기 때문에, 전해 도금을 채용하였다. 한편, 무전해 도금의 경우, 배선에전류를 흘리지 않고 도금할 수 있기 때문에, 기판 면적이 커지더라도 균일한 막 두께로 도금할 수 있고, 또한, 섬상으로 독립되어 있는 배선패턴에 대해서도 도금 할 수 있는 장점이 있다. 이들의 특징을 고려하여, 전해 도금으로 할지, 무전해 도금으로 할지는, 요구되는 성능에 따라 선택하면 된다.
그리고, 이 실시예 3의 금속배선의 제조 방법은, 실시예 1과 같은 상기한 작용을 얻을 수 있다.
[실시예 4]
실시예 4는, 실시예 1에서 설명한 금속배선과 같은 구조의 배선을 얻기 위한 다른 방법이다.
도 6a∼도 6f는, 각각 실시예 4의 제 1 공정∼제 6 공정을 나타내고 있다.
도 6a에 나타낸 제 1 공정에서는, 절연기판인 유리기판(41)상에, 도금 촉매 전구체(40)을 도포 형성한다. 도금 촉매 전구체(40)로는, 예컨대, 촉매가 되는 금속, 그 화합물, 이온, 콜로이드 등을 함유하는 감광성 재료를 이용할 수 있다. 도 6b에 나타낸 제 2 공정에서는, 상기 도금 촉매 전구체(40)에 대하여, 자외선 등의 빛을 배선 형상에 대응하는 패턴으로 노광 한다. 이 노광에 의해, 도금 촉매 전구체(40)가 화학 반응을 일으켜, 노광된 영역에서만 도금 촉매가 석출된다. 그리고 도 6c에 나타낸 제 3 공정에서, 비노광 영역의 도금 촉매 전구체(40)를 제거한다.
상기 제 1∼제 3 공정을 구체적으로 설명한다. 도금 촉매 전구체(40)로는, 팔라듐 아세틸아세토나토를 클로로포름 등의 유기 용제에 용해한 것을 이용한다. 이 감광성 촉매액을, 스핀법 등으로 유리기판(41)상에 도포한다(제 1 공정). 그리고, 포토마스크를 통해 자외선을 조사하면, 노광된 영역에서만, 기재상에 금속 Pd가 석출된다(제 2 공정). 그 후, 현상 공정에서, 노광되지 않은 영역의 감광막이 클로로포름 등의 유기 용제에 씻기고, 그에 의해, 남겨진 Pd의 패턴이 형성될 수 있다(제 3 공정). 이 대신에, 옥살산 제2철과 염화 팔라듐을 수산화 칼륨 용액에 용해한 감광성 촉매액이나, 옥살산 제2철 또는 옥살산 루데늄같은 옥살산염과 염화 팔라듐과 암모니아수를 포함하는 감광성 촉매액을 사용하는 것도 가능하다. 이 경우, 감광성 촉매액의 기판상에 균일한 도포를 용이하게 할 수 있도록, 예컨대, 폴리비닐알콜과 같은 친수성 바인더 등을 상기 감광성 촉매액에 첨가하는 것도 효과적이다. 또한, 자외선 조사에 의한 Ag이온의 환원반응을 이용하여 Ag를 선택적으로 석출시키는 방법도 있다. 또한, 포토레지스트 등의 감광성 수지의 촉매가 되는 금속, 그 화합물, 이온, 콜로이드 등을 분산시킨 재료를 사용하여, 도포-노광-현상공정에서 패턴 형성하는 방법도 있다.
계속해서, 도 6d에 나타낸 제 4 공정에서는, 유리기판상의 도금 촉매가 존재하는 영역에 기초 금속막으로서 니켈막(42)이 무전해 도금에 의해 형성된다. Ni 도금은 도금 촉매의 패턴에 대응하여 선택적으로 배선 형상에 성막할 수 있다.
도 6e에 나타낸 제 5 공정에서는, 배선 형상에 패턴 형성된 Ni막(42)상에 무전해 치환 도금에 의해 귀금속막인 Au막(43)이 형성된다. 이 때, 치환 도금을 사용하기 때문에, Au막(43)은 Ni막(42)이 존재하는 부분에서만 선택적으로 석출된다. 또한, 실시예 1과 같이 Ni막(42)의 두께는 0.15∼0.3 μm이고, Au막(43)의 두께는 0.03∼0.1 μm로 한다. 이 때, Ni막(42)과 Au막(43)의 적층막의 시트 저항치는 1Ω 이하이다.
도 6f에 나타낸 제 6 공정에서는, 배선 형상에 패턴 형성된 Au막(43)상에, 배선의 저저항화를 목적으로 Cu의 전해도금을 실시한다. 이 때, 이미 배선 형상에 패턴 형성된 Au/Ni막 상에 전해 도금을 하기 때문에, Au/Ni막 상에서만 Cu막(44)이 석출된다. 이 Cu막(44)의 두께는, 통전시간을 조절함에 의해, 임의로 설정할 수 있다. 즉, 요구 되는 배선의 시트 저항이 얻어지도록 Cu막(44)의 막 두께를 제어할 수 있다.
또한, 본 공정의 Cu막(44)은, 무전해 도금에 의해서도 Au막(43)상에 선택적으로 형성할 수 있지만, 일반적으로 전해 도금이 치밀한 막질로 저저항인 막을 형성할 수 있기 때문에, 전해도금을 채택하였다. 한편, 무전해 도금의 경우, 배선에 전류를 흘리지 않고 도금할 수 있기 때문에, 기판면적이 커지더라도 균일한 막 두께로 도금할 수 있고, 또한 섬 상으로 독립되어 있는 배선 패턴에 대해서도 도금할 수 있는 장점이 있다. 이들의 특징을 고려하여, 전해 도금으로 할지, 무전해 도금으로 할지는, 요구되는 성능에 따라 선택할 수 있다.
그리고, 이 실시예 4의 금속배선의 제조 방법은, 실시예 1과 같은 상기한 작용을 얻을 수 있음과 동시에, 금속막의 에칭 공정이 불필요하기 때문에, 더욱 간단하게 금속배선을 제조하는 것이 가능하다.
그리고, 이 실시예 2의 금속배선의 제조 방법은, 일 실시예와 같은 상기한 작용 효과를 얻을 수 있다.
[실시예 5]
실시예 5의 금속배선의 제조방법은, 실시예 1∼실시예 4에서 얻어진 기초금속막(Ni막)과 귀금속막(Au막)과 금속막(Cu막)의 적층구조를 갖는 금속배선의 금속막 표면에, 전해 또는 무전해 도금에 의해 표면 금속막을 형성하는 공정을 추가하는 것이 특징이다. 이에 의해, 표면 금속막은, 금속막이 직접 대기에 노출됨을 방지하여, 금속막의 보호층으로서 산화를 방지할 수 있다.
예컨대, 실시예 1∼실시예 4와 같이 하여 Ni막(22)과 Au막(23)과 Cu막(24)의 적층구조의 금속배선을 절연기판(21)상에 형성하여, 이 금속배선이 형성된 절연기판(21)을, 무전해 도금용 촉매를 함유하는 수용액에 침적시킨 후, 무전해 도금액에 침적시킨다. 이로써, Cu막(24)상에서만 촉매가 치환되여, 도 4에 나타낸 바와 같이, 그 부분에만 선택적으로 금속이 석출하여 표면 금속막인 Ni막(25)이나 Au막(26)이 형성된다. 이러한 표면 금속막은, 니켈이나 금 외에, 팔라듐, 크롬 등의 표면 금속막도 형성할 수 있다.
본 공정의 표면 금속막의 형성은, 특히 금속막에 Cu를 쓴 경우에 특히 효과가 있다. 왜냐하면, Cu는 산화하기 쉬워서, 위에서부터 막 내부까지 완전히 산화하여 버리지만, 상기 표면 금속막은 산소 차단막의 역할을 다 할 수 있기 때문이다. 또, 금속막에 Cu를 쓴 경우에라도, Cu를 성막후, 즉시 표면을 유기막으로 코팅하고, 다음 공정 직전에 상기 유기막을 제거하는 공정을 부가하거나, 디바이스의 구조상, Cu를 성막후, 즉시 표면 SiNX 등의 비산화물로 금속막을 덮어 버리는 등의 방법으로, 표면 금속막이 없더라도 금속막의 산화를 막을 수 있다.
[실시예 6]
본 발명의 금속배선의 제조방법은, 절연기판에 형성된 투명 전극상에 금속배선을 형성하는 것도 가능하다.
예컨대, 실시예 1∼실시예 3의 제 1 공정에서, 우선, 절연기판상에 소정의 패턴으로 형성되어 있는 투명전극에 무전해 도금에 의해 선택적으로 기초 금속막을 형성한다. 투명전극은, 산화 인듐주석(ITO), 산화주석(SnO2)등의 투명 도전물질에 의해 형성된 투명전극이다.
무전해 도금에 의한 투명 전극상에서의 기초 금속막의 형성 예를 들면, 우선, 수산화 나트륨 등에 의한 알칼리 세정(초음파 세정 병용), 탈지 처리(초음파 세정 병용)를 행하고 물로 씻어낸 후, 불화물 함유 수용액에 침적시켜 투명전극 표면의 조화 처리를 하여, 물로 씻어낸 후, 염화 팔라듐 용액에 침적시키고 pH를 5∼8.5정도로 조정하여 활성화 처리를 행하고 물로 씻어낸다. 이로써, 투명전극상에서만 선택적으로 무전해 도금의 촉매가 되는 팔라듐 핵이 석출된다.
그 후, 무전해 도금액에 침적시켜 금속을 석출시킴으로써, 기초 금속막이 형성된다. 기초 금속막으로는, 투명전극의 재료인 산화인듐주석(ITO)과 밀착성이 좋은 Ni가 바람직하다.
상기한 바와 같이 투명전극을 갖는 절연기판 상에 실시예 1∼실시예 3까지 설명된 금속배선을 형성함으로써, 실시예 1∼실시예 3에서 설명된 효과에 추가하여 투명전극상의 일부분에만 금속배선을 배치해서, 투명전극의 저저항화를 달성할 수 있다. 따라서, 패시브 매트릭스 구동형의 LCD나, 플라즈마 표시장치, EL 표시장치 등에서, 투명전극의 저저항화를 달성할 때 효과적이다. 또한, 필요에 따라 실시예 5와 같이 표면 금속막을 부가하는 것도 물론 가능하다.
본 발명은, 특히, 배선의 저저항화를 위해서 Cu의 사용이 요구되는 경우나, 건식 성막에 대신한 습식 성막에 의한 배선 형성이 요구되는 경우에 특히 더 효과적이다.
또, 본 발명의 실시예에서는, 평판 디스플레이용의 금속배선의 제조방법에 한정하여 설명하였지만, 이것으로 한정되지 않고, 다른 분야의 금속배선의 제조방법에 널리 응용할 수 있다. 예컨대, 액티브 매트릭스 기판을 사용한 평판형의 X-ray 촬상장치 등에도 응용할 수 있다.
본 발명은 이상과 같이 기재되어 있지만, 본 발명은 여러가지 방법으로 변화시켜 얻어질 수 있음은 명백하다. 이러한 변화들은 본 발명의 정신과 범위로부터 일탈되는 것으로 간주되지 않고, 당 업자들에게는 분명한 바와 같이 이러한 모든 변경들은 이하의 특허청구의 범위내에 포함되는 것으로 이해되어야 한다.

Claims (26)

  1. 절연기판상에 무전해 도금에 의해 기초 금속막을 성막하는 제 1 공정,
    상기 기초금속막 상에 소정의 패턴으로 레지스트를 형성하는 제 2 공정,
    상기 기초 금속막이 노출된 레지스트 비형성 영역에 무전해 도금에 의해 귀금속막을 성막하는 제 3 공정,
    상기 레지스트를 제거하는 제 4 공정,
    상기 레지스트의 제거에 의해 노출된 기초 금속막을 에칭으로 제거하는 제 5 공정 및,
    상기 귀금속막 상에 선택적으로 전해 또는 무전해 도금에 의해 금속막을 형성하는 제 6 공정을 포함하는 것을 특징으로 하는 금속배선의 제조방법.
  2. 절연기판상에 무전해 도금에 의해 기초 금속막을 성막하는 제 1 공정,
    상기 기초 금속막 상에 소정의 패턴으로 레지스트를 형성하는 제 2 공정,
    상기 기초 금속막이 노출되어 있는 레지스트 비형성 영역에 무전해 도금에 의해 귀금속막을 성막하는 제 3 공정,
    상기 귀금속막상에 선택적으로 전해 또는 무전해 도금에 의해 금속막을 형성하는 제 4 공정,
    상기 레지스트를 제거하는 제 5 공정 및,
    상기 레지스트의 제거에 의해 노출된 기초 금속막을 에칭으로 제거하는 제 6공정을 포함하는 것을 특징으로 하는 금속배선의 제조방법.
  3. 절연기판상에 무전해 도금에 의해 기초 금속막을 성막하는 제 1 공정,
    상기 기초 금속막상에 소정의 패턴으로 레지스트를 형성하는 제 2 공정,
    상기 레지스트의 비형성 영역에 존재하는 상기 기초 금속막을 에칭으로 제거하는 제 3 공정,
    상기 레지스트를 제거하는 제 4 공정,
    상기 레지스트의 제거에 의해서 노출된 기초 금속막상에 선택적으로 무전해 도금에 의해 귀금속막을 성막하는 제 5 공정 및,
    상기 귀금속막상에 선택적으로 전해 또는 무전해 도금에 의해 금속막을 형성하는 제 6 공정을 포함하는 것을 특징으로 하는 금속배선의 제조방법.
  4. 절연기판상에 도금 촉매 전구체를 도포 형성하는 제 1 공정,
    상기 도금 촉매 전구체에 소정의 패턴으로 노광을 하여, 상기 소정의 패턴에 도금 촉매를 형성하는 제 2 공정,
    상기 전구체의 비노광 영역의 도금 촉매 전구체를 제거하는 제 3 공정,
    상기 패턴 형성된 도금 촉매상에 선택적으로 무전해 도금에 의해 기초 금속막을 성막하는 제 4 공정,
    상기 기초 금속막상에 선택적으로 무전해 도금에 의해 귀금속막을 성막하는 제 5 공정 및,
    상기 귀금속막상에 선택적으로 전해 또는 무전해 도금에 의해 금속막을 형성하는 제 6 공정을 포함하는 것을 특징으로 하는 금속배선의 제조방법.
  5. 제 1 항에 있어서, 상기 제 3 공정에서의 귀금속막의 무전해 도금은, 상기 제 1 공정에서 성막된 기초 금속막의 표면을 귀금속막으로 치환하는 치환 도금인 것을 특징으로 하는 금속배선의 제조방법.
  6. 제 2 항에 있어서, 상기 제 3 공정에서의 귀금속막의 무전해 도금은, 상기 제 1 공정에서 성막된 기초 금속막의 표면을 귀금속막으로 치환하는 치환 도금인 것을 특징으로 하는 금속배선의 제조방법.
  7. 제 1 항에 있어서, 상기 기초 금속막을 에칭으로 제거하는 상기 제 5 공정에서, 상기 제 3 공정에서 성막된 귀금속막을 에칭 마스크로서 사용하는 것을 특징으로 하는 금속배선의 제조방법.
  8. 제 2 항에 있어서, 상기 기초 금속막을 에칭으로 제거하는 상기 제 6 공정에서, 상기 제 4 공정에서 성막된 금속막을 에칭 마스크로서 사용하는 것을 특징으로 하는 금속배선의 제조방법.
  9. 제 3 항에 있어서, 상기 제 5 공정에서의 귀금속막의 무전해 도금은, 상기제 1 공정 또는 제 4 공정에서 성막된 기초 금속막의 표면을 귀금속막으로 치환하는 치환 도금인 것을 특징으로 하는 금속배선의 제조방법.
  10. 제 4 항에 있어서, 상기 제 5 공정에서의 귀금속막의 무전해 도금은, 상기 제 1 공정 또는 제 4 공정에서 성막된 기초 금속막으로 표면을 귀금속막에 치환하는 치환 도금인 것을 특징으로 하는 금속배선의 제조방법.
  11. 제 1 항에 있어서, 상기 제 1 공정내지 제 6 공정에 더하여, 상기 금속막상에 표면 금속막을 형성하는 제 7 공정을 더 포함하는 것을 특징으로 하는 금속배선의 제조방법.
  12. 제 2 항에 있어서, 상기 제 1 공정내지 제 6 공정에 더하여, 상기 금속막상에 표면 금속막을 형성하는 제 7 공정을 더 포함하는 것을 특징으로 하는 금속배선의 제조방법
  13. 제 3 항에 있어서, 상기 제 1 공정내지 제 6 공정에 더하여, 상기 금속막상에 표면 금속막을 형성하는 제 7 공정을 더 포함하는 것을 특징으로 하는 금속배선의 제조방법.
  14. 제 4 항에 있어서, 상기 제 1 공정내지 제 6 공정에 더하여, 상기 금속막상에 표면 금속막을 형성하는 제 7 공정을 더 포함하는 것을 특징으로 하는 금속배선의 제조방법.
  15. 제 1 항에 있어서, 상기 기초 금속막을 니켈로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
  16. 제 2 항에 있어서, 상기 기초 금속막을 니켈로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
  17. 제 3 항에 있어서, 상기 기초 금속막을 니켈로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
  18. 제 4 항에 있어서, 상기 기초 금속막을 니켈로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
  19. 제 1 항에 있어서, 상기 귀금속막을 금으로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
  20. 제 2 항에 있어서, 상기 귀금속막을 금으로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
  21. 제 3 항에 있어서, 상기 귀금속막을 금으로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
  22. 제 4 항에 있어서, 상기 귀금속막을 금으로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
  23. 제 1 항에 있어서, 상기 금속막을 동으로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
  24. 제 2 항에 있어서, 상기 금속막을 동으로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
  25. 제 3 항에 있어서, 상기 금속막을 동으로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
  26. 제 4 항에 있어서, 상기 금속막을 동으로 형성하는 것을 특징으로 하는 금속배선의 제조방법.
KR10-2000-0019274A 1999-04-13 2000-04-12 금속배선의 제조방법 KR100371298B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP10514299 1999-04-13
JP11-105142 1999-04-13
JP2000007788A JP2000357671A (ja) 1999-04-13 2000-01-17 金属配線の製造方法
JP2000-007788 2000-01-17

Publications (2)

Publication Number Publication Date
KR20000071668A KR20000071668A (ko) 2000-11-25
KR100371298B1 true KR100371298B1 (ko) 2003-02-06

Family

ID=26445485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0019274A KR100371298B1 (ko) 1999-04-13 2000-04-12 금속배선의 제조방법

Country Status (4)

Country Link
US (2) US6413845B1 (ko)
JP (1) JP2000357671A (ko)
KR (1) KR100371298B1 (ko)
TW (1) TW459295B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6732643B2 (en) * 2001-11-07 2004-05-11 Lg. Philips Lcd Co., Ltd. Method for forming pattern using printing process
US20050148174A1 (en) * 2002-05-06 2005-07-07 Infineon Technologies Ag Contact-connection of nanotubes
US6867983B2 (en) * 2002-08-07 2005-03-15 Avery Dennison Corporation Radio frequency identification device and method
DE10241589B4 (de) * 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
JP4495428B2 (ja) * 2002-09-17 2010-07-07 株式会社 液晶先端技術開発センター 薄膜トランジスタの形成方法
TW200406829A (en) * 2002-09-17 2004-05-01 Adv Lcd Tech Dev Ct Co Ltd Interconnect, interconnect forming method, thin film transistor, and display device
US7094684B2 (en) 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
AU2003264515A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2004304167A (ja) 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
US6887776B2 (en) * 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition
JP4275644B2 (ja) * 2004-06-23 2009-06-10 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びに電子装置
US20060030149A1 (en) * 2004-08-06 2006-02-09 Steven Leith Depositing material on photosensitive material
US7396394B2 (en) * 2004-11-15 2008-07-08 Nippon Mining & Metals Co., Ltd. Electroless gold plating solution
US20090004372A1 (en) * 2005-07-13 2009-01-01 Akinobu Nasu Electroless Niwp Adhesion and Capping Layers for Tft Copper Gate Process
JP4404026B2 (ja) * 2005-07-26 2010-01-27 セイコーエプソン株式会社 エレクトロルミネッセンス装置の製造方法
JP4404027B2 (ja) * 2005-07-26 2010-01-27 セイコーエプソン株式会社 エレクトロルミネッセンス装置の製造方法
GB0518613D0 (en) * 2005-09-13 2005-10-19 Eastman Kodak Co Method of forming conductive tracks
JP2007129068A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 半導体装置とその製造方法、及びその製造に用いる基板
DE102006001253B4 (de) * 2005-12-30 2013-02-07 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
JP2007273261A (ja) * 2006-03-31 2007-10-18 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101244895B1 (ko) * 2006-04-06 2013-03-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
JP2009540585A (ja) * 2006-06-16 2009-11-19 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 銅相互接続層用の無電解ＮｉＰ接着及び／又はキャップ層
US7465597B2 (en) 2006-06-29 2008-12-16 Home Diagnostics, Inc. Method of manufacturing a diagnostic test strip
TWI335080B (en) * 2006-08-31 2010-12-21 Taiwan Tft Lcd Ass Method of fabricating of metal line by wet process
KR100785522B1 (ko) * 2006-10-13 2007-12-13 한국과학기술연구원 치환 도금법을 이용한 금속 구조체 및 탄소나노튜브제조방법
WO2008044803A1 (en) * 2006-10-13 2008-04-17 Korea Institute Of Science And Technology Method for manufacturing metal structure and carbon nano tube by using immersion plating
JP5048791B2 (ja) * 2007-03-15 2012-10-17 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード フラットパネルディスプレイの製造のための銅相互接続
GB2451497A (en) * 2007-07-31 2009-02-04 Renewable Energy Corp Asa Contact for solar cell
JP5261744B2 (ja) * 2007-11-20 2013-08-14 コニカミノルタ株式会社 有機ｔｆｔの製造方法、及び有機ｔｆｔ
CN101598843B (zh) * 2008-06-04 2013-07-03 鸿富锦精密工业（深圳）有限公司 模仁及其制作方法
JP2010040897A (ja) 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
JP2011097024A (ja) * 2009-09-29 2011-05-12 Jsr Corp 光半導体素子の製造方法、及び、光半導体素子保護層形成用組成物
JP2012151417A (ja) * 2011-01-21 2012-08-09 Japan Display Central Co Ltd 薄膜トランジスタ回路基板及びその製造方法
US9699914B2 (en) * 2014-10-20 2017-07-04 Averatek Corporation Patterning of electroless metals by selective deactivation of catalysts
KR102401724B1 (ko) * 2015-04-30 2022-05-25 삼성디스플레이 주식회사 미세 전극 형성 방법
TWI587540B (zh) * 2016-05-18 2017-06-11 茂迪股份有限公司 太陽能電池透明導電膜上實施電鍍製程的方法
US10699948B2 (en) * 2017-11-13 2020-06-30 Analog Devices Global Unlimited Company Plated metallization structures
US10615037B2 (en) * 2018-08-17 2020-04-07 International Business Machines Corporation Tone reversal during EUV pattern transfer using surface active layer assisted selective deposition

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669835A (en) * 1979-11-09 1981-06-11 Japan Electronic Ind Dev Assoc<Jeida> Method for forming thin film pattern
US5830533A (en) * 1991-05-28 1998-11-03 Microelectronics And Computer Technology Corporation Selective patterning of metallization on a dielectric substrate
US6125196A (en) * 1992-10-02 2000-09-26 Unisys Corporation Method for identifying suspect items in an out-of-balance transaction
US5437999A (en) * 1994-02-22 1995-08-01 Boehringer Mannheim Corporation Electrochemical sensor
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
US6215196B1 (en) 1997-06-30 2001-04-10 Formfactor, Inc. Electronic component with terminals and spring contact elements extending from areas which are remote from the terminals

Also Published As

Publication number Publication date
US6413845B1 (en) 2002-07-02
US20020127833A1 (en) 2002-09-12
KR20000071668A (ko) 2000-11-25
US6897135B2 (en) 2005-05-24
JP2000357671A (ja) 2000-12-26
TW459295B (en) 2001-10-11

Similar Documents

Publication Publication Date Title
KR100371298B1 (ko) 금속배선의 제조방법
KR100841170B1 (ko) 저저항 금속 배선 형성방법, 금속 배선 구조 및 이를이용하는 표시장치
EP2012350A2 (en) Method of forming metal pattern, patterned metal structure, and thin film transistor-liquid crystal displays using the same
KR100372839B1 (ko) 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판
JP2002348680A (ja) 金属膜パターンおよびその製造方法
KR100815376B1 (ko) 신규한 금속패턴 제조방법 및 이를 이용한 평판표시소자
US6518676B2 (en) Metal interconnections and active matrix substrate using the same
US7504199B2 (en) Method of forming metal pattern having low resistivity
TWI356457B (en) Method of forming low-resistance metal pattername
EP0083458B1 (en) Method of partially metallising electrically conductive non-metallic patterns
US7488570B2 (en) Method of forming metal pattern having low resistivity
US6802985B1 (en) Method for fabricating metal wirings
JP2003051463A (ja) 金属配線の製造方法およびその方法を用いた金属配線基板
US20020109798A1 (en) Pixellated devices such as active matrix liquid crystal displays
KR100333248B1 (ko) 박막트랜지스터 제조방법
KR20050028646A (ko) 다층 금속패턴 제조 방법 및 이를 이용한 평판 표시 소자
JP2005150642A (ja) 可撓性配線基板、可撓性配線基板の製造方法、電子デバイスおよび電子機器
KR20090058477A (ko) 구리 상호연결층을 위한 무전해 ＮｉＰ 접착 및/또는 캡핑층

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee