KR100785522B1 - 치환 도금법을 이용한 금속 구조체 및 탄소나노튜브제조방법 - Google Patents

치환 도금법을 이용한 금속 구조체 및 탄소나노튜브제조방법 Download PDF

Info

Publication number
KR100785522B1
KR100785522B1 KR1020060099611A KR20060099611A KR100785522B1 KR 100785522 B1 KR100785522 B1 KR 100785522B1 KR 1020060099611 A KR1020060099611 A KR 1020060099611A KR 20060099611 A KR20060099611 A KR 20060099611A KR 100785522 B1 KR100785522 B1 KR 100785522B1
Authority
KR
South Korea
Prior art keywords
metal layer
metal
etching
photoresist
substitution
Prior art date
Application number
KR1020060099611A
Other languages
English (en)
Inventor
이병철
문성욱
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020060099611A priority Critical patent/KR100785522B1/ko
Application granted granted Critical
Publication of KR100785522B1 publication Critical patent/KR100785522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Micromachines (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

치환 도금법을 이용한 금속 구조체 및 탄소나노튜브 제조방법이 제공된다.
본 발명은, 기판상에 제1 금속층을 형성하는 공정; 상기 제1 금속층 소정의 위치에, 제1 금속층의 상부에서 하부로 적어도 그 제1 금속의 일부를 제2 금속으로 치환 도금함으로써 제2 금속층을 형성하는 공정; 및 상기 제1 금속층 및 제2 금속층 중 선택된 하나를 에칭하는 공정;을 포함하는 금속구조체 제조방법에 관한 것이다.
치환 도금, 금속 구조체, 나노 와이어, 탄소 나노튜브

Description

치환 도금법을 이용한 금속 구조체 및 탄소나노튜브 제조방법{Method for manufacturing metal structure and carbon nano tube by using immersion plating}
도 1은 종래의 금속 패턴을 형성하는 공정개략도로서,
(a)는 metal etching법을,
(b)는 lift off 공정을,
(c)는 laser & electroless plating공정, 그리고
(d)는 laser & electroless plating공정을 한 전자현미경(SEM) 사진을 나 타낸다.
도 2는 본 발명의 일실시예에 따른 치환도금후 선택적 에칭공정을 이용하여 금속 구조체를 제조함을 나타내는 공정 개략도이다.
도 3은 본 발명의 다른 실시예에 따른 치환도금후 선택적 에칭공정을 이용하여 금속 구조체를 제조함을 나타내는 공정 개략도이다.
도 4는 본 발명의 치환 도금 후 선택적 에칭공정을 이용하여 제조된 금속패턴에 대한 전자현미경(SEM) 사진이다.
도 5는 본 발명의 또다른 실시예에 따른 치환도금후 선택적 에칭공정을 이용하여 나노 와이어 금속 구조체를 제조함을 나타내는 공정 개략도이다.
도 6은 본 발명의 또다른 실시예에 따른 치환도금후 선택적 에칭공정을 이용하여 나노 와이어 금속 구조체를 제조함을 나타내는 공정 개략도이다.
도 7은 본 발명의 또다른 실시예에 따른 치환도금후 선택적 에칭공정을 이용하여 3차원 금속 구조체를 제조함을 나타내는 공정 개략도이다.
도 8은 본 발명의 또다른 실시예에 따른 치환도금후 선택적 에칭공정을 이용하여 나노 팁 금속 구조체를 제조함을 나타내는 공정 개략도이다.
도 9는 본 발명의 또다른 실시예에 따른 치환도금후 선택적 에칭공정을 이용하여 금속 나노촉매 형성 후 탄소나노튜브를 제조함을 나타내는 공정 개략도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 기판 130 : 제1 금속층
150 : 제2 금속층
본 발명은 치환 도금공정을 이용한 금속 구조체 등의 제조 방법에 관한 것이다. 보다 상세하게는, 금속 필-오프 리소그래피를 통하여 다양한 형태의 금속 구조체를 형성하는 방법, 및 이러한 구조체를 이용하여 반도체 소자의 금속 배선, 인덕터, 캐패시터, 레조네이터, 트렌스튜서, 나노인프린팅을 위한 나노 스탬프 몰드, 나노와이어, 균일한 나노미터 높이를 가지는 3차원 격자 커플러(grating coupler), 양자점(quantum dot)을 포함하는 나노미터 크기의 구조물, MEMS 및 NEMS 구조물, 탄소나노튜브 제조를 위한 나노촉매 등을 제조하는 방법에 관한 것이다.
금속 구조체는 우수한 강도와 전기 전도성을 지니고 있으므로 반도체 금속 배선, 다양한 형태의 MEMS(Micro Electro Mechanical System) 구조체, NEMS(Nano Electro Mechanical System) 구조체 등으로 반도체 산업 및 센서 산업에 많은 응용이 되고 있다. 특히, 나노 미터 금속 구조체는 그 구조의 크기와 형태에 따라 전기적 및 열적 전도성, 그리고 기계적 특성이 달라지므로 나노전자공학, 광전자공학, 화학 및 생물학 센서 분야 기술에 많은 응용이 되고 있다.
이러한 금속 구조체를 제조하는 방법의 일례로 도 1(a)와 같은 Metal Etching법을 들 수 있다. 그런데 Metal Etching 방법은 금속의 강도로 인하여 건식 에칭이 매우 어려우며, 이에 따른 많은 제약이 따른다. 즉, 독성이 강한 가스를 건식 에칭 공정에 이용해야 하며, 또한 강한 에칭 조건에 의해서 다른 구조체도 에칭되는 문제점이 있다. 또한 습식 에칭을 통하여 금속을 에칭하게 되면, 도 1(a)에서와 같이, 측면이 수직적인 모양이 아닌 둥근 모양으로 에칭이 되며 수직적인 구조체를 얻을 수 없고, 아울러 에칭 시간의 영향으로 둥근 모양을 조절하기 매우 어렵다는 한계를 지니고 있어, 나노미터 단위의 구조체를 제조할 수 없다는 단점이 있다. 또한 금속 몰드에 3차원적인 단차를 주기 위해서는, 항상 둥근 모양의 단차 를 주어야 하며 그 단차를 정확한 높이, 정확한 모양으로 만들기가 매우 어려운 점이 있다.
다른 방법으로 도 1(b)와 같은 Lift Off 방법을 들 수 있다.
상기 방법은 포토레지스트를 몰드로 사용한 후 금속을 증착하는데, 후공정의 포토레지스트를 제거하는 과정에서 패턴이 같이 떨어져 나가는 문제, 증착된 금속이 매우 얇을 경우 패턴이 찢어지는 문제 및 측벽에 증착되어 있는 잔여 금속이 불규칙한 높이와 두께로 남아 있는 문제가 있다. 또한 나노미터의 금속 패턴을 위해서는 포토레지스트를 나노미터 단위의 몰드로 형성시켜야 하는 문제점도 있다. 더욱이, 상기 방법은 금속 몰드에 3차원적인 단차를 단일 공정으로는 만들 수 없으며 평탄화하는 데 한계가 있다.
또 다른 방법으로 도 1(c)와 같은 Laser & Electroless plating 방법이 있다. 상기 방법은 레이저의 조사되는 파장에 따라 금속의 폭이 결정되므로 나노미터의 단위로 레이저 파장을 줄이기 위해서는 부가적인 시설이 필요하고 이로 인해 공정비용이 높아지게 되는 단점이 있다. 또한 laser gun의 수에 따라 수율 차이가 나게 되어 고수율, 저가의 소자를 대량으로 얻기 위한 반도체 공정에는 부적합한 문제점이 있다. 또한 도 1(d)와 같이 무전해 도금으로 금속 패턴을 형성시키기 때문에 금속 시드(seed) 모양으로 단차가 매우 불규칙하게 만들어져 구조체로는 사용할 수 없는 문제점이 있다. 즉, 3차원적인 금속 구조체를 정확하게 제어해서 제조하기는 쉽지 않은 공정이다.
또 다른 Damascene 방법 또는 전기 도금법을 들 수 있다. 상기 방법들은 나노 구조를 형성하기 위해서는 나노미터 단위의 몰드를 형성시켜야 하므로 공정 단가가 매우 높아지게 되고, 아울러 나노미터 단위의 두께를 위한 전해도금을 해야 하므로 항상 전극이 연결되어야 하는 문제점도 있다. 또한 패턴의 크기에 따라 도금되는 두께가 달라져서 항상 CMP(Chemical Mechanical Polishing)를 해야 하므로 몰드의 강성에 제약적이고 추가적인 공정이 부가되므로 공정 단가가 높아지는 문제점이 있다.
따라서 본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 치환 도금공정 및 선택적 식각공정을 이용하여 금속 구조체 제조하는 방법을 제공함에 그 목적이 있다.
또한 본 발명은 상기 방법을 이용하여 탄소나노튜브 제조방법을 제공함을 그 목적으로 한다.
또한 본 발명은 상기 금속구조체를 이용하여 제조되는 반도체 소자, 커패시터, 레조네이터, 트렌스튜서, 나노인프린팅을 위한 나노 스탬프 몰드, 나노와이어, 균일한 나노미터 높이를 가지는 3차원 격자 커플러(grating coupler), 양자점(quantum dot)을 포함하는 나노미터 크기의 구조물, MEMS 및 NEMS 구조물을 제공함을 목적으로 한다.
이하, 본 발명을 설명한다.
본 발명은, 나노 몰드를 마련하고 그 마련된 몰드를 이용한 전기 도금 방법, 금속 lift off 방법, laser & electroless plating 방법 등으로 금속을 증착해가는 종래와 같은 bottom up 방식이 아니라, 통상의 방법으로 금속층을 형성한 후 에칭공정을 통하여 구조체를 제조하는 top down 방식의 금속 리소그래피 공정을 이용한다.
또한 본 발명의 top down 방식의 금속 필-오프 리소그래피 공정은 종래의 metal etching 방법을 통한 금속 에칭 방법과는 달리, 제 1 금속층을 형성하고, 이어, 제 2 금속을 치환 도금공정으로 형성한 후, 선택적으로 에칭함으로써 etch stop이 용이하게 조절되어 정확한 두께를 에칭할 수 있다.
이러한 본 발명에 따르면, 3차원 금속 구조체를 형성함에 공정의 제한이 없으므로 크기에 제한이 없으며, 이에 따라 종래 금속 리소그래피 방법으로는 그 제조가 불가능한 구조체도 광범위하게 제조할 수 있다.
따라서 제1 견지에 따른 본 발명은,
기판상에 제1 금속층을 형성하는 공정;
상기 제1 금속층 소정의 위치에, 제1 금속층의 상부에서 하부로 적어도 그 제1 금속의 일부를 제2 금속으로 치환 도금함으로써 제2 금속층을 형성하는 공정; 및
상기 제1 금속층 및 제2 금속층 중 선택된 하나를 에칭하는 공정;을 포함하는 금속구조체 제조방법에 관한 것이다.
또한 제2 견지에 따른 본 발명은,
기판상에 제1 금속층을 형성하는 공정;
상기 제1 금속층상에 포토레지스트를 도포한 후, 통상의 방법으로 노광, 현상함으로써 소정의 패턴을 형성하는 공정;
상기 패턴 형성으로 노출된 제1 금속층 중 적어도 일부를 제2 금속층으로 치환 도금한후, 상기 포토레지스트를 제거하는 공정; 및
상기 제1 금속층 및 제2 금속층 중 선택된 하나를 에칭하는 공정;을 포함하는 금속 구조체 제조방법에 관한 것이다.
또한 제3 견지에 따른 본 발명은,
기판상에 소정의 패턴을 갖는 3차원 마이크로미터 단위의 제1 금속층을 형성하는 공정;
상기 형성된 제1 금속층의 둘레를 따라 적어도 그 일부를 제2 금속층으로 치환 도금하는 공정; 및
상기 형성된 제2 금속층을 에칭함으로써 3차원 나노미터 단위의 제1 금속층을 형성하는 공정;을 포함하는 금속 구조체 제조방법에 관한 것이다.
또한 제4 견지에 따른 본 발명은,
기판상에 제1 금속층을 형성하는 공정;
상기 제1 금속층 상에 포토레지스트를 도포한 후, 통상의 노광, 현상공정을 통하여 포토레지스트 패턴을 형성하는 공정;
상기 패턴 형성을 통하여 노출된 제1 금속층을 에칭함으로써, 그 상부에 포토레지스트 도포된 3차원 마이크로미터 단위의 제1 금속층을 기판상에 형성하는 공정;
상기 제1 금속층의 측방 둘레를 따라 적어도 그 일부를 제2 금속층으로 치환 도금한 후, 상기 포토레지스트를 제거하는 공정; 및
상기 제1 금속층을 에칭함으로써 3차원 나노미터 단위의 제2 금속층을 형성하는 공정;을 포함하는 금속 구조체 제조방법에 관한 것이다.
또한 제5 견지에 따른 본 발명은,
기판상에 소정의 패턴을 갖는 제1 금속층을 형성하는 공정;
상기 제1 금속층 상부에 포토레지스트를 도포한 후, 상기 패턴을 갖는 제1 금속층의 적어도 일부가 노출되도록 상기 포토레지스트를 노광, 현상하는 공정;
상기 패턴 형성으로 노출된 제1 금속층 중 적어도 일부를 제2 금속층으로 치환 도금한후, 상기 포토레지스트를 제거하는 공정; 및
상기 제2 금속층을 에칭하는 공정;을 포함하는 3차원 형태의 금속 구조체 제조방법에 관한 것이다.
또한 제6 견지에 따른 본 발명은,
기판상에 제1 금속층을 형성하는 공정;
상기 제1 금속층상에 포토레지스트를 도포한 후, 통상의 방법으로 노광, 현상함으로써 소정의 패턴을 갖는 포토레지스트를 형성하는 공정;
상기 패턴 형성으로 노출된 제1 금속층을 등방성 에칭하는 공정;
상기 에칭처리된 제1 금속층의 적어도 일부를 제2 금속층으로 치환 도금한후, 상기 포토레지스트를 제거하는 공정; 및
상기 제2 금속층을 에칭함으로써 나노패턴을 갖는 금속 나노팁을 형성하는 공정;을 포함하는 금속 구조체 제조방법에 관한 것이다.
또한 제7 견지에 따른 본 발명은,
기판상에 소정의 패턴을 갖는 제1 금속 촉매를 형성하는 형성;
상기 형성된 제1 금속 촉매의 둘레를 따라 적어도 그 일부를 제2 금속층으로 치환 도금하는 공정;
상기 제2 금속층을 에칭함으로써 나노패턴을 갖는 제1 금속 촉매를 형성하는 공정; 및
상기 제1 금속 촉매로부터 탄소나노튜브를 성장시키는 공정;을 포함하는 탄소나노튜브 제조방법에 관한 것이다.
또한 본 발명에서 제 1 금속층 및 제2 금속층은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 1종 이상으로 조성됨이 바람직하다.
또한 본 발명에서는 상기 에칭용액으로 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 선택된 1종 이상의 금속이온을 포함하는 용액을 이용할 수 있다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 금속 구조체 제조공정을 나타내는 개략도이다.
도 2(a)에 나타난 바와 같이, 기판(110)상에 제1 금속층(130)을 형성한다. 본 발명은 상기 기판(110)의 조성 및 종류에 제한되는 것이 아니며, 다양한 기판재료를 이용할 수 있다.
또한 본 발명은 상기 제1 금속층(130)을 형성하는 구체적인 방법에 제한되는 것은 아니나, 전기 도금, 스퍼터링(sputtering), 이베퍼래이팅(evaporating), 화학기상증착법(CVD)법 중 선택된 1종의 방법을 이용함이 바람직하다.
또한 상기 제1 금속층(130)은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al 및 Pt 중 선택된 1종 이상의 금속 또는 합금으로 조성됨이 바람직하다.
그리고 본 발명에서는 상기 제1 금속층(130) 소정의 위치에, 제1 금속층(130)의 상부에서 하부로 적어도 그 제1 금속의 일부를 제2 금속으로 치환 도금함으로써 제2 금속층(150)을 형성한다.
즉, 도 2(b)와 같이, 제1 금속층(130) 소정의 위치에서, 상기 제1 금속층(130)의 적어도 일부에서 제2 금속층(150)으로 치환 도금한다. 이러한 치환도금은 상기 제 1 금속층(130)을 이루는 제1 금속을 제2 금속층(150)을 이루는 제2 금속으로 치환시키는 방법으로서, 제2 금속이 용해되어 있는 치환 도금용액에 포토레지스트등으로 패터닝되어 있는 제1 금속층(130)을 침적함으로써 용이하게 달성될 수 있다. 즉, 상기와 같은 침적시, 패터닝되어 있는 제 1 금속층(130)을 이루는 제1 금속이 치환 도금용액에 용해되어 있는 제2 금속보다 산화되는 성질이 커서 전자를 그 자리에 내놓고 제1 금속 이온으로 용해되고, 그 자리에 남아 있는 전자를 제2 속 이온이 받아 제2 금속으로 환원됨으로써 제2 금속층(150)이 형성될 수 있는 것이다. 이와 같은 제1 금속층(130)의 에칭 및 제2 금속층(150)의 형성 두께는 치환 도금액의 pH, 첨가제, 온도 및 시간 변수에 따라 결정된다.
또한 본 발명에서는 상기 치환 도금용액으로, Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 1종 이상의 금속이온을 포함하는 용액을 이용할 수 있다. 그리고 상기 용액은 산 또는 염기 용액일 수 있으며, 에칭제를 포함할 수 있다.
한편, 본 발명은 원자 단위로 치환을 해서 제2 금속층(150)이 형성되는 원리를 이용하므로, 제1 금속층(130)의 금속 결정성에 의해 제2 금속층(150)도 동일한 결정성을 갖는다. 즉, 통상의 방법으로 제1 금속층(130)을 단결정으로 제조하고, 이를 치환 도금용액을 통해서 치환 도금시키면 단결정의 제2 금속층(150)을 형성할 수 있으며, 마찬가지로 다결정의 제2 금속층(150)은 다결정의 제1 금속층(130)으로부터 얻어질 수 있다.
바람직하게는, 상기 치환도금후 그 적층체를 열처리하는 것이다. 이러한 열처리는 그 일예로 퍼니스(furnace)를 이용한 어닐링(annealing)으로 가능하며, 이에 의해 치환도금이 균일해지고 제2 금속층과 제1 금속층 간의 계면을 더 정확하게 구분지을 수 있다.
또한 본 발명은 상기 제1 금속층(130)의 패터닝을 위해 사용되는 재료에 제한되는 것이 아니다. 나노미터, 마이크로미터의 패턴을 형성하는 포토레지스트 몰드의 경우, 포토레지스트 재료에 국한되어지는 것이 아니라 폴리머, 금속, Si, SiO2, Ⅲ-Ⅳ 화합물 반도체, 쿼츠를 포함하는 반도체 소자를 제조하기 위한 모든 몰드가 사용 가능하다.
다음으로 본 발명에서는 도 2(c)와 같이, 상기 제1 금속층(130) 및 제2 금속층(150) 중 선택된 하나를 에칭함으로써 소정의 패턴을 갖는 금속구조체를 제조할 수 있다. 즉, 상기와 같이 치환 도금된 구조체로부터 포토레지스트 몰드를 제거한 후, 제1 금속층(130)과 제2 금속층(150)중 선택된 하나를 에칭할 수 있는 에칭용액에 구조체를 침적함으로써 소망하는 형태의 구조체를 형성할 수 있다.
본 발명에서는 상기 치환 도금공정과 에칭공정을 반복하여 수행함으로써 소망하는 두께, 바람직하게는 나노미터 두께의 제1 금속층(130) 또는 제2 금속층(150)을 효과적으로 구현할 수 있다.
도 3은 본 발명의 다른 실시예에 의한 금속 구조체 제조공정을 나타내는 개략도이다.
도 3(a)에 나타난 바와 같이, 기판(210)상에 제1 금속층(230)을 형성한다. 본 발명은 상기 기판(210)의 조성 및 종류에 제한되지 않으며, 상기 제1 금속층(230)을 형성하는 구체적인 방법에 제한되는 것은 아니나, 전기 도금, 스퍼터링(sputtering), 이베퍼래이팅(evaporating), 화학기상증착법(CVD)법 중 선택된 1종의 방법을 이용함이 바람직하다.
또한 상기 제1 금속층(230)은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al 및 Pt 중 선택된 1종 이상의 금속 또는 합금으로 조성됨이 바람직하다.
다음으로, 본 발명에서는 도 3(b)와 같이, 상기 제1 금속층(230)상에 포토레지스트를 도포한 후, 이를 통상의 방법으로 노광, 현상함으로써 소정의 패턴(250)을 형성한다. 이러한 포토레지스트는 소망하는 범위로 패턴을 형성함에 적합한 모든 재료를 포함하며, 본 발명은 포토레지스트 재료의 종류 및 그 성분에 제한되지 않는다. 또한 필요에 따라 상술한 바와 같은 다양한 몰드 재료를 이용할 수도 있다.
이어, 본 발명에서는 도 3(c)와 같이, 상기 패턴(250) 형성으로 노출된 제1 금속층(230) 중 적어도 일부를 제2 금속층(270)으로 치환 도금한다. 상술한 바와 같이, 이러한 치환 도금은 제2 금속층(270)을 이루는 제2 금속이 용해되어 있는 치환 도금용액에 포토레지스트로 패터닝되어 있는 제1 금속층(230)을 침적함으로써 용이하게 달성될 수 있다. 그리고 제1 금속층(230)의 에칭 및 제2 금속층(270)의 형성 두께는 치환 도금액의 pH, 첨가제, 온도 및 시간 변수에 따라 결정된다. 바람직하게는, 상술한 바와 같이, 상기 치환도금후 그 적층체를 열처리하는 것이다.
또한 본 발명에서는 상기 치환 도금용액으로, Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 및 이들 금속의 합금의 이온을 포함하는 용액, 산, 염기 용액을 이용함이 바람직하다.
후속하여 본 발명에서는 도 3(d)와 같이, 상기 형성된 포토레지스트 패턴(250)을 제거한다. 이러한 패터닝된 포토레지스트(250)는 그 일예로 아세톤 용액에 상기 구조체를 침적시키는 방법 등과 같은 통상의 방법을 이용할 수 있다.
그리고 본 발명에서는 도 3(e,e')와 같이, 상기 제1 금속층(230) 및 제2 금속층(270) 중 선택된 하나를 에칭한다. 즉, 도 3(e)는 제2 금속층(270)을 에칭할 수 있으마 제1 금속층(230)은 에칭 할 수 없는 선택적인 에칭용액에 도 3(d)의 구조체를 침적한 경우로서, 결과적으로 제2 금속층(270)만이 제거하여 제1 금속층(230)에 소망하는 두께, 바람직하게는 나노미터 크기의 음각을 형성시킬 수 있 다.
또한 도 3(e')는 제1 금속층(230)을 에칭할 수 있으나 제2 금속층(270)은 에칭할 수 없는 선택적인 에칭용액에 도 3(d)의 구조체를 침적한 경우로서, 결과적으로 제1 금속층(230)만이 제거되어 제2 금속층(270)의 구조체를 형성시킬 수 있는 것이다. 그리고 제2 금속층(270)의 조성 등은 상술한 바와 같다.
또한 본 발명에서는 상기와 같은 치환 도금과 에칭공정을 반복하게 되면 정확히 원하는 두께, 바람직하게는 나노미터 크기를 갖는 금속 구조체를 제조할 수 있다.
상술한 바와 같은 본 발명은 금속 구조체 제조공정은 반도체, MEMS 및 NEMS 소자 제조 공정에 바람직하게 적용될 수 있다.
한편, 도 4는 본 발명에 의한 Si기판상에 Ni 금속층을 형성한후, 그 Ni층 일부를 치환 도금공정으로 Au층으로 형성하고, 선택적 에칭공정을 이용하여 균일한 두께로 Au층을 에칭한 금속 구조체를 나타내는 전자현미경(SEM) 사진이다.
도 5는 본 발명의 다른 실시예에 의한 금속 구조체 제조공정을 나타내는 개략도이다.
도 5(a)와 같이, 본 발명에서는 기판(310)상에 소정의 패턴을 갖는 3차원 마이크로미터 단위의 제1 금속층(330)을 형성한다. 이러한 마이크로 미터 단위의 제1 금속층(330) 패턴은 통상의 liftoff 방법을 통하여 효과적으로 형성될 수 있으며, 본 발명은 이에 구체적으로 제한되지 않으며 다양한 방법을 이용할 수 있다. 그리고 상기 기판(310)의 종류, 제1 금속층(330)의 조성 및 형성방법 등에 관한 설명은 상술한 바와 같다.
이어, 본 발명에서는 도 5(b)와 같이, 상기 형성된 제1 금속층(330)의 둘레를 따라 적어도 그 일부를 제2 금속층(350)으로 치환 도금한다. 이러한 치환 도금방법 및 치환 도금용액, 제2 금속층의 조성 등에 관한 설명은 상술한 바와 같으며, 형성된 제2 금속층(350)의 두께는 치환 도금액의 pH, 첨가제, 온도 및 시간에 따라 달라질 수 있다. 바람직하게는, 상술한 바와 같이, 상기 치환 도금후 그 적층체를 열처리하는 것이다.
그리고 도 5(c)와 같이, 상기 형성된 제2 금속층(350)을 에칭함으로써 3차원 나노미터 단위의 제1 금속층(330)을 형성한다. 즉, 제2 금속층(350)만을 선택적으로 에칭하는 에칭용액에 도 5(b)의 구조체를 침적함으로써 소망하는 크기의 패턴을 갖는 금속 구조체를 제조할 수 있다.
또한 본 발명에서는 도 5(b)와 도 5(c)의 공정을 적정횟수로 반복함으로써 원하는 나노미터 크기의 구조체를 기판상에 형성시킬 수 있으며, 이러한 금속 구조체는 금속 나노와이어 등의 제조에 효과적으로 이용될 수 있다.
나아가, 본 발명에서는 상기와 같이 기판(310)상에 형성된 나노미터 크기의 금속 구조체를 마스크로 이용해서, 기판(310)을 RIE와 같은 방법으로 에칭함으로써 나노미터 패턴을 갖는 기판(310)을 또한 제조할 수 있다. 이와 같은 방법을 적용하면, 기판(310)의 종류에 관계없이 제1 금속층(330)을 형성시킬 수 있는 곳이라면, 치환도금 후 선택적 에칭공정을 이용한 상술한 금속 필-오프 리소그래피의 방법을 통하여 제1 금속층(330)을 마스크로 사용해서 원하는 나노미터 패턴을 갖는 기판을 제공할 수 있다.
도 6은 본 발명의 또다른 실시예에 의한 금속 구조체 제조공정을 나타내는 개략도이다.
도 6(a)와 같이, 본 발명에서는 기판(410)상에 제1 금속층(430)을 형성한다. 상기 기판(410)의 종류, 제1 금속층(430)의 조성 및 형성방법 등에 관한 설명은 상술한 바와 같다.
이어, 도 6(b)와 같이, 상기 제1 금속층(430)이 형성된 기판(410) 상부에 포토레지스트를 도포한다. 그리고 통상의 노광, 현상공정을 통하여 상기 제1 금속층(430) 상부에 포토레지스트 패턴(450)을 형성한다. 상기 포토레지스트는 소망하는 범위로 패턴을 형성함에 적합한 모든 재료를 포함하며, 본 발명은 포토레지스트 재료의 종류 및 그 성분에 제한되지 않는다. 또한 필요에 따라 상술한 바와 같은 다양한 몰드 재료를 이용할 수도 있다.
다음으로, 본 발명에서는 도 6(c)와 같이, 상기 패턴 형성을 통하여 노출된 제1 금속층(430)을 에칭함으로써, 그 상부에 포토레지스트 도포된 3차원 마이크로 미터 단위의 제1 금속층(430)을 기판(410)상에 형성한다. 이러한 에칭방법으로서 통상의 메탈 에칭법을 이용할 수 있다.
이어, 본 발명에서는 도 6(d)와 같이, 그 상부에 포토레지터 패턴(450)이 형성된 제1 금속층(430)의 측방 둘레를 따라 적어도 그 일부를 제2 금속층(470)으로 치환 도금한다. 이러한 치환 도금방법 및 치환 도금용액, 제2 금속층의 조성 등에 관한 설명은 상술한 바와 같으며, 형성된 제2 금속층(470)의 두께는 치환 도금액의 pH, 첨가제, 온도 및 시간에 따라 달라질 수 있다. 바람직하게는, 상술한 바와 같이, 상기 치환도금후 그 적층체를 열처리하는 것이다.
후속하여 본 발명에서는 상기 형성된 포토레지스트 패턴(450)을 제거한다. 이러한 패터닝된 포토레지스트(450)는 그 일예로 아세톤 용액에 상기 구조체를 침적시키는 방법 등과 같은 통상의 방법을 이용할 수 있다.
그리고 본 발명에서는 도 6(e)와 같이, 상기 제1 금속층(430)을 을 에칭함으로써 3차원 나노미터 단위의 제2 금속층(470)을 형성한다. 즉, 제1 금속층(430)만을 선택적으로 에칭하는 에칭용액에 도 6(d)의 구조체를 침적함으로써 소망하는 크기의 패턴을 갖는 금속 구조체를 제조할 수 있다.
또한 본 발명에서는 도 6(d)와 도 6(e)의 공정을 적정횟수로 반복함으로써 원하는 나노미터 크기의 구조체를 기판상에 형성시킬 수 있으며, 이러한 금속 구조체는 금속 나노와이어 등의 제조에 효과적으로 이용될 수 있다.
나아가, 본 발명에서는 상기와 같이 형성된 나노미터 크기의 금속 구조체를 마스크로 이용해서, RIE와 같은 방법으로 기판을 에칭함으로써 나노미터 패턴을 갖는 기판을 또한 제조할 수 있다. 이와 같은 방법을 적용하면, 기판의 종류에 관계없이 제1 금속층(430)을 형성시킬 수 있는 곳이라면, 치환도금 후 선택적 에칭공정을 이용한 상술한 금속 필-오프 리소그래피의 방법을 통하여 제2 금속층(470)을 마스크로 사용해서 원하는 나노미터 패턴을 갖는 기판을 제공할 수 있다.
도 7은 본 발명의 또다른 실시예에 의한 금속 구조체 제조공정을 나타내는 개략도이다.
도 7(a)와 같이, 본 발명에서는 기판(510)상에 소정의 패턴을 갖는 3차원 마이크로미터 단위의 제1 금속층(530)을 형성한다. 이러한 마이크로 미터 단위의 제1 금속층(530) 패턴은 통상의 liftoff 방법을 통하여 효과적으로 형성될 수 있으며, 본 발명은 이에 구체적으로 제한되지 않으며 다양한 방법을 이용할 수 있다. 그리고 상기 기판(510)의 종류, 제1 금속층(530)의 조성 및 형성방법 등에 관한 설명은 상술한 바와 같다.
이어, 본 발명에서는 도 7(b)와 같이, 상기 제1 금속층(530)이 형성된 기판(510) 상부에 다시 포토레지스트를 도포한다. 그리고 통상의 방법으로 상기 포토레지스트를 노광, 현상함으로써 상기 패턴을 갖는 제1 금속층(530)의 적어도 일부 가 노출되도록 하는 포토레지스트 패턴(550)을 형성한다. 즉, 상기 패턴이 형성된 제1 금속층(530) 위에 포토레지스트를 도포하고, 형성된 패턴보다 더 작은 영역의 모양을 가진 마스크를 통해서 포토레지스트를 현상함으로써, 상기 패턴을 갖는 제1 금속층(530)의 적어도 일부가 노출되도록 한다.
상기 포토레지스트는 소망하는 범위로 패턴을 형성함에 적합한 모든 재료를 포함하며, 본 발명은 포토레지스트 재료의 종류 및 그 성분에 제한되지 않는다. 또한 필요에 따라 상술한 바와 같은 다양한 몰드 재료를 이용할 수도 있다.
다음으로, 본 발명에서는 도 7(c)와 같이, 상기 패턴(550) 형성으로 노출된 제1 금속층(530) 중 적어도 일부를 제2 금속층(570)으로 치환 도금한다. 이러한 치환 도금방법 및 치환 도금용액, 제2 금속층의 조성 등에 관한 설명은 상술한 바와 같으며, 형성된 제2 금속층(570)의 두께는 치환 도금액의 pH, 첨가제, 온도 및 시간에 따라 달라질 수 있다. 바람직하게는, 상술한 바와 같이, 상기 치환도금후 그 적층체를 열처리하는 것이다.
후속하여 본 발명에서는 상기 형성된 포토레지스트 패턴(550)을 제거한다. 이러한 패터닝된 포토레지스트(550)는 그 일예로 아세톤 용액에 상기 구조체를 침적시키는 방법 등과 같은 통상의 방법을 이용할 수 있다.
그리고 본 발명에서는 도 7(d)와 같이, 상기 제2 금속층(570)을 에칭한다. 즉, 제2 금속층(570)만을 선택적으로 에칭하는 에칭용액에 도 7(c)의 구조체를 침 적함으로써 소망하는 3차원 형태의 금속 구조체를 제조할 수 있다.
종래의 금속을 증착하는 방법을 사용할 경우, 3차원 나노 크기의 금속 구조체를 형성하려고 하면 몰드를 3차원 나노 크기로 제조하여야 하는 어려움이 있지만 본 발명에서는 간단한 에칭 공정을 통해서 3차원 금속 구조체를 형성할 수 있다. 또한 이러한 3차원 형상의 금속 구조체는 나노 인프린팅에 사용되는 몰드로 사용될 수 있어, 나노 미터 크기의 3차원 몰드를 쉽고 빠르게 형성시킬 수 있음과 아울러, 몰드의 강성이 높아 원형 몰드가 훼손되는 것을 막을 수 있는 방법을 제공한다.
상기 제조된 금속 구조체는 균일한 나노미터 높이를 가지는 3차원 격자 커플러(grating coupler)에 응용하기 위한 3차원 금속 나노 패턴의 제조에 효과적으로 이용될 수 있다.
도 8은 본 발명의 또다른 실시예에 의한 나노팁을 갖는 금속 구조체 제조공정을 나타내는 개략도이다.
도 8(a)에 나타난 바와 같이, 기판(610)상에 제1 금속층(630)을 형성한다. 상기 기판(610)의 종류, 제1 금속층(630)의 조성 및 형성방법 등에 관한 설명은 상술한 바와 같다.
이어, 도 8(b)와 같이, 상기 제1 금속층(630)상에 포토레지스트를 도포한 후, 통상의 방법으로 노광, 현상함으로써 소정의 패턴을 갖는 포토레지스트(650)를 형성한다. 상기 포토레지스트는 소망하는 범위로 패턴을 형성함에 적합한 모든 재료를 포함하며, 본 발명은 포토레지스트 재료의 종류 및 그 성분에 제한되지 않는 다. 또한 필요에 따라 상술한 바와 같은 다양한 몰드 재료를 이용할 수도 있다.
그리고 본 발명에서는 도 8(c)와 같이, 상기 패턴(650) 형성으로 노출된 제1 금속층(630)을 등방성 에칭한다. 이러한 에칭은 통상의 metal etching 공정을 통해서 구현가능하며, 그 구체적인 에칭방법에 제한되는 것은 아니다.
이어, 도 8(d)와 같이, 상기 에칭처리된 제1 금속층(630)의 적어도 일부를 제2 금속층(670)으로 치환 도금한다. 이러한 치환 도금방법 및 치환 도금용액, 제2 금속층의 조성 등에 관한 설명은 상술한 바와 같으며, 형성된 제2 금속층(670)의 두께는 치환 도금액의 pH, 첨가제, 온도 및 시간에 따라 달라질 수 있다. 바람직하게는, 상술한 바와 같이, 상기 치환도금후 그 적층체를 열처리하는 것이다.
후속하여 본 발명에서는 상기 형성된 포토레지스트 패턴(650)을 제거한다. 이러한 패터닝된 포토레지스트(650)는 그 일예로 아세톤 용액에 상기 구조체를 침적시키는 방법 등과 같은 통상의 방법을 이용할 수 있다.
그리고 본 발명에서는 도 8(e)와 같이, 상기 제2 금속층(670)을 선택적으로 에칭함으로써 나노패턴을 갖는 금속 나노팁을 형성한다. 즉, 제2 금속층(670)만을 선택적으로 에칭하는 에칭용액에 상기 레지스터 패턴 제거된 구조체를 침적함으로써 나노패턴을 갖는 금속 나노팁을 제조할 수 있다.
도 9는 본 발명의 또다른 실시예에 의한 탄소나노튜브 제조공정을 나타내는 개략도이다.
본 발명에서는 도 9(a)와 같이, 먼저 기판(710)상에 소정의 패턴을 갖는 제1 금속 촉매(730)를 형성한다. 상기 기판(710)의 종류등은 상술한 바와 같으며, 또한 제1 금속촉매(730)의 조성 및 형성방법 등에 관한 설명은 상술한 제1 금속층의 경우와 동일하다.
이어, 본 발명에서는 도 9(b)와 같이, 상기 형성된 제1 금속 촉매(730)의 둘레를 따라 적어도 그 일부를 제2 금속층(750)으로 치환 도금한다. 이러한 치환 도금방법 및 치환 도금용액, 제2 금속층의 조성 등에 관한 설명은 상술한 바와 같으며, 형성된 제2 금속층(750)의 두께는 치환 도금액의 pH, 첨가제, 온도 및 시간에 따라 달라질 수 있다. 바람직하게는, 상술한 바와 같이, 상기 치환도금후 그 적층체를 열처리하는 것이다.
그리고 도 9(c)와 같이, 상기 제2 금속층(750)을 에칭함으로써 나노패턴을 갖는 제1 금속 촉매(730)를 형성한다. 즉, 제2 금속층(750)만을 선택적으로 에칭하는 에칭용액에 도 9(b)의 구조체를 침적함으로써 소망하는 나노크기 패턴을 갖는 제1 금속촉매(730)를 형성할 수 있다.
또한 본 발명에서는 도 9(b)와 도 9(c)의 공정을 적정횟수로 반복함으로써 원하는 나노미터 크기의 패턴을 기판상에 형성시킬 수 있다.
다음으로, 본 발명에서는 도 9(d)와 같이, 상기 제1 금속 촉매(730)로부터 탄소나노튜브(770)를 성장시킨다. 이러한 탄소나노튜브(770)는 통상의 CVD 공정 등을 이용하여 형성할 수 있다. 그리고 상기 형성된 탄소나노튜브(770)의 크기와 특성은 상기 제1 금속촉매(730)의 크기와 두께에 의해 결정이 되므로, 본 발명의 공정을 통하여 나노 미터 크기의 원하는 두께와 폭을 갖는 제1 금속촉매(730)를 이용하면 소망하는 크기와 특성을 갖는 탄소나노튜브(770)를 효과적으로 제조할 수 있다.
상술한 바와 같이, 본 발명의 금속 필-오프 리소그래피 공정을 이용하면, 금속 배선, 인덕터, 캐패시터, 레조네이터, 트렌스튜서, 나노와이어, 양자점(quantum dot) 등을 포함하는 나노미터 크기의 구조체, NEMS, MEMS 구조체 등을 효과적으로 제조할 수 있다.
한편, 상술한 바와 같이, 본 발명은 바람직한 실시예를 통하여 상세히 설명되었지만, 본 발명은 이러한 실시예의 내용에 제한되는 것은 아니다. 본원이 속하는 기술분야에서 통상의 지식을 가진 자라면, 비록 실시예에 제시되지 않았지만 첨부된 청구항의 기재범위내에서 다양한 본원발명에 대한 모조나 개량이 가능하며, 이들 모두 본원발명의 기술적 범위에 속함은 너무나 자명하다 할 것이다.
상술한 바와 같은 본 발명은,
첫째, 다양한 형태의 나노미터 크기 금속 구조체를 빠르고 저가의 공정을 통하여 대량으로 만들 수 있는 방법을 제공한다. 즉, 기존의 반도체 공정을 이용하며, 또한 복잡한 공정이 아닌 치환 도금 후 선택적인 에칭 공정을 이용하여 나노미터 크기의 금속 구조체를 형성할 수 있어 금속 나노 구조체를 응용할 수 있는 분야에 광범위하게 적용할 수 있는 효과가 있다.
둘째, 종래 공정에서는 3차원 나노 구조를 형성할 수 없거나 매우 복잡한 공정과 고가의 장비를 이용하여 형성해야하는 단점이 있었으나, 본 발명은 통상의 3차원 마이크로 금속 구조체를 균일한 두께로 에칭할 수 있는 공정을 이용하므로 복잡한 공정을 단순화하여 공정 단가를 획기적으로 낮출 수 있으며, 이에 따라 반도체 공정의 가장 큰 이득인 수율을 매우 높일 수 있는 효과를 얻을 수 있다.
셋째, 본 발명은 기존 형성된 금속의 결정성을 치환 금속으로 치환을 한 후 선택적인 에칭을 하므로 결정성을 제어할 수 있는 효과를 얻을 수 있다. 즉, 기존에 전기 도금, 스퍼터링(sputtering), 이베퍼래이팅(evaporating) 또는 화학기상증착법(CVD)으로 형성된 제1 금속의 결정성을 그대로 제2 치환금속으로 치환하는 형태이므로 결정성을 유지하면서 단결정 및 다결정의 나노 미터 크기의 금속 패턴을 얻을 수 있는 효과를 얻을 수 있다.
마지막으로, 본 발명은 기초적인 금속 패터닝 기술로써 많은 응용분야를 파생시킬 수 있는 효과를 얻을 수 있다. 즉, 패터닝된 금속으로 반도체 소자의 금속 배선 및 금속 배선을 이용한 나노 패터닝 방법, 인덕터, 캐패시터, 레조네이터, 트 렌스튜서, 나노인프린팅을 위한 나노 스탬프 몰드, 나노와이어, 균일한 나노미터 높이를 가지는 3차원 격자 커플러(grating coupler), 양자점(quantum dot)을 포함하는 나노미터 크기의 구조체, 그리고 양자점 촉매 금속을 이용한 다특성 탄소나노튜브 소재 및 MEMS 및 NEMS 구조체 등을 종래 공정 대비 보다 우수한 초소형화, 초절전화, 초집적화, 저가격화로 제조할 수 있는 효과가 있다.

Claims (48)

  1. 기판상에 제1 금속층을 형성하는 공정;
    상기 제1 금속층 소정의 위치에, 제1 금속층의 상부에서 하부로 적어도 그 제1 금속의 일부를 제2 금속으로 치환 도금함으로써 제2 금속층을 형성하는 공정; 및
    상기 제1 금속층 및 제2 금속층 중 선택된 하나를 에칭하는 공정;을 포함하는 금속구조체 제조방법.
  2. 제 1항에 있어서, 제 1 금속층과 제2 금속층은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 1종 이상으로 조성된 것임을 특징으로 하는 금속구조체 제조방법.
  3. 제 1항에 있어서, 상기 제1 금속층은 전기 도금, 스퍼터링(sputtering), 이베퍼래이팅(evaporating), 화학기상증착법(CVD)법 중 선택된 1종의 방법으로 형성된 것임을 특징으로 하는 금속구조체 제조방법.
  4. 제 1항에 있어서, 상기 치환 도금은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 선택된 하나 이상의 금속의 이온을 포함하는 치환 도금용액을 이용하여 수행됨을 특징으로 하는 금속구조체 제조방법.
  5. 제 1항에 있어서, 상기 치환 도금과 에칭공정을 반복하여 수행함을 특징으로 하는 금속구조체 제조방법.
  6. 제 1항에 있어서, 상기 치환 도금 후 그 적층체를 열처리하는 것을 특징으로 하는 금속구조체 제조방법.
  7. 제 1항에 있어서, 상기 제2 금속층은 상기 제1 금속층과 동일한 결정성을 가짐을 특징으로 하는 금속 구조체 제조방법.
  8. 기판상에 제1 금속층을 형성하는 공정;
    상기 제1 금속층상에 포토레지스트를 도포한 후, 통상의 방법으로 노광, 현상함으로써 소정의 패턴을 형성하는 공정;
    상기 패턴 형성으로 노출된 제1 금속층 중 적어도 일부를 제2 금속층으로 치환 도금한후, 상기 포토레지스트를 제거하는 공정; 및
    상기 제1 금속층 및 제2 금속층 중 선택된 하나를 에칭하는 공정;을 포함하는 금속 구조체 제조방법.
  9. 제 8항에 있어서, 제 1 금속층과 제2 금속층은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 1종 이상으로 조성된 것임을 특징으로 하 는 금속구조체 제조방법.
  10. 제 8항에 있어서, 상기 제1 금속층은 전기 도금, 스퍼터링(sputtering), 이베퍼래이팅(evaporating), 화학기상증착법(CVD)법 중 선택된 1종의 방법으로 형성된 것임을 특징으로 하는 금속구조체 제조방법.
  11. 제 8항에 있어서, 상기 치환 도금은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 선택된 하나 이상의 금속의 이온을 포함하는 치환 도금용액을 이용하여 수행됨을 특징으로 하는 금속구조체 제조방법.
  12. 제 8항에 있어서, 상기 치환 도금과 에칭공정을 반복하여 수행함을 특징으로 하는 금속구조체 제조방법.
  13. 제 8항에 있어서, 상기 치환 도금 후 그 적층체를 열처리하는 것을 특징으로 하는 금속구조체 제조방법.
  14. 제 8항에 있어서, 상기 제2 금속층은 상기 제1 금속층과 동일한 결정성을 가짐을 특징으로 하는 금속 구조체 제조방법.
  15. 제 8항의 제조방법을 이용하여 제조된 반도체.
  16. 기판상에 소정의 패턴을 갖는 3차원 마이크로미터 단위의 제1 금속층을 형성하는 공정;
    상기 형성된 제1 금속층의 둘레를 따라 적어도 그 일부를 제2 금속층으로 치환 도금하는 공정; 및
    상기 형성된 제2 금속층을 에칭함으로써 3차원 나노미터 단위의 제1 금속층을 형성하는 공정;을 포함하는 금속 구조체 제조방법.
  17. 제 16항에 있어서, 제 1 금속층과 제2 금속층은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 1종 이상으로 조성된 것임을 특징으로 하는 금속 구조체 제조방법.
  18. 제 16항에 있어서, 상기 제1 금속층은 전기 도금, 스퍼터링(sputtering), 이베퍼래이팅(evaporating), 화학기상증착법(CVD)법 중 선택된 1종의 방법으로 형성된 것임을 특징으로 하는 금속 구조체 제조방법.
  19. 제 16항에 있어서, 상기 치환 도금은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 선택된 하나 이상의 금속의 이온을 포함하는 치환 도금용액을 이용하여 수행됨을 특징으로 하는 금속 구조체 제조방법.
  20. 제 16항에 있어서, 상기 치환 도금과 에칭공정을 반복하여 수행함을 특징으로 하는 금속 구조체 제조방법.
  21. 제 16항의 방법으로 형성된 나노미터 크기의 금속 구조체를 마스크로 이용해서, 기판을 에칭함으로써 나노미터 패턴을 갖는 기판의 제조방법.
  22. 제 16항의 제조방법을 이용하여 제조된 금속 나노와이어.
  23. 기판상에 제1 금속층을 형성하는 공정;
    상기 제1 금속층 상에 포토레지스트를 도포한 후, 통상의 노광, 현상공정을 통하여 포토레지스트 패턴을 형성하는 공정;
    상기 패턴 형성을 통하여 노출된 제1 금속층을 에칭함으로써, 그 상부에 포토레지스트 도포된 3차원 마이크로미터 단위의 제1 금속층을 기판상에 형성하는 공정;
    상기 제1 금속층의 측방 둘레를 따라 적어도 그 일부를 제2 금속층으로 치환 도금한 후, 상기 포토레지스트를 제거하는 공정; 및
    상기 제1 금속층을 에칭함으로써 3차원 나노미터 단위의 제2 금속층을 형성하는 공정;을 포함하는 금속 구조체 제조방법.
  24. 제 23항에 있어서, 제 1 금속층과 제2 금속층은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 1종 이상으로 조성된 것임을 특징으로 하는 금속 구조체 제조방법.
  25. 제 23항에 있어서, 상기 제1 금속층은 전기 도금, 스퍼터링(sputtering), 이베퍼래이팅(evaporating), 화학기상증착법(CVD)법 중 선택된 1종의 방법으로 형성된 것임을 특징으로 하는 금속 구조체 제조방법.
  26. 제 23항에 있어서, 상기 치환 도금은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 선택된 하나 이상의 금속의 이온을 포함하는 치환 도금용액을 이용하여 수행됨을 특징으로 하는 금속 구조체 제조방법.
  27. 제 23항에 있어서, 상기 치환 도금과 에칭공정을 반복하여 수행함을 특징으로 하는 금속 구조체 제조방법.
  28. 제 23항에 있어서, 상기 제2 금속층은 상기 제1 금속층과 동일한 결정성을 가짐을 특징으로 하는 금속 구조체 제조방법.
  29. 제 23항에 있어서, 상기 치환 도금 후 그 적층체를 열처리하는 것을 특징으로 하는 금속구조체 제조방법.
  30. 제 23항의 제조방법을 이용하여 제조된 금속 나노와이어.
  31. 제 23항의 방법으로 형성된 나노미터 크기의 금속 구조체를 마스크로 이용해서, 기판을 에칭함으로써 나노미터 패턴을 갖는 기판의 제조방법.
  32. 기판상에 소정의 패턴을 갖는 제1 금속층을 형성하는 공정;
    상기 제1 금속층 상부에 포토레지스트를 도포한 후, 상기 패턴을 갖는 제1 금속층의 적어도 일부가 노출되도록 상기 포토레지스트를 노광, 현상하는 공정;
    상기 패턴 형성으로 노출된 제1 금속층 중 적어도 일부를 제2 금속층으로 치환 도금한후, 상기 포토레지스트를 제거하는 공정; 및
    상기 제2 금속층을 에칭하는 공정;을 포함하는 3차원 형태의 금속 구조체 제조방법.
  33. 제 32항에 있어서, 제 1 금속층과 제2 금속층은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 1종 이상으로 조성된 것임을 특징으로 하는 금속 구조체 제조방법.
  34. 제 32항에 있어서, 상기 제1 금속층은 전기 도금, 스퍼터링(sputtering), 이베퍼래이팅(evaporating), 화학기상증착법(CVD)법 중 선택된 1종의 방법으로 형성된 것임을 특징으로 하는 금속 구조체 제조방법.
  35. 제 32항에 있어서, 상기 치환 도금은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 선택된 하나 이상의 금속의 이온을 포함하는 치환 도금용액을 이용하여 수행됨을 특징으로 하는 금속 구조체 제조방법.
  36. 제 32항의 제조방법을 이용하여 제조된 균일한 나노미터 높이를 가지는 3차원 격자 커플러(grating coupler).
  37. 기판상에 제1 금속층을 형성하는 제1 공정;
    상기 제1 금속층상에 포토레지스트를 도포한 후, 통상의 방법으로 노광, 현상함으로써 소정의 패턴을 갖는 포토레지스트를 형성하는 제2 공정;
    상기 패턴 형성으로 노출된 제1 금속층을 등방성 에칭하는 제3 공정;
    상기 에칭처리된 제1 금속층의 적어도 일부를 제2 금속층으로 치환 도금한후, 상기 포토레지스트를 제거하는 공정; 및
    상기 제2 금속층을 에칭함으로써 나노패턴을 갖는 금속 나노팁을 형성하는 공정;을 포함하는 금속 구조체 제조방법.
  38. 제 37항에 있어서, 제 1 금속층과 제2 금속층은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 1종 이상으로 조성된 것임을 특징으로 하는 금속 구조체 제조방법.
  39. 제 37항에 있어서, 상기 제1 금속층은 전기 도금, 스퍼터링(sputtering), 이베퍼래이팅(evaporating), 화학기상증착법(CVD)법 중 선택된 1종의 방법으로 형성된 것임을 특징으로 하는 금속 구조체 제조방법.
  40. 제 37항에 있어서, 상기 치환 도금은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 선택된 하나 이상의 금속의 이온을 포함하는 치환 도금용액을 이용하여 수행됨을 특징으로 하는 금속 구조체 제조방법.
  41. 제 37항에 있어서, 상기 치환 도금과 에칭공정을 반복하여 수행함을 특징으로 하는 금속 구조체 제조방법.
  42. 기판상에 소정의 패턴을 갖는 제1 금속 촉매를 형성하는 형성;
    상기 형성된 제1 금속 촉매의 둘레를 따라 적어도 그 일부를 제2 금속층으로 치환 도금하는 공정;
    상기 제2 금속층을 에칭함으로써 나노패턴을 갖는 제1 금속 촉매를 형성하는 공정; 및
    상기 제1 금속 촉매로부터 탄소나노튜브를 성장시키는 공정;을 포함하는 탄소나노튜브 제조방법.
  43. 제 42항에 있어서, 제 1 금속 촉매와 제2 금속층은 Fe, Cd, Pb, Pd, Rh,Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 1종 이상으로 조성된 것임을 특징으로 하는 탄소 나노튜브 제조방법.
  44. 제 42항에 있어서, 상기 제1 금속 촉매는 전기 도금, 스퍼터링(sputtering), 이베퍼래이팅(evaporating), 화학기상증착법(CVD)법 중 선택된 1종의 방법으로 형성된 것임을 특징으로 하는 탄소 나노튜브 제조방법.
  45. 제 42항에 있어서, 상기 치환 도금은 Fe, Cd, Pb, Pd, Rh, Ru, As, Sn, Ag, Cu, Ni, Zn, Au, Co, Al, Pt 중 선택된 하나 이상의 금속의 이온을 포함하는 치환 도금용액을 이용하여 수행됨을 특징으로 하는 탄소 나노튜브 제조방법.
  46. 제 42항에 있어서, 상기 치환 도금과 에칭공정을 반복하여 수행함을 특징으로 하는 탄소 나노튜브 제조방법.
  47. 제 8항의 제조방법을 이용하여 제조된 MEMS.
  48. 제 8항의 제조방법을 이용하여 제조된 NEMS 소자.
KR1020060099611A 2006-10-13 2006-10-13 치환 도금법을 이용한 금속 구조체 및 탄소나노튜브제조방법 KR100785522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060099611A KR100785522B1 (ko) 2006-10-13 2006-10-13 치환 도금법을 이용한 금속 구조체 및 탄소나노튜브제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060099611A KR100785522B1 (ko) 2006-10-13 2006-10-13 치환 도금법을 이용한 금속 구조체 및 탄소나노튜브제조방법

Publications (1)

Publication Number Publication Date
KR100785522B1 true KR100785522B1 (ko) 2007-12-13

Family

ID=39140993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099611A KR100785522B1 (ko) 2006-10-13 2006-10-13 치환 도금법을 이용한 금속 구조체 및 탄소나노튜브제조방법

Country Status (1)

Country Link
KR (1) KR100785522B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518380B1 (ko) * 2008-12-26 2015-05-11 삼성전자주식회사 전계방출소자 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56133465A (en) 1980-03-25 1981-10-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Working method for aluminum film
KR20000071668A (ko) * 1999-04-13 2000-11-25 마찌다 가쯔히꼬 금속배선의 제조방법
KR20030094694A (ko) * 2002-06-07 2003-12-18 삼성테크윈 주식회사 무전해 니켈도금층을 갖는 범프 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56133465A (en) 1980-03-25 1981-10-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Working method for aluminum film
KR20000071668A (ko) * 1999-04-13 2000-11-25 마찌다 가쯔히꼬 금속배선의 제조방법
KR20030094694A (ko) * 2002-06-07 2003-12-18 삼성테크윈 주식회사 무전해 니켈도금층을 갖는 범프 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518380B1 (ko) * 2008-12-26 2015-05-11 삼성전자주식회사 전계방출소자 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP5231105B2 (ja) 偏長ナノ構造を成長させるための触媒ナノ粒子の形成方法
KR100744884B1 (ko) 긴 와이어의 형성을 위한 나노규모의 패턴화
CN101065831B (zh) 纳米结构及其制造方法
JP2009255025A6 (ja) 偏長ナノ構造を成長させるための触媒ナノ粒子の形成方法
US20110195141A1 (en) Template and method of making high aspect ratio template for lithography and use of the template for perforating a substrate at nanoscale
JP2007313897A (ja) 高解像度ナノインプリンティング原版の製造方法
JP4454931B2 (ja) ドットパターンを有する基板の製造方法及び柱状構造体の製造方法
WO2004012234A2 (en) Superlattice nanopatterning of wires and complex patterns
KR100388433B1 (ko) 금속 나노선의 제조방법
US9000416B2 (en) Nanoparticle synthesis
CA2266803C (en) Method for producing needle diamond-type structure
CN111937155B (zh) 用于低维材料的电触点
JP2009535837A (ja) ナノギャップ電極の製造方法及びこれを用いて製造されたナノギャップ素子
KR100785522B1 (ko) 치환 도금법을 이용한 금속 구조체 및 탄소나노튜브제조방법
KR100405974B1 (ko) 카본나노튜브의 수평 성장 방법
KR100682942B1 (ko) 금속 전구체 화합물을 포함하는 촉매 레지스트 및 이를이용한 촉매 입자들의 패터닝 방법
CN115180589B (zh) 一种面向原子及近原子尺度功能结构器件的制造方法
JP2004237526A (ja) 微細パターン及びその母型を形成する方法
KR101399347B1 (ko) 탄소나노튜브 이용한 나노 채널 제조 방법 및 이를 이용한 나노 구조물
WO2008044803A1 (en) Method for manufacturing metal structure and carbon nano tube by using immersion plating
KR20030085272A (ko) 금속/나노소재 이종접합구조체 및 이의 제조방법
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
TWI627044B (zh) 金屬零件的製造方法
KR20050062825A (ko) 나노 와이어 제조 방법
KR101858945B1 (ko) 고종횡비의 금속 구조 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee