KR20050062825A - 나노 와이어 제조 방법 - Google Patents

나노 와이어 제조 방법 Download PDF

Info

Publication number
KR20050062825A
KR20050062825A KR1020030093126A KR20030093126A KR20050062825A KR 20050062825 A KR20050062825 A KR 20050062825A KR 1020030093126 A KR1020030093126 A KR 1020030093126A KR 20030093126 A KR20030093126 A KR 20030093126A KR 20050062825 A KR20050062825 A KR 20050062825A
Authority
KR
South Korea
Prior art keywords
silicon compound
metal film
film
etching
nanowire
Prior art date
Application number
KR1020030093126A
Other languages
English (en)
Inventor
김진성
이기동
박주도
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030093126A priority Critical patent/KR20050062825A/ko
Publication of KR20050062825A publication Critical patent/KR20050062825A/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Abstract

본 발명은 다양한 리소그래피를 이용한 노광 공정과 식각 공정을 거쳐 미세한 나노 와이어를 대량으로 생산할 수 있는 나노 와이어 소자의 제작 방법에 관한 것이다.
본 발명에 따른 나노 와이어 제작방법은 (a)기판 위에 습식 식각에 용이한 실리콘 화합물을 증착하는 단계; (b)상기 실리콘 화합물 막 상에 금속 막을 증착하는 단계; (c)상기 금속 막 상에 포토 레지스트(PR) 막을 코팅하는 단계; (d)상기 포토 레지스트 막에 미소 선 패턴을 형성하는 단계; (e)상기 패터닝된 포토 레지스트 막을 마스크로 사용하여 금속 막과 실리콘 화합물을 에칭하는 단계; (f)상기 실리콘 화합물 상의 포토 레지스트 막 또는 금속 막을 제거하는 단계; (g)상기 실리콘 화합물 패턴 위에 와이어 금속 막을 증착하는 단계; (h)상기 증착한 와이어 금속 막을 적정하게 식각하여 나노 와이어를 형성하는 단계; (i)실리콘 화합물을 에칭하여 상기 나노 와이어를 분리하는 단계를 포함하는 것을 특징으로 한다.

Description

나노 와이어 제조 방법{process for Nano wire}
본 발명은 다양한 리소그래피를 이용한 노광 공정과 식각 공정을 거쳐 미세한 나노 와이어를 대량으로 생산할 수 있는 나노 와이어 소자의 제작 방법에 관한 것이다.
최근 반도체 기술의 발달로 인하여 전자 부품 소자들은 그 크기가 매우 집적화 되어가고 있다. 특히 CMOS(complementary metal-oxide-semiconductor) 등의 소자는 초고 집적회로 분야에 널리 사용되고 있는데, 집적화가 높아짐에 따라 소자들의 선폭은 미세하게 줄어들고 있는 추세이다.
이와 같이, 소자들의 크기가 작아지면서, 이들을 전기적으로 연결해주는 나노 와이어(nano wire)의 중요성은 날로 증대되고 있다.
이러한 나노 와이어는 물질에 따라 발수광 소자 등의 광학적 용도, 복합재에 첨가되는 기계적 용도 등 그 응용 분야가 매우 넓다.
일반적으로, 사용되는 나노 와이어 물질은 GaAs, GaN, InP, ZnO 등이 사용되고, 발광 소자로서도 활발하게 연구되고 있다.
특히, GaN, GaAs, ZnO 등은 Blue Emitting 발광 소자의 개발에 활용되고 있으며, InAs, InP는 1.3 ~ 1.5㎛ 영역에서 활용되고 있다.
지금까지 알려진 나노 와이어의 제조 방법은 대표적으로 크게 두 가지로 나뉘어 진다.
첫째, 직경 수십 나노, 깊이 수 마이크로가 되는 구멍들로 이루어진 맴 브레인에 나노 와이어 물질을 채워 넣어서 만드는 방법이다.
이것은, 알루미나 맴 브레인을 사용하는데, 이와 같은 맴 브레인은 아노다이징에 의해 제조되고, 또한, 나노 와이어 물질은 기체 상태로 만들어 기상 반응에 의하여 멤 브레인 홀에 채워진다.
둘째, 촉매로부터 나노 와이어가 자라게 하는 방법이다. 이는, 나노 와이어 물질과 금속의 혼합물을 원료로 하며, 금속 촉매를 씨앗으로 하여 나노 와이어가 성장해 나가는 것인데, LCG(Laser assisted Catalytic Growth), VLS(Vapor Liquid solid)성장이 그것이다.
그러나, 이러한 전자 소자의 소형화, 집적화는 노광 기술에 의해 한계가 있는데, 이는 빛의 회절 한계 때문에 광원의 파장 이하의 선 폭을 구현하는 것이 어렵기 때문이다.
이를 해결하기 위하여 제안되어진 것이 전자선 묘화법(E-Beam Lithography)이다. 상기 전자선 묘화법은 전자선을 이용하여 미세한 붓을 사용하여 그림을 그리듯 패턴을 그려나가는 방법으로 기존의 노광 기술로는 불가능하였던 수십 나노 선 폭의 구현이 가능하다.
그러나, 상기에서 설명한바와 같은 종래 기술에 따른 나노 와이어 제조 방법들에서 사용하는 포토 리소그래피 기술은 소자가 갈수록 작아지고 있는 현대 기술에서는 적용하기 어렵고, 상기 전자선 묘화법에 의한 나노 와이어 제조 기술은 제조 속도가 느리기 때문에, 대량 생산에 어려움이 있다.
아울러, 전자선 묘화법에서 사용되는 장비가 고가이기 때문에 제조 비용이 큰 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하고자 제안된 것으로서, 본 발명의 목적은 레이저 간섭 리소그래피의 원리를 이용한 포토 공정과 식각 공정을 거쳐 나노 미터의 선폭을 갖는 나노 와이어를 대량 생산 할 수 있도록 하는데 있다.
또한, 본 발명의 다른 목적은 선 격자의 주기한계를 뛰어 넘어 주기를 절반으로 하여, 보다 미세한 나노 와이어를 제작하는데 있다.
본 발명의 또 다른 목적은 나노 와이어의 물질에 따라 발수광 소자 등의 광학적 용도, 복합재에 첨가되는 기계적 용도 등에 적용시킬 수 있도록 하는데 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 나노 와이어 제작방법은 (a)기판 위에 습식 식각에 용이한 실리콘 화합물을 증착하는 단계; (b)상기 실리콘 화합물 막 상에 금속 막을 증착하는 단계; (c)상기 금속 막 상에 포토 레지스트(PR) 막을 코팅하는 단계; (d)상기 포토 레지스트 막에 미소 선 패턴을 형성하는 단계; (e)상기 패터닝된 포토 레지스트 막을 마스크로 사용하여 금속 막과 실리콘 화합물을 에칭하는 단계; (f)상기 실리콘 화합물 상의 포토 레지스트 막 또는 금속 막을 제거하는 단계; (g)상기 실리콘 화합물 패턴 위에 와이어 금속 막을 증착하는 단계; (h)상기 증착한 와이어 금속 막을 적정하게 식각하여 나노 와이어를 형성하는 단계; (i)실리콘 화합물을 에칭하여 상기 나노 와이어를 분리하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 기판의 재질은 실리콘 또는 실리콘 화합물인 것을 특징으로 한다.
여기서, 상기 기판 위에 증착되는 실리콘 화합물은 SiO2인 것을 특징으로 한다.
여기서, 상기 기판 위에 증착되는 실리콘 화합물은 수십~수백㎚로 증착되는 것을 특징으로 한다.
여기서, 상기 (b)단계의 금속 막은 실리콘 화합물 막과 포토 레지스트 막의 접착성과 마스크 선택비를 향상시키는 역할을 하는 것을 특징으로 한다.
여기서, 상기 금속 막은 Cr인 것을 특징으로 한다.
여기서, 상기 금속 막은 수십㎚로 증착되는 것을 특징으로 한다.
여기서, 상기 (d)단계의 포토 레지스트 막 상에 형성되는 미소 선 폭은 10~100nm정도인 것을 특징으로 한다.
여기서, 상기 미소선 폭은 E-빔 등의 포토 리소그래피 방법을 사용하여 형성하는 것을 특징으로 한다.
여기서, 상기 (d)단계의 포토 레지스트 패턴은 200㎚ 주기로 형성하는 것을 특징으로 한다.
여기서, 상기 (e)단계의 실리콘 화합물을 50㎚ 선 폭으로 에칭하는 것을 특징으로 한다.
여기서, 상기 (e)단계의 실리콘 화합물을 끝까지 에칭하지 않고 일정 두께 남겨두는 것을 특징으로 한다.
여기서, 상기 (g)단계의 와이어 금속 막은 Si3N4인 것을 특징으로 한다.
여기서, 상기 (g)단계의 와이어 금속 막은 Cr, GaAs, GaN, Pt, Au 및 Cu 등을 사용하는 것을 특징으로 한다.
여기서, 상기 (h)단계의 와이어 금속 막을 식각할 때, 오버 에칭되도록 하여 실리콘 화합물이 40~50㎚정도 돌출되도록 하는 것을 특징으로 한다.
여기서, 상기 (h)단계의 와이어 금속 막을 식각할 때, 나노 와이어의 폭이 50㎚가 되도록 하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부된 도면을 참조하여 자세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 나노 와이어 제조 방법을 나타낸 공정도이고, 도 2는 본 발명에 따른 나노 와이어 제조 방법으로 제조된 나노 와이어의 전자 현미경 사진이다.
동 도면을 참조하여 100nm 주기의 선 격자를 제작하는 것을 가정하고 설명한다. 우선 현재의 공정 기술로 200nm의 주기를 가지는 선 격자를 제작한다. 제작 방법은 다음과 같다.
먼저, 실리콘 기판(10) 위에 실리콘 화합물인 산화 실리콘(SiO2) 막(20)을 수십에서 수백nm로 증착한다.(도 1a)
그런 다음, 상기 산화 실리콘(SiO2) 막(20) 상에 크롬(Cr) 막(30)을 수십nm로 증착한다.(도 1b)
그리고 나서, 상기 크롬 막(30) 상에 포토 레지스트(Photo Resist, 40)를 코팅한다.(도 1c)
이때, 상기 크롬 막(30)은 산화 실리콘 막(20)과 포토 레지스트(40)의 접착성과 마스크 선택비를 위해 증착된다.
그런 다음, 상기 포토 레지스트(40) 상에 레이저 간섭 또는 E-Beam등의 포토리소그래피(Photo Lithography)를 이용하여 200nm 주기로 패턴을 만들어준다.(도 1d)
그리고 나서, 상기 포토 레지스트(40) 패턴을 마스크로 사용하여 크롬 막(30)을 에칭한다.(도 1e) 이때, 크롬 막(30)의 에칭 전에 포토 레지스트(40) 패턴에 잔존하는 레지듀(residue)를 제거하는 작업이 선행되어야 한다.
그런 다음, 상기 크롬 막(30)이 에칭 됨과 함께 산화 실리콘 막(20)까지 에칭시키는데, 50nm 선 폭까지 에칭되도록 한다.(도 1f)
이때, 주의할 점은 산화 실리콘 막(20)을 에칭 할 때, 바닥까지 하지 않고 일정 두께정도를 남게 해야 한다. 이는 최후 공정에서 나노 와이어가 기판에 부착되어 분리되지 않는 것을 미연에 방지하기 위함이다.
이러한 과정이 끝나면, 에칭용액인 크롬 에천트를 사용하여 크롬 막(30)을 제거한다.(도 1g)
그리고 나서, 상기 산화 실리콘 패턴(20) 상에 와이어 금속 막(50)을 수십nm로 증착한다.(도 1h) 이때, 상기 와이어 금속 막(50)은 실리콘 니트리드(Si3N4) 또는 Cr, GaAs, GaN, Pt, Au 및 Cu 등이 사용된다.
그런 다음, 상기 증착한 와이어 금속 막(50)을 적정하게 식각하여 나노 와이어(nano wire)를 형성하도록 하는데, 상기 와이어 금속 막(Si3N4)(50)을 식각 할 때, 약간 오버에칭 하여 산화 실리콘(20) 상단이 40~50nm정도로 오픈되도록 하고, 산화 실리콘(20) 양쪽 벽의 나노 와이어 폭이 50nm가 되도록 한다.(도 1i)
상기 공정이 모두 끝나면, 실리콘 화합물 즉, 산화 실리콘(20)을 에칭용액인 BOE(Buffered Oxide Etchant)로 에칭하여 상기 나노 와이어를 분리시키도록 한다.
이로서, 도 2의 전자현미경 사진을 통해 보여지는 바와 같은 나노 와이어(nano wire)를 얻을 수 있게 된다.
본 발명은 다음과 같은 효과를 갖는다.
첫째, 본 발명은 레이저 간섭 리소그래피의 원리를 이용한 포토 공정과 식각 공정을 거쳐 나노 미터의 선폭을 갖는 나노 와이어를 대량 생산 할 수 있는 효과가 있다.
둘째, 본 발명은 선 격자의 주기한계를 뛰어 넘어 주기를 절반으로 하여, 보다 미세한 나노 와이어를 제작하는 효과가 있다.
셋째, 본 발명은 나노 와이어의 물질에 따라 발수광 소자 등의 광학적 용도, 복합재에 첨가되는 기계적 용도 등에 적용시킬 수 있는 효과가 있다.
도 1a 내지 도 1i는 본 발명에 따른 나노 와이어 제조 방법을 나타낸 공정도.
도 2는 본 발명에 따른 나노 와이어 제조 방법으로 제조된 나노 와이어의 전자 현미경 사진.
*도면의 주요부분에 대한 부호의 설명*
10: 실리콘 기판 20: 산화 실리콘
30: 크롬 막 40: 포토 레지스트
50: 와이어 금속 막

Claims (16)

  1. (a)기판 위에 습식 식각에 용이한 실리콘 화합물을 증착하는 단계;
    (b)상기 실리콘 화합물 막 상에 금속 막을 증착하는 단계;
    (c)상기 금속 막 상에 포토 레지스트(PR) 막을 코팅하는 단계;
    (d)상기 포토 레지스트 막에 미소 선 패턴을 형성하는 단계;
    (e)상기 패터닝된 포토 레지스트 막을 마스크로 사용하여 금속 막과 실리콘 화합물을 에칭하는 단계;
    (f)상기 실리콘 화합물 상의 포토 레지스트 막 또는 금속 막을 제거하는 단계;
    (g)상기 실리콘 화합물 패턴 위에 와이어 금속 막을 증착하는 단계;
    (h)상기 증착한 와이어 금속 막을 적정하게 식각하여 나노 와이어를 형성하는 단계;
    (i)실리콘 화합물을 에칭하여 상기 나노 와이어를 분리하는 단계를 포함하는 것을 특징으로 하는 나노 와이어 제조방법.
  2. 제 1항에 있어서,
    상기 기판의 재질은 실리콘 또는 실리콘 화합물인 것을 특징으로 하는 나노 와이어 제조 방법.
  3. 제 1항에 있어서,
    상기 기판 위에 증착되는 실리콘 화합물은 SiO2인 것을 특징으로 하는 나노 와이어 제조 방법.
  4. 제 1항에 있어서,
    상기 기판 위에 증착되는 실리콘 화합물은 수십~수백㎚로 증착되는 것을 특징으로 하는 나노 와이어 제조 방법.
  5. 제 1항에 있어서,
    상기 (b)단계의 금속 막은 실리콘 화합물 막과 포토 레지스트 막의 접착성과 마스크 선택비를 향상시키는 역할을 하는 것을 특징으로 하는 나노 와이어 제조 방법.
  6. 제 5항에 있어서,
    상기 금속 막은 Cr인 것을 특징으로 하는 나노 와이어 제조 방법.
  7. 제 5항에 있어서,
    상기 금속 막은 수십㎚로 증착되는 것을 특징으로 하는 나노 와이어 제조 방법.
  8. 제 1항에 있어서,
    상기 (d)단계의 포토 레지스트 막 상에 형성되는 미소 선 폭은 10~100nm정도인 것을 특징으로 하는 나노 와이어 제조 방법.
  9. 제 8항에 있어서,
    상기 미소선 폭은 E-빔 등의 포토 리소그래피 방법을 사용하여 형성하는 것을 특징으로 하는 나노 와이어 제조 방법.
  10. 제 1항에 있어서,
    상기 (d)단계의 포토 레지스트 패턴은 200㎚ 주기로 형성하는 것을 특징으로 하는 나노 와이어 제조 방법.
  11. 제 1항에 있어서,
    상기 (e)단계의 실리콘 화합물을 50㎚ 선 폭으로 에칭하는 것을 특징으로 하는 나노 와이어 제조 방법.
  12. 제 1항에 있어서,
    상기 (e)단계의 실리콘 화합물을 끝까지 에칭하지 않고 일정 두께 남겨두는 것을 특징으로 하는 나노 와이어 제조 방법.
  13. 제 1항에 있어서,
    상기 (g)단계의 와이어 금속 막은 Si3N4인 것을 특징으로 하는 나노 와이어 제조 방법.
  14. 제 1항에 있어서,
    상기 (g)단계의 와이어 금속 막은 Cr, GaAs, GaN, Pt, Au 및 Cu 등을 사용하는 것을 특징으로 하는 나노 와이어 제조 방법.
  15. 제 1항에 있어서,
    상기 (h)단계의 와이어 금속 막을 식각할 때, 오버 에칭되도록 하여 실리콘 화합물이 40~50㎚정도 돌출되도록 하는 것을 특징으로 하는 나노 와이어 제조 방법.
  16. 제 1항에 있어서,
    상기 (h)단계의 와이어 금속 막을 식각할 때, 나노 와이어의 폭이 50㎚가 되도록 하는 것을 특징으로 하는 나노 와이어 제조 방법.
KR1020030093126A 2003-12-18 2003-12-18 나노 와이어 제조 방법 KR20050062825A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030093126A KR20050062825A (ko) 2003-12-18 2003-12-18 나노 와이어 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093126A KR20050062825A (ko) 2003-12-18 2003-12-18 나노 와이어 제조 방법

Publications (1)

Publication Number Publication Date
KR20050062825A true KR20050062825A (ko) 2005-06-28

Family

ID=37254745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093126A KR20050062825A (ko) 2003-12-18 2003-12-18 나노 와이어 제조 방법

Country Status (1)

Country Link
KR (1) KR20050062825A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790863B1 (ko) * 2005-12-28 2008-01-03 삼성전자주식회사 나노 와이어 제조 방법
KR100928221B1 (ko) * 2007-10-31 2009-11-25 한국전기연구원 교류손실 저감용 선재 증착장치 및 이에 따른 증착방법
WO2011138994A1 (ko) * 2010-05-07 2011-11-10 국립대학법인 울산과학기술대학교 산학협력단 실리콘 나노 와이어의 형성방법 및 이를 이용한 리튬 이차 전지의 제조방법
KR101101925B1 (ko) * 2008-12-24 2012-01-02 서울대학교산학협력단 나노 와이어 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790863B1 (ko) * 2005-12-28 2008-01-03 삼성전자주식회사 나노 와이어 제조 방법
KR100928221B1 (ko) * 2007-10-31 2009-11-25 한국전기연구원 교류손실 저감용 선재 증착장치 및 이에 따른 증착방법
KR101101925B1 (ko) * 2008-12-24 2012-01-02 서울대학교산학협력단 나노 와이어 제조 방법
WO2011138994A1 (ko) * 2010-05-07 2011-11-10 국립대학법인 울산과학기술대학교 산학협력단 실리콘 나노 와이어의 형성방법 및 이를 이용한 리튬 이차 전지의 제조방법
US8574942B2 (en) 2010-05-07 2013-11-05 Unist Academy-Industry Research Corporation Method of forming silicon nanowires and method of fabricating lithium secondary battery using the same

Similar Documents

Publication Publication Date Title
KR101169307B1 (ko) 나노구조체 및 그의 제조 방법
US20120107562A1 (en) Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
US8641912B2 (en) Method for fabricating monolithic two-dimensional nanostructures
US7368395B2 (en) Method for fabricating a nano-imprinting mold
US20110195141A1 (en) Template and method of making high aspect ratio template for lithography and use of the template for perforating a substrate at nanoscale
US7199029B2 (en) Selective deposition of ZnO nanostructures on a silicon substrate using a nickel catalyst and either patterned polysilicon or silicon surface modification
KR20050062825A (ko) 나노 와이어 제조 방법
KR100405977B1 (ko) 나노 와이어 제조방법
US20080166878A1 (en) Silicon nanostructures and fabrication thereof
US20080164577A1 (en) Patterned silicon submicron tubes
KR20060018466A (ko) 비금속 나노선 제작방법
CA2526794A1 (en) Electron beam micro/nano fabrication method
KR100405974B1 (ko) 카본나노튜브의 수평 성장 방법
KR20050099888A (ko) 나노 와이어 제조 방법
US7378346B2 (en) Integrated multi-wavelength Fabry-Perot filter and method of fabrication
US20110294296A1 (en) Using edges of self-assembled monolayers to form narrow features
KR20060107086A (ko) 나노 임프린트 리소그래피에서의 SiO₂ 에칭 공정
KR100810983B1 (ko) 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법
KR101355930B1 (ko) 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조
WO2005087655A1 (en) Manufacturing method for molecular rulers
WO2007072247A2 (en) An improved lift-off technique suitable for nanometer-scale patterning of metal layers
JP4994096B2 (ja) 半導体装置の製造方法およびこれを用いた半導体装置
US20020028394A1 (en) Method for manufacturing a membrane mask
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
Mao et al. Fabrication of high-compact nanowires using alternating photoresist ashing and spacer technology

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination