JP5048791B2 - フラットパネルディスプレイの製造のための銅相互接続 - Google Patents

フラットパネルディスプレイの製造のための銅相互接続 Download PDF

Info

Publication number
JP5048791B2
JP5048791B2 JP2009553016A JP2009553016A JP5048791B2 JP 5048791 B2 JP5048791 B2 JP 5048791B2 JP 2009553016 A JP2009553016 A JP 2009553016A JP 2009553016 A JP2009553016 A JP 2009553016A JP 5048791 B2 JP5048791 B2 JP 5048791B2
Authority
JP
Japan
Prior art keywords
layer
substrate
photoresist
solution
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009553016A
Other languages
English (en)
Other versions
JP2010524008A (ja
Inventor
昭宣 那須
チェン、イーツン
チェン、シュアン−ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JP2010524008A publication Critical patent/JP2010524008A/ja
Application granted granted Critical
Publication of JP5048791B2 publication Critical patent/JP5048791B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemically Coating (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、フラットディスプレイ相互接続システムに使用するための基板上に銅相互接続層を堆積する方法に関する。
TFT−LCDパネルの基本原理は周知であり、それらはコンピュータースクリーンまたはTVディスプレイとして広く使用されている。パネルにおいて、各々のピクセルは、スクリーンを構成するピクセルのマトリクス中の行番号および列番号によって定められたアドレスを持っている。対応する行および列の両方が活性化された時に活性化される(導電状態)薄膜トランジスタを通じて相互接続される各々の行と列との交点に1つのピクセルが存在し、それによってピクセル電極は、適当な電圧のもとで適当なピクセル色の発生をもたらす。対応する行および列(ピクセルアドレス)が不活性化された場合、次にトランジスタが対応するピクセルとの接続を切り、その元の色に戻る。
ディスプレイパネルのサイズが増大すると、駆動信号の周波数を増加させる必要があり、それによってこれらのラインの寄生容量の増加を生じさせ、これは今度は駆動信号の伝播の遅延を示す。これらの遅延を減らす試みにおいて、例えば「Low Resistance Copper Address line for TFT−LCD」−Japan Display’89−pp.498−501において、アルミニウムの代わりにスパッタリングされた銅を、薄膜トランジスタのゲート電極材料および対応するマトリクス相互接続ラインまたはバス(bus)として使用することが既に示唆されている。なぜならば、銅の比抵抗はアルミニウムのものと比べてはるかに低いからである。
種々のエッチング方法がトランジスタを作るために用いられている。しかしながら、銅のドライエッチングは有効ではない。なぜならば、大抵の銅化学種は揮発性が無く、および/または、大抵の場合でエッチングガスおよび副生成物が腐食性だからである。
半導体産業においてダマシン法が開発されており、ビアホール(via−hole)を最初に作り、次にドライ法(スパッタリング)とウェット法(電気めっき)の組合せによって、ホールを銅で充填する。
フラットパネルディスプレイ産業において、銅の使用は、半導体産業においてと同様に信号遅延を減らすと考えられているが、ダマシン法は適当と考えられていない。なぜならば、このような方法は、現行の配線方法よりもはるかに多くの工程を要し、大きな基板(例えば、G5 TFT−LCDパネル向けの1.5m×1.8m)で試されていないからである。このような方法の使用は技術的ハードルを上げ、製造コストを増大させるであろうと予想される。他方で、銅のウェットエッチングも検討されている。
しかしながら、銅相互接続の形状を制御することはさらに難しい。なぜならば、異方性のウェットエッチングではなく、等方性のウェットエッチングが使用されるからである。
或る者は、無電解めっき法とリフトオフ法とを組合せるのは容易であると思うかもしれない。しかしながら、実際問題としてリソグラフィーを無電解めっき法と組合せることは困難であろう。これは、本質的に無電解めっき法において実行される多くの前処理工程の存在によるものであり、前記前処理工程は大抵のフォトレジストが耐えられないアルカリ溶液を使用する。
無電解Cuめっきをフォトレジストパターン上で行う場合、前記パターンはめっき溶液に溶解し、所望のパターンがもはや得られない。さらに、これらのフォトレジスト層は、90℃より高い操作温度のもとでは長時間(> 1 min)耐えられない。
本発明によるフラットパネルディスプレイ相互接続システムに使用するための基板上に、銅相互接続層を堆積させる方法は、
a)前記基板をフォトレジスト層で被膜する工程と、
b)前記フォトレジスト層をパターン化し、前記フォトレジストの中にパターン化された少なくとも1つのトレンチを含む、パターン化されたフォトレジスト層を得る工程と、
c)前記パターン化されたフォトレジスト層上に第1の触媒層を設け、前記第1の触媒層はフォトレジスト層に対するよりも、少なくとも1つのトレンチの中の基板に対してより良い付着性を持つ工程と
を含む。
このような方法を用いることによって、こうして銅層(加えて、少なくとも、下部の絶縁層)が付着するパターンを作製し、銅相互接続システムを作ることが可能になる。
この方法の次の2つの工程は、本質的に、少なくとも1つのトレンチの中に絶縁層を堆積させることと、フォトレジストパターンを除去することから成り、これら2つの工程はいかなる順序においても実行される。
本発明の第1の実施態様によれば(図1および図2)、絶縁層の無電解めっき工程は、前記第1の触媒化工程の後に実行され、その後にフォトレジストパターンを除去する工程がくるが、第2の実施態様によれば(図3)、フォトレジストパターンを除去する工程は、前記第1の触媒化工程の後に実行され、その後に絶縁層の無電解めっき工程がくる。
両方の実施態様は、基板上の第1の触媒層のパターン上に重ねられた絶縁層のパターンを持った基板を提供する。
いかなる実施態様が用いられても、次の工程は通常、第2の触媒化工程と、前記銅を堆積するための無電解めっき工程とを含む。
それゆえに、第1の実施態様によれば、本発明の方法はさらに、
d)前記第1の触媒層上に堆積された絶縁層の無電解めっき層を設ける工程と、
e)少なくとも1つのトレンチの位置を除いて、連続して重ねられたフォトレジスト層、第1の触媒層および絶縁層を除去し、基板上に第1の触媒層および絶縁層のパターンを得る工程と
を含む。
第2の実施態様によれば、本発明の方法はさらに、
d)少なくとも1つのトレンチの位置を除いて、フォトレジスト層および第1の触媒層を除去し、基板上に第1の触媒層のパターンを得る工程と、
e)前記第1の触媒層のパターン上に堆積された絶縁層の無電解めっき層を設け、基板上に第1の触媒層および絶縁層のパターンを得る工程と
を含む。
他の実施態様によれば、この方法はさらに、
f)少なくとも絶縁層のパターンの上に、第2の触媒層を設け、触媒化された絶縁層を得る工程
を含んでもよい。
好ましくは、この第2の触媒層は全基板表面上にめっきされるが、絶縁層のみに付着して、基板には付着しないであろう。
さらに他の実施態様によれば、この方法はさらに、
g)工程f)の触媒化された絶縁層の上に、無電解銅めっき層を設ける工程
を含んでもよい。
したがって、第2の触媒層は基板表面上に非常に乏しい付着性しか持たないので、銅は基板に付着しないであろうということを踏まえれば、絶縁層の上部に存在する第2の触媒層上に銅を堆積する簡単な方法は、基板全体を適当な溶液に浸漬することである。
ここで先に記載したいずれの方法も、さらに、工程a)に先立って基板を洗浄する工程、および/または工程a)に先立って基板をマイクロエッチングする工程を含んでもよい。
一様な、薄くて高品質の銅層は、基板のサイズに関わらず無電解めっきによって得ることができる。さらに、所望の銅パターンは、銅エッチング無しで、「無電解−リフトオフ法」を用いて得ることができる。
リフトオフ法の原理も、半導体およびLCD製造で周知である(例えば、S.Wolf and R.N.Taubar,「Silicon Processing for the VLSI Era Vol.1」,Lattice Press)。リフトオフ法は、
1)標的上のステンシル層を反転してパターン化し、
2)最終的にパターン化される層を標的の全ての領域上にめっきし、
3)ステンシル層上の層をステンシル層と共に除去するが、この層の他の部分は最終パターンとして標的上に残す
ことから成る。
リフトオフは、容易にドライエッチングできない材料のパターン化に、広く使用されている。LCD製造に関しては、米国特許7,005,332および6,998,640が、このような方法の間に使用されるマスクの数を減らすTFT−LCD製造方法を開示している。
米国特許5,290,664はゲート電極の製造方法を開示し、米国特許4,599,246は、コンタクト窓中のゲート、ソースおよびドレイン金属の形成を開示している。これらは全て、対応するドライ堆積(例えば、スパッタリング)とともにリフトオフ法を使用している。
フォトレジストの反転パターンは、基板上に最初に作られる。フォトレジストパターンはステンシル層として働く。次に、基板を種々の溶液(例えば、スズおよびパラジウム溶液)に浸漬し、表面を触媒化する。この方法は、基板表面上に粒子様の触媒を吸着させるものである。次に、絶縁層(例えば、NiP)を無電解的にめっきする。この層は触媒上にめっきされる。次に、除去溶液を使用してフォトレジスト上の絶縁層と共にフォトレジストパターンを除去するが、ベース基板と直に接する層は除去されない。次に、基板を溶液(例えば、銀またはパラジウム溶液)に浸漬し、表面を再度、触媒化する。この方法は、基板表面上に粒子様の触媒を吸着させることを目的としている。第2の触媒化工程の後、銅層を無電解的にめっきする。ここで、Cuめっきは絶縁層上のみで観察される。なぜならば、ガラス上のCuめっきは、絶縁層上よりもはるかに効率が低いからである。結果として、所望の銅パターンが得られる。フォトレジストはアルカリ溶液と接触せず、この方法は、ダマシン法のような複雑な配線過程も、ここで先に記載したような何らかの問題を起こすドライ/ウェットエッチング過程の使用も必要としない。さらに、フォトレジスト層は90℃超の操作温度に1分を超えて接触する事がない。
本発明の方法の種々の工程は、好ましい実施態様に従って以下に開示される。
ベース基板の洗浄工程(任意)
NaOH、NaCO NaPOの混合物のような溶液を使用して、例えば基板を前記溶液中に浸漬することによって基板上(例えばガラス)のあらゆる微量の有機汚染物を除去する。表面が十分に清浄である場合、またはこのような処理が基板を損傷するか、もしくは予期せぬ化学反応を起こすかもしれない場合には、この工程を省略することができる。
通常、この工程は、好ましくは30℃〜100℃からなる温度で30秒ないし10分の持続時間で実行され、より好ましくは50℃〜90℃で1分〜5分である。次に、基板を脱イオン(DI)水で洗浄する。必要な場合には、この洗浄工程を紫外光またはオゾン溶液を使用して実行してもよい。
ベース基板のマイクロエッチング工程(任意)
この工程の目的は、基板上に微小凹凸を作成し、基板上に堆積される第1の層の付着性を高めることである。この層(例えば、絶縁層)が、その元々の凹凸により基板に対して十分な付着性を持つ場合、またはこのようなマイクロエッチング処理がガラス表面に有害な反応を起こす場合には、この工程を省略してもよい。この工程は、基板を典型的には0.1%ないし5体積%のHFを含む水性溶液(それは10g/Lないし100g/LのNHFも含んでいてもよい)に10秒ないし5分間、またはより典型的には0.3%ないし3体積%のHFと30g/Lないし60g/LのNHFとを含む水性溶液に30秒ないし3分間浸漬することによってなされる。次に基板をDI純水で洗浄する。
フォトレジストのパターン化工程(被膜、現像および剥離)
この工程は、
−基板上にフォトレジスト溶液を被膜し、
−プリベーキング(例えば、90℃)を行ってこのような層を乾燥させ、
−この層上にマスクを設け、
−マスクを通してフォトレジストをUV光に露光させ、
−マスクを除去し、
−露光されたフォトレジスト(またはレジストによって未露光のもの)を、TMAH溶液を用いて現像し、DI純水ですすぎ、
−ポストベーキング(例えば、150℃)を行って除去されていないフォトレジストを硬化させる
サブ工程を含む通常のPRパターン化方法によってなされる。
第1の触媒化工程
典型的に、SnClおよびPdCl溶液をこの工程に使用して、極めて薄いパラジウム触媒層を表面上、特にフォトレジストが除去されたトレンチの中に作製する。その目的のために、基板をSnCl溶液に浸漬し、次にDI純水ですすぎ、次にPdCl溶液に浸漬する。好ましくは、0.1ないし10体積%のHClを含む水溶液中の0.1g/Lないし50g/LのSnClを用いる。PdCl溶液は、0.01ないし5体積%のHClと、0.01g/L〜5g/LのPdClとを含む水溶液から作られる。より好ましくは、SnCl溶液は、HClの0.5%ないし5%溶液に溶解した1g/Lないし20g/LのSnClを含み、PdCl溶液は、HClの0.05%ないし1%溶液に溶解した0.1g/Lないし2g/LのPdClを含む。
基板の表面上で以下の化学反応が生じることが予期される:Sn2+ + Pd2+ ⇒ Sn4+ + Pd 。次に、基板をコンディショニング溶液に浸漬する。このコンディショニング溶液は還元剤を含み、表面上の酸化的なSn4+を還元し、無電解絶縁層の還元的めっき化学反応を促進する。他の実施態様によれば、このコンディショニング溶液は、その中にNi塩を含んでいない下文の次の工程で開示するめっき溶液のものと類似した組成を持っていてもよい。他の実施態様によれば、このコンディショニング溶液に5g/Lないし50g/LのNaHPO溶液が使用される。コンディショニング溶液への浸漬は、10秒ないし3分間実行される。
絶縁層の無電解めっき工程
無電解NiPまたはNiMP(Mは、W,MoまたはReからなる群より選択される)は、典型的に絶縁層として堆積される。NiSOおよびNaHPO溶液は、NiおよびP源として使用される。NaHPOは還元剤としても使用される。錯化剤は、少なくとも1つのカルボキシル基(−COOX:XはH、金属、アルキルからなる群より選択される)を持つ有機化合物、およびそれらの混合物から選択される。好ましくは、それは酢酸、酒石酸、グリコール酸、乳酸およびそれらの混合物からなる群より選択される。NiPをめっきするために、基板を例えば溶液に浸漬する。溶液のpHを、必要な場合はpHバッファーで調節する。1つの実施態様において、10g/Lないし45g/LのNiSO 7HO、3g/Lないし50g/LのNaHPOO、5mL/Lないし50mLのグリコール酸(70%)および3g/Lの酒石酸の溶液が使用される。鉛化合物を安定剤として0.5ppmないし10ppmの範囲で加えることができる。浴(bath)の温度およびpHは、好ましくはそれぞれ50℃ないし90℃および2ないし9、より好ましくはそれぞれ70℃ないし80℃および2ないし6の範囲に維持される。めっき時間は、めっき速度および所望される厚さによって決定することができ、典型的に50nmのNiP層に対して30秒ないし1分である。次に、基板をDI純水で洗浄する。
アルカリまたは有機溶液によるフォトレジスト(PR)パターンの除去
パターン化されたフォトレジストを除去するために、基板を除去溶液に(例えば、ここで先に記載した任意の洗浄工程で使用したような同様のアルカリ溶液)、レジストの厚さおよび除去速度に依存して1分ないし15分間浸漬する。次に、基板をDI純水で洗浄する。フォトレジスト表面上にめっきされた絶縁層を、フォトレジストと共に除去するが、基板上に直接めっきされた層は、基板上に残るであろう。除去溶液は、第1の触媒層上の絶縁層で再び被膜された場合のフォトレジストでさえも溶解する能力を持つ。
第2の触媒化工程
基板を、NHOH中にAgNO、HCl中にPdClまたはNHOH中にPd(NHClを含む溶液に浸漬し、基板表面上に極めて薄い銀またはパラジウム層を堆積する。銀層については、典型的に0.01ないし1%のNHOH溶液中の0.1g/Lないし10g/LのAgNOが使用される。この工程を、典型的には10秒ないし5分間、好ましくは30秒ないし1分間実施してもよい。パラジウム層については、0.01%ないし5%のHCl溶液中の0.01g/Lないし5g/LのPdClが使用される。より好ましくは、0.1g/Lないし2g/LのPdClを0.05%ないし1%のHCl溶液に溶解する。他の実施態様において、0.1%ないし5%のNHOH中の、0.1g/Lないし10g/LのPd(NHClが使用される。
銅層の無電解めっき工程
めっきされたCuの厚さ均一性および/または比抵抗が所望される仕様の範囲に無い場合は、任意で還元工程を行ってもよい。この場合、基板を、めっき溶液に浸漬する前にコンディショニング溶液に浸漬する。0.1%ないし5%のHCHO、より好ましくは0.5%ないし3%のHCHOを含む溶液が使用される。HCHOを使用する代わりに、0.1g/Lないし5g/LのDMAB(ジメチルアミンボラン)を含む溶液を使用してもよい(より好ましくは0.5g/Lないし3g/LのDMAB)。
無電解銅めっき溶液は通常、Cu源、還元剤、錯化剤およびpHバッファーを主な成分として含む。例としては、2g/Lないし15g/LのCuSOと、アルデヒド、アミン、ヒドラジン、アミンボラン、グリオキシル酸、アスコルビン酸、ホスフィン酸塩およびそれらの任意の混合物からなる群より選択される還元剤とを含む溶液を使用してもよい。好ましい実施態様によれば、0.05%ないし1%のHCHOが使用される。Ni化合物(すなわち、0.1g/Lないし10g/LのNiCl)を加えてCuめっきを促進してもよい。錯化剤は、EDTA、酒石酸塩、クエン酸塩、ジアミン、糖アルコールおよびそれらの混合物からなる群より選択されてもよい。好ましい実施態様において、20g/Lないし60g/Lの酒石酸カリウムナトリウムが使用される。NaOHのようなアルカリ溶液で、溶液のpHを9ないし13の範囲に調節する。硫黄化合物を安定剤として0.1ppmないし2ppmの範囲で加えてもよい。
基板を混合溶液に浸漬する。めっき時間は、めっき速度および所望の厚さによって決定され、典型的に数百nmのCu層に対して1分ないし60分、より好ましくは5分ないし40分であろう。ここで、ガラス基板上に直接堆積された銅層は除去されるが、絶縁層上に堆積された銅層は除去されない。なぜならば、ガラス上のCuめっきは、絶縁層上よりもはるかに効率が低いからである。結果として、所望の銅パターンが得られる。
本発明は、この発明による方法の種々の実施態様を表す図1ないし3とともに、以下の例および比較例によりここでより良く理解されるであろう。
図1において、ガラス基板1を連続的に(必要ならば)洗浄し、(必要ならば)連続的にマイクロエッチングする。次にフォトレジスト(P.R.)層2を基板1上に堆積する。次に、UV光4が通過して層2中に対応するパターン5を作製できる適当な開口を持ったマスク3を、P.R.層2の上に配置する。次にそれを現像し、剥離して、トレンチ8を実行する。
次に第1の触媒化工程を実行し、触媒層6をパターン化層2上に堆積する(この図1およびこの明細書に添付した他の図のいずれかにおいて、種々の層は通常、方法を実行した場合にそれらの実際の厚さおよび形状を表す厚さおよび形状を持たない。それらの相対的な厚さも、必ずしもそれらの正しい寸法ではない。これらの図は、それらの重なりの表示を与えることを意図しているだけである。触媒層はしばしば、フォトレジスト層、絶縁層、および/または銅層の厚さと比較すると殆ど検出できない厚さを持つ。)。
次に触媒バンプ(bump)7が、トレンチ8の底部に作製される。次に触媒層6上、および触媒バンプ7上の絶縁層9、10の堆積のために、無電解めっきが実行される。次に、全てのフォトレジストパターン(触媒層よりも基板に付着しにくい)を除去し、触媒層(触媒バンプ)7および基板1上の絶縁層の、所望のパターン10のみを残す(第1の触媒層は、フォトレジスト層よりも基板により良く付着する)。
図2は、図1の実施態様に類似するが、さらに第2の触媒層11を絶縁層10の上部に堆積し、触媒化された絶縁層(10、11)を作製する工程を含む、他の実施態様を開示する。しかしながら、第2の触媒層(11)は、好ましくは基板の全表面上に堆積されるが、それは、絶縁層(10)に付着するのと同じようには基板に付着しないであろう。触媒化された絶縁層(10、11)の上部における銅パターン12の無電解堆積からなる、さらなる工程が実行される。
図3は、図1の実施態様に類似した他の実施態様を開示する。しかしながら、第1の触媒化工程の後で、フォトレジストパターンの除去工程を実行し、触媒バンプ7のみを今までどおり決まった場所に残す。次に、無電解めっき工程を実行し第1の触媒層7上に絶縁層パターン13を堆積させその後、第2の触媒化工程を実行し第2の触媒層14を堆積させ(好ましくは、先に説明したように、全表面上に堆積させる)、触媒化された絶縁層(13,14)を設け、その上に最終的に無電解めっきによって銅層15を堆積させる。銅層(15)は、唯一それが前の層すなわち絶縁層パターン(13)上のみに適当に付着可能な、第2の触媒層(14)上にめっきされる。
以下の例は、種々の考えられる本発明の実施態様のいくつかを開示する。
例1
ガラス基板を、NaOH、NaCO NaPOを含んだ脱脂溶液に80℃で3分間浸漬し、ガラス表面上の有機汚染物を除去した。
脱イオン水ですすいだ後、それを希釈HF/NHHF溶液に1分間浸漬し、前記基板の表面上に微小凹凸を作製した。次に、通常のポジ型フォトレジスト(PR)を基板上に被膜し、マスクを通してUV光に露光することによってパターン化し、基板上でポストベーキングした後に現像する。
フォトレジスト層の現像の後、基板を1%のHCl溶液中に10g/LのSnClを含むSnCl溶液に浸漬し、次に0.1%のHCl溶液中に0.3g/LのPdClを含むPdCl溶液に浸漬する(それぞれの溶液において4分)。基板をD.I.水ですすいだ後、それを還元剤を含んだコンディショニング溶液中に30秒間浸漬した。次に、それを絶縁層めっき溶液に浸漬した。
表1は、NiPを絶縁層めっき溶液として選択した場合の、浴の組成およびめっき条件を示す。
Figure 0005048791
D.I.水ですすいだ後、基板をアルカリ溶液中に浸漬し(この例における脱脂溶液と同じ組成)、パターン化されたフォトレジスト層を除去する。この工程を5分間行う。フォトレジスト層上にめっきされた絶縁層をフォトレジストと共に除去するが、基板上に直接めっきされた層は基板表面上に残る。
次に基板を45秒間、第2の触媒化工程に使用した0.3%のNHOH溶液中に1.5g/LのAgNOを含む溶液中に浸漬する。基板をD.I.水ですすいだ後、それを対応するめっき条件を持った、表2に記載するCuめっき溶液中に浸漬する。
Figure 0005048791
銅めっき工程が実行された後、基板をDI水で洗浄し、所望の銅パターンを得る。めっきされたCu/NiPパターンは、テープ試験を用いて証明されるように、ガラス基板に対して優れた付着性を持つ。両方の層の粗さおよび厚さ均一性は良好である(それぞれ、10nm未満および10%以内)。NiP層は91wt%のNiおよび9wt%のPからなる。
NiP層は非晶質であることをX線解析が明らかにした。NiP層上にめっきされたCu層は低い比抵抗を持つ(四点プローブ法を用いて、3.0μΩcm)。X線解析は、窒素雰囲気下で400℃のオーブン中にて1時間アニールした後に、NiPの形態にわずかな変化しか生じないことも明らかにした。
例2
ガラス基板の代わりにシリコンウェーハを用いることを除いて、銅パターンを例1に従って製造した。ウェーハ上で得られた結果は、ガラス基板上で得られたものと同等であった。NiP層のCu拡散性能を試験するために、めっきされたCu/NiP層を400℃でアニールし、X線解析を行ってシリコンウェーハ中に拡散したCuの量を測定した。解析は、ごくわずかなCuの拡散が生じるだけで、NiP層が十分なCuバリア性能を持つことを明らかにした。
比較例1
絶縁層(NiP)のウェットエッチングを行い、基板上に前記層をパターン化した。
NiP層を最初に基板上にめっきし、次にこの層上で、例1で行ったようにフォトレジストパターン化を実行した。次に、FeCl溶液を用いて絶縁層をエッチングし、NiP層をパターン化した。エッチング時間は厚さおよびエッチング速度に依存するが、典型的に50nm厚のNiP層のエッチングに対して3分であった。エッチング後、基板をアセトン中に10分間浸漬し、フォトレジストを除去した。次に、例1のように第2の触媒化工程および銅層の無電解めっき工程を実行した。
この方法で銅パターンを作ることができるとはいえ、ウェットエッチングを用いて銅相互接続の形状を制御するのは非常に困難であった。なぜならば、ウェットエッチングは、その等方性によりNiP層のアンダーカットエッチングを生じたからである。
比較例2
例1と類似しているが、NiP層を堆積させずに銅層を基板上にめっきした。得られた銅層は基板上に対して乏しい付着性しか示さず、それは容易に剥がれた。
比較例3
任意のベース基板の洗浄工程を除いて、または30℃未満の温度を持つ洗浄溶液で実行される洗浄工程と共に、例1の全ての工程を実行した。最初のガラス表面が有機成分によって汚染された場合は(例えば、指で触る、および掴む、または拭う)、めっきされた層は乏しい厚さ均一性、および/または再現性の欠如を示した。これらの最も不適切な場合において、ここで先に議論したような適当な条件で洗浄工程を実行することは、均一性および/または再現性を向上させた。
比較例4
任意のマイクロエッチング工程を除いて、例1の全ての工程を実行した。基板の表面が微小凹凸を備えていない場合、めっきされたNiP層は、基板に対して乏しい付着性しか示さなかった。基板に微小凹凸を作製することは、決定的に付着性の向上を助ける。TFT−LCDパネルのための商用ガラス基板を用いる場合(例えば、Corning 7059)、通常、この工程は必須である。
比較例5
第1の触媒化工程を除いて、例1の全ての工程を実行した。NiP層は基板上にめっきされず、それゆえに銅層は基板に十分に付着しなかった。
比較例6
第1の触媒化工程において、SnClの濃度が0.1g/L未満もしくは50g/L超のいずれかであるか、またはPdClの濃度が0.01g/L未満もしくは5g/L超のいずれかであることを除いて、例1に従って種々の比較例を実行した。これら全ての例においては、基板上にNiP層がめっきされないか、またはめっきされたNiP層は乏しい厚さ均一性、乏しい付着性および/または再現性の欠如を示した。それゆえに、NiP上に堆積された銅層は、いずれも満足いくものではなかった。
比較例7
コンディショニングにおいて浸漬工程をいずれも実行しないか、または使用されたNaPO溶液の濃度が5g/L未満、または50g/L超のいずれかであることを除いて、例1の全ての工程を基板上で実行した。これら異なる全てのケースにおいて、基板上にNiP層がめっきされないか、またはこのようなNiP層がめっきされた場合は、乏しい厚さ均一性、乏しい付着性および/または再現性の欠如を示した。それゆえに、NiP層上に堆積された銅層は、いずれも満足いくものではなかった。
比較例8
NiSO 7HO、NaHPOO、乳酸、グリコール酸、酒石酸および鉛化合物の濃度がここで先に規定したそれぞれの範囲外であることを除いて、種々の例を図1に従って行った。基板上にNiP層がめっきされないか、NiP層がめっきされた場合は乏しい厚さ均一性、乏しい付着性および/または再現性の欠如を示すかのいずれかであった。それゆえに、NiP層上に堆積された銅層は、いずれも満足いくものではなかった。
比較例9
NiPめっき浴の温度が50℃未満ということを除いては、例1に開示したような類似の方法で種々の例を実行した。通常、基板上にNiP層がめっきされないか、またはめっきされた場合、このようなNiP層は乏しい均一性および/または再現性の欠如を示すかのいずれかであった。
他方で、温度が90℃を上回る場合、めっき速度が速すぎて、層の内部応力を増大させるかもしれないので、めっきされたNiP層はガラス基板に対して乏しい付着性しか示さなかった。それゆえに、NiP層上に堆積された銅層はいずれも満足いくものではなかった。
さらに、フォトレジスト層は90℃の温度に1分を超える間耐えられなかった。フォトレジスト層が非常に厚い場合(温度により良く耐えるために)、その後の工程の間にこの層を溶解することが難しくなる。
比較例10
このNiPめっき浴のpHを2未満または9超のいずれかに調節したことを除いて、種々の例を例1に従って実行した。これら種々の全ての例において、基板上にNiP層がめっきされないか、またはめっきされた場合は、NiP層は調和のとれた特性(例えば、厚さ均一性、基板への付着性および再現性)を示さなかった。それゆえに、NiP層上に堆積された銅層はいずれも満足いくものではなかった。さらに、溶液のpHが10を上回る場合、通常、フォトレジストパターンはNiPめっき工程の間に破壊される(溶液中に溶解される)。これは、所望のCuパターンの実行を不可能にする。
比較例11
第2の触媒化工程を除いて例1の種々の工程を実行した。この場合、通常はNiP層上にCu層をめっきできない。
比較例12
フォトレジストパターン化工程において、AgNOの濃度が0.1g/L未満または10g/L超であることを除いて、例1と類似した種々の例を実行した。Cu層がめっきされないか、またはめっきされたCu層は乏しい厚さ均一性、乏しい付着性および/または再現性の欠如を示すかのいずれかであった。
比較例13
第2の触媒化工程において、NHOH溶液中のAgNOの代わりにHCl溶液中のPdClまたはNHOH溶液中のPd(NHClを用いて、例1に従って種々の例を実行した。この工程は、0.1%のHCl中の0.3g/LのPdCl、または2%のNHOH中の0.25g/LのPd(NHClを使用して3分間の浸漬で実行された。めっきされたCu層は、例1で得られたものと同等の厚さ均一性、付着性、比抵抗および再現性を示した。
比較例14
CuSO 5HO、CKNNaO 5HO、Ni化合物、HCHO、および/または硫黄化合物それぞれの濃度が、先述の無電解銅めっき工程において規定されたそれぞれの範囲外であることを除いて、例1と類似した種々の例を実行した。基板上にCu層がめっきされないか、またはめっきされた場合は、乏しい厚さ均一性、乏しい付着性、高い比抵抗および/または再現性の欠如を示した。
比較例15
Cuめっき浴のpHを9未満または13超のいずれかに調節したことを除いて、例1と類似した種々の例を実行した。pHが9未満の場合はめっき速度があまりに低いので、Cu層は基板上にめっきされなかった。他方で、pHが13を上回る場合、Cu層は乏しい厚さ均一性、乏しい付着性、高い比抵抗および/または再現性の欠如を示した。めっき速度があまりに速すぎて、このことは層の内部応力を増大させるであろうと考えられている。厚さ均一性、付着性および再現性の間で調和のとれた特性は、規定された範囲の銅無電解めっき工程のもとで得られた。
例3
絶縁層の無電解めっきの前にフォトレジストを除去することを除いて、銅パターンを例1に開示したように製造した。フォトレジストPRパターンは、それゆえにフォトレジスト上の触媒層を伴うが、ベース基板上に直接堆積された触媒層は除去されなかった。結果として、触媒パターン化は、フォトレジストパターンの除去後に達成された。次に、絶縁層(NiP)をその後にめっきした。NiP層は触媒層上のみに選択的にめっきされるので、基板上にパターン化されたNiP層を得ることができた。次に、例1に開示したような第2の触媒化工程の後に、Cu無電解めっき工程を行った。
説明なし 説明なし 説明なし

Claims (6)

  1. フラットパネルディスプレイ相互接続システムに使用するための基板上に銅相互接続層を堆積させる方法であって、
    a)前記基板をフォトレジスト層で被膜する工程と、
    b)前記フォトレジスト層をパターン化し、前記フォトレジスト層の中にパターン化された少なくとも1つのトレンチを含む、パターン化されたフォトレジスト層を得る工程と、
    c)前記パターン化されたフォトレジスト層上に第1の触媒層を設け、前記第1の触媒層は、フォトレジストに対するよりも、少なくとも1つのトレンチの中の基板に対してより良い付着性を持つ工程と
    d)前記第1の触媒層上に堆積された、NiP又はNiMP(MはW,Mo,又はReである)絶縁層の無電解めっき層を設ける工程と、
    e)少なくとも1つのトレンチの位置を除いて、連続して重ねられたフォトレジスト層、第1の触媒層および絶縁層を除去し、基板上に第1の触媒層および絶縁層のパターンを得る工程と
    を含む方法。
  2. フラットパネルディスプレイ相互接続システムに使用するための基板上に銅相互接続層を堆積させる方法であって、
    a)前記基板をフォトレジスト層で被膜する工程と、
    b)前記フォトレジスト層をパターン化し、前記フォトレジスト層の中にパターン化された少なくとも1つのトレンチを含む、パターン化されたフォトレジスト層を得る工程と、
    c)前記パターン化されたフォトレジスト層上に第1の触媒層を設け、前記第1の触媒層は、フォトレジストに対するよりも、少なくとも1つのトレンチの中の基板に対してより良い付着性を持つ工程と、
    d)少なくとも1つのトレンチの位置を除いて、フォトレジスト層および第1の触媒層を除去し、基板上に第1の触媒層のパターンを得る工程と、
    e)前記第1の触媒層のパターン上に堆積されたNiP又はNiMP(MはW,Mo,又はReである)絶縁層の無電解めっき層を設け、基板上に第1の触媒層および絶縁層のパターンを得る工程と
    含む方法
  3. さらに、
    f)少なくとも絶縁層のパターンの上に第2の触媒層を設け、触媒化された絶縁層を得る工程
    を含む請求項1または2による方法。
  4. さらに、
    g)工程f)の触媒化された絶縁層の上に、無電解めっきされる銅層を設ける工程
    を含む請求項3による方法。
  5. さらに、工程a)に先立って、基板を洗浄する工程を含む請求項1ないし4の1項による方法。
  6. さらに、工程a)に先立って、基板をマイクロエッチングする工程を含む請求項1ないし5の1項による方法。
JP2009553016A 2007-03-15 2007-03-15 フラットパネルディスプレイの製造のための銅相互接続 Expired - Fee Related JP5048791B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2007/052466 WO2008110216A1 (en) 2007-03-15 2007-03-15 Copper interconnection for flat panel display manufacturing

Publications (2)

Publication Number Publication Date
JP2010524008A JP2010524008A (ja) 2010-07-15
JP5048791B2 true JP5048791B2 (ja) 2012-10-17

Family

ID=38657569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009553016A Expired - Fee Related JP5048791B2 (ja) 2007-03-15 2007-03-15 フラットパネルディスプレイの製造のための銅相互接続

Country Status (5)

Country Link
US (1) US20100317191A1 (ja)
JP (1) JP5048791B2 (ja)
KR (1) KR20100033467A (ja)
CN (1) CN101379608A (ja)
WO (1) WO2008110216A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496635B2 (ja) * 2008-12-19 2014-05-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN101873769B (zh) * 2009-04-24 2013-02-27 中芯国际集成电路制造(上海)有限公司 形成焊接凸块的方法
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US20200045831A1 (en) * 2018-08-03 2020-02-06 Hutchinson Technology Incorporated Method of forming material for a circuit using nickel and phosphorous
CN111223399A (zh) * 2018-11-27 2020-06-02 中华映管股份有限公司 柔性显示面板的制作方法
CN114361314B (zh) * 2022-01-10 2022-08-16 东莞市友辉光电科技有限公司 一种玻璃基mini led背光基板的制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3672925A (en) * 1970-10-02 1972-06-27 Rca Corp Method of preparing a substrate for depositing a metal on selected portions thereof
US4115750A (en) * 1973-10-10 1978-09-19 Amp Incorporated Bimetal actuator
US4420365A (en) * 1983-03-14 1983-12-13 Fairchild Camera And Instrument Corporation Formation of patterned film over semiconductor structure
JPS62281306A (ja) * 1986-05-29 1987-12-07 富士通株式会社 混成集積回路の製造方法
US6264851B1 (en) * 1998-03-17 2001-07-24 International Business Machines Corporation Selective seed and plate using permanent resist
JP3398609B2 (ja) * 1998-11-30 2003-04-21 シャープ株式会社 半導体装置
JP2000357671A (ja) * 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
JP3554966B2 (ja) * 2000-01-17 2004-08-18 株式会社村田製作所 配線形成方法及び電子部品
KR20040005896A (ko) * 2001-03-26 2004-01-16 닛뽕 뻬인또 가부시키가이샤 금속 패턴의 형성 방법
JP2003213436A (ja) * 2002-01-18 2003-07-30 Sharp Corp 金属膜パターンおよびその製造方法
JP2003255165A (ja) * 2002-02-27 2003-09-10 Mitsui Chemicals Inc 電気配線付高分子光導波路装置
JP4415653B2 (ja) * 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2006165254A (ja) * 2004-12-07 2006-06-22 Sony Corp 電子装置、半導体装置およびそれらの製造方法

Also Published As

Publication number Publication date
KR20100033467A (ko) 2010-03-30
WO2008110216A1 (en) 2008-09-18
CN101379608A (zh) 2009-03-04
US20100317191A1 (en) 2010-12-16
JP2010524008A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
JP5048791B2 (ja) フラットパネルディスプレイの製造のための銅相互接続
TWI401744B (zh) 製備低電阻金屬導線之方法及其相關圖案化金屬導線結構與顯示裝置
JP3388230B2 (ja) チタン含有面上の無電解銅めっき
JP6092489B1 (ja) 無電解めっきのための前処理方法
EP2012350A2 (en) Method of forming metal pattern, patterned metal structure, and thin film transistor-liquid crystal displays using the same
US9136047B2 (en) Method of forming low-resistance metal pattern, patterned metal structure, and display devices using the same
JPH0883796A (ja) 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法
JP2002241968A (ja) エッチング剤及びこのエッチング剤を用いた電子機器用基板の製造方法
JP2013243376A (ja) 基板の洗浄溶液
JP2008047874A (ja) 新規の金属パターンの製造方法及びこれを用いた平板表示素子
KR101180158B1 (ko) TFT 구리 게이트 공정을 위한 무전해 NiWP 접착 및캡핑층
JP2004343109A (ja) 金属配線形成方法及びこれを用いた電磁波遮蔽フィルタ
US7504199B2 (en) Method of forming metal pattern having low resistivity
US7488570B2 (en) Method of forming metal pattern having low resistivity
JP2009009097A (ja) フラットパネルディスプレイ製造過程において基板上に銅層を作る改良方法
TWI417948B (zh) 用於銅交互連接層之無電鍍鎳磷附著和/或覆蓋層
JP2006291284A (ja) 部分めっき方法及び回路基板の製造方法
JP2001135168A (ja) 金属配線の製造方法
JP2001085397A (ja) パターン形成方法
TW200839876A (en) Copper interconnection for flat panel display manufacturing
JP4955274B2 (ja) めっき配線基板および無電解めっき方法
JP2007141936A (ja) 高密度銅パターンを有したプリント配線板の製造方法
JPH09109276A (ja) 光ディスク用のスタンパーの製造方法
KR20230039434A (ko) 유리 기판 구조물의 제조 방법 및 배선 기판의 제조 방법
JP2003218061A (ja) 配線形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees