JP2003218061A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JP2003218061A
JP2003218061A JP2002016049A JP2002016049A JP2003218061A JP 2003218061 A JP2003218061 A JP 2003218061A JP 2002016049 A JP2002016049 A JP 2002016049A JP 2002016049 A JP2002016049 A JP 2002016049A JP 2003218061 A JP2003218061 A JP 2003218061A
Authority
JP
Japan
Prior art keywords
insulating film
film
mask
forming method
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002016049A
Other languages
English (en)
Inventor
Hiroshi Sato
浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002016049A priority Critical patent/JP2003218061A/ja
Publication of JP2003218061A publication Critical patent/JP2003218061A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 埋め込み時間を短縮することができ、かつ導
通不良を低減させることができる配線形成方法を提供す
る。 【解決手段】 ウエハW上に形成された低誘電率絶縁膜
2のビアホール面2aにのみバリア膜5及びシード膜6
を形成する。次いで、低誘電率絶縁膜2上に、ビアホー
ル4上に貫通孔8aを有するレジストパターン8を形成
する。その後、ビアホール4内に還元剤9を噴霧した
後、無電解メッキ液11に浸漬させて金属12をビアホ
ール4内に埋め込む。最後に、レジストパターン8を取
り除く。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置等の配
線形成方法に関する。
【0002】
【従来の技術】近年、半導体装置の集積度向上により、
半導体装置を構成する配線の微細化が進んでいる。それ
に伴い、微細配線の加工技術、及び信頼性確保が重要な
課題になっている。この課題を解決する手段の一つとし
て、シリコンウエハ(以下、単に「ウエハ」という。)
上のビアホール及び配線溝に金属を埋め込んで配線を形
成するダマシン法が注目されている。現在、ビアホール
及び配線溝に金属を埋め込む方法としては、電解メッキ
が利用されている。
【0003】
【発明が解決しようとする課題】ところが、電解メッキ
では、デバイスの微細化に伴いシード層が薄膜化してい
るため、電流分布を均一にすることが困難である。その
結果、ビアホール及び配線溝に均一に金属を埋め込むこ
とができないという問題がある。このため、酸化還元反
応を利用する無電解メッキで金属を埋め込むことが提案
されている。
【0004】しかしながら、無電解メッキで金属を埋め
込むと、多大な時間を要するという問題があり、実用化
されていない。なお、埋め込み速度を向上させるために
塩化パラジウムをビアホール及び配線溝に塗布すること
も提案されているが、その場合であっても、多大な時間
を要するという問題がある。
【0005】また、無電解メッキ後に、配線に不用な金
属をCMP(Chemical Mechanical
Polishing)で研磨し平坦化すると、ディッ
シングや残存したスラリにより導通不良が生じ易いとい
う問題がある。
【0006】本発明は上記従来の問題を解決するために
なされたものである。即ち、埋め込み時間を短縮するこ
とができ、かつ導通不良を低減させることができる配線
形成方法を提供することを目的とする。
【0007】
【課題を解決しようとする手段】本発明の配線形成方法
は、基板上の層間絶縁膜に開口を形成する開口形成工程
と、層間絶縁膜の開口面にのみバリア膜を形成するバリ
ア膜形成工程と、層間絶縁膜上に、感光剤で開口上に貫
通孔を有するマスクを形成するマスク形成工程と、バリ
ア膜の内側に還元剤を供給する還元剤供給工程と、バリ
ア膜の内側に無電解メッキ液を供給して、バリア膜の内
側に金属を埋め込む無電解メッキ工程と、層間絶縁層上
から前記マスクを除去するマスク除去工程と、を具備す
ることを特徴としている。
【0008】上述した発明及び以下に示す各発明におい
て、特に限定しない限り用語の定義及び技術的意義は次
による。
【0009】(開口形成工程について)基板としては、
例えば、ウエハ、液晶用のLCDガラス基板を使用する
ことが可能である。層間絶縁膜としては、例えば、低誘
電率絶縁膜(low−k膜)を使用することが可能であ
る。低誘電率絶縁膜は、例えば、SiOF膜、SiOC
膜、或いは多孔質シリカ膜から構成することが可能であ
る。開口は、溝、孔、或いは貫通孔のいずれであっても
よい。具体的には、例えば、配線溝、コンタクトホー
ル、ビアホールが挙げられる。
【0010】(バリア膜形成工程について)バリア膜
は、埋め込まれる金属の拡散を抑制するためのものであ
る。バリア膜は、例えば、タンタルナイトライド(Ta
N)、或いはチタンナイトライド(TiN)から構成す
ることが可能である。バリア膜は、層間絶縁膜の開口面
のみに形成されている。ここで、開口面とは、開口を形
作る面のことである。
【0011】(マスク形成工程について)マスクは、層
間絶縁膜に金属が付着するのを防ぐためのものである。
マスクは、感光剤から形成されている。感光剤として
は、例えば、フォトレジスト、或いは感光性ポリイミド
が挙げられるが、特に限定されない。
【0012】(還元剤供給工程について)還元剤は、無
電解メッキ液に含まれている金属イオンを還元して金属
を析出させるものである。還元剤としては、例えば、ホ
ルムアルデヒド、テトラヒドロホウ酸カリウム、ジメチ
ルアミンボラン(DMAB)、或いは次亜リン酸ナトリ
ウムが挙げられる。
【0013】還元剤をバリア膜の内側に供給する方法と
しては、特に限定されないが、例えば、塗布或いは噴霧
等が挙げられる。還元剤は、バリア膜に直接付着するよ
うに供給しなくともよい。即ち、バリア膜の内側に例え
ばシード膜が形成されている場合には、シード膜に付着
するように還元剤を供給する。
【0014】(無電解メッキ工程について)無電解メッ
キ液は、酸化還元反応を利用してバリア膜の内側に金属
を埋め込めるような液であれば、特に限定されない。無
電解メッキ液は、主に、金属塩溶液と、還元剤とから構
成されている。また、その他、水酸化物の沈殿を防ぐ錯
化剤、溶液中への金属の析出を防ぐ安定剤、及び水素の
取り込みによるボイド発生を防ぐ界面活性剤等を含んで
いることが好ましい。
【0015】例えば、バリア膜の内側に銅を埋め込む場
合には、金属塩溶液としては例えば硫酸銅溶液或いは塩
化銅溶液が挙げられ、還元剤としては上記したような還
元剤が挙げられる。また、この場合、錯化剤としてはロ
ッシェル塩、エチレンジアミン4酢酸(EDTA)、或
いはジエチレントリアミン5酢酸(DTPA)等が挙げ
られ、安定剤としてはシアン化ナトリウム(NaC
N)、或いはビピリジル等が挙げられ、界面活性剤とし
てはシアン化ナトリウム(NaCN)、ポリエチレング
リコールが挙げられる。
【0016】バリア膜の内側に銀を埋め込む場合には、
金属塩溶液としては例えばシアン化銀溶液が挙げられ、
還元剤としては例えばジメチルアミンボラン(DMA
B)が挙げられる。バリア膜の内側に金を埋め込む場合
には、金属塩溶液としては例えばシアン化金溶液が挙げ
られ、還元剤としてはジメチルアミンボラン(DMA
B)等が挙げられる。バリア膜の内側に白金を埋め込む
場合には、金属塩溶液としては例えばシアン化白金溶液
が挙げられ、還元剤としてはジメチルアミンボラン(D
MAB)等が挙げられる。
【0017】無電解メッキ工程は、例えば時間で制御さ
れる。即ち、予めバリア膜の内側に無電解メッキ液を供
給した時点から完全に金属が埋め込まれる時点までの時
間を測定しておき、その時間に基づいて無電解メッキ工
程が行われる。
【0018】(マスク除去工程について)マスクの除去
方法については、マスクを除去することができれば、特
に限定されない。このようなマスクの除去方法として
は、例えばアッシングやウエット洗浄等が挙げられる。
【0019】請求項1記載の配線形成方法は、層間絶縁
膜上に、感光剤で開口上に貫通孔を有するマスクを形成
するマスク形成工程と、バリア膜の内側に還元剤を供給
する還元剤供給工程と、バリア膜の内側に無電解メッキ
液を供給して、バリア膜の内側に金属を埋め込む無電解
メッキ工程とを備えているので、埋め込み時間を短縮す
ることができ、かつ導通不良を低減させることができ
る。即ち、一般に無電解メッキでは、被メッキ面に金属
の核が形成されて、その核を中心に金属が堆積する。従
って、核形成速度が速ければ、埋め込み速度が向上す
る。本発明では、バリア膜の内側に予め還元剤を供給
し、その後無電解メッキ液を供給しているので、還元剤
が付着している面における核形成速度が上昇する。従っ
て、埋め込み速度が向上し、埋め込み時間を短縮するこ
とができる。また、層間絶縁膜上にマスクを形成してい
るので、層間絶縁膜上に金属が付着するのを防ぐことが
できる。その結果、金属を埋め込んだ後、CMPで研磨
する必要がなくなり、導通不良を低減させることができ
る。
【0020】上記配線形成方法は、無電解メッキ工程前
に、バリア膜の内側に促進剤を供給する促進剤供給工程
をさらに備えることが可能である。
【0021】促進剤とは、触媒作用を有し、酸化還元反
応を促進するものである。促進剤としては、例えば、塩
化パラジウム、塩化コバルト、塩化ニッケルのような金
属塩が挙げられる。促進剤供給工程は、無電解メッキ工
程前に行われる。具体的には、例えば、還元剤供給工程
と同時に、還元剤供給工程前に、或いは還元剤供給工程
後に行われる。
【0022】促進剤をバリア膜の内側に供給する方法と
しては、特に限定されないが、例えば、塗布或いは噴霧
等が挙げられる。促進剤は、バリア膜に直接付着するよ
うに供給しなくともよい。即ち、バリア膜の内側に例え
ばシード膜が形成されている場合には、シード膜に付着
するように供給する。
【0023】上記配線形成方法は、促進剤供給工程を備
えているので、埋め込み時間をさらに短縮することがで
きる。
【0024】上記配線形成方法は、還元剤供給工程前
に、バリア膜の内側にシード膜を形成するシード膜形成
工程をさらに備えることが可能である。
【0025】シード膜とは、埋め込まれた金属の密着性
を高めるものである。シード膜は、埋め込む金属と同一
の金属で構成することが好ましい。例えば、銅を埋め込
む場合であれば、シード膜の構成物質としては銅が好ま
しい。シード膜形成工程は、還元剤供給工程前に行われ
る。具体的には、例えば、促進剤供給工程を備えている
場合には促進剤供給工程前に行われる。
【0026】上記配線形成方法は、シード膜形成工程を
備えているので、金属の密着性を向上させることができ
る。
【0027】本発明の他の配線形成方法は、基板上の層
間絶縁膜に開口を形成する開口形成工程と、層間絶縁膜
上に、感光剤で開口上に貫通孔を有するマスクを形成す
るマスク形成工程と、層間絶縁膜の開口面の内側に還元
剤を供給する還元剤供給工程と、開口面の内側に無電解
メッキ液を供給して、開口面の内側に金属を埋め込む無
電解メッキ工程と、層間絶縁層上からマスクを除去する
マスク除去工程と、を具備することを特徴としている。
【0028】(還元剤供給工程について)還元剤は、開
口面に直接付着するように供給しなくともよい。即ち、
開口面の内側に例えばシード膜が形成されている場合に
は、シード膜に付着するように還元剤を供給する。ここ
で、本発明の開口面にはバリア膜は、形成されていない
ものとする。
【0029】開口面の内側にシード膜が形成されている
場合には、還元剤として、例えば、ホルムアルデヒド、
テトラヒドロホウ酸カリウム、ジメチルアミンボラン
(DMAB)、或いは次亜リン酸ナトリウムを使用する
ことが可能である。開口面の内側にシード膜が形成され
ていない場合には、還元剤として、例えば有機系のもの
を使用することが可能である。
【0030】本発明の配線形成方法は、層間絶縁膜上
に、感光剤で開口上に貫通孔を有するマスクを形成する
マスク形成工程と、層間絶縁膜の開口面の内側に還元剤
を供給する還元剤供給工程と、開口面の内側に無電解メ
ッキ液を供給して、開口面の内側に金属を埋め込む無電
解メッキ工程を備えているので、埋め込み時間を短縮す
ることができ、かつ導通不良を低減させることができ
る。
【0031】上記配線形成方法は、無電解メッキ工程前
に、開口面の内側に促進剤を供給する促進剤供給工程を
さらに備えることが可能である。促進剤は、開口面に直
接付着するように供給しなくともよい。即ち、開口面の
内側に例えばシード膜が形成されている場合には、シー
ド膜に付着するように供給する。上記配線形成方法は、
促進剤供給工程を備えているので、埋め込み時間をさら
に短縮することができる。
【0032】上記配線形成方法は、還元剤供給工程前
に、開口面にのみシード膜を形成するシード膜形成工程
をさらに備えることが可能である。上記配線形成方法
は、シード膜形成工程を備えているので、金属の密着性
を向上させることができる。
【0033】上記配線形成方法の層間絶縁膜とマスクと
は、同一物質から構成することが可能である。前記物質
としては、例えば感光性ポリイミドが挙げられる。上記
配線形成方法では、層間絶縁膜とマスクとを同一物質か
ら構成するので、線間リークを防止することができる。
即ち、マスクを除去すると、層間絶縁膜上にマスクの残
渣が存在してしまう。層間絶縁膜とマスクとを異なる物
質から構成した場合には、層間絶縁膜と残渣との界面で
線間リークが起こり易い。本発明では、層間絶縁膜とマ
スクとを同一物質から構成するので、層間絶縁膜と残渣
との密着性が高いので、界面で線間リークが起こり難
い。
【0034】上記配線形成方法の金属は、銅、銀、金、
及び白金のいずれか1種或いは合金であることが好まし
い。上記配線形成方法では、金属が銅、銀、金、及び白
金のいずれか1種或いは合金であるので、比抵抗が低い
配線、或いは安定した配線を得ることができる。
【0035】
【発明の実施の形態】(第1の実施の形態)以下、本発
明の第1の実施の形態に係る配線形成方法について説明
する。図1は、本実施の形態に係る配線形成方法のフロ
ーを示したフローチャートであり、図2〜図5は本実施
の形態に係る配線形成方法の各工程を模式的に示した模
式図である。
【0036】図1及び図2(a)に示すように、トラン
ジスタのような素子が形成されたウエハWの下地金属層
1上に、CVD(Chemical Vapor De
position)により、SiOFのような低誘電率
絶縁膜2(層間絶縁膜)を形成する(ステップ1a)。
【0037】ウエハWの下地金属層1上に低誘電率絶縁
膜2を形成した後、ウエハWを回転させながら低誘電率
絶縁膜2上に化学増幅型のフォトレジストを塗布する。
フォトレジストを塗布した後、所定のパターンが形成さ
れたマスクを使用して、i線のような紫外線或いはKr
Fのような遠紫外線で露光する。その後、現像液により
現像して、図2(b)に示すように、低誘電率絶縁膜2
上にレジストパターン3を形成する(ステップ2a)。
【0038】低誘電率絶縁膜2上にレジストパターン3
を形成した後、レジストパターン3をマスクとして、C
或いはCHFのようなCF系のガスにより低誘電
率絶縁膜をドライエッチングし、図2(c)に示すよう
に、低誘電率絶縁膜2に幅約0.5〜0.7μmのビア
ホール4を形成する(ステップ3a)。
【0039】低誘電率絶縁膜2にビアホール4を形成し
た後、図2(d)に示すように、アッシングによりレジ
ストパターン3を取り除く(ステップ4a)。
【0040】レジストパターン3を取り除いた後、図3
(a)に示すように、ビアホール4を形作っているビア
ホール面2a(開口面)を含めた低誘電率絶縁膜2の表
面全体に、スパッタリングによりチタンナイトライド
(TiN)ようなバリア膜5を形成する(ステップ5
a)。バリア膜5の厚さは、ビアホール4以外の部分で
約3.0×10−8mである。バリア膜5を形成するこ
とにより、後述する無電解メッキで埋め込まれる金属の
拡散が抑制される。
【0041】低誘電率絶縁膜2の表面全体にバリア膜5
を形成した後、図3(b)に示すように、バリア膜5上
にスパッタリングにより銅(Cu)のような金属のシー
ド膜6を形成する(ステップ6a)。シード膜6の厚さ
は、ビアホール4以外の部分で約3.0×10−7mで
ある。シード膜6を形成することにより、後述する無電
解メッキで埋め込まれる金属の密着性が向上する。
【0042】バリア膜5上にシード膜6を形成した後、
ウエハWを回転させながら低誘電率絶縁膜2上に化学増
幅型のフォトレジストを塗布する。フォトレジストはビ
アホール4を塞ぐまで塗布される。フォトレジストを塗
布した後、ビアホール4内及びビアホール4上のフォト
レジストのみを残すようなパターンが形成されたマスク
を使用して、i線のような紫外線或いはKrFのような
遠紫外線で露光する。その後、現像液により現像して、
図3(c)に示すように、ビアホール4内及びビアホー
ル4上にフォトレジストが残存したレジストパターン7
を形成する(ステップ7a)。
【0043】ビアホール4内及びビアホール4上にフォ
トレジストが残存したレジストパターン7を形成した
後、レジストパターン7をマスクとして、C或い
はCHFのようなCF系のガスにより露出しているバ
リア膜5及びシード膜6をドライエッチングして、図3
(d)に示すように、露出しているバリア膜5及びシー
ド膜6を取り除く(ステップ8a)。その結果、ビアホ
ール4内のバリア膜5及びシード膜6のみが残存する。
【0044】露出しているバリア膜5及びシード膜6を
ドライエッチングして取り除いた後、図4(a)に示す
ように、アッシングによりレジストパターン7を取り除
く(ステップ9a)。
【0045】レジストパターン7を取り除いた後、ウエ
ハWを回転させながら低誘電率絶縁膜2上に化学増幅型
のフォトレジストを塗布する。フォトレジストはビアホ
ール4を塞ぐまで塗布される。フォトレジストを塗布し
た後、ビアホール4内及びビアホール4上のフォトレジ
ストのみを取り除くようなパターンが形成されたマスク
を使用して、i線のような紫外線或いはKrFのような
遠紫外線で露光する。その後、現像液により現像して、
図4(b)に示すように、ビアホール4内及びビアホー
ル4上のフォトレジストのみが取り除かれたレジストパ
ターン8を形成する(ステップ10a)。即ち、低誘電
率絶縁膜2のビアホール面2a以外の表面上には、レジ
ストパターン8が存在している。また、レジストパター
ン8は、ビアホール4上に貫通孔8aを有している。
【0046】低誘電率絶縁膜2上にレジストパターン8
を形成した後、図4(c)に示すように、ジメチルアミ
ンボランのような還元剤9と、塩化パラジウムのような
促進剤10とをビアホール4内に噴霧する(ステップ1
1a)。ビアホール4内に噴霧された還元剤9及び促進
剤10は、シード膜6の内側面に付着する。
【0047】ビアホール4内に還元剤9と促進剤10と
を噴霧した後、ウエハWを無電解メッキ液11に浸漬さ
せて、図4(d)に示すように、レジストパターン8を
マスクとして、ビアホール4内に金属12を埋め込む
(ステップ12a)。無電解メッキ液11は、主に、金
属塩溶液と、還元剤と、錯化剤と、安定剤と、界面活性
剤とから構成されている。
【0048】本実施の形態では、ビアホール4内に還元
剤9を噴霧した後、ウエハWを無電解メッキ液11に浸
漬して金属12を埋め込んでいるので、埋め込み時間を
短縮することができる。即ち、一般に無電解メッキで
は、被メッキ面に金属の核が形成されて、その核を中心
に金属が堆積する。従って、核の形成速度が速ければ、
埋め込み速度は向上する。本実施の形態では、シード膜
6に還元剤9を付着させた後、無電解メッキ液11に浸
漬しているので、還元剤9が付着している部分で酸化還
元反応が起こり易くなる。その結果、核の形成速度が上
昇する。従って、埋め込み速度が向上し、埋め込み時間
を短縮することができる。
【0049】また、本実施の形態では、低誘電率絶縁膜
2のビアホール面2a以外の表面をレジストパターン8
でマスクした状態で、無電解メッキ液11に浸漬させて
いるので、導通不良を低減させることができる。即ち、
低誘電率絶縁膜2のビアホール面2a以外の表面をレジ
ストパターン8でマスクすることにより低誘電率絶縁膜
2のビアホール面2a以外の表面に金属12が付着する
のを防ぐことができる。その結果、金属12を埋め込ん
だ後、CMPで研磨する必要がなくなり、導通不良を低
減させることができる。
【0050】さらに、本実施の形態では、ビアホール4
内に還元剤9を噴霧しているので、室温、即ち約15〜
25℃で金属12を埋め込むことが可能になる。即ち、
無電解メッキは、埋め込み速度が小さいので、埋め込み
速度を向上させるために通常50〜70℃で行われてい
る。これに対し、本実施の形態では、ビアホール4内に
還元剤9を噴霧しているので、埋め込み速度が大きく、
室温で行うことが可能になる。
【0051】所定の時間が経過した後、ウエハWを無電
解メッキ液11から離間させて、図5(a)に示すよう
に、金属12の埋め込みを終了する(ステップ13
a)。ここで、金属12の埋め込み時間は、予めダミー
ウエハを使用して金属がレジストパターンと低誘電率絶
縁膜との境界面の高さまで埋め込まれる時間を測定して
おき、その時間に基づいて制御される。
【0052】金属12の埋め込みを終了した後、図5
(b)に示すように、アッシングによりレジストパター
ン8を取り除いて、ビアプラグ13が完成する(ステッ
プ14a)。
【0053】(第2の実施の形態)以下、本発明の第2
の実施の形態について説明する。なお、以下本実施の形
態以降の実施の形態のうち先行する実施の形態と重複す
る内容については説明を省略する。本実施の形態では、
バリア膜及びシード膜を形成しない例について説明す
る。
【0054】図6は、本実施の形態に係る配線形成方法
のフローを示したフローチャートであり、図7は本実施
の形態に係る配線形成方法の各工程を模式的に示した模
式図である。図6に示すように、トランジスタのような
素子が形成されたウエハWの下地金属層1上に低誘電率
絶縁膜2を形成する(ステップ1b)。
【0055】ウエハWの下地金属層2上に低誘電率絶縁
膜2を形成した後、ウエハWを回転させながら低誘電率
絶縁膜2上にフォトレジストを塗布する。その後、露光
し、現像して、低誘電率絶縁膜上にレジストパターン3
を形成する(ステップ2b)。
【0056】低誘電率絶縁膜2上にレジストパターン3
を形成した後、レジストパターン3をマスクとして、低
誘電率絶縁膜2をドライエッチングし、ビアホール4を
形成する(ステップ3b)。低誘電率絶縁膜2にビアホ
ール4を形成した後、アッシングによりレジストパター
ン3を取り除く(ステップ4b)。
【0057】レジストパターン3を取り除いた後、ウエ
ハWを回転させながら低誘電率絶縁膜2上にフォトレジ
ストを塗布する。その後、露光し、現像して、図7
(a)に示すように、ビアホール4内及びビアホール4
上のフォトレジストのみが取り除かれたレジストパター
ン8を形成する(ステップ5b)。
【0058】低誘電率絶縁膜2上にレジストパターン8
を形成した後、図7(b)に示すように、有機系の還元
剤9と、促進剤10とをビアホール4内に噴霧する(ス
テップ6b)。
【0059】ビアホール4内に還元剤9と促進剤10と
を噴霧した後、ウエハWを無電解メッキ液11に浸漬さ
せて、レジストパターン8をマスクとして、図7(c)
に示すように、ビアホール4内に金属12を埋め込む
(ステップ7b)。
【0060】所定の時間が経過した後、ウエハWを無電
解メッキ液11から離間させて、金属12の埋め込みを
終了する(ステップ8b)。
【0061】金属12の埋め込みを終了した後、アッシ
ングによりレジストパターン8を取り除いて、ビアプラ
グ13が完成する(ステップ9b)。
【0062】本実施の形態では、バリア膜及びシード膜
を形成しない例について説明したが、その場合であって
も、ビアホール4内に金属12を埋め込むことができ、
ビアプラグ13を形成することができる。
【0063】(第3の実施の形態)以下、本発明の第3
の実施の形態について説明する。本実施の形態では、低
誘電率絶縁膜に感光性ポリイミドを使用し、フォトレジ
ストの代わりに感光性ポリイミドを使用した例について
説明する。
【0064】図8は、本実施の形態に係る配線形成方法
のフローを示したフローチャートであり、図9は本実施
の形態に係る配線形成方法の各工程を模式的に示した模
式図である。図8に示すように、トランジスタのような
素子が形成されたウエハWの下地金属層1上に、感光性
ポリイミドから構成された低誘電率絶縁膜2を形成する
(ステップ1c)。
【0065】ウエハWの下地金属層1上に低誘電率絶縁
膜2を形成した後、ウエハWを回転させながら低誘電率
絶縁膜2上に感光性ポリイミドを塗布する。その後、露
光し、現像して、低誘電率絶縁膜2上にポリイミドパタ
ーンを形成する(ステップ2c)。
【0066】低誘電率絶縁膜2上にポリイミドパターン
を形成した後、ポリイミドパターンをマスクとして、低
誘電率絶縁膜2をドライエッチングし、ビアホール4を
形成する(ステップ3c)。低誘電率絶縁膜2にビアホ
ール4を形成した後、アッシングによりポリイミドパタ
ーンを取り除く(ステップ4c)。
【0067】ポリイミドパターンを取り除いた後、ビア
ホール面2aを含めた低誘電率絶縁膜2の表面全体にバ
リア膜5を形成する(ステップ5c)。低誘電率絶縁膜
2の表面全体にバリア膜5を形成した後、シード膜6を
形成する(ステップ6c)。
【0068】バリア膜5上にシード膜6を形成した後、
ウエハWを回転させながら低誘電率絶縁膜2上に感光性
ポリイミドを塗布する。その後、露光し、現像して、ビ
アホール4内及びビアホール4上に感光性ポリイミドが
残存したポリイミドパターンを形成する(ステップ
c)。
【0069】ビアホール4内及びビアホール4上に感光
性ポリイミドが残存したポリイミドパターンを形成した
後、露出しているバリア膜5及びシード膜6をドライエ
ッチングして、露出しているバリア膜5及びシード膜6
を取り除く(ステップ8c)。その後、アッシングによ
りポリイミドパターンを取り除く(ステップ9c)。
【0070】ポリイミドパターンを取り除いた後、ウエ
ハWを回転させながら低誘電率絶縁膜2上に感光性ポリ
イミドを塗布する。その後、露光し、現像して、図9に
示すように、ビアホール4内及びビアホール4上の感光
性ポリイミドのみが取り除かれたポリイミドパターン2
1を形成する(ステップ10c)。
【0071】低誘電率絶縁膜2上にポリイミドパターン
21を形成した後、還元剤9と、促進剤10とをビアホ
ール4内に噴霧する(ステップ11c)。
【0072】ビアホール4内に還元剤9と促進剤10と
を噴霧した後、ウエハWを無電解メッキ液11に浸漬さ
せて、ポリイミドパターン21をマスクとして、ビアホ
ール4内に金属12を埋め込む(ステップ12c)。
【0073】所定の時間が経過した後、ウエハWを無電
解メッキ液11から離間させて、金属12の埋め込みを
終了する(ステップ13c)。
【0074】金属12の埋め込みを終了した後、アッシ
ングによりポリイミドパターン21を取り除いて、ビア
プラグ13が完成する(ステップ14c)。
【0075】本実施の形態では、低誘電率絶縁膜2に感
光性ポリイミドを使用し、フォトレジストの代わりに感
光性ポリイミドを使用しているので、線間リークを防止
することができる。即ち、無電解メッキ後にマスクを除
去すると、低誘電率絶縁膜上にマスクの残渣が存在して
しまう。低誘電率絶縁膜とマスクとを異なる物質から構
成した場合には、低誘電率絶縁膜とマスクの残渣との界
面で線間リークが起こり易い。本実施の形態では、低誘
電率絶縁膜2とマスクとを感光性ポリイミドから構成す
るので、低誘電率絶縁膜2とマスクの残渣との密着性が
高くなり、界面で線間リークが起こり難い。
【0076】なお、本発明は、上記第1〜第3の実施の
形態の記載内容に限定されるものではなく、構造や材
質、各部材の配置等は、本発明の要旨を逸脱しない範囲
で適宜変更可能である。例えば、第1〜第3の実施の形
態では、ドライエッチングで低誘電率絶縁膜2にビアホ
ール4を形成しているが、ウエットエッチングで形成し
てもよい。第1〜第3の実施の形態では、アッシングで
レジストパターン3、7、8或いはポリイミドパターン
21を除去しているが、ウエット洗浄で除去してもよ
い。
【0077】第1及び第3の実施の形態では、ドライエ
ッチングでバリア膜5とシード膜6とを除去している
が、ウエットエッチングで除去してもよい。この場合、
エッチング液は、フッ酸化水、硝酸化水、及び硫酸化水
の少なくともいずれかを使用することができる。また、
第3の実施の形態では、全て感光性ポリイミドでパター
ンを形成しているが、ポリイミドパターン21以外は、
フォトレジストでパターンで形成してもよい。
【0078】
【発明の効果】以上、詳説したように、本発明の配線形
成方法によれば、埋め込み時間を短縮することができ、
かつ導通不良を低減させることができる。
【図面の簡単な説明】
【図1】 図1は、第1の実施の形態に係る配線形成方
法のフローを示したフローチャートである。
【図2】 図2(a)〜図2(d)は、第1の実施の形
態に係る配線形成方法の各工程を模式的に示した模式図
である。
【図3】 図3(a)〜図3(d)は、第1の実施の形
態に係る配線形成方法の各工程を模式的に示した模式図
である。
【図4】 図4(a)〜図4(d)は、第1の実施の形
態に係る配線形成方法の各工程を模式的に示した模式図
である。
【図5】 図5(a)及び図5(b)は、第1の実施の
形態に係る配線形成方法の各工程を模式的に示した模式
図である。
【図6】 図6は、第2の実施の形態に係る配線形成方
法のフローを示したフローチャートである。
【図7】 図7(a)〜図7(c)は、第2の実施の形
態に係る配線形成方法の各工程を模式的に示した模式図
である。
【図8】 図8は、第3の実施の形態に係る配線形成方
法のフローを示したフローチャートである。
【図9】 図9は、第3の実施の形態に係る配線形成方
法の各工程を模式的に示した模式図である。
【符号の説明】
W…ウエハ 2…低誘電率絶縁膜 2a…ビアホール面 4…ビアホール 5…バリア膜 8…レジストパターン 9…還元剤 11…無電解メッキ液 12…金属
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K022 AA02 AA05 AA41 BA01 BA03 BA08 BA18 CA06 CA07 DA01 DB02 DB03 DB04 DB06 EA03 4M104 BB04 CC01 DD07 DD08 DD15 DD20 DD37 DD53 DD64 EE08 EE14 FF18 FF22 HH04 HH08 HH12 HH14 HH15 5F033 JJ07 JJ11 JJ13 JJ14 JJ33 KK07 NN06 NN07 PP15 PP28 PP33 QQ08 QQ09 QQ10 QQ11 QQ19 QQ26 QQ28 QQ37 RR11 RR22 RR27 SS11 XX01 XX03 XX07 XX10 XX13 XX21 XX24 XX28 XX33

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板上の層間絶縁膜に開口を形成する開
    口形成工程と、 前記層間絶縁膜の開口面にのみバリア膜を形成するバリ
    ア膜形成工程と、 前記層間絶縁膜上に、感光剤で前記開口上に貫通孔を有
    するマスクを形成するマスク形成工程と、 前記バリア膜の内側に還元剤を供給する還元剤供給工程
    と、 前記バリア膜の内側に無電解メッキ液を供給して、前記
    バリア膜の内側に金属を埋め込む無電解メッキ工程と、 前記層間絶縁層上から前記マスクを除去するマスク除去
    工程と、 を具備することを特徴とする配線形成方法。
  2. 【請求項2】 請求項1記載の配線形成方法であって、
    前記無電解メッキ工程前に、前記バリア膜の内側に促進
    剤を供給する促進剤供給工程をさらに具備することを特
    徴とする配線形成方法。
  3. 【請求項3】 請求項1又は2記載の配線形成方法であ
    って、前記還元剤供給工程前に、前記バリア膜の内側に
    シード膜を形成するシード膜形成工程をさらに具備する
    ことを特徴とする配線形成方法。
  4. 【請求項4】 基板上の層間絶縁膜に開口を形成する開
    口形成工程と、 前記層間絶縁膜上に、感光剤で前記開口上に貫通孔を有
    するマスクを形成するマスク形成工程と、 前記層間絶縁膜の開口面の内側に還元剤を供給する還元
    剤供給工程と、 前記開口面の内側に無電解メッキ液を供給して、前記開
    口面の内側に金属を埋め込む無電解メッキ工程と、 前記層間絶縁層上から前記マスクを除去するマスク除去
    工程と、 を具備することを特徴とする配線形成方法。
  5. 【請求項5】 請求項4記載の配線形成方法であって、
    前記無電解メッキ工程前に、前記開口面の内側に促進剤
    を供給する促進剤供給工程をさらに具備することを特徴
    とする配線形成方法。
  6. 【請求項6】 請求項4又は5記載の配線形成方法であ
    って、前記還元剤供給工程前に、前記開口面にのみシー
    ド膜を形成するシード膜形成工程をさらに具備すること
    を特徴とする配線形成方法。
  7. 【請求項7】 請求項1乃至6のいずれか1項に記載の
    配線形成方法であって、前記層間絶縁膜と前記マスクと
    は、同一物質から構成されていることを特徴とする配線
    形成方法。
  8. 【請求項8】 請求項1乃至7のいずれか1項に記載の
    配線形成方法であって、前記金属は、銅、銀、金、及び
    白金のいずれか1種或いは合金であることを特徴とする
    配線形成方法。
JP2002016049A 2002-01-24 2002-01-24 配線形成方法 Withdrawn JP2003218061A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002016049A JP2003218061A (ja) 2002-01-24 2002-01-24 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002016049A JP2003218061A (ja) 2002-01-24 2002-01-24 配線形成方法

Publications (1)

Publication Number Publication Date
JP2003218061A true JP2003218061A (ja) 2003-07-31

Family

ID=27652234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002016049A Withdrawn JP2003218061A (ja) 2002-01-24 2002-01-24 配線形成方法

Country Status (1)

Country Link
JP (1) JP2003218061A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007520051A (ja) * 2003-09-23 2007-07-19 マイクロン テクノロジー,インコーポレイテッド 導電性構成部品、貫通ビア及び導電性貫通ウェーハ・ビアを含む半導体構成部品を製造するためのプロセス及び集積化スキーム
WO2010104116A1 (ja) * 2009-03-10 2010-09-16 関東化学株式会社 金微細構造体形成用無電解金めっき液およびこれを用いた金微細構造体形成方法ならびにこれを用いた金微細構造体
JPWO2021059812A1 (ja) * 2019-09-25 2021-04-01

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007520051A (ja) * 2003-09-23 2007-07-19 マイクロン テクノロジー,インコーポレイテッド 導電性構成部品、貫通ビア及び導電性貫通ウェーハ・ビアを含む半導体構成部品を製造するためのプロセス及び集積化スキーム
US9287207B2 (en) 2003-09-23 2016-03-15 Micron Technology, Inc. Methods for forming conductive vias in semiconductor device components
WO2010104116A1 (ja) * 2009-03-10 2010-09-16 関東化学株式会社 金微細構造体形成用無電解金めっき液およびこれを用いた金微細構造体形成方法ならびにこれを用いた金微細構造体
KR20120005451A (ko) * 2009-03-10 2012-01-16 간토 가가꾸 가부시키가이샤 금 미세 구조체 형성용 무전해 금도금액 및 이를 이용한 금 미세 구조체 형성 방법 및 이를 이용한 금 미세 구조체
CN102369309A (zh) * 2009-03-10 2012-03-07 关东化学株式会社 用于形成金微细结构体的化学镀金液以及使用该化学镀金液形成金微细结构体的方法和使用该化学镀金液的金微细结构体
CN102369309B (zh) * 2009-03-10 2015-03-25 关东化学株式会社 用于形成金微细结构体的化学镀金液以及使用该化学镀金液形成金微细结构体的方法和使用该化学镀金液的金微细结构体
US9345145B2 (en) 2009-03-10 2016-05-17 Kanto Kagaku Kabushiki Kaisha Electroless gold plating solution for forming fine gold structure, method of forming fine gold structure using same, and fine gold structure formed using same
KR101672329B1 (ko) * 2009-03-10 2016-11-04 간토 가가꾸 가부시키가이샤 금 미세 구조체 형성용 무전해 금도금액 및 이를 이용한 금 미세 구조체 형성 방법 및 이를 이용한 금 미세 구조체
JPWO2021059812A1 (ja) * 2019-09-25 2021-04-01
WO2021059812A1 (ja) * 2019-09-25 2021-04-01 富士フイルム株式会社 めっき液、めっきセット、導電性基板の製造方法
JP7324299B2 (ja) 2019-09-25 2023-08-09 富士フイルム株式会社 めっき液、めっきセット、導電性基板の製造方法

Similar Documents

Publication Publication Date Title
US8647982B2 (en) Methods of forming interconnects in a semiconductor structure
KR100386155B1 (ko) 다마신 상호연결을 위한 이중 에칭 멈춤/확산 방지막
JP3388230B2 (ja) チタン含有面上の無電解銅めっき
US7968455B2 (en) Copper deposition for filling features in manufacture of microelectronic devices
JP2012191226A (ja) 銅結線のシード層の処理方法および処理装置
US20220246534A1 (en) Low-resistance copper interconnects
JP2002075995A (ja) 半導体装置及びその製造方法
KR20080080612A (ko) 반도체 장치용 구조체에서 제 2 물질에 내장된 제 1 물질표면 위의 층 형성 방법
US20050275100A1 (en) Capping of metal interconnects in integrated circuit electronic devices
US7569479B2 (en) Method for fabricating semiconductor device
TW201538787A (zh) 嵌入電路圖樣特徵選擇性無電式鍍銅之技術
JP2003218061A (ja) 配線形成方法
US20140252616A1 (en) Electroless fill of trench in semiconductor structure
TW564494B (en) Growing copper vias or lines within a patterned resist using a copper seed layer
JP4055334B2 (ja) 半導体装置の製造方法
US6875260B2 (en) Copper activator solution and method for semiconductor seed layer enhancement
JP3964226B2 (ja) 配線形成方法
KR101303964B1 (ko) 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법
TW521325B (en) Seed layer deposition
JPWO2004061926A1 (ja) 半導体装置の製造方法及び製造装置
JP2002275639A5 (ja)
JP2002093901A (ja) 配線形成方法
JP2007084891A (ja) 配線基板のメッキ膜形成方法
KR20070017469A (ko) 무전해 도금 화학법을 이용한 깊은 바이어 시드 복구 방법
JP2001102448A (ja) 配線の形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405