JP3964226B2 - 配線形成方法 - Google Patents

配線形成方法 Download PDF

Info

Publication number
JP3964226B2
JP3964226B2 JP2002048022A JP2002048022A JP3964226B2 JP 3964226 B2 JP3964226 B2 JP 3964226B2 JP 2002048022 A JP2002048022 A JP 2002048022A JP 2002048022 A JP2002048022 A JP 2002048022A JP 3964226 B2 JP3964226 B2 JP 3964226B2
Authority
JP
Japan
Prior art keywords
pattern
opening
electroless plating
wiring
reducing agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002048022A
Other languages
English (en)
Other versions
JP2003249549A (ja
Inventor
浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002048022A priority Critical patent/JP3964226B2/ja
Publication of JP2003249549A publication Critical patent/JP2003249549A/ja
Application granted granted Critical
Publication of JP3964226B2 publication Critical patent/JP3964226B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体デバイス等の配線形成方法に関する。
【0002】
【従来の技術】
近年、半導体デバイスの集積度向上により、半導体デバイスを構成する配線の微細化が進んでいる。それに伴い、微細配線の加工技術、及び信頼性確保が重要な課題になっている。この課題を解決する手段の一つとして、層間絶縁膜のビアホール及び配線溝に金属を埋め込んで配線を形成するダマシン法が注目されている。
【0003】
【発明が解決しようとする課題】
ところで、半導体デバイスの応答速度は、半導体デバイスの寄生容量に依存することが知られている。そして、この寄生容量は、層間絶縁膜の誘電率によって変化する。即ち、層間絶縁膜の誘電率が低いほど、寄生容量が低減し、応答速度が速くなる。このようなことから、現在、層間絶縁膜として誘電率の低い低誘電率絶縁膜(low−k膜)が使用されている。
【0004】
しかしながら、更なる寄生容量の低減が期待されており、現在の低誘電率絶縁膜では、対応することができないという問題がある。
【0005】
また、低誘電率絶縁膜に限らず、層間絶縁膜を使用すると、層間絶縁膜への金属拡散を防ぐためのバリア膜等を形成する必要があり、プロセスに多大な時間を要するという問題がある。
【0006】
本発明は上記従来の問題を解決するためになされたものである。
即ち、寄生容量を十分に低減させることができる配線形成方法を提供することを目的とする。また、プロセスに要する時間を短縮させることができる配線形成方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の配線形成方法は、ウェハ上に開口を有したパターンを形成するパターン形成工程と、前記パターンの開口に還元剤を供給する還元剤供給工程と、前記パターンの開口に促進剤を供給する促進剤供給工程と、前記パターンの開口に無電解メッキ液を供給し、前記開口に銅を埋め込む無電解メッキ工程であって、予めダミーウェハを使用して銅が前記開口の上部まで埋め込まれる時間を測定しておき、この時間に基づいて前記開口の上部まで前記銅が埋め込まれたところで終了する無電解メッキ工程と、を行い、この後、前記ウェハ上から前記パターンを除去するパターン除去工程を行うことを特徴としている。
【0008】
上述した発明及び以下に示す各発明において、特に限定しない限り用語の定義及び技術的意義は次による。
【0009】
(パターン形成工程について)
基板としては、例えば、シリコンウェハ(以下、単に「ウェハ」という。)のような半導体ウェハ、LCDガラス基板を使用することが可能である。パターンの開口は、溝及び孔のいずれであってもよい。
【0010】
(無電解メッキ工程について)
無電解メッキ液は、酸化還元反応を利用して開口に金属を埋め込めるような液であれば、特に限定されない。
【0011】
(パターン除去工程について)
パターンの除去方法については、パターンを除去することができれば、特に限定されない。このようなパターンの除去方法としては、例えばアッシングやウエット洗浄等が挙げられる。
【0012】
本発明の配線形成方法によれば、寄生容量を十分に低減させることができる。即ち、パターンの開口に金属を埋め込んだ後、パターンを取り除くので、配線は空気中に形成される。ここで、空気の誘電率は、層間絶縁膜の誘電率よりも低い。従って、層間絶縁膜内に配線を形成した場合よりも寄生容量を十分に低減させることができる。
【0013】
また、プロセスに要する時間を短縮させることができる。即ち、配線は空気中に形成されるので、層間絶縁膜、及び層間絶縁膜への金属拡散を防ぐためのバリア膜を形成する必要がない。従って、これらの膜を形成する工程を必要としないので、プロセスに要する時間を短縮させることができる。
【0014】
上記無電解メッキ工程は、開口の上部まで金属が埋め込まれたところで終了することが好ましい。無電解メッキ工程を開口の上部まで金属が埋め込まれたところで終了させるには、例えば、時間で制御する。即ち、開口に無電解メッキ液を供給した時点から完全に金属が埋め込まれる時点までの時間を予め測定しておき、その時間に基づいて無電解メッキ工程を制御する。
【0015】
無電解メッキ工程を開口の上部まで金属が埋め込まれたところで終了させることにより、パターン上に配線に不用な犠牲膜が形成されないので、犠牲膜を研磨して、取り除くCMP(Chemical Mechanical Polishing)を行う必要がない。また、CMPを行う必要がないため、CMPによる過剰な研磨を防ぐためのストッパ膜等を形成する必要がない。従って、プロセスに要する時間をより短縮させることができる。
【0016】
上記パターン形成工程と無電解メッキ工程とは、例えば、パターン除去工程前に繰り返し交互に行われる。パターン形成工程と無電解メッキ工程とをパターン除去工程前に繰り返し交互に行うことにより、寄生容量をさらに低減させることができる。
【0017】
上記配線形成方法は、パターン形成工程と無電解メッキ工程との間に、パターンの開口に還元剤を供給する還元剤供給工程をさらに備えることが好ましい。還元剤は、無電解メッキ液に含まれている金属イオンを還元して金属を析出させるものである。還元剤としては、例えば、ホルムアルデヒド、テトラヒドロホウ酸カリウム、ジメチルアミンボラン(DMAB)、或いは次亜リン酸ナトリウムを使用することが可能である。還元剤を開口に供給する方法としては、特に限定されないが、例えば、塗布或いは噴霧等が挙げられる。
【0018】
還元剤供給工程をさらに備えることにより、埋め込み時間を短縮させることができる。即ち、一般に無電解メッキでは、被メッキ面に金属の核が形成されて、その核を中心に金属が堆積する。従って、核形成速度が速ければ、埋め込み速度が向上する。本発明では、予め還元剤を供給し、その後無電解メッキ液を供給するので、還元剤が付着する面における核形成速度が上昇する。従って、埋め込み速度が向上し、埋め込み時間を短縮させることができる。
【0019】
上記配線形成方法は、パターン形成工程と無電解メッキ工程との間に、パターンの開口に促進剤を供給する促進剤供給工程をさらに備えることが好ましい。促進剤とは、触媒作用を有し、酸化還元反応を促進するものである。促進剤としては、例えば、塩化パラジウム、塩化コバルト、塩化ニッケルのような金属塩を使用することが可能である。
【0020】
促進剤供給工程は、パターン形成工程と無電解メッキ工程との間に行われるものである。具体的には、例えば、還元剤供給工程と同時に、還元剤供給工程前に、或いは還元剤供給工程後に行われる。促進剤を開口に供給する方法としては、特に限定されないが、例えば、塗布或いは噴霧等が挙げられる。
【0021】
促進剤供給工程をさらに備えることにより、埋め込み時間をさらに短縮することができる。
【0022】
上記金属は、銅、銀、金、及び白金のいずれか1種或いは合金であることが好ましい。開口に埋め込む金属に銅、銀、金、及び白金のいずれか1種或いは合金を使用することにより、比抵抗が低い配線、或いは安定した配線を得ることができる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態に係る配線形成方法について説明する。図1は、本実施の形態に係る配線形成方法のフローを示したフローチャートであり、図2(a)〜図4(c)は本実施の形態に係る配線形成方法の各工程を模式的に示した図である。
【0024】
まず、トランジスタのような素子が形成されたウェハWの配線層1上に、ウェハWを回転させながら化学増幅型のフォトレジストを塗布する。フォトレジストを塗布した後、所定のパターンが形成されたマスクを使用して、i線のような紫外線或いはKrFのような遠紫外線で露光する。その後、現像液により現像して、後述するビアプラグ7を形成するための接続孔2aを有するパターン2を形成する(ステップ1)。接続孔2aは、高さが約0.5μmに、幅が約0.05〜0.07μmになるように形成されている。
【0025】
配線層1上にパターン2を形成した後、図2(b)に示すように、接続孔2aにジメチルアミンボランのような還元剤3と、塩化パラジウムのような促進剤4とを噴霧する(ステップ2)。接続孔2aに噴霧された還元剤3及び促進剤4は、パターン2の内壁面及び配線層1に付着する。
【0026】
接続孔2aに還元剤3と促進剤4とを噴霧した後、ウェハWを無電解メッキ液5に浸漬させて、図2(c)に示すように、パターン2をマスクとして、接続孔2aに金属6を埋め込む(ステップ3)。
【0027】
無電解メッキ液5は、主に、金属塩溶液と、還元剤とから構成されている。また、その他、水酸化物の沈殿を防ぐ錯化剤、溶液中での金属析出を防ぐ安定剤、及び水素の取り込みによるボイド発生を防ぐ界面活性剤等を含んでいることが好ましい。
【0028】
金属6が銅である場合には、金属塩溶液としては例えば硫酸銅溶液或いは塩化銅溶液を使用することができ、還元剤としては例えばジメチルアミンボラン(DMAB)を使用することができる。また、この場合、錯化剤としてはロッシェル塩、エチレンジアミン4酢酸(EDTA)、或いはジエチレントリアミン5酢酸(DTPA)等を使用することができ、安定剤としてはシアン化ナトリウム(NaCN)、或いはビピリジル等がを使用することができ、界面活性剤としてはシアン化ナトリウム(NaCN)、ポリエチレングリコールを使用することができる。
【0029】
金属6が銀である場合には、金属塩溶液としては例えばシアン化銀溶液を使用することができ、還元剤としては例えばジメチルアミンボラン(DMAB)を使用することができる。金属6が金である場合には、金属塩溶液としては例えばシアン化金溶液を使用することができ、還元剤としてはジメチルアミンボラン(DMAB)等を使用することができる。金属6が白金である場合には、金属塩溶液としては例えばシアン化白金溶液を使用することができ、還元剤としてはジメチルアミンボラン(DMAB)等を使用することができる。
【0030】
金属6が接続孔2aの上部まで埋め込まれた後、ウェハWを無電解メッキ液5から離間させて、金属6の埋め込みを終了する(ステップ4)。金属6が接続孔2aの上部まで埋め込まれることにより、図3(a)に示すようにビアプラグ7が完成する。ここで、金属6の埋め込み時間は、予めダミーウェハを使用して金属が接続孔の上部まで埋め込まれる時間を測定しておき、その時間に基づいて制御されている。
【0031】
金属6の埋め込みを終了した後、パターン2及びビアプラグ7上にウェハWを回転させながら化学増幅型のフォトレジストを塗布する。フォトレジストを塗布した後、所定のパターンが形成されたマスクを使用して、i線のような紫外線或いはKrFのような遠紫外線で露光する。その後、現像液により現像して、図3(b)に示すように、後述する配線層13を形成するための接続溝8aを有するパターン8を形成する(ステップ5)。
【0032】
パターン2及びビアプラグ7上にパターン8を形成した後、図3(c)に示すように、配線溝8aにジメチルアミンボランのような還元剤9と、塩化パラジウムのような促進剤10とを噴霧する(ステップ6)。配線溝8a内に噴霧された還元剤9及び促進剤10は、パターン8の内壁面及びビアプラグ7に付着する。
【0033】
配線溝8a内に還元剤9と促進剤10とを噴霧した後、ウェハWを無電解メッキ液11に浸漬させて、図4(a)に示すように、パターン8をマスクとして、配線溝8aに金属12を埋め込む(ステップ7)。なお、無電解メッキ液11は、無電解メッキ液5と同様な成分から構成されている。
【0034】
金属12が配線溝8aの上部まで埋め込まれた後、ウェハWを無電解メッキ液11から離間させて、金属12の埋め込みを終了する(ステップ8)。金属12が配線溝8aの上部まで埋め込まれることにより、図4(b)に示すように配線層13が完成する。
【0035】
金属12の埋め込みを終了した後、図4(c)に示すように、アッシングによりパターン2、8を取り除き、配線が完成する(ステップ9)。
【0036】
本実施の形態では、ビアプラグ7及び配線層13を形成した後、パターン2、8を除去しているので、寄生容量を十分に低減させることができる。即ち、ビアプラグ7及び配線層13を形成した後、パターン2、8を取り除くと、ビアプラグ7及び配線層13は空気中に存在する。ここで、空気の誘電率は、層間絶縁膜の誘電率よりも低い。従って、層間絶縁膜内にビアプラグ7及び配線層13を形成した場合よりも配線間容量を低減させることができ、寄生容量を十分に低減させることができる。
【0037】
また、プロセスに要する時間を短縮させることができる。即ち、ビアプラグ7及び配線層13は空気中に形成されるので、層間絶縁膜、及び層間絶縁膜への金属拡散を防ぐためのバリア膜等を形成する必要がない。従って、これらの膜を形成するプロセスを必要としないので、プロセスに要する時間を短縮させることができる。
【0038】
さらに、接続孔2a及び配線溝8aの上部まで金属6、12が埋め込まれたところで無電解メッキを終了させているので、パターン2、8上に犠牲膜が形成されない。従って、無電解メッキ後に犠牲膜を研磨するCMPを行う必要がない。また、CMPを行う必要がないので、CMPによる過剰な研磨を防ぐためのストッパ膜等を形成する必要がない。従って、プロセスに要する時間をより短縮させることができる。
【0039】
また、フォトレジストは有機物であるため、還元剤3、9及び促進剤4、10を塗布した場合であっても、パターン2、8の内壁面には金属6、12が堆積し難い。その結果、配線層1、ビアプラグ7から徐々に金属6、12が堆積(ボトムアップ)していくので、ボイドが発生し難くなる。
【0040】
なお、本発明は、上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。例えば、上記実施の形態では、ビアプラグ7及び配線層13を形成した後、パターン2、8を取り除いているが、配線層13上にビアプラグ及び配線層をさらに形成し、その後パターン2、8を取り除いてもよい。
【0041】
上記実施の形態では、アッシングでパターン2、8を取り除いているが、ウエット洗浄で取り除いてもよい。また、上記実施の形態では、フォトレジストでパターン2、8を形成しているが、感光性ポリイミドでパターンを形成してもよい。さらに、上記実施の形態では、接続孔2aに還元剤3及び促進剤4を、配線溝8aに還元剤9及び促進剤10をそれぞれ噴霧しているが、これらを噴霧しなくともよい。
【0042】
【発明の効果】
以上、詳説したように、本発明の配線形成方法によれば、寄生容量を十分に低減させることができる。また、プロセスに要する時間を短縮させることができる。
【図面の簡単な説明】
【図1】 図1は、実施の形態に係る配線形成方法のフローを示したフローチャートである。
【図2】 図2(a)〜図2(c)は、実施の形態に係る配線形成方法の各工程を模式的に示した図である。
【図3】 図3(a)〜図3(c)は、実施の形態に係る配線形成方法の各工程を模式的に示した図である。
【図4】 図4(a)〜図4(c)は、実施の形態に係る配線形成方法の各工程を模式的に示した図である。
【符号の説明】
W…ウェハ
2、8…パターン
2a…接続孔
5、11…無電解メッキ液
6、12…金属
7…ビアプラグ
8a…配線溝
13…配線層

Claims (3)

  1. ウェハ上に開口を有したパターンを形成するパターン形成工程と、
    前記パターンの開口に還元剤を供給する還元剤供給工程と、
    前記パターンの開口に促進剤を供給する促進剤供給工程と、
    前記パターンの開口に無電解メッキ液を供給し、前記開口に銅を埋め込む無電解メッキ工程であって、予めダミーウェハを使用して測定した、銅が前記開口の上部まで埋め込まれる時間、に基づいて銅の埋め込み時間を制御し、前記開口の上部まで前記銅が埋め込まれたところで終了する無電解メッキ工程と、
    を行い、この後、前記ウェハ上から前記パターンを除去するパターン除去工程を行う
    ことを特徴とする配線形成方法。
  2. 請求項1記載の配線形成方法であって、
    前記還元剤が、ホルムアルデヒド、テトラヒドロホウ酸カリウム、ジメチルアミンボラン、次亜リン酸ナトリウムのいずれかであることを特徴とする配線形成方法。
  3. 請求項1又は2記載の配線形成方法であって、
    前記促進剤が、塩化パラジウム、塩化コバルト、塩化ニッケルのいずれかであることを特徴とする配線形成方法。
JP2002048022A 2002-02-25 2002-02-25 配線形成方法 Expired - Lifetime JP3964226B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002048022A JP3964226B2 (ja) 2002-02-25 2002-02-25 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002048022A JP3964226B2 (ja) 2002-02-25 2002-02-25 配線形成方法

Publications (2)

Publication Number Publication Date
JP2003249549A JP2003249549A (ja) 2003-09-05
JP3964226B2 true JP3964226B2 (ja) 2007-08-22

Family

ID=28660932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002048022A Expired - Lifetime JP3964226B2 (ja) 2002-02-25 2002-02-25 配線形成方法

Country Status (1)

Country Link
JP (1) JP3964226B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI279934B (en) * 2005-11-22 2007-04-21 Yaki Ind Co Ltd Method for fabricating metal layer of diode with electroless plating
KR100843211B1 (ko) 2006-11-23 2008-07-02 삼성전자주식회사 웨이퍼 뒷면 금속층 배선 방법, 그 구조, 그에 따른 칩패키지 적층 방법 및 그 구조

Also Published As

Publication number Publication date
JP2003249549A (ja) 2003-09-05

Similar Documents

Publication Publication Date Title
JP2001514334A (ja) チタン含有面上の無電解銅めっき
US7262504B2 (en) Multiple stage electroless deposition of a metal layer
TWI443224B (zh) 藉由包含無電和供電的階段之溼式化學沉積而於圖案化之電介質之上形成金屬層之方法
US20070298609A1 (en) Capping of metal interconnects in integrated circuit electronic devices
JPH06505833A (ja) マルチチップモジュールおよび平坦化パターン化表面を有する集積回路基板
JP2004342750A (ja) 電子デバイスの製造方法
KR20080080612A (ko) 반도체 장치용 구조체에서 제 2 물질에 내장된 제 1 물질표면 위의 층 형성 방법
CN101103459A (zh) 选择性金属敷镀形成的布线图案
KR101788586B1 (ko) 촉매의 흡착 처리 방법 및 흡착 처리 장치
TW201538787A (zh) 嵌入電路圖樣特徵選擇性無電式鍍銅之技術
TWI524467B (zh) 半導體裝置之金屬系統中之通孔底部的局部矽化
JP4911586B2 (ja) 積層構造、超lsi配線板及びそれらの形成方法
KR20030079745A (ko) 미세회로배선의 형성방법 및 장치
WO2007092868A2 (en) Method for preparing a metal feature surface prior to electroless metal deposition
JP3964226B2 (ja) 配線形成方法
JP5048791B2 (ja) フラットパネルディスプレイの製造のための銅相互接続
JP2005333153A (ja) 電子デバイスの製造方法
JP2000313963A (ja) 樹脂のめっき方法
US7198662B2 (en) Electroless plating pre-treatment solution and electroles plating method
US20140252616A1 (en) Electroless fill of trench in semiconductor structure
JP2008121063A (ja) 無電解めっき方法
JP2003218061A (ja) 配線形成方法
KR100788279B1 (ko) 구리 무전해 도금에서의 단차평탄화 방법
JP2002275639A5 (ja)
JP2006509910A (ja) 銅活性化溶液と半導体基板のシード層の増強方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070523

R150 Certificate of patent or registration of utility model

Ref document number: 3964226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term