JP2002093901A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP2002093901A JP2002093901A JP2000275779A JP2000275779A JP2002093901A JP 2002093901 A JP2002093901 A JP 2002093901A JP 2000275779 A JP2000275779 A JP 2000275779A JP 2000275779 A JP2000275779 A JP 2000275779A JP 2002093901 A JP2002093901 A JP 2002093901A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- wiring
- connection hole
- film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 デュアルダマシン形成において、配線溝を形
成する際に、接続孔と接している下の配線パターンにダ
メージを与えることのない半導体製造方法を提供する。 【解決手段】 半導体基板に形成した配線部上に、層間
絶縁膜を形成する工程と、層間絶縁膜に接続孔を形成す
る工程と、層間絶縁膜に接続孔を埋めるように半導体基
板上に水溶性物質の薄膜を形成する工程と、前記薄膜の
表面にシリル化層を形成する工程と、レジスト膜を塗布
する工程と、レジストパターンを形成する工程と、接続
孔に重畳するように、溝配線部をエッチングにより形成
する工程と、水溶性物質を除去する工程と、配線材料を
接続孔と溝配線部に同時に埋め込み配線を形成する工程
と、を含むことを特徴とする配線形成方法である。
成する際に、接続孔と接している下の配線パターンにダ
メージを与えることのない半導体製造方法を提供する。 【解決手段】 半導体基板に形成した配線部上に、層間
絶縁膜を形成する工程と、層間絶縁膜に接続孔を形成す
る工程と、層間絶縁膜に接続孔を埋めるように半導体基
板上に水溶性物質の薄膜を形成する工程と、前記薄膜の
表面にシリル化層を形成する工程と、レジスト膜を塗布
する工程と、レジストパターンを形成する工程と、接続
孔に重畳するように、溝配線部をエッチングにより形成
する工程と、水溶性物質を除去する工程と、配線材料を
接続孔と溝配線部に同時に埋め込み配線を形成する工程
と、を含むことを特徴とする配線形成方法である。
Description
【０００１】
【発明の属する技術分野】本発明はデュアルダマシン法
による配線の形成方法に関し、特に層間絶縁膜に形成さ
れる配線溝の形式方法に関する。
による配線の形成方法に関し、特に層間絶縁膜に形成さ
れる配線溝の形式方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴い、配線幅の
微細化及び配線間のピッチの縮小化が必要となっている
が、配線幅のドライエッチングによる微細化には、配線
の加工限界が生じる為、配線層を縦方向に積層させる多
層配線形式を採用するのが、現在の配線技術の主流とな
っている。更に、配線材料としては、近年、Ａｌに代わ
って、抵抗率が低く、エレクトロマイグレーション耐性
の高いＣｕが使用されつつある。
微細化及び配線間のピッチの縮小化が必要となっている
が、配線幅のドライエッチングによる微細化には、配線
の加工限界が生じる為、配線層を縦方向に積層させる多
層配線形式を採用するのが、現在の配線技術の主流とな
っている。更に、配線材料としては、近年、Ａｌに代わ
って、抵抗率が低く、エレクトロマイグレーション耐性
の高いＣｕが使用されつつある。
【０００３】しかしながら、Ｃｕ配線は、Ａｌ配線より
もＲＩＥ（反応性イオンエッチング）技術での加工が困
難である。
もＲＩＥ（反応性イオンエッチング）技術での加工が困
難である。
【０００４】そこで、この問題を解決する手法にデュア
ルダマシン（ｄｕａｌ ｄａｍａｓｃｅｎｅ）法があ
る。この方法は、層間絶縁膜中に接続孔（ビアホールと
も言う）と接続孔に重畳して配線部を形成するための配
線溝を形成し、接続孔と配線部に金属材料を埋め込み、
ＣＭＰ（化学的機械研磨）法によって、研磨をして不要
部の金属材料を取り去って接続孔にプラグ状の金属層
と、溝配線を同時に形成する方法である（例えば月刊Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ，１９９６年１
２月号，頁１２９〜１３４参照）。尚、配線溝は、配線
溝形成用のレジストパターンを形成し、エッチングされ
ることにより形成される。この場合、Ｓｉ基板の全面に
レジストを塗布すると、微少な孔径で深く形成された接
続孔にレジストが埋め込まれてしまい、エッチング後の
レジスト剥離時に接続孔の底部に不要なレジストが残る
という問題が生じる。
ルダマシン（ｄｕａｌ ｄａｍａｓｃｅｎｅ）法があ
る。この方法は、層間絶縁膜中に接続孔（ビアホールと
も言う）と接続孔に重畳して配線部を形成するための配
線溝を形成し、接続孔と配線部に金属材料を埋め込み、
ＣＭＰ（化学的機械研磨）法によって、研磨をして不要
部の金属材料を取り去って接続孔にプラグ状の金属層
と、溝配線を同時に形成する方法である（例えば月刊Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ，１９９６年１
２月号，頁１２９〜１３４参照）。尚、配線溝は、配線
溝形成用のレジストパターンを形成し、エッチングされ
ることにより形成される。この場合、Ｓｉ基板の全面に
レジストを塗布すると、微少な孔径で深く形成された接
続孔にレジストが埋め込まれてしまい、エッチング後の
レジスト剥離時に接続孔の底部に不要なレジストが残る
という問題が生じる。
【０００５】そこで、上記問題を解決する製造工程が特
開平８−３０６６１６号に記載されている。この方法
は、Ｓｉ基板に形成された溝部に、水溶性の物質である
ポリビニルアルコール（ＰＶＡ）膜を塗布して埋め込
み、その後、Ｓｉ基板上にレジストを塗布しても、溝の
中にはポリビニルアルコール（ＰＶＡ）膜も水洗で容易
に除去できるので、接続孔の底部レジスト残りを防止で
きるというものである。
開平８−３０６６１６号に記載されている。この方法
は、Ｓｉ基板に形成された溝部に、水溶性の物質である
ポリビニルアルコール（ＰＶＡ）膜を塗布して埋め込
み、その後、Ｓｉ基板上にレジストを塗布しても、溝の
中にはポリビニルアルコール（ＰＶＡ）膜も水洗で容易
に除去できるので、接続孔の底部レジスト残りを防止で
きるというものである。
【０００６】そこで、上記手段を、デュアルダマシン法
に適用した場合を図２に基づいて説明する。図２（ａ）
に示すように、Ｓｉ基板（図示せず）上の絶縁膜１１上
に、配線部２２を形成し、続いて層間絶縁膜３３を形成
する。次に、フォトリソグラフィー工程により現像、エ
ッチングして層間絶縁膜３３中に接続孔４４を形成す
る。次に、図２（ｂ）に示すように、ポリビニルアルコ
ール（ＰＶＡ）膜５５を全面に塗布する。ポリビニルア
ルコール（ＰＶＡ）膜５５は粘性が小さいため、接続孔
４４内に埋め込まれ、表面の層間絶縁膜３３上には１０
０ｎｍ程度の膜厚が形成されて、ポリビニルアルコール
（ＰＶＡ）膜５５の塗布されたＳｉ基板の表面は平坦に
なる。次に、図２（ｃ）に示すように、酸素プラズマを
用いて、ポリビニルアルコール（ＰＶＡ）膜５５をエッ
チバックして、層間絶縁膜３３の表面を露出させる。次
に、図２（ｄ）に示すように、レジスト７７を塗布して
露光を行う。次に、図２（ｅ）及び図２（ｆ）に示すよ
うに、配線溝１００のパターンのレジスト露光及び湿式
の現像時に、接続孔４４内のポリビニルアルコール（Ｐ
ＶＡ）膜５５が完全に除去され、その後、層間絶縁膜３
３をエッチングすることにより配線溝１００は形成され
る。
に適用した場合を図２に基づいて説明する。図２（ａ）
に示すように、Ｓｉ基板（図示せず）上の絶縁膜１１上
に、配線部２２を形成し、続いて層間絶縁膜３３を形成
する。次に、フォトリソグラフィー工程により現像、エ
ッチングして層間絶縁膜３３中に接続孔４４を形成す
る。次に、図２（ｂ）に示すように、ポリビニルアルコ
ール（ＰＶＡ）膜５５を全面に塗布する。ポリビニルア
ルコール（ＰＶＡ）膜５５は粘性が小さいため、接続孔
４４内に埋め込まれ、表面の層間絶縁膜３３上には１０
０ｎｍ程度の膜厚が形成されて、ポリビニルアルコール
（ＰＶＡ）膜５５の塗布されたＳｉ基板の表面は平坦に
なる。次に、図２（ｃ）に示すように、酸素プラズマを
用いて、ポリビニルアルコール（ＰＶＡ）膜５５をエッ
チバックして、層間絶縁膜３３の表面を露出させる。次
に、図２（ｄ）に示すように、レジスト７７を塗布して
露光を行う。次に、図２（ｅ）及び図２（ｆ）に示すよ
うに、配線溝１００のパターンのレジスト露光及び湿式
の現像時に、接続孔４４内のポリビニルアルコール（Ｐ
ＶＡ）膜５５が完全に除去され、その後、層間絶縁膜３
３をエッチングすることにより配線溝１００は形成され
る。
【０００７】
【発明が解決しようとする課題】しかしながら、従来技
術である月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌ
ｄ，１９９６年１２月号，頁１２９〜１３４記載の方法
を用いると、配線溝を形成するために、レジストを全面
に塗布すると、接続孔の底部までレジストが埋め込まれ
る。配線溝のエッチングを行った後、接続孔の内部のレ
ジストがエッチング中にプラズマのダメージを受け、変
質するので、Ｏ2プラズマや有機剥離によるレジスト剥
離時に、接続孔の底部に不要なレジストが残ってしま
い、金属材料を接続孔及び配線溝に埋め込んだ後、接触
抵抗が高くなるという問題が生じる。
術である月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌ
ｄ，１９９６年１２月号，頁１２９〜１３４記載の方法
を用いると、配線溝を形成するために、レジストを全面
に塗布すると、接続孔の底部までレジストが埋め込まれ
る。配線溝のエッチングを行った後、接続孔の内部のレ
ジストがエッチング中にプラズマのダメージを受け、変
質するので、Ｏ2プラズマや有機剥離によるレジスト剥
離時に、接続孔の底部に不要なレジストが残ってしま
い、金属材料を接続孔及び配線溝に埋め込んだ後、接触
抵抗が高くなるという問題が生じる。
【０００８】また、特開平８−３０６６１６号記載のレ
ジストパターン形成技術をデュアルダマシン法に適用さ
せた場合には、レジスト剥離時において、レジスト及び
ＰＶＡ膜が完全に除去されてしまい、配線溝を形成する
際に、エッチング工程時において接続孔と接している下
の配線部をエッチングしてしまうという問題が生じる
（図３参照）。
ジストパターン形成技術をデュアルダマシン法に適用さ
せた場合には、レジスト剥離時において、レジスト及び
ＰＶＡ膜が完全に除去されてしまい、配線溝を形成する
際に、エッチング工程時において接続孔と接している下
の配線部をエッチングしてしまうという問題が生じる
（図３参照）。
【０００９】そこで、本発明は、上記問題を解決する半
導体製造方法、詳しくはレジストパターン形成方法を提
供するものである。
導体製造方法、詳しくはレジストパターン形成方法を提
供するものである。
【００１０】
【課題を解決するための手段】上記課題を解決する為
に、半導体基板に形成した配線部上に、層間絶縁膜を形
成する工程と、層間絶縁膜に接続孔を形成する工程と、
層間絶縁膜に接続孔を埋めるように半導体基板上に水溶
性物質の薄膜を形成する工程と、前記薄膜の表面に保護
膜を形成する工程と、レジスト膜を塗布する工程と、レ
ジストパターンを形成する工程と、接続孔に重畳するよ
うに、溝配線部をエッチングにより形成する工程と、水
溶性物質を除去する工程と、配線材料を接続孔と溝配線
部に同時に埋め込み配線を形成する工程と、を含むこと
を特徴とする配線形成方法である。
に、半導体基板に形成した配線部上に、層間絶縁膜を形
成する工程と、層間絶縁膜に接続孔を形成する工程と、
層間絶縁膜に接続孔を埋めるように半導体基板上に水溶
性物質の薄膜を形成する工程と、前記薄膜の表面に保護
膜を形成する工程と、レジスト膜を塗布する工程と、レ
ジストパターンを形成する工程と、接続孔に重畳するよ
うに、溝配線部をエッチングにより形成する工程と、水
溶性物質を除去する工程と、配線材料を接続孔と溝配線
部に同時に埋め込み配線を形成する工程と、を含むこと
を特徴とする配線形成方法である。
【００１１】また、前記保護膜がシリル化層であること
を特徴とする配線形成方法である。
を特徴とする配線形成方法である。
【００１２】また、前記塗布により全面に形成された水
溶性物質には、ＨＭＤＳ（ヘキサメチレンジシラザン）
により表面にシリル化層を有することを特徴とする配線
形成方法である。
溶性物質には、ＨＭＤＳ（ヘキサメチレンジシラザン）
により表面にシリル化層を有することを特徴とする配線
形成方法である。
【００１３】また、前記水溶性物質は、レジストパター
ン時の露光による感光性が無いことを特徴とする配線形
成方法である。
ン時の露光による感光性が無いことを特徴とする配線形
成方法である。
【００１４】また、前記水溶性物質が、ポリビニルアル
コールであることを特徴とする配線形成方法である。
コールであることを特徴とする配線形成方法である。
【００１５】
【発明の実施の形態】本発明の実施形態を図面を参照し
て説明する。図１（ａ）に示すように、Ｓｉ基板（図示
せず）に、絶縁膜１を介して配線層２を形成し、次に層
間絶縁膜３としてＳｉＯｘ膜をＣＶＤ法により８００ｎ
ｍ程度堆積させる。そのレジストを塗布し、所定のマス
クを用いて露光、現像を行って、直径０．２μｍ程度の
孔径のレジストパターンを形成し、このレジストパター
ンをマスクにドライエッチング法により、層間絶縁膜３
のエッチングを行い直径０．２μｍの接続孔４を形成す
る。
て説明する。図１（ａ）に示すように、Ｓｉ基板（図示
せず）に、絶縁膜１を介して配線層２を形成し、次に層
間絶縁膜３としてＳｉＯｘ膜をＣＶＤ法により８００ｎ
ｍ程度堆積させる。そのレジストを塗布し、所定のマス
クを用いて露光、現像を行って、直径０．２μｍ程度の
孔径のレジストパターンを形成し、このレジストパター
ンをマスクにドライエッチング法により、層間絶縁膜３
のエッチングを行い直径０．２μｍの接続孔４を形成す
る。
【００１６】次に、図１（ｂ）に示すように、水溶性物
質であるポリビニルアルコール膜５（以後ＰＶＡ膜５と
記す）を、スピンコータで回転数を３０００ｒｐｍ程度
で２０秒間で塗布し、９０℃でベーキングを行いＰＶＡ
膜５を５０ｎｍ程度堆積させる。ＰＶＡ膜５は、Ｇ線、
Ｉ線、エキシマレーザ等の露光に対して感光性が無く、
露光プロセスにおいてレジスト膜表面に塗布し、露光時
のレジスト膜中での光の多重干渉効果を抑制し、レジス
ト膜の定在波効果を抑制するために用いられる材料であ
り、水に可溶性で、レジスト膜の現像時に現像液に含ま
れる水分や現像後の水洗時に除去されるため、プロセス
の構成が容易となるという特徴がある。更に、粘性が低
いため、微細な接続孔４内にも完全にＰＶＡ膜５を埋め
込むことができるという特徴がある。
質であるポリビニルアルコール膜５（以後ＰＶＡ膜５と
記す）を、スピンコータで回転数を３０００ｒｐｍ程度
で２０秒間で塗布し、９０℃でベーキングを行いＰＶＡ
膜５を５０ｎｍ程度堆積させる。ＰＶＡ膜５は、Ｇ線、
Ｉ線、エキシマレーザ等の露光に対して感光性が無く、
露光プロセスにおいてレジスト膜表面に塗布し、露光時
のレジスト膜中での光の多重干渉効果を抑制し、レジス
ト膜の定在波効果を抑制するために用いられる材料であ
り、水に可溶性で、レジスト膜の現像時に現像液に含ま
れる水分や現像後の水洗時に除去されるため、プロセス
の構成が容易となるという特徴がある。更に、粘性が低
いため、微細な接続孔４内にも完全にＰＶＡ膜５を埋め
込むことができるという特徴がある。
【００１７】次に、図１（ｃ）に示すように、ＰＶＡ膜
５の表面にヘキサメチレンジシラザン（以後ＨＭＤＳと
記す）を気相塗布し、シリル化反応を行い、ＰＶＡ膜５
の表面にシリル化層６を１０ｎｍ程度を形成する。この
時の気相塗布の条件は、温度が１００℃、圧力が１００
Ｔｏｒｒ、塗布時間を５分とした。また、シリル化剤と
してＨＭＤＳだけでなく、その他のシリル化剤としてジ
メチルシランジメチルアミン（ＤＭＳＤＭＡ）、テトラ
メチルジシラザン（ＴＭＤＳ）、トリメチルシランジメ
チルアミン（ＴＭＳＤＭＡ）等のどれかを液相または気
相塗布で処理してその後熱処理を加えて用いても良い。
ＨＭＤＳによる、ＰＶＡ膜５のシリル化反応を以下に記
す。
５の表面にヘキサメチレンジシラザン（以後ＨＭＤＳと
記す）を気相塗布し、シリル化反応を行い、ＰＶＡ膜５
の表面にシリル化層６を１０ｎｍ程度を形成する。この
時の気相塗布の条件は、温度が１００℃、圧力が１００
Ｔｏｒｒ、塗布時間を５分とした。また、シリル化剤と
してＨＭＤＳだけでなく、その他のシリル化剤としてジ
メチルシランジメチルアミン（ＤＭＳＤＭＡ）、テトラ
メチルジシラザン（ＴＭＤＳ）、トリメチルシランジメ
チルアミン（ＴＭＳＤＭＡ）等のどれかを液相または気
相塗布で処理してその後熱処理を加えて用いても良い。
ＨＭＤＳによる、ＰＶＡ膜５のシリル化反応を以下に記
す。
【００１８】
【数１】
【００１９】このシリル化層６はエーテル結合を含むた
め、ＰＶＡ膜５の表面には水に対して不溶な膜が形成さ
れる。
め、ＰＶＡ膜５の表面には水に対して不溶な膜が形成さ
れる。
【００２０】次に、図１（ｄ）に示すように、レジスト
膜７を１．０μｍ塗布する。この時、接続孔４はＰＶＡ
膜５で完全に埋め込まれているため、レジスト膜は均一
に塗布される。
膜７を１．０μｍ塗布する。この時、接続孔４はＰＶＡ
膜５で完全に埋め込まれているため、レジスト膜は均一
に塗布される。
【００２１】次に、図１（ｅ）に示すように、接続孔４
の上部に所定のマスクを用いてレジスト膜７の露光、ウ
ェット現像を行い、０．３μｍの幅を有する配線溝のレ
ジストパターン８を形成する。現像条件は、アルカリ現
像液で現像し、水洗後に１１０℃のベーキングを実施し
た。この際、レジスト膜７の下には、水に不溶性のシリ
ル化層６が存在しているため、水量を多量に含む現像液
や水洗時にシリル化層６がＰＶＡ膜５が溶解するのを防
止するので、レジストパターン８が剥がれることはな
い。
の上部に所定のマスクを用いてレジスト膜７の露光、ウ
ェット現像を行い、０．３μｍの幅を有する配線溝のレ
ジストパターン８を形成する。現像条件は、アルカリ現
像液で現像し、水洗後に１１０℃のベーキングを実施し
た。この際、レジスト膜７の下には、水に不溶性のシリ
ル化層６が存在しているため、水量を多量に含む現像液
や水洗時にシリル化層６がＰＶＡ膜５が溶解するのを防
止するので、レジストパターン８が剥がれることはな
い。
【００２２】次に、図１（ｆ）に示すように、配線溝形
成用のレジストパターン８をマスクとして、ＣＦ系ガス
を用いたドライエッチング法により層間絶縁膜３のエッ
チングを行い配線溝９を形成した。層間絶縁膜３のドラ
イエッチング条件は、ＩＣＰ（Ｉｎｄｕｃｅｄ Ｃｏｕ
ｐｌｅｄ Ｐｌａｓｕｍａ Ｅｔｃｈｉｎｇ Ｓｙｓｔ
ｅｍ）装置を使用した、エッチングガスはＣ4Ｆ8、Ｃ2
Ｆ6、Ａｒ、ＣＯ等の混合ガスを使用し、圧力は５ｍＴ
ｏｒｒ、ソースパワーを１９００Ｗ等の条件で行った。
シリル化層６は上記ガス系において、容易にエッチング
ができ、且つ、シリル化層６は、単分子層であるため、
膜厚は非常に薄く、シリル化層６自体のエッチングレー
トは５００〜７００ｎｍ程度であるので、エッチングに
要する時間は非常に短い。また、前記エッチング条件で
の層間絶縁膜３に対するＰＶＡ膜５のエッチング選択比
は３程度である。尚、本実施形態において、層間絶縁膜
３の膜厚は６００〜１０００ｎｍであり、層間絶縁膜３
の中に形成するデュアルダマシンの配線部の深さ（層間
絶縁膜３のエッチング深さ）は３００ｎｍである。配線
部を３００ｎｍエッチング中に接続孔４中に残るＰＶＡ
膜５はシリル化層６の真下のＰＶＡ膜５は７０ｎｍ程度
膜減りする程度になる。
成用のレジストパターン８をマスクとして、ＣＦ系ガス
を用いたドライエッチング法により層間絶縁膜３のエッ
チングを行い配線溝９を形成した。層間絶縁膜３のドラ
イエッチング条件は、ＩＣＰ（Ｉｎｄｕｃｅｄ Ｃｏｕ
ｐｌｅｄ Ｐｌａｓｕｍａ Ｅｔｃｈｉｎｇ Ｓｙｓｔ
ｅｍ）装置を使用した、エッチングガスはＣ4Ｆ8、Ｃ2
Ｆ6、Ａｒ、ＣＯ等の混合ガスを使用し、圧力は５ｍＴ
ｏｒｒ、ソースパワーを１９００Ｗ等の条件で行った。
シリル化層６は上記ガス系において、容易にエッチング
ができ、且つ、シリル化層６は、単分子層であるため、
膜厚は非常に薄く、シリル化層６自体のエッチングレー
トは５００〜７００ｎｍ程度であるので、エッチングに
要する時間は非常に短い。また、前記エッチング条件で
の層間絶縁膜３に対するＰＶＡ膜５のエッチング選択比
は３程度である。尚、本実施形態において、層間絶縁膜
３の膜厚は６００〜１０００ｎｍであり、層間絶縁膜３
の中に形成するデュアルダマシンの配線部の深さ（層間
絶縁膜３のエッチング深さ）は３００ｎｍである。配線
部を３００ｎｍエッチング中に接続孔４中に残るＰＶＡ
膜５はシリル化層６の真下のＰＶＡ膜５は７０ｎｍ程度
膜減りする程度になる。
【００２３】次に、図１（ｇ）に示すように、スピンコ
ーターにおいて、純水を滴下しながらウェーハを１分間
回転させ、レジストを除去する。尚、レジスト除去につ
いては、純水ではなく現像液を用いても良く、またはデ
ィップ式で純水または現像液の入った槽の中にウェーハ
を入れても良い。更に、スピンコーターにて、シンナー
等の有機溶媒で、再度滴下しながらウェーハを回転させ
て除去するか、またはディップ式で、純水の入った第１
の槽の中にウェーハを入れＰＶＡ、シリル化層、レジス
トを除去し、シンナー等の有機溶媒の入った第２の槽の
中に入れる。次に、純水の入った第３の槽の中に入れて
洗浄する。また、第１、第２の槽においては超音波洗浄
を用いて剥離される。
ーターにおいて、純水を滴下しながらウェーハを１分間
回転させ、レジストを除去する。尚、レジスト除去につ
いては、純水ではなく現像液を用いても良く、またはデ
ィップ式で純水または現像液の入った槽の中にウェーハ
を入れても良い。更に、スピンコーターにて、シンナー
等の有機溶媒で、再度滴下しながらウェーハを回転させ
て除去するか、またはディップ式で、純水の入った第１
の槽の中にウェーハを入れＰＶＡ、シリル化層、レジス
トを除去し、シンナー等の有機溶媒の入った第２の槽の
中に入れる。次に、純水の入った第３の槽の中に入れて
洗浄する。また、第１、第２の槽においては超音波洗浄
を用いて剥離される。
【００２４】次に、図１（ｈ）に示すように、全面にバ
リアメタル１０として、ＴａやＴｉやＷの窒化混合物ス
パッタリング法等で形成し、その後全面に、Ｃｕまたは
Ｃｕ合金を電界メッキで１０００ｎｍ程度形成し、ＣＭ
Ｐ（化学的機械研磨）法を用い、接続孔４及び配線溝９
にＣｕ配線を形成する。この後、通常の半導体製造工程
により、上層の層間絶縁膜の形成など製造工程を経て目
的とする半導体装置が完成する。
リアメタル１０として、ＴａやＴｉやＷの窒化混合物ス
パッタリング法等で形成し、その後全面に、Ｃｕまたは
Ｃｕ合金を電界メッキで１０００ｎｍ程度形成し、ＣＭ
Ｐ（化学的機械研磨）法を用い、接続孔４及び配線溝９
にＣｕ配線を形成する。この後、通常の半導体製造工程
により、上層の層間絶縁膜の形成など製造工程を経て目
的とする半導体装置が完成する。
【００２５】
【発明の効果】本発明によると、デュアルダマシン形成
方法において、接続孔内にレジストを埋め込まないの
で、接続孔内に有機物が残留することがなく、安定した
低抵抗の金属配線を形成することができる。また、接続
孔内にレジストを埋め込まず、ＰＶＡ等の水溶性且つ非
感光性の材料を埋め込むために、粘度が低く微細な接続
孔でも完全な埋め込みが可能となる。その為、レジスト
膜を均一に塗布することが可能となり、寸法制御性の高
い配線溝のレジストパターンが形成が可能となる。ま
た、配線溝のエッチングの際には、接続孔と接する下の
配線層に、プラズマが届くことがないので、下の配線層
がエッチングされたり、プラズマダメージによりチャー
ジアップしたりすることがない。また、配線溝のレジス
トパターンを除去する際には、Ｏ2プラズマによるアッ
シングや有機剥離等の一般的な剥離方法を用いなくて
も、水や現像液で容易に除去することが可能であるとと
もに、レジスト表面にエッチング中のプラズマ等により
除去しにくい変質層が生じていても、リフトオフにより
レジストを除去する為、完全にレジストを除去すること
ができる。また、ＰＶＡを塗布後、ＨＭＤＳ等によりシ
リル化することによりＰＶＡ表面を−ＯＨ（水酸基）か
ら−Ｏ−Ｓｉ（ＣＨ3）3へと変化させることによりエー
テル結合ができ、疎水性になるため、現像時にＰＶＡが
溶解して、レジストパターンが飛ぶことがない。
方法において、接続孔内にレジストを埋め込まないの
で、接続孔内に有機物が残留することがなく、安定した
低抵抗の金属配線を形成することができる。また、接続
孔内にレジストを埋め込まず、ＰＶＡ等の水溶性且つ非
感光性の材料を埋め込むために、粘度が低く微細な接続
孔でも完全な埋め込みが可能となる。その為、レジスト
膜を均一に塗布することが可能となり、寸法制御性の高
い配線溝のレジストパターンが形成が可能となる。ま
た、配線溝のエッチングの際には、接続孔と接する下の
配線層に、プラズマが届くことがないので、下の配線層
がエッチングされたり、プラズマダメージによりチャー
ジアップしたりすることがない。また、配線溝のレジス
トパターンを除去する際には、Ｏ2プラズマによるアッ
シングや有機剥離等の一般的な剥離方法を用いなくて
も、水や現像液で容易に除去することが可能であるとと
もに、レジスト表面にエッチング中のプラズマ等により
除去しにくい変質層が生じていても、リフトオフにより
レジストを除去する為、完全にレジストを除去すること
ができる。また、ＰＶＡを塗布後、ＨＭＤＳ等によりシ
リル化することによりＰＶＡ表面を−ＯＨ（水酸基）か
ら−Ｏ−Ｓｉ（ＣＨ3）3へと変化させることによりエー
テル結合ができ、疎水性になるため、現像時にＰＶＡが
溶解して、レジストパターンが飛ぶことがない。
【図１】本発明の配線形成方法を工程順に示す概略断面
図である。
図である。
【図２】従来技術の配線形成方法を工程順に示す概略断
面図である。
面図である。
【図３】従来技術で配線形成方法を用いた時に生じる問
題点を示す概略断面図である。
題点を示す概略断面図である。
１ 絶縁膜 ２ 配線層 ３ 層間絶縁膜 ４ 接続孔 ５ ポリビニルアルコール膜（ＰＶＡ膜） ６ シリル化層 ７ レジスト膜 ８ レジストパターン ９ 配線溝 １０ バリアメタル １１ 絶縁膜 ２２ 配線部 ３３ 層間絶縁膜 ４４ 接続孔 ５５ ポリビニルアルコール（ＰＶＡ）膜 ７７ レジスト １００ 配線溝
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH11 HH12 HH32 HH33 HH34 JJ01 JJ11 JJ12 JJ32 JJ33 JJ34 MM02 MM12 MM13 NN06 NN07 PP27 QQ00 QQ09 QQ11 QQ12 QQ37 QQ48 RR04 SS21 XX09 5F043 AA40 BB27 FF06 GG03 5F058 AC10 AG10 AH05
Claims (5)
- 【請求項１】 半導体基板に形成した配線部上に、層間
絶縁膜を形成する工程と、層間絶縁膜に接続孔を形成す
る工程と、層間絶縁膜に接続孔を埋めるように半導体基
板上に水溶性物質の薄膜を形成する工程と、前記薄膜の
表面に保護膜を形成する工程と、レジスト膜を塗布する
工程と、レジストパターンを形成する工程と、接続孔に
重畳するように、溝配線部をエッチングにより形成する
工程と、水溶性物質を除去する工程と、配線材料を接続
孔と溝配線部に同時に埋め込み配線を形成する工程と、
を含むことを特徴とする配線形成方法。 - 【請求項２】 前記保護膜がシリル化層であることを特
徴とする請求項１記載の配線形成方法。 - 【請求項３】 前記塗布により全面に形成された水溶性
物質には、ＨＭＤＳ（ヘキサメチレンジシラザン）によ
り表面にシリル化層を有することを特徴とする請求項１
または請求項２記載の配線形成方法。 - 【請求項４】 前記水溶性物質は、レジストパターン時
の露光による感光性が無いことを特徴とする請求項１、
請求項２または請求項３記載の配線形成方法。 - 【請求項５】 前記水溶性物質が、ポリビニルアルコー
ルであることを特徴とする請求項１、請求項２、請求項
３または請求項４記載の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275779A JP3547383B2 (ja) | 2000-09-12 | 2000-09-12 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275779A JP3547383B2 (ja) | 2000-09-12 | 2000-09-12 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002093901A true JP2002093901A (ja) | 2002-03-29 |
| JP3547383B2 JP3547383B2 (ja) | 2004-07-28 |
Family
ID=18761343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000275779A Expired - Fee Related JP3547383B2 (ja) | 2000-09-12 | 2000-09-12 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3547383B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461784B1 (ko) * | 2002-06-11 | 2004-12-14 | 동부전자 주식회사 | 듀얼 다마신 구조를 갖는 반도체 소자의 제조 방법 |
| US6835652B2 (en) | 2002-04-17 | 2004-12-28 | Nec Electronics Corporation | Method of fabricating patterns with a dual damascene process |
| JP2005101543A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | レジスト組成物およびそれを用いた半導体装置の作製方法 |
| US7538025B2 (en) * | 2003-11-14 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene process flow for porous low-k materials |
| JP2010533966A (ja) * | 2007-07-13 | 2010-10-28 | インターモレキュラー， インコーポレイテッド | 低誘電率の誘電性材料の表面調整 |
| WO2022037243A1 (zh) * | 2020-08-18 | 2022-02-24 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
-
2000
- 2000-09-12 JP JP2000275779A patent/JP3547383B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6835652B2 (en) | 2002-04-17 | 2004-12-28 | Nec Electronics Corporation | Method of fabricating patterns with a dual damascene process |
| KR100461784B1 (ko) * | 2002-06-11 | 2004-12-14 | 동부전자 주식회사 | 듀얼 다마신 구조를 갖는 반도체 소자의 제조 방법 |
| JP2005101543A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | レジスト組成物およびそれを用いた半導体装置の作製方法 |
| JP4531475B2 (ja) * | 2003-08-15 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7538025B2 (en) * | 2003-11-14 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene process flow for porous low-k materials |
| JP2010533966A (ja) * | 2007-07-13 | 2010-10-28 | インターモレキュラー， インコーポレイテッド | 低誘電率の誘電性材料の表面調整 |
| WO2022037243A1 (zh) * | 2020-08-18 | 2022-02-24 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| US11984347B2 (en) | 2020-08-18 | 2024-05-14 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for forming same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3547383B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8080475B2 (en) | Removal chemistry for selectively etching metal hard mask | |
| US7012022B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
| EP0932187A2 (en) | Trench etching using borosilicate glass mask | |
| JP2004503088A (ja) | 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法 | |
| JPH11168105A (ja) | 半導体集積回路の製造方法 | |
| JP2006049900A (ja) | 半導体素子の金属配線形成方法 | |
| TWI235452B (en) | Manufacturing method of semiconductor device | |
| JP3547383B2 (ja) | 配線形成方法 | |
| US6936534B2 (en) | Method for the post-etch cleaning of multi-level damascene structures having underlying copper metallization | |
| JP2001036066A (ja) | 半導体装置の製造方法 | |
| JP2005197692A (ja) | 半導体素子のデュアルダマシンパターン形成方法 | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| JPH10189592A (ja) | 半導体装置の製造方法 | |
| JP2004128074A (ja) | 半導体装置の製造方法 | |
| JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
| JP2003309172A (ja) | デュアルダマシンプロセスにおけるパターン形成方法 | |
| US20090166882A1 (en) | Method for forming metal line in semiconductor device | |
| JP2004023030A (ja) | 半導体装置の製造方法 | |
| KR100640966B1 (ko) | 반도체 소자의 세정방법 | |
| TW548789B (en) | Method of forming metal line | |
| US6214742B1 (en) | Post-via tin removal for via resistance improvement | |
| KR20070034294A (ko) | 듀얼 다마신 공정을 이용한 비아홀 형성방법 | |
| US20040248419A1 (en) | Method of manufacturing semiconductor device | |
| JP2003264228A (ja) | 半導体装置の製造方法 | |
| JP2004040019A (ja) | 金属配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |