JP2001036066A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001036066A JP2001036066A JP11201763A JP20176399A JP2001036066A JP 2001036066 A JP2001036066 A JP 2001036066A JP 11201763 A JP11201763 A JP 11201763A JP 20176399 A JP20176399 A JP 20176399A JP 2001036066 A JP2001036066 A JP 2001036066A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- gas
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000005530 etching Methods 0.000 claims abstract description 98
- 239000007795 chemical reaction product Substances 0.000 claims abstract description 92
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 22
- 150000002367 halogens Chemical class 0.000 claims abstract description 22
- 239000007789 gas Substances 0.000 claims description 137
- 238000000034 method Methods 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000011261 inert gas Substances 0.000 claims description 20
- 150000003377 silicon compounds Chemical class 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 105
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 105
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 19
- 239000010703 silicon Substances 0.000 abstract description 19
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 138
- 239000010949 copper Substances 0.000 description 109
- 229910052802 copper Inorganic materials 0.000 description 107
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 106
- 238000004380 ashing Methods 0.000 description 47
- 229910052786 argon Inorganic materials 0.000 description 39
- 229910052760 oxygen Inorganic materials 0.000 description 39
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 30
- 229910004298 SiO 2 Inorganic materials 0.000 description 27
- 229910052731 fluorine Inorganic materials 0.000 description 20
- 239000011737 fluorine Substances 0.000 description 20
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 19
- 239000010410 layer Substances 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 9
- 150000002222 fluorine compounds Chemical class 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910020177 SiOF Inorganic materials 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 101100222172 Mus musculus Cst10 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- -1 copper nitride Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
関し、溝の形成の際に生じるフェンス状の反応生成物を
除去する際に溝、ホールの側壁に凹凸を生じさせず、し
かも溝、ホールの下の膜の膜減りを防止すること。 【解決手段】半導体基板1の上方に絶縁膜20を形成す
る工程と、絶縁膜20,21上にレジスト22を塗布す
る工程と、レジスト22に配線パターン用の窓22aを
形成する工程と、窓22aを通して絶縁膜20,21を
エッチングして配線用溝23を形成する工程と、レジス
ト22を除去する工程と、不活性ガスを用いたプラズマ
雰囲気に絶縁膜21を曝して絶縁膜20,21の上に存
在する反応生成物24を除去する工程と、配線用溝23
の中に金属膜を埋め込んで配線27を形成する工程を含
む。
Description
方法に関し、より詳しくは、多層配線構造を有する半導
体装置の製造方法に関する。
ウム、タングステンから形成する場合には、アルミニウ
ム膜、タングステン膜をフォトリソグラフィー法により
パターニングする方法が採用されている。即ち、そのパ
ターニングは、アルミニウム膜又はタングステン膜の上
にレジストパターンを形成した後に、レジストパターン
に覆われない領域のアルミニウム膜又はタングステン膜
をドライエッチングにより除去することによって行われ
る。アルミニウム膜又はタングステン膜のパターニング
工程においては、配線の側壁に生成物が付着するので、
そのような生成物は一般にアルカリ薬液等を用いて除去
される。
路の微細化に伴ってアルミニウムやタングステンよりも
低抵抗の銅(Cu)が望まれているが、銅膜はドライエ
ッチングが難しい。そこで、銅膜をフォトリソグラフィ
ー法によってパターニングする方法は一般に採用されて
おらず、銅配線の形成のためにダマシン法が用いられて
いる。
を独立の工程で形成するシングルダマシン法と、ビア層
と配線層を同じ工程で形成するデュアルダマシン法の2
通りがあり、両者ともに配線形成する工程でドライエッ
チング法により溝を絶縁膜に形成し、その溝内に金属を
埋め込む工程を含んでいる。なお、ダマシン法により使
用されるビア材料又は配線材料は、必ずしも銅に限定さ
れるものではなく、その他の金属を使用することも可能
である。
方法によれば、溝を形成するための絶縁膜のエッチング
の際に、溝の周囲に薄膜状の反応生成物が残ることがあ
り、その反応生成物が種々の問題を引き起こす。次に、
シングルダマシン法による溝の形成と反応生成物の発生
について説明する。
ン等の第1のビア102が埋め込まれた第1の層間絶縁
膜101の上にSiO2よりなる第2の層間絶縁膜103を
形成した後に、第1のビア102の上であって第2の層
間絶縁膜103内に第1の銅配線104をダマシン法に
より形成する。さらに、第2の層間絶縁膜103の上に
第1の窒化シリコン膜105とSiO2よりなる第3の層間
絶縁膜106を形成した後に、第1のシリコン窒化膜1
05と第3の層間絶縁膜106の中であって第1の銅配
線104の上に銅よりなる第2のビア107をダマシン
法によって形成する。
絶縁膜106を覆う第2の窒化シリコン膜108と、Si
O2よりなる第4の層間絶縁膜109と、窒化シリコンよ
りなる反射防止膜110を順に形成する。さらに、反射
防止膜110の上にレジスト111を塗布し、これを露
光、現像して配線形成用の窓111aを形成する。
11の窓111aを通して反射防止膜110と第4の層
間絶縁膜109をエッチングして配線用溝112を形成
すると、レジスト111の側壁にシリコン化合物の反応
生成物113が付着する。そして、酸素含有ガス、例え
ば酸素と窒素の混合ガスを用いてレジスト111をアッ
シングすると、図1(c) に示すように、配線用溝112
の近傍にシリコン系反応生成物113が残ることにな
る。
用溝112内に銅等の金属膜を埋め込む際に、金属膜が
良好に成長せずに、金属膜が剥がれやすくなってしま
う。従って、レジストを除去した後にフッ酸(HF)を
用いて反応生成物を除去したり、或いは、レジスト除去
の際に酸素ガスにフッ素化合物ガスを入れて反応生成物
を除去する方法が採られている。フッ素化合物ガスとし
てCF4 を使用する場合には、通常、ガス総流量に対し
て10〜15流量%の範囲で混合される。
に伴い、配線間容量の増加が顕著になり、層間絶縁膜自
体が低誘電率の膜を使用する傾向が強くなってきてい
る。のような低誘電率の絶縁膜であるFSG(fluoro-si
licate glass)は、他のシリコン化合物膜に比べて密着
性、後処理耐性、エッチング性能等について様々な問題
があり、上記したようなフッ酸、フッ素化合物ガスを使
用することができない状態となっている。
ビアホールの側壁に凹凸が発生することが挙げられ、そ
の一例を図2に基づいて説明する。まず、図2(a) に示
すように、タングステン等の第1のビア102が埋め込
まれた第1の層間絶縁膜101の上にSiO2よりなる第2
の層間絶縁膜103を形成した後に、第1のビアの10
2上であって第2の層間絶縁膜103内に第1の銅配線
104をダマシン法により形成する。さらに、第2の層
間絶縁膜103の上に第1の窒化シリコン膜115、第
1のFSG膜116、第1のSiO2膜117、第2の窒化
シリコン膜118、第2のFSG膜119、第2のSiO2
膜120を順に形成し、さらに、第2のSiO2膜120の
上に窒化シリコンよりなる反射防止膜121を形成す
る。
120、第2のFSG膜119をフォトリソグラフィー
法によりパターニングして、第1の銅配線104の上方
にビア形状の開口122を形成する。続いて、反射防止
膜121上にレジスト123を塗布し、これを露光、現
像して第2の銅配線配置部分に窓123aを形成する。
その後に、レジスト123の窓123aを通して、反射
防止膜121から第2のFSG膜119までを垂直方向
にエッチングして第2の配線用溝125を形成する。こ
のエッチングの際には、同時に、開口122の下方の第
2の窒化シリコン膜118から第1のFSG膜116ま
でがエッチングされ、開口122と同じ径のビアホール
124が形成される。
と、図2(b) に示すようなフェンス状の反応生成物12
6、即ちシリコン化合物が配線用溝125の近傍に残
る。その反応生成物126を除去するために、上記した
ようにフッ酸又はフッ素化合物ガスを使用すると、配線
用溝125とビアホール124の各々の側面に図2(c)
に示すような凹凸が発生する。これは、フッ酸又はフッ
素化合物ガスによるFSG、SiO2、窒化シリコンのエッ
チングレートが異なるからである。フッ酸又はフッ素化
合物ガスによるエッチングレートは、FSG、SiO2、窒
化シリコン膜の順に大きい。
ル124及び配線用溝125の中に窒化タンタル、銅等
の金属を埋め込むと、ボイドなどの金属埋込不良が起き
やすくなる。
に溝を形成する際に発生する反応生成物のフェンスは、
配線用溝の中に埋め込まれる金属膜が剥がれる原因とな
り、また、その反応生成物の除去に使用されるフッ酸や
フッ素化合物ガスは溝の側壁に凹凸を生じさせて金属埋
込不良を引き起こす原因となる。
る銅の酸化と銅の絶縁膜への拡散を防止するために、配
線用溝やビアホールの下に窒化シリコン膜や窒化酸化シ
リコン膜を形成することがあるが、反応生成物を除去す
るためにCF4 のようなフッ素化合物ガスを使用する
と、窒化シリコン膜や窒化酸化シリコン膜がある程度エ
ッチングされるので、配線用溝やビアホールより下方に
ある銅配線又は銅ビアが酸化されるおそれがある。
ェンス状の反応生成物を除去する場合に溝、ホールの側
壁に凹凸を生じさせず、しかも、その反応生成物を除去
する際に窒化シリコン膜又は窒化酸化シリコン膜の膜減
りを防止する工程を含む半導体装置の製造方法を提供す
ることにある。
図6、図10〜図19に例示するように、半導体基板の
上方に絶縁膜を形成する工程と、前記絶縁膜上にレジス
トを塗布する工程と、前記レジストに配線パターン用の
窓を形成する工程と、前記窓を通して前記絶縁膜をエッ
チングして配線用溝を形成する工程と、前記レジストを
前記絶縁膜の上から除去する工程と、不活性ガスを用い
たプラズマ雰囲気に前記絶縁膜を曝して前記絶縁膜の上
に存在する反応生成物を除去する工程と、前記配線用溝
の中に金属膜を埋め込む工程とを有する半導体装置の製
造方法によって解決する。
前記プラズマ雰囲気には、不活性ガスとハロゲン以外の
ガスとの混合ガス又は不活性ガス単体が導入されるよう
にしてもよい。上記した半導体装置の製造方法におい
て、前記絶縁膜は、エッチング特性の異なる2層以上の
膜から構成してもよい。
前記絶縁膜は、シリコン化合物から構成してもよい。上
記した課題は、図10〜図19に例示するように、半導
体基板の上方に第1の絶縁膜を介して第1の配線を形成
する工程と、前記第1の配線を覆う第1のエッチングス
トッパ膜と第2の絶縁膜と第3の絶縁膜を形成する工程
と、前記第1の配線の上に一部が重なる配線パターン用
の窓を有するレジストを前記第3の絶縁膜の上に形成す
る工程と、前記前記第1のレジストをマスクに使用して
前記第3の絶縁膜をエッチングして前記第3の絶縁膜に
第2の配線用溝を形成する工程と、前記第2の絶縁膜を
エッチングしてビアホールを形成する工程と、前記ビア
ホールの形成の前か形成の後に、前記レジストを除去す
る工程と、不活性ガスとハロゲン以外のガスとの混合ガ
ス又は不活性ガス単体を用いたプラズマ雰囲気に前記第
3の絶縁膜を曝して前記第3の絶縁膜の上に存在する反
応生成物を除去する工程と、前記ビアホールの下の前記
第1のエッチングストッパ膜を除去すると工程と、前記
ビアホールと前記第2の配線用溝の内部に金属膜を埋め
込んでビアと第2の配線を形成する工程とを有する半導
体装置の製造方法により解決する。
発明によれば、レジストをマスクに使用して絶縁膜をエ
ッチングすることにより配線用溝を形成し、さらにレジ
ストを除去した後に、その絶縁膜のエッチングにより生
じた反応生成物を、ハロゲン以外のガスのプラズマによ
って除去するようにした。ハロゲン以外のガスは、不活
性ガス単体又は不活性ガスとハロゲン以外のガスとの混
合ガスを含む概念である。
配線用溝の内面やその下のビアホールの内面をハロゲン
ガスによってエッチングすることが防止され、それらの
内面に凹凸が発生することが抑制される。しかも、絶縁
膜の下に形成されたエッチングストッパ膜はハロゲンに
よってエッチングされないので、エッチングストッパ膜
の下に存在するビア又は配線を露出させて酸化させるお
それがなくなる。
基づいて説明する。 (第1の実施の形態)図3〜図6は、本発明の第1の実
施形態を示す半導体装置の製造工程を示す断面図であ
る。
での工程を説明する。図3(a) において、シリコン基板
(半導体基板)1のうちフィールド酸化膜2で囲まれた
領域にMOSトランジスタ3を形成する。MOSトラン
ジスタ3は、シリコン基板1の上にゲート酸化膜3aを
介して形成されたゲート電極3bと、ゲート電極3bの
両側方のシリコン基板1内に形成された第1及び第2の
不純物拡散層3d、3sを有している。また、MOSト
ランジスタ3はSiO2よりなる絶縁保護膜4aとPSG(p
hosph-silicate glass)のようなSiO2含有絶縁材又はSi
O2よりなる第1の層間絶縁膜4bによって覆われてい
る。
のうち第1の不純物拡散層3dの上にはコンタクトホー
ル5が形成され、そのコンタクトホール5内には、窒化
チタン(TiN) 膜6を介してタングステン(W)膜7が埋
め込まれている。それら窒化チタン膜6とタングステン
膜7は第1のビア(プラグ)8として適用される。次
に、SiO2よりなる第2の層間絶縁膜9を第1の層間絶縁
膜4b及び第1のビア8の上に形成した後に、フォトリ
ソグラフィー法により第2の層間絶縁膜9をパターニン
グして第1のビア8の上を通る第1の銅配線用溝10を
形成する。
2の層間絶縁膜9の上面に沿ってスパッタ法により第1
の窒化タンタル膜11を約20nmの厚さに形成した後
に、第1の窒化タンタル膜11の上に銅のシード層(不
図示)をスパッタ法により約150nmの厚さに形成す
る。続いて、第1の窒化タンタル膜11とシード層の上
に膜厚約750nmの第1の銅(Cu)膜12を電解メッ
キ法により形成する。なお、第1の窒化タンタル膜11
は、第1の銅膜12の構成元素が第1及び第2の層間絶
縁膜4b、9の中に拡散することを防止するために形成
される。
在する第1の銅膜12と第1の窒化タンタル膜11を化
学機械研磨(CMP)法により除去し、第1の銅配線用
溝10内に残った第1の銅膜12と第1の窒化タンタル
膜11を第1の銅配線13として使用する。次に、図3
(b) に示すように、第2の層間絶縁膜9と第1の銅配線
13の上に第1の窒化シリコン膜14をCVD法により
約50nmの厚さに形成し、これを銅拡散防止用バリア膜
として使用する。続いて、第1の窒化シリコン膜14上
にSiO2よりなる第3の層間絶縁膜15をCVD法により
約500nmの厚さに形成する。
シリコン膜14をそれぞれ条件を変えてフォトリソグラ
フィー法によりパターニングして、第1の銅配線13の
一部を露出するビアホール15aを形成する。なお、第
3の層間絶縁膜15のパターニングの際にはエッチング
ガスとしてC4F8とArとO2とCOの混合ガスを使用し、第1
の窒化シリコン膜14のパターニングの際にはエッチン
グガスとしてCHF3とArとO2の混合ガスを使用する。
層間絶縁膜15の上面の上に沿って膜厚10nmの第2
の窒化タンタル膜16と膜厚100nmの第2の銅膜1
7をスパッタ法により形成する。そして、第2の銅膜1
7と第2の窒化タンタル膜16をCMP法により連続し
て研磨することにより、それらをビアホール15内にの
み残して第2のビア18として適用する。
18と第3の層間絶縁膜15の上に第2の窒化シリコン
膜19をプラズマCVD法により約50nmの厚さに形
成し、続いて、SiO2よりなる第4の層間絶縁膜20をプ
ラズマCVD法により500nm〜1μmの厚さに形成
する。さらに、第4の層間絶縁膜20の上に窒化シリコ
ンよりなる反射防止膜21をプラズマCVD法によって
約50nmの厚さに形成する。
22を塗布し、これを露光、現像して配線パターン用窓
22aを形成する。その配線パターン用窓22aは、第
2のビア18の上を通る位置に形成されている。次に、
図7に示すような平行平板型RIE装置200 を用いて、
配線パターン用窓22aを通して反射防止膜21と第4
の層間絶縁膜20を連続的にエッチングして図4(b) に
示すような第2の配線用溝23を形成する。この場合、
窒化シリコンよりなる反射防止膜21のエッチングガス
として例えばCHF3とArとO2の混合ガスを使用し、また、
SiO2よりなる第4の層間絶縁膜20のエッチングガスと
して例えばC4F8とArとO2とCOの混合ガスを使用する。
は、そのチャンバ201 内に基板(ウェハ)1を載置する
下部電極203 と、その下部電極203 に対向する上部電極
202 とを有している。上部電極202 は、シャワー機能を
有していて、ガス導入管204 から導入されたガスを基板
1に向けて放射する構造を有している。また、チャンバ
201 には排気口205 が設けられ、その排気口205 に接続
される排気ポンプ(不図示)によってチャンバ201 内が
所望の圧力に減圧されるようになっている。さらに、下
部電極203 には例えば13.56MHzの高電圧電源R
fが接続されている。
膜20のエッチング用のガス、又はその他のガスは、ガ
ス導入管204 を通して基板に向けて放出され、それらの
ガスは下部電極203 と上部電極202 の間でプラズマ化さ
れることになる。そのような反射防止膜21と第4の層
間絶縁膜20をエッチングして第2の配線用溝23を形
成する工程では、反応生成物24であるシリコン化合物
が発生してレジスト22の窓22aの側壁に付着する。
(不図示)に移し、そのアッシング装置内でO2(酸素)
とN2(窒素)の混合ガスをプラズマ化して、このプラズ
マガスによりレジスト21をアッシングする。 アッシ
ングの条件の一例を挙げると、O2のガス流量を2000
sccm、N2のガス流量を200sccmとし、アッシング雰囲
気のガス圧力を1.5Torrとする。
あるCF4 が含まれていないので、第2の配線用溝23か
ら露出した第2の窒化シリコン膜19がエッチングされ
ず、その下の銅製のビア18が露出して酸化されること
はない。しかし、レジスト22のアッシング用ガスには
フッ素が含まれていないので、アッシングにおいてレジ
スト22の窓22aの内面に付着した反応生成物24、
即ちシリコン化合物がエッチングされずに残ってしま
う。
に、第2の配線用溝23の近傍には図5(a) 、図8(a),
(b) に示すように反応生成物24がフェンス状に残存す
る。そこで、第2の窒化シリコン膜19をエッチングし
てビア18を露出させる前に、図5(b) に示すように、
Ar(アルゴン)とO2の混合ガスをアッシング装置内に導
入してプラズマ化し、これによりフェンス状の反応生成
物24を除去する。そのアッシングの条件の一例を挙げ
ると、Arのガス流量を100sccm、O2のガス流量を10
sccmとし、プラズマ発生用の高周波電力を400Wとす
るとともに、プラズマ雰囲気の圧力を50 mTorrとす
る。
素系のガスを使用していないので、第2の配線用溝23
の下の第2の窒化シリコン膜19がエッチングされず、
銅製のビア18が露出して酸化されることはないし、第
2の配線用溝23の側壁がエッチングされて凹凸が生じ
ることはない。この後に、シリコン基板1をRIE装置
200 に移し、チャンバ201 内にCHF3とArとO2の混合ガス
を導入して、図6(a) に示すように、第2の配線用溝2
3の下に存在する第2の窒化シリコン膜19をエッチン
グして除去する。このとき、窒化シリコンよりなる反射
防止膜21も同時にエッチングされて第4の層間絶縁膜
20が露出される。この場合、反射防止膜21の上に反
応生成物24が残っていないので、反応生成物24によ
って反射防止膜21のエッチングが部分的に阻止される
ことはない。従って、図9に示すように反射防止膜21
の一部が残るといった現象は発生せず、第4の層間絶縁
膜20の上に凹凸が生じることもない。
ング時間は短いので、第2の配線用溝23の側壁に凹凸
が発生するようなことはない。また、第2の窒化シリコ
ン膜19のエッチングにより第2のビア18の上面が露
出するが、RIEエッチングのスパッタ効果によってそ
の上面に生じた僅かな酸化物は除去される。その後に、
シリコン基板1をRIE装置200 からスパッタ装置(不
図示)に移し、そのスパッタ装置内で第2の配線用溝2
3の内面と第4の層間絶縁膜20の上に沿って第3の窒
化タンタル膜25を5nmの厚さに形成し、続いて、第
3の窒化タンタル膜25の上に銅のシード膜(不図示)
を形成する。そして、シリコン基板1をスパッタ装置か
ら取り出した後に、電解メッキ法によって第3の窒化タ
ンタル膜25の上に第3の銅膜26を形成する。これら
の金属膜25,26を形成する場合には、第4の層間絶
縁膜20の上には反応生成物24が残っていないので、
それらの金属膜25,26が剥がれ難くなっている。
26と第3の窒化タンタル膜25をCMP法により研磨
して第4の層間絶縁膜20の上からそれらを除去する。
これにより、第2の配線用溝23の上に残った第3の銅
膜26と第3の窒化タンタル膜25によって第2の銅配
線27が構成されることになる。以上のようなシングル
ダマシン法によるビア18と銅配線13,27の形成を
繰り返すことによって、多層構造の銅配線が形成され
る。
ッシングと反応生成物24の除去を同じプラズマ発生装
置によって連続的に行ったが、それらを別々の装置で行
ってもよい。ところで、レジスト22をアッシングする
前にレジスト22の窓22aの側壁に付着した反応生成
物24をアルゴンスパッタで除去することも考えられる
が、この方法による反応生成物24の除去効率は極めて
低い。即ち、レジスト22をマスクに使用して第4の層
間絶縁膜膜20をRIE法でエッチングした後では、レ
ジスト22は負に帯電しているためにアルゴンプラスイ
オンがシリコン基板1の主面に垂直な方向に進行し易
く、斜め方向に進行し難くなって、窓22a側壁の反応
生成物24が除去され難くなる。これに対して、レジス
ト22が除去された後には、基板主面に対してアルゴン
プラスイオンが斜めに進行する成分が増えてフェンス状
の反応生成物24の除去が容易になる。
は、層間絶縁膜のエッチングの面積がウェハ全体の面積
の数十%、例えば20〜30%の場合に発生し易いが、
ビアホール形成時のようにウェハ全体の面積の数%のエ
ッチングでは反応生成物の発生量は少ない。また、上記
した第1の銅配線13の形成の際に、フェンス状の反応
生成物の除去についての説明はしなかったが、第1の配
線用溝10の側壁に凹凸が生じたりその下の第1の層間
絶縁膜4bのエッチングを防止しようとする場合には、
第1の配線用溝10の形成の際に使用したレジストのア
ッシングを酸素と窒素の混合ガスのプラズマによって除
去し、ついで反応生成物をアルゴンと酸素の混合ガスの
プラズマによって除去するようにしてもよい。 (第2の実施の形態)上記した第1実施形態では、レジ
ストのアッシングと反応生成物の除去を異なる反応ガス
を用いて別々に行ったが、レジストのアッシングと反応
生成物の一部の除去を同時に行ってもよく、そのような
工程を以下に説明する。
を示す半導体装置の配線の形成工程を示す断面図であ
り、第1実施形態と同じ符号は同じ要素を示している。
なお、本実施形態では、第1の層間絶縁膜4bの下部よ
りも下の構成要素については説明が省略されているが、
第1の層間絶縁膜4bが保護絶縁膜4a、MOSトラン
ジスタ3及びシリコン基板1を覆っていることは第1実
施形態と同じである。
絶縁膜4b内に第1のビア8を形成し、第2の層間絶縁
膜9内に第1の銅配線13を形成し、第1の銅配線13
に接続される第2のビア18を第1の窒化シリコン膜1
4及び第3の層間絶縁膜15の中に形成した後に、第2
のビア18及び第3の層間絶縁膜15の上に第2の窒化
シリコン膜19、第4の層間絶縁膜20及び反射防止膜
21を形成する。
防止膜21の上にレジストを22塗布し、これを露光、
現像して配線パターン用窓22aを形成する。その配線
パターン用窓22aは、第2のビア18の上を通る位置
に形成される。次に、平行平板型RIE装置200 を用い
て、図10(b) に示すように、配線パターン用窓22a
を通して反射防止膜21と第4の層間絶縁膜20を連続
的にエッチングして第2の配線用溝23を形成する。こ
の場合、窒化シリコンよりなる反射防止膜21のエッチ
ングガスとして例えばCHF3とArとO2の混合ガスを使用
し、また、SiO2よりなる第4の層間絶縁膜19のエッチ
ングガスとして例えばC4F8とArとO2とCOの混合ガスを用
いる。それらのエッチング時には、第1実施形態と同様
に反応生成物24が発生してレジスト22の窓22aの
側壁に付着する。
ガスをアッシング装置でプラズマ化して、これによりレ
ジスト22をアッシングする。このアッシング用ガスに
はフッ素系ガスであるCF4 が含まれているが、そのCF4
濃度を一般的な量よりも少ない流量、即ち5流量%以下
にすると、第2の配線用溝23の下の第2の窒化シリコ
ン膜19の膜厚のエッチングが抑制され、銅製の第2の
ビア23が露出せずにその酸化は起こらない。
グすると、図10(c) に示すようにフェンス状の反応生
成物24が僅かにエッチングされるが完全には除去しき
れずに、一部が残ることになる。次に、図11(a) に示
すように、アッシング装置を用いてArとO2のプラズマに
よって反応生成物24の残りを除去し、続いて、図11
(b) に示すように、第2の配線用溝23から露出した第
2の窒化シリコン膜19をArとO2とCHF3の混合ガスを用
いてエッチングして第2のビア18を露出する。このと
き、窒化シリコンよりなる反射防止膜21も同時にエッ
チングされて第4の層間絶縁膜20が露出する。
って、図11(c) に示すように、第2の配線用溝23内
に窒化タンタル膜25と銅膜26の二層構造よりなる第
2の配線27を形成する。以上のような本実施形態にお
いても、第1実施形態と同様に、配線用溝23の側壁や
第4の層間絶縁膜20の上で凹凸が生じることはない。 (第3の実施の形態)第1、第2の実施の形態では、シ
ングルダマシン法によりビアと銅配線を形成する方法に
ついて説明したが、本実施形態では、デュアルダマシン
法によりビアと銅配線を形成する工程について説明す
る。
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第1の層間絶縁膜4
bの下部よりも下の構成要素については説明が省略され
ているが、第1の層間絶縁膜4bが保護絶縁膜4a、M
OSトランジスタ3及びシリコン基板1を覆っているこ
とは第1実施形態と同じである。
絶縁膜4b内に第1のビア8を形成し、第2の層間絶縁
膜9内に第1の銅配線13を形成する。次に、第1の銅
配線13及び第2の層間絶縁膜9の上に、第1の窒化シ
リコン膜14、第3の層間絶縁膜15、第2の窒化シリ
コン膜19、第4の層間絶縁膜20及び反射防止膜21
をプラズマCVD法により順に形成する。第1の窒化シ
リコン膜14から反射防止膜21までの膜の形成は同じ
CVD装置で連続的に形成して良い。また、第1の窒化
シリコン膜14から反射防止膜21までの膜の形成の間
には、ビアの形成は行わない。
トリソグラフィー法を用いて、反射防止膜21から第3
の層間絶縁膜15までの膜の一部をエッチングして、第
1の銅配線13の上方に位置するビアホール31を形成
する。それらの膜のエッチング条件は、第1の実施形態
と同じに設定する。さらに、ビアホール31内と反射防
止膜21の上に有機物のような保護材料32を塗布し、
これをエッチバックすることにより、保護材料32をビ
アホール31の下部にのみ残存させる。
膜21の上にフォトレジスト33を塗布し、これを露
光、現像して配線形状を有する配線パターン用窓33a
を形成する。その後に、図7に示すような平行平板型R
IE装置200 を用い、配線パターン用窓33aを通して
反射防止膜21と第4の層間絶縁膜20を連続的にエッ
チングして図12(c) に示すような第2の配線用溝34
を形成する。この場合、窒化シリコンよりなる反射防止
膜21のエッチングガスとして例えばCHF3とArとO2の混
合ガスを使用し、また、SiO2よりなる第4の層間絶縁膜
20のエッチングガスとして例えばC4F8とArとO2とCOの
混合ガスを使用する。
縁膜20をエッチングして第2の配線用溝34を形成す
る間には、反応生成物35であるシリコン化合物が発生
してレジスト33の窓33aの側壁に付着する。この場
合に、第1の窒化シリコン膜14は保護材料32によっ
て保護されてエッチングされることはない。次に、O2と
N2の混合ガスをアッシング装置でプラズマ化して、この
プラズマガスによりレジスト33と保護材料32をアッ
シングする。このアッシング用ガスにはフッ素系ガスが
含まれていないので、第2の配線用溝34及びビアホー
ル31から露出した第2の窒化シリコン膜19がエッチ
ングされず、その下の第1の銅配線13が露出して酸化
されることはない。
2のアッシング用のガスにはフッ素が含まれていないの
で、アッシング時にレジスト33の窓33aの内面に付
着した反応生成物(シリコン化合物)35がエッチング
されずに残ってしまう。従って、レジスト33及び保護
材32のアッシングの後には、第2の配線用溝34の近
傍に図13(a) に示すような反応生成物35がフェンス
状に残存する。そこで、第1の窒化シリコン膜14をエ
ッチングして第1の銅配線13を露出させる前に、図1
3(b) に示すように、ArとO2の混合ガスをアッシング装
置のチャンバ内に導入してプラズマ化し、これによりフ
ェンス状の反応生成物35を除去する。
素系のガスを使用していないので、第2の配線用溝34
の下の第1の窒化シリコン膜14がエッチングされず、
第1の銅配線13が露出して酸化されることはないし、
ビアホール31と第2の配線用溝34の側壁に凹凸が生
じることはない。この後に、シリコン基板1をRIE装
置200 に戻し、CHF3とArとO2の混合ガスを使用して、図
13(c) に示すように、第2の配線用溝34及びビアホ
ール31の下に存在する第1及び第2の窒化シリコン膜
14,19をエッチングして除去する。このとき、窒化
シリコンよりなる反射防止膜21も同時にエッチングさ
れて第4の層間絶縁膜20が露出される。この場合、反
射防止膜21の上には反応生成物24が残っていないの
で、反応生成物24によって反射防止膜21のエッチン
グが阻止されることはない。
配線用溝34及びビアホール31の内面と第4の層間絶
縁膜20の上に沿って第3の窒化タンタル膜36をスパ
ッタ法により5nmの厚さに形成し、続いて、第3の窒
化タンタル膜36の上に銅のシード膜(不図示)を形成
する。さらに、電解メッキ法によって第3の窒化タンタ
ル膜36の上に第3の銅膜37を形成する。これらの金
属膜36,37を形成する場合には、第4の層間絶縁膜
20の上には反応生成物が残っていないので、それらの
金属膜36,37が剥がれ難くなっている。
膜37と第3の窒化タンタル膜36をCMP法により研
磨して第4の層間絶縁膜20の上からそれらを除去す
る。これにより、ビアホール31の中に残った第3の銅
膜37と第3の窒化タンタル膜36によって第2のビア
38が構成され、また、第2の配線用溝34の中に残っ
た第3の銅膜37と第3の窒化タンタル膜36によって
第2の銅配線39が構成される。
15と第4の層間絶縁膜20の間に第2の窒化シリコン
膜19を形成しているが、これを省略してもよい。第2
の窒化シリコン膜19を省略する場合には、層間絶縁膜
15,20をエッチングして第2の配線用溝34を形成
する場合に、その第2の配線用溝34の深さはエッチン
グ時間の制御によって調整することになる。 (第4実施の形態)本実施形態では、第3実施形態と異
なるデュアルダマシン法によるビアと銅配線の形成工程
について説明する。
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第1の層間絶縁膜4
bの下部よりも下の構成要素については説明が省略され
ているが、第1の層間絶縁膜4bが保護絶縁膜4a、M
OSトランジスタ3及びシリコン基板1を覆っているこ
とは第1実施形態と同じである。
絶縁膜4b内に第1のビア8を形成し、第2の層間絶縁
膜9内に第1の銅配線13を形成する。次に、第1の銅
配線13及び第2の層間絶縁膜9の上に、第1の窒化シ
リコン膜14、第3の層間絶縁膜15、第2の窒化シリ
コン膜19、第4の層間絶縁膜20及び反射防止膜21
をプラズマCVD法により順に形成する。第1の窒化シ
リコン膜14から反射防止膜21までの膜の形成は同じ
CVD装置で連続的に形成して良い。また、第1の窒化
シリコン膜14から反射防止膜21までの膜の形成の間
には、ビアの形成は行わない。
トリソグラフィー法を用いて、反射防止膜21及び第4
の層間絶縁膜20の一部をエッチングして、第1の銅配
線13の上方に位置するビア形状の開口40を形成す
る。それらの膜のエッチング条件は、第1の実施形態と
同じに設定する。次に、図14(b) に示すように、反射
防止膜21の上にフォトレジスト41を塗布し、これを
露光、現像して配線形状を有する配線パターン用窓41
aを形成する。
い、配線パターン用窓41a及び開口40を通して反射
防止膜21から第3の層間絶縁膜15までの複数の膜を
連続的にエッチングすると、図14(c) に示すように、
反射防止膜21及び第4の層間絶縁膜20には第2の配
線用溝43が形成され、同時に、第2の窒化シリコン膜
19及び第3の層間絶縁膜15には開口41と同じ径の
ビアホール42が形成される。この場合、反射防止膜2
1及び第2の窒化シリコン膜19のエッチングガスとし
て例えばCHF3とArとO2の混合ガスを使用し、また、SiO2
よりなる第3及び第4の層間絶縁膜15,20のエッチ
ングガスとして例えばC4F8とArとO2とCOの混合ガスを使
用する。この条件では、第3及び第4の層間絶縁膜1
5,20をエッチングする際には第1及び第2の窒化シ
リコン膜14,19はエッチングストップ層として機能
するので、第1の銅配線13が露出することはない。
ル42を形成する間には、反応生成物44であるシリコ
ン化合物が発生してレジスト41の窓41aの側壁に付
着する。次に、O2とN2の混合ガスをアッシング装置でプ
ラズマ化して、このプラズマガスによりレジスト41を
アッシングする。このアッシング用ガスにはフッ素系ガ
スが含まれていないので、第2の配線用溝43及びビア
ホール42から露出した第2の窒化シリコン膜19がエ
ッチングされず、その下の第1の銅配線13が露出して
酸化されることはない。
用のガスにはフッ素が含まれていないので、アッシング
時にレジスト41の窓41aの内面に付着した反応生成
物(シリコン化合物)44がエッチングされずに残って
しまう。従って、レジスト41のアッシングの後には、
第2の配線用溝43の近傍に反応生成物44が図15
(a) に示すようにフェンス状に残存する。そこで、第2
の窒化シリコン膜19をエッチングして第1の銅配線1
3を露出させる前に、図15(b) に示すように、ArとO2
の混合ガスをアッシング装置のチャンバ内に導入してプ
ラズマ化し、これによりフェンス状の反応生成物44を
除去する。
素系のガスを使用していないので、第2の配線用溝43
の下の第2の窒化シリコン膜19がエッチングされず、
第1の銅配線13が露出して酸化されることはないし、
ビアホール42と第2の配線用溝43の側壁に凹凸が生
じることはない。この後に、シリコン基板1をRIE装
置200 に戻し、そのチャンバ201 内に導入するガスをCH
F3とArとO2の混合ガスとして、図15(c) に示すよう
に、第2の配線用溝43及びビアホール42の下に存在
する第1及び第2の窒化シリコン膜14,19をエッチ
ングして除去する。このとき、窒化シリコンよりなる反
射防止膜21も同時にエッチングされて第4の層間絶縁
膜20が露出される。この場合、反射防止膜21の上に
は反応生成物44が残っていないので、反応生成物44
によって反射防止膜21のエッチングが阻止されること
はない。
配線用溝43及びビアホール42の内面と第4の層間絶
縁膜20の上に沿って第3の窒化タンタル膜45をスパ
ッタ法により5nmの厚さに形成し、続いて、第3の窒
化タンタル膜45の上に銅のシード膜(不図示)を形成
する。さらに、電解メッキ法によって第3の窒化タンタ
ル膜45の上に第3の銅膜46を形成する。これらの金
属膜45,46を形成する場合には、第4の層間絶縁膜
20の上には反応生成物が残っていないので、それらの
金属膜45,46は剥がれ難くなっている。
膜46と第3の窒化タンタル膜45をCMP法により研
磨して第4の層間絶縁膜20の上からそれらを除去す
る。これにより、ビアホール42の中に残った第3の銅
膜46と第3の窒化タンタル膜45によって第2のビア
47が構成され、また、第2の配線用溝46の中に残っ
た第3の銅膜46と第3の窒化タンタル膜45によって
第2の銅配線48が構成される。 (第5の実施の形態)本実施形態では、第3、第4実施
形態と異なるデュアルダマシン法によるビアと銅配線の
形成工程について説明する。
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第1の層間絶縁膜4
bの下部よりも下の構成要素については説明が省略され
ているが、第1の層間絶縁膜4bが保護絶縁膜4a、M
OSトランジスタ3及びシリコン基板1を覆っているこ
とは第1実施形態と同じである。
絶縁膜4b内に第1のビア8を形成し、第2の層間絶縁
膜9内に第1の銅配線13を形成する。次に、図16
(a) に示すように、第1の銅配線13及び第2の層間絶
縁膜9の上に、第1の窒化シリコン膜14、第3の層間
絶縁膜15、第2の窒化シリコン膜19、第4の層間絶
縁膜20及び反射防止膜21をプラズマCVD法により
順に形成する。
21までの膜の形成は同じCVD装置で連続的に形成し
て良い。また、第1の窒化シリコン膜14から反射防止
膜21までの膜の形成の間には、ビアの形成は行わな
い。その後に、反射防止膜21の上にフォトレジスト5
1を塗布し、これを露光、現像して配線形状を有する配
線パターン用窓51aを形成する。
い、配線パターン用窓51aを通して反射防止膜21と
第4の層間絶縁膜20を連続的にエッチングして図16
(b)に示すような第2の配線用溝52を形成する。この
場合、窒化シリコンよりなる反射防止膜21のエッチン
グガスとして例えばCHF3とArとO2の混合ガスを使用し、
また、SiO2りなる第4の層間絶縁膜20のエッチングガ
スとして例えばC4F8とArとO2とCOの混合ガスを使用す
る。
絶縁膜20をエッチングする際のエッチングストップ膜
として機能する。しかし、第2の窒化シリコン膜19の
形成を省略する場合には、第4の層間絶縁膜20のエッ
チング時間の制御によって第2の配線用溝52の深さが
調整される。そのような第2の配線用溝52を形成した
後に、O2とN2の混合ガスをアッシング装置でプラズマ化
して、このプラズマガスによりレジスト51をアッシン
グする。
スにはフッ素が含まれていないので、アッシング時にレ
ジスト51の窓51aの内面に付着した反応生成物(シ
リコン化合物)44がエッチングされずに残ってしま
う。なお、第2の配線用溝52から露出した第2の窒化
シリコン膜19はエッチングされない。従って、レジス
ト51のアッシングの後には、第2の配線用溝52の近
傍に反応生成物53が図16(c) に示すようにフェンス
状に残存する。そこで、第2の窒化シリコン膜19をエ
ッチングする前に、図16(d) に示すように、ArとO2の
混合ガスをアッシング装置のチャンバ内に導入してプラ
ズマ化し、これによりフェンス状の反応生成物53を除
去する。
素系のガスを使用していないので、第2の配線用溝53
の側壁に凹凸が生じることはない。この後に、図17
(a) に示すように、反射防止膜21と第2の配線用溝5
3の中にフォトレジスト54を塗布した後に、これを露
光、現像して第1の銅配線13と第2の配線用溝53の
重なる領域の一部にビア形成用の窓54aを形成する。
戻し、そのチャンバ201 内でCHF3とArとO2の混合ガスを
用いて、図17(b) に示すように、窓54aの下に存在
する第2の窒化シリコン膜19をエッチングし、さら
に、C4F8とArとO2とCOの混合ガスを用いて第3の層間絶
縁膜15をエッチングしてビアホール55を形成する。
このビアホール55の形成工程においては、第3の層間
絶縁膜のエッチング量が少ないので、レジスト54の窓
54aの側壁に付着するシリコン化合物の量は少なくて
フェンス状に残り難い状況となっている。
よれば、第1の窒化シリコン膜14のエッチングレート
が遅いので、第1の窒化シリコン膜14はエッチングス
トップ層としての機能を有する。続いて、プラズマ化し
たO2とN2の混合ガスを用いてレジスト54をアッシング
する。このアッシング用ガスにはフッ素系ガスが含まれ
ていないので、第2の配線用溝52から露出した第2の
窒化シリコン膜19はエッチングされない。このアッシ
ングの際には、レジスト54に付着したシリコン化合物
は同時に除去されるので、反応生成物が第2の窒化シリ
コン膜19上でフェンス状に残存することはない。
図17(c) に示すように、第2の配線用溝52の下に存
在する第2の窒化シリコン膜19と、ビアホール55の
下に存在する第1の窒化シリコン膜14をRIE法によ
りエッチングし、これにより第1の銅配線13の一部が
露出する。このとき、窒化シリコンよりなる反射防止膜
21も同時にエッチングされて第4の層間絶縁膜20が
露出される。
実施形態と同様な方法によって、ビアホール55の中に
第2のビア47を形成し、また、第2の配線用溝52の
中に第2の銅配線48を形成する。 (第6の実施の形態)本実施形態では、上記実施形態と
異なるデュアルダマシン法によるビアと銅配線の形成工
程について説明する。
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第1の層間絶縁膜4
bの下部よりも下の構成要素については説明が省略され
ているが、第1の層間絶縁膜4bが保護絶縁膜4a、M
OSトランジスタ3及びシリコン基板1を覆っているこ
とは第1実施形態と同じである。
形態と同様に、第1の層間絶縁膜4b内に第1のビア8
を形成し、第2の層間絶縁膜9内に第1の銅配線13を
形成する。次に、第1の銅配線13及び第2の層間絶縁
膜9の上に、第1の窒化シリコン膜14、第3の層間絶
縁膜15及び第2の窒化シリコン膜19をプラズマCV
D法により順に形成する。
ォトリソグラフィー法によりパターニングして第1の銅
配線13の上方にビア形状の開口19aを形成する。そ
の後に、開口19a内と第2の窒化シリコン膜19の上
に、第4の層間絶縁膜20と反射防止膜21をプラズマ
CVD法により順に形成する。続いて、反射防止膜21
の上にフォトレジスト61を塗布し、これを露光、現像
して配線形状を有する配線パターン用窓61aを形成す
る。
配線パターン用窓61aを通して反射防止膜21をエッ
チングした後に、第4の層間絶縁膜20をエッチング
し、さらに開口19aの下の第3の層間絶縁膜15を連
続的にエッチングすると、図18(b) に示すように、反
射防止膜21及び第4の層間絶縁膜20には第2の配線
用溝62が形成され、同時に、第2の窒化シリコン膜1
9及び第3の層間絶縁膜15には開口19aと同じ径の
ビアホール63が形成される。
シリコン膜19のエッチングガスとして例えばCHF3とAr
とO2の混合ガスを使用し、また、SiO2よりなる第3及び
第4の層間絶縁膜15,20のエッチングガスとして例
えばC4F8とArとO2とCOの混合ガスを使用する。このエッ
チング条件では、第3及び第4の層間絶縁膜15,20
をエッチングする際には第1及び第2の窒化シリコン膜
14,19はエッチングストップ層として機能するの
で、第1の銅配線13が露出することはない。
成する間には、反応生成物64であるシリコン化合物が
発生してレジスト61の窓61aの側壁に付着する。次
に、アッシング装置でO2とN2の混合ガスをプラズマ化し
て、このプラズマガスによりレジスト61をアッシング
する。このアッシング用ガスにはフッ素系ガスが含まれ
ていないので、第2の配線用溝62及びビアホール63
から露出した第2の窒化シリコン膜19がエッチングさ
れず、その下の第1の銅配線13が露出して酸化される
ことはない。
用のガスにはフッ素が含まれていないので、アッシング
時にレジスト61の窓61aの内面に付着した反応生成
物(シリコン化合物)64がエッチングされずに残って
しまう。従って、レジスト61のアッシングの後には、
図18(c) に示すように、第2の配線用溝62の近傍に
反応生成物64がフェンス状に残存する。そこで、第2
の窒化シリコン膜19をエッチングして第1の銅配線1
3を露出させる前に、図19(a) に示すように、ArとO2
の混合ガスをプラズマ化し、これによりフェンス状の反
応生成物64を除去する。
素系のガスを使用していないので、ビアホール63の下
の第2の窒化シリコン膜19がエッチングされず、第1
の銅配線13が露出して酸化されることはないし、ビア
ホール63と第2の配線用溝62の側壁に凹凸が生じる
ことはない。この後に、CHF3とArとO2の混合ガスのプラ
ズマを使用して、図19(b) に示すように、第2の配線
用溝62及びビアホール63の下に存在する第1及び第
2の窒化シリコン膜14,19をエッチングして除去す
る。このとき、窒化シリコンよりなる反射防止膜21も
同時にエッチングされて第4の層間絶縁膜20が露出さ
れる。この場合、反射防止膜21上には反応生成物44
が残っていないので、反応生成物44により反射防止膜
21のエッチングが阻止されることはない。
実施形態と同様な方法によって、ビアホール55の中に
第2のビア47を形成し、また、第2の配線用溝52の
中に第2の銅配線48を形成する。 (第7の実施の形態)上記した実施形態では、層間絶縁
膜としてSiO2を使用したが、PSG、SiOF、SOG、そ
の他のシリコン化合物を使用してもよい。
なフッ素含有シリコン酸化膜とSiO2膜との多層構造を使
用し、その層間絶縁膜に配線用溝を形成する際に発生す
るフェンス状の反応生成物の除去について説明する。図
20は、本発明の第7実施形態の半導体装置のビア及び
配線を形成する工程を示す断面図である。
絶縁膜4b内に第1のビア8を形成し、第2の層間絶縁
膜9内に第1の銅配線13を形成する。ついで、第1の
銅配線13及び第2の層間絶縁膜9の上に、第1の窒化
シリコン膜14をプラズマCVD法により形成する。そ
の後に、図20(a) に示すように、SiOFよりなる第3の
層間絶縁膜15a、SiO2よりなる第4の層間絶縁膜15
b、第2の窒化シリコン膜19、SiOFよりなる第5の層
間絶縁膜20a、SiO2よりなる第6の層間絶縁膜20
b、窒化シリコンよりなる反射防止膜21をプラズマC
VD法により順に形成する。さらに、反射防止膜21、
第5及び第6の層間絶縁膜20a、20bをフォトリソ
グラフィー法によりパターニングして、第1の銅配線1
3に重なる部分にビア形成用の開口70を形成する。
エッチングは、C4F8とArとO2とCOの混合ガスを使し、窒
化シリコン膜はCHF3とArとO2の混合ガスを使用する。次
に、反射防止膜21の上にフォトレジスト71を塗布
し、これを露光、現像して開口70の上を通る配線パタ
ーン用窓71aを形成する。そして、配線パターン用窓
71a及び開口70を通して反射防止膜21から第3の
層間絶縁膜15aまでの複数の膜を連続的にエッチング
すると、反射防止膜21、第5及び第6の層間絶縁膜2
0a、20bには第2の配線用溝73が形成され、同時
に、第2の窒化シリコン膜19、第3及び第4の層間絶
縁膜15a,15bには開口70と同じ径のビアホール
72が形成される。
のエッチングガスとして例えばC4F8とArとO2とCOの混合
ガスを使用すると、第1及び第2の窒化シリコン膜1
4,19はエッチングストップ層として機能するので、
第1の銅配線13が露出することはない。そのような第
2の配線用溝73とビアホール72を形成する間には、
反応生成物74であるシリコン化合物が発生してレジス
ト71の窓71aの側壁に付着する。
でプラズマ化して、このプラズマガスによりレジスト7
1をアッシングする。このアッシング用ガスにはフッ素
系ガスが含まれていないので、第2の配線用溝73及び
ビアホール72から露出した第2の窒化シリコン膜19
がエッチングされず、その下の第1の銅配線13が露出
して酸化されることはない。
用のガスにはフッ素が含まれていないので、アッシング
時にレジスト71の窓71aの内面に付着した反応生成
物(シリコン化合物)74がエッチングされずに残って
しまう。従って、レジスト71のアッシングの後には、
第2の配線用溝73の近傍に反応生成物74が図20
(b) に示すようにフェンス状に残存する。そこで、図2
0(c) に示すように、第2の窒化シリコン膜19をエッ
チングして第1の銅配線13を露出させる前に、ArとO2
の混合ガスをアッシング装置のチャンバ内に導入してプ
ラズマ化し、これによりフェンス状の反応生成物74を
除去する。
素系のガスを使用していないので、第2の配線用溝73
の下の第2の窒化シリコン膜19がエッチングされず、
第1の銅配線13が露出して酸化されることはないし、
ビアホール72と第2の配線用溝73の内側に露出する
多層構造の絶縁膜に凹凸が生じることはない。この後
に、CHF3とArとO2の混合ガスを用いて第2の配線溝73
及びビアホール72の下に存在する第1及び第2の窒化
シリコン膜14,19をエッチングして除去するととも
に、反射防止膜21を除去する。
配線用溝73及びビアホール72の中に窒化タンタル膜
と銅膜を埋め込んで、第2の配線用溝73内には第2の
銅配線を形成し、ビアホール72の中にはビアを形成す
ることになる。 (その他の実施の形態)上記した反応生成物の除去に使
用するガスはアルゴン(Ar)の混合ガスに限るものでは
なく、アルゴン、クリプトン(Kr)、キセノン(Xe)、
その他の不活性ガスの単体か或いは少なくとも1種類含
む不活性ガスか、或いは、そのような不活性ガスとハロ
ゲン以外のガスとの混合ガスを使用してもよい。そのハ
ロゲン以外のガスとしては、上記実施形態で示したよう
な酸素(O2)に限るものではなく、それ以外に、酸素、
窒素(N2)、ヘリウム(He)、ネオン(Ne)の少なくと
も1種類を選択してもよい。
の構成材料としてSiO2、PSG、SOG、FSG(SiO
F)などを挙げ、そのエッチングガスとしてC4F8とArとO
2とCOの混合ガスを使用しているが、C4F8の代わりにC5F
8を使用してもよいし、また、COを省略してもよい。ま
た、窒化シリコン膜のエッチングガスとして、CHF3とAr
とO2の混合ガスを使用しているが、Arの代わりに他の不
活性ガスを使用してもよい。
やビアの中に埋め込まれる金属材料として銅を使用して
いるが、タングステン、アルミニウム、その他の金属を
使用してもよい。 (付 記) (1)半導体基板の上方に絶縁膜を形成する工程と、前
記絶縁膜上にレジストを塗布する工程と、前記レジスト
に配線パターン用の窓を形成する工程と、前記窓を通し
て前記絶縁膜をエッチングして配線用溝を形成する工程
と、前記レジストを前記絶縁膜の上から除去する工程
と、不活性ガスを用いたプラズマ雰囲気に前記絶縁膜を
曝して前記絶縁膜の上に存在する反応生成物を除去する
工程と、前記配線用溝の中に金属膜を埋め込む工程とを
有する半導体装置の製造方法。 (2)前記絶縁膜のエッチングの際には、エッチングガ
スとしてハロゲンガスを含むことを特徴とする(1)に
記載の半導体装置の製造方法。 (3)前記レジストの除去と前記反応生成物の除去は同
じ場所で行われることを特徴とする(1)に記載の半導
体装置の製造方法。 (4)半導体基板の上方に第1の絶縁膜を介して第1の
配線を形成する工程と、前記第1の配線を覆う第1のエ
ッチングストッパ膜と第2の絶縁膜と第3の絶縁膜を形
成する工程と、前記第1の配線の上に一部が重なる配線
パターン用の窓を有するレジストを前記第3の絶縁膜の
上に形成する工程と、前記前記第1のレジストをマスク
に使用して前記第3の絶縁膜をエッチングして前記第3
の絶縁膜に第2の配線用溝を形成する工程と、前記第2
の絶縁膜をエッチングしてビアホールを形成する工程
と、前記ビアホールの形成の前か形成の後に、前記レジ
ストを除去する工程と、不活性ガスとハロゲン以外のガ
スとの混合ガス又は不活性ガス単体を用いたプラズマ雰
囲気に前記第3の絶縁膜を曝して前記第3の絶縁膜の上
に存在する反応生成物を除去する工程と、前記ビアホー
ルの下の前記第1のエッチングストッパ膜を除去すると
工程と、前記ビアホールと前記第2の配線用溝の内部に
金属膜を埋め込んでビアと第2の配線を形成する工程と
を有する半導体装置の製造方法。 (5)前記レジストを形成する前に、前記第3の絶縁
膜、前記第2のエッチングストッパ膜及び前記第2の絶
縁膜の一部をエッチングすることにより、前記第1の配
線の上にビアホールを形成する工程と、前記ビアホール
の中に保護材料を埋め込む工程とを有するとともに、前
記第2の配線用溝を形成した後に、前記保護材料を除去
する工程とを有することを特徴とする(4)に記載の半
導体装置の製造方法。 (6)前記レジストを形成する前に、前記第3の絶縁膜
の一部をエッチングすることにより前記第1の配線の上
方にビアホール形成用の開口を形成する工程を有するこ
とを特徴とする(4)に記載の半導体装置の製造方法。 (7)前記ビアホールは、前記第3の絶縁膜に前記第2
の配線用溝を形成し、前記レジストを除去した後に、前
記第2の絶縁膜の一部をエッチングすることによって形
成されることを特徴とする(4)に記載の半導体装置の
製造方法。 (8)前記ハロゲン以外のガスは、窒素、酸素、ヘリウ
ム、ネオンのうちの少なくとも1種類であることを特徴
とする(4)に記載の半導体装置の製造方法。 (9)前記第1〜第3の絶縁膜は、シリコン化合物であ
ることを特徴とする(4)に記載の半導体装置の製造方
法。
ストをマスクに使用して絶縁膜をエッチングすることに
より配線用溝を形成し、レジストを除去した後に、その
絶縁膜のエッチングにより生じた反応生成物を、ハロゲ
ン以外のガスのプラズマによって除去するようにしたの
で、反応生成物を除去する際に、ハロゲンガスによる配
線用溝の内面やビアホールの内面をエッチングすること
を防止でき、それらの内面に凹凸が発生することを抑制
できる。しかも、絶縁膜の下に形成されたエッチングス
トッパ膜をハロゲンによってエッチングすることが防止
されるので、エッチングストッパ膜の下に存在するビア
又は配線の酸化が防止できる。
形成工程を示す断面図である。
形成工程を示す断面図である。
体装置の製造工程を示す断面図(その1)である。
体装置の製造工程を示す断面図(その2)である。
体装置の製造工程を示す断面図(その3)である。
体装置の製造工程を示す断面図(その4)である。
グ兼プラズマ処理装置の一例を概要構成図である、
後の溝と膜パターンと反応生成物を示す平面の写真であ
る。
ーニング直後の平面の写真である。
の半導体装置の多層配線形成工程を示す断面図(その
1)である。
の半導体装置の多層配線形成工程を示す断面図(その
2)である。
の半導体装置の多層配線形成工程を示す断面図(その
1)である。
の半導体装置の多層配線形成工程を示す断面図(その
2)である。
の半導体装置の多層配線形成工程を示す断面図(その
1)である。
の半導体装置の多層配線形成工程を示す断面図(その
2)である。
の半導体装置の多層配線形成工程を示す断面図(その
1)である。
の半導体装置の多層配線形成工程を示す断面図(その
2)である。
の半導体装置の多層配線形成工程を示す断面図(その
1)である。
の半導体装置の多層配線形成工程を示す断面図(その
2)である。
の半導体装置の多層配線形成工程を示す断面図である。
膜、3…MOSトランジスタ、4a…保護絶縁膜、4b
…第1の層間絶縁膜、5…ビアホール、 6,19…窒
化チタン膜、7…タングステン膜、8…ビア、9…第2
の層間絶縁膜、10…配線用溝、11,16…窒化タン
タル膜、12,17…銅膜、13…銅配線、14…窒化
シリコン膜、15…第3の層間絶縁膜、18…ビア、2
0…第4の層間絶縁膜、21…反射防止膜、22…レジ
スト、23…配線用溝、24…反応生成物、27…銅配
線、31…ビアホール、32…保護材、33…レジス
ト、34…配線用溝、35…反応生成物、36…窒化タ
ンタル膜、37…銅膜、38…ビア、39…銅配線、4
0…開口、41…レジスト、42…ビアホール、43…
配線用溝、44…反応生成物、45…窒化タンタル膜、
46…銅膜、47…ビア、48…銅配線、51,54…
レジスト、52…配線用溝、53…反応生成物、55…
ビアホール、61…レジスト、62…配線用溝、63…
ビアホール、64反応生成物。
Claims (5)
- 【請求項1】半導体基板の上方に絶縁膜を形成する工程
と、 前記絶縁膜上にレジストを塗布する工程と、 前記レジストに配線パターン用の窓を形成する工程と、 前記窓を通して前記絶縁膜をエッチングして配線用溝を
形成する工程と、 前記レジストを前記絶縁膜の上から除去する工程と、 不活性ガスを用いたプラズマ雰囲気に前記絶縁膜を曝し
て前記絶縁膜の上に存在する反応生成物を除去する工程
と、 前記配線用溝の中に金属膜を埋め込む工程とを有する半
導体装置の製造方法。 - 【請求項2】前記プラズマ雰囲気には、不活性ガスとハ
ロゲン以外のガスとの混合ガス又は不活性ガス単体が導
入されることを特徴とする請求項1に記載の半導体装置
の製造方法。 - 【請求項3】前記絶縁膜は、エッチング特性の異なる2
層以上の膜からなることを特徴とする請求項1に記載の
半導体装置の製造方法。 - 【請求項4】前記絶縁膜は、シリコン化合物であること
を特徴とする請求項1に記載の半導体装置の製造方法。 - 【請求項5】半導体基板の上方に第1の絶縁膜を介して
第1の配線を形成する工程と、 前記第1の配線を覆う第1のエッチングストッパ膜と第
2の絶縁膜と第3の絶縁膜を形成する工程と、 前記第1の配線の上に一部が重なる配線パターン用の窓
を有するレジストを前記第3の絶縁膜の上に形成する工
程と、 前記前記第1のレジストをマスクに使用して前記第3の
絶縁膜をエッチングして前記第3の絶縁膜に第2の配線
用溝を形成する工程と、 前記第2の絶縁膜をエッチングしてビアホールを形成す
る工程と、 前記ビアホールの形成の前か形成の後に、前記レジスト
を除去する工程と、 不活性ガスとハロゲン以外のガスとの混合ガス又は不活
性ガス単体を用いたプラズマ雰囲気に前記第3の絶縁膜
を曝して前記第3の絶縁膜の上に存在する反応生成物を
除去する工程と、 前記ビアホールの下の前記第1のエッチングストッパ膜
を除去すると工程と、 前記ビアホールと前記第2の配線用溝の内部に金属膜を
埋め込んでビアと第2の配線を形成する工程とを有する
半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20176399A JP4108228B2 (ja) | 1999-07-15 | 1999-07-15 | 半導体装置の製造方法 |
KR1020000013986A KR100581244B1 (ko) | 1999-07-15 | 2000-03-20 | 반도체 장치의 제조 방법 |
TW089105160A TW441122B (en) | 1999-07-15 | 2000-03-21 | Semiconductor device manufacturing method |
US09/537,430 US6627554B1 (en) | 1999-07-15 | 2000-03-27 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20176399A JP4108228B2 (ja) | 1999-07-15 | 1999-07-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001036066A true JP2001036066A (ja) | 2001-02-09 |
JP4108228B2 JP4108228B2 (ja) | 2008-06-25 |
Family
ID=16446540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20176399A Expired - Lifetime JP4108228B2 (ja) | 1999-07-15 | 1999-07-15 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6627554B1 (ja) |
JP (1) | JP4108228B2 (ja) |
KR (1) | KR100581244B1 (ja) |
TW (1) | TW441122B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002319617A (ja) * | 2001-04-24 | 2002-10-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6777323B2 (en) | 2002-03-14 | 2004-08-17 | Fujitsu Limited | Lamination structure with copper wiring and its manufacture method |
US7119439B2 (en) | 2002-06-06 | 2006-10-10 | Fujitsu Limited | Semiconductor device and method for manufacturing the same |
EP1296368B1 (en) * | 2001-09-25 | 2013-12-18 | Fujitsu Semiconductor Limited | Semiconductor device including porous insulating material and manufacturing method thereof |
KR20190070859A (ko) * | 2017-12-13 | 2019-06-21 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353205A (ja) * | 2000-08-28 | 2002-12-06 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられるウェハ処理装置並びに半導体装置 |
JP2002164428A (ja) * | 2000-11-29 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
US7172960B2 (en) * | 2000-12-27 | 2007-02-06 | Intel Corporation | Multi-layer film stack for extinction of substrate reflections during patterning |
US7687917B2 (en) | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
TWI288443B (en) * | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
JP2004071696A (ja) * | 2002-08-02 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2005277375A (ja) * | 2004-02-27 | 2005-10-06 | Nec Electronics Corp | 半導体装置の製造方法 |
US9245797B2 (en) * | 2013-08-19 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Opening fill process and structure formed thereby |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3139781B2 (ja) * | 1991-08-07 | 2001-03-05 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
JPH05183058A (ja) * | 1992-01-07 | 1993-07-23 | Fujitsu Ltd | 半導体装置の製造方法 |
EP0608628A3 (en) * | 1992-12-25 | 1995-01-18 | Kawasaki Steel Co | Method for manufacturing a semiconductor device having a multi-layer interconnection structure. |
JP3271359B2 (ja) * | 1993-02-25 | 2002-04-02 | ソニー株式会社 | ドライエッチング方法 |
US5310626A (en) * | 1993-03-01 | 1994-05-10 | Motorola, Inc. | Method for forming a patterned layer using dielectric materials as a light-sensitive material |
JPH06333924A (ja) * | 1993-05-20 | 1994-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
US5814156A (en) * | 1993-09-08 | 1998-09-29 | Uvtech Systems Inc. | Photoreactive surface cleaning |
US5811022A (en) * | 1994-11-15 | 1998-09-22 | Mattson Technology, Inc. | Inductive plasma reactor |
US5667630A (en) * | 1995-04-28 | 1997-09-16 | Vanguard International Semiconductor Corporation | Low charge-up reactive ion metal etch process |
JPH0922896A (ja) * | 1995-07-07 | 1997-01-21 | Toshiba Corp | 金属膜の選択的形成方法 |
US5741626A (en) * | 1996-04-15 | 1998-04-21 | Motorola, Inc. | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) |
KR970072147A (ko) * | 1996-04-29 | 1997-11-07 | 김주용 | 반도체 소자의 세정 방법 |
US5849367A (en) * | 1996-12-11 | 1998-12-15 | Texas Instruments Incorporated | Elemental titanium-free liner and fabrication process for inter-metal connections |
KR19980057054A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 비아홀 형성 방법 |
KR19980077599A (ko) * | 1997-04-21 | 1998-11-16 | 윤종용 | 비아 콘택홀의 에싱 방법 |
US5977041A (en) * | 1997-09-23 | 1999-11-02 | Olin Microelectronic Chemicals | Aqueous rinsing composition |
SG70654A1 (en) * | 1997-09-30 | 2000-02-22 | Ibm | Copper stud structure with refractory metal liner |
US5849639A (en) * | 1997-11-26 | 1998-12-15 | Lucent Technologies Inc. | Method for removing etching residues and contaminants |
US5986344A (en) * | 1998-04-14 | 1999-11-16 | Advanced Micro Devices, Inc. | Anti-reflective coating layer for semiconductor device |
KR100294856B1 (ko) * | 1998-08-07 | 2002-04-24 | 이전우 | 섬유기계용도전성고무롤러의제조방법 |
US6207583B1 (en) * | 1998-09-04 | 2001-03-27 | Alliedsignal Inc. | Photoresist ashing process for organic and inorganic polymer dielectric materials |
US6169036B1 (en) * | 1999-03-25 | 2001-01-02 | Lucent Technologies Inc. | Method for cleaning via openings in integrated circuit manufacturing |
-
1999
- 1999-07-15 JP JP20176399A patent/JP4108228B2/ja not_active Expired - Lifetime
-
2000
- 2000-03-20 KR KR1020000013986A patent/KR100581244B1/ko active IP Right Grant
- 2000-03-21 TW TW089105160A patent/TW441122B/zh not_active IP Right Cessation
- 2000-03-27 US US09/537,430 patent/US6627554B1/en not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002319617A (ja) * | 2001-04-24 | 2002-10-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
EP1296368B1 (en) * | 2001-09-25 | 2013-12-18 | Fujitsu Semiconductor Limited | Semiconductor device including porous insulating material and manufacturing method thereof |
US6777323B2 (en) | 2002-03-14 | 2004-08-17 | Fujitsu Limited | Lamination structure with copper wiring and its manufacture method |
US7119439B2 (en) | 2002-06-06 | 2006-10-10 | Fujitsu Limited | Semiconductor device and method for manufacturing the same |
US7241676B2 (en) | 2002-06-06 | 2007-07-10 | Fujitsu Limited | Semiconductor device and method for manufacturing the same |
KR20190070859A (ko) * | 2017-12-13 | 2019-06-21 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 |
JP2019106490A (ja) * | 2017-12-13 | 2019-06-27 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
CN110034063A (zh) * | 2017-12-13 | 2019-07-19 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
US11495490B2 (en) | 2017-12-13 | 2022-11-08 | Tokyo Electron Limited | Semiconductor device manufacturing method |
CN110034063B (zh) * | 2017-12-13 | 2023-10-20 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
KR102642184B1 (ko) * | 2017-12-13 | 2024-03-04 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
TW441122B (en) | 2001-06-16 |
JP4108228B2 (ja) | 2008-06-25 |
US6627554B1 (en) | 2003-09-30 |
KR100581244B1 (ko) | 2006-05-22 |
KR20010014608A (ko) | 2001-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
JP3193335B2 (ja) | 半導体装置の製造方法 | |
JP4108228B2 (ja) | 半導体装置の製造方法 | |
US7163887B2 (en) | Method for fabricating a semiconductor device | |
US6734116B2 (en) | Damascene method employing multi-layer etch stop layer | |
TWI236094B (en) | Method for forming multi-layer metal line of semiconductor device | |
JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
JP2004006708A (ja) | 半導体装置の製造方法 | |
JPH09321053A (ja) | 半導体装置及びその製造方法 | |
JP3371170B2 (ja) | 半導体装置の製造方法 | |
JP2002319617A (ja) | 半導体装置及びその製造方法 | |
JP4207113B2 (ja) | 配線構造の形成方法 | |
JPH1187507A (ja) | 半導体装置およびその製造方法 | |
KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
KR20030002119A (ko) | 듀얼 다마신 공정에 의한 비아홀 형성 방법 | |
JP4436606B2 (ja) | 半導体装置の製造方法 | |
JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
KR20000056181A (ko) | 반도체 장치의 비아 및 그 제조 방법 | |
KR20050002953A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
JP3166912B2 (ja) | 半導体装置の製造方法 | |
KR100532981B1 (ko) | 반도체소자 식각방법 | |
JPH11176805A (ja) | 半導体装置の製造方法 | |
JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4108228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |