KR19980057054A - 반도체 장치의 비아홀 형성 방법 - Google Patents
반도체 장치의 비아홀 형성 방법 Download PDFInfo
- Publication number
- KR19980057054A KR19980057054A KR1019960076324A KR19960076324A KR19980057054A KR 19980057054 A KR19980057054 A KR 19980057054A KR 1019960076324 A KR1019960076324 A KR 1019960076324A KR 19960076324 A KR19960076324 A KR 19960076324A KR 19980057054 A KR19980057054 A KR 19980057054A
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- metal wiring
- semiconductor device
- post
- treatment
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야 : 반도체 장치 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제 : 다층금속배선 공정시, 비아홀 벽면에 잔존하여 불순물로 작용하는 C 또는 H를 후처리하여 금속배선의 신뢰성을 향상시키고자 함.
3. 발명의 해결 방법의 요지 : 하부 금속배선의 일부가 노출되도록 Ar, CF4, CHF3가스 플라즈마에 의해 금속층간 절연막을 식각하고, 이에 의해 비아홀 내에 잔존하는 C*, H*를 인-시튜로 He, O2가 스 플라즈마를 사용하여 후처리한다.
4. 발명의 중요한 용도 : 반도체 제조 공정
Description
본 발명은 반도체 장치 제조 공정중, 금속층간의 콘택을 위한 비아홀(Via Hole) 형성 방법에 관한 것으로, 특히 비아 식각 후, 후처리 기술에 관한 것이다. 반도체 소자가 점차 고집적화되어 감에 따라, 웨이퍼의 단차는 더욱 심화되고있어, 평탄화 기술이 중요시되고 있는 실정이다. 이러한 이유로해서, 다층금속배선 형성시 금속중간절연막의 물질로 SOG막을사용하고 있다. 즉, 도 1에 도시된 바와같이, 하부 금속배선(11)이 형성된 웨이퍼상에 산학막(12), SOG막(13), 및 산화막(14)을 차례로 적층하여 금속층간절연막을형성하고, 상기 하부 금속배선(11)의 일부가 노출되도록 금속층간절연막을 선택적으로 식각하는 비아 식각을 실시하여 비아홀(15)을 형성한 다음, 상부 금속배선을 형성하는 방법으로 다층금속배선을 형성하고 있다. 이때, 비아 식각시 CF4, Ar, CHF3가스를 사용하여 식각을 하는데, 이때 발생되는 C 또는 H가 비아홀의 벽면에 흡착되어 이후의 계속되는 공정에서 불순물로 작용하기 때문에 금속배선의 신뢰성에 악 영향을 주는 문제점이 발생된다.
본 발명은 비아홀 벽면에 잔존하여 불순물로 작용하는 C 또는 H를 후처리하여 금속배선의 신뢰성을 향상시키는 반도체 장치의 비아홀 형성 방법을 제공함을 그 목적으로 한다.
도 1은 통상적인 비아홀 단면도,
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 비아홀 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 하부 금속배선 22,24 : 산화막
23 : SOG 25 : 비아홀
26 : 포토레지스트 패턴
상기 목적을 달성하기 위하여 본 발명은 하부금속배선 상의 금속층간절연막을 카본계 가스 플라즈마에 의해 선택식각하여 비아홀을 형성하는 단계, 인-시튜로 He, O2가스 플라즈마에 의해 후처리하는 단계를 포함하여 이루어진다. 도 2a 내지 도 2c는 본 발명의 일실시예에 따른 비아홀 형성 공정도로서, 이를 통해 본 발명을 상세히 설명한다. 먼저, 도 2a는 하부 금속배선(21)이 형성된 웨이퍼 상에 산화막(22), SOG막(23), 및 산화막(24)을 차례로 적층하여 금속층간절연막을 형성하고, 비아 마스크인 포토레지스트 패턴(26)을 형성한 상태이다. 이어서, 도 2b는 상기 하부 금속배선(21)의 일부가 노출되도록 Ar, CF4, CHF3가스를 소오스 가스로하는 플라즈마를 사용하여 금속층간절연막을 식각하므로써 비아홀(25)을 형성한 상태로서, 도면에 도시된 바와같이 비아홀(25) 내에는 C*, H*가 잔존하고 있어, 후속 공정에서 불순물로 잔존하게 된다. 따라서, 본 발명은 도 2c 와 같이, 비아 식각 장비, 예를들어 TEL 580 장비에서 He, O2가스의 플라즈마를 사용하여 인-시튜 후처리함으로써, 잔존하고 있는 C*, H*를 제거한다. TEL 580 장비를 사용할 경우의 후처리 공정 조건은 1∼3 Torr의 압력, 50∼150 sccm의 He 플로우,10∼l00 sccm의 O2플로우로 한다.
본 발명은 비아홀 내의 불순물을 방지하여 접촉 저항의 감소를 가져와 다층금속배선의 신뢰성을 향상시키며, 제조 수율을 증가시킬 수 있다.
Claims (2)
- 하부금속배선 상의 금속층간절연막을 카본계 가스 플라즈마에 의해 선택식각 하여 비아홀을 형성하는 단계, 인-시튜로 He, O2가스 플라즈마에 의해 후처리하는 단계를 포함하여 이루어지는 반도체 장치의 비아홀 형성 방법.
- 제1항에 있어서, 상기 후 처리는 TEL 580 장비에서, 1∼3 Torr의 압력, 50∼150 sccm의 He 플로우,10∼100 sccm의 O2플로우 공정조건 하에서 이루어지는 것을 특징으로 하는 반도체 장치의 비아홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076324A KR19980057054A (ko) | 1996-12-30 | 1996-12-30 | 반도체 장치의 비아홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076324A KR19980057054A (ko) | 1996-12-30 | 1996-12-30 | 반도체 장치의 비아홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980057054A true KR19980057054A (ko) | 1998-09-25 |
Family
ID=66396576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960076324A KR19980057054A (ko) | 1996-12-30 | 1996-12-30 | 반도체 장치의 비아홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980057054A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100581244B1 (ko) * | 1999-07-15 | 2006-05-22 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| KR100750801B1 (ko) * | 2005-12-27 | 2007-08-20 | 동부일렉트로닉스 주식회사 | 반도체소자의 도전성컨택 형성방법 |
| KR100835659B1 (ko) * | 2001-05-01 | 2008-06-09 | 도쿄 오카 고교 가부시키가이샤 | 피막 처리방법 및 이 방법을 사용한 반도체소자 제조방법 |
-
1996
- 1996-12-30 KR KR1019960076324A patent/KR19980057054A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100581244B1 (ko) * | 1999-07-15 | 2006-05-22 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| KR100835659B1 (ko) * | 2001-05-01 | 2008-06-09 | 도쿄 오카 고교 가부시키가이샤 | 피막 처리방법 및 이 방법을 사용한 반도체소자 제조방법 |
| KR100750801B1 (ko) * | 2005-12-27 | 2007-08-20 | 동부일렉트로닉스 주식회사 | 반도체소자의 도전성컨택 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR100297966B1 (ko) | 다층 배선구조를 형성하는 방법 | |
| KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| US20040132277A1 (en) | Production method for semiconductor device | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| US6511902B1 (en) | Fabrication method for forming rounded corner of contact window and via by two-step light etching technique | |
| KR19980057054A (ko) | 반도체 장치의 비아홀 형성 방법 | |
| US6559047B1 (en) | Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions | |
| KR100668726B1 (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| KR100432885B1 (ko) | 층간절연막 패턴 형성 방법 | |
| KR19990003924A (ko) | 콘택홀 형성을 위한 반도체 장치 제조 방법 | |
| KR100443515B1 (ko) | 비아홀 형성 방법 | |
| KR100450244B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100312648B1 (ko) | 반도체소자의제조방법 | |
| KR0163546B1 (ko) | 반도체장치의 제조방법 | |
| KR100458081B1 (ko) | 반도체장치의비아홀형성방법 | |
| KR940011731B1 (ko) | 개구부의 형성방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| KR100444769B1 (ko) | 반도체 장치의 다층 배선 형성 방법 | |
| KR100400251B1 (ko) | 반도체 소자의 유기 반사 방지막 식각방법 | |
| KR20050032308A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH04115535A (ja) | 半導体装置及びその製造方法 | |
| KR19980048146A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |