KR100750801B1 - 반도체소자의 도전성컨택 형성방법 - Google Patents

반도체소자의 도전성컨택 형성방법 Download PDF

Info

Publication number
KR100750801B1
KR100750801B1 KR1020050130806A KR20050130806A KR100750801B1 KR 100750801 B1 KR100750801 B1 KR 100750801B1 KR 1020050130806 A KR1020050130806 A KR 1020050130806A KR 20050130806 A KR20050130806 A KR 20050130806A KR 100750801 B1 KR100750801 B1 KR 100750801B1
Authority
KR
South Korea
Prior art keywords
contact hole
film
conductive
contact
forming
Prior art date
Application number
KR1020050130806A
Other languages
English (en)
Other versions
KR20070068802A (ko
Inventor
석가문
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050130806A priority Critical patent/KR100750801B1/ko
Publication of KR20070068802A publication Critical patent/KR20070068802A/ko
Application granted granted Critical
Publication of KR100750801B1 publication Critical patent/KR100750801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체소자의 도전성컨택 형성방법은, 반도체기판 위의 하부도전막 위에 절연막을 형성하는 단계와, 절연막의 일부를 제거하여 하부도전막의 일부표면을 노출시키는 컨택홀(비아홀)을 형성하는 단계와, 컨택홀(비아홀)이 형성된 결과물에 대한 산소플라즈마 처리를 수행하여 컨택홀(비아홀) 내에 잔존해있는 폴리머를 제거하는 단계와, 산소플라즈마 처리가 이루어진 결과물 전면에 장벽금속층을 형성하는 단계와, 그리고 장벽금속층 위에 컨택홀(비아홀)이 매립되도록 도전성물질을 증착하여 도전성컨택을 형성하는 단계를 포함한다.
컨택홀, 비아홀, 폴리머, 저항, 산소플라즈마 처리

Description

반도체소자의 도전성컨택 형성방법{method of fabricating the conductive contact in semiconductor device}
도 1은 종래의 반도체소자의 도전성컨택 형성방법을 설명하기 위하여 나타내 보인 단면도이다.
도 2 및 도 3은 본 발명에 따른 반도체소자의 도전성컨택 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 반도체소자의 도전성컨택 형성방법에 관한 것이다.
일반적으로 반도체소자를 제조하는데 있어서, 하부도전막과 상부도전막은 도전성컨택을 통해 전기적으로 연결된다. 이를 위해 층간절연막을 관통하여 하부도전막의 일부표면을 노출시키는 컨택홀(contact hole)을 형성한 후, 컨택홀이 형성된 결과물 전면에 도전막을 적층하여 도전성컨택을 형성한다. 하부금속막과 상부금속막을 전기적으로 연결하기 위해서는 금속간절연막을 관통하여 하부금속막의 일부표면을 노출시키는 비아홀(via hole)을 형성한 후, 비아홀이 형성된 결과물 전면에 도전막을 적층하여 도전성컨택을 형성한다.
도 1은 종래의 반도체소자의 도전성컨택 형성방법을 설명하기 위하여 나타내 보인 단면도이다.
도 1을 참조하면, 반도체기판(100) 위의 하부도전막(120)상에 층간절연막(130)을 형성한다. 반도체기판(100)과 하부도전막(120) 사이에는 절연막(110)이 배치된다. 하부도전막(120)은 금속막일 수 있다. 다음에 층간절연막(130)의 일부를 제거하여 하부도전막(120)의 일부표면을 노출시키는 컨택홀(132)을 형성한다. 하부도전막(120)이 금속막일 경우, 컨택홀(132)을 비아홀이라고 하기도 한다. 다음에 수분제거를 위한 디개스(degas)공정을 진행하고, 도전성물질의 갭필(gap fill)능력을 증대시키기 위하여 아르곤(Ar)과 RF 파워를 이용한 스퍼터 에치(sputter etch)를 수행하여 컨택홀(132)의 상부 면적을 증가시킨다. 다음에 전면에 장벽금속막(140)을, 예컨대 Ti/TiN막으로 형성하고, 이어서 도전성물질로 컨택홀(132)을 채워서 도전성컨택(150)을 형성한다.
그런데 이와 같이 도전성컨택(150)을 형성하는데 있어서, 컨택홀(132) 형성을 위한 식각시 발생한 폴리머(polymer)들이 남아 있을 수 있으며, 이 상태에서 도전성물질, 예컨대 텅스텐(W)이 채워지는 경우, 컨택홀(132) 내에 잔존하는 폴리머에 의해 도전성컨택(150)의 단면적이 작아지게 된다. 도전성컨택(150)의 단면적이 작아지게 되면, 저항이 증가하며, 따라서 소자의 성능이 열화 된다.
본 발명이 이루고자 하는 기술적 과제는, 컨택홀 내의 폴리머를 제거하여 도 전성컨택의 저항증가가 억제되도록 하는 반도체소자의 도전성컨택 형성방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 도전성컨택 형성방법은, 반도체기판 위의 하부도전막 위에 절연막을 형성하는 단계, 상기 절연막의 일부를 제거하여 상기 하부도전막의 일부표면을 노출시키는 컨택홀을 형성하는 단계, 상기 컨택홀이 형성된 결과물에 대한 산소플라즈마 처리를 수행하여 상기 컨택홀 내에 잔존해있는 폴리머를 제거하는 단계, 상기 산소플라즈마 처리가 이루어진 결과물 전면에 장벽금속층을 형성하는 단계 및 상기 장벽금속층 위에 상기 컨택홀이 매립되도록 도전성물질을 증착하여 도전성컨택을 형성하는 단계를 포함한다.
상기 하부도전막은 금속막을 포함할 수 있다.
상기 장벽금속층은 Ti/TiN막을 포함하고, 상기 도전성물질은 텅스텐(W)막을 포함할 수 있다.
상기 산소플라즈마 처리는, 상기 컨택홀이 형성된 반도체기판을 챔버에 로딩하는 단계, 상기 반도체기판이 로딩된 챔버 내에 산소 및 아르곤을 공급하는 단계, 상기 챔버에 플라즈마 파워를 인가하여 플라즈마가 형성되도록 하는 단계 및 상기 챔버에 바이어스 파워를 인가하여 산소이온이 상기 컨택홀 내의 폴리머와 반응하도록 하는 단계를 포함할 수 있다.
이 경우, 상기 산소 및 아르곤의 공급량은 10-30sccm이 되도록 하고, 상기 플라즈마 파워 및 바이어스 파워는 150W 이상이 되도록 하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 2 및 도 3은 본 발명에 따른 반도체소자의 도전성컨택 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 2를 참조하면, 반도체기판(200) 위의 하부도전막(220)상에 층간절연막(230)을 형성한다. 반도체기판(200)과 하부도전막(220) 사이에는 절연막(210)이 배치된다. 비록 도면에 나타내지는 않았지만, 반도체기판(200)에는 다양한 능동 및/또는 수동소자들이 배치될 수 있으며, 이 경우 하부도전막(220)은 불순물영역이나 또는 다른 도전막과 전기적으로 연결된다. 하부도전막(220)은 금속배선막일 수도 있다.
층간절연막(230)을 형성한 후, 소정의 마스크막패턴, 예컨대 포토레지스트막패턴을 이용한 식각으로, 층간절연막(230)의 일부를 제거하여 하부도전막(220)의 일부표면을 노출시키는 컨택홀(232)을 형성한다. 본 실시예에서는 컨택홀(232)의 경우를 예를 들었지만, 하부도전막(220)이 금속배선막인 경우 비아홀의 경우에도 동일하게 적용된다는 것은 당연하다. 다음에 식각후의 통상의 세정공정과 웨이퍼 표면에 흡습된 수분을 제거를 위한 디개스(degas)공정을 진행한다. 그리고 도면에서 화살표로 나타낸 바와 같이, 컨택홀(232) 내에 남아있는 폴리머(300)를 제거하 기 위한 산소플라즈마(O2 plasma) 처리를 수행한다.
구체적으로 산소플라즈마 처리를 수행하기 위하여, 먼저 컨택홀(232)이 형성된 반도체기판(200)을 챔버 내에 로딩시킨다. 그리고 챔버 내에 산소(O2)가스 및 아르곤(Ar)가스를 공급한다. 산소(O2)가스의 공급량은 대략 10-30sccm이 되도록 하고, 아르곤(Ar)가스의 공급량도 대략 10-30sccm이 되도록 한다. 다음에 플라즈마 파워를 대략 150W 이상 인가하여 챔버 내에 플라즈마가 발생되도록 한다. 플라즈마가 발생되면 반도체기판(200)이 안착되는 지지대(pedestal)쪽에 대략 150W 이상의 바이어스 파워를 인가하여, 플라즈마 상태의 산소(O2)가스가 컨택홀(232) 내의 폴리머(300)와 반응하여 폴리머(300)가 제거되도록 한다.
다음에 아르곤(Ar)과 RF 파워를 이용한 스퍼터 에치(sputter etch)를 수행하여 컨택홀(232)의 상부 면적을 증가시킨다. 비록 도면에 나타내지는 않았지만, 스퍼터 에치에 의해 컨택홀(232) 상부 면적이 다소 증가됨에 따라, 후속의 매립공정에서 도전성물질의 갭필(gap fill) 능력이 증대된다.
다음에 도 3을 참조하면, 전면에 장벽금속막(240)을, 예컨대 Ti/TiN막으로 형성한다. 특히 Ti막은 후속의 열처리에 의해 하부도전막(220)과 반응하여 그 경계면에 티타늄실리사이드(TiSix)막이 형성되도록 한다. 그리고 TiN막은 후속의 도전성물질로 텅스텐(W)을 증착할 때, 반응가스인 WF6가스로부터 발생하는 플로린(F)성분에 의한 영향을 받지 않도록 한다. 이와 같은 TiN막은 스퍼터링(sputtering)방법을 사용하여 형성할 수도 있고, 또는 화학기상증착(CVD; Chemical Vapor Deposition)방법을 사용하여 형성할 수도 있다. 장벽금속층(240)을 형성한 후에는, 텅스텐(W)과 같은 도전성물질로 컨택홀(232)을 채워서 도전성컨택(250)을 형성한다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 도전성컨택 형성방법에 의하면, 컨택홀(비아홀) 형성을 위한 식각 수행 후, 산소플라즈마 처리를 수행하여 컨택홀(비아홀) 내부의 폴리머가 제거되도록 함으로써, 폴리머로 인한 도전성컨택의 단면적 감소현상이 발생하지 않게 되며, 이에 따라 도전성컨택의 저항감소를 방지할 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (5)

  1. 반도체기판 위의 하부도전막 위에 절연막을 형성하는 단계,
    상기 절연막의 일부를 제거하여 상기 하부도전막의 일부표면을 노출시키는 컨택홀을 형성하는 단계,
    상기 컨택홀이 형성된 결과물에 대한 산소플라즈마 처리를 수행하여 상기 컨택홀 내에 잔존해있는 폴리머를 제거하는 단계,
    상기 산소플라즈마 처리가 이루어진 결과물 전면에 장벽금속층을 형성하는 단계 및
    상기 장벽금속층 위에 상기 컨택홀이 매립되도록 도전성물질을 증착하여 도전성컨택을 형성하는 단계를 포함하며,
    상기 산소플라즈마 처리는,
    상기 컨택홀이 형성된 반도체기판을 챔버에 로딩하는 단계,
    상기 반도체기판이 로딩된 챔버 내에 산소 및 아르곤을 공급하는 단계,
    상기 챔버에 플라즈마 파워를 인가하여 플라즈마가 형성되도록 하는 단계 및
    상기 챔버에 바이어스 파워를 인가하여 산소이온이 상기 컨택홀 내의 폴리머와 반응하도록 하는 단계를 포함하는 반도체소자의 도전성컨택 형성방법.
  2. 제1항에서,
    상기 하부도전막은 금속막을 포함하는 반도체소자의 도전성컨택 형성방법.
  3. 제1항에서,
    상기 장벽금속층은 Ti/TiN막을 포함하고, 상기 도전성물질은 텅스텐(W)막을 포함하는 반도체소자의 도전성컨택 형성방법.
  4. 삭제
  5. 제1항에서,
    상기 산소 및 아르곤의 공급량은 10-30sccm이 되도록 하고, 상기 플라즈마 파워 및 바이어스 파워는 150W 이상이 되도록 하는 반도체소자의 도전성컨택 형성방법.
KR1020050130806A 2005-12-27 2005-12-27 반도체소자의 도전성컨택 형성방법 KR100750801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050130806A KR100750801B1 (ko) 2005-12-27 2005-12-27 반도체소자의 도전성컨택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130806A KR100750801B1 (ko) 2005-12-27 2005-12-27 반도체소자의 도전성컨택 형성방법

Publications (2)

Publication Number Publication Date
KR20070068802A KR20070068802A (ko) 2007-07-02
KR100750801B1 true KR100750801B1 (ko) 2007-08-20

Family

ID=38504659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130806A KR100750801B1 (ko) 2005-12-27 2005-12-27 반도체소자의 도전성컨택 형성방법

Country Status (1)

Country Link
KR (1) KR100750801B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900226B1 (ko) * 2006-12-07 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020577A (ko) * 1992-03-07 1993-10-20 김주용 반도체소자의 매립형 콘택영역 형성방법
KR19980057054A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 비아홀 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020577A (ko) * 1992-03-07 1993-10-20 김주용 반도체소자의 매립형 콘택영역 형성방법
KR19980057054A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 비아홀 형성 방법

Also Published As

Publication number Publication date
KR20070068802A (ko) 2007-07-02

Similar Documents

Publication Publication Date Title
KR100661194B1 (ko) 플라즈마 처리에 의한 기판으로부터의 산화물 또는 다른 환원가능한 오염물의 제거 방법
KR20110003562A (ko) 반도체 디바이스들 내에 비아를 패터닝하는 동안 금속 캡층의 부식을 줄이는 방법
JP2001118846A (ja) 半導体装置の製造方法
US7022618B2 (en) Method of forming a conductive contact
US6905960B2 (en) Method of forming a contact in a semiconductor device
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
KR100750801B1 (ko) 반도체소자의 도전성컨택 형성방법
US20060148242A1 (en) Metallization method of semiconductor device
US6875684B2 (en) Method for forming a bit line of a semiconductor device
US6872656B2 (en) Semiconductor device and method of fabricating the same
US7488681B2 (en) Method for fabricating Al metal line
US7005387B2 (en) Method for preventing an increase in contact hole width during contact formation
US7172959B2 (en) Method for forming dual damascene interconnection in semiconductor device
US7846832B2 (en) Semiconductor device and fabrication method thereof
US7524749B2 (en) Metallization method of semiconductor device
KR100613337B1 (ko) 텅스텐 연결 콘택 형성 방법
KR100497200B1 (ko) 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그
JP3953058B2 (ja) 半導体装置の製造方法
GB2307341A (en) Method of forming a tungsten plug of a semiconductor device.
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100549333B1 (ko) 반도체 소자의 금속배선 형성 방법
JPH09237768A (ja) 半導体装置及びその製造方法
KR20040108223A (ko) 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법
US20050142843A1 (en) Method for forming metallic interconnects in semiconductor devices
KR100529629B1 (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100722

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee