KR100497200B1 - 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그 - Google Patents

스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그 Download PDF

Info

Publication number
KR100497200B1
KR100497200B1 KR10-2003-0022409A KR20030022409A KR100497200B1 KR 100497200 B1 KR100497200 B1 KR 100497200B1 KR 20030022409 A KR20030022409 A KR 20030022409A KR 100497200 B1 KR100497200 B1 KR 100497200B1
Authority
KR
South Korea
Prior art keywords
sputter etching
etching chamber
conditioning
contact hole
electrode
Prior art date
Application number
KR10-2003-0022409A
Other languages
English (en)
Other versions
KR20040088282A (ko
Inventor
한재원
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0022409A priority Critical patent/KR100497200B1/ko
Publication of KR20040088282A publication Critical patent/KR20040088282A/ko
Application granted granted Critical
Publication of KR100497200B1 publication Critical patent/KR100497200B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 하부 금속배선과 상부 금속배선 간을 연결하는 콘택 또는 비아에서의 계면 접촉저항을 낮추기 위한 반도체소자의 금속 플러그 및 그 제조 방법에 관한 것으로, 본 기판 위에 형성된 절연막에 콘택홀을 형성하는 단계, 더미 기판을 스퍼터 식각 챔버에 로딩하는 단계, 더미 기판이 로딩된 상태에서 상기 스퍼터 식각 챔버를 컨디셔닝하는 단계, 컨디셔닝 공정을 진행한 챔버 내에 콘택홀이 형성되어 있는 본 기판을 로딩하는 단계, 본 기판을 스퍼터 식각하는 단계, 콘택홀 위에 접착막 및 베리어막을 순차적으로 형성하는 단계, 베리어막 위에 텅스텐을 증착하여 콘택홀을 매립한 다음 베리어막이 드러나도록 텅스텐을 에치백 하는 포함하여 이루어진다.

Description

스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의 금속 플러그{Method of sputter etching and metal plug of semiconductor device formed by using the same}
본 발명은 반도체 소자에 관한 것으로, 특히 하부 금속배선과 상부 금속배선을 연결하는 콘택홀 또는 비아홀에서의 계면 접촉저항을 낮추기 위한 반도체 소자의 플러그 및 그 제조 방법에 관한 것이다.
반도체 소자의 제조공정에서 소자의 집적도를 높이기 위하여 디자인 룰(design rule)이 축소되는 경향에 따라, 하부 금속배선(또는 반도체기판) 상에 층간절연막을 형성하고, 하부 금속배선이 드러나도록 콘택홀을 형성한 다음, 콘택홀 내부에 텅스텐을 형성하여 텅스텐 플러그를 형성하여 하부 금속배선과 상부 금속배선을 전기적으로 연결하고 있다.
이하, 종래의 반도체 소자의 플러그 형성 공정에 관하여 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체소자의 플러그 형성방법을 설명하기 위해 도시한 단면도이다.
먼저, 도 1a에 도시한 바와 같이, 하부 금속배선(110)이 형성된 반도체 기판(100) 위에 산화막 등의 절연체를 이용하여 층간 절연막(120)을 형성한 다음, 층간 절연막(120)에 사진 식각 공정을 진행하여 기판(100)의 하부 금속배선(110)의 일부분을 노출시키는 콘택홀(130)을 형성한다.
이어, 도 1b에 도시한 바와 같이, 콘택홀(130)이 형성된 결과물 전체에 스퍼터 식각 공정을 진행하여 콘택홀(130)을 통해 노출된 하부 금속배선(110)의 표면에 형성된 자연산화막(미도시함) 및 콘택홀(130) 식각 공정 시에 발생된 폴리머(미도시함)를 제거하는 동시에, 콘택홀(130) 상부의 개구부의 너비를 증가시킨다. 이때, 콘택홀 상부의 개구부의 너비를 증가시킴으로써, 다음 공정에 의해 증착하게 되는 베리어막의 오버행(over hang)으로 인한 세도유(shadow)효과가 발생되는 것을 방지 할 수 있다. 그러나, 스퍼터 식각에 의해 제거되는 자연산화막과 폴리머 등은 진공펌프가 펌핑하여 스퍼터 식각 챔버(미도시함) 외부로 배출하나, 그 중 일부는 챔버 외부로 배출되지 못하고, 스퍼터 식각 챔버의 내벽에 붙어 스퍼터 식각 챔버 내에 잔류한다. 이러한 상태에서 스퍼터 식각 공정을 계속하여 진행할 경우, 스퍼터 식각 챔버 내벽에 붙은 자연산화막과 폴리머 등의 크기 및 무게가 점점 증가되어 기판(100) 위로 떨어져 기판(100) 위에 자연산화막과 폴리머 등의 이물질(140)이 쌓이게 된다. 이러한 이물질은 콘택홀(130)의 계면 접촉저항이 증가시켜 반도체 소자의 특성 및 신뢰성을 저하시킨다.
다음, 도 1c에 도시한 바와 같이, 콘택홀(130) 내부를 포함하여 층간 절연막(120) 위에 티타늄과 티타늄 나이트라이드를 순차적으로 증착하여 접착막(150)과 베리어막(160)을 형성한다. 이어, 접촉막(150)과 베리어막(160)을 어닐링하여 접착막(150) 및 베리어막(160)의 전기적 접촉 특성을 향상시킨다.
그리고, 도 1d에 도시한 바와 같이, 어닐링된 베리어막(160) 상에 WF6, SiH4 및 H2 가스 등을 이용하여 콘택홀(130)이 충분히 매립되도록 텅스텐(미도시함)을 두껍게 증착하고, 텅스텐(미도시함)을 베리어막(160)이 드러나도록 에치백하여 콘택홀 내부에만 텅스텐(미도시함)이 남도록 하여 금속 플러그(170)를 형성한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 반도체소자의 금속 플러그 형성 공정에 있어서, 하부 금속배선과 상부 금속배선을 연결하는 콘택홀 또는 비아홀에서의 계면 접촉저항을 낮추어 반도체소자의 특성 및 신뢰성을 향상시키도록 하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 더미 기판을 스퍼터 식각 챔버에 로딩하는 단계, 스퍼터 식각 챔버를 컨디셔닝하는 단계, 컨디셔닝 공정을 진행한 챔버 내에 스퍼터 식각 대상 기판을 로딩하는 단계, 스퍼터 식각 대상 기판을 스퍼터 식각하는 단계를 포함하는 반도체 제조 방법을 제공한다.
또한, 본 발명은 본 기판 위에 형성된 절연막에 콘택홀을 형성하는 단계, 더미 기판을 스퍼터 식각 챔버에 로딩하는 단계, 더미 기판이 로딩된 상태에서 상기 스퍼터 식각 챔버를 컨디셔닝하는 단계, 컨디셔닝 공정을 진행한 챔버 내에 콘택홀이 형성되어 있는 본 기판을 로딩하는 단계, 본 기판을 스퍼터 식각하는 단계, 콘택홀 위에 접착막 및 베리어막을 순차적으로 형성하는 단계, 베리어막 위에 텅스텐을 증착하여 콘택홀을 매립한 다음 베리어막이 드러나도록 텅스텐을 에치백 하는 단계를 포함하는 방법에 의하여 형성된 반도체소자의 금속 플러그를 제공한다.
즉, 이와 같은 본 발명의 금속 플러그 및 제조 방법에 따르면, 콘택홀이 형성된 기판에 스퍼터 식각 공정을 진행하여 콘택홀에 형성된 자연산화막 및 폴리머 등의 이물질을 제거하기 전에, 스퍼터 식각 공정을 진행하는 스퍼터 식각 챔버를 RF 파워와 펄스 파워를 이용하여 컨디셔닝 함으로써, 스퍼터 식각 공정 진행 시에 챔버 내벽에 붙은 이물질이 기판 위로 떨어지는 것을 방지하여 콘택홀 계면 접촉저항을 낮게 할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 첨부한 도면을 참고로 하여, 본 발명의 일 실시예에 따른 반도체소자의 금속 플러그 및 그 형성방법에 대해 상세히 설명한다. 도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체소자의 금속 플러그 형성방법을 설명하기 하기 위해 순차적으로 나타낸 공정 단면도이며, 도 3은 도 2b 단계에 적용되는 스퍼터 식각 챔버를 개략적으로 나타낸 도면이다.
먼저, 도 2a에 도시한 바와 같이, 하부 금속배선(110)이 상부에 형성된 반도체 기판(100) 위에, 산화막 등의 절연체를 이용하여 층간 절연막(120)을 형성한 다음, 사진 및 식각 공정을 진행하여 기판(100)의 하부 금속배선(110)의 일부분을 노출시키는 콘택홀(130)을 형성한다.
다음, 콘택홀(130)이 형성된 기판(100)을 스퍼터 식각 챔버(도시하지 않음)에 로딩하기 이전에 더미 웨이퍼(도시하지 않음)를 스퍼터 식각 챔버에 로딩하고 스퍼터 식각 챔버를 3~10sccm 정도의 아르곤 가스를 이용하여 컨디셔닝한다.
이어, 컨디셔닝이 진행된 스퍼터 식각 챔버 내에서 더미 웨이퍼를 꺼내고 콘택홀(130)이 형성된 기판(100)을 스퍼터 식각 챔버에 로딩한 후, 도 2b에 도시한 바와 같이,콘택홀(130)이 형성된 결과물 전체에 스퍼터 식각 공정을 진행한다.
이렇게 하면, 스퍼터 식각 챔버 내에 잔류하던 폴리머 등의 이물질이 컨디셔닝 과정에서 더미 웨이퍼 위에 떨어져 제거되기 때문에 콘택홀(130)이 형성된 기판(100)에 대한 스퍼터 식각 과정에서는 이물질이 기판(100) 위에 쌓이지 않게 된다. 따라서 콘택홀(130)을 통해 노출된 하부 금속배선(110)의 표면에 폴리머 등의 이물질(미도시함)이 쌓이는 것을 방지하면서 콘택홀(130) 상부의 양측 모서리의 일부를 식각하여 개구부의 너비를 증가시킬 수 있다.
한편, 컨디셔닝 공정은 도 3에 도시한 바와 같이, 웨이퍼 척(chuck)(210) 위에 올려진 산화 계열의 물질로 이루어진 500~1200Å 두께의 열산화막(미도시함) 또는 3000~15000Å 두께의 TEOS막(미도시함)이 증착된 더미 웨이퍼(dummy wafer)(220)를 이용하여 더미 웨이퍼(220)의 전극과 스퍼터 식각 챔버(200) 벽의 전극 중 어느 하나의 전극에 펄스 파워(pulse power)를 인가하며, 펄스 파워가 인가되지 않은 다른 하나의 전극에 RF 파워(RF power)를 인가하여 진행한다.
이때, 컨디셔닝 공정의 조건은 다음과 같다.
펄스 파워는 더미 웨이퍼(220)의 전극 또는 스퍼터 식각 챔버(200) 벽의 전극에 0.1~3초의 주기로 100~1000W의 전압을 인가한다. RF 파워는 더미 웨이퍼(220)의 전극에 인가 시에는 100~500W의 전압을 인가하고, 스퍼터 식각 챔버(200) 벽의 전극에 인가 시에는 50~300W의 전압을 인가하여 진행하는 것이 바람직하다. 또한, RF 파워의 진동수는 더미 웨이퍼(220)의 전극에 인가 시에는 13.56MHz 또는 그의 정수배를 사용하고, 스퍼터 식각 챔버(200) 벽의 전극에 인가 시에는 400kHz 또는 그의 정수배를 사용하는 것이 바람직하다.
이상과 같이, 본 기판(100)의 스퍼터 식각 전에 더미 기판을 이용한 콘디셔닝 과정을 거침으로써 스퍼터 식각 챔버(200)의 외부로 배출되지 못하고 스퍼터 식각 챔버(200)의 내벽에 붙어 잔류하는 이물질(140)의 일부를 제거할 수 있다. 이렇게 하면, 스퍼터 식각 공정 시에 기판(100) 위로 이물질(140)이 떨어져서 증착되는 것을 방지하여 콘택홀의 계면 접촉저항을 낮게 유지 할 수 있다.
다음, 도 2c에 도시한 바와 같이, 콘택홀(130) 내부를 포함하여 층간 절연막(120) 위에 티타늄과 티타늄 나이트라이드를 순차적으로 증착하여 접착막(150)과 베리어막(160)을 형성한다. 이어, 접촉막(150)과 베리어막(160)을 어닐링하여 접착막(150) 및 베리어막(160)의 전기적 접촉 특성을 향상시킨다.
그리고, 도 2d에 도시한 바와 같이, 어닐링된 베리어막(160) 상에 WF6, SiH4 및 H2 가스 등을 이용하여 콘택홀(30)이 충분히 매립되도록 텅스텐(미도시함)을 두껍게 증착하고, 텅스텐(미도시함)을 베리어막(160)이 드러나도록 에치백하여 콘택홀 내부에만 텅스텐(미도시함)이 남도록 하여 금속 플러그(170)를 형성한다.
이와 같이, 스퍼터 식각 공정을 진행하기 전에 스퍼터 식각 챔버를 컨디셔닝하여 스퍼터 식각 챔버 내벽에 부착된 자연산화막 및 폴리머 등의 이물질이 기판에 떨어져 증착되는 것을 방지할 수 있어서 콘택홀의 계면 접촉저항을 낮게 할 수 있으며, 이에 따라 반도체소자의 특성 및 소자 동작의 신뢰성을 향상시킬 수 있다.
도 1a 내지 도 1d는 종래 기술에 의한 반도체소자의 금속 플러그 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이고,
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체소자의 금속 플러그 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이며,
도 3은 도 2b 단계에 적용되는 스퍼터 식각 챔버를 개략적으로 나타낸 도면이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체 기판 110 : 하부 금속배선
120 : 층간 절연막 130 : 콘택홀
140 : 이물질 150 : 접촉막
160 : 베리어막 170 : 금속 플러그

Claims (14)

  1. 더미 기판을 스퍼터 식각 챔버에 로딩하는 단계,
    상기 스퍼터 식각 챔버를 컨디셔닝하여 상기 스퍼터 식각 챔버내의 이물질을 제거하는 단계,
    상기 컨디셔닝 공정을 진행한 챔버 내에 스퍼터 식각 대상 기판을 로딩하는 단계,
    상기 스퍼터 식각 대상 기판을 스퍼터 식각하는 단계
    를 포함하는 반도체 제조 방법.
  2. 제 1항에 있어서, 상기 스퍼터 식각 챔버를 컨디셔닝하는 단계는 산화 계열의 물질이 증착된 더미 웨이퍼를 이용하여 진행하는 반도체 제조 방법.
  3. 제 2항에 있어서, 상기 산화 계열의 물질은 열산화막 또는 TEOS막을 적용하는 반도체 제조 방법.
  4. 제 3항에 있어서, 상기 열산화막은 500~1200Å의 두께로 증착하며, TEOS막은 3000~15000Å의 두께로 증착하는 반도체 제조 방법.
  5. 제 1항에 있어서, 상기 스퍼터 식각 챔버를 컨디셔닝하는 단계는 더미 웨이퍼의 전극 또는 스퍼터 식각 챔버 벽의 전극 중 어느 하나의 전극을 선택하여 펄스 파워를 인가하고, 펄스 파워가 인가되지 않은 다른 하나의 전극에 RF 파워를 인가하여 진행하는 반도체 제조 방법.
  6. 제 5항에 있어서, 상기 펄스 파워는 0.1~3초의 주기로 100~1000W의 전압을 사용하는 반도체 제조 방법.
  7. 제 5항에 있어서, 상기 RF 파워는 더미 웨이퍼의 전극에 인가 시에 100~500W의 전압을 사용하고, 스퍼터 식각 챔버 벽의 전극에 인가 시에는 50~300W의 전압을 사용하는 반도체 제조 방법.
  8. 제 5항에 있어서, 상기 RF 파워의 진동수는 더미 웨이퍼의 전극에 인가 시에 13.56MHz 또는 그의 정수배를 사용하며, 스퍼터 식각 챔버 벽의 전극에 인가 시에는 400kHz 또는 그의 정수배를 사용하는 반도체 제조 방법.
  9. 제 1항에 있어서, 상기 스퍼터 식각 챔버를 컨디셔닝하는 단계는 아르곤 가스를 3~10sccm 정도 사용하여 진행하는 반도체 제조 방법.
  10. 제 1항에 있어서, 상기 스퍼터 식각 챔버를 컨디셔닝한 다음, 콘택홀이 형성된 결과물을 스퍼터 식각하기 전에 퍼지 공정을 2~5회 더 추가하는 반도체 제조 방법.
  11. 제 1항에 있어서, 상기 스퍼터 식각 챔버를 컨디셔닝하는 단계는 1~5장의 더미 웨이퍼를 장당 10~300초 동안 진행하는 반도체 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
KR10-2003-0022409A 2003-04-09 2003-04-09 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그 KR100497200B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0022409A KR100497200B1 (ko) 2003-04-09 2003-04-09 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0022409A KR100497200B1 (ko) 2003-04-09 2003-04-09 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그

Publications (2)

Publication Number Publication Date
KR20040088282A KR20040088282A (ko) 2004-10-16
KR100497200B1 true KR100497200B1 (ko) 2005-06-23

Family

ID=37370168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0022409A KR100497200B1 (ko) 2003-04-09 2003-04-09 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그

Country Status (1)

Country Link
KR (1) KR100497200B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255763B1 (ko) * 2007-02-27 2013-04-17 주성엔지니어링(주) 기판 처리 방법
JP6412573B2 (ja) * 2013-11-26 2018-10-24 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド ワークピースを処理する方法

Also Published As

Publication number Publication date
KR20040088282A (ko) 2004-10-16

Similar Documents

Publication Publication Date Title
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
EP0720212B1 (en) Method of manufacturing semiconductor devices
KR100220935B1 (ko) 메탈 콘택 형성방법
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2001230256A (ja) 半導体素子接着層構造および構造形成プロセス
JP2003273212A (ja) 積層構造体およびその製造方法
JPH06349950A (ja) 半導体装置及びその製造方法
US6022800A (en) Method of forming barrier layer for tungsten plugs in interlayer dielectrics
US6723628B2 (en) Method for forming bonding pad structures in semiconductor devices
JP3202657B2 (ja) 半導体装置の製造方法
KR100497200B1 (ko) 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그
US6124178A (en) Method of manufacturing MOSFET devices
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JP2008305921A (ja) 半導体装置及びその製造方法
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
US7488681B2 (en) Method for fabricating Al metal line
KR20020057552A (ko) 반도체 집적 회로의 제조 방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JP3076500B2 (ja) 半導体装置の製造方法
KR100653537B1 (ko) 반도체 소자의 제조 방법
JP3082230B2 (ja) 配線の形成方法
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100595143B1 (ko) 반도체 소자의 금속배선 형성 방법
JP3641488B2 (ja) 多層配線構造の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee