KR101303964B1 - 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법 - Google Patents

무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR101303964B1
KR101303964B1 KR1020110105461A KR20110105461A KR101303964B1 KR 101303964 B1 KR101303964 B1 KR 101303964B1 KR 1020110105461 A KR1020110105461 A KR 1020110105461A KR 20110105461 A KR20110105461 A KR 20110105461A KR 101303964 B1 KR101303964 B1 KR 101303964B1
Authority
KR
South Korea
Prior art keywords
forming
trench
contact hole
semiconductor substrate
wiring
Prior art date
Application number
KR1020110105461A
Other languages
English (en)
Other versions
KR20130040598A (ko
Inventor
이홍기
이민형
이호년
허진영
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020110105461A priority Critical patent/KR101303964B1/ko
Publication of KR20130040598A publication Critical patent/KR20130040598A/ko
Application granted granted Critical
Publication of KR101303964B1 publication Critical patent/KR101303964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법에 관한 것으로서, 보다 상세하게는 반도체 기판 상에 질화막 및 절연막을 형성시키는 단계, 상기 절연막에 트렌치 또는 콘택 홀을 형성시키는 단계, 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판 전면에 무전해 도금 공정을 이용하여 금속막을 형성시키는 단계, 상기 금속막에 대하여 평탄화를 수행하여 금속배선을 형성시키는 단계, 및 상기 금속배선 위에 배선피복층을 형성시키는 단계를 포함하는 반도체 소자의 금속배선 형성방법에 관한 것이다.

Description

무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법{A method for forming metal line of semiconductor device using electroless deposition process}
본 발명은 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법에 관한 것으로서, 보다 상세하게는 반도체 기판 상에 질화막 및 절연막을 형성시키는 단계, 상기 절연막에 트렌치 또는 콘택 홀을 형성시키는 단계, 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판 전면에 무전해 도금 공정을 이용하여 금속막을 형성시키는 단계, 상기 금속막에 대하여 평탄화를 수행하여 금속배선을 형성시키는 단계, 및 상기 금속배선 위에 배선피복층을 형성시키는 단계를 포함하는 반도체 소자의 금속배선 형성방법에 관한 것이다.
현재는 반도체 기판 상의 트렌치 또는 콘택 홀 내에 금속배선을 형성하기 위하여 전기도금(EP:electroplating)법으로 트렌치 또는 콘택 홀을 포함하는 반도체 기판 전면에 구리 금속막을 형성한 후 화학 기계적 연마(CMP:Chemical Mechanical Polishing)방법으로 구리 금속막에 대하여 평탄화를 수행하며, 이후 화학기상증착법(CVD)을 이용하여, SiC 또는 SiN 막을 증착하여 구리 금속배선을 형성한다.
전기 도금법으로 구리를 도금할 경우 전기가 흐를 수 있는 씨앗층(seed layer)이 필요한데 현재 이러한 씨앗층으로서 PVD 방법의 구리 씨앗층을 사용한다. 그러나, PVD 구리 씨앗층의 경우 PVD 공정의 한계로 미세 배선에서 단차피복성(step coverage) 특성이 열악해 30nm 폭 이하의 미세 배선에서는 PVD구리 씨앗층에 의해 배선의 상당 부분이 피복되게 된다. 따라서, PVD 구리 씨앗층 위에 전기도금으로 구리 배선 충진시 미세 보이드가 발생되기 쉽다. 이러한 미세 보이드는 반도체 공정 중 발생하는 대표적 결함으로서, 추후 배선저항증가 및 배선신뢰성 저하의 원인으로 작용할 수 있다.
전기도금으로 트렌치 및 컨택홀을 충진한 후 화학 기계적 연마(CMP:Chemical Mechanical Polishing) 방법으로 구리 금속막에 대하여 평탄화를 수행하여 구리 금속배선을 형성한다. 이후 배선간 또는 실리콘 기판내로의 구리 확산을 방지하기 위해 화학기상증착법(CVD)을 이용해 SiC 또는 SiN 구리피복층을 증착한다. 그러나, 배선의 지속적 미세화로 배선내 전류밀도가 높아짐에 따라 구리배선 및 구리피복층 사이 계면에서 EM 신뢰성 저하가 발생하게 된다.
이에 본 발명자들은 상기와 같은 점을 감안하여 연구하던 중 반도체 기판 상에 질화막 및 절연막을 형성시키는 단계, 상기 절연막에 트렌치 또는 콘택 홀을 형성시키는 단계, 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판 전면에 무전해 도금 공정을 이용하여 금속막을 형성시키는 단계, 상기 금속막에 대하여 평탄화를 수행하여 금속배선을 형성시키는 단계, 및 상기 금속배선 위에 배선피복층을 형성시키는 단계를 포함함으로써 미세배선내 구리 금속막의 마이크로 보이드(micro void)를 제거하는 동시에 구리배선의 선택적 피복층을 적용함으로써, 반도체 소자의 수율을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공할 수 있음을 확인함으로써 본 발명을 완성하였다.
본 발명의 목적은 무전해 도금 공정을 이용하여 금속막을 형성시키는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법을 제공하는 것이다.
상기 과제를 해결하기 위해, 본 발명은 하기 단계를 포함하는 반도체 소자의 금속배선 형성방법을 제공한다.
1) 반도체 기판 상에 질화막 및 절연막을 형성시키는 단계(단계 1);
2) 상기 절연막에 트렌치 또는 콘택 홀을 형성시키는 단계(단계 2);
3) 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판 전면에 무전해 도금 공정을 이용하여 금속막을 형성시키는 단계(단계 3);
4) 상기 금속막에 대하여 평탄화를 수행하여 금속배선을 형성시키는 단계(단계 4); 및
5) 상기 금속배선 위에 배선피복층을 형성시키는 단계(단계 5).
본 발명에서, 상기 단계 2와 단계 3 사이에 상기 트렌치 또는 콘택 홀 내벽에 베리어막을 형성시키는 단계(단계 2-1)를 추가로 포함할 수 있다.
상기 단계 1은, 반도체 기판 상에 질화막 및 절연막을 형성시키는 단계로서, 반도체 기판 상에 질화막과 절연막을 순차적으로 적층하여 형성시키는 단계이다.
본 발명에서 사용할 수 있는 반도체 기판은 실리콘 기판일 수 있으며, 이에 제한되는 것은 아니다.
본 발명에서 사용할 수 있는 질화막의 재료는 실리콘 나이트라이드(silicon nitride)(Si3N4) 등의 통상적인 재료를 사용할 수 있다.
본 발명에서 사용할 수 있는 절연막의 재료는 SiO2, SiOCH 등의 통상적인 재료를 사용할 수 있다.
본 발명에서, 상기 질화막 및 절연막은 플라즈마 화학기상 증착(PECVD:Plasma Enhanced CVD) 방법을 이용하여 형성시킬 수 있다.
상기 단계 2는, 상기 절연막에 트렌치 또는 콘택 홀을 형성시키는 단계로서, 상기 단계 1)에서 형성된 절연막 상에 트렌치 또는 콘택 홀을 형성시키는 단계이다.
상기 단계 2-1은, 상기 트렌치 또는 콘택 홀 내벽에 베리어막을 형성시키는 단계로서, 상기 단계 2)에서 형성된 트렌치 또는 콘택 홀 내벽에 베리어막을 형성시키는 단계이다.
상기 베리어막은 물리적 기상 증착법 (PVD), 원자층 증착법 (ALD) 또는 화학적 기상 증착법 (CVD)을 사용하여 형성시킬 수 있다.
상기 베리어막은 Ti, Ta, TiN, TaN, TiSiN, TaSiN 및 WN으로 이루어진 군으로부터 선택되는 1종 이상을 사용하여 형성시킬 수 있다.
상기 단계 3은, 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판 전면에 무전해 도금 공정을 이용하여 금속막을 형성시키는 단계로서, 이전 단계에서 얻은 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판 전면에 무전해 도금 공정을 이용하여 금속막을 형성시키는 단계이다.
본 발명은 상기 단계 3)에서 금속막 형성을 위해 무전해 도금 공정을 이용하는 것을 특징으로 한다. 이러한 무전해 도금 공정을 통해 전기 도금 공정 이용시 발생할 수 있는 미세 보이드(micro void)의 발생을 방지할 수 있다. 이에 따라 추후 배선저항 증가 및 배선신뢰성 저하를 방지할 수 있다는 장점을 갖는다.
본 발명에서, 상기 단계 3은 기판 전처리 공정, 팔라듐 활성화 공정, 무전해 도금 공정 및 린스 공정을 포함하는 것이 바람직하다.
상기 기판 전처리 공정은 미세 배선의 용액 흡착성을 높일 수 있도록 기판을 전처리하는 공정이다.
구체적으로, 상기 기판 전처리 공정은 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판을 회전시키며 상기 기판 전면에 탈이온수, 또는 흡착제가 포함된 탈이온수를 분사하는 공정이다.
상기 반도체 기판의 회전은 10 내지 2,000 rpm으로 수행할 수 있다.
상기 탈이온수, 또는 흡착제가 포함된 탈이온수의 분사는 노즐(nozzle)을 이용하여 일정 압력으로 분사함으로써 수행할 수 있다.
상기 흡착제로는 폴리에틸렌 글리콜(polyethylene glycol, PEG), 베타-나프톨(beta-naphtol, BTNT), 가교 폴리아민(crosslinked polyamine, CLPA), 설포프로필 설파이드(sulfopropyl sulfide, SPS) 등을 사용할 수 있으며, 이에 제한되는 것은 아니다.
상기 팔라듐 활성화 공정 또는 무전해 도금 공정에서는 미세배선의 원활한 충진을 위해 초음파를 사용하는 것을 특징으로 한다.
본 발명에서 사용되는 초음파의 주파수는 1 내지 10,000 kHz 범위를 갖는 것을 특징으로 한다.
상기 팔라듐 활성화 공정은 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판을, PdCl2, SnCl2, HCl 및 탈이온수로 이루어진 군으로부터 선택되는 2종 이상의 혼합액 내에 침지하여 수행할 수 있다.
상기 무전해 도금 공정은 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판을, 구리 이온, 구리 이온 착화제, 구리 이온 환원제, pH 조정제 및 계면활성제를 포함하는 도금액 내에 침지하여 수행할 수 있다.
상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판은 각각 수평 방향으로 침지시키는 것이 도금막의 균일도를 높이기 위해 바람직하다.
상기 구리 이온은 황산구리(copper sulfate) 및 염화구리 2수화물(copper(II) chloride dihydrate)로 이루어진 군으로부터 선택되는 1종 이상의 금속염으로부터 제공될 수 있다.
상기 구리 이온 착화제는 액 중 환원제에 의해 환원되는 구리 이온이 안정되게 활성화된 표면에 증착되게 하기 위한 물질이다. 구체적으로, 상기 구리 이온 착화제는 EDTA 및 로셸염(rochelle salt)으로 이루어진 군으로부터 선택되는 1종 이상일 수 있으며, 이에 제한되는 것은 아니다.
상기 구리 이온 환원제는 포름알데하이드, 하이포포스페이트 및 소듐 보로하이드라이드로 이루어진 군으로부터 선택되는 1종 이상일 수 있으며, 이에 제한되는 것은 아니다.
상기 pH 조정제는 환원제의 산화반응에 필요한 이온을 공급하기 위해 필요하며, 소듐 하이드록사이드 및 하이드로설파이드로 이루어진 군으로부터 선택되는 1종 이상일 수 있으며, 이에 제한되는 것은 아니다.
상기 계면활성제는 소지층 표면활성화 효과를 통한 응력감소 및 접합력 증대효과를 위해 사용한다. 상기 계면활성제는 바람직하기로 음이온 계면활성제(anionic surfactant)일 수 있으며, 이에 제한되는 것은 아니다.
또한, 상기 도금액은 도금액의 분해방지를 위한 촉매를 추가로 포함할 수 있다. 구체적으로, 상기 촉매는 황산니켈(nickel sulfate) 및 염화니켈(nickel chloride)로 이루어진 군으로부터 선택되는 1종 이상일 수 있으며, 이에 제한되는 것은 아니다.
또한, 상기 도금액은 촉진제(accelerator) 또는 안정화제(stabilizer) 등을 추가로 포함할 수 있다. 상기 촉진제로는 소듐 설파이트, 소듐 하이드로겐 설파이트, 소듐 티오설페이트, 티오우레아, 소듐 카보네이트, 페닐 머큐릭 아세테이트(PMA), 머큐릭 아세테이트(MA), 머켑토벤조티아졸(MBT), 1,3-디페닐-2-티오우레아(DPTU), 메소-2,3-디머켑토숙신산(DMSA) 및 피리딘 등을 사용할 수 있다. 상기 안정화제로는 포타슘 페로시아나이드, 테트라에틸아민(TEA), 포타슘 시아나이드, 소듐 시아나이드, 탈륨니트레이트, 티오아세트산, 소듐 셀레나이트, 머큐릭 아세테이트(MA), 로다닌(Rhodanine), 2,2'-바이피리딜 등을 사용할 수 있다.
상기 단계 4는, 상기 금속막에 대하여 평탄화를 수행하여 금속배선을 형성시키는 단계로서, 상기 단계 3)에서 형성된 금속막에 대하여 평탄화를 수행하여 불필요한 금속막을 제거함으로써 금속배선을 형성시키는 단계이다.
상기 금속막에 대한 평탄화는 화학적 기계적 연마(chemical mechanical polishing, CMP) 공정을 이용하여 수행할 수 있다.
상기 단계 5는, 상기 금속배선 위에 배선피복층을 형성시키는 단계로서, 상기 단계 4)에서 형성된 금속배선 위에만 선택적으로 배선피복층을 형성시키는 단계이다.
본 발명에서 배선피복층은 무전해 도금 공정을 이용해 금속배선 위에만 선택적으로 형성시키는 것을 특징으로 한다. 이러한 배선피복층을 통해 반도체 소자의 수율을 향상시킬 수 있다는 장점을 갖는다.
상기 배선피복층은 CoWP, CoWB, CoWPB, CoNiP, CoNiB, CoNiPB, CoWNiP, CoWNiB 및 CoWNiPB로 이루어진 군으로부터 선택되는 1종 이상의 물질로 이루어질 수 있으며, 이에 제한되는 것은 아니다.
본 발명에서, 상기 배선피복층의 두께는 1 내지 10 nm 범위를 갖는 것을 특징으로 한다.
본 발명에서 미세 트렌치 및 컨택홀 내부에 무전해 도금 공정을 이용해 구리 금속막을 완전 충진시키기 위해 하기와 같이 무전해 도금 장치를 구성하고 공정을 진행한다.
미세배선 충진용 무전해 도금 장치의 구성은 습식전처리 챔버(pre-wet chamber), 팔라듐 활성화 챔버(Pd activation chamber), 구리 무전해 도금 챔버 및 린스 챔버(rinsing chamber)로 구성한다.
상기 습식전처리 챔버와 린스 챔버는 별도의 챔버로 구성하지 않고 하나의 챔버로 2가지 기능을 수행하도록 구비하여 사용할 수도 있다.
습식전처리 챔버의 경우 Pd 활성화 공정시 화학적 습윤(chemical wetting) 특성을 향상시키기 위해 상기 트렌치 또는 콘택 홀을 포함하는 반도체 기판을 일정속도로 회전시키면서 노즐을 이용해 탈이온수를 상기 트렌치 또는 콘택 홀을 포함하는 반도체 기판에 분사한다. 이때, 반도체 기판의 회전 속도는 10 내지 2000 rpm 범위를 갖도록 한다.
또한, 팔라듐 활성화 챔버의 경우 팔라듐 활성화 공정시 Pd 핵형성(nucleation)이 미세 배선 내에도 원활히 형성되도록 Pd 핵형성 크기를 작게 만들기 위해 초음파를 이용한다. 이때, 초음파의 주파수 범위는 1 내지 10,000 kHz 범위를 사용한다. 또한, 이 같은 초음파는 무전해 도금 챔버에도 적용할 수 있다.
본 발명은 반도체 기판 상에 질화막 및 절연막을 형성시키는 단계, 상기 절연막에 트렌치 또는 콘택 홀을 형성시키는 단계, 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판 전면에 무전해 도금 공정을 이용하여 금속막을 형성시키는 단계, 상기 금속막에 대하여 평탄화를 수행하여 금속배선을 형성시키는 단계, 및 상기 금속배선 위에 배선피복층을 형성시키는 단계를 포함함으로써 미세배선내 구리 금속막의 마이크로 보이드(micro void)를 제거하는 동시에 구리배선의 선택적 피복층을 적용함으로써, 반도체 소자의 수율을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공할 수 있다.
도 1 내지 도 7은 본 발명에 따른 반도체 소자 형성 방법을 설명하기 위한 각 공정들의 반도체 기판 단면도들이다.
도 8은 본 발명에서 사용하는 무전해 도금 장치의 구성을 간략히 도식화한 것이다.
도 9는 습식전처리 챔버 내에서 수행되는 기판 전처리 공정을 간략히 도식화한 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 1 내지 도 7은 본 발명에 따른 반도체 소자 형성 방법을 설명하기 위한 각 공정들의 반도체 기판 단면도들이다.
먼저, 도 1에서 나타낸 바와 같이, 반도체 기판(1) 위에 플라즈마 화학기상 증착(PECVD:Plasma Enhanced CVD) 방법을 이용하여 질화막(2) 및 절연막(3)을 형성하고 비아 홀을 형성하기 위하여 절연막(3) 위에 포토 레지스트 물질을 도포한 후 패터닝하여 제1 포토레지스트 패턴(4)을 형성한다.
도 2에서 나타낸 바와 같이, 제1 포토 레지스트 패턴(4)을 마스크로 이용하는 식각 공정을 수행하여 절연막(3)을 선택적으로 식각하여 비아 홀을 형성한 후 에싱 및 세정공정을 수행하여 제1 포토 레지스트 패턴(4)을 제거한다.
이후, 절연막 패턴 위에 포토 레지스트 물질을 도포하고 리세스 공정을 수행하여 제2 포토 레지스트 패턴(5)을 형성한 후 절연막 패턴 위에 트렌치를 형성하기 위하여 포토 레지스트 물질을 도포한 후 패터닝하여 제3 포토 레지스트 패턴(6)을 형성한다.
도 3에서 나타낸 바와 같이, 제3 포토 레지스트 패턴(6)을 마스크로 이용하는 식각 공정을 수행하여 절연막 패턴을 선택적으로 식각하여 트렌치(7)를 형성한다.
이 후, 에싱 및 세정공정을 수행하여 제3 포토 레지스터 패턴(6)과 제2 포토 레지스트 패턴(5)을 제거하여 콘택 홀(8)을 형성한 후 식각 공정을 수행하여 질화막(2)을 선택적 식각하여 질화막 패턴을 형성한다.
도 4에서 나타낸 바와 같이, 트렌치(7) 또는 콘택 홀(8) 내벽에 베리어(Barrier)막(9)을 형성한다.
도 5에서 나타낸 바와 같이, 베리어막(9) 위에 구리 금속막(10)을 형성한다. 이때 구리 금속막 형성을 위해 무전해 도금공정을 이용한다.
도 6에서 나타낸 바와 같이, 구리 배선 위의 불필요한 구리 금속막(10)을 제거한다. 이때 구리 금속막(10) 제거를 위해 화학적 기계적 연마(chemical mechanical polishing, CMP) 공정을 이용한다.
도 7에서 나타낸 바와 같이, 구리 금속막(10) 위에 배선피복층(11)을 형성한다. 이때, 절연막(3)을 제외한 구리 배선 위만 선택적으로 피복하기 위해 무전해 도금공정을 이용한다.
본 발명에서 미세 트렌치 및 컨택홀 내부에 무전해 도금 공정을 이용해 구리 금속막을 완전 충진시키기 위해 하기와 같이 무전해 도금 장치를 구성하고 공정을 진행한다.
도 8은 본 발명에서 사용하는 무전해 도금 장치의 구성을 간략히 도식화한 것이다.
미세배선 충진용 무전해 도금 장치의 구성은 습식전처리 챔버(pre-wet chamber)(12), 팔라듐 활성화 챔버(Pd activation chamber)(13), 구리 무전해 도금 챔버(14) 및 린스 챔버(rinsing chamber)(15)로 구성한다.
상기 습식전처리 챔버와 린스 챔버는 별도의 챔버로 구성하지 않고 하나의 챔버로 2가지 기능을 수행하도록 구비하여 사용할 수도 있다.
웨이퍼 카세트 로더(wafer cassette loader)(16) 내의 웨이퍼를 웨이퍼 운송 로봇(wafer transport robot)(17)이 로봇 레일(robot rail)(18)을 따라 이동하면서 각 챔버에 웨이퍼를 운송시켜 각 챔버 내에서 처리되게 한다.
도 9는 습식전처리 챔버 내에서 수행되는 기판 전처리 공정을 간략히 도식화한 것이다.
습식전처리 챔버의 경우 Pd 활성화 공정시 화학적 습윤(chemical wetting) 특성을 향상시키기 위해 도 9와 같이 웨이퍼 즉, 상기 트렌치 또는 콘택 홀을 포함하는 반도체 기판을 일정속도로 회전시키면서 노즐(19)을 이용해 탈이온수를 웨이퍼 즉, 상기 트렌치 또는 콘택 홀을 포함하는 반도체 기판에 분사한다. 이때, 반도체 기판의 회전 속도는 10 내지 2000 rpm 범위를 갖도록 한다.
또한, 팔라듐 활성화 챔버의 경우 팔라듐 활성화 공정시 Pd 핵형성(nucleation)이 미세 배선 내에도 원활히 형성되도록 Pd 핵형성 크기를 작게 만들기 위해 초음파를 이용한다. 이때, 초음파의 주파수 범위는 1 내지 10,000 kHz 범위를 사용한다. 또한, 이 같은 초음파는 무전해 도금 챔버에도 적용할 수 있다.
한편, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 및 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (17)

  1. 반도체 기판 상에 질화막 및 절연막을 형성시키는 단계(단계 1);
    상기 절연막에 트렌치 또는 콘택 홀을 형성시키는 단계(단계 2);
    상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판 전면에 기판 전처리 공정, 팔라듐 활성화 공정, 무전해 도금 공정 및 린스 공정을 이용하여 금속막을 형성시키는 단계(단계 3), 여기서 상기 팔라듐 활성화 공정 또는 무전해 도금 공정은 초음파를 사용하여 수행하고;
    상기 금속막에 대하여 평탄화를 수행하여 금속배선을 형성시키는 단계(단계 4); 및
    무전해 도금 공정을 이용하여 상기 금속배선 위에만 선택적으로 배선피복층을 형성시키는 단계(단계 5)를 포함하는, 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 단계 2와 단계 3 사이에 상기 트렌치 또는 콘택 홀 내벽에 베리어막을 형성시키는 단계를 추가로 포함하는, 반도체 소자의 금속배선 형성방법.
  3. 제2항에 있어서, 상기 베리어막은 물리적 기상 증착법 (PVD), 원자층 증착법 (ALD) 또는 화학적 기상 증착법 (CVD)을 사용하여 형성시키는, 반도체 소자의 금속배선 형성방법.
  4. 제2항에 있어서, 상기 베리어막은 Ti, Ta, TiN, TaN, TiSiN, TaSiN 및 WN으로 이루어진 군으로부터 선택되는 1종 이상을 사용하여 형성시키는, 반도체 소자의 금속배선 형성방법.
  5. 삭제
  6. 제1항에 있어서, 상기 기판 전처리 공정은 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판을 회전시키며 상기 기판 전면에 탈이온수, 또는 흡착제가 포함된 탈이온수를 분사하는 공정인, 반도체 소자의 금속배선 형성방법.
  7. 제6항에 있어서, 상기 반도체 기판의 회전은 10 내지 2,000 rpm으로 수행하는, 반도체 소자의 금속배선 형성방법.
  8. 삭제
  9. 제1항에 있어서, 상기 초음파의 주파수는 1 내지 10,000 kHz인, 반도체 소자의 금속배선 형성방법.
  10. 제1항에 있어서, 상기 팔라듐 활성화 공정은 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판을, PdCl2, SnCl2, HCl 및 탈이온수로 이루어진 군으로부터 선택되는 2종 이상의 혼합액 내에 침지하여 수행하는, 반도체 소자의 금속배선 형성방법.
  11. 제1항에 있어서, 상기 무전해 도금 공정은 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판을, 구리 이온, 구리 이온 착화제, 구리 이온 환원제, pH 조정제 및 계면활성제를 포함하는 도금액 내에 침지하여 수행하는, 반도체 소자의 금속배선 형성방법.
  12. 제10항 또는 제11항에 있어서, 상기 트렌치 또는 콘택 홀을 포함하는 상기 반도체 기판은 각각 수평 방향으로 침지시키는, 반도체 소자의 금속배선 형성방법.
  13. 제11항에 있어서, 상기 구리 이온 착화제는 EDTA 및 로셸염(rochelle salt)으로 이루어진 군으로부터 선택되는 1종 이상인, 반도체 소자의 금속배선 형성방법.
  14. 제11항에 있어서, 상기 구리 이온 환원제는 포름알데하이드, 하이포포스페이트 및 소듐 보로하이드라이드로 이루어진 군으로부터 선택되는 1종 이상인, 반도체 소자의 금속배선 형성방법.
  15. 제11항에 있어서, 상기 pH 조정제는 소듐 하이드록사이드 및 하이드로설파이드로 이루어진 군으로부터 선택되는 1종 이상인, 반도체 소자의 금속배선 형성방법.
  16. 제11항에 있어서, 상기 계면활성제는 음이온 계면활성제인, 반도체 소자의 금속배선 형성방법.
  17. 제1항에 있어서, 상기 배선피복층은 CoWP, CoWB, CoWPB, CoNiP, CoNiB, CoNiPB, CoWNiP, CoWNiB 및 CoWNiPB로 이루어진 군으로부터 선택되는 1종 이상의 물질로 이루어지는, 반도체 소자의 금속배선 형성방법.
KR1020110105461A 2011-10-14 2011-10-14 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법 KR101303964B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110105461A KR101303964B1 (ko) 2011-10-14 2011-10-14 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110105461A KR101303964B1 (ko) 2011-10-14 2011-10-14 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20130040598A KR20130040598A (ko) 2013-04-24
KR101303964B1 true KR101303964B1 (ko) 2013-09-05

Family

ID=48440381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110105461A KR101303964B1 (ko) 2011-10-14 2011-10-14 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR101303964B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436553B1 (ko) * 2013-05-06 2014-09-01 (주)티에프아이 실리콘 관통 비아 구조를 가진 반도체 장치 및 그 제조 방법
US11901225B2 (en) * 2021-09-14 2024-02-13 Applied Materials, Inc. Diffusion layers in metal interconnects

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057289A (ko) * 1997-12-29 1999-07-15 김영환 모스페트트랜지스터의 금속배선층 형성방법
KR20030053157A (ko) * 2001-12-22 2003-06-28 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR20070102611A (ko) * 2005-02-07 2007-10-18 가부시키가이샤 에바라 세이사꾸쇼 기판처리방법, 기판처리장치 및 제어프로그램, 연마장치, 무전해 도금장치, 반도체장치의 제조방법
KR20080112790A (ko) * 2007-06-22 2008-12-26 삼성전자주식회사 반도체 소자의 박막 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057289A (ko) * 1997-12-29 1999-07-15 김영환 모스페트트랜지스터의 금속배선층 형성방법
KR20030053157A (ko) * 2001-12-22 2003-06-28 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR20070102611A (ko) * 2005-02-07 2007-10-18 가부시키가이샤 에바라 세이사꾸쇼 기판처리방법, 기판처리장치 및 제어프로그램, 연마장치, 무전해 도금장치, 반도체장치의 제조방법
KR20080112790A (ko) * 2007-06-22 2008-12-26 삼성전자주식회사 반도체 소자의 박막 형성 방법

Also Published As

Publication number Publication date
KR20130040598A (ko) 2013-04-24

Similar Documents

Publication Publication Date Title
US10446440B2 (en) Semiconductor devices comprising nickel— and copper—containing interconnects
US6824665B2 (en) Seed layer deposition
US6287968B1 (en) Method of defining copper seed layer for selective electroless plating processing
US7285494B2 (en) Multiple stage electroless deposition of a metal layer
KR101407218B1 (ko) 무전해 성막용 도금 용액을 도포하는 장치
US20140199497A1 (en) Methods for reducing metal oxide surfaces to modified metal surfaces
JP2006093357A (ja) 半導体装置及びその製造方法、並びに処理液
KR101170560B1 (ko) 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물
US20020127348A1 (en) Method for depositing copper or a copper alloy
KR101303964B1 (ko) 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법
US7479687B2 (en) Deep via seed repair using electroless plating chemistry
US9087881B2 (en) Electroless fill of trench in semiconductor structure
KR20020032348A (ko) 시드층 침착
JP2003179058A (ja) 半導体装置の製造方法
US20040248403A1 (en) Method for forming electroless metal low resistivity interconnects
JP2006120664A (ja) 半導体装置の製造方法
JP2003218061A (ja) 配線形成方法
US20070235876A1 (en) Method of forming an atomic layer thin film out of the liquid phase
KR20050056381A (ko) 반도체 소자의 인덕터 형성방법
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
KR20070022869A (ko) 집적회로 전자장치에서 금속 상호연결부의 캐핑
US20080003366A1 (en) Method of forming a conducting layer on a conducting and non-conducting substrate
KR20100000447A (ko) 웨이퍼 뒷면에 형성되는 구리 증착 방지방법을 이용한반도체 소자의 구리배선 형성방법
KR20090034035A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5