KR20050056381A - 반도체 소자의 인덕터 형성방법 - Google Patents
반도체 소자의 인덕터 형성방법 Download PDFInfo
- Publication number
- KR20050056381A KR20050056381A KR1020030089330A KR20030089330A KR20050056381A KR 20050056381 A KR20050056381 A KR 20050056381A KR 1020030089330 A KR1020030089330 A KR 1020030089330A KR 20030089330 A KR20030089330 A KR 20030089330A KR 20050056381 A KR20050056381 A KR 20050056381A
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- forming
- semiconductor device
- film
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 112
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 51
- 238000007747 plating Methods 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 238000009832 plasma treatment Methods 0.000 claims abstract description 14
- 230000004913 activation Effects 0.000 claims abstract description 13
- 238000009713 electroplating Methods 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000010949 copper Substances 0.000 claims description 29
- 229910052802 copper Inorganic materials 0.000 claims description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 26
- 239000012298 atmosphere Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 claims description 12
- 238000007772 electroless plating Methods 0.000 claims description 11
- 239000012790 adhesive layer Substances 0.000 claims description 7
- 101150003085 Pdcl gene Proteins 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 150000001768 cations Chemical class 0.000 claims description 3
- 239000003638 chemical reducing agent Substances 0.000 claims description 3
- 239000008139 complexing agent Substances 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000003002 pH adjusting agent Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000004094 surface-active agent Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 239000000654 additive Substances 0.000 claims 1
- -1 copper cations Chemical class 0.000 claims 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims 1
- 229910000366 copper(II) sulfate Inorganic materials 0.000 claims 1
- 239000011230 binding agent Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000012190 activator Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- VMQMZMRVKUZKQL-UHFFFAOYSA-N Cu+ Chemical compound [Cu+] VMQMZMRVKUZKQL-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 인덕터 형성방법에 관한 것으로, 본 발명의 사상은 소정 구조가 형성된 반도체 기판에 절연막을 형성하는 단계, 상기 절연막을 패터닝하여 트렌치를 형성하는 단계, 상기 트렌치가 형성된 결과물에 확산 방지막 및 활성화착제층을 형성하는 단계, 상기 결과물 전면에 플라즈마 처리공정을 수행하여 상기 활성화착제층이 상기 트렌치 내부에만 잔존하도록 하는 단계, 상기 결과물 전면에 전기 도금공정을 수행하여 트렌치 내부에 도금층을 형성하는 단계 및 상기 결과물의 층간 절연막이 노출될 때까지 평탄화 공정을 수행하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 인덕터 형성방법에 관한 것이다.
RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자인 인덕터는 소자의 고집적화에 따라 다마신(damascene) 공정을 적용하여 형성하고 있다.
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 인덕터 형성방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 소자를 구성하는 소정의 하부 구조가 형성된 반도체 기판(10) 상부에 제1 절연막(12)을 형성한다. 상기 제1 절연막(12)의 소정 영역에 포토레지스트 패턴(미도시)을 형성하여 상기 반도체 기판이 노출되도록 절연막(12)을 식각하여 인덕터의 금속라인이 형성될 트렌치(a)를 정의한다.
도 1b를 참조하면, 트렌치(a)가 형성된 제 1 절연막(12)의 표면을 따라 확산방지막(14) 및 시드층(seed layer; 16)을 순차적으로 형성한다.
도 1c를 참조하면, 전기 도금법으로 트렌치(a)가 매립되도록 금속층(18)을 형성한다. 이어서, 상기 결과물 전면에 하부의 제1 절연막(12)이 노출될 때까지 CMP 공정과 같은 평탄화 공정을 수행하여 제1 절연막(12) 상의 도금층(18), 시드층(16) 및 확산 방지막(14)이 제거됨으로써, 인덕터의 금속층(18) 형성공정을 완료한다.
최근 반도체 소자가 고집적화 되어감에 따라 인덕터(18)의 재료로 구리(Cu)가 널리 사용되고 있고, 구리의 사용을 용이하게 하기 위하여 상기한 바와 같이 다마신 공정이 병행되고 있다. 구리 인덕터(18)의 원하는 특성 요인(quality factor)을 얻기 위해서는 수 ㎛ 두께의 구리 라인(Cu line)을 필요로 하게 되는데, 이러한 구리 인덕터 라인을 다마신 공정으로 구현할 때에는 다음과 같이 각 공정 단계별 어려움이 있게 된다.
첫째, 통상적인 반도체 공정에서 사용하는 절연막의 두께는 1㎛ 정도의 수준이지만, 인덕터(18)는 2~ 3㎛ 이상의 두께 즉 제 1 절연막(12)을 2~ 3㎛ 이상의 두께로 형성해야 한다. 이와 같이 제 1 절연막(12)을 두껍게 하는 경우는 장비의 처리량(throughput)에도 문제가 있을 뿐만 아니라 파티클(particle) 제어 및 스트레스(stress) 제어 등에도 어려움이 있게 된다.
둘째, 트렌치 패턴(a)을 형성하기 위해 2~ 3㎛이상의 두꺼운 제1 절연막(12)을 식각해야 하기 때문에 처리량 뿐만 아니라 식각 시간이 매우 길어서 비용(cost)이 높아진다.
셋째, 제 1 절연막(12)의 표면을 따라 확산 방지막(14) 및 시드층(16)이 형성된 상태에서 전기 도금법으로 트렌치(a)를 채워야 하기 때문에 등각 충진(conformal filling)으로 인하여 도 1c에 도시된 바와 같이 인덕터(18)의 라인 폭이 좁은 부분에서 보이드(void)나 심(seam) 등의 결함이 발생되는 등 공정의 안정성을 기하기 어렵게 된다.
넷째, 금속층(18)은 매우 큰 단차를 가지며 3 내지 5㎛의 두께 정도로 매우 두껍게 형성되는데, 이러한 금속층(18)을 화학적 기계적 연마 공정으로 연마하는 것이 매우 어렵고, 시간 또한 많이 소요되어 생산성이나 비용적인 측면에 심대한 영향을 미쳐서 제품 단가에 큰 상승을 초래하는 문제가 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 다마신 공정을 이용한 인덕터 형성시의 식각 공정의 어려움을 극복할 수 있고, 전기 도금시의 결함 발생을 방지할 수 있고, CMP 공정시간을 단축할 수 있어 생산 단가를 절감할 수 있는 반도체 소자의 인덕터 제조 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 사상은 소정 구조가 형성된 반도체 기판에 절연막을 형성하는 단계, 상기 절연막을 패터닝하여 트렌치를 형성하는 단계, 상기 트렌치가 형성된 결과물에 확산 방지막 및 활성화착제층을 형성하는 단계, 상기 결과물 전면에 플라즈마 처리공정을 수행하여 상기 활성화착제층이 상기 트렌치 내부에만 잔존하도록 하는 단계, 상기 결과물 전면에 전기 도금공정을 수행하여 트렌치 내부에 도금층을 형성하는 단계 및 상기 결과물의 층간 절연막이 노출될 때까지 평탄화 공정을 수행하는 단계를 포함한다.
상기 플라즈마 처리공정은 상기 트렌치 이외의 부분에 형성된 상기 활성화착제층을 제거하기 위해 수행하는 것이 바람직하다.
상기 플라즈마 처리공정은 1~ 10KW의 전력, 10~ 1000sccm 정도의 O2 가스 흐름 분위기, 50~ 400℃ 정도의 온도에서 수행하는 것이 바람직하다.
상기 플라즈마 처리공정은 1~ 10KW의 전력, 10~ 1000sccm 정도의 O2 가스 흐름 분위기, 1.0~ 1000sccm 정도의 H2 가스의 흐름 분위기, 50~ 400℃ 정도의 온도에서 수행하는 것이 바람직하다.
상기 플라즈마 처리공정은 1~ 10KW의 전력, 10~ 1000sccm 정도의 O3 가스 흐름 분위기, 50~ 400℃ 정도의 온도에서 수행하는 것이 바람직하다.
상기 플라즈마 처리공정은 1~ 10KW의 전력, 10~ 1000sccm 정도의 H2O 가스 흐름 분위기, 50~ 400℃ 정도의 온도에서 수행하는 것아 바람직하다.
상기 활성화착제층은 무전해 도금법 또는 습식처리 중 어느 하나로 형성하는 것이 바람직하다.
상기 무전해 도금법은 Pd등과 같은 물질을 이용한 스퍼터링 방식을 사용하는 것이 바람직하다.
상기 습식처리는 PdCl2의 용액을 용해시킨 욕조(bath)에서 수행하는 것이 바람직하다.
상기 습식처리는 PdCl2의 용액 중 Pd2+이온이 10-4~ 10Mol의 농도 및 1~ 200sec 정도의 활성화 시간등을 공정조건으로 수행하는 것이 바람직하다.
상기 확산 방지막은 PVD, ALD, CVD, 이온화된(ionized) PVD 방법 중 어느 하나로 형성하는 것이 바람직하다.
상기 확산 방지막은 Ta막, TaN막, W막, WNx막, Ti막, TiN막 및 TiSiN막 중 어느 하나로 형성하는 것이 바람직하다.
상기 전기도금공정은 무전해 도금공정을 수행하는 것이 바람직하다.
상기 무전해 도금공정은 CuSO4와 같은 구리의 양이온을 포함한 물질(구리 소스물질), 포말데히드(formaldehyde: HCHO)와 같은 환원제(reducing agent), pH 조절(pH adjuster)에 따른 첨가제(complexing agent) 및 용액안정에 따른 첨가제(surfactant)가 함유된 도금액으로 수행하는 것이 바람직하다.
상기 도금액은 상기 구리의 양이온을 포함한 물질(구리 소스물질)에서 구리는 10-4 ~ 10Mol 정도의 농도를 갖도록 하고, 10~ 13 정도의 pH를 갖도록 하고, 20~ 100℃ 정도의 온도를 갖도록 하는 것아 바람직하다.
상기 도금층을 형성하는 단계를 수행한 후 열처리 공정을 수행하는 단계를 더 포함하는 것이 바람직하다.
상기 열처리 공정은 1초~ 3시간 정도의 시간, 25~ 400℃ 정도의 온도에서 수행하는 것이 바람직하다.
상기 도금층은 구리층인 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시 예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시 예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시 예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 인덕터 형성방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 소정 구조가 형성된 반도체 기판(20)에 층간 절연막(22)을 형성하고, 이 층간 절연막의 소정 영역에 포토레지스트 패턴을 형성한 후 이를 식각 마스크로 층간 절연막을 식각하여, 인덕터의 금속라인이 형성될 트렌치(A)를 정의한다.
도 2b를 참조하면, 상기 트렌치(A)의 벽면에 확산 방지막(26) 및 활성화착제층(28)을 형성한다. 상기 확산 방지막(26)은 PVD, ALD, CVD, 이온화된(ionized) PVD 방법 중 어느 하나로 형성하며, Ta막, TaN막, W막, WNx막, Ti막, TiN막 및 TiSiN막 중 어느 하나로 증착한다.
상기 활성화착제층(28)은 무전해 도금법 또는 습식처리 중 어느 하나로 형성할 수 있다. 상기 무전해 도금법에는 Pd등과 같은 물질을 이용한 스퍼터링 방식이 사용될 수 있고, 습식 처리방식은 PdCl2의 용액을 용해시킨 욕을 사용하는 방식이 사용될 수 있다. 이때, 습식 처리방식은 PdCl2의 용액 중 Pd2+이온이 10-4~ 10Mol의 농도 및 1~ 200sec 정도의 활성화시간등을 공정조건으로 가진다.
또한, 활성화착제층(28)의 형성은 Pd 이온 대신 Co 가 적용가능하며, 그 이외에 이후 인덕터의 구리층을 형성하는 도금방식에 적용되는 모든 종류의 활성화착제이면 모두 적용가능하다.
도 2c를 참조하면, 상기 결과물 전면에 플라즈마 처리공정을 수행한다. 이 플라즈마 처리공정은 인덕터의 금속라인이 형성될 트렌치(A) 내부에만 활성화착제층(28)이 남겨지도록 하기 위해, 트렌치 이외의 부분에 형성된 활성화착제층(28)을 제거하기 위해 수행한다.
다시 말해, 상기 결과물 전면에 10~ 10KW의 전력으로 플라즈마를 이용하여 전처리를 수행하고 이어서 10~ 1000sccm 정도의 O2 가스 흐름 분위기, 50~ 400℃ 정도의 온도에서 플라즈마 처리공정을 수행할 수 있다.
또한, 상기 결과물 전면에 1~ 10KW의 전력으로 플라즈마를 이용하여 전처리를 수행하고 이어서 1.0~ 1000sccm 정도의 O2 가스 흐름 분위기, 1.0~ 1000sccm 정도의 H2 가스의 흐름 분위기, 50~ 400℃ 정도의 온도에서 플라즈마 처리공정을 수행할 수도 있다.
또한, 상기 결과물 전면에 1~ 10KW의 전력으로 플라즈마를 이용하여 전처리를 수행하고 이어서 10~ 1000sccm 정도의 O3 가스 흐름 분위기, 50~ 400℃ 정도의 온도에서 플라즈마 처리공정을 수행할 수도 있다.
또한, 상기 결과물 전면에 1~ 10KW의 전력으로 플라즈마를 이용하여 전처리를 수행하고 이어서 10~ 1000sccm 정도의 H2O 가스 흐름 분위기, 50~ 400℃ 정도의 온도에서 플라즈마 처리공정을 수행할 수도 있다.
도 2d를 참조하면, 상기 활성화착제층(28)이 제거된 결과물 전면에 도금 공정을 수행하여 트렌치(A) 내부에만 구리층(30)이 형성되도록 한다. 상기 도금 공정은 활성화착제층(28)이 형성된 영역에만 구리층(30)이 형성되므로, 트렌치 내부에만 구리층(30)이 형성되는 선택적 전기도금공정이라 할 수 있다.
상기 도금 공정은 무전해 도금공정을 사용하는 데, 이 무전해 도금공정은 CuSO4와 같은 구리의 양이온을 포함한 물질(구리 소스물질), 포말데히드(formaldehyde: HCHO)와 같은 환원제(reducing agent), pH 조절(pH adjuster)에 따른 첨가제(complexing agent) 및 용액안정에 따른 첨가제(surfactant)등이 함유된 도금액을 사용한다.
이때, 도금액은 상기 구리의 양이온을 포함한 물질(구리 소스물질)에서 구리는 10-4 ~ 10Mol 정도의 농도를 갖도록 하고, 10~ 13 정도의 pH를 갖도록 하고, 20~ 100℃ 정도의 온도를 갖도록 한다.
이어서, 상기 형성된 구리층(30)에 열처리 공정을 수행한다. 이 열처리 공정은 1초~ 3시간 정도의 시간, 25~ 400℃ 정도의 온도에서 수행된다.
도 2e를 참조하면, 상기 형성된 결과물에 층간 절연막(22)이 노출되도록 CMP 공정과 같은 평탄화 공정을 수행한다. 따라서 층간 절연막(22) 상에 형성된 확산 방지막(26)을 제거하여, 인덕터의 구리층(30) 형성을 완료한다.
본 발명에 의하면, 트렌치 내부에만 인덕터의 구리층이 형성되도록 하는 선택적 도금공정을 수행함으로써, 두꺼운 층간 절연막의 형성을 방지할 수 있어 다마신 공정을 이용한 인덕터 형성시의 식각 공정의 어려움을 극복할 수 있고, 전기 도금시의 결함 발생을 방지할 수 있고, CMP 공정시간을 단축할 수 있어 생산 단가를 절감할 수 있다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 트렌치 내부에만 인덕터의 구리층이 형성되도록 하는 선택적 도금공정을 수행함으로써, 두꺼운 층간 절연막의 형성을 방지할 수 있어 다마신 공정을 이용한 인덕터 형성시의 식각 공정의 어려움을 극복할 수 있고, 전기 도금시의 결함 발생을 방지할 수 있고, CMP 공정시간을 단축할 수 있어 생산 단가를 절감할 수 있는 효과가 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 인덕터 형성방법을 설명하기 위한 단면도들이고,
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 인덕터 형성방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
20: 반도체 기판 22: 절연막
26: 확산 방지막 28: 활성화착제층
30: 구리층
Claims (18)
- 소정 구조가 형성된 반도체 기판에 절연막을 형성하는 단계;상기 절연막을 패터닝하여 트렌치를 형성하는 단계;상기 트렌치가 형성된 결과물에 확산 방지막 및 활성화착제층을 순차적으로 형성하는 단계;상기 결과물 전면에 플라즈마 처리공정을 수행하여 상기 활성화착제층이 상기 트렌치 내부에만 잔존하도록 하는 단계;상기 결과물 전면에 전기 도금공정을 수행하여 트렌치 내부에 도금층을 형성하는 단계; 및상기 결과물의 층간 절연막이 노출될 때까지 평탄화 공정을 수행하는 단계를 포함하는 반도체 소자의 인덕터 형성방법.
- 제1 항에 있어서, 상기 플라즈마 처리공정은상기 트렌치 이외의 부분에 형성된 상기 활성화착제층을 제거하기 위해 수행하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제1 항 또는 제2 항에 있어서, 상기 플라즈마 처리공정은1 ~ 10KW의 전력, 10~ 1000sccm 정도의 O2 가스 흐름 분위기, 50~ 400℃ 정도의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제1 항 또는 제2 항에 있어서, 상기 플라즈마 처리공정은1 ~ 10KW의 전력, 10~ 1000sccm 정도의 O2 가스 흐름 분위기, 1.0~ 1000sccm 정도의 H2 가스의 흐름 분위기, 50~ 400℃ 정도의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제1 항 또는 제2 항에 있어서, 상기 플라즈마 처리공정은1~ 10KW의 전력, 10~ 1000sccm 정도의 O3 가스 흐름 분위기, 50~ 400℃ 정도의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제1 항 또는 제2 항에 있어서, 상기 플라즈마 처리공정은1~ 10KW의 전력, 10~ 1000sccm 정도의 H2O 가스 흐름 분위기, 50~ 400℃ 정도의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제1 항에 있어서, 상기 활성화착제층은무전해 도금법 또는 습식처리 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제7 항에 있어서, 상기 무전해 도금법은Pd등과 같은 물질을 이용한 스퍼터링 방식을 사용하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제7 항에 있어서, 상기 습식처리는PdCl2의 용액을 용해시킨 욕조(bath)에서 수행하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제9 항에 있어서, 상기 습식처리는PdCl2의 용액 중 Pd2+이온이 10-4~ 10Mol의 농도 및 1~ 200sec 정도의 활성화시간등을 공정조건으로 수행하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제1 항에 있어서, 상기 확산 방지막은PVD, ALD, CVD, 이온화된(ionized) PVD 방법 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제1 항 또는 제11 항에 있어서, 상기 확산 방지막은Ta막, TaN막, W막, WNx막, Ti막, TiN막 및 TiSiN막 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제1 항에 있어서, 상기 전기도금공정은무전해 도금공정을 수행하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제13 항에 있어서, 상기 무전해 도금공정은CuSO4와 같은 구리의 양이온을 포함한 물질(구리 소스물질), 포말데히드(formaldehyde: HCHO)와 같은 환원제(reducing agent), pH 조절(pH adjuster)에 따른 첨가제(complexing agent) 및 용액안정에 따른 첨가제(surfactant)가 함유된 도금액으로 수행하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제14 항에 있어서, 상기 도금액은상기 구리의 양이온을 포함한 물질에서 구리는 10-4 ~ 10Mol 정도의 농도를 갖도록 하고, 10~ 13 정도의 pH를 갖도록 하고, 20~ 100℃ 정도의 온도를 갖도록 하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제1 항에 있어서, 상기 도금층을 형성하는 단계를 수행한 후 열처리 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제16 항에 있어서, 상기 열처리 공정은1초~ 3시간 정도의 시간, 25~ 400℃ 정도의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제1 항에 있어서, 상기 도금층은구리층인 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030089330A KR20050056381A (ko) | 2003-12-10 | 2003-12-10 | 반도체 소자의 인덕터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030089330A KR20050056381A (ko) | 2003-12-10 | 2003-12-10 | 반도체 소자의 인덕터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050056381A true KR20050056381A (ko) | 2005-06-16 |
Family
ID=37250989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030089330A KR20050056381A (ko) | 2003-12-10 | 2003-12-10 | 반도체 소자의 인덕터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050056381A (ko) |
-
2003
- 2003-12-10 KR KR1020030089330A patent/KR20050056381A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI443224B (zh) | 藉由包含無電和供電的階段之溼式化學沉積而於圖案化之電介質之上形成金屬層之方法 | |
| KR100712168B1 (ko) | 구리 확산 배리어의 형성 | |
| US7476974B2 (en) | Method to fabricate interconnect structures | |
| TW200411750A (en) | Method of manufacturing a semiconductor device | |
| US20070298607A1 (en) | Method for copper damascence fill for forming an interconnect | |
| US7365011B2 (en) | Catalytic nucleation monolayer for metal seed layers | |
| EP1077485B1 (en) | Method to deposit a platinum seed layer for use in selective copper plating | |
| US20070066081A1 (en) | Catalytic activation technique for electroless metallization of interconnects | |
| KR20040033260A (ko) | 반도체 장치의 제조 방법 | |
| US7223694B2 (en) | Method for improving selectivity of electroless metal deposition | |
| KR19990015599A (ko) | 무전해 도금을 이용한 반도체장치의 듀얼 다마슨금속 배선층 형성방법 | |
| KR20050056381A (ko) | 반도체 소자의 인덕터 형성방법 | |
| KR101303964B1 (ko) | 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법 | |
| JP2002275639A5 (ko) | ||
| US20040248403A1 (en) | Method for forming electroless metal low resistivity interconnects | |
| EP1432016B1 (en) | A plating-rinse-plating process for fabricating copper interconnects | |
| KR20050115143A (ko) | 반도체 소자의 인덕터 제조방법 | |
| KR100720401B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100568418B1 (ko) | 반도체 소자의 인덕터 형성방법 | |
| KR100568417B1 (ko) | 반도체 소자의 인덕터 형성방법 | |
| KR100820780B1 (ko) | 반도체소자의 구리 배선 제조 방법 | |
| KR100858873B1 (ko) | 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법 | |
| JP2001102448A (ja) | 配線の形成方法 | |
| KR100476702B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR101098275B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |