KR19990057289A - 모스페트트랜지스터의 금속배선층 형성방법 - Google Patents

모스페트트랜지스터의 금속배선층 형성방법 Download PDF

Info

Publication number
KR19990057289A
KR19990057289A KR1019970077338A KR19970077338A KR19990057289A KR 19990057289 A KR19990057289 A KR 19990057289A KR 1019970077338 A KR1019970077338 A KR 1019970077338A KR 19970077338 A KR19970077338 A KR 19970077338A KR 19990057289 A KR19990057289 A KR 19990057289A
Authority
KR
South Korea
Prior art keywords
film
depositing
contact hole
metal wiring
wiring layer
Prior art date
Application number
KR1019970077338A
Other languages
English (en)
Other versions
KR100494148B1 (ko
Inventor
강영석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970077338A priority Critical patent/KR100494148B1/ko
Publication of KR19990057289A publication Critical patent/KR19990057289A/ko
Application granted granted Critical
Publication of KR100494148B1 publication Critical patent/KR100494148B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 모스형페트트랜지스터의 금속배선층에 관한 것으로서, 특히, 반도체기판상에 제1절연막을 증착하고, 이 제1절연막 상에 일정한 간극부를 갖는 식각차단막을 증착하는 단계와; 상기 단계 후에 식각차단막 상에 제2절연막을 증착하고, 그 위에 식각차단막의 간극부보다 너비가 넓은 감광막을 증착하여 제1절연막까지 식각하여 이단콘택홀을 형성하는 단계; 상기 단계 후에 이단콘택홀과 감광막 상에 금속재인 박막의 시이드막을 증착하고, 시이드막이 증착된 감광막을 제거하는 단계와; 상기 단계 후에 이단콘택홀 내의 시이드막 상에 스페이서막을 증착하고, 이 스페이서막을 블랭킷트 식각을 통하여 이단콘택홀내의 시이드막 벽면에는 증착되고, 상부면에는 노출시키는 단계와; 상기 단계 후에 이단콘택홀내에 금속을 증착하여 금속배선층을 형성하는 단계로 이루어진 모스페트트랜지스터의 금속배선층 형성방법인 바, 반도체기판에 대하여 평행으로 활성화된 시이드막이 노출된 스페이서를 형성하여 이단콘택홀내에 구리를 증착하여 보이드와 시임 없이 안정적으로 금속배선층을 형성하도록 하는 매우 유용하고 효과적인 발명이다.

Description

모스페트트랜지스터의 금속배선층 형성방법
본 발명은 모스페트트랜지스터의 금속배선층 형성에 관한 것으로, 특히, 이단콘택홀을 형성하여 그 내부에 금속으로 된 시이드막을 박막으로 증착하고, 스페이서를 형성하면서 시이드막을 상부로 노출하여 이단콘택홀내에 구리를 보이드와 시임 없이 안정적으로 증착하여 금속배선층을 형성하도록 하는 모스페트트랜지스터의 금속배선층 형성방법에 관한 것이다.
일반적으로, 반도체장치의 종류에는 여러 가지가 있으며, 이 반도체장치 내에 형성되는 트랜지스터 및 커패시터등을 구성시키는 방법에는 다양한 제조기술이 사용되고 있으며, 최근에는 반도체기판 상에 산화막을 입혀 전계효과를 내도록 하는 모스형 전계효과 트랜지스터(MOSFET; metal oxide semiconductor field effect transistor)(이하, 모스페트트랜지스터라 칭함)를 점차적으로 많이 사용하고 있는 실정에 있다.
상기한 모스페트트랜지스터는 반도체 기판상에 형성된 게이트가 반도체층에서 얇은 산화 실리콘막에 의해 격리되어 있는 전계효과 트랜지스터로서 접합형 트랜지스터와 같이 임피던스가 저하되는 일이 없으며, 확산 공정이 1회로 간단하고, 소자간의 분리가 필요 없는 장점을 지니고 있어서, 고밀도 집적화에 적합한 특성을 지니고 있는 반도체 장치이다.
종래의 모스페트트랜지스터에는 배선으로 사용되는 금속배선층을 형성하기 위하여 반도체기판 상의 절연막을 일정한 간격과 깊이로 식각하여 콘택홀(Contact hole)을 형성하고, 이 콘택홀내에 소오스/드레인으로 전기적으로 연결되는 금속배선층을 증착하여 상부금속라인을 활성영역과 전기적으로 연결하게 되는 것이다.
이와 같이, 종래에는 금속배선층으로서 텅스텐등과 같은 금속을 주로 사용하였으나 최근에 반도체소자의 집적밀도가 점차적으로 증대하게 되고, 동작속도가 증가함에 따라 전기저항이 낮으며. 신뢰도가 높은 배선물질에 대한 요구가 증대하고 있다. 이들 물질중에 구리를 금속배선층으로 사용하면 증착시에 단차를 줄이고 보이드(Void)를 줄일 수 있다는 결론에 이르게 되었다.
따라서, 최근에는 구리를 이용한 금속배선층을 형성하는 방법은 콘택홀을 식각한 후에 스퍼터링이나 씨브이디(CVD)방법으로 구리 박막을 브랭킷트 상태로 증착하여 배선 패턴을 노광 및 식각에 의하여 형성하였다. 이 방법에서는 깊은 콘택홀의 증착 단계에서 시임(Seam)이나 보이드(Void; 공극)가 형성되는 가능성이 매우 높아지게 되고, 특히 구리는 식각이 어려운 단점이 있었다.
한편, 상기 구리를 효율적으로 증착하기 위하여 최근에 다마슨구조를 이용하고 있으나 이는 배선물질의 식각공정을 생략할 수 있는 장점이 있어서 구리배선구조에 적용가능하지만 기존의 증착방법을 사용하여서는 깊이가 깊은 콘택홀을 매립하는 데 시임 및 보이드등이 발생하여 매립에 어려움이 발생하였다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 제1절연막 상에 간극부를 갖는 식각차단막을 형성하고, 이 식각차단막 상에 제2절연막을 증착한 후에 감광막으로 식각하여 너비가 다른 이단계의 이단콘택홀을 형성하여 그 내부에 금속으로 된 시이드막을 박막으로 증착하고, 그 위에 스페이서막을 증착하고 브랭킷트 식각을 통하여 시이드막을 상측으로 노출하면서 스페이서를 형성하여 이단콘택홀내에 금속을 증착할 때 보이드와 시임 없이 안정적으로 금속배선층을 형성하도록 하는 것이 목적이다.
도 1 내지 도 7은 본 발명에 따른 금속배선층 형성방법을 순차적으로 보인 도면.
-도면의 주요부분에 대한 부호의 설명-
10 : 반도체기판 20 : 제1절연막
30 : 식각차단막 35 : 간극부
40 : 제2절연막 50 : 감광막
60 : 시이드막 70 : 스페이서막
75 : 스페이서 80 : 금속배선층
이러한 목적은 반도체기판 상에 제1절연막을 중착하고, 이 제1절연막 상에 일정한 간극부를 갖는 식각차단막을 증착하는 단계와; 상기 단계 후에 식각차단막 상에 제2절연막을 증착하고, 그 위에 식각차단막의 간극부보다 너비가 넓은 감광막을 증착하여 제1절연막까지 식각하여 이단콘택홀을 형성하는 단계; 상기 단계 후에 이단콘택홀과 감광막 상에 금속재인 박막의 시이드막을 증착하고, 시이드막이 증착된 감광막을 제거하는 단계와; 상기 단계 후에 이단콘택홀내의 시이드막 상에 스페이서막을 증착하고, 이 스페이서막을 블랭킷트 식각을 통하여 이단콘택홀 내의 시이드막 벽면에는 증착되고, 상부면에는 노출시키는 단계와; 상기 단계 후에 이단콘택홀 내에 금속을 증착하여 금속배선층을 형성하는 단계로 이루어진 모스페트트랜지스터의 금속배선층 형성방법을 제공함으로써 달성된다.
그리고, 상기 제1절연막은 화학기계적연마(CMP)에 의하여 평탄화되고, 식각차단막은 실리콘 옥시나이트라이드막 혹은 실리콘나이트라이드막으로 이루어진다.
또한, 상기 시이드막은 티타늄(Ti) 혹은 텅스텐(W)이고, 상기 스페이서막은 실리콘 옥사이드막, 실리콘 옥시나이트라이드막 혹은 실리콘나이트라이드막으로 구성되는 것이 바람직하다.
그리고, 상기 스페이서를 형성하면서 외부로 노출되고, 반도체기판과 평행한 시이드(Seed)막을 염산과 불산에 용해된 PdCl2등의 용액에 담근 후에 DI워터(De Ionized Water; 이온이 함유되지 않은 물을 의미 함)에 세정하여 활성화시키도록 한다.
또한, 상기 금속배선층은 구리(Cu)로서, 무전해도금으로 활성화된 시이드막 상에서 상측으로 성장하므로 시임(Seam)이나 보이드(Void)를 방지한 상태로 이단콘택홀내에 매립되어진다.
이하, 첨부한 도면에 의거하여 본 발명에 따른 모스페트트랜지스터의 금속배선층 형성방법에 대하여 상세히 설명한다.
도 1에 도시된 바와 같이, 반도체기판(10)상에 제1절연막(20)을 증착하고, 이 제1절연막(20) 상에 일정한 간극부(35)를 갖는 실리콘 옥시나이트라이드막 혹은 실리콘나이트라이드막인 식각차단막(30)을 증착하는 상태를 도시한 도면으로서, 이 제1절연막(20)은 화학기계적연마에 의하여 평탄화시키도록 한다.
그리고, 도 2는 상기 단계 후에 식각차단막(30) 상에 제2절연막(40)을 증착하고, 그 위에 식각차단막(30)의 간극부(35)보다 너비가 넓은 간극을 갖는 감광막(50)을 증착한 상태를 보이고 있다.
또한, 도 3은 상기 단계 후에 감광막(50)의 간극 사이를 통하여 식각차단막(30)의 간극부(35)를 거쳐 제1절연막(20)까지 식각되어 이단콘택홀(55)을 형성하는 상태를 보이고 있다.
한편, 도 4는 상기 단계 후에 이단콘택홀(55)과 감광막(50) 상에 박막의 금속재로서 티타늄 혹은 텅스텐막인 시이드막(60)을 증착하는 상태를 보이고 있다.
그리고, 도 5는 상기 시이드막(60)이 증착된 감광막(50)을 제거하여 이단콘택홀(55)내의 시이드막(60) 상에 실리콘옥사이드막, 실리콘 옥시나이트라이드막 혹은 실리콘나이트라이드막인 스페이서막(70)을 증착하는 상태를 도시한다.
또한, 도 6은 상기 스페이서막(70)을 블랭킷트 식각(Blancket Etch)을 통하여 이단콘택홀(55)내의 시이드막(60) 벽면에는 증착되고, 반도체기판(10)에 대하여 수평인 부분인 상부면은 노출시키는 상태를 보이고 있다.
그리고, 이 스페이서(75)를 형성하면서 외부로 노출되고, 반도체기판(10)과 평행한 시이드막(60)을 염산과 불산에 용해된 PdCl2등의 용액에 담근 후에 DI워터에 세정하여 활성화시키도록 한다.
또한, 도 7은 상기 이단콘택홀(55)내에 무전해도금으로 구리를 매립하게 되면, 상부로 노출된 활성화된 시이드막(60)의 상부면으로 구리층이 성장하여서 시임이나 보이드가 없는 금속배선층(80)이 형성 되어지는 상태를 보이고 있다.
따라서, 상기한 바와 같이 본 발명에 따른 모스페트트랜지스터의 금속배선층 형성방법을 이용하게 되면, 제1절연막 상에 간극부를 갖는 식각차단막을 형성하고, 이 식각차단막 상에 제2절연막을 증착한 후에 감광막으로 식각하여 너비가 다른 이단계의 이단콘택홀을 형성하여 그 내부에 금속으로 된 시이드막을 박막으로 증착하고, 그 위에 스페이서막을 증착하고 브랭킷트 식각을 통하여 시이드막을 상측으로 노출하면서 스페이서를 형성하여 이단콘택홀내에 금속을 증착할 때 보이드와 시임 없이 안정적으로 금속배선층을 형성하도록 하는 매우 유용하고 효과적인 발명이다.
또한, 선택적 무전해도금으로 깊은 콘택홀의 매립이 가능하게 되어 다마슨구조를 이용한 구리배선층의 실현으로 소자의 동작속도를 증가시키고, 소비전력을 낮출 수 있으며, 이 무전해도금에 의한 구리의 증착은 설비가 간단하고 노광 및 식각공정이 불필요하므로 제조비용이 저감되어 생산성을 향상시킬 수 있는 장점을 지니고 있다.

Claims (7)

  1. 반도체기판상에 제1절연막을 증착하고, 이 제1절연막 상에 일정한 간극부를 갖는 식각차단막을 증착하는 단계와;
    상기 단계 후에 식각차단막 상에 제2절연막을 증착하고, 그 위에 식각차단막의 간극부보다 너비가 넓은 감광막을 증착한 후 제1절연막까지 식각하여 이단콘택홀을 형성하는 단계;
    상기 단계 후에 이단콘택홀과 감광막 상에 금속재 시이드막을 증착하고, 시이드막이 증착된 감광막을 제거하는 단계와;
    상기 단계 후에 이단콘택홀 내의 시이드막 상에 스페이서막을 증착하고, 이 스페이서막을 블랭킷 식각 함으로써 이단콘택홀 내의 시이드막 벽면에 스페이서를 형성하는 단계와;
    상기 단계 후에 이단콘택홀 내에 금속을 증착하여 금속배선층을 형성하는 단계로 이루어진 것을 특징으로 하는 모스페트트랜지스터의 금속배선층 형성방법.
  2. 제 1 항에 있어서, 상기 제1절연막은 화학기계적연마에 의하여 평탄화되는 것을 특징으로 하는 모스페트트랜지스터의 금속배선층 형성방법.
  3. 제 1 항에 있어서, 상기 식각차단막은 실리콘 옥시나이트라이드막 혹은 실리콘나이트라이드막인 것을 특징으로 하는 모스페트트랜지스터의 금속배선층 형성방법.
  4. 제 1 항에 있어서, 상기 시이드막은 티타늄 혹은 텅스텐인 것을 특징으로 하는 모스페트트랜지스터의 금속배선층 형성방법.
  5. 제 1 항에 있어서, 상기 스페이서막은 실리콘옥사이드막, 실리콘 옥시나이트라이드막 혹은 실리콘나이트라이드막인 것을 특징으로 하는 모스페트트랜지스터의 금속배선층 형성방법.
  6. 제 1 항에 있어서, 상기 스페이서를 형성한 단계 이후에 반도체기판과 평행하게 노출된 시이드막을 염산과 불산에 용해된 PdCl2등의 용액에 담근 후에 DI워터에 세정하여 활성화시키는 단계를 더 포함함을 특징으로 하는 모스페트트랜지스터의 금속배선층 형성방법.
  7. 제 1 항에 있어서, 상기 금속배선층은 구리이고, 무전해도금으로 활성화된 시이드막 상에서 상측으로 성장하므로 시임이나 보이드가 방지된 상태로 이단콘택홀내에 매립되는 것을 특징으로 하는 모스페트트랜지스터의 금속배선층 형성방법.
KR1019970077338A 1997-12-29 1997-12-29 모스페트트랜지스터의금속배선층형성방법 KR100494148B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077338A KR100494148B1 (ko) 1997-12-29 1997-12-29 모스페트트랜지스터의금속배선층형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077338A KR100494148B1 (ko) 1997-12-29 1997-12-29 모스페트트랜지스터의금속배선층형성방법

Publications (2)

Publication Number Publication Date
KR19990057289A true KR19990057289A (ko) 1999-07-15
KR100494148B1 KR100494148B1 (ko) 2006-05-22

Family

ID=37181664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077338A KR100494148B1 (ko) 1997-12-29 1997-12-29 모스페트트랜지스터의금속배선층형성방법

Country Status (1)

Country Link
KR (1) KR100494148B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454633B1 (ko) * 2002-01-04 2004-11-05 재단법인서울대학교산학협력재단 기판 표면 처리 방법
KR100467494B1 (ko) * 2002-06-17 2005-01-24 동부전자 주식회사 금속배선 콘텍홀의 구리 전착막 형성방법
KR100476702B1 (ko) * 2000-12-28 2005-03-16 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR100559037B1 (ko) * 1999-11-23 2006-03-10 주식회사 하이닉스반도체 금속배선 및 그의 형성방법
KR101303964B1 (ko) * 2011-10-14 2013-09-05 한국생산기술연구원 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206064A (ja) * 1991-12-10 1993-08-13 Nec Corp 半導体装置の製造方法
JPH05347269A (ja) * 1992-06-16 1993-12-27 Sony Corp 半導体装置の製造方法
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559037B1 (ko) * 1999-11-23 2006-03-10 주식회사 하이닉스반도체 금속배선 및 그의 형성방법
KR100476702B1 (ko) * 2000-12-28 2005-03-16 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR100454633B1 (ko) * 2002-01-04 2004-11-05 재단법인서울대학교산학협력재단 기판 표면 처리 방법
KR100467494B1 (ko) * 2002-06-17 2005-01-24 동부전자 주식회사 금속배선 콘텍홀의 구리 전착막 형성방법
KR101303964B1 (ko) * 2011-10-14 2013-09-05 한국생산기술연구원 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR100494148B1 (ko) 2006-05-22

Similar Documents

Publication Publication Date Title
US6288442B1 (en) Integrated circuit with oxidation-resistant polymeric layer
US20040021226A1 (en) Contact capping local interconnect
US20020132476A1 (en) Barrier layer associated with a conductor layer in damascene structures
JPH08204014A (ja) 半導体装置とその製造方法
KR100860133B1 (ko) 이온 주입에 의한 측벽 밀도의 국부적 증가
US20030176063A1 (en) Lamination structure with copper wiring and its manufacture method
KR20010004598A (ko) 반도체 소자의 게이트 형성방법
KR100494148B1 (ko) 모스페트트랜지스터의금속배선층형성방법
KR100752174B1 (ko) 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법
KR100945995B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100552815B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
US7452802B2 (en) Method of forming metal wiring for high voltage element
KR100791688B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100357194B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100741587B1 (ko) 구리 금속배선의 더미 패턴 삽입방법
KR20080061168A (ko) 반도체 소자의 금속 배선 형성 방법
KR100265850B1 (ko) 반도체장치의금속배선형성방법
KR0160545B1 (ko) 실리사이드를 이용한 컨택 및 비어 플러그의 제조방법
KR100254175B1 (ko) 반도체장치의텅스텐플러그형성방법
KR100735479B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100628213B1 (ko) 반도체 소자의 금속배선 형성방법
KR20040007864A (ko) 반도체 소자의 구리 배선 형성 방법
KR100699593B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100511090B1 (ko) 모스페트트랜지스터의 금속배선 형성방법
KR100365558B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee