KR20080112790A - 반도체 소자의 박막 형성 방법 - Google Patents

반도체 소자의 박막 형성 방법 Download PDF

Info

Publication number
KR20080112790A
KR20080112790A KR1020070061684A KR20070061684A KR20080112790A KR 20080112790 A KR20080112790 A KR 20080112790A KR 1020070061684 A KR1020070061684 A KR 1020070061684A KR 20070061684 A KR20070061684 A KR 20070061684A KR 20080112790 A KR20080112790 A KR 20080112790A
Authority
KR
South Korea
Prior art keywords
substrate
metal ion
liquid
ion source
film
Prior art date
Application number
KR1020070061684A
Other languages
English (en)
Inventor
윤종호
최길현
이종명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070061684A priority Critical patent/KR20080112790A/ko
Priority to US12/137,059 priority patent/US20080318421A1/en
Priority to TW097123179A priority patent/TW200900530A/zh
Priority to CNA2008101714361A priority patent/CN101369534A/zh
Priority to JP2008163856A priority patent/JP2009001904A/ja
Publication of KR20080112790A publication Critical patent/KR20080112790A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/1658—Process features with two steps starting with metal deposition followed by addition of reducing agent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 박막 형성 방법에 관한 것으로, 기판을 제공하는 기판 제공단계와, 상기 기판에 액상 금속이온 소스를 제공하여 상기 액상 금속이온 소스를 상기 기판에 흡착시키는 금속이온 흡착단계와, 상기 기판에 린스액을 제공하여 상기 기판에 흡착되지 아니한 액상 금속이온 소스를 제거하는 제1 린스단계와, 상기 기판에 액상 환원제를 제공하여 상기 기판에 흡착된 액상 금속이온 소스를 환원시켜 상기 기판에 금속막을 증착시키는 금속이온 환원단계와, 상기 기판에 상기 린스액을 제공하여 잔존하는 액상 환원제와 반응부산물을 제거하는 제2 린스단계를 포함하는 것을 특징으로 한다.
반도체, 박막, 원자층 증착, 무전해증착, 금속이온 소스, 환원제

Description

반도체 소자의 박막 형성 방법{METHOD FOR FORMING FILM OF SEMICONDOCTOR DEVICE}
도 1은 본 발명의 실시예에 따른 반도체 소자의 박막 형성 방법을 나타내는 개념도.
도 2는 본 발명의 실시예에 따른 반도체 소자의 박막 형성 방법을 나타내는 흐름도.
도 3은 본 발명의 실시예에 따른 반도체 소자의 박막 형성 방법을 나타내는 그래프.
도 4a 및 도 4b는 본 발명의 변형 실시예에 따른 반도체 소자의 박막 형성 방법을 나타내는 개념도.
도 5는 본 발명의 변형 실시예에 따른 반도체 소자의 박막 형성 방법을 나타내는 흐름도.
< 도면의 주요부분에 대한 부호의 설명 >
100; 기판 100a; 기판의 표면
105; 표면활성화 처리막 110; 금속이온 소스
110a; 흡착 금속이온 소스 110a; 비흡착 금속이온 소스
120; 환원제 120a; 반응 환원제
120b; 잔존 환원제 130; 환원된 금속
140; 반응부산물 150; 금속막
본 발명은 반도체 소자의 박막 형성 방법에 관한 것으로, 보다 구체적으로는 무전해 방식으로 반도체 소자의 박막을 형성하는 방법에 관한 것이다.
통상적으로 반도체 소자의 박막을 형성하는데 있어서는 화학기상증착 공정(CVD;Chemical Vapor Deposition)과, 물리기상증착 공정(PVD;Physical Vapor Deposition)과, 전기화학적증착 공정(Elecrtochemical Deposition;ECD)과, 무전해증착 공정(Electroless Deposition 또는 Electroless Plating) 등에서 선택할 수 있다. 이중에서 전기화학적증착 공정이 비교적 불순물 함량이 적은 금속막을 얻을 수 있으며, 다른 공정들에 비해 상대적으로 특성이 우수한 금속막을 얻을 수 있는 공정으로 알려져 있다. 그런데, 전기화학적증착 공정은 외부전원을 이용한 전기화학적 방법으로 금속막을 증착시키는 것이므로 전압강하로 인해 대면적 웨이퍼에의 적용이 어렵고, 전도성이 좋은 씨드층(seed layer)을 요구하므로 공정이 복잡하다는 단점을 가지고 있다.
상술한 단점을 해결하기 위해 제안된 것이 미국특허 제6,126,989호에 개시된 바와 같이 웨이퍼 표면을 활성화한 후 용액 내에서 환원제와 산화제의 이온화 경향 차이를 이용하여 증착하는 방법이다. 이 방법은 구리(Cu) 씨드층 형성 공정이 필요 없으며 증착은 외부전원에 의하지 않고 웨이퍼 전체에서 동일하게 일어나기 때문에 전압강하에 의한 균일성 저하를 개선할 수 있다는 장점이 있다. 또한, 이 방법은 전기화학적증착 방법과는 달리 씨드층 형성 공정을 필요로 하지 않기 때문에 공정을 단순화할 수 있어 생산성 측면에서 경쟁력이 뛰어난 공정이라 평할 수 있다.
상술한 미국특허에 개시된 것을 비롯한 무전해증착 공정은 전기화학적증착 공정에 비해 공정을 단순화할 수 있어 생산성 측면에서 경쟁력이 뛰어난 공정으로 여겨지고 있다. 따라서, 공정을 단순화할 수 있어 공정 단가를 낮출 수 있고 특성이 우수한 금속막을 얻을 수 있는 무전해증착 공정을 더욱 발전시킬 필요성이 있을 것이다.
본 발명은 상술한 종래 기술에서의 필요성 내지 요구에 부응하기 위해 안출된 것으로, 본 발명의 목적은 무전해증착 방식으로 반도체 소자의 박막을 형성하는 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 박막 형성 방법은 무전해증착 공정에 원자층증착 공정 기술을 적용시킨 것을 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 반도체 소자의 박막 형성 방법은, 기판을 제공하는 기판 제공단계와; 상기 기판에 액상 금속이온 소스를 제공하여 상기 액상 금속이온 소스를 상기 기판에 흡착시키는 금속이온 흡착단계와; 상기 기판에 린스액을 제공하여 상기 기판에 흡착되지 아니한 액상 금속이온 소스를 제거하는 제1 린스단계와; 상기 기판에 액상 환원제를 제공하여 상기 기판에 흡착된 액상 금속이온 소스를 환원시켜 상기 기판에 금속막을 증착시키는 금속이온 환원단계와; 상기 기판에 상기 린스액을 제공하여 잔존하는 액상 환원제와 반응부산물을 제거하는 제2 린스단계를 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 금속이온 흡착단계 이전에 상기 기판을 표면활성화 처리하는 단계를 더 포함한다. 상기 표면활성화 처리는 상기 기판에 팔라듐막을 형성하거나, 또는 상기 기판을 플라즈마 처리한 후 상기 팔라듐막을 형성하는 것을 포함한다.
본 실시예에 있어서, 상기 액상 금속이온 소스는 구리(Cu), 코발트(Co), 니켈(Ni), 금(Au), 은(Ag), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 주석(Sn), 철(Fe), 납(Pb), 카드뮴(Cd) 및 이들 조합 중에서 어느 하나를 포함하는 액상 금속염이다.
본 실시예에 있어서, 상기 액상 환원제는 수소화붕소칼륨(KBH4), 하이포포스파이트(hypophosphite), 하이드라진(hydrazine), 디메틸아민보란(DMAB;dimethylamineborane), 디에틸아민보란(diethylamineborane), 모폴린보란(morpholineborane), 피리딘아민보란(pyridineamineborane), 피페리딘보란(piperidineborane), 에틸렌디아민보란(ethylenediamineborane), 에틸렌디아민비스보란(ethylenediaminebisborane), t-부틸아민보란(t-buthylamineborane), 이미다졸보란(imidazoleborane), 메톡시에틸아민보란(methoxyethylamineborane), 또는 소 듐보로하이드라이드(sodium borohydride)를 포함한다.
본 실시예에 있어서, 상기 린스액은 초순수를 포함한다.
본 실시예에 있어서, 상기 단계들 각각은 0.01 초(sec) 내지 100 초(sec) 동안 진행한다. 상기 단계들 각각은 100℃ 또는 25℃ 내지 100℃ 에서 진행한다.
본 실시예에 있어서, 상기 단계들 각각은 상기 기판을 척에 마운트하여 진행하거나 또는 상기 기판을 배쓰에 침지시켜 진행한다.
본 실시예에 있어서, 상기 금속막은 단원자로 구성되거나, 합금으로 구성되거나, 또는 금속과 비금속으로 구성된다.
본 실시예에 있어서, 상기 제2 린스단계 이후에 상기 금속이온 흡착단계와 상기 제1 린스단계와 상기 금속이온 환원단계와 상기 제2 린스단계를 되풀이한다.
본 실시예에 있어서, 상기 제2 린스단계 이후에 상기 금속막을 질화 처리하거나, 실리사이드화 처리하거나, 또는 산화 처리하는 단계를 더 포함한다.
본 실시예에 있어서, 상기 기판은 반도체 웨이퍼이거나, 전도성막이거나, 또는 절연성막을 포함한다.
상기 특징을 구현할 수 있는 본 발명의 변형 실시예에 따른 반도체 소자의 박막 형성 방법은, 기판을 제공하는 기판 제공단계와; 상기 기판에 제1 액상 금속이온 소스를 제공하여 상기 제1 액상 금속이온 소스를 상기 기판에 흡착시키는 제1 금속이온 흡착단계와; 상기 기판에 린스액을 제공하여 상기 기판에 흡착되지 아니한 제1 액상 금속이온 소스를 제거하는 제1 린스단계와; 상기 기판에 제1 액상 환원제를 제공하여 상기 기판에 흡착된 제1 액상 금속이온 소스를 환원시켜 상기 기 판에 제1 금속막을 증착시키는 제1 금속이온 환원단계와; 상기 기판에 상기 린스액을 제공하여 잔존하는 제1 액상 환원제와 제1 반응부산물을 제거하는 제2 린스단계와; 상기 기판에 제2 액상 금속이온 소스를 제공하여 상기 제2 액상 금속이온 소스를 상기 제1 금속막에 흡착시키는 제2 금속이온 흡착단계와; 상기 기판에 상기 린스액을 제공하여 상기 제1 금속막에 흡착되지 아니한 제2 액상 금속이온 소스를 제거하는 제3 린스단계와; 상기 기판에 제2 액상 환원제를 제공하여 상기 제1 금속막에 흡착된 제2 액상 금속이온 소스를 환원시켜 상기 제1 금속막 상에 제2 금속막이 적층된 라미네이트 금속막을 증착시키는 제2 금속이온 환원단계와; 상기 기판에 상기 린스액을 제공하여 잔존하는 제2 액상 환원제와 제2 반응부산물을 제거하는 제4 린스단계를 포함하는 것을 특징으로 한다.
본 변형 실시예에 있어서, 상기 제1 및 제2 액상 금속이온 소스는 서로 다른 액상 금속염을 포함한다. 상기 액상 금속염은 구리(Cu), 코발트(Co), 니켈(Ni), 금(Au), 은(Ag), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 주석(Sn), 철(Fe), 납(Pb), 카드뮴(Cd) 및 이들 조합 중에서 어느 하나를 포함한다.
본 변형 실시예에 있어서, 상기 제1 금속이온 흡착단계 이전에 상기 기판을 표면활성화 처리하는 단계를 더 포함한다. 상기 표면활성화 처리는 상기 기판에 팔라듐막을 형성하거나, 상기 기판을 플라즈마 처리한 후 상기 팔라듐막을 형성하는 것을 포함한다.
본 변형 실시예에 있어서, 상기 제1 및 제2 액상 환원제 중 어느 하나 또는 모두는 수소화붕소칼륨(KBH4), 하이포포스파이트(hypophosphite), 하이드라진(hydrazine), 디메틸아민보란(DMAB;dimethylamineborane), 디에틸아민보란(diethylamineborane), 모폴린보란(morpholineborane), 피리딘아민보란(pyridineamineborane), 피페리딘보란(piperidineborane), 에틸렌디아민보란(ethylenediamineborane), 에틸렌디아민비스보란(ethylenediaminebisborane), t-부틸아민보란(t-buthylamineborane), 이미다졸보란(imidazoleborane), 메톡시에틸아민보란(methoxyethylamineborane), 또는 소듐보로하이드라이드(sodium borohydride)를 포함한다.
본 변형 실시예에 있어서, 상기 린스액은 초순수를 포함한다.
본 변형 실시예에 있어서, 상기 단계들 각각은 0.01 초(sec) 내지 100 초(sec) 동안 진행한다. 상기 단계들 각각은 100℃ 이하 또는 25℃ 내지 100℃에서 진행한다.
본 변형 실시예에 있어서, 상기 제4 린스단계 이후에 상기 라미네이트 금속막을 질화 처리하거나, 실리사이드화 처리하거나, 또는 산화 처리하는 단계를 더 포함한다.
본 변형 실시예에 있어서, 상기 제4 린스단계 이후에 상기 단계들을 되풀이한다.
본 변형 실시예에 있어서, 상기 단계들 각각은 상기 기판을 척에 마운트하여 진행하거나 또는 상기 기판을 배쓰에 침지시켜 진행한다.
본 변형 실시예에 있어서, 상기 기판은 반도체 웨이퍼이거나, 전도성막이거나, 또는 절연성막을 포함한다.
본 발명에 의하면, 원자층 증착 모드를 사용하여 기판에 금속이온 소스를 제공하고, 린스액을 제공하고, 환원제를 제공하고, 린스액을 제공함으로써 콘포말하고 정밀한 두께 조절이 가능한 금속막을 증착할 수 있게 된다.
이하, 본 발명에 따른 반도체 소자의 박막 형성 방법을 첨부한 도면을 참조하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
(실시예)
도 1은 본 발명의 실시예에 따른 반도체 소자의 박막 형성 방법을 도시한 개념도이고, 도 2는 그 흐름도이다.
도 1 및 도 2를 참조하면, 기판(100)의 표면(100a)에 금속막(150)을 무전해 방식으로 증착 내지는 도금하기 위해 금속이온 소스(110;metal ion source)를 기판(100)에 제공하여 금속이온 소스(110)를 기판(100)의 표면(100a)에 흡착시키는 금속이온 흡착단계(S200)를 진행한다. 본 명세서에서 기판(100)은 실리콘 웨이 퍼(silicon wafer)와 같은 반도체 웨이퍼일 수 있고, 전도성막 혹은 절연성막일 수 있는 등 기판(100)의 종류는 특정한 것으로 제한되지 않는다.
금속이온 소스(110)의 기판(100)으로의 제공은 예를 들어 디스펜스 아암(dispense arm)을 통해 액상의 금속이온 소스(110)를 척에 마운트된 기판(100)에 분사하는 방식, 이른바 싱글 타입(single type) 방식을 채택하여 구현할 수 있다. 이와 다르게, 금속이온 소스(110)의 기판(100)으로의 제공은 예를 들어 액상의 금속이온 소스(110)가 채워진 배쓰(bath)에 기판(100)을 담그는 방식, 이른바 배치 타입(batch type) 방식을 채택하여 구현할 수 있다. 금속이온 흡착단계(S200)에 의해 기판(100)의 표면(100a)에는 흡착된 금속이온, 즉 흡착 금속이온 소스(110a)가 존재하게 된다. 이외에, 기판(100) 상에는 표면(100a)과 흡착되지 아니한 금속이온 소스, 즉 비흡착 금속이온 소스(110b)가 존재할 수 있다.
금속이온 소스(110)는 기판(100)의 표면(100a)에 증착하고자 하는 금속을 포함하는 물질, 가령 금속염일 수 있다. 예를 들어, 구리(Cu) 박막을 증착하려는 경우 금속이온 소스(110)는 CuSO4, 코발트(Co) 박막을 증착하려는 경우 금속이온 소스(110)는 CoSO4, 니켈(Ni) 박막을 증착하려는 경우 금속이온 소스(11)는 NiSO4를 포함할 수 있다. 금속이온 소스(110)는 상술한 구리(Cu), 코발트(Co), 또는 니켈(Ni)을 포함하는 금속염 이외에 금(Au), 은(Ag), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 주석(Sn), 철(Fe), 납(Pb), 또는 카드뮴(Cd) 등을 포함하는 금속염일 수 있다. 본 명세서에 기재된 '증착'이라는 용어는 '도금'이라는 의미와 다 름없이 쓰일 수 있다.
선택적으로, 전처리 단계로서 기판(100)의 표면(100a)에 대해 표면활성화 처리(S100;surface activation)를 금속이온 흡착단계(S200) 이전에 더 진행할 수 있다. 표면활성화 처리(S100)는 무전해증착에 있어서 금속막(150)의 성장핵이 되고 도금 반응의 촉매로서 작용하는 물질을 기판(100)의 표면(100a)에 형성하는 것이다. 표면활성화 처리(S100)를 진행하게 되면 금속막(150)과 기판(100)과의 밀착성을 향상시킬 수 있고, 금속막(150)을 조밀하고 균일하게 형성시킬 수 있다. 표면활성화 처리(S100)는, 예를 들어, 기판(100)에 팔라듐염(palladium salt)을 제공하여 표면(100a)에 표면활성화 처리막으로서 팔라듐막(105)을 형성시키거나, 또는 플라즈마 처리(예; N2 플라즈마 처리)로써 표면(100a)에 존재할 수 있는 산화물을 먼저 제거하고 팔라듐막(105)을 형성할 수 있다. 팔라듐막(105)을 형성하게 되면 표면(100a) 상에서 팔라듐막(105)이 형성된 부위에만 선택적으로 금속막(150)이 형성될 수 있다.
금속이온 흡착단계(S200) 이후에 기판(100)의 표면(100a)에 린스액(rinsing solution)을 제공하여 비흡착 금속이온 소스(110b)를 기판(100)으로부터 제거하는 제1 린스단계(S300)를 진행한다. 제1 린스단계(S300)는 예를 들어 디스펜스 아암을 통해 린스액을 척에 마운트된 기판(100)에 분사하는 방식(싱글 타입)을 채택하여 구현할 수 있다. 이와 다르게, 제1 린스단계(S300)는 예를 들어 린스액이 채워진 배쓰(bath)에 기판(100)을 담그는 방식(배치 타입)을 채택하여 구현할 수 있다. 싱 글 타입 방식을 채택하여 제1 린스단계(S300)를 진행하는 경우 린스액이 기판(100)으로 분사되는 힘을 적절히 조절하여 비흡착 금속이온 소스(110b)는 기판(100)으로부터 제거되지만 흡착 금속이온 소스(110a)는 표면(100a)에 잔존하도록 하는 것이 바람직하다. 여기서의 린스액은 초순수(DIW) 및 여러가지 솔벤트(solvent) 중에서 어느 하나 또는 그 조합을 채택할 수 있다.
제1 린스단계(S300) 이후에 기판(100)에 환원제(120;reducing agent)를 제공하여 흡착 금속이온 소스(110a)로부터 금속이온을 환원시켜 표면(100a)에 금속(130)이 증착되도록 하는 금속이온 환원단계(S400)를 진행한다. 금속이온 환원단계(S400)에서는 무전해증착, 즉 외부전원이 인가되지 아니하고 환원제(120)의 산화반응에 의해 생성된 전자를 흡착 금속이온 소스(110a)가 받아들여 금속으로 환원되는 흡착 금속이온 소스(110a)의 환원반응에 의해 금속(130)이 표면(100a)에 증착된다.
환원제(120)는 기판(100)의 표면(100a)에 제공된 흡착 금속이온 소스(110a)의 금속이온을 환원시켜 금속(130)으로 석출시킬 수 있는 것을 채택한다. 일례로서, 구리(Cu)를 환원시키려는 경우 환원제(120)는 수소화붕소칼륨(KBH4), 디메틸아민보란(dimethylamineborane), 하이포포스파이트(hypophosphite), 또는 하이드라진(hydrazine) 등과 같은 것일 수 있다. 다른 예로서, 코발트(Co) 또는 니켈(Ni)을 환원시키려는 경우 환원제(120)는 디메틸아민보란(DMAB;dimethylamineborane), 디에틸아민보란(diethylamineborane), 모폴린보란(morpholineborane), 피리딘아민보 란(pyridineamineborane), 피페리딘보란(piperidineborane), 에틸렌디아민보란(ethylenediamineborane), 에틸렌디아민비스보란(ethylenediaminebisborane), t-부틸아민보란(t-buthylamineborane), 이미다졸보란(imidazoleborane), 메톡시에틸아민보란(methoxyethylamineborane), 소듐보로하이드라이드(sodium borohydride) 등과 같은 붕산화물(boride)일 수 있다.
금속이온 환원단계(S400)는 예를 들어 디스펜스 아암을 통해 액상의 환원제(120)를 척에 마운트된 기판(100)에 분사하는 방식(싱글 타입)을 채택하여 구현할 수 있다. 이와 다르게, 금속이온 환원단계(S400)는 예를 들어 액상의 환원제(120)가 채워진 배쓰(bath)에 기판(100)을 담그는 방식(배치 타입)을 채택하여 구현할 수 있다. 금속이온 환원단계(S400)에서 환원제(120)가 기판(100)으로 제공되면 금속이온 환원반응에 참여하는 반응 환원제(120a)와 그렇지 아니하고 기판(100)에 잔존하는 잔존 환원제(120b)로 구분될 수 있다.
본 발명에서는 금속이온 소스(110)는 금속이온 흡착단계(S200)에서 기판(100)으로 제공되고, 환원제(120)는 금속이온 환원단계(S400)에서 금속이온 소스(110)와는 별개로 기판(100)으로 제공된다. 환언하면, 본 발명에서는 금속이온 소스(110)와 환원제(120)가 분리되어 기판(100)으로 제공되므로 금속이온 소스(110)와 환원제(120)와의 혼합액을 따로이 만들어 보관할 필요가 없다. 따라서, 금속이온 소스(110)와 환원제(120)와의 혼합에 따른 화학적 열화(chemical degradation) 문제를 고려할 필요가 전혀 없다. 이에 더하여, 금속이온 소스(110)와 환원제(120)와의 혼합액 내의 pH 제어를 위해 필요한 착화제(comlexinig agent) 와, 금속이온 소스(110)와 환원제(120)와의 반응(homogeneous reaction)을 방지하는 안정제(stabilizer)의 사용 필요성이 전혀 대두되지 않는다.
금속이온 환원단계(S400) 이후에 기판(100)에 린스액을 제공하여 잔존 환원제(120b)를 기판(100)으로부터 제거하는 제2 린스단계(S500)를 진행한다. 제2 린스단계(S500)에서는 잔존 환원제(120b)뿐만 아니라 반응부산물(140)도 함께 기판(100)으로부터 제거할 수 있다. 제2 린스단계(S500)는 예를 들어 디스펜스 아암을 통해 린스액을 척에 마운트된 기판(100)에 분사하는 방식(싱글 타입)을 채택하여 구현할 수 있다. 이와 다르게, 제2 린스단계(S500)는 예를 들어 린스액이 채워진 배쓰(bath)에 기판(100)을 담그는 방식(배치 타입)을 채택하여 구현할 수 있다. 여기서의 린스액은 초순수(DIW) 및 여러가지 솔벤트(solvent) 중에서 어느 하나 또는 그 조합을 채택할 수 있다.
상술한 바와 같이, 마치 원자층증착(ALD) 방식과 유사하게 금속이온 흡착단계(S200)와 제1 린스단계(S300)와 금속이온 환원단계(S400)와 제2 린스단계(S500)를 순차로 진행하게 되면 기판(100)의 표면(100a)에는 금속막(150)이 증착된다. 금속막(150)의 증착속도는 대략적으로 수백Å/분(min) 이상의 고속도일 수 있다. 도면에는 편의상 금속막(150)이 불연속으로 도시되어 있음을 유의하여야 할 것이다. 금속막(150)은 표면(100a) 전체에 걸쳐 증착될 수 있고, 또는 표면(100a) 중에서 선택적으로 증착될 수 있다. 필요에 따라 금속이온 흡착단계(S200)와 제1 린스단계(S300)와 금속이온 환원단계(S400)와 제2 린스단계(S500)를 반복하므로써 금속막(150)의 두께를 원하는 만큼, 가령 10Å 내지 1000Å 정도의 두께로 정밀하게 조 절할 수 있다.
상술한 바와 같이 단원자로 구성된 금속막(150)을 형성하는 것 이외에, 합금으로 구성된 또는 금속과 불순물(예;비금속)로 구성된 금속막(150)도 증착할 수 있다. 즉, 금속이온 흡착단계(S200)에서 금속이온 소스(120)를 두 가지 이상의 물질로 구성하거나 하는 등 적절히 선택하면 가령 코발트 합금, 니켈 합금, 구리 합금을 비롯한 기타 여러가지 합금으로 구성된 금속막(150)을 형성할 수 있다. 예를 들어, 코발트 합금으로는 CoP, CoB, CoWP, CoWB, CoZnP, CoFeP, CoReP, CoCuP, CoMoP, CoMoB, CoMnP 등을 예로 들 수 있다. 니켈 합금으로는 NiP, NiB, NiWP, NiCoP, NiCuP, NiFeP, NiReP, NiCoReP, NiCoWP 등을 예로 들 수 있다. 구리 합금으로는 CuZn, CuAg, CuCa 등을 그 예로 들 수 있다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 박막 형성 방법에 있어서 각 단계별 공정 시간을 나타내는 그래프이다.
도 3을 참조하면, 금속이온 흡착단계(S200)는 T1 시간만큼 진행한 후, 제1 린스단계(S300)를 T2 시간만큼 진행한다. 이후에, 금속이온 환원단계(S400)를 T3 시간만큼 진행한 후, 제2 린스단계(S500)를 T4 시간만큼 진행한다. 제2 린스단계(S500) 이후에 필요에 따라 금속이온 흡착단계(S200)와 제1 린스단계(S300)를 각각 T5 및 T6 시간만큼 되풀이하고, 이후에 금속이온 환원단계(S400)와 제2 린스단계(S500)를 각각 T7 및 T8 시간만큼 되풀이 할 수 있다. T1 내지 T8 시간은 각 단계(S200-S500)에서 반응이 충분히 일어날 시간만큼, 일례로서 이들 T1 내지 T8 시간은 각각 대략 0.01초 내지 100초일 수 있다.
이들 일련의 단계들(S200-S500)은 상온(예;25℃)에서 진행할 수 있으며, 각 단계(S200-S500)에서의 공정 온도를 상승시켜 각 단계(S200-S500)에서의 반응들을 더욱 활성화시킬 수 있다. 각 단계(S200-S500)에서의 공정 온도는 대략적으로 100℃ 이하로 설정하여도 각 반응들을 활성화하기에 충분하다 할 것이다.
도 1 및 도 2를 다시 참조하면, 지금까지는 기판(100)에 금속막(150)을 증착하는 것에 대해 기술하였지만, 필요에 따라 기판(100)에 질화막이나 실리사이드막이나 산화막 등을 증착할 필요가 있을 것이다. 상술한 각 단계(S200-S500)로써 금속막(150)을 형성한 이후에 선택적으로 금속막(150)을 질화 처리(S600), 실리사이드화 처리(S700), 또는 산화 처리(S800) 등의 후속처리를 더 진행할 수 있다. 일례로서, 이들 후속처리들(S600-S800)은 급속열처리 방식(RTP)을 이용하거나, 초고진공 챔버(UHV chamber)에서 진행하거나, 대류(convection) 또는 전도(conduction) 방식에 의한 열처리 방식으로 진행할 수 있다. 이들 후속처리들(S610-S630)의 온도는 대략 100℃ 내지 1500℃ 온도로 설정할 수 있다. 그리고, 이들 후속처리들(S610-S630)의 압력은 대략 10-8 토르(Torr) 정도의 고진공 내지는 5 기압(atm) 정도의 고압으로 설정할 수 있다. 이들 후속처리들(S600-S800)은 상술한 조건 이외에 주지된 공정을 채택하여 진행할 수 있다.
반도체 소자의 박막 형성시 본 발명을 채택하게 되면, 평평한(flat) 금속막은 물론 특히 종횡비(aspect ratio)가 큰 콘택홀이나 비아홀 내에 배리어(barrier) 또는 높이가 매우 큰 커패시터의 상하부 전극 등을 콘포말(conformal)하게 증착할 수 있어 스텝 커버리지(step coverage)가 매우 우수한 박막을 구현할 수 있게 된다.
(변형 실시예)
도 4a 및 도 4b는 본 발명의 변형 실시예에 따른 반도체 소자의 박막 형성방법을 나타내는 개념도들이고, 도 5는 그 흐름도이다. 본 변형 실시예는 상술한 실시예와 대동소이하므로 이하에선 차이점에 대해서는 상세히 설명하기로 하고 동일한 점에 대해서는 개략적으로 설명하거나 생략하기로 한다.
도 4a 및 도 5를 참조하면, 기판(200)의 표면(200a)에 제1 금속막(250)을 무전해 방식으로 증착 내지는 도금하기 위해 표면(200a)으로 제1 금속이온 소스(210)를 제공하여 제1 금속이온 소스(210)를 표면(200a)에 흡착시키는 제1 금속이온 흡착단계(S210)를 진행한다. 제1 금속이온 소스(210)는 가령 액상으로서 앞서의 예와 유사하게 싱글 타입 또는 배치 타입을 채택하여 구현할 수 있다. 제1 금속이온 흡착단계(S210)에 의해 기판(200)의 표면(200a)에는 제1 흡착 금속이온 소스(210a)가 존재하고, 이외에 기판(200)에는 제1 비흡착 금속이온 소스(210b)가 존재할 수 있다. 제1 금속이온 소스(210)는 가령 구리 금속염이나 니켈 금속염 또는 코발트 금속염 등 기판(200)의 표면(200a)에 증착하고자 하는 금속을 포함하는 물질일 수 있다. 일례로서, 제1 금속이온 소스(210)는 코발트(Co)를 포함하는 금속염(예; CoSO4)일 수 있다.
선택적으로, 전처리 단계로서 제1 금속이온 흡착단계(S210) 이전에 무전해증착에 있어서 제1 금속막(250)의 성장핵이 되고 도금 반응의 촉매로서 작용하는 물질을 기판(200)의 표면(200a)에 부착시키는 표면활성화 처리(S110)을 더 진행할 수 있다. 표면활성화 처리(S110)는 가령 기판(200)에 팔라듐염(palladium salt)을 제공하여 표면(200a)에 팔라듐막(205)을 형성시켜 제1 금속막(250)과 기판(200)과의 밀착성을 향상시키거나 제1 금속막(250)을 균일하게 증착시킬 수 있다.
제1 금속이온 흡착단계(S210) 이후에 기판(200)의 표면(200a)에 린스액, 가령 초순수(DIW) 및 여러가지 솔벤트(solvent) 중에서 어느 하나 또는 그 조합을 제공하여 제1 비흡착 금속이온 소스(210b)를 기판(200)으로부터 제거하는 제1 린스단계(S310)를 진행한다. 제1 린스단계(S310)는 앞서 설명한 예와 유사하게 싱글 타입 또는 배치 타입을 채택하여 구현할 수 있다.
제1 린스단계(S310) 이후에 기판(200)에 제1 환원제(220)를 제공하여 제1 흡착 금속이온 소스(210a)로부터 제1 금속이온을 환원시키는 제1 금속이온 환원단계(S410)를 진행한다. 제1 금속이온 환원단계(S410)에 의해 제1 환원제(220)의 산화반응과 제1 흡착 금속이온 소스(210a)의 환원반응에 의해 제1 금속(230)이 환원되어 표면(200a)에 증착된다. 제1 금속이온 환원단계(S410)는 가령 액상으로서 앞서의 예와 유사하게 싱글 타입 또는 배치 타입을 채택하여 구현할 수 있다. 제1 금속이온 환원단계(S410)에서 제1 환원제(220)가 기판(200)으로 제공되면 금속이온 환원반응에 참여하는 제1 반응 환원제(220a)와 그렇지 아니하고 기판(200)에 잔류하는 제1 잔존 환원제(220b)로 구분될 수 있다. 앞서의 예처럼, 제1 금속이온 소 스(210)가 코발트(Co)를 포함하는 금속염(예;CoSO4)인 경우 제1 환원제(220)는 디메틸아민보란(DMAB)일 수 있다.
제1 금속이온 환원단계(S410) 이후에 기판(200)에 린스액, 가령 초순수(DIW) 및 여러가지 솔벤트(solvent) 중에서 어느 하나 또는 그 조합을 제공하여 제1 잔존 환원제(220b)를 기판(200)으로부터 제거하는 제2 린스단계(S510)를 진행한다. 제2 린스단계(S510)에서는 제1 잔존 환원제(220b)뿐만 아니라 제1 반응부산물(240)도 함께 기판(200)으로부터 제거할 수 있다. 제2 린스단계(S510)는 싱글 타입 또는 배치 타입을 채택하여 구현할 수 있다.
상술한 일련의 단계에 의해 기판(200)의 표면(200a)에는 코발트(Co)막과 같은 제1 금속막(250)이 증착된다. 제1 금속막(250)은 표면(200a) 전체에 걸쳐 증착될 수 있고, 또는 표면(200a) 중에서 선택적으로 증착될 수 있다. 필요에 따라 제1 금속이온 흡착단계(S210)와 제1 린스단계(S310)와 제1 금속이온 환원단계(S410)와 제2 린스단계(S510)를 반복하므로써 제1 금속막(250)의 두께를 원하는 만큼 정밀하게 조절할 수 있다.
도 4b 및 도 5를 참조하면, 제2 린스단계(S510) 이후에 기판(200)에 제2 금속이온 소스(215)를 제공하여 제2 금속이온 소스(215)를 제1 금속막(250)의 표면(250a)에 흡착시키는 제2 금속이온 흡착단계(S220)를 진행한다. 제2 금속이온 흡착단계(S220)에 의해 제1 금속막(250)의 표면(250a)에는 제2 흡착 금속이온 소스(215a)가 존재하고, 이외에 제2 금속막(250) 상에는 제2 비흡착 금속이온 소 스(215b)가 존재할 수 있다. 제2 금속이온 소스(215)는 가령 구리 금속염이나 니켈 금속염 또는 코발트 금속염 등 제1 금속막(250)의 표면(250a)에 증착하고자 하는 금속, 가령 제1 금속이온 소스(도 4a의 210)에 포함된 금속과는 다른 금속을 포함하는 물질일 수 있다. 일례로서, 제1 금속이온 소스(도 4a의 210)가 코발트(Co)를 포함하는 금속염(예;CoSO4)인 경우 제2 금속이온 소스(215)는 니켈(Ni)을 포함하는 금속염(예;NiSO4)일 수 있다.
제2 금속이온 흡착단계(S220) 이후에 제1 금속막(250)의 표면(250a)에 린스액, 가령 초순수(DIW) 및 여러가지 솔벤트(solvent) 중에서 어느 하나 또는 그 조합을 제공하여 제2 비흡착 금속이온 소스(215b)를 제1 금속막(250)으로부터 제거하는 제3 린스단계(S320)를 진행한다. 제3 린스단계(S320)는 앞서 설명한 예와 같이 싱글 타입 또는 배치 타입을 채택하여 구현할 수 있다.
제3 린스단계(S320) 이후에 제1 금속막(250)에 제2 환원제(225)를 제공하여 제2 흡착 금속이온 소스(215a)로부터 제2 금속이온을 환원시키는 제2 금속이온 환원단계를 진행한다(S420). 제2 금속이온 환원단계(S420)에 의해 제2 환원제(225)의 산화반응과 제2 흡착 금속이온 소스(215a)의 환원반응에 의해 제2 금속(235)이 환원되어 제1 금속막(250)의 표면(250a)에 증착된다. 제2 금속이온 환원단계(S420)는 싱글 타입 또는 배치 타입을 채택하여 구현할 수 있다. 제2 금속이온 환원단계(S420)에서 제2 환원제(225)가 제1 금속막(250)으로 제공되면 금속이온 환원반응에 참여하는 제2 반응 환원제(225a)와 그렇지 아니하고 제1 금속막(250)에 잔류하 는 제2 잔존 환원제(225b)로 구분될 수 있다. 제2 금속이온 소스(215)가 니켈(Ni)을 포함하는 금속염(예;NiSO4)인 경우 제2 환원제(225)는 디메틸아민보란(DMAB)일 수 있다.
제2 금속이온 환원단계(S420) 이후에 제1 금속막(250)에 린스액, 가령 초순수(DIW) 및 여러가지 솔벤트(solvent) 중에서 어느 하나 또는 그 조합을 제공하여 제2 잔존 환원제(225b)를 제1 금속막(250)으로부터 제거하는 제4 린스단계(S520)를 진행한다. 제4 린스단계(S520)에서는 제2 잔존 환원제(225b)뿐만 아니라 제2 반응부산물(245)도 함께 제1 금속막(250)으로부터 제거할 수 있다. 제4 린스단계(S520)는 싱글 타입 또는 배치 타입을 채택하여 구현할 수 있다.
상술한 일련의 단계에 의해 제1 금속막(250)의 표면(250a)에는 가령 니켈(Ni)막과 같은 제2 금속막(255)이 증착된다. 이에 따라, 기판(200)의 표면(200a)에는 제1 금속막(250)과 제2 금속막(255)이 층상으로 적층된(laminated) 금속막(260), 가령 코발트막(250)과 니켈막(255)이 적층된 금속막(260)이 증착된다. 필요에 따라 제2 금속이온 흡착단계(S220)와 제3 린스단계(S320)와 제2 금속이온 환원단계(S420)와 제4 린스단계(S520)를 반복하므로써 제2 금속막(255)의 두께를 원하는 만큼 정밀하게 조절할 수 있다.
제1 금속막(250) 상에 제2 금속막(255)을 형성한 이후에 제1 금속이온 흡착단계(S210) 내지 제2 린스단계(S510)를 더 진행하여 제2 금속막(255) 상에 제1 금속막(250)이 더 적층된 금속막(260)을 형성할 수 있다. 더 나아가, 선택적으로 제2 금속이온 흡착단계(S220) 내지 제4 린스단계(S520)를 더 진행하여 제1 금속막(250)과 제2 금속막(255)이 수회 적층된 금속막(260)을 형성할 수 있다.
제1 금속이온 소스(210)와 제2 금속이온 소스(215)를 적절히 선별함으로써 제1 금속막(250)과 제2 금속막(255) 중 어느 하나 또는 모두가 합금으로 구성된 또는 금속과 불순물(예; 비금속)로 구성된 금속막(260)을 형성할 수 있다. 일례로서, 제1 금속막(250)은 코발트 합금으로 형성하고 제2 금속막(255)은 니켈 합금으로 형성할 수 있다.
상술한 각 단계(S210-S520)로써 금속막(260)을 형성한 이후에 선택적으로 금속막(260)을 질화 처리(S610), 실리사이드화 처리(S710), 또는 산화 처리(S810) 등의 후속처리를 더 진행할 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 원자층 증착 모드를 이용하여 기판에 금속이온 소스를 흡착시키고, 린스로써 비흡착 금속이온 소스를 제거하고, 환원제를 기판에 제공하여 표면반응에 의해 금속이 증착되게 하고, 다시 린스로써 잔존 환원제와 반응 부산물을 제거함으로써 기판에 스텝 커버리지가 우수한 콘포말한 금속막을 비교적 저온(100℃ 이하)에서 고속도(수백 Å/분 이상)로 증 착할 수 있게 된다. 또한 상술한 사이클을 반복하여 필요한 두께만큼 금속막을 형성할 수 있으며 사이클당 적용하는 물질을 바꾸어 서로 다른 물질 내지 불순물층을 형성할 수 있으며 정밀한 두께 및 계면 콘트롤이 가능하다는 효과가 있다.

Claims (28)

  1. 기판을 제공하는 기판 제공단계와;
    상기 기판에 액상 금속이온 소스를 제공하여 상기 액상 금속이온 소스를 상기 기판에 흡착시키는 금속이온 흡착단계와;
    상기 기판에 린스액을 제공하여 상기 기판에 흡착되지 아니한 액상 금속이온 소스를 제거하는 제1 린스단계와;
    상기 기판에 액상 환원제를 제공하여 상기 기판에 흡착된 액상 금속이온 소스를 환원시켜 상기 기판에 금속막을 증착시키는 금속이온 환원단계와;
    상기 기판에 상기 린스액을 제공하여 잔존하는 액상 환원제와 반응부산물을 제거하는 제2 린스단계를;
    포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  2. 제1항에 있어서,
    상기 금속이온 흡착단계 이전에 상기 기판을 표면활성화 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  3. 제2항에 있어서,
    상기 표면활성화 처리는 상기 기판에 팔라듐막을 형성하거나, 또는 상기 기판을 플라즈마 처리한 후 상기 팔라듐막을 형성하는 것을 특징으로 하는 반도체 소 자의 박막 형성 방법.
  4. 제1항에 있어서,
    상기 액상 금속이온 소스는 구리(Cu), 코발트(Co), 니켈(Ni), 금(Au), 은(Ag), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 주석(Sn), 철(Fe), 납(Pb), 카드뮴(Cd) 및 이들 조합 중에서 어느 하나를 포함하는 액상 금속염인 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  5. 제1항에 있어서,
    상기 액상 환원제는 수소화붕소칼륨(KBH4), 하이포포스파이트(hypophosphite), 하이드라진(hydrazine), 디메틸아민보란(DMAB;dimethylamineborane), 디에틸아민보란(diethylamineborane), 모폴린보란(morpholineborane), 피리딘아민보란(pyridineamineborane), 피페리딘보란(piperidineborane), 에틸렌디아민보란(ethylenediamineborane), 에틸렌디아민비스보란(ethylenediaminebisborane), t-부틸아민보란(t-buthylamineborane), 이미다졸보란(imidazoleborane), 메톡시에틸아민보란(methoxyethylamineborane), 또는 소듐보로하이드라이드(sodium borohydride)를 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  6. 제1항에 있어서,
    상기 린스액은 초순수를 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  7. 제1항에 있어서,
    상기 단계들 각각은 0.01 초(sec) 내지 100 초(sec) 동안 진행하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  8. 제1항에 있어서,
    상기 단계들 각각은 100℃ 이하에서 진행하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  9. 제8항에 있어서,
    상기 단계들 각각은 25℃ 내지 100℃ 에서 진행하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  10. 제1항에 있어서,
    상기 단계들 각각은 상기 기판을 척에 마운트하여 진행하거나 또는 상기 기판을 배쓰에 침지시켜 진행하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  11. 제1항에 있어서,
    상기 금속막은 단원자로 구성되거나, 합금으로 구성되거나, 또는 금속과 비금속으로 구성된 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  12. 제1항에 있어서,
    상기 제2 린스단계 이후에,
    상기 금속이온 흡착단계와 상기 제1 린스단계와 상기 금속이온 환원단계와 상기 제2 린스단계를 되풀이하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  13. 제1항에 있어서,
    상기 제2 린스단계 이후에,
    상기 금속막을 질화 처리하거나, 실리사이드화 처리하거나, 또는 산화 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  14. 제1항에 있어서,
    상기 기판은 반도체 웨이퍼이거나, 전도성막이거나, 또는 절연성막을 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  15. 기판을 제공하는 기판 제공단계와;
    상기 기판에 제1 액상 금속이온 소스를 제공하여 상기 제1 액상 금속이온 소스를 상기 기판에 흡착시키는 제1 금속이온 흡착단계와;
    상기 기판에 린스액을 제공하여 상기 기판에 흡착되지 아니한 제1 액상 금속이온 소스를 제거하는 제1 린스단계와;
    상기 기판에 제1 액상 환원제를 제공하여 상기 기판에 흡착된 제1 액상 금속이온 소스를 환원시켜 상기 기판에 제1 금속막을 증착시키는 제1 금속이온 환원단계와;
    상기 기판에 상기 린스액을 제공하여 잔존하는 제1 액상 환원제와 제1 반응부산물을 제거하는 제2 린스단계와;
    상기 기판에 제2 액상 금속이온 소스를 제공하여 상기 제2 액상 금속이온 소스를 상기 제1 금속막에 흡착시키는 제2 금속이온 흡착단계와;
    상기 기판에 상기 린스액을 제공하여 상기 제1 금속막에 흡착되지 아니한 제2 액상 금속이온 소스를 제거하는 제3 린스단계와;
    상기 기판에 제2 액상 환원제를 제공하여 상기 제1 금속막에 흡착된 제2 액상 금속이온 소스를 환원시켜 상기 제1 금속막 상에 제2 금속막이 적층된 라미네이트 금속막을 증착시키는 제2 금속이온 환원단계와;
    상기 기판에 상기 린스액을 제공하여 잔존하는 제2 액상 환원제와 제2 반응부산물을 제거하는 제4 린스단계를;
    포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  16. 제15항에 있어서,
    상기 제1 및 제2 액상 금속이온 소스는 서로 다른 액상 금속염을 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  17. 제16항에 있어서,
    상기 액상 금속염은 구리(Cu), 코발트(Co), 니켈(Ni), 금(Au), 은(Ag), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 주석(Sn), 철(Fe), 납(Pb), 카드뮴(Cd) 및 이들 조합 중에서 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  18. 제15항에 있어서,
    상기 제1 금속이온 흡착단계 이전에 상기 기판을 표면활성화 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  19. 제18항에 있어서,
    상기 표면활성화 처리는 상기 기판에 팔라듐막을 형성하거나, 상기 기판을 플라즈마 처리한 후 상기 팔라듐막을 형성하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  20. 제15항에 있어서,
    상기 제1 및 제2 액상 환원제 중 어느 하나 또는 모두는 수소화붕소칼륨(KBH4), 하이포포스파이트(hypophosphite), 하이드라진(hydrazine), 디메틸아민보란(DMAB;dimethylamineborane), 디에틸아민보란(diethylamineborane), 모폴린보란(morpholineborane), 피리딘아민보란(pyridineamineborane), 피페리딘보란(piperidineborane), 에틸렌디아민보란(ethylenediamineborane), 에틸렌디아민비스보란(ethylenediaminebisborane), t-부틸아민보란(t-buthylamineborane), 이미다졸보란(imidazoleborane), 메톡시에틸아민보란(methoxyethylamineborane), 또는 소듐보로하이드라이드(sodium borohydride)를 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  21. 제5항에 있어서,
    상기 린스액은 초순수를 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  22. 제15항에 있어서,
    상기 단계들 각각은 0.01 초(sec) 내지 100 초(sec) 동안 진행하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  23. 제15항에 있어서,
    상기 단계들 각각은 100℃ 이하에서 진행하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  24. 제23항에 있어서,
    상기 단계들 각각은 25℃ 내지 100℃에서 진행하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  25. 제15항에 있어서,
    상기 제4 린스단계 이후에,
    상기 라미네이트 금속막을 질화 처리하거나, 실리사이드화 처리하거나, 또는 산화 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  26. 제15항에 있어서,
    상기 제4 린스단계 이후에 상기 단계들을 되풀이하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  27. 제15항에 있어서,
    상기 단계들 각각은 상기 기판을 척에 마운트하여 진행하거나 또는 상기 기 판을 배쓰에 침지시켜 진행하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
  28. 제15항에 있어서,
    상기 기판은 반도체 웨이퍼이거나, 전도성막이거나, 또는 절연성막을 포함하는 것을 특징으로 하는 반도체 소자의 박막 형성 방법.
KR1020070061684A 2007-06-22 2007-06-22 반도체 소자의 박막 형성 방법 KR20080112790A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070061684A KR20080112790A (ko) 2007-06-22 2007-06-22 반도체 소자의 박막 형성 방법
US12/137,059 US20080318421A1 (en) 2007-06-22 2008-06-11 Methods of forming films of a semiconductor device
TW097123179A TW200900530A (en) 2007-06-22 2008-06-20 Methods of forming films of a semiconductor device
CNA2008101714361A CN101369534A (zh) 2007-06-22 2008-06-23 半导体器件的薄膜的形成方法
JP2008163856A JP2009001904A (ja) 2007-06-22 2008-06-23 半導体素子の薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061684A KR20080112790A (ko) 2007-06-22 2007-06-22 반도체 소자의 박막 형성 방법

Publications (1)

Publication Number Publication Date
KR20080112790A true KR20080112790A (ko) 2008-12-26

Family

ID=40136939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061684A KR20080112790A (ko) 2007-06-22 2007-06-22 반도체 소자의 박막 형성 방법

Country Status (5)

Country Link
US (1) US20080318421A1 (ko)
JP (1) JP2009001904A (ko)
KR (1) KR20080112790A (ko)
CN (1) CN101369534A (ko)
TW (1) TW200900530A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303964B1 (ko) * 2011-10-14 2013-09-05 한국생산기술연구원 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법
KR20220149487A (ko) * 2014-02-26 2022-11-08 램 리써치 코포레이션 심리스 피처 충진을 위한 억제제 플라스마가 매개된 원자층 증착

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642834B2 (en) * 2009-02-27 2014-02-04 OSI Pharmaceuticals, LLC Methods for the identification of agents that inhibit mesenchymal-like tumor cells or their formation
KR20180110171A (ko) 2016-02-26 2018-10-08 어플라이드 머티어리얼스, 인코포레이티드 코발트 도금을 위한 향상된 도금조 및 첨가제 화학물질들
KR20190111923A (ko) 2016-12-15 2019-10-02 유니버서티 오브 테크놀러지 시드니 수소 저장 및 전달 물질

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
FR2618604B1 (fr) * 1987-07-22 1989-11-24 Realisations Nucleaires Et Source d'ions de metaux liquides a arc sous vide
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
US5387315A (en) * 1992-10-27 1995-02-07 Micron Technology, Inc. Process for deposition and etching of copper in multi-layer structures
US6054173A (en) * 1997-08-22 2000-04-25 Micron Technology, Inc. Copper electroless deposition on a titanium-containing surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303964B1 (ko) * 2011-10-14 2013-09-05 한국생산기술연구원 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법
KR20220149487A (ko) * 2014-02-26 2022-11-08 램 리써치 코포레이션 심리스 피처 충진을 위한 억제제 플라스마가 매개된 원자층 증착

Also Published As

Publication number Publication date
CN101369534A (zh) 2009-02-18
TW200900530A (en) 2009-01-01
US20080318421A1 (en) 2008-12-25
JP2009001904A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
JP6980020B2 (ja) ルテニウムドーピングにより強化される耐コバルト凝集性及び間隙充填作用
US6821909B2 (en) Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
US7514353B2 (en) Contact metallization scheme using a barrier layer over a silicide layer
US7737028B2 (en) Selective ruthenium deposition on copper materials
US6905622B2 (en) Electroless deposition method
US20030190426A1 (en) Electroless deposition method
US20030190812A1 (en) Electroless deposition method
US20050085031A1 (en) Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
US6585811B2 (en) Method for depositing copper or a copper alloy
WO2002045155A2 (en) ELECTROLESS METHOD OF SEED LAYER DEPOSITION, REPAIR, AND FABRICATION OF Cu INTERCONNECTS
WO2002091437A2 (en) Tisin barrier formation with treatment in n2/h2 plasma and in silane
US20080299772A1 (en) Methods of fabricating electronic devices using direct copper plating
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
KR101309043B1 (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막
KR20080112790A (ko) 반도체 소자의 박막 형성 방법
US6416812B1 (en) Method for depositing copper onto a barrier layer
US6951816B2 (en) Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst
US20070066081A1 (en) Catalytic activation technique for electroless metallization of interconnects
US7442267B1 (en) Anneal of ruthenium seed layer to improve copper plating
US20090145744A1 (en) Method of Forming Film, Film Forming Apparatus and Storage Medium
TW201920735A (zh) 用於銅互連件之晶種層
JP4563389B2 (ja) 無電解メッキ化学反応を用いた深いビアシードの修復
JP5214092B2 (ja) 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法
US7820026B2 (en) Method to deposit organic grafted film on barrier layer
WO2003085166A2 (en) Electroless deposition methods

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application