JP2001085397A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JP2001085397A
JP2001085397A JP25792799A JP25792799A JP2001085397A JP 2001085397 A JP2001085397 A JP 2001085397A JP 25792799 A JP25792799 A JP 25792799A JP 25792799 A JP25792799 A JP 25792799A JP 2001085397 A JP2001085397 A JP 2001085397A
Authority
JP
Japan
Prior art keywords
film
pattern
processed
resist
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25792799A
Other languages
English (en)
Inventor
Yasuhiko Sato
康彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25792799A priority Critical patent/JP2001085397A/ja
Publication of JP2001085397A publication Critical patent/JP2001085397A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 高エッチング耐性を有する金属のマスクパタ
ーンを湿式方法で形成する。 【解決手段】 被加工膜1上に導電性有機化合物を湿式
方法で塗布し導電膜2を形成する。導電膜2上にレジス
ト膜を成膜し、露光と現像を施しレジストパターン4を
形成する。導電膜2を電極として機能させ電解メッキ処
理を行う。レジストパターンに被覆されていない領域の
導電膜2に金属が堆積し金属パターン5が形成できる。
このことにより、レジストに対して高選択比を有し加工
しにくい金属でもレジストパターン4のネガパターンを
転写することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置や液晶パ
ネル等の表示装置の製造方法に使用されるパターン形成
方法に係わり、特に微細加工に適したパターンの形成方
法に関するものである。
【0002】
【従来の技術】半導体素子等の製造方法においては、シ
リコンウェーハ等の上に複数の物質を堆積し、所望のパ
ターンにパターニングする工程を多く含んでいる。被加
工膜のパターニングは以下のように行われる。まず、一
般にレジストと呼ばれる感光性物質をウェーハ上の被加
工膜上に堆積しレジスト膜を形成し、このレジスト膜の
所定の部分に露光を施す。次に、レジスト膜の露光部あ
るいは未露光部を現像処理により除去してレジストパタ
ーンを形成する。そして、このレジストパターンをエッ
チングマスクとして被加工膜をドライエッチングする。
【0003】露光工程において、LSI等の半導体素子
の微細化に伴い、露光光源は、短波長化し、スループッ
トの観点からKrFエキシマレーザ、ArFエキシマレ
ーザなどの紫外光が用いられている。しかし、LSIの
微細化の進行は早く、必要な解像度が光源の波長以下に
なり、露光量裕度やフォーカス裕度などの露光プロセス
裕度が不足してきている。
【0004】これらの不足を補うにはレジストの膜厚を
薄くして解像性を向上させることが有効である。しか
し、被加工膜のエッチングに耐えるために必要なレジス
ト膜厚を確保できなくなってしまうという問題が生じ
る。この問題を解決するために、被加工膜上にエッチン
グ耐性があるマスク材として金属膜を形成し、この金属
膜上にレジストパターンを形成し、このレジストパター
ンを金属膜に転写し、金属膜に転写されたパターンを被
加工膜に再度転写するプロセスの検討がなされている。
【0005】
【発明が解決しようとする課題】上記のように従来技術
では、金属膜のエッチング耐性が高いことが、被加工膜
のエッチングの際には有効に作用するが、レジストパタ
ーンを金属膜に転写する際には、レジストパターンの削
れ量が増大して結局レジストの膜厚を薄くできていない
などの、金属膜を加工することが困難であるという問題
が考えられる。さらに、金属膜の成膜にはCVD法やス
パッター法などの成膜方法が用いられるが、真空系を必
要とするためプロセスコストがかかるという問題も考え
られる。
【0006】本発明は、上記実情に鑑みてなされたもの
であり、その目的とするところは、レジスト膜の薄膜化
が可能で、微細加工に適したプロセスコストの低いパタ
ーンの形成方法を提供する事にある。
【0007】
【課題を解決するための手段】すなわち、上記目的を達
成するために本発明のパターン形成方法においては、被
加工膜の上に絶縁膜のパターンを形成する工程と、この
絶縁膜パターン間に選択的に金属パターンを形成する工
程と、この金属パターンをマスクに被加工膜にエッチン
グする工程を具備することを特徴とする。このことによ
り、被加工膜上に、絶縁膜のパターンに被覆されていな
い領域を金属を選択的に堆積させているので、絶縁膜の
膜厚によらずメタルのエッチングマスクの形成が可能に
なり、メタルをエッチングマスクとして被加工膜をドラ
イエッチングすることができる。
【0008】また、本発明において、金属パターンを形
成する工程が、メッキ工程を含むことにより効果的であ
る。このことにより、エッチング耐性を有する金属をメ
ッキ処理で絶縁膜の間に埋め込むことができ、エッチン
グ耐性を有する金属のパターンを形成することができ
る。また、湿式方法で金属パターンが得られるのでプロ
セスコストがかからない。
【0009】また、本発明において、絶縁膜がレジスト
膜であることにより一層効果的である。このことによ
り、パターンの形成がホトリソグラフィ法で容易に形成
でき、さらにメッキ工程において必要とされる絶縁性と
耐酸性を確保することができる。レジスト膜の膜厚を薄
くできるのでパターンの解像度を上げることができる。
【0010】また、本発明において、エッチング工程
が、金属パターンをエッチングマスクとして用いて被加
工膜をドライエッチングする工程を含むことにより効果
的である。このことにより、異方性良く被加工膜を加工
することが可能になる。
【0011】また、本発明において、金属パターンの厚
さが絶縁膜の膜厚以下であることにより効果的である。
このことにより、余分な金属パターンを削る工程が不要
になりプロセスの簡易化が可能になる。
【0012】更に、本発明においては、被加工膜の上に
導電膜を形成する工程と、この導電膜の上にレジスト膜
を形成する工程と、このレジスト膜に対してパターン露
光を行ってレジストパターンを形成する工程と、このレ
ジストパターン間に金属を電解メッキ処理して堆積させ
て金属パターンを形成する工程と、この金属パターンを
エッチングマスクとして用いて被加工膜をドライエッチ
ングする工程とを具備することによっても上記と同様の
効果を得ることができる。さらに、メッキ処理として、
電解メッキ処理が可能になる。
【0013】そして、本発明において、導電膜が導電性
化合物からなることで、導電膜が湿式方法で形成可能に
なり一層効果的である。また、導電膜を形成する工程
が、被加工膜の上に還元性化合物からなる薄膜を形成す
る工程と、無電解メッキにて導電膜を堆積する工程とを
具備することによっても同様の効果を得る事ができる。
さらに、還元性化合物が、主鎖にシリコンとシリコンの
結合を有することにより効果的である。このことによ
り、無電解メッキの核形成が均一にできる薄膜を提供で
きる。なお、この無電解メッキは電解メッキに必要な導
電膜を形成するためのもので、以下に説明する金属パタ
ーンを形成する無電解メッキとは異なる。
【0014】また、本発明において、被加工膜を導体化
処理する工程と、この被加工膜の上に絶縁膜のパターン
を形成する工程と、無電解メッキによってこの絶縁膜パ
ターン間に選択的に金属を堆積させて金属パターンを形
成する工程と、この金属パターンをマスクに被加工膜に
エッチングする工程を具備することによっても同様な効
果を得る事ができる。ここで、「導体化処理」とは、無
電解メッキの前処理として行われ、金属を析出させたい
表面の表面抵抗を下げる処理のことで、1×1012Ω
/□以下に下げることが望ましい。このことにより、金
属パターンが無電解メッキで形成可能になる。
【0015】また、本発明において、被加工膜を導体化
処理する工程と、この被加工膜の上にレジスト膜を形成
する工程と、このレジスト膜に対してパターン露光を行
ってレジストパターンを形成する工程と、このレジスト
パターン間に金属を無電解メッキ処理して堆積させて金
属パターンを形成する工程と、この金属パターンをエッ
チングマスクとして用いて被加工膜をドライエッチング
する工程とを具備することによっても同様な効果を得る
事ができる。そして、導体化処理の工程が、被加工膜の
上に導電膜を形成する工程を具備していてもよいし、こ
の導電膜が導電性有機化合物からなっていてもよい。こ
のことにより、湿式方法で、被加工膜上を導体化でき
る。また、導体化処理の工程が、被加工膜の上のレジス
トパターン間に導電材料を埋め込む工程を具備してもよ
く、このことにより、導電材料を埋め込まれた領域のみ
に選択的に金属を析出させることが可能になる。埋め込
む工程が、被加工膜上に還元性化合物からなる薄膜を形
成する工程と、この薄膜上に無電解メッキにて導電材料
を堆積する工程とを含むことにより、上記選択性を一層
顕著に発現させることができる。そして、この還元性化
合物が、主鎖にシリコンとシリコンの結合を有すること
により効果的である。このことにより、無電解メッキの
核形成が均一にできる薄膜を提供できる。
【0016】また、本発明において、ドライエッチング
する工程の後に、金属パターンを除去する剥離工程を具
備していてもよい。このことにより、被加工膜のみのパ
ターンを得ることができる。なお、剥離工程は、リフト
オフ法で金属パターンを除去する工程を含んでいても、
金属パターンを酸、或いはアルカリで溶解除去する工程
を含んでいてもよい。
【0017】また、本発明において、ドライエッチング
する工程の後に、被加工膜上に付着した金属粒子を除去
する洗浄工程を具備していてもよい。このことにより、
被加工膜の表面を金属汚染のない状態にすることができ
る。この洗浄工程は、金属粒子を酸、或いはアルカリで
溶解除去する工程を含んでいてもよいし、金属粒子を液
体、或いは気体で吹き飛ばして除去する工程を含んでい
てもよい。
【0018】
【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態としてパターン形成方法を説明する。以下の
図面の記載において、同一又は類似の部分には同一又は
類似の符号を付している。また、図面は模式的なもので
あり、厚みと平面寸法との関係、各層の厚みの比率等は
現実のものとは異なることに留意すべきである。
【0019】(第1の実施の形態)図1と図2は本発明
の第1の実施の形態に係るパターン形成方法の工程を示
す図である。
【0020】(イ)図1(a)に示すように、まず、被
加工膜1上に下層膜として導電膜2を形成する。被加工
膜1としては、例えばブランクマスク材、シリコン基
板、シリコン基板上に成膜がなされた配線材料、電極材
料、絶縁膜等が挙げられる。導電膜2は電解メッキにお
いて電極層として機能する。下層膜は成膜時に導電性を
有することが好ましいが、これに限らず、成膜後に導電
性を付加して全体として導電膜2を形成してもよい。導
電性の付加すなわち導体化処理は、下層膜の全面に電解
メッキの工程の前までに行えばよい。なお、被加工膜1
が導電性を有する場合は、下層膜の形成と、導体化処理
が省略できる。また、被加工膜1が導電性を持たなくて
も無電解メッキの工程の前までに被加工膜1の全面に直
接導体化処理を行えればよく、この場合下層膜の形成が
省略できる。
【0021】下層膜が導電性を有する場合の下層膜のシ
ート抵抗は1×1012Ω/□以下であることが好まし
く、これ以上になるとメッキ液から金属が析出しにくく
なってしまう。この特性を示す下層膜には、例えば、ポ
リアセチレン、ポリフェニレン、ポリアニレン、ピロー
ルなどの導電性有機化合物が使用できる。導電性を持た
ない下層膜にはポリシランが使用できる。その理由はポ
リシランなどの主鎖にシリコンとシリコンの結合を含む
化合物は、還元作用があり、金属溶液と接触させること
で、金属が堆積し、湿式方法で容易に下層膜を導体化す
ることができる。下層膜の成膜方法は特に限定されるこ
とはないが、湿式方法で塗布することが好ましく、これ
らの導電性有機化合物を有機溶媒に溶解して調整した薬
液をスピンコーティング法を用いてウェハー上に塗布し
た後、ホットプレートでベーキングすることによって得
ることができる。
【0022】さらに、下層膜あるいは被加工膜1が導電
性を持たない場合の導体化処理としては、パラジウム、
アルミニウム、タングステン等の金属を粒子や膜の状態
で下層膜被加工膜等の上に堆積させシード層を形成すれ
ばよい。堆積方法としては、スパッタリング法、イオン
プレーティング法、金属溶液を下層膜等の上に液盛る方
法等が使用できる。
【0023】また、下層膜をパターン露光の際に反射防
止膜として作用させるために、露光波長における複数屈
折率(n,k)は1.0<n<3.0、0.1<k<
1.0の範囲にあることが好ましい。下層膜の膜厚は5
〜1000nmの範囲が好ましく、その理由は5nm以
下では塗布性が劣化し、1000nmでは下層膜の加工
が困難になるためである。
【0024】(ロ)次に、図1(b)に示すように、導
電膜2上にレジスト溶液をスピンコーティング法により
塗布してレジスト膜を形成する。レジストの膜厚は露光
プロセス裕度を向上させるために薄い方が好ましく、1
000nm以下が望ましい。また、レジストは、目的に
応じて、ポジ型またはネガ型を選択して使用することが
できる。具体的には、ポジ型のレジストとしては、例え
ば、ナフトキノンジアジドとノボラック樹脂とからなる
レジスト(IX−700、日本合成ゴム社製)、t−B
OCで保護したポリビニルフェノール樹脂と酸発生剤と
からなる化学増幅型レジスト(APEX−E、シップレ
ー社製)などが挙げられる。また、ネガ型のレジストと
しては、例えば、ポリビニルフェノールとメラミン樹脂
おおび光酸発生剤からなる化学増幅型レジスト(XP−
89131、シップレー社製)、ポリビリルフェノール
とビスアジド化合物とからなるレジスト(RD−200
0D、日立化成社製)などが挙げられるがこれらに限定
されることはない。レジストを塗布した後、必要に応じ
てプリベーキングを行う。
【0025】(ハ)エネルギービームをレジストに対し
て照射してパターン露光を行う。エネルギービームとし
ては、例えば、電子ビーム、イオンビーム、X線、紫外
光などを挙げることができる。紫外光を照射するための
光源としては水銀灯、XeF(波長=351nm)、X
eCl(波長=308nm)、KrF(波長=248n
m)、KrCl(波長=222nm)、ArF(波長=
193nm)、F2(波長=151nm)等のエキシマ
レーザーを挙げることができる。露光後、必要に応じて
ポストエクスポージャーベーキングを行う。そして、図
1(c)に示すように、テトラメチルアンモニウムヒド
ロキシド、コリン等の有機アルカリ水溶液、水酸化ナト
リウム、水酸化カリウム等の無機アルカリ水溶液、キシ
レン、アセトンの有機溶媒を用いて現像処理が施されレ
ジストパターンが形成される。
【0026】(ニ)次に、図2(a)に示すように、電
解メッキ処理を行い導電膜2のレジストパターンに被覆
されていない領域に選択的に金属を堆積させ、金属パタ
ーン5を得る。メッキ液中に被加工膜1、及び陽極を設
置し、レジストパターン直下の導電膜2を陰極に設置し
て電流を印加する。導電膜表面の電流密度は特に限定さ
れることはないが、0.01mA/cm〜1A/cm
が好ましい。その理由は0.01mA/cm以下で
は金属の堆積速度が遅すぎてスループットが低下し、1
A/cm以上では金属の堆積速度が速すぎて金属パタ
ーン5の膜厚の制御性が劣化するからである。メッキ液
は、例えばNi、Fe、Zn、Cu、Sb、Sn、P
b、Ag、Alなどの金属の硫酸塩溶液、塩化物溶液、
或いは過塩素溶液を好適に用いることができる。メッキ
処理する時間は堆積した金属の厚さがレジストパターン
の膜厚以下になるように終了させることが好ましい。
【0027】(ホ)次に、図2(b)に示すように、必
要に応じてレジストパターンを溶解除去する。ポジ型レ
ジストの場合はエネルギービームを照射、或いは熱を加
えてレジストを分解させた後、現像処理を行うことで、
ネガ型レジストの場合は、有機溶剤に浸透させることで
マスク材パターンに対してレジストパターンのみを選択
的に溶解除去することができる。
【0028】以上のようにして、金属のパターン5を形
成することができる。したがって、レジストに対して高
選択比で加工しにくいような高エッチング耐性を有する
金属でもレジストパターン4のネガパターンを転写する
ことができることを意味する。このことは、このような
高エッチング耐性を有する金属をマスク材とする高エッ
チング耐性を有するマスクパターンを形成できることを
意味する。また、湿式方法でマスク材パターンが得られ
るのでプロセスコストがかからない。
【0029】(ヘ)次に、図2(c)に示すように、金
属パターン5をエッチングマスクとして用いて、導電膜
2、被加工膜1を順次エッチングする。レジストパター
ン4を前の工程で溶解除去していない場合は、レジスト
パターン4も金属パターン5をエッチングマスクとして
をエッチングすれば良い。加工方法は限定されることは
ないが、異方性良く加工するためにドライエッチングが
好ましい。
【0030】(ト)最後に、図2(d)に示すように、
必要に応じてマスクとして用いた金属パターンを除去す
る。除去する方法は、特に限定されることはないが、例
えば、導電膜2を溶剤で溶解除去してリフトオフして除
去する方法や、フッ素などの強酸、アンモニアなどの強
アルカリで金属パターン5を溶解除去する方法が挙げら
れる。
【0031】更に、必要に応じて被加工膜1をエッチン
グした後に、被加工膜1上に付着した金属を洗浄する工
程を入れてもよい。洗浄法としては、水などの液体で金
属粒子を洗い流す方法、窒素、ヘリウム、アルゴンなど
の気体で金属粒子を吹き飛ばす方法、或いは、フッ素な
どの強酸、アンモニアなどの強アルカリで溶解除去する
方法などを用いることができる。
【0032】以下、実施例を用いて第1の実施の形態を
さらに具体的に説明する。
【0033】(実施例1)図3と図4は本発明の実施例
1に係るパターン形成方法の工程を示す図である。な
お、この工程は、半導体装置の層間絶縁膜を被加工膜と
し、これに多層配線用の接続穴(ホール)のパターンを
形成する半導体装置の製造方法に適用したものである。
そして、後述するすべての実施例も同様である。
【0034】(イ)図3(a)に示すように、まず、シ
リコンウェーハ10上に被加工膜として、LPCVD法
を用いて膜厚900nmのシリコン酸化(SiO)膜
11を形成した。
【0035】次に、導電性有機化合物として平均重量分
子量12,000のポリアニリン9.8gとスルフォン
酸0.2gをアニソール90gに溶解して導電膜溶液を
調整し、スピンコーティング法でシリコン酸化膜11上
に塗布した。ホットプレートで190℃で60秒間ベー
キングを行って膜厚100nmの導電膜12を形成し
た。この導電膜12のシート抵抗を測定したところ2×
10Ω/□で導電性を有することが確認できた。ま
た、露光波長193nmの複素屈折率を測定したとこ
ろ、n=1.82,k=0.32で反射防止膜として適
する値を有していることが確認できた。
【0036】(ロ)次に、図3(b)に示すように、膜
厚200nmのレジスト膜13を形成した。レジスト溶
液は、図5(a)に示す化学構造式で表され平均重量分
子量が12,000である溶解抑止剤樹脂9.5gと、
図5(b)に示す化学構造式で表される酸発生剤0.5
gを乳酸エチル90gに溶解して調整した。このレジス
ト溶液をスピンコーティング法を用いて電極層12上に
塗布し、ホットプレートで140℃で60秒間のプリベ
ーキングを行った。
【0037】(ハ)ArFエキシマレーザー(波長19
3nm)を光源とする露光装置を用いてパターン露光を
行い、ホットプレートで140℃で60秒間のポストエ
クスポージャーベーキングを行った。そして、図3
(c)に示すように、0.21規定のテトラメチルアン
モニウムヒドロキシキサイドを用いて現像処理を行って
直径130nmのビラーパターンを形成した。レジスト
パターンの側壁に定在波による波打ち形状ではなく導電
膜12からの反射が好適に抑えられていることが確認で
きた。
【0038】(ニ)次に、図6に示すようにメッキ槽1
7のメッキ液19の中にウェーハ10と銅(Cu)製の
板18を設置した。メッキ液19はCuSO・5H
0/2.5kg、硫酸/0.7kg、塩素/4gを純水
0.01mに溶解して得たCu溶液であり、液の温度
を25℃に設定した。導電膜12を陰極に、銅製の板1
8を陽極に直流電源を接続し、導電膜表面の電流密度が
1mA/cmの直流電流を流した。電流を印加してメ
ッキ処理を開始したところ、図4(a)に示すように、
レジストパターン14に被覆されていない導電膜12上
にのみ銅が堆積して膜厚200nmの銅パターン15を
形成することができた。実施例1ではレジストパターン
14間に銅パターン15を埋め込んでいるので、銅パタ
ーン15の形成にエッチング工程が不要で、レジストパ
ターン14のネガパターン寸法と銅パターン15の寸法
は一致し、加工変換差を完全になくすことができる。
【0039】(ホ)次に、図4(b)に示すように、銅
パターン15をエッチングマスクとして用いてレジスト
パターン14、導電膜12、シリコン酸化膜11を一括
してドライエッチングしてシリコン酸化膜11を加工し
た。エッチング装置にはマグトロン型反応性イオンエッ
チング装置を用い、ソースガスに四弗化炭素(CF
20sccm)、酸素(O、100sccm)とアル
ゴン(Ar、100sccm)の混合ガスを使用し、圧
力4.0Pa、ウェーハ温度40℃、励起電力密度1.
5W/cmの条件でドライエッチングを行った。図4
(b)のように定義できる加工形状のテーパ角(Θ)を
調べたところ、98°と許容量の97°以上で異方性の
高い加工形状を得ることができた。また、シリコン酸化
膜11底部のホールの直径は132nmでレジストパタ
ーン14との加工変換差は2nmで許容量の5nm以下
であった。このように、レジストパターン14の寸法に
対して忠実に被加工膜であるシリコン酸化膜11を加工
することができた。銅パターン15のシリコン酸化膜1
1の加工条件でのエッチングレートを調べたところ、5
nm/分でシリコン酸化膜11のエッチングレート40
0nm/分と比べると極めてエッチングされにくく、銅
パターン15がシリコン酸化膜11加工時のエッチング
マスクとして有効に作用したため良好な加工特性が得ら
れたと考えられる。
【0040】次に、剥離工程として、図4(c)に示す
ように、導電膜12をトルエンにて溶解除去して、銅パ
ターン15をリフトオフ法で除去した。続いて、洗浄工
程として、水洗でウェーハ基板10あるいはシリコン酸
化膜11の上に付着した銅粒子を除去した。
【0041】(実施例2)実施例1でレジストパターン
を溶解除去した場合について説明する。
【0042】まず、実施例1と同様にして図3の(a)
乃至(d)さらに図4(a)に示すように、銅パターン
を形成した。
【0043】次に、ホットプレートを用いて150℃で
300秒間ウェーハを加熱してレジストパターン14を
分解した。続いて、図7に示すように、0.21規定の
テトラメチルアンモニウムヒドロキシキサイドを用いて
現像処理を行いレジストパターン14を除去した。
【0044】次に、図4の(b)に示すように、実施例
1と同様のドライエッチング条件で導電膜12、シリコ
ン酸化膜11を順次一括してエッチングした。加工形状
のテーパ角を調べたところ、98°であり、また、シリ
コン酸化膜11底部のホールの直径は132nmであっ
た。このように、実施例1と同様にレジストパターン1
4の寸法に対して忠実に被加工膜であるシリコン酸化膜
11を加工することができた。
【0045】最後に、剥離工程は、図4(c)に示すよ
うに実施例1と同様に、導電膜12の除去及び洗浄を行
った。
【0046】実施例2のように、本発明では金属パター
ン形成後にレジストパターンを溶解除去してもよい。
【0047】(実施例3)図8と図9は本発明の実施例
3に係るパターン形成の工程を示す図である。
【0048】(イ)まず、シリコンウェーハ10上に被
加工膜として、LPCVD法を用いて膜厚900nmの
シリコン酸化(SiO)膜11を形成した。
【0049】次に、シリコン酸化膜11上に、平均重量
分子量12,000のポリフェニルメチルシラン10g
をアニソール90gに溶解して得た溶液をスピンコーテ
ィング法を用いて塗布した。そして、図8(a)に示す
ように、ホットプレートを用いて160℃で60秒間の
ベーキング処理を行って膜厚100nmの下層膜61を
形成した。
【0050】(ロ)次いで、塩化パラジウム(PdC
l)12.5gをエタノール87.5gに溶解して得た
パラジウム溶液を下層膜61上に液盛りし水洗いして、
図8(b)に示すように、下層膜61上にパラジウム粒
子62を堆積させた。パラジウム粒子62の付着によっ
て下層膜61を導体化することができ、導電膜63を形
成することができる。塩化パラジウムはポリシランによ
り還元され、下層膜にパラジウムとなって堆積する。
【0051】(ハ)次に、図8(c)に示すように、実
施例1と同様にしてパラジウム粒子62の上にレジスト
膜13を形成した。
【0052】(ニ)加速電圧50keVの可変成形型電
子ビーム描画装置を用いてパターン露光を行った。そし
て、図8(d)に示すように、実施例1と同様にしてポ
ストエクスポージャーベーキング、現像処理を行い直径
130nmのピラー形状のレジストパターン14を得
た。
【0053】(ホ)次に、図6に示すようにメッキ槽1
7のメッキ液19の中にウェーハ10と銅(Cu)製の
板18を設置し、実施例1と同様にメッキ処理を行っ
た。図9(a)に示すように、レジストパターン14に
被覆されていないパラジウム粒子62上にのみ銅が堆積
して膜厚200nmの銅パターン25を形成することが
できた。実施例3でもレジストパターン14間に銅パタ
ーン25を埋め込んでいるので、レジストパターン14
のネガパターンとの寸法と銅パターン25の寸法は一致
し、加工変換差を完全になくすことができる。
【0054】(ヘ)次に、図9(b)に示すように、実
施例2と同様にレジストパターン14を加熱分解と現像
処理を行いレジストパターン14を除去した。
【0055】(ト)図9(c)に示すように、実施例1
と同様のドライエッチング条件でパラジウム粒子62、
下層膜62、シリコン酸化膜11を順次一括してエッチ
ングした。加工形状のテーパ角を調べたところ、98°
であり、また、シリコン酸化膜11底部のホールの直径
は132nmであった。このように、実施例1と同様に
レジストパターン14の寸法に対して忠実に被加工膜で
あるシリコン酸化膜11を加工することができた。
【0056】(チ)最後に、剥離工程として、図9
(d)に示すように、フッ酸で銅パターン25を溶解除
去し、材料ガスに酸素(O2、100sccm)と四弗
化炭素(CF4、100sccm)を使用し、圧力3.
3Pa、ウェーハ温度25℃、励起電力1.3W/cm
2の条件でドライエッチングを行い下層膜61を除去し
た。続いて、アルゴンガスをウェーハ基板10上に吹き
かけて付着するパラジウム粒子を除去した。
【0057】(第2の実施の形態)第1の実施の形態で
は、電解メッキで金属をレジストパターン間に堆積させ
ることで金属パターンが形成でき、この金属パターンは
エッチングマスクとして優れた特性を有する事を説明し
た。第2の実施の形態では、無電解メッキで金属パター
ンを形成することにより、優れたエッチングマスクとし
ての特性を有する金属パターンが得られることを説明す
る。
【0058】図10と11は本発明の第2の実施の形態
に係るパターン形成の工程を示す図である。
【0059】(イ)図10(a)に示すように、まず、
被加工膜1上に下層膜6を形成する。被加工膜1として
は、例えばブランクマスク材、シリコン基板、シリコン
基板上に成膜がなされた配線材料、電極材料、絶縁膜等
が挙げられる。下層膜6は導電膜であることが好ましい
が、これに限らず、導電性のない膜であってもよい。下
層膜6を導電性のない膜とした場合は、無電解メッキの
工程の前までに下層膜の少なくとも金属を析出させたい
部分に導体化処理を行えばよい。なお、被加工膜1が導
電性を有する場合は、下層膜6の形成と、導体化処理が
省略できる。また、被加工膜1が導電性を持たなくても
無電解メッキの工程の前までに被加工膜1の少なくとも
金属を析出させたい部分に導体化処理を行えればよく、
この場合下層膜1の形成が省略できる。
【0060】下層膜6が導電性を有する場合の下層膜6
のシート抵抗は1×1012Ω/□以下であることが好
ましく、これ以上になるとメッキ液から金属が析出しに
くくなってしまう。この特性を示す下層膜6には、例え
ば、ポリアセチレン、ポリフェニレン、ポリアニレン、
ピロールなどの導電性有機化合物が使用できる。導電性
を持たない下層膜6にはポリシランが使用できる。下層
膜6の成膜方法は特に限定されることはないが、湿式方
法で塗布することが好ましく、これらの導電性有機化合
物を有機溶媒に溶解して調整した薬液をスピンコーティ
ング法を用いてウェハー上に塗布した後、ホットプレー
トでベーキングすることによって得ることができる。
【0061】さらに、下層膜6あるいは被加工膜1が導
電性を持たない場合の導体化処理としては、パラジウ
ム、アルミニウム、タングステン等の金属を粒子や膜の
状態で下層膜6等の上に堆積させシード層を形成すれば
よい。堆積方法としては、スパッタリング法、イオンプ
レーティング法、金属溶液を下層膜等の上に液盛るよう
な無電解メッキ法等が使用できる。
【0062】また、下層膜6をパターン露光の際に反射
防止膜として作用させるために、露光波長における複数
屈折率(n,k)は1.0<n<3.0、0.1<k<
1.0の範囲にあることが好ましい。下層膜6の膜厚は
5〜1000nmの範囲が好ましく、その理由は5nm
以下では塗布性が劣化し、1000nmでは下層膜6の
加工が困難になるためである。
【0063】(ロ)次に、図10(b)に示すように、
下層膜6上にレジスト溶液をスピンコーティング法によ
り塗布してレジスト膜4を形成する。このレジスト塗布
の工程は第1の実施の形態と同様に行えばよい。下層膜
が導電性を持たない場合には、このレジスト塗布の工程
の前に、上述の導体化処理を行ってもよい。
【0064】(ハ)そして、図10(c)に示すよう
に、エネルギービームをレジストに対して照射してパタ
ーン露光を行い、有機溶媒を用いて現像処理を施すこと
でレジストパターンを形成する。下層膜6が導電性を持
たない場合には、この現像処理の工程の後に、上述の導
体化処理を行ってもよい。ただし、この場合は、下層膜
6のみが導体化されレジスト表面は導体化しない条件で
処理を行う必要がある。
【0065】(ニ)次に、図10(d)に示すように、
無電解メッキ処理を行い下層膜6のレジストパターン4
に被覆されていない領域に選択的に金属を堆積させ、金
属パターン7を得る。レジストパターン4に被覆されて
いない領域では、メッキ溶液と導電性を有する下層膜6
が接しているため、電子が移動しやすくメッキ液中の金
属イオンが還元剤で還元されて金属になることができ
る。一方、レジストパターン4上では、レジストの絶縁
性が高いために電子が移動せず金属イオンが還元剤で還
元されることが困難である。その結果、レジストパター
ン4に被覆されていない領域のみ選択的に金属を堆積す
ることができる。メッキ液は、例えばNi、Fe、Z
n、Cu、Sb、Sn、Pb、Ag、Alなどの金属の
硫酸塩溶液、塩化物溶液、或いは過塩素溶液を好適に用
いることができる。メッキ液には、還元剤を添加しなけ
ればならない。還元剤としては、特に限定されることは
ないが、次亜リン酸塩、水素化ホウ素化合物、ヒドラジ
ン、ホルムアルデヒド、ロシエル塩等をあげることがで
きる。また、pH調整剤、金属イオン調整剤を添加して
もよい。pH調整剤には、ホウ素、炭素、酢酸などの有
機酸、及び、無機酸系の緩衝剤をあげることができる。
金属イオン調整剤としては、酒石酸、クエン酸、グリシ
ン、トリエタノールアミン、EDTAなどの各種錯化剤
をあげることができる。また、この他にも、メッキ液の
安定剤を添加してもよい。メッキ処理する時間は堆積し
た金属の厚さがレジストパターン4の膜厚以下になるよ
うに終了させることが好ましい。
【0066】(ホ)次に、図11(a)に示すように、
必要に応じてレジストパターンを溶解除去する。このレ
ジストパターンの溶解除去の工程は第1の実施の形態と
同様に行えばよい。
【0067】以上のようにして、金属のパターンを形成
することができる。このことは、無電解メッキで高エッ
チング耐性を有する金属を析出させることで、高エッチ
ング耐性を有するマスクパターンを形成できることを意
味する。
【0068】(ヘ)次に、図11(b)に示すように、
下層膜6、被加工膜1をエッチングする。このエッチン
グの工程は第1の実施の形態と同様に行える。
【0069】(ト)最後に、図11(c)に示すよう
に、必要に応じて金属パターンを除去する。この金属パ
ターンの除去の工程と洗浄の工程も第1の実施の形態と
同様に行える。
【0070】以下、実施例で第2の実施の形態をさらに
具体的に説明する。
【0071】(実施例4)図3と図12を用いて本発明
の実施例4に係るパターン形成方法を説明する。
【0072】(イ)まず、実施例1と同様にして図3
(a)に示すように、シリコンウェーハ10の上にシリ
コン酸化膜11と導電膜12を形成した。次に、図3
(b)に示すように、実施例1と同様にして、導電膜1
2上にレジスト膜13を成膜して、図3(c)に示すよ
うに、ピラー形状のレジストパターン14を形成した。
【0073】(ロ)次に、メッキ液をウェーハ10上に
盛り、図12(a)に示すように、導電膜12上のレジ
ストパターン14で被覆されていない領域のみに銅(C
u)を堆積させて銅パターン27を得た。メッキ液はC
u−EDTA /2.5Kg、還元剤としてのホルマリ
ン/0.01Kgを純水0.01mに溶解して得たC
u溶液であり、液の温度を25℃に設定した。実施例4
ではレジストパターン14間に銅パターン27を埋め込
んでいるので、レジストパターン14のネガパターンの
寸法と銅パターン27の寸法は一致し、加工変換差を完
全になくすことができる。
【0074】(ハ)次に、図12(b)に示すように、
銅パターン27をエッチングマスクとして用いてレジス
トパターン14、導電膜12、シリコン酸化膜11を一
括してドライエッチングしてシリコン酸化膜を加工し
た。ドライエッチングは実施例1と同様にして行った。
加工形状のテーパ角を調べたところ、98°であり、ま
た、シリコン酸化膜11底部のホールの直径は132n
mであった。このように、実施例1と同様にレジストパ
ターン14の寸法に対して忠実にシリコン酸化膜11を
加工することができた。銅のシリコン酸化膜11の加工
条件でのエッチングレートを調べたところ、5nm/分
でシリコン酸化膜11のエッチングレート400nm/
分と比べると極めてエッチングされにくく、銅がシリコ
ン酸化膜11加工時のエッチングマスクとして有効に作
用したため良好な加工特性が得られたと考えられる。
【0075】(ニ)最後に、剥離工程と洗浄工程は、図
12(c)に示すように実施例1と同様に行った。ま
た、 実施例2のように銅パターン27形成後にレジス
トパターン14を溶解除去してもよい。
【0076】(実施例5)図8と図13を用いて本発明
の実施例5に係るパターン形成方法を説明する。
【0077】(イ)まず、図8(a)に示すように、実
施例3と同様にシリコンウェーハ10上にシリコン酸化
膜11と下層膜61を形成した。
【0078】(ロ)次いで、図8(b)に示すように、
実施例3と同様に下層膜61上にパラジウム粒子62を
堆積させた。パラジウム粒子62の付着によって下層膜
61を導体化することができ、導電膜63を形成するこ
とができる。
【0079】(ハ)次に、図8(c)に示すように、実
施例1と同様にしてパラジウム粒子62の上にレジスト
膜13を形成した。つぎに、図8(d)に示すように、
パターン露光と現像処理を行いレジストパターン14を
得た。
【0080】(ニ)メッキ液としてNiSO・6H
O/13g、KHPO/3.7g、CHCOOK/2
0gをHO/60gに溶解してNi溶液を調合した。
このメッキ液をウェハー10の全面に液盛りし水洗いし
て、図13(a)に示すように、パラジウム粒子62の
レジストパターン14に被覆されていない領域にのみ膜
厚200nmのニッケル(Ni)パターン37を形成し
た。
【0081】(ホ)次に、図13(b)に示すように、
実施例2と同様にレジストパターン14を加熱分解と現
像処理を行いレジストパターン14を除去した。実施例
5でもレジストパターン14間にニッケルパターン37
を埋め込んでいるので、レジストパターン14のネガパ
ターンの寸法とニッケルパターン37の寸法は一致し、
加工変換差を完全になくすことができる。
【0082】(ヘ)図13(c)に示すように、実施例
1と同様のドライエッチング条件でパラジウム粒子6
2、下層膜62、シリコン酸化膜11を順次一括してエ
ッチングした。加工形状のテーパ角を調べたところ、9
8°であり、また、シリコン酸化膜11底部のホールの
直径は132nmであった。このように、レジストパタ
ーン14の寸法に対して忠実にシリコン酸化膜11を加
工することができた。
【0083】(ト)最後に、図13(d)に示すよう
に、実施例5と同様にニッケルパターン37と下層膜6
1を除去した。続いて、アルゴンガスをウェーハ基板1
0上に吹きかけて付着するパラジウム粒子62等を除去
した。
【0084】(実施例6)図14と図15は本発明の実
施例6に係るパターン形成方法の工程を説明する図であ
る。
【0085】(イ)まず、図14(a)に示すように、
実施例3と同様にシリコンウェーハ10上にシリコン酸
化膜11と下層膜61を形成した。下層膜61について
露光波長193nmの複素屈折率を測定したところ、n
=2.00,k=0.23で反射防止膜として適する値
を有していることが確認できた。
【0086】(ロ)次に、図14(b)に示すように、
実施例1と同様にして下層膜61の上にレジスト膜13
を形成し、図14(c)に示すように、パターン露光と
現像処理を行いレジストパターン14を得た。レジスト
パターンの側壁を観察したところ、定在波による波打ち
形状が見られず基板反射が好適に抑えられていることが
確認できた。
【0087】(ハ)図14(d)に示すように、実施例
3と同様にパラジウム粒子62を析出させることで、下
層膜61上にのみパラジウム粒子62を堆積させた。パ
ラジウム粒子62の付着によって下層膜61を導体化す
ることができる。これは、パラジウム粒子62が還元作
用のないレジストパターン14の上には析出せず、還元
作用のあるポリシラン基には析出する性質を利用したも
のである。
【0088】(ニ)図15(a)に示すように、実施例
5と同様にメッキ液をウェハー10の全面に液盛り水洗
いして、パラジウム粒子62の上に膜厚200nmのニ
ッケルパターン47を形成した。
【0089】(ホ)次に、図15(b)に示すように、
実施例2と同様にレジストパターン14を加熱分解と現
像処理を行いレジストパターン14を除去した。実施例
6でもレジストパターン14間にニッケルパターン47
を埋め込んでいるので、レジストパターン14のネガパ
ターンの寸法とニッケルパターン47の寸法は一致し、
加工変換差を完全になくすことができる。
【0090】(ヘ)図15(c)に示すように、実施例
1と同様のドライエッチング条件で下層膜62、シリコ
ン酸化膜11を順次一括してエッチングした。加工形状
のテーパ角を調べたところ、98°であり、また、シリ
コン酸化膜11底部のホールの直径は132nmであっ
た。このように、レジストパターン14の寸法に対して
忠実にシリコン酸化膜11を加工することができた。
【0091】(ト)最後に、剥離工程として、過酸化水
素水と硫酸の混合溶液で下層膜をグラス化し、図15
(d)に示すように、フッ酸で下層膜61を溶解除去し
てニッケルパターン47とパラジウム粒子62をリフト
オフ法で除去した。続いて、アルゴンガスをウェーハ基
板10上に吹きかけて付着するパラジウム粒子62等を
さらに除去した。
【0092】(その他の実施の形態)上記のように、本
発明は2つの実施の形態と6つの実施例によって記載し
たが、この開示の一部をなす論述及び図面はこの発明を
限定するものであると理解すべきではない。この開示か
ら当業者には様々な代替実施の形態、実施例及び運用技
術が明らかとなろう。
【0093】本発明の実施例では、半導体装置の層間絶
縁膜を被加工膜とし、これに多層配線用の接続穴(ホー
ル)のパターンを形成する半導体装置の製造方法に適用
した場合について述べたが、パターンは多層配線用の接
続穴に限らず、埋め込み配線用の溝であってもよい。
【0094】また、本発明の実施例では被加工膜がシリ
コン酸化膜の場合について述べたが、被加工膜がドープ
ドポリシリコンであってもよい。ドープドポリシリコン
は導電性を有し直接の電解メッキと無電解メッキが可能
である。これより、レジストパターンを形成し、次に、
ニッケル、コバルト、タングステン、チタン等の金属パ
ターンを形成し、金属パターンをマスクにドープドポリ
シリコンをエッチングする。これらのことにより、ドー
プドポリシリコンと金属が積層されたパターンが形成で
きる。この積層されたパターンは、例えば、MOSトラ
ンジスタの低抵抗なゲート電極としてに利用できる。
【0095】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。
【0096】
【発明の効果】以上説明したように、本発明によれば、
レジスト膜の薄膜化が可能で、微細加工に適したパター
ンの形成方法を提供できる。
【0097】また、本発明によれば、安価な湿式方法を
用いたパターンの形成方法を提供できる。
【0098】本発明によれば、レジスト膜の薄膜化が可
能で、微細加工に適した半導体装置の製造方法を提供で
きる。
【0099】最後に、本発明によれば、安価な湿式方法
を用いた半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るパターン形成
方法の工程(その1)を示す図である。
【図2】本発明の第1の実施の形態に係るパターン形成
方法の工程(その2)を示す図である。
【図3】本発明の実施例1に係るパターン形成方法の工
程(その1)を示す図である。
【図4】本発明の実施例1に係るパターン形成方法の工
程(その2)を示す図である。
【図5】レジスト溶液を構成する溶解抑止剤樹脂と酸発
生剤の化学構造式を示す図である。
【図6】メッキ槽の構成図である。
【図7】本発明の実施例2に係るパターン形成方法の工
程を示す図である。
【図8】本発明の実施例3に係るパターン形成方法の工
程(その1)を示す図である。
【図9】本発明の実施例3に係るパターン形成方法の工
程(その2)を示す図である。
【図10】本発明の第2の実施の形態に係るパターン形
成方法の工程(その1)を示す図である。
【図11】本発明の第2の実施の形態に係るパターン形
成方法の工程(その2)を示す図である。
【図12】本発明の実施例4に係るパターン形成方法の
工程を示す図である。
【図13】本発明の実施例5に係るパターン形成方法の
工程を示す図である。
【図14】本発明の実施例6に係るパターン形成方法の
工程(その1)を示す図である。
【図15】本発明の実施例6に係るパターン形成方法の
工程(その2)を示す図である。
【符号の説明】
1 被加工膜 2、12、63 導電膜 3、13 レジスト膜 4、14 レジストパターン 5、7 金属パターン 6、61 下層膜 10 シリコンウェーハ 11 シリコン酸化膜 15、25、27 銅パターン 16、26 ホール 17 メッキ槽 18 銅板 19 メッキ液 37、47 ニッケルパターン 62 パラジウム粒子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/312 H01L 21/312 D 5F058 Fターム(参考) 2H096 AA00 AA25 AA27 CA05 EA02 EA03 EA05 EA06 EA07 EA08 GA03 GA08 HA23 HA27 JA04 4K022 AA05 BA01 BA02 BA06 BA08 BA09 BA14 BA17 BA21 BA22 BA24 BA25 BA28 CA05 CA17 CA21 CA22 DA01 DB01 DB02 DB03 DB05 4K024 AA01 AA03 AA04 AA05 AA07 AA08 AA09 AA10 BA01 BB09 BB12 CA06 DA09 FA05 FA08 GA16 4M104 BB01 DD08 DD16 DD65 DD71 5F004 BA08 BA13 CA04 DA01 DA22 DA23 DA25 DA26 DB00 DB03 DB08 DB23 DB26 EA05 EA10 EA15 EA17 EA26 FA01 5F058 AC08 AE01 AF04 AG09 AH01 AH04 BC02 BF04 BH12 BJ01

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 被加工膜の上に絶縁膜のパターンを形成
    する工程と、 前記絶縁膜パターン間に選択的に金属パターンを形成す
    る工程と、 前記金属パターンをマスクに前記被加工膜にエッチング
    する工程を具備することを特徴とするパターン形成方
    法。
  2. 【請求項2】 前記金属パターンを形成する工程が、メ
    ッキ工程を含むことを特徴とする請求項1記載のパター
    ン形成方法。
  3. 【請求項3】 前記絶縁膜がレジスト膜であることを特
    徴とする請求項1又は請求項2に記載のパターン形成方
    法。
  4. 【請求項4】 被加工膜の上に導電膜を形成する工程
    と、 前記導電膜の上にレジスト膜を形成する工程と、 前記レジスト膜に対してパターン露光を行ってレジスト
    パターンを形成する工程と、 前記レジストパターン間に金属を電解メッキ処理して堆
    積させて金属パターンを形成する工程と、 前記金属パターンをエッチングマスクとして用いて前記
    被加工膜をドライエッチングする工程とを具備すること
    を特徴とするパターン形成方法。
  5. 【請求項5】 前記導電膜が導電性化合物からなること
    を特徴とする請求項4記載のパターン形成方法。
  6. 【請求項6】 前記導電膜を形成する工程が、 前記被加工膜の上に還元性化合物からなる薄膜を形成す
    る工程と、 無電解メッキにて前記導電膜を堆積する工程とを具備す
    ることを特徴とする請求項4記載のパターン形成方法。
  7. 【請求項7】 被加工膜を導体化処理する工程と、 前記被加工膜の上に絶縁膜のパターンを形成する工程
    と、 無電解メッキによって前記絶縁膜パターン間に選択的に
    金属パターンを形成する工程と、 前記金属パターンをマスクにして前記被加工膜にエッチ
    ングする工程を具備することを特徴とするパターン形成
    方法。
  8. 【請求項8】 被加工膜を導体化処理する工程と、 前記被加工膜の上にレジスト膜を形成する工程と、 前記レジスト膜に対してパターン露光を行ってレジスト
    パターンを形成する工程と、 前記レジストパターン間に金属を無電解メッキ処理して
    堆積させて金属パターンを形成する工程と、 前記金属パターンをエッチングマスクとして用いて前記
    被加工膜をドライエッチングする工程とを具備すること
    を特徴とするパターン形成方法。
  9. 【請求項9】 前記導体化処理の工程が、前記被加工膜
    の上に導電膜を形成する工程を具備することを特徴とす
    る請求項7又は請求項8に記載のパターン形成方法。
  10. 【請求項10】 前記導電膜が導電性化合物からなるこ
    とを特徴とする請求項9記載のパターン形成方法。
  11. 【請求項11】 前記導体化処理の工程が、前記被加工
    膜の上の前記レジストパターン間に導電材料を埋め込む
    工程を具備することことを特徴とする請求項9記載のパ
    ターン形成方法。
  12. 【請求項12】 前記埋め込む工程が、前記被加工膜上
    に還元性化合物からなる薄膜を形成する工程と、前記薄
    膜上に無電解メッキにて前記導電材料を堆積する工程と
    を含むことを特徴とする請求項11記載のパターン形成
    方法。
  13. 【請求項13】 前記ドライエッチングする工程の後
    に、前記被加工膜上に付着した金属粒子を除去する洗浄
    工程を具備することを特徴とする請求項4又は請求項8
    に記載のパターン形成方法。
JP25792799A 1999-09-10 1999-09-10 パターン形成方法 Pending JP2001085397A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25792799A JP2001085397A (ja) 1999-09-10 1999-09-10 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25792799A JP2001085397A (ja) 1999-09-10 1999-09-10 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2001085397A true JP2001085397A (ja) 2001-03-30

Family

ID=17313138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25792799A Pending JP2001085397A (ja) 1999-09-10 1999-09-10 パターン形成方法

Country Status (1)

Country Link
JP (1) JP2001085397A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019579A1 (fr) * 2001-08-22 2003-03-06 Sumitomo Electric Industries, Ltd. Pate conductrice et film conducteur utilisant celle-ci, procede de depot et procede de production d'un composant metallique fin
JP2008190041A (ja) * 2008-02-19 2008-08-21 Mitsubishi Shindoh Co Ltd 金属化フィルムの製造方法
US7416763B2 (en) 2003-06-18 2008-08-26 Cookson Electronics Co. Process for forming metal layers
JP2009507135A (ja) * 2005-08-31 2009-02-19 ラム リサーチ コーポレーション 無電解銅メッキによってパターン化銅線を形成するためのシステムおよび方法
JP2010513721A (ja) * 2006-12-20 2010-04-30 スリーエム イノベイティブ プロパティズ カンパニー 基材上で付着金属をパターン化する方法
CN102359182A (zh) * 2011-08-09 2012-02-22 重庆中瑞鑫安实业有限公司 轻钢房屋结构
JP2014011191A (ja) * 2012-06-27 2014-01-20 Tokyo Electron Ltd エッチング方法
US9384980B2 (en) 2014-07-01 2016-07-05 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019579A1 (fr) * 2001-08-22 2003-03-06 Sumitomo Electric Industries, Ltd. Pate conductrice et film conducteur utilisant celle-ci, procede de depot et procede de production d'un composant metallique fin
US7220370B2 (en) 2001-08-22 2007-05-22 Sumitomo Electric Industries, Ltd. Plating and production methods for producing a fine metal component using a conductive paste
KR100804924B1 (ko) * 2001-08-22 2008-02-20 스미토모덴키고교가부시키가이샤 도전페이스트와 그것을 이용한 도전막, 도금방법 및미세금속부품의 제조방법
US7416763B2 (en) 2003-06-18 2008-08-26 Cookson Electronics Co. Process for forming metal layers
JP2009507135A (ja) * 2005-08-31 2009-02-19 ラム リサーチ コーポレーション 無電解銅メッキによってパターン化銅線を形成するためのシステムおよび方法
JP2010513721A (ja) * 2006-12-20 2010-04-30 スリーエム イノベイティブ プロパティズ カンパニー 基材上で付着金属をパターン化する方法
JP2008190041A (ja) * 2008-02-19 2008-08-21 Mitsubishi Shindoh Co Ltd 金属化フィルムの製造方法
CN102359182A (zh) * 2011-08-09 2012-02-22 重庆中瑞鑫安实业有限公司 轻钢房屋结构
JP2014011191A (ja) * 2012-06-27 2014-01-20 Tokyo Electron Ltd エッチング方法
US9384980B2 (en) 2014-07-01 2016-07-05 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US5151168A (en) Process for metallizing integrated circuits with electrolytically-deposited copper
US4692205A (en) Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
US5738977A (en) Method of photolithographically producing a copper pattern on a plate of an electrically insulating material
JPS5812344B2 (ja) 銅を基材とする金属パタ−ンの形成方法
US4420365A (en) Formation of patterned film over semiconductor structure
JPS61171131A (ja) 半導体上にパタ−ン化された導電層を形成する方法
JP2001085397A (ja) パターン形成方法
US6811959B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
JP2001272797A (ja) パターン形成方法
JP2003183874A (ja) 銅薄膜の電解メッキ液
JP2003082469A (ja) 金属膜パターンの形成方法
US5507403A (en) Process for producing an electronic part and the electronic part produced by the process
US6372414B1 (en) Lift-off process for patterning fine metal lines
JP2720023B2 (ja) 半導体装置の製造方法
JP2502564B2 (ja) レジストパタ−ンの形成方法
JPH05121402A (ja) 基板上にパターン薄膜を形成する方法
JPH08220771A (ja) パターン形成方法
JP3589201B2 (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
JPH0745948A (ja) 多層配線板及びその製造方法
KR100819647B1 (ko) 반도체 소자의 제조 방법
JPH02265932A (ja) 有機重合体材料のエッチング方法
JPH08240904A (ja) 転写マスクおよびその製造方法
TW200522830A (en) Method for forming conductive plugs
TW559921B (en) Method for rounding corner of thin film component in semiconductor device
JPS63254728A (ja) レジストパタ−ンの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

A131 Notification of reasons for refusal

Effective date: 20070424

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070821