KR101907074B1 - 비전도성 유전체 상에 미세 금속 패턴을 형성하는 방법 - Google Patents

비전도성 유전체 상에 미세 금속 패턴을 형성하는 방법 Download PDF

Info

Publication number
KR101907074B1
KR101907074B1 KR1020170054584A KR20170054584A KR101907074B1 KR 101907074 B1 KR101907074 B1 KR 101907074B1 KR 1020170054584 A KR1020170054584 A KR 1020170054584A KR 20170054584 A KR20170054584 A KR 20170054584A KR 101907074 B1 KR101907074 B1 KR 101907074B1
Authority
KR
South Korea
Prior art keywords
metal
solution
acid
photosensitive
metal pattern
Prior art date
Application number
KR1020170054584A
Other languages
English (en)
Inventor
이홍기
전준미
구석본
허진영
이창면
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020170054584A priority Critical patent/KR101907074B1/ko
Application granted granted Critical
Publication of KR101907074B1 publication Critical patent/KR101907074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법, 이에 따라 형성된 금속 패턴 및 상기 금속 패턴이 형성된 소자의 용도에 관한 것이다.

Description

비전도성 유전체 상에 미세 금속 패턴을 형성하는 방법{Method for forming metallic pattern on non-conductive dielectric substrates in micro scale}
본 발명은 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법, 이에 따라 형성된 금속 패턴 및 상기 금속 패턴이 형성된 소자의 용도에 관한 것이다.
현재 대부분의 터치 스크린 패널에 사용되고 있는 산화인듐주석(ITO) 전극은 ITO의 낮은 가요성으로 인해 플렉서블 디바이스에 적용할 수 없고, 높은 표면저항으로 인해 대면적화가 어렵다. 또한 희소금속인 인듐의 공급 제한 및 원가 상승 등의 한계가 있기 때문에 ITO 전극을 대체하기 위한 다양한 기술 및 소재에 대한 연구가 진행되고 있으나 전기적 특성, 광학적 특성 및 가격경쟁력 등을 비교할 때 아직까지는 대면적·저해상도의 제한적인 제품에만 ITO 대체가 가능한 실정이다.
이외에 현재 금속회로 패턴을 구현하는 기술로서는, 얇은 구리 필름(copper foil)이 적층 혹은 증착된 비전도성 유전체 기판의 표면에 포토레지스터 공정을 이용하여 일정한 형태의 회로패턴을 형성하고 구리를 식각(etching)하여 금속 회로 패턴을 제조하는 방법이 일반적으로 사용되고 있다. 이러한 전통적 금속 회로 패턴 형성 기술은 복잡하고 긴 단위 공정로 구성되어 있을 뿐만 아니라 고가의 설비투자와 부식성 에칭 용액 등의 발생으로 환경 오염 문제도 내재하고 있다. 동시에 미세회로 패턴을 구현하는데 있어 값 비싼 재료와 함께 고가의 정밀한 설비의 추가적 투자 등이 필요하거나 혹은 매우 어려운 것으로 알려져 있다.
본 발명자들은 선행 연구(한국등록특허 제10-0904251호 및 제10-0877379호)를 통해, 광화학 반응 및 습식표면처리기술을 적용하여 비전도성 유전체 표면에 무전해 도금법을 이용하여 직접적으로 금속 패턴을 형성하는 방법을 발명해왔다. 그러나, 감광성 금속 이온의 흡착이 불량하거나 원치 않는 부분에 잔류하는 귀금속 촉매에 의해 유발되는 번짐 현상으로 인해 50 ㎛ 이하, 특히 10 ㎛ 이하의 선폭을 갖는 미세한 회로 구조를 구현하는 것은 쉽게 달성할 수 없었다.
본 발명자들은 종래 광화학 반응 및 습식표면처리기술을 조합한 무전해 도금법에 의해 미세 금속 패턴을 도입하되 보다 정밀한 구조를 구현하기 위한 방법을 발명하기 위하여 예의 연구 노력한 결과, 감광성 금속 이온을 흡착시키기 전에 중성 내지 알칼리성 용액으로 처리하는 단계 및 선택적인 광 반응 이후 귀금속 촉매로 활성화한 후 아미노산 용액으로 처리하는 단계를 더 포함함으로써 감광성 금속 이온의 흡착을 개선하고 원하지 않는 곳에 부착된 귀금속 촉매로 인한 번짐 현상을 제거할 수 있음을 확인하고 본 발명을 완성하였다.
상기 목적을 달성하기 위한 하나의 양태로서, 본 발명은 소수성인 비전도성 유전체 표면을 개질하여 친수화하는 제1단계; 상기 개질된 표면을 pH 7 내지 10의 중성 내지 알칼리성 용액으로 처리하는 제2단계; 이전 단계로부터 획득한 표면에 감광성 제1금속 이온 함유 용액을 처리하여 감광성 제1금속 이온을 흡착시키는 제3단계; 포토마스크로 마스킹한 후, 상기 감광성 제1금속 이온이 흡착된 표면에 200 내지 450 nm 파장의 빛을 조사하여 마스킹되지 않은 표면의 감광성 제1금속 이온을 선택적으로 산화시키는 제4단계; 산화되지 않은 감광성 제1금속 이온을 제2금속 촉매로 치환하여 활성화하는 제5단계; 아미노산 용액으로 처리하여 광조사된 부분에 비특이적으로 부착된 제2금속 촉매를 제거하는 제6단계; 및 무전해 도금법으로 상기 활성화된 표면에 제3금속 패턴을 형성하는 제7단계를 포함하는, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법을 제공한다.
본 발명은, 종래 광화학 반응 및 습식표면처리기술을 이용하여 비전도성 유전체 표면에 직접적으로 금속패턴을 형성하는 방법에 있어서, i) 감광성 금속 이온을 흡착시키기 전에 중성 내지 알칼리성 용액으로 처리하는 단계를 더 포함함으로써 감광성 이온의 미세화 및 밀착성을 향상시키는 한편 퍼짐성을 저하시킬 수 있으며, ii) 포토마스크를 이용한 선택적인 광 반응 이후 귀금속 촉매로 활성화한 후 아미노산 용액으로 처리하는 단계를 더 포함함으로써, 광조사된 부분에 비특이적으로 부착된 귀금속 촉매를 효율적으로 제거함으로써 이후 도금시 번짐 현상이 나타나는 것을 차단할 수 있음을 발견한 것에 기초한다. 이를 토대로 번짐 현상 없이 1 ㎛까지 미세한 선폭의 금속 패턴을 구현한 것이 특징이다.
그러나, 본 발명의 방법을 적용하여 구현할 수 있는 미세 금속 패턴의 선폭은 1 내지 100 ㎛에 제한되는 것은 아니며, 보다 수 mm까지 보다 넓은 선폭을 갖는 패턴의 제조에도 사용될 수 있다. 다만, 번짐 현상 등에 의한 효과가 보다 많은 영향을 끼치는, 좁은 선폭 예컨대, 수 ㎛ 나아가 1 ㎛의 선폭으로 패턴을 제조하는 경우, 종래 기술에 비해 번짐 현상을 방지하는데에 현저한 효과를 나타낼 수 있으므로, 종래 기술로 달성하기 어려운 미세 패턴 구현에 유용하다.
예컨대, 상기 비전도성 유전체는 고분자, 유리, 세라믹 또는 실리콘 웨이퍼일 수 있다. 구체적으로, 상기 고분자는 폴리이미드(polyimide), 폴리에스테르계 PET(polyethylene terephthalate polyester) 또는 아라미드(aramide) 필름일 수 있으나, 이에 제한되지 않는다. 또한, 인쇄회로기판(printed circuit board; FPCB)에 사용되는 원소재인 동적층기판(copper clad laminate; FCCL), 전자파간섭(electromagnetic interference; EMI) 차폐용 필름, 방열시트용 금속화 고분자 필름, 터치스크린패널용 또는 터치센서용 전극 필름, 및 이외 전자회로패턴(electronic circuit pattern) 제작을 위한 기판 등에 사용되는 비전도성 소재를 제한없이 사용할 수 있다. 본 명세서에서는 편의상 비전도성 유전체와 피도금체는 동일한 의미로 사용할 수 있다.
본 발명에 따라 미세 금속 패턴을 형성하는 방법은 먼저, 피도금체인 비전도성 유전체 소재의 제조과정 또는 취급과정에서 발생되어 표면에 잔류하는 부산물 및 먼지 등의 오염물질을 제거하기 위한 공정으로서, 비전도성 유전체 표면을 개질하는 제1단계에 앞서 탈지(degreasing) 공정을 수행할 수 있다. 상기 탈지 공정은 비전도성 유전체를 탈지용액에 침지하거나 탈지용액을 비전도성 유전체의 표면에 분산하는 등의 방법으로 오염을 제거하는 공정일 수 있다. 이때, 상기 탈지용액으로는 탄산염, 인산염 및 계면활성제로 구성된 알칼리 수용액을 사용할 수 있다. 이후 표면에 잔존하는 탈지용액 및 잔류물을 세척하기 위한 수세공정을 추가로 수행할 수 있다. 세정 효과를 높이기 위해, 상기 수세공정은 40 내지 50℃의 탈이온수 또는 초순수를 표면에 분사하는 방식으로 수행할 수 있으나, 이에 제한되지 않는다.
이후 단계에서 광반응에 사용되는 감광성 제1금속 이온의 흡착을 향상시키기 위하여 소수성인 비전도성 유전체의 표면을 친수화하는 개질을 수행할 수 있다. 예컨대, 비전도성 유전체의 표면은 170 내지 300 nm 파장의 UV를 조사함으로써 개질할 수 있다. 구체적으로, 상기 표면 개질은 UV에 2 내지 20분 동안 노출시킴으로써 달성할 수 있다. 또는 고농도의 알칼리금속 또는 알칼리토금속 수산화물 용액으로, 예컨대, 2 내지 6 M 농도, 또는 3 내지 5 M 농도의 용액으로 처리함으로써 비전도성 유전체의 표면을 개질할 수 있다. 구체적으로, 상온 내지 60℃의 알칼리금속 또는 알칼리토금속 수산화물 용액에 1 내지 10분 동안, 또는 2 내지 5분 동안 침적시켜 달성할 수 있다. 나아가, 상기 2개 방법을 병행할 수 있으나, 이에 제한되지 않는다. 즉, 상기 제1단계는 170 내지 300 nm 파장의 UV를 조사하거나, 2 내지 6 M 농도의 알칼리금속 또는 알칼리토금속 수산화물 용액으로 처리하거나, 이상의 2개 공정 모두를 연속적으로 수행함으로써 달성할 수 있으나, 이에 제한되지 않는다.
본 발명에서 상기 제1단계를 통해 소수성인 비전도성 유전체 표면을 친수화시키고, 카르복실기, 아민기 및 하이드록실기 등의 관능기(functional groups)를 비전도성 유전체 표면에 도입하여 금속이온의 흡착을 용이하게 하며, 또한 비전도성 유전체 표면에 미세한 공동을 형성함으로써 표면 거칠기(roughness)를 높여 석출된 제3금속 피막의 피도금체 표면에 대한 밀착성을 향상시킬 수 있다. 따라서, 본 발명의 제1단계 즉, 표면 개질 단계는 본 발명의 미세 금속 패턴층의 형성을 위한 전처리 공정으로서 매우 중요하다.
상기 알칼리금속 또는 알칼리 토금속 수산화물의 비제한적인 예는 수산화나트륨, 수산화칼륨, 수산화마그네슘, 수산화칼슘 등을 포함한다.
나아가, 상기 알칼리금속 또는 알칼리토금속 수산화물 용액은 암모늄염, 지방족 아민 화합물 또는 이들 모두를 더 포함할 수 있다. 상기 암모늄염은 이에 한정되는 것은 아니나, 예를 들어 수산화암모늄, 염화암모늄, 황산암모늄 및 탄산암모늄, 알킬기나 아릴기가 치환된 트리에틸암모늄염, 테트라에틸암모늄염, 트리메틸암모늄염, 테트라메틸암모늄염, 트리플루오르암모늄염 또는 테트라플루오르암모늄염 등을 포함한다. 상기 지방족 아민화합물은 이에 한정되는 것은 아니나, 예를 들어, 메틸아민, 에틸아민, 디메틸아민, 디에틸아민, 트리메틸아민, 에틸렌디아민, 디에틸렌트리아민, 또는 우레아 및 히드라진 유도체 등을 포함한다.
상기 제1단계의 표면 개질 이후에는 개질된 표면에 남아있는 불순물이나 반응 용액을 제거하기 위한 수세 공정하는 단계를 추가로 포함할 수 있으나, 이에 제한되지 않는다.
상기 UV 처리 및/또는 알칼리금속 또는 알칼리토금속 수산화물 용액을 이용한 표면 개질에 따른 반응 생성물 및 선택적으로 이어지는 수세 공정을 통해 제거되지 못한 불순물 등을 제거하기 위하여 중성 내지 알칼리성 용액으로 처리하는 제2단계를 수행할 수 있다. 상기 중성 내지 알칼리성 용액은 pH 7 내지 10의 용액으로 탄산나트륨, 탄산수소나트륨, 암모니아 또는 이의 염을 0.01 내지 1 M, 또는 0.02 내지 0.1 M 농도로 포함하는 용액일 수 있으나, 이에 제한되지 않는다. 상기 용액으로 처리하는 제2단계는 20 내지 60초 동안 해당 용액에 침적시킴으로써 수행할 수 있으나, 이에 제한되지 않는다. 상기 제2단계를 통해, 표면에 남아있는 불필요한 물질들을 제거함으로써 이후 도입되는 감광성 제1금속 이온의 흡착을 향상시킬 수 있다. 이후 표면에 잔존하는 중성 내지 알칼리성 용액 및/또는 잔류물을 세척하기 위한 수세 공정을 추가로 수행할 수 있으나, 이에 제한되지 않는다.
이전 단계로부터 획득한 표면 개질된 비전도성 유전체 표면에 감광성 제1금속 이온 함유 용액을 처리하여 감광성 제1금속 이온을 흡착시키는 제3단계를 수행할 수 있다. 이는 감광성 부여(sensitizing) 공정이라고도 한다.
본 발명에서 감광성 제1금속 이온은 다양한 산화수를 갖는 이온으로 존재 가능한 금속 이온으로써, 광 조사에 의해 광화학 반응을 일으키는 예컨대, 광 조사에 의해 보다 높은 산화수의 이온으로 전환될 수 있는 금속 이온일 수 있다. 예컨대, 상기 감광성 제1금속 이온은 티타늄, 몰리브덴, 텅스텐 또는 주석의 +2 내지 +4가 이온일 수 있으나, 이에 제한되지 않는다.
이때, 상기 감광성 제1금속 이온을 함유하는 용액은 염산, 질산, 황산, 술폰산 또는 이들의 유도체와 같은 산성 용액에 감광성 제1금속을 함유하는 화합물을 용해시켜 제조한 용액일 수 있다. 상기 산성 용액은 0.01 내지 1.0 M 농도일 수 있으며, 이중 감광성 제1금속 이온을 0.04 내지 0.4 M 농도로 포함할 수 있으나, 이에 제한되지 않는다.
예컨대, 상기 감광성 제1금속 이온을 함유하는 용액은 말론산, 옥살산, 아세트산, 포름산 및 말릭산으로 구성된 군으로부터 선택되는 카르복실기 또는 포르밀기를 갖는 화합물; 만니톨, 글리콜 및 소르비톨로 구성된 군으로부터 선택되는 당 알코올류 화합물; 및 탄산나트륨 및 보릭산으로 구성된 군으로부터 선택되는 pH 안정제, 또는 이들의 조합을 더 포함할 수 있으나, 이에 제한되지 않는다. 상기 추가로 포함되는 각 성분은 각각 독립적으로 0.03 내지 2.0 M 농도로 포함될 수 있으나, 이에 제한되지 않는다. 예컨대, 메타설폰산 또는 설폰산은 0.03 내지 0.15 M, 포름산은 0.1 내지 0.5 M, 아세트산은 0.05 내지 0.5 M, 만니톨은 0.02 내지 0.05 M, 및 보릭산은 0.5 내지 2.0 M 농도로 단독으로 또는 2종 이상 조합하여 포함될 수 있으나, 이에 제한되지 않는다.
상기 공정을 통해 감광성 제1금속 이온은 표면개질 처리된 비전도성 유전체 표면에 흡착되는데, 최종 금속패턴 형성시 요구되는 금속에 따라 비전도성 유도체의 감광성 제1금속 이온 함유 용액 내 침적시간 및 감광성 제1금속 이온의 농도 조절을 통해 감광성 제1금속 이온을 적절히 흡착시킬 수 있다. 구체적인 예로서, 20 내지 50℃, 바람직하게는 25 내지 35℃의 온도에서 약 30초 내지 5분, 바람직하게는 1 내지 3분 동안 감광성 제1금속 이온이 비전도성 유전체 표면에 흡착하도록 한다.
상기 감광성 부여 공정 이후에도 비전도성 유전체 표면에 잔존하는 처리 용액 및 기타 오염물질을 표면에서 제거하기 위한 수세공정 및 표면을 건조하는 공정을 추가로 수행할 수 있으나, 이에 제한되지 않는다. 이때, 건조는 질소, 아르곤 등의 불활성 가스를 이용하여 수행할 수 있으나, 이에 제한되지 않는다.
다음으로, 포토마스크로 마스킹한 후, 상기 감광성 제1금속 이온이 흡착된 표면에 200 내지 450 nm 파장의 빛을 조사하여 마스킹되지 않은 표면의 감광성 제1금속 이온을 선택적으로 산화시키는 제4단계를 수행할 수 있다. 구체적으로, 감광성 제1금속 이온이 흡착된 비전도성 유전체 표면을 포토마스크(photomask)를 이용하여 특정 부위, 즉 표면에 금속패턴 층을 형성하고자 하는 곳은 포토마스크를 이용하여 광원을 차단하고 그 외 부분은 광원을 조사하여 선택적으로 감광성 제1금속 이온의 산화반응을 유도할 수 있다. 이는 광조사(light irradiation) 공정이라고도 한다. 상기 제4단계에서 광원은 200 내지 450 nm 파장의 광원을 사용할 수 있다. 예컨대, 주파장이 365 또는 405 nm인 수은 램프를 광원으로 사용할 수 있으나, 이에 제한되지 않는다. 예컨대, 200nm의 파장 이하의 광원을 사용한 경우는 값비싼 광원장치 등으로 인한 제조원가 상승이라는 문제점 등이 있을 수 있으며, 450nm의 파장 이상의 광원을 사용하는 경우 광화학적 반응시간이 매우 길거나 전혀 반응이 일어나지 않는 문제점이 있다. 이때 광원의 조사강도는 0.5 내지 5 J/cm2, 보다 바람직하게는 1.0 내지 1.5 J/cm2일 수 있다. 또는 상기 광원의 조사강도는 10 내지 30 mW/cm2일 수 있다. 상기 광원으로는 램프, 레이저 등을 사용할 수 있으나, 전술한 파장 범위에 속하는 빛을 상기 강도로 제공할 수 있는 한, 그 수단에 제한되지 않는다.
다음으로, 산화되지 않은 감광성 제1금속 이온을 제2금속 촉매로 치환하여 활성화하는 제5단계를 수행할 수 있다. 상기 제5단계는 광 조사되지 않은 표면, 즉 포토마스크에 의해 가리워진, 금속 패턴을 형성하고자 하는 표면에 흡착되어 있는 감광성 제1금속 이온에 제2금속 촉매 입자를 치환 흡착하여 활성화시키는 단계로서, 일명 활성화(Activation) 공정을 수행할 수 있다.
상기 제5단계의 제2금속은 감광성 제1금속에 비해 이온화 경향이 낮아 감광성 제1금속 이온을 산화시키는 동시에 자신은 환원될 수 있는 금속일 수 있다. 상기 제2금속은 귀금속 예컨대, 팔라듐, 은, 백금 또는 금일 수 있으나, 이에 제한되지 않는다. 상기 공정에 의하여 자외선 조사를 통해 반응이 일어나지 않은 감광성 제1금속 이온에 제2금속 착이온이 촉매입자로 치환 흡착됨으로 제3금속 패턴층 형성을 위한 준비 작업이 완료되게 된다. 상기 활성화 공정은 20 내지 50℃, 바람직하게는 20 내지 30℃에서 30초 내지 5분, 바람직하게는 1 내지 2분 동안 수행할 수 있다.
예컨대, 상기 제2금속 촉매는 제2금속의 염화물, 황화물 또는 산화물이 염산, 황산, 질산, 술폰산, 포름산, 아세트산 또는 이의 유도체인 산성 용액에 용해된 형태로 사용할 수 있다. 이때, 제2금속 촉매의 농도는 0.04 내지 0.4 M일 수 있으나, 이에 제한되지 않는다.
상기 활성화 공정 이후 무전해 도금 공정을 적용하기에 앞서, 아미노산 용액으로 처리하여 광조사된 부분에 비특이적으로 부착된 제2금속 촉매를 제거하는 제6단계를 수행할 수 있다. 상기 제6단계는 원하는 패턴이 아닌 부분 즉, UV 조사된 부분에 비특이적으로 결합되어 있는 제2금속 촉매가 이후 도금시 번짐현상을 유발할 수 있으므로, 이를 제거하기 위하여 수행할 수 있다.
상기 제6단계에서 사용하는 아미노산 용액은 아스파르트산, 글루타민 및 알라닌으로 구성된 군으로부터 선택되는 아미노산을 포함할 수 있다. 이때, 상기 아미노산 용액은 아미노산을 1 내지 30 g/L 농도로 함유하는 용액일 수 있다. 또한, 상기 아미노산 용액은 pH 7 내지 10의 중성 내지 알칼리성 용액일 수 있다. 상기 아미노산 용액은 수산화나트륨, 수산화칼륨, 수산화암모늄 등의 수산화물을 첨가하여 pH 조절된 용액일 수 있으나, pH 조절 방법은 이에 제한되지 않는다. 구체적으로, 패턴의 선폭이 작아질수록, 예컨대, 10 ㎛ 이하로 좁아질수록 아미노산 용액의 pH가 더 영향을 미칠 수 있다. 예컨대, 상기 제6단계는 아미노산 용액에 침적하여 20 내지 50℃, 바람직하게는 20 내지 30℃에서 30초 내지 5분, 바람직하게는 1 내지 3분 동안 수행할 수 있으나, 이에 제한되지 않는다. 이후 불순물 및 잔류하는 아미노산 용액을 제거하기 위하여 수세 공정을 추가로 수행할 수 있으나, 이에 제한되지 않는다.
마지막으로, 무전해 도금법으로 상기 활성화된 표면에 제3금속 패턴을 형성하는 제7단계를 수행할 수 있다. 상기 제7단계는 제3금속층을 석출시켜 원하는 제3금속 패턴을 형성하기 위하여 수행하는 단계로서, 일명 무전해 도금 공정이라고도 한다. 상기 제7단계의 무전해 도금 공정은 종래의 공지된 방법에 의하여 수행할 수 있다. 상기 무전해 도금 공정에 의하여 활성화 공정으로 흡착된 제2금속 촉매에 동 또는 니켈 등을 석출시켜 밀착력이 우수한 제3금속 패턴층을 형성할 수 있다.
제3금속 패턴을 형성 후, 상기 언급한 수세 공정에 의한 표면을 세정한 후 열풍 혹은 적외선에 의한 건조를 추가로 수행할 수 있다. 무전해 도금을 통해 형성된 제3금속 패턴은 전기동도금 공정, 또는 추가적으로 무전해 도금 공정 후 전기동도금 공정을 통해 적용 제품 및 요구사양에 따라 일정한 두께와 성분을 가진 최종 금속 회로 패턴 층을 형성할 수 있다. 예컨대, 상기 전기동도금 공정에 있어서 접착력 향상을 위하여 저응력 동 전해질을 사용할 수 있다.
다른 하나의 양태로서, 본 발명은 비전도성 유전체 상에 형성된 1 내지 100 ㎛ 선폭의 미세 금속 패턴으로서, 상기 방법에 의해 형성된 것인 금속 패턴을 제공한다.
또 다른 양태로서, 본 발명은 상기 방법에 의해 형성된 금속 패턴을 포함하는 경성(Rigid) 및 연성(Flexible) 타입의 인쇄회로기판(printed circuit board; PCB)을 제공한다.
또 다른 양태로서, 본 발명은 상기 방법에 의해 형성된 금속 패턴을 포함하는 전자태그(radio-frequency identification; RFID)를 제공한다.
또 다른 양태로서, 본 발명은 상기 방법에 의해 형성된 금속 패턴을 포함하는 전자파 차폐용 필터를 제공한다.
또 다른 양태로서, 본 발명은 상기 방법에 의해 형성된 금속 패턴을 포함하는 디스플레이 패널의 전극회로를 제공한다.
상기 본 발명의 방법에 의하여 자동차, 전자, 통신 및 반도체 부품에 요구되는 금속회로패턴 형성을 하나의 연속된 공정으로서 간단하고 용이하게 수행할 수 있다. 예를 들어, 경성(Rigid) 및 연성(Flexible) 타입의 인쇄회로기판(PCB)의 전기회로 및 기타 기능성 금속패턴과 전자테그(RFID)의 안테나를 제조하기 위해 폴리머, 유리 및 세라믹 표면에 금속패턴을 형성할 수 있으며, 자동차용 유리상의 열선 및 전극을 형성할 수 있으며, 디스플레이(LCD, PDP, LED) 등에 사용하는 유리 및 폴리머 소재에 전극 및 회로 등의 금속패턴을 형성할 수 있고, 전자파 차폐용 재료로 사용되는 섬유 및 폴리머 소재에 금속패턴을 형성할 수 있다.
나아가, 본 발명의 공정에 의하여 제조된 금속패턴은 이를 최종 제품의 생산에 유용하게 활용할 수 있다. 예를 들어, 해당 제품으로는 연성 및 경성 인쇄회로기판(Flexible and Rigid PCB), 전자테크(RFID) 안테나, 전자파차폐용 필터재료, 디스플레이 전극 및 관련 금속회로 등의 금속 회로제작(Metal Circuit Fabrication) 등이 있으나, 이에 한정되는 것은 아니다.
본 발명의 방법은 종래 광화학 반응 및 습식표면처리기술을 이용한 비전도성 유전체의 표면 처리 및 통상의 무전해 도금법을 이용하여 미세 금속 패턴을 형성하되, 감광성 금속 이온을 흡착시키기 전 중성 내지 알칼리성 용액으로 처리하는 단계를 더 포함함으로써 감광성 이온의 미세화 및 밀착성을 향상시키는 한편 퍼짐성을 저하시키고, 선택적인 광 반응시키고 귀금속 촉매로 활성화한 후 아미노산 용액으로 처리하는 단계를 더 포함함으로써 도금시 번짐 현상을 유발할 수 있는 원치않는 부분에 비특이적으로 부착된 귀금속 촉매를 효율적으로 제거하여, 선폭 1 ㎛ 수준의 미세한 금속 패턴까지도 구현할 수 있으므로, 정교한 회로 등을 요구하는 디스프레이용 기판이나 전자통신 부품의 제조에 적용할 수 있다.
도 1은 본 발명의 실시예 1에 따라 폴리이미드 필름 상에 형성된 10 ㎛ 선폭의 격자형 미세 금속 패턴의 전자현미경 이미지를 나타낸 도이다.
도 2는 본 발명의 실시예 2에 따라 폴리이미드 필름 상에 형성된 5 ㎛ 선폭의 격자형 미세 금속 패턴의 전자현미경 이미지를 나타낸 도이다.
도 3은 본 발명의 실시예 2에 따라 폴리이미드 필름 상에 형성된 5 ㎛ 선폭의 격자형 미세 금속 패턴의 전자현미경 이미지를 확대하여 나타낸 도이다.
도 4는 비교예 1에 따라 폴리이미드 필름 상에 형성된 5 ㎛ 선폭의 격자형 미세 금속 패턴의 전자현미경 이미지를 나타낸 도이다.
도 5는 본 발명의 실시예 3에 따라 폴리이미드 필름 상에 형성된 1 ㎛ 선폭의 격자형 미세 금속 패턴의 전자현미경 이미지를 나타낸 도이다.
도 6은 본 발명의 실시예 4에 따라 폴리에틸렌 테레프탈레이트 필름 상에 형성된 10 ㎛ 선폭의 격자형 미세 금속 패턴의 전자 현미경 이미지를 확대하여 나타낸 도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하고자 한다. 이들 실시예는 오로지 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이들 실시예에 의해 제한되는 것은 아니다.
실시예 1
폴리이미드 필름 표면에 선폭 10 ㎛의 격자 형태로 동 도금 패턴을 제조하고, 그 형태를 전자현미경으로 관찰하여, 결과를 도 1에 나타내었다.
먼저, 준비한 폴리이미드 필름을 3M KOH 용액에 2분 동안 침적시킨 후, 증류수를 이용한 3단 수세를 통해 표면의 불순물을 제거한 후, 탄산나트륨 2 g/L 함유하는 용액으로 30초 동안 처리하고 수세하였다.
상기 표면 처리된 폴리이미드 필름을 감광성 금속 이온이 용해되어 있는 용액, 즉, 염화주석 30 g/L을 포함하는 메탄설폰산 5 mL, 포름산 10 mL 및 아세트산 10 mL의 혼합용액에 3분 동안 침적시켜 감광성 처리를 하였다. 상기 감광성 처리된 필름에 포토 마스크를 이용하여 주 파장이 365 nm 및 405 nm인 자외선 수은램프로 광조사하여 주석화합물의 광화학 반응을 유발하였다. 이후 염화 팔라듐을 0.2 g/L 농도로 염산 0.1 mL에 혼합하여 용해시켜 제조한 팔라듐 이온 함유 귀금속 촉매에 25℃에서 1분 동안 침적하여 활성화 처리를 하였다.
상기 활성화 처리된 폴리이미드 필름을 아스파르트산 20 g/L 함유하는 용액에 2분 동안 침적시켜 패턴이 형성되지 않은 부분, 즉 산화된 부분에 부착된 팔라듐을 제거한 후 3단 수세하고 무전해 동도금을 실시하였다. 이때, 동도금 용액으로는 황산구리 12 g/L, 탄산나트륨 2 g/L, 착화제로 롯셀염 30 g/L, 환원제로 포르말린 10 mL/L, pH 조정제로 수산화나트륨 12 g/L 및 기타 첨가제로 티오황산나트륨 1 ppm 및 MBT(mercaptobenzthiazole) 1 ppm을 함유하는 용액을 사용하였다.
실시예 2
5 ㎛까지 감소된 선폭의 포토 마스크를 사용하여 폴리이미드 필름 표면에 선폭 5 ㎛의 격자 형태로 동 도금 패턴을 제조하고, 그 형태를 전자현미경으로 관찰하여, 결과를 도 2에 나타내었다. 또한 확대된 전자현미경 이미지를 도 3에 나타내었다.
이때, 감광성 금속 이온이 용해되어 있는 용액으로, 상기 실시예 1의 감광성 금속 이온이 용해되어 있는 용액에 만니톨 10 g/L 및 보릭산 30 g/L를 더 포함하는 용액을 사용하고, 팔라듐 이온 함유 귀금속 촉매로서 염산 대신에 설폰산 0.1 mL, 포름산 0.1 mL 및 아세트산 1 mL의 혼합 용액에 염화 팔라듐을 용해시킨 것을 사용하였다. 활성화 처리 후에는 아스파르트산 5 g/L 함유하고, 수산화나트륨 용액을 사용하여 pH 9로 조절한 용액에 2분 동안 침적시켜 패턴이 형성되지 않은 부분, 즉 산화된 부분에 부착된 팔라듐을 제거하고, 실시예 1과 동일한 방법으로 무전해 동도금을 실시하여 선폭 5 ㎛의 격자 형태의 동 도금 패턴을 제조하였다.
비교예 1
아스파르타산을 함유하는 용액으로 처리하는 과정을 불포함하는 것을 제외하고는 실시예 2와 동일한 방법으로 선폭 5 ㎛의 격자 형태의 동 도금 패턴을 제조하고, 그 형태를 전자현미경으로 관찰하여, 결과를 도 4에 나타내었다.
실시예 3
폴리이미드 필름 표면에 선폭 1 ㎛의 격자 형태로 동 도금 패턴을 제조하고, 그 형태를 전자현미경으로 관찰하여, 결과를 도 5에 나타내었다.
1 ㎛까지 감소된 선폭의 포토 마스크를 사용하는 것을 제외하고는, 상기 실시예 2와 동일한 조성의 용액들을 이용하여, 이와 동일한 방법으로 동 도금 패턴을 제조하였다.
실시예 4
폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 필름을 기판으로 하여 선폭 10 ㎛의 격자 형태로 동 도금 패턴을 제조하고, 그 형태를 전자현미경으로 관찰하여 도 6에 나타내었다.
구체적으로, 170 내지 300 nm 파장의 UV를 폴리에틸렌 테레프탈레이트 필름 표면에 2분 동안 조사한 후, 탄산나트륨 2 g/L 함유 용액으로 30초 동안 처리하고 수세하였다.
이상과 같이 표면처리된 폴리에틸렌 테레프탈레이트 필름을 감광성 금속 이온이 용해되어 있는 용액, 즉, 실시예 1에서 사용된 용액과 동일한 용액으로 처리하고, 상기 감광성 처리된 필름에 포토마스크를 이용하여 주파장이 365 nm 및 405 nm인 자외선 수은램프로 광조사하여 주석 화합물의 광화학 반응을 유발하였다. 이후, 실시예 1에서와 동일한 활성화 용액을 이용하여 활성화 처리한 후, 무전해 도금을 수행하여 동 도금 패턴을 형성하였다.
<결과>
무전해 도금법을 이용하여 선폭이 5 ㎛까지 감소된 미세 금속 패턴을 제조함에 있어서, 팔라듐 이온을 활성화한 후 아스파르트산 용액으로 세척하지 않은 경우, 도 4에 나타난 바와 같이, 형성하고자 하는 격자 패턴 이외의 부분에 팔라듐 이온이 잔존하며, 이로 인해 번짐 현상이 나타나는 것으로 확인되었다. 반면, 동일한 과정을 통해 무전해 도금을 실시하되 팔라듐 이온을 활성화한 후 도금에 앞서 아스파르트산 용액으로 세척하는 단계를 추가로 수행한 경우, 도 3에 나타난 바와 같이, 번짐 현상 없이 깨끗한 패턴을 획득할 수 있었다.

Claims (18)

170 내지 300 nm 파장의 UV를 조사하는 제1공정을 수행하거나, 알칼리금속 또는 알칼리토금속 수산화물 용액으로 처리하는 제2공정을 수행하거나, 또는 상기 2개 공정 모두를 연속적으로 수행하여, 소수성인 비전도성 유전체 표면을 개질하여 친수화하는 제1단계;
상기 개질된 표면을 pH 7 내지 10의 중성 내지 알칼리성 용액으로 처리하는 제2단계;
상기 제2단계로부터 획득한 비전도성 유전체 표면에 감광성 제1금속 이온 함유 용액을 처리하여 감광성 제1금속 이온을 흡착시키는 제3단계;
포토마스크로 마스킹한 후, 상기 감광성 제1금속 이온이 흡착된 표면에 200 내지 450 nm 파장의 빛을 조사하여 마스킹되지 않은 표면의 감광성 제1금속 이온을 선택적으로 산화시키는 제4단계;
산화되지 않은 감광성 제1금속 이온을 제2금속 촉매로 치환하여 활성화하는 제5단계;
아미노산 용액으로 처리하여 제4단계에서 광조사되어 산화된 부분에 비특이적으로 부착된 제2금속 촉매를 제거하는 제6단계; 및
무전해 도금법으로 포토마스킹하여 제1금속 이온이 산화되지 않고 제2금속으로 치환되어 활성화된 표면에 제3금속 패턴을 형성하는 제7단계를 포함하는,
비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 비전도성 유전체는 고분자, 유리, 세라믹 및 실리콘 웨이퍼로 구성된 군으로부터 선택되는 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 알칼리금속 또는 알칼리토금속 수산화물 용액의 농도는 2 내지 6 M인 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 알칼리금속 또는 알칼리토금속 수산화물 용액은 암모늄염, 지방족 아민 화합물 또는 이들 모두를 더 포함하는 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 pH 7 내지 10의 중성 내지 알칼리성 용액은 탄산나트륨, 탄산수소나트륨, 암모니아 또는 이의 염을 0.01 내지 1 M 농도로 포함하는 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 감광성 제1금속은 티타늄, 몰리브덴, 텅스텐 및 주석으로 구성된 군으로부터 선택되는 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 감광성 제1금속 이온을 함유하는 용액은 염산, 질산, 황산, 술폰산 및 이들의 유도체로 구성된 군으로부터 선택되는 하나 이상의 물질을 함유하는 산성 용매를 이용한 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 감광성 제1금속 이온을 함유하는 용액은 말론산, 옥살산, 아세트산, 포름산 및 말릭산으로 구성된 군으로부터 선택되는 카르복실기 또는 포르밀기를 갖는 화합물; 만니톨, 글리콜 및 소르비톨로 구성된 군으로부터 선택되는 당 알코올류 화합물; 및 탄산나트륨 및 보릭산으로 구성된 군으로부터 선택되는 pH 안정제, 또는 이들의 조합을 더 포함하는 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 제4단계는 주파장이 365 또는 405 nm인 광원을 이용하여 수행하는 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 제5단계의 제2금속 촉매는 팔라듐, 은, 백금 및 금으로 구성된 군으로부터 선택되는 금속을 포함하는 화합물인 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 제2금속 촉매는 제2금속의 염화물, 황화물 또는 산화물이 염산, 황산, 질산, 술폰산, 포름산, 아세트산 및 이의 유도체로 구성된 군으로부터 선택되는 산성 용액에 용해된 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 제6단계의 아미노산 용액은 아스파르트산, 글루타민 및 알라닌으로 구성된 군으로부터 선택되는 아미노산을 포함하는 용액인 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
제1항에 있어서,
상기 제6단계의 아미노산 용액은 pH 7 내지 10의 중성 내지 알칼리성 용액인 것인, 비전도성 유전체 상에 1 내지 100 ㎛ 선폭의 미세 금속 패턴을 형성하는 방법.
비전도성 유전체 상에 형성된 1 내지 100 ㎛ 선폭의 미세 금속 패턴으로서, 제1항 내지 제13항 중 어느 한 항의 방법에 의해 형성된 것인 금속 패턴.
제1항 내지 제13항 중 어느 한 항의 방법에 의해 형성된 금속 패턴을 포함하는 경성(Rigid) 및 연성(Flexible) 타입의 인쇄회로기판(printed circuit board; PCB).
제1항 내지 제13항 중 어느 한 항의 방법에 의해 형성된 금속 패턴을 포함하는 전자태그(radio-frequency identification; RFID).
제1항 내지 제13항 중 어느 한 항의 방법에 의해 형성된 금속 패턴을 포함하는 전자파 차폐용 필터.
제1항 내지 제13항 중 어느 한 항의 방법에 의해 형성된 금속 패턴을 포함하는 디스플레이 패널의 전극회로.
KR1020170054584A 2017-04-27 2017-04-27 비전도성 유전체 상에 미세 금속 패턴을 형성하는 방법 KR101907074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170054584A KR101907074B1 (ko) 2017-04-27 2017-04-27 비전도성 유전체 상에 미세 금속 패턴을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170054584A KR101907074B1 (ko) 2017-04-27 2017-04-27 비전도성 유전체 상에 미세 금속 패턴을 형성하는 방법

Publications (1)

Publication Number Publication Date
KR101907074B1 true KR101907074B1 (ko) 2018-10-12

Family

ID=63876294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170054584A KR101907074B1 (ko) 2017-04-27 2017-04-27 비전도성 유전체 상에 미세 금속 패턴을 형성하는 방법

Country Status (1)

Country Link
KR (1) KR101907074B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847985B1 (ko) 2007-06-25 2008-07-22 삼성전자주식회사 금속 배선 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847985B1 (ko) 2007-06-25 2008-07-22 삼성전자주식회사 금속 배선 형성방법

Similar Documents

Publication Publication Date Title
JP6340378B2 (ja) 導電性積層体の製造方法、導電性積層体、タッチセンサー
ES2703240T3 (es) Sustrato de poliimida y método de fabricación de la placa de circuito impreso usando el mismo
US7305761B2 (en) Method for manufacturing wiring substrate
DK2745658T3 (en) Method of forming a CONDUCTIVE image on a non-conductive surface
US20120107522A1 (en) Method for producing formed circuit component
US4440801A (en) Method for depositing a metal layer on polyesters
JP6317090B2 (ja) 無電解めっきのための方法およびそのために使用される溶液
US7494926B2 (en) Method for forming highly conductive metal pattern on flexible substrate and EMI filter using metal pattern formed by the method
JP2006210891A (ja) ポリイミド樹脂の無機薄膜パターン形成方法
JP2004343109A (ja) 金属配線形成方法及びこれを用いた電磁波遮蔽フィルタ
KR20060064549A (ko) 폴리이미드 수지의 무기 박막 형성방법 및 표면 개질된무기 박막 형성용 폴리이미드 수지의 제조방법
KR101907074B1 (ko) 비전도성 유전체 상에 미세 금속 패턴을 형성하는 방법
JP2005029735A (ja) ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
KR100292652B1 (ko) 무전해도금용활성화촉매액및무전해도금방법
JP2006188757A (ja) ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
US7205098B2 (en) Method for manufacturing high-transmittance optical filter for image display devices
JP2005045236A (ja) ポリイミド樹脂の無機薄膜パターン形成方法
US20050245004A1 (en) Method for manufacturing wiring substrate and method for manufacturing electronic device
KR100877379B1 (ko) 비전도성 유전체상의 선택적 금속화 공정
US20050170622A1 (en) Method for manufacturing wiring substrate and method for manufacturing electronic device
US6773760B1 (en) Method for metallizing surfaces of substrates
US20190327836A1 (en) Metal oxide nanoparticle ink composition, method of producing same, and method of forming conductive layer pattern using same
KR101599422B1 (ko) 강화유리에 금속 패턴을 형성하는 방법
KR100904251B1 (ko) 폴리머 표면에 귀금속촉매의 선택적 흡착방법
JP2008091456A (ja) ポリイミド樹脂表面の無機薄膜形成方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant