KR20090068758A - 표시판 및 그 제조 방법 - Google Patents
표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20090068758A KR20090068758A KR1020070136508A KR20070136508A KR20090068758A KR 20090068758 A KR20090068758 A KR 20090068758A KR 1020070136508 A KR1020070136508 A KR 1020070136508A KR 20070136508 A KR20070136508 A KR 20070136508A KR 20090068758 A KR20090068758 A KR 20090068758A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- gate line
- color filter
- forming
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000010949 copper Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052802 copper Inorganic materials 0.000 claims abstract description 17
- 229910052709 silver Inorganic materials 0.000 claims abstract description 17
- 239000004332 silver Substances 0.000 claims abstract description 17
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 30
- 239000010936 titanium Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 14
- 238000007772 electroless plating Methods 0.000 claims description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 239000011733 molybdenum Substances 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum (Al) Chemical class 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 기판 위에 색 필터를 형성하는 단계, 상기 색 필터에 복수의 트렌치를 형성하는 단계, 상기 트렌치에 제1 금속층을 형성하는 단계, 상기 제1 금속층 위에 제2 금속층을 성장하여 게이트선을 형성하는 단계, 상기 색 필터 및 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체를 형성하는 단계, 상기 반도체 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 포함하는 표시판의 제조 방법 및 그 표시판에 관한 것이다.
색 필터, 무전해 도금, 저저항 배선, 시드 금속
Description
본 발명은 표시판 및 그 제조 방법에 관한 것이다.
널리 사용되는 평판 표시 장치로는 액정 표시 장치, 플라스마 표시 장치 및 유기 발광 표시 장치 등이 있다.
이러한 표시 장치들은 전기장 생성 전극과 연결되어 있는 스위칭 소자와 스위칭 소자를 제어하여 전기장 생성 전극에 전압을 인가하기 위한 게이트선 및 데이터선 등 복수의 신호선을 포함한다. 표시 장치의 잔상을 줄이고 해상도를 높이기 위해 신호선의 저항은 작은 것이 바람직하다.
특히 표시 장치들이 대형화되면서 고화질을 구현하기 위해 더욱 개선된 응답 속도가 요구되며, 이를 위해 신호선의 저항을 줄이기 위한 연구가 널리 진행되고 있다.
저저항 신호선으로서, 알루미늄(Al), 구리(Cu) 및 은(Ag) 등의 저저항 금속을 증착하고 사진 식각하는 방안이 제안되었지만, 이들 저저항 금속은 유리 기판과 의 접착성(adhesion)이 불량하고 하부층 또는 상부층으로 확산될 수 있어 실제 공정에 적용하기에는 신뢰성이 떨어진다. 또한 이를 보완하기 위해서는 추가 공정이 필요하다.
따라서 본 발명이 해결하고자 하는 과제는 저저항성 및 신뢰성을 동시에 확보하면서 공정을 단순화하는 것이다.
본 발명의 한 실시예에 따른 표시판은 기판, 상기 기판 전면에 형성되어 있으며 복수의 트렌치를 가지는 색 필터, 상기 트렌치에 형성되어 있는 제1 신호선, 상기 제1 신호선과 교차하는 제2 신호선, 상기 제1 및 제2 신호선과 연결되어 있는 박막 트랜지스터, 그리고 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함한다.
상기 게이트선은 구리(Cu) 또는 은(Ag)을 포함하는 제1 층을 포함할 수 있다.
상기 게이트선은 상기 제1 층의 하부에 위치하며 시드 금속을 포함하는 제2 층을 더 포함할 수 있다.
상기 시드 금속은 몰리브덴(Mo), 니켈(Ni) 및 티타늄(Ti)에서 선택된 적어도 하나를 포함할 수 있다.
상기 제1 층은 상기 제2 층보다 두꺼울 수 있다.
상기 게이트선은 두께가 1 내지 4㎛일 수 있다.
본 발명의 다른 실시예에 따른 표시판은 게이트선, 상기 게이트선을 둘러싸 는 색 필터, 상기 게이트선 및 상기 색 필터 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체, 상기 반도체 위에서 서로 마주하는 소스 전극 및 드레인 전극, 상기 소스 전극과 연결되어 있는 데이터선, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
상기 색 필터는 복수의 트렌치를 가지며, 상기 게이트선은 상기 트렌치에 위치할 수 있다.
상기 게이트선은 외부 회로와 연결되는 패드부를 포함하며, 상기 게이트선의 패드부는 상기 트렌치에 위치할 수 있다.
상기 게이트선은 구리(Cu) 또는 은(Ag)을 포함하는 제1 층을 포함할 수 있다.
상기 게이트선은 상기 제1 층의 하부에 위치하며 시드 금속을 포함하는 제2 층을 더 포함할 수 있다.
상기 시드 금속은 몰리브덴(Mo), 니켈(Ni) 및 티타늄(Ti)에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 한 실시예에 따른 표시판의 제조 방법은 기판 위에 색 필터를 형성하는 단계, 상기 색 필터에 복수의 트렌치를 형성하는 단계, 상기 트렌치에 제1 금속층을 형성하는 단계, 상기 제1 금속층 위에 제2 금속층을 성장하여 게이트선을 형성하는 단계, 상기 색 필터 및 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체를 형성하는 단계, 상기 반도체 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 그리고 상기 드레인 전 극과 연결되어 있는 화소 전극을 형성하는 단계를 포함한다.
상기 제2 금속층을 성장하는 단계는 무전해 도금 방법으로 수행할 수 있다.
상기 색 필터에 트렌치를 형성하는 단계 및 상기 트렌치에 제1 금속층을 형성하는 단계는 동일한 마스크를 사용하여 상기 색 필터 및 상기 제1 금속층을 각각 패터닝할 수 있다.
상기 제2 금속층은 구리(Cu) 또는 은(Ag)을 포함할 수 있다.
상기 제1 금속층은 몰리브덴(Mo), 니켈(Ni) 및 티타늄(Ti)에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 한 실시예에 따른 표시판의 제조 방법은 기판 위에 색 필터를 형성하는 단계, 상기 색 필터에 복수의 트렌치를 형성하는 단계, 그리고 상기 트렌치에 신호선을 형성하는 단계를 포함하고, 상기 신호선을 형성하는 단계는 상기 색 필터 전면에 제1 금속층을 적층하는 단계, 상기 제1 금속층을 패터닝하여 상기 트렌치에만 제1 금속층을 남기는 단계, 그리고 무전해 도금으로 상기 패터닝된 제1 금속층 위에 제2 금속층을 성장하는 단계를 포함한다.
상기 색 필터에 복수의 트렌치를 형성하는 단계 및 상기 제1 금속층을 패터닝하는 단계는 동일한 마스크를 사용하여 수행할 수 있다.
상기 제1 금속층은 몰리브덴(Mo), 니켈(Ni) 및 티타늄(Ti)에서 선택된 적어도 하나를 포함하고, 상기 제2 금속층은 구리(Cu) 및 은(Ag)에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 한 실시예에 따르면, 게이트선을 구리, 은 또는 이들의 합금과 같은 저저항 금속을 사용하여 두껍게 형성함으로써 대면적 표시판에서도 저항을 줄이고 신호 지연을 방지할 수 있다.
또한 이러한 게이트선을 두껍게 형성할 때 기존의 사진 식각 방법을 사용하지 않고 시드 금속층을 사용한 무전해 도금 방법을 사용함으로써 기판과의 접착성 불량 문제를 해결할 수 있다.
또한 게이트선을 형성할 때 색 필터를 틀(mold)로 하여 무전해 도금을 실시함으로써 별도의 틀을 제작하기 위한 단계가 줄어들어 공정을 단순화하고 제조 비용을 절감할 수 있다.
또한 게이트선의 두께는 색 필터의 두께 또는 색 필터의 트렌치 깊이에 따라 조절할 수 있으므로 그 두께 조절이 용이하다.
또한 공정 중 색 필터에 트렌치를 형성하는 단계와 시드 금속층을 사진 식각하는 공정에서 동일한 마스크를 사용할 수 있으므로 마스크 수를 줄일 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙 였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 내지 도 3을 참조하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III 선을 따라 자른 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 색 필터(230R, 230G, 230B)가 형성되어 있다.
색 필터는 열 방향을 따라 적색 필터(230R), 녹색 필터(230G) 및 청색 필터(230B)가 나란하게 뻗어 있는 스트라이프(stripe) 타입이다. 그러나 이와는 달리 적색 필터(230R), 녹색 필터(230G) 및 청색 필터(230B)가 각 화소별로 교대로 배열되어 있는 구조일 수도 있다. 색 필터(230R, 230G, 230B)의 가장자리는 이웃하는 색 필터와 중첩될 수 있다.
색 필터(230R, 230G, 230B)에는 복수의 트렌치(trench)가 형성되어 있다. 트렌치는 주로 가로 방향으로 뻗어 있는 복수의 선형 부분, 선형 부분으로부터 위로 뻗어 있는 돌출 부분 및 선형 부분의 끝에 위치하며 폭이 넓은 끝 부분을 포함한다.
트렌치에는 복수의 게이트선(121)이 형성되어 있다. 즉 트렌치와 게이트선(121)은 동일한 모양이다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 뻗어 있는 게이트 전극(124)과 외부 회로 연결을 위하여 폭이 넓은 패드 부분(129)을 포함한다. 게이트선(121) 중 가로 방향으로 뻗어 있는 부분, 게이트 전극(124) 및 패드 부분(129)은 각각 트렌치의 선형 부분, 돌출 부분 및 끝 부분에 위치한다.
게이트선(121)은 구리(Cu), 은(Ag) 또는 이들의 합금과 같은 저저항 금속으로 만들어진 상부층(121q, 124q, 129q)과 구리, 은 또는 이들의 합금을 성장할 수 있는 시드 금속(seed metal)으로 만들어진 하부층(121p, 124p, 129p)을 포함한다. 시드 금속은 예컨대 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti) 및 이들의 합금에서 선택될 수 있다.
게이트선(121)은 두께는 약 1 내지 4㎛일 수 있으며, 상부층(121q, 124q, 129q)이 하부층(121p, 124p, 129p)보다 두껍다. 예컨대 하부층(121p, 124p, 129p)의 두께는 약 300Å 이상일 수 있으며 나머지 대부분의 두께는 상부층(121q, 124q, 129q)일 수 있다.
게이트선(121)은 색 필터의 트렌치에 형성되어 색 필터(230R, 230G, 230B)로 둘러싸여 있다. 이 때 게이트선(121)은 측면에서 색 필터(230R, 230G, 230B)와 직접 접촉할 수도 있고 공정 마진 등을 고려하여 소정 거리를 두고 떨어져 있을 수 있다.
게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 세로 방향으로 뻗어 있으며 비정질 또는 결정질 규소 따위로 만들어진 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 게이트 전극(124)을 향하여 뻗어 있는 돌출부(154)를 포함한다.
선형 반도체(151) 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 이루어지는 선형 저항성 접촉 부재(ohmic contact)(161) 및 복수의 섬형 저항성 접촉 부재(165)가 형성되어 있다. 선형 저항성 접촉 부재(161)는 돌출부(154)를 향하여 뻗어 있는 돌출부(163)를 포함하며, 돌출부(163)는 섬형 저항성 접촉 부재(165)와 쌍을 이루어 돌출부(154) 위에 위치되어 있다.
선형 저항성 접촉 부재(161), 섬형 저항성 접촉 부재(165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압을 전달한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗어 있는 소스 전극(173)과 외부 회로 연결을 위하여 폭이 넓은 패드 부분(179)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며, 반도체의 돌출부(154) 위에서 소스 전극(173)과 서로 마주한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜 지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체의 돌출부(154)에 형성된다.
선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이의 채널 영역을 제외하고는 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 모양을 가진다.
선형 저항성 접촉 부재(161)는 선형 반도체(151)와 데이터선(171) 사이에 끼어 있으며 데이터선(171)과 실질적으로 동일한 평면 모양을 가진다. 섬형 저항성 접촉 부재(165)는 선형 반도체(151)와 드레인 전극(175) 사이에 끼어 있으며 드레인 전극(175)과 실질적으로 동일한 평면 모양을 가진다.
데이터선(171) 및 드레인 전극(175) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)에는 드레인 전극(175) 및 데이터선(171)의 패드 부분(179)을 각각 드러내는 접촉 구멍(185, 182)이 형성되어 있고, 보호막(180) 및 게이트 절연막(140)에는 게이트선(121)의 패드 부분(129)을 드러내는 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 화소 전극(191) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있으며 드레인 전극(175)으로부터 데이터 전압을 인가받는다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 패드 부분(129)과 데이터선(171)의 패드 부분(179)에 각각 연결되어 있다. 접촉 보조 부재(81, 82)는 게이트선(121)의 패드 부분(129) 또는 데이터선(171)의 패드 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
그러면 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 4 내지 도 18을 참조하여 설명한다.
도 4, 도 6, 도 13, 도 15 및 도 17은 도 1 내지 도 3의 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 배치도이고, 도 5는 도 4의 표시판을 V-V 선을 따라 자른 단면도이고, 도 7은 도 6의 표시판을 VII-VII 선을 따라 자른 단면도이고, 도 8 내지 도 12는 도 6 및 도 7의 제조 방법에 연속하는 공정을 도시한 단면도이고, 도 14는 도 13의 표시판을 XIV-XIV 선을 따라 자른 단면도이고, 도 16은 도 15의 표시판을 XVI-XVI 선을 따라 자른 단면도이고, 도 18은 도 17의 표시판을 XVIII-XVIII 선을 따라 자른 단면도이다.
도 4 및 도 5를 참고하면, 절연 기판(110) 전면에 색 필터(230R, 230G, 230B)를 도포한다. 색 필터(230R, 230G, 230B)는 예컨대 적색 필터(230R)를 기판(110) 전면에 도포하고 사진 공정으로 패터닝하고 녹색 필터(230G)를 기판(110) 전면에 도포하고 사진 공정으로 패터닝하고 청색 필터(230B)를 기판(110) 전면에 도포하고 사진 공정으로 패터닝하는 방법으로 형성할 수 있다. 그러나 이에 한정되지 않고 잉크젯 인쇄 따위로 형성할 수도 있다.
이 때 색 필터(230R)는 복수의 화소가 위치하는 표시 영역(D) 뿐만 아니라 게이트선 및 데이터선과 같은 신호선의 패드 부분이 위치할 패드 영역(P)에도 형성 된다.
다음 도 6 및 도 7을 참고하면, 색 필터(230R, 230G, 230B) 위에 마스크(도시하지 않음)를 배치하고 노광한 후 현상하여 복수의 트렌치(231, 234, 239)를 형성한다. 트렌치(231, 234, 239)는 주로 가로 방향으로 뻗어 있는 복수의 선형 부분(231), 선형 부분(231)으로부터 위로 뻗어 있는 돌출 부분(234) 및 선형 부분의 끝에 위치하며 폭이 넓은 끝 부분(239)을 포함한다.
다음 도 8을 참고하면, 트렌치(231, 234, 239)가 형성된 색 필터(230R, 230G, 230B) 및 기판(110) 전면에 몰리브덴(Mo), 니켈(Ni) 및 티타늄(Ti) 따위의 시드 금속층(120)을 적층한다.
다음 도 9를 참고하면, 시드 금속층(120) 위에 감광막(40)을 도포한다.
다음 도 10을 참고하면, 감광막(40) 위에 마스크(도시하지 않음)를 배치하고 노광한 후 현상하여 트렌치(231, 234, 239)에만 복수의 감광 패턴(40a)을 남긴다.
이 때 트렌치(231, 234, 239)를 형성하는 단계와 감광막(40)을 패터닝하는 단계는 동일한 마스크를 사용할 수 있다. 따라서 공정 중 소요되는 마스크를 하나 줄일 수 있다.
다음 도 11을 참고하면, 감광 패턴(40a)을 사용하여 시드 금속층(120)을 식각하여 트렌치(231, 234, 239)에 위치하는 시드 금속층(120)을 남기고 나머지는 제거한다. 이로써 게이트선의 하부층(121p), 게이트 전극의 하부층(124p) 및 패드 부분의 하부층(도시하지 않음)이 형성된다.
이어서 감광 패턴(40a)을 제거한다.
다음 도 12를 참고하면, 구리 또는 은 따위의 저저항 금속을 포함하는 전해액을 사용하여 무전해 도금(electroless plating)을 수행한다. 무전해 도금은 기판(110)을 전해액에 담그거나 기판(110) 위에 전해액을 분사하는 방식으로 수행될 수 있다.
이와 같은 무전해 도금을 수행함으로써 하부층(121p, 124p) 위에 구리, 은 또는 이들의 합금이 성장함으로써 게이트선의 상부층(121q), 게이트 전극의 상부층(124q) 및 패드 부분의 상부층(도시하지 않음)이 형성된다.
다음 도 13 및 도 14를 참고하면, 게이트선(121) 위에 게이트 절연막(140), 반도체 층(150), 저항성 접촉층(160) 및 데이터 금속층(170)을 차례로 적층하고 그 위에 감광막(도시하지 않음)을 도포한다.
이어서 감광막(도시하지 않음) 위에 마스크(도시하지 않음)를 배치하고 노광한다. 이 때 마스크는 투광 영역, 차광 영역 외에 반투광 영역을 가질 수 있다. 반투광 영역에는 슬릿 패턴(slit pattern), 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비될 수 있다.
이어서 마스크를 제거하고 노광된 감광막을 현상하여 두께가 다른 감광 패턴(도시하지 않음)을 형성한다.
이어서, 감광 패턴을 사용하여 데이터 금속층(170), 저항성 접촉층(160) 및 반도체 층(150)을 차례로 식각한다.
다음 도 15 및 도 16을 참고하면, 애싱(ashing)과 같은 에치 백(etch back) 공정을 사용하여 감광 패턴의 일부를 제거한 후, 이를 마스크로 하여 데이터 금속 층(170)을 2차 식각하여 소스 전극(173) 및 패드 부분(179)을 포함하는 데이터선(171)과 드레인 전극(175)을 형성한다.
이어서 소스 전극(173)과 드레인 전극(175) 사이에 노출되어 있는 저항성 접촉층(160)을 백 채널 에치(back channel etch, BCE)한다.
다음 도 17 및 도 18을 참고하면, 기판 전면에 보호막(180)을 적층하고 사진 식각하여 드레인 전극(175), 게이트선(121)의 패드부(129) 및 데이터선(171)의 패드부(179)를 각각 드러내는 복수의 접촉 구멍(185, 181, 182)를 형성한다.
다음 도 1 내지 도 3을 참고하면, 보호막(180) 위에 도전층을 적층하고 사진 식각하여 화소 전극(191)과 접촉 보조 부재(181, 82)를 형성한다.
이와 같이 본 발명에서는 게이트선을 구리, 은 또는 이들의 합금과 같은 저저항 금속을 사용하여 두껍게 형성함으로써 대면적 표시판에서도 저항을 줄이고 신호 지연을 방지할 수 있다.
또한 이러한 게이트선을 두껍게 형성할 때 기존의 사진 식각 방법을 사용하지 않고 시드 금속층을 사용한 무전해 도금 방법을 사용함으로써 기판과의 접착성 불량 문제를 해결할 수 있다.
또한 본 발명에서는 게이트선을 형성할 때 색 필터를 틀(mold)로 하여 무전해 도금을 실시함으로써 별도의 틀을 제작하기 위한 단계가 줄어들어 공정을 단순화하고 제조 비용을 절감할 수 있다.
또한 게이트선의 두께는 색 필터의 두께 또는 색 필터의 트렌치 깊이에 따라 조절할 수 있으므로 그 두께 조절이 용이하다.
또한 공정 중 색 필터에 트렌치를 형성하는 단계와 시드 금속층을 사진 식각하는 공정에서 동일한 마스크를 사용할 수 있으므로 마스크 수를 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III 선을 따라 자른 단면도이고,
도 4, 도 6, 도 13, 도 15 및 도 17은 도 1 내지 도 3의 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 배치도이고,
도 5는 도 4의 표시판을 V-V 선을 따라 자른 단면도이고,
도 7은 도 6의 표시판을 VII-VII 선을 따라 자른 단면도이고,
도 8 내지 도 12는 도 6 및 도 7의 제조 방법에 연속하는 공정을 도시한 단면도이고,
도 14는 도 13의 표시판을 XIV-XIV 선을 따라 자른 단면도이고,
도 16은 도 15의 표시판을 XVI-XVI 선을 따라 자른 단면도이고,
도 18은 도 17의 표시판을 XVIII-XVIII 선을 따라 자른 단면도이다.
Claims (20)
- 기판,상기 기판 전면에 형성되어 있으며 복수의 트렌치를 가지는 색 필터,상기 트렌치에 형성되어 있는 제1 신호선,상기 제1 신호선과 교차하는 제2 신호선,상기 제1 및 제2 신호선과 연결되어 있는 박막 트랜지스터, 그리고상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하는 표시판.
- 제1항에서,상기 게이트선은 구리(Cu) 또는 은(Ag)을 포함하는 제1 층을 포함하는 표시판.
- 제2항에서,상기 게이트선은 상기 제1 층의 하부에 위치하며 시드 금속을 포함하는 제2 층을 더 포함하는 표시판.
- 제3항에서,상기 시드 금속은 몰리브덴(Mo), 니켈(Ni) 및 티타늄(Ti)에서 선택된 적어도 하나를 포함하는 표시판.
- 제4항에서,상기 제1 층은 상기 제2 층보다 두꺼운 표시판.
- 제2항에서,상기 게이트선은 두께가 1 내지 4㎛인 표시판.
- 게이트선,상기 게이트선을 둘러싸는 색 필터,상기 게이트선 및 상기 색 필터 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체,상기 반도체 위에서 서로 마주하는 소스 전극 및 드레인 전극,상기 소스 전극과 연결되어 있는 데이터선, 그리고상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 표시판.
- 제7항에서,상기 색 필터는 복수의 트렌치를 가지며,상기 게이트선은 상기 트렌치에 위치하는표시판.
- 제8항에서,상기 게이트선은 외부 회로와 연결되는 패드부를 포함하며,상기 게이트선의 패드부는 상기 트렌치에 위치하는표시판.
- 제8항에서,상기 게이트선은 구리(Cu) 또는 은(Ag)을 포함하는 제1 층을 포함하는 표시판.
- 제10항에서,상기 게이트선은 상기 제1 층의 하부에 위치하며 시드 금속을 포함하는 제2 층을 더 포함하는 표시판.
- 제11항에서,상기 시드 금속은 몰리브덴(Mo), 니켈(Ni) 및 티타늄(Ti)에서 선택된 적어도 하나를 포함하는 표시판.
- 기판 위에 색 필터를 형성하는 단계,상기 색 필터에 복수의 트렌치를 형성하는 단계,상기 트렌치에 제1 금속층을 형성하는 단계,상기 제1 금속층 위에 제2 금속층을 성장하여 게이트선을 형성하는 단계,상기 색 필터 및 상기 게이트선 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 반도체를 형성하는 단계,상기 반도체 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 그리고상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 포함하는 표시판의 제조 방법.
- 제13항에서,상기 제2 금속층을 성장하는 단계는 무전해 도금 방법으로 수행하는 표시판의 제조 방법.
- 제14항에서,상기 색 필터에 트렌치를 형성하는 단계 및 상기 트렌치에 제1 금속층을 형성하는 단계는 동일한 마스크를 사용하여 상기 색 필터 및 상기 제1 금속층을 각각 패터닝하는 표시판의 제조 방법.
- 제14항에서,상기 제2 금속층은 구리(Cu) 또는 은(Ag)을 포함하는 표시판의 제조 방법.
- 제16항에서,상기 제1 금속층은 몰리브덴(Mo), 니켈(Ni) 및 티타늄(Ti)에서 선택된 적어도 하나를 포함하는 표시판의 제조 방법.
- 기판 위에 색 필터를 형성하는 단계,상기 색 필터에 복수의 트렌치를 형성하는 단계, 그리고상기 트렌치에 신호선을 형성하는 단계를 포함하고,상기 신호선을 형성하는 단계는상기 색 필터 전면에 제1 금속층을 적층하는 단계,상기 제1 금속층을 패터닝하여 상기 트렌치에만 제1 금속층을 남기는 단계, 그리고무전해 도금으로 상기 패터닝된 제1 금속층 위에 제2 금속층을 성장하는 단계를 포함하는 표시판의 제조 방법.
- 제18항에서,상기 색 필터에 복수의 트렌치를 형성하는 단계 및 상기 제1 금속층을 패터 닝하는 단계는 동일한 마스크를 사용하여 수행하는 표시판의 제조 방법.
- 제18항에서,상기 제1 금속층은 몰리브덴(Mo), 니켈(Ni) 및 티타늄(Ti)에서 선택된 적어도 하나를 포함하고,상기 제2 금속층은 구리(Cu) 및 은(Ag)에서 선택된 적어도 하나를 포함하는 표시판의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136508A KR101499237B1 (ko) | 2007-12-24 | 2007-12-24 | 표시판 및 그 제조 방법 |
| US12/203,427 US20090159888A1 (en) | 2007-12-24 | 2008-09-03 | Display panel and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136508A KR101499237B1 (ko) | 2007-12-24 | 2007-12-24 | 표시판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090068758A true KR20090068758A (ko) | 2009-06-29 |
| KR101499237B1 KR101499237B1 (ko) | 2015-03-06 |
Family
ID=40787518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070136508A KR101499237B1 (ko) | 2007-12-24 | 2007-12-24 | 표시판 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090159888A1 (ko) |
| KR (1) | KR101499237B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120017352A (ko) * | 2010-08-18 | 2012-02-28 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101283008B1 (ko) * | 2010-12-23 | 2013-07-05 | 주승기 | 트렌치형상의 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101386189B1 (ko) * | 2008-03-20 | 2014-04-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| KR101382148B1 (ko) * | 2008-04-03 | 2014-04-09 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759281B1 (en) * | 1999-04-26 | 2004-07-06 | Samsung Electronics Co., Ltd. | Method of making a display switch having a contact hole through a passivation layer and a color filter |
| KR100400765B1 (ko) * | 2000-11-13 | 2003-10-08 | 엘지.필립스 엘시디 주식회사 | 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법 |
| US7102168B2 (en) * | 2001-12-24 | 2006-09-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for display and manufacturing method thereof |
| KR100884541B1 (ko) * | 2002-12-10 | 2009-02-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100905662B1 (ko) * | 2003-06-26 | 2009-06-30 | 엘지디스플레이 주식회사 | 액정표시장치 제조 방법 및 배선 구조 |
| JP2008124316A (ja) * | 2006-11-14 | 2008-05-29 | Hitachi Displays Ltd | 有機ｅｌ表示装置 |
-
2007
- 2007-12-24 KR KR1020070136508A patent/KR101499237B1/ko active IP Right Grant
-
2008
- 2008-09-03 US US12/203,427 patent/US20090159888A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120017352A (ko) * | 2010-08-18 | 2012-02-28 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101283008B1 (ko) * | 2010-12-23 | 2013-07-05 | 주승기 | 트렌치형상의 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101499237B1 (ko) | 2015-03-06 |
| US20090159888A1 (en) | 2009-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101480004B1 (ko) | 표시판 및 그 제조 방법 | |
| JP4772200B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100750872B1 (ko) | 액정표장치용 어레이기판과 그 제조방법 | |
| JP5706510B2 (ja) | 液晶表示装置用のアレイ基板及びその製造方法 | |
| KR20090116168A (ko) | 금속 배선 기판, 박막 트랜지스터 기판, 및 금속 배선의형성 방법 | |
| US7829897B2 (en) | Array substrate of liquid crystal display device having thin film transistor on color filter and method of fabricating the same | |
| KR20060010116A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US8283220B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR101219041B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP4898229B2 (ja) | 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法 | |
| KR101039022B1 (ko) | 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법 | |
| KR101447996B1 (ko) | 박막 트랜지스터 표시판 및 이를 제조하는 방법 | |
| KR20070039274A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR101499237B1 (ko) | 표시판 및 그 제조 방법 | |
| KR20070082090A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20100075195A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20090080790A (ko) | 박막 트랜지스터 표시판 및 이를 제조하는 방법 | |
| KR101261966B1 (ko) | 박막트랜지스터 기판과 이의 제조방법 | |
| KR20050009039A (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR100729785B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조방법 | |
| KR20110066640A (ko) | 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법 | |
| KR20020027731A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20070048412A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080100641A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20070081900A (ko) | 박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 표시판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200203 Year of fee payment: 6 |