KR20070081900A - 박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20070081900A
KR20070081900A KR1020060014171A KR20060014171A KR20070081900A KR 20070081900 A KR20070081900 A KR 20070081900A KR 1020060014171 A KR1020060014171 A KR 1020060014171A KR 20060014171 A KR20060014171 A KR 20060014171A KR 20070081900 A KR20070081900 A KR 20070081900A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
photoresist pattern
layer
photoresist
Prior art date
Application number
KR1020060014171A
Other languages
English (en)
Inventor
전우석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060014171A priority Critical patent/KR20070081900A/ko
Publication of KR20070081900A publication Critical patent/KR20070081900A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조되는 박막 트랜지스터 표시판을 제공한다. 박막 트랜지스터 표시판의 제조 방법은 게이트 배선, 게이트 절연막 및 비정질 규소층이 차례로 형성되어 있는 절연 기판 상에 형성된 포토레지스트 패턴을 식각 마스크로 하여 비정질 규소층을 패터닝하여 반도체층을 형성하고, 게이트 절연막 또는 포토레지스트 패턴 상에 투명 도전층을 형성하고 포토레지스트 패턴을 제거하여 화소 전극을 형성하고, 화소 전극과 전기적으로 연결되는 데이터 배선을 형성하고, 화소 전극을 노출하는 개구를 포함하는 보호막을 형성하는 것을 포함한다.
박막 트랜지스터 표시판, 리프트 오프, 언더컷

Description

박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조된 박막 트랜지스터 표시판{Method for fabricating thin film transistor panel and thin film transistor panel fabricated by the same}
도 1 내지 도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 공정 단계별 단면도들이다.
도 7 내지 도 12는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 공정 단계별 단면도들이다.
도 13 내지 도 17은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 공정 단계별 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 20: 게이트 전극
30: 게이트 절연막 44: 반도체층
55, 56: 저항 접촉층 65: 포토레지스트 패턴
75: 화소 전극 85: 소오스 전극
86: 드레인 전극 90: 보호막
92: 개구
본 발명은 박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조된 박막 트랜지스터 표시판에 관한 것으로서, 보다 상세하게는 리프트 오프 공정을 이용하여 박막 트랜지스터 표시판을 제조하는 방법 및 그에 의해 제조된 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정으로 이루어져, 전극에 전압을 인가하여 액정들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 복수의 화소 전극이 매트릭스 형태로 배열되어 있는 표시판(이하, 박막 트랜지스터 표시판이라 함)과 하나의 공통 전극이 기판 전면을 덮고 있는 표시판으로 구성되어 있는 형태이다.
박막 트랜지스터 표시판의 경우, 광을 부분적으로 통과시키는 슬릿을 포함하는 마스크로 포토레지스트층에 도달하는 노광량을 조절하여 저층부와 고층부의 이단 구조의 포토레지스트 패턴을 형성하고, 이를 이용하여 반도체층과 데이터 배선을 패터닝하는 4매 마스크 공정에 의해 제조될 수 있다. 그러나, 슬릿 노광의 특성상 미세한 노광 조건의 변동에 의해서도 형성되는 포토레지스 패턴의 변형이 심하다. 또한, 포토레지스트 패턴의 저층부를 제거하는 에치백 공정 수행 시 포토레지스트 패턴의 상면과 측면도 함께 제거되어 소오스/드레인 전극 아래의 반도체층의 돌출 영역이 발생하여, 결국 액정 표시 장치의 표시 품질을 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는 슬릿 노광을 사용하지 않는 4매 마스크 공정에 의한 박막 트랜지스터 표시판의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제를 이러한 박막 트랜지스터 표시판의 제조 방법에 의해 제조된 박막 트랜지스터 표시판을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 게이트 배선, 게이트 절연막 및 비정질 규소층이 차례로 형성되어 있는 절연 기판 상에 형성된 포토레지스트 패턴을 식각 마스크로 하여 상기 비정질 규소층을 패터닝하여 반도체층을 형성하고, 상기 게이트 절연막 또는 상기 포토레지스트 패턴 상에 투명 도전층을 형성하고 상기 포토레지스트 패턴을 제거하여 화소 전극을 형성하고, 상기 화소 전극과 전기적으로 연결되는 데이터 배선을 형성하고, 상기 화소 전극을 노출하는 개구를 포함하는 보호막을 형성하는 것을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 상기한 바와 같은 방법으로 제조되는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 기술하는 제조 방법을 구성하는 단계들은 순차적 또는 연속적임을 명시하거나 다른 특별한 언급이 있는 경우가 아니면, 하나의 제조 방법을 구성하는 하나의 단계와 다른 단계가 명세서 상에 기술된 순서로 제한되어 해석되지 않는다. 따라서 당업자가 용이하게 이해될 수 있는 범위 내에서 제조 방법의 구성 단계의 순서를 변화시킬 수 있으며, 이 경우 그에 부수하는 당업자에게 자명한 변화는 본 발명의 범위에 포함되는 것이다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 도 1 내지 도 6을 참조하여 설명한다. 도 1 내지 도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 공정 단계별 단면도들이다.
도 1에 도시한 바와 같이, 먼저 유리 등으로 이루어진 투명 절연 기판(10)의 전면에 스퍼터링 등을 이용하여 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등의 단일막 또는 다층막으로 이루어진 게이트 배선을 형성하기 위한 도전층을 증착하고, 이를 패터닝하여 게이트 배선을 형성한다. 게이트 배선은 가로 방향으로 연장되어 있는 게이트선(미도시), 게이트선의 일단에 형성되어 외부로부터의 신호를 전달하기 위한 게이트 패드(미도시), 게이트선으로부터 돌출되어 있는 게이트 전극(20)을 포함한다.
다음, 게이트 배선 위에 차례로 질화 규소, 수소화 비정질 규소 및 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소를 예를 들어, 화학 기상 증착법(Chemical Vapor Deposition; CVD) 등을 이용하여 연속 증착하여 게이트 절연막(30), 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 형성한다.
이어, 도핑된 비정질 규소층(50) 상에 포토레지스트층(60)을 형성한다. 포토레지스트층(60)은 노광되지 않은 영역이 경화되는 포지티브 타입의 포토레지스트로 이루어질 수도 있고, 노광된 영역이 경화되는 네거티브 타입의 포토레지스트로 이루어질 수도 있다.
다음, 도 2에 도시한 바와 같이 광을 투과하는 투광 영역과 광을 차단하는 차광 영역을 구비하는 마스크(미도시)를 이용하여 포토레지스트층(도 1의 60)을 선택적으로 노광하고, 노광에 의해 광화학적인 구조가 변화된 포토레지스트층(도 1의 60)을 현상하여 게이트 전극(20) 등과 중첩하는 영역에 포토레지스트 패턴(65)을 형성한다.
이어, 포토레지스트 패턴(65)을 식각 마스크로 하여 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 패터닝하여 각각 반도체층(44)과 저항 접촉층(54)을 형성한다.
다음, 도 3에 도시한 바와 같이 게이트 절연막(30) 또는 포토레지스트 패턴(65) 상에 스퍼터링 등으로 투명 도전층(70)을 형성한다. 투명 도전층(70)은 예를 들어 인듐 틴 옥사이드 또는 인듐 징크 옥사이드로 형성될 수 있다. 이때, 투명 도전층(70)은 주로 포토레지스트 패턴(65)의 상부과 게이트 절연막(30) 상에 형성된다.
이어, 도 4에 도시한 바와 같이 리프트 오프(lift-off) 공정에 의해 투명 도전층(도 3의 70)을 미세 식각하여 포토레지스트 패턴(도 3의 65)을 제거하여 화소 전극(75)을 형성한다.
다음, 도 5에 도시한 바와 같이 저항 접촉층(도 4의 54) 또는 화소 전극(75) 상에 스퍼터링 등을 이용하여 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함하는 단일막 또는 다층막으로 이루어진 데이터 배선을 형성하기 위한 도전층을 증착하고, 이를 패터닝하여 데이터 배선을 형성한다. 이때, 데이터 배선을 형성하기 위한 도전층 하부에 위치하는 저항 접촉층(도 4의 54)까지 오버에치되어 반도체층(44)의 일부를 노출하는 형태의 저항 접촉층(55, 56)으로 패터닝된다.
데이터 배선은 세로 방향으로 형성되어 게이트선(미도시)과 교차하여 화소 영역을 정의하는 데이터선(미도시), 데이터선의 분지이며 저항 접촉층(55)의 상부까지 연장되어 있는 소오스 전극(85), 데이터선의 한쪽 끝에 연결되어 있으며 화상 신호를 인가받는 데이터 패드(미도시), 소오스 전극(86)과 분리되어 있으며 게이트 전극(26)에 대하여 소오스 전극(85)의 반대쪽 저항 접촉층(56) 상부에 배치되어 있는 드레인 전극(86)을 포함한다. 드레인 전극(86)의 적어도 일부는 화소 전극(75)과 접촉하여, 게이트 전극(20), 반도체층(44), 저항 접촉층(55, 56), 소오스 전극(86) 및 드레인 전극(86)으로 이루어지는 박막 트랜지스터의 스위칭에 따라 화소 전극(75)에 화상 신호가 전달되도록 하여야 한다.
이어, 도 6에 도시한 바와 같이 데이터 배선까지 형성되어 있는 절연 기판(10) 상에 예를 들어 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD)을 이용하여 질화 규소 등을 증착하여 보호막(90)을 형성하고, 이를 패터닝하여 화소 영역에 위치하는 화소 전극(75)이 노출될 수 있도록 개구(92)를 형성하여 박막 트랜지스터 표시판을 완성한다. 추가적으로 상기 결과물 위에 배향막을 형성하거나, 발광층 등을 형성할 수도 있음은 물론이다.
계속해서, 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 도 7 내지 도 12를 참조하여 설명한다. 도 7 내지 도 12는 본 발명의 다른 실 시예에 따른 박막 트랜지스터 표시판의 제조 방법의 공정 단계별 단면도들이다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 반도체층을 형성하기 위해 배면 노광법을 이용한다는 것을 제외하고는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법과 실질적으로 동일하므로, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법과의 차이점을 중심으로 설명하도록 한다.
도 7에 도시한 바와 같이, 게이트 전극(20)을 포함하는 게이트 배선, 게이트 절연막(30), 비정질 규소층(40) 및 도핑된 비정질 규소층(50)이 차례로 형성되어 있는 투명 절연 기판(10) 상에 포토레지스트층(60)을 형성한다. 포토레지스트층(60)은 예를 들어 포지티브 타입의 포토레지스트로 이루어진다.
이어, 포토레지스트층(60)이 형성되어 있는 절연 기판(10)의 아래에서, 즉 절연 기판(10)의 배면에서 광을 조사한다. 이 경우, 불투명한 금속으로 이루어진 게이트 배선과 중첩되는 포토레지스트층(60)을 제외한 모든 포토레지스트층(60)이 노광되고, 노광에 의해 광화학적 구조가 변화된 포토레지스트층(60)을 현상하여 게이트 전극(20) 등과 중첩하는 포토레지스트 패턴(도 8의 65)을 형성한다.
다음, 도 8에 도시한 바와 같이 포토레지스트 패턴(65)을 식각 마스크로 하여 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 패터닝하여 각각 반도체층(44)과 저항 접촉층(54)을 형성한다.
이어, 도 9에 도시한 바와 같이 게이트 절연막(30) 또는 포토레지스트 패턴(65) 상에 투명 도전층(70)을 형성한다.
다음, 도 10에 도시한 바와 같이 리프트 오프(lift-off) 공정에 의해 투명 도전층(도 9의 70)을 미세 식각하여 포토레지스트 패턴(도 9의 65)을 제거하여 화소 전극(75)을 형성한다.
이어, 도 11에 도시한 바와 같이 저항 접촉층(54) 또는 화소 전극(75) 상에 데이터 배선을 형성하기 위한 도전층을 증착하고, 이를 패터닝하여 데이터선, 데이터 패드, 소오스 전극(85) 및 드레인 전극(86)을 포함하는 데이터 배선을 형성한다. 이때, 드레인 전극(86)의 적어도 일부가 화소 전극(75)과 접촉하여 드레인 전극(85)을 통해 전달되는 화상 신호가 화소 전극(75)에 전달되도록 하여야 한다. 또한, 저항 접촉층(도 10의 54)도 오버 에치되어 반도체층(44)의 일부를 노출하는 형태의 저항 접촉층(55, 56)으로 패터닝된다.
다음, 도 12에 도시한 바와 같이 데이터 배선까지 형성되어 있는 절연 기판(10) 상에 보호막(90)을 형성하고, 이를 패터닝하여 화소 영역에 위치하는 화소 전극(75)이 노출될 수 있도록 개구(92)를 형성하여 박막 트랜지스터 표시판을 완성한다.
계속해서, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 도 1 및 도 13 내지 도 17을 참조하여 설명한다. 도 13 내지 도 17은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 공정 단계별 단면도들이다.
본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 언더컷이 형성되어 있는 포토레지스트 패턴을 이용하여 반도체층을 패터닝하는 것을 제외하고는 본 발명의 일 실시에에 따른 박막 트랜지스터 표시판의 제조 방법과 실질적으로 동일하므로, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법과의 차이점을 중심으로 설명한다.
우선, 도 1 에 도시한 바와 같이 게이트 전극(20)을 포함하는 게이트 배선, 게이트 절연막(30), 비정질 규소층(40) 및 도핑된 비정질 규소층(50)이 차례로 형성되어 있는 투명 절연 기판(10) 상에 포토레지스트층(60)을 형성한다.
포토레지스트층(60)은 예를 들어 네거티브 타입의 포토레지스트로 이루어질 수 있다. 또한, 도시하지는 않았지만 포토레지스트층(60)은 서로 다른 현상 속도를 갖는 적어도 2개 이상의 층으로 이루어진 다층막의 포토레지스트층으로 이루어질 수도 있다. 다층막의 포토레지스트층의 경우 절연 기판(10)에 인접한 포토레지스트층의 하부로부터 상부로 갈수록 현상 속도가 느린 포토레지스트막의 순서대로 적층될 수 있다. 다층막의 포토레지스트층의 경우 포토레지스트 타입은 전체가 네거티브 타입일 수도 있고, 포지티브 타입일 수도 있다.
다음, 도 13에 도시한 바와 같이 투광 영역과 차광 영역을 구비하는 마스크(미도시)를 이용하여 포토레지스트층(도 1의 60)을 선택적으로 노광하고, 노광에 의해 광화학적인 구조가 변화된 포토레지스트층(도 1의 60)을 현상하여 게이트 전극(20) 등과 중접하는 포토레지스트 패턴(65)을 형성한다. 이 경우 포토레지스트 패턴(65)은 하부에 언더컷(undercut)이 형성되어 있는 구조를 갖는다. 즉, 포토레지스트층(도 1의 60)이 네거티브 타입의 포토레지스트로 이루어진 경우, 네거티브 타입의 포토레지스트의 특성 상 포토레지스트 패턴(65) 하부에 언더컷이 유발된다. 또한, 포토레지스트층(도 1의 60)이 서로 다른 현상 속도를 갖는 다층막 구조의 포토레지스트층으로 이루어진 경우, 현상 속도가 빠른 하부막이 상부막보다 먼저 현상되어 포토레지스트 패턴(65) 하부에 언더컷이 유발된다.
이어, 포토레지스트 패턴(65)를 식각 마스크로 하여 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 패터닝하여, 각각 반도체층(44)과 저항 접촉층(54)을 형성한다. 이때, 포토레지스트 패턴(65)은 언더컷이 형성되어 있어, 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)은 상부 보다 좁은 폭을 갖는 포토레지스트 패턴(65)의 하부에 실질적으로 정렬되어 패터닝된다.
다음, 도 14에 도시한 바와 같이 게이트 절연막(30) 또는 포토레지스트 패턴(65) 상에 투명 도전층(70)을 형성한다. 이때, 포토레지스트 패턴(65)은 언더컷이 형성되어 있으므로, 포토레지스트 패턴(65)의 측벽에는 투명 도전층(70)이 거의 형성되지 않는다. 또한, 게이트 절연막(30) 상에 형성되는 투명 도전층(70)은 반도체층(44)과 소정 간격 이격되어 형성되게 된다.
이어, 도 15에 도시한 바와 같이 리프트 오프 공정에 의해 투명 도전층(도 14의 70)을 미세 식각하여 포토레지스트 패턴(도 14의 65)을 제거하여 화소 전극(75)을 형성한다. 이때, 포토레지스트 패턴(도 14의 65)에 형성되어 있는 언더컷에 의해 투명 도전층(도 14의 70)의 단절을 쉽게 할 수 있어, 리프트 오프 공정을 수행하는 것이 용이하다.
다음, 도 16에 도시한 바와 같이 저항 접촉층(54) 또는 화소 전극(65) 상에 데이터 배선을 형성하기 위한 도전층을 증착하고, 이를 패터닝하여 데이터선, 데이 터 패드, 소오스 전극(85) 및 드레인 전극(86)을 포함하는 데이터 배선을 형성한다. 이때, 드레인 전극(86)의 적어도 일부가 화소 전극(75)과 접촉하여 드레인 전극(85)을 통해 전달되는 화상 신호가 화소 전극(75)에 전달되도록 한다. 또한, 저항 접촉층(도 15의 54)도 오버에치되어 반도체층(44)의 일부를 노출하는 형태의 저항 접촉층(55, 56)으로 패터닝된다.
이어, 도 17에 도시한 바와 같이 데이터 배선까지 형성되어 있는 절연 기판(10) 상에 보호막(90)을 형성하고, 이를 패터닝하여 화소 영역에 위치하는 화소 전극(75)이 노출될 수 있도록 하는 개구(92)를 형성하여 박막 트랜지스터 표시판을 완성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이, 본 발명의 실시예들에 따른 박막 트랜지스터 표시판의 제조 방법에 의하면, 리프트 오프 공정을 사용하는 4매 마스크 공정을 통해 박막 트랜지스터 표시판을 제조함으로써, 슬릿 마스크를 사용하여 박막 트랜지스터 표시판을 제조하는 경우보다 공정 마진이 커질 수 있으며, 사용되는 포토레지스트층의 두 께도 얇아져 노광 감도가 상승할 수 있고, 이로 인해 생산성이 향상된다.

Claims (9)

  1. 게이트 배선, 게이트 절연막 및 비정질 규소층이 차례로 형성되어 있는 절연 기판 상에 형성된 포토레지스트 패턴을 식각 마스크로 하여 상기 비정질 규소층을 패터닝하여 반도체층을 형성하고,
    상기 게이트 절연막 또는 상기 포토레지스트 패턴 상에 투명 도전층을 형성하고 상기 포토레지스트 패턴을 제거하여 화소 전극을 형성하고,
    상기 화소 전극과 전기적으로 연결되는 데이터 배선을 형성하고,
    상기 화소 전극을 노출하는 개구를 포함하는 보호막을 형성하는 것을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 포토레지스트 패턴은 배면 노광 방법에 의해 형성되는 박막 트랜지스터 표시판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 포토레지스트 패턴은 네거티브 포토레지스트로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 포토레지스트 패턴의 하부는 언더컷이 형성되어 있는 박막 트랜지스터 표시판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 포토레지스트 패턴을 네거티브 포토레지스트로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
  6. 제 4 항에 있어서,
    상기 포토레지스트 패턴은 현상 속도가 서로 다른 적어도 2층의 포토레지스트막으로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 포토레지스트 패턴은 상부에서 상기 하부로 갈수록 현상 속도가 빠른 적어도 2층의 포토레지스트막으로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 포토레지스트 패턴은 리프트 오프 방법에 의해 제거되는 박막 트랜지스터 표시판의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 하나의 제조 방법에 의해 제조된 박막 트랜지스터 표시판.
KR1020060014171A 2006-02-14 2006-02-14 박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 표시판 KR20070081900A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060014171A KR20070081900A (ko) 2006-02-14 2006-02-14 박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060014171A KR20070081900A (ko) 2006-02-14 2006-02-14 박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20070081900A true KR20070081900A (ko) 2007-08-20

Family

ID=38611696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060014171A KR20070081900A (ko) 2006-02-14 2006-02-14 박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20070081900A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020116732A1 (ko) * 2018-12-07 2020-06-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020116732A1 (ko) * 2018-12-07 2020-06-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
US8236628B2 (en) Array substrate and manufacturing method
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
US20160027820A1 (en) Array substrate and manufacturing method thereof, display device
US7638375B2 (en) Method of manufacturing thin film transistor substrate
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100005457A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20110008639A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20100058975A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
KR20060030664A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20100155730A1 (en) Thin film transistor display panel and manufacturing method thereof
US7187422B2 (en) Pixellated device with the metal layer atop the address lines
KR101480007B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20070081900A (ko) 박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 표시판
KR20060084020A (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR101961724B1 (ko) 어레이 기판 및 이의 제조방법
KR20070072114A (ko) 액정표시소자 및 그 제조방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20080008619A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2004053957A (ja) 液晶表示用配線基板の製造方法、液晶表示装置、および配線基板

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination