KR20080008619A - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080008619A
KR20080008619A KR1020060068087A KR20060068087A KR20080008619A KR 20080008619 A KR20080008619 A KR 20080008619A KR 1020060068087 A KR1020060068087 A KR 1020060068087A KR 20060068087 A KR20060068087 A KR 20060068087A KR 20080008619 A KR20080008619 A KR 20080008619A
Authority
KR
South Korea
Prior art keywords
electrode
storage
pattern
substrate
semiconductor film
Prior art date
Application number
KR1020060068087A
Other languages
English (en)
Inventor
허승현
홍권삼
최상건
손현덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060068087A priority Critical patent/KR20080008619A/ko
Publication of KR20080008619A publication Critical patent/KR20080008619A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터와 스토리지 커패시터를 포함하는 박막 트랜지스터 기판 및 그 제조방법이 제공된다. 상기 박막 트랜지스터는 기판상에 형성된 게이트 전극과 상기 게이트 전극상에 형성되며 서로 이격된 소오스 전극과 드레인 전극을 포함한다. 상기 스토리지 커패시터는 상기 게이트 전극과 이격된 스토리지 전극과 상기 스토리지 전극상에 형성된 화소 전극을 포함한다. 상기 스토리지 전극과 화소 전극은 투명 도전막을 패터닝하여 형성되며, 그 결과 상기 스토리지 커패시터가 형성된 영역에서 광이 투과될 수 있어 개구율이 증가된다.
화소 전극, 스토리지 전극, 개구율

Description

박막 트랜지스터 기판 및 그 제조 방법{Thin Film Transistor Substrate and Method of Fabricating the Same}
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 취해진 단면도이다.
도 3a 내지 도 3c는 각각 서로 다른 실시예에 따른 도 1의 스토리지 전극을 도시한 도면들이다.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조방법을 설명하는 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
1 -- 기판 10 -- 스토리지 전극
20 -- 게이트 전극 40 -- 반도체막 패턴
51 -- 소오스 전극 52 -- 드레인 전극
90 -- 화소 전극 101 -- 콘택홀
GL -- 게이트 라인 DL -- 데이터 라인
T -- 박막 트랜지스터 C -- 스토리지 커패시터
PA -- 화소 영역
본 발명은 박막 트랜지스터 기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 개구율이 향상된 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
일반적으로, 액정표시장치, 플라즈마 표시장치, 유기전계발광 표시장치와 같이 영상을 표시하는 표시장치는 기판을 포함한다. 상기 기판에는 복수의 화소 영역들이 정의된다. 화소 영역은 영상을 표시하는 최소 단위를 나타내며, 각 표시 장치에 있어서 상기 복수의 화소 영역들이 서로 구분되게 정의된다.
상기 복수의 화소 영역들은 모두 동일한 구조를 가지며, 각각의 화소 영역에서 독립적인 구동이 가능하도록 각 화소 영역마다 박막 트랜지스터가 구비된다. 상기 박막 트랜지스터의 출력단에는 화소 전극이 연결된다. 상기 박막 트랜지스터가 동작되어 상기 화소 전극에 소정의 전압이 인가되고 광이 제공되면서 영상이 표시된다.
하나의 화소 영역의 전체에서 광이 투과될 수 있는 영역이 차지하는 면적의 비를 통상 개구율이라 한다. 개구율이 높을수록 상기 화소 영역에서 보다 많은 양의 광이 투과될 수 있어 양질의 영상이 표시될 수 있다. 그런데, 종래 표시장치는 상기 각 화소 영역에서 광을 차단하는 부분이 넓게 분포하고 있어 상기 개구율이 떨어진다.
본 발명의 목적은 높은 개구율을 갖는 박막 트랜지스터 기판을 제공하는 데 있다.
본 발명의 다른 목적은 상기한 박막 트랜지스터 기판의 제조 방법을 제공하는 데 있다.
본 발명의 실시예에 따른 박막 트랜지스터 기판은 스토리지 전극, 게이트 전극, 반도체막 패턴, 소오스 전극과 드레인 전극, 절연막 및 화소 전극을 포함한다. 상기 스토리지 전극은 투명하며, 화소 영역들이 정의된 기판상에서 상기 화소 영역들 각각에 형성된다. 상기 게이트 전극은 상기 각 화소 영역내에서 상기 스토리지 전극과 이격되게 형성된다. 상기 반도체막 패턴은 상기 게이트 전극상에 형성된다. 상기 소오스 전극과 드레인 전극은 상기 반도체막 패턴상에서 서로 이격되게 형성된다. 상기 절연막은 상기 기판의 전면에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 갖는다. 상기 화소 전극은 상기 절연막상에 형성되며, 상기 콘택홀을 통하여 상기 드레인 전극과 전기적으로 연결된다. 상기 반도체막 패턴은 액티브 패턴과 그 상부의 오믹 콘택 패턴을 포함하고 상기 오믹 콘택 패턴은 상기 소오스 전극 및 드레인 전극과 평면상에서 중첩된다.
상기한 실시예에 따르면, 상기 스토리지 전극이 투명한 물질로 형성되어 상기 스토리지 전극에서 광이 투과될 수 있고 그에 따라 개구율이 향상된다.
본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 다음의 단계들을 포함한다.
기판상에 투명한 도전막을 패터닝하여 스토리지 전극을 형성한다. 상기 기판 상에 상기 스토리지 전극과 이격되게 게이트 전극을 형성한다. 상기 게이트 전극상에 반도체막 패턴을 형성한다. 상기 반도체막 패턴상에 소오스 전극과 드레인 전극을 형성한다. 상기 기판의 전면에 상기 드레인 전극을 노출하는 콘택홀을 갖는 절연막을 형성한다. 상기 절연막상에 상기 콘택홀을 통하여 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성한다.
상기한 실시예에 있어서, 상기 반도체막 패턴, 상기 소오스 전극 및 상기 드레인 전극은 동일한 포토 마스크를 이용하여 형성될 수 있으며 그에 따라 공정수가 감축될 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 다만 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 또한 하기 실시예와 함께 제시된 도면들에 있어서, 층 및 영역들의 크기는 명확한 설명을 강조하기 위해서 간략화되거나 다소 과장되어진 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 평면도이다.
도 1을 참조하면, 기판(1), 게이트 라인(GL), 데이터 라인(DL)이 구비된다. 게이트 라인(GL)과 데이터 라인(DL)은 기판(1)상에서 상호 교차하며 복수로 형성된 다. 상기 복수의 게이트 라인(GL)과 데이터 라인(DL)이 교차하면서 복수의 화소 영역(PA)이 정의된다. 상기 복수의 화소 영역(PA) 각각은 서로 동일한 구조를 갖는다. 따라서, 도 1은 어느 하나의 화소 영역(PA)만을 도시하였으며, 이하에서는 상기 하나의 화소 영역(PA)을 기준으로 설명한다.
화소 영역(PA)에는 박막 트랜지스터(T), 스토리지 전극(10), 화소 전극(90)이 구비된다. 박막 트랜지스터(T)는 게이트 전극(20), 소오스 전극(51) 및 드레인 전극(52)을 포함한다. 게이트 전극(20)은 게이트 라인(GL)으로부터 분기되어 형성된다. 소오스 전극(51)은 데이터 라인(DL)으로부터 분기되어 형성된다. 드레인 전극(52)은 소오스 전극(51)과 이격되게 형성된다.
스토리지 전극(10)은 화소 영역(PA)내의 소정 영역에 형성된다. 화소 전극(90)은 대부분의 화소 영역(PA)을 차지한다. 화소 전극(90)은 콘택홀(101)을 통하여 드레인 전극(52)과 전기적으로 연결된다. 또한 화소 전극(90)과 스토리지 전극(10)은 상하로 마주보면서 해당 영역에서 스토리지 커패시터(C)를 형성한다. 스토리지 전극(10)은 양 단부에 스토리지 라인(11)이 형성되며, 스토리지 라인(11)을 통하여 인접하는 화소 영역(PA)에 형성된 스토리지 전극(10)들이 상호간에 연결된다.
상기 박막 트랜지스터(T)와 스토리지 커패시터(C)의 수직 구조는 다음과 같다.
도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 취해진 단면도이다.
도 2를 참조하면, 기판(1)상에 박막 트랜지스터(T)와 스토리지 커패시터(C) 가 서로 이격되게 위치한다. 박막 트랜지스터(T)의 수직 구조는, 기판(1)상의 게이트 전극(20)과, 게이트 전극(20)을 덮는 게이트 절연막(30), 게이트 절연막(30)상에 형성된 반도체막 패턴(40), 반도체막 패턴(40)상에서 게이트 전극(20)을 커버하며 서로 이격된 소오스 전극(51)과 드레인 전극(52)으로 이루어진다. 반도체막 패턴(40)은 액티브 패턴(41)과 오믹 콘택 패턴(42)으로 이루어진다.
액티브 패턴(41)은 박막 트랜지스터(T)의 구동시 채널 영역이 형성된다. 오믹 콘택 패턴(42)은 불순물 이온을 포함하며 소오스 전극(51)과 드레인 전극(52)에서의 전기적 접촉 특성을 향상시킨다.
박막 트랜지스터(T)상에는 절연막(70,80)이 형성되어 기판(1)의 전면을 덮는다. 절연막(70,80)상에는 화소 전극(90)이 형성되며, 화소 전극(90)은 절연막(70,80)에 형성된 콘택홀(101)에 삽입되어 드레인 전극(52)과 전기적으로 연결된다.
절연막(70,80)은 무기 절연막(70)과 유기 절연막(80)을 포함한다. 무기 절연막(70)은 박막 트랜지스터(T)의 채널 영역을 습기나 외부의 불순물로부터 보호한다. 유기 절연막(80)은 수 마이크로 미터 정도로 두껍게 형성되어, 박막 트랜지스터(T)와 화소 전극(80)을 충분히 이격시켜 상호간에 신호가 간섭하는 것을 방지한다.
스토리지 커패시터(C)의 수직 구조는, 기판(1)상에서 게이트 전극(20)과 이격되게 형성된 스토리지 전극(10), 스토리지 전극(10)을 덮는 게이트 절연막(30)과 무기 절연막(70), 무기 절연막(70)상의 화소 전극(90)으로 이루어진다. 스토리지 커패시터(C)의 용량을 낮추기 위해, 유기 절연막(80)은 해당 영역에서 개구되어 개구부(102)가 형성되고 화소 전극(90)은 개구부(102)로 삽입된다.
도 1 및 도 2를 재차 참조하여, 동작 과정을 살펴본다. 게이트 라인(GL)으로는 게이트 신호가 전송되어 박막 트랜지스터(T)가 턴온된다. 데이터 라인(DL)으로는 표시될 영상에 상응하는 신호가 전송되며, 화소 전극(90)에는 상기 신호에 따른 전압이 인가된다. 상기 스토리지 커패시터(C)는 상기 신호를 유지하여 충분한 시간동안 영상이 표시되도록 한다. 이러한 동작으로 화소 전극(90)에 전압이 인가되면 그에 따른 영상이 표시된다.
예컨대, 본 실시예의 박막 트랜지스터 기판이 액정표시장치에 사용되었다면, 상기 액정표시장치에는 상기 박막 트랜지스터 기판에 대향되는 대향 기판과 액정층이 구비되며, 상기 대향 기판에는 일정한 공통 전압이 인가된다. 상기 화소 전극(90)에 인가된 전압과 상기 일정한 공통 전압의 차이로 전기장이 형성되어 상기 액정층에 작용한다. 상기 액정층은 상기 전기장에 따라 상이한 투과율을 나타내며, 상기 투과율에 대응되는 영상이 표시된다.
상기한 동작에 있어서, 게이트 라인(GL)과 데이터 라인(DL) 및 박막 트랜지스터(T)를 구성하는 각 전극(20,51,52)들은 신속한 신호 전송을 위하여 비저항이 낮은 금속 재질로 형성된다. 상기 금속은 광의 투과를 차단하며, 게이트 라인(GL)과 데이터 라인(DL) 및 박막 트랜지스터(T)를 구성하는 각 전극(20,51,52)들이 형성된 영역의 면적만큼 개구율이 감소된다.
이에 비해, 상기 스토리지 커패시터(C)는 상기 신호를 전달하는 역할을 하는 것은 아니므로, 상대적으로 비저항이 높은 재질로 형성될 수 있다. 이에 따라, 스토리지 전극(10)은 화소 전극(80)과 같은 투명한 재질, 예컨대 산화아연인듐(Indium Zinc Oxide)이나 산화주석인듐(Indium Tin Oxide)로 형성된다. 그 결과, 상기 스토리지 커패시터(C)가 형성된 영역에서 광이 투과되어 개구율이 향상된다.
도 3a 내지 도 3c는 각각 서로 다른 실시예에 따른 도 1의 스토리지 전극을 도시한 도면들이다.
도 3a를 참조하면, 스토리지 전극(10)과 스토리지 라인(11)은 모두 투명한 재질로 형성될 수 있다. 이 경우 스토리지 라인(11)이 형성된 영역에서 광이 투과되어 개구율이 향상된다.
도 3b를 참조하면, 스토리지 전극(10)은 투명한 재질로 형성되고 스토리지 라인(11)은 불투명하지만 상대적으로 비저항이 낮은 재질로 형성될 수 있다. 이러한 재질로는 게이트 전극(20)과 동일한 재질이 사용될 수 있다. 이 경우 스토리지 라인(11)이 형성된 영역에서의 개구율이 감소되지만 스토리지 라인(11)에서의 저항은 감소된다.
도 3c를 참조하면, 스토리지 전극(10)은 투명한 재질로 형성되고 스토리지 라인(11)은 투명한 재질과 불투명한 재질이 영역별로 구분되게 사용되어 형성될 수 있다. 예컨대, 스토리지 라인(11)은 데이터 라인(DL)과 평면상에서 중첩되는 부분에는 불투명한 재질로 형성될 수 있다. 이 경우, 데이터 라인(DL)에 의해 광이 차단되는 영역에 대해서만 선택적으로 불투명한 재질이 사용되어, 스토리지 라인(11)에 의한 개구율 저하는 없으며 동시에 상기 불투명한 재질이 사용된 영역에서 저항 이 감소되는 이중의 효과가 있다.
위와 같이 투명한 스토리지 전극(10)을 제조하려면, 스토리지 전극(10)이 게이트 전극(20)과 별도로 형성되어 전체 공정수가 증가될 수 있다. 이를 방지하기 위해, 반도체막 패턴(40)이 소오스 전극(51)과 드레인 전극(52)이 형성되는 동일한 공정에서 형성되도록 하여 전체 공정수를 유지할 수 있다. 이하 이러한 제조 방법에 대해 설명한다.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조방법을 설명하는 단면도들이다.
도 4a를 참조하면, 기판(1)에 투명 도전막이 증착되고 이를 패터닝하여 스토리지 전극(10)이 형성된다. 상기 투명 도전막은 산화아연인듐이나 산화주석인듐을 스퍼터링 방법으로 증착하여 형성될 수 있다. 상기 투명 도전막의 패터닝시 포토 마스크를 이용하는 포토 공정으로 감광막 패턴이 형성되며, 상기 감광막 패턴을 식각 마스크로 식각 공정을 진행하여 스토리지 전극(10)이 형성된다.
도 4b를 참조하면, 기판(1)상에 게이트 도전막을 형성한 후 이를 패터닝하여 스토리지 전극(10)과 이격되게 게이트 전극(20)이 형성된다. 상기 게이트 도전막은 구리, 알루미늄, 은, 크롬 계열의 금속이나 이들의 합금을 증착하여 형성된다. 상기 패터닝시 포토 마스크를 이용하는 포토 공정으로 감광막 패턴이 형성되며, 상기 감광막 패턴을 식각 마스크로 식각 공정을 진행하여 게이트 전극(10)이 형성된다.
도 4c를 참조하면, 스토리지 전극(10)과 게이트 전극(20)상에 게이트 절연막(30)이 형성된다. 게이트 절연막(30)은 무기계 화합물, 예컨대 질화규소막으로 플라즈마 화학기상증착법을 이용하여 기판(1)의 전면을 덮도록 형성될 수 있다.
게이트 절연막(30)상에는 반도체막(40a)과 데이터 도전막(50a)이 형성된다. 반도체막(40a)은 비정질 규소막으로 플라즈마 화학기상증착법을 이용하여 기판(1)의 전면을 덮도록 형성될 수 있다. 반도체막(40a)은 액티브막(41a)과 그 상부의 오믹 콘택막(42a)을 포함한다. 오믹 콘택막(42a)은 불순물 이온을 포함한다. 데이터 도전막(50a)은 상기 게이트 도전막과 마찬가지 방법으로 형성될 수 있다.
도 4d를 참조하면, 데이터 도전막(50a)상에 제1 감광막 패턴(61)이 형성된다. 제1 감광막 패턴(10)은 데이터 도전막(50a)상에 감광막을 도포한 후 이를 노광 및 현상하여 형성된다.
제1 감광막 패턴(61)은 위치에 따라 상이한 두께를 갖는다. 제1 감광막 패턴(61)은 게이트 전극(20)상에서 제1 두께(t1)를 가지며, 상기 제1 두께(t1)를 갖는 영역과 인접한 영역에서는 제1 두께(t1) 보다 두꺼운 제2 두께(t2)를 갖는다. 또한 제1 감광막 패턴(61)에 의해 스토리지 전극(10)상에 형성된 데이터 도전막(50a)이 노출된다.
위와 같이, 영역별로 상이한 두께를 갖도록 상기 감광막에 대한 노광시 포토 마스크로서 슬릿 마스크나 하프톤 마스크가 사용된다. 상기 슬릿 마스크나 하프톤 마스크는 투광 영역과 불투광 영역외에 중간 투광 영역을 갖는다. 상기 중간 투광 영역에서는 슬릿의 간격을 조절하거나 또는 중간톤을 갖는 물질을 이용하여, 일부의 광이 투과되어 상기 감광막이 노광된다. 상기 감광막이 포지티브 타입인 경우, 상기 중간 투광 영역에 대응되는 부분에서는 상기 감광막 전체의 중간 두께를 갖는 막이 잔류하게 된다.
도 4e를 참조하면, 제1 감광막 패턴(61)을 식각 마스크로 이용하여 데이터 도전막(50a)과 반도체막(40a)이 식각된다. 데이터 도전막(50a)은 상기 게이트 도전막과 마찬가지 방법으로 식각될 수 있으며, 그 결과 데이터 도전막 패턴(50b)이 형성된다. 이어서, 반도체막(40a)이 식각되어 예비 반도체막 패턴(40b)이 형성된다. 예비 반도체막 패턴(40b)은 예비 액티브 패턴(41b)과 예비 오믹 콘택 패턴(42b)을 포함한다. 예비 반도체막 패턴(40b)과 데이터 도전막 패턴(50b)은 동일 패턴으로 형성되어 평면상에서 상호간에 중첩된다.
제1 감광막 패턴(61)이 제1 두께(t1)만큼 균일하게 제거되어 제2 감광막 패턴(62)이 형성된다. 제2 감광막 패턴(62)은 제2 두께(t2)와 제1 두께(t1)의 차이에 해당하는 두께를 갖는다. 제2 감광막 패턴(62)에 의해 게이트 전극(20)을 커버하는 데이터 도전막 패턴(50b)이 노출된다.
도 4f를 참조하면, 제2 감광막 패턴(62)을 식각 마스크로 데이터 도전막 패턴(50b)이 식각된다. 그 결과 게이트 전극(20)상에 소오스 전극(51)과 드레인 전극(52)이 형성된다. 또한 예비 반도체막 패턴(40b)이 식각되어, 반도체막 패턴(40)이 형성된다. 상기 예비 반도체막 패턴(40b)의 식각에 의해, 예비 오믹 콘택 패턴(42b)이 소정 영역에서 전 두께가 제거되어 두 부분으로 분리된 오믹 콘택 패턴(42)이 형성된다. 또한 오믹 콘택 패턴(42)이 형성시 과식각에 의해 예비 액티브 패턴(41b)의 상부면이 소정 두께 제거된 액티브 패턴(41)이 형성된다. 상기 과식각이 발생되지 않도록 해당 공정이 제어될 수도 있으므로, 액티브 패턴(41)에서 상기 과식각된 부분에 대해서는 도면에 도시하지 않았다.
이와 같이, 반도체막 패턴(40)이 형성되면서 박막 트랜지스터(T)가 완성된다. 박막 트랜지스터(T)를 완성함에 있어서, 반도체막 패턴(40)/소오스 전극(51)과 드레인 전극(52)은 동일한 포토 마스크를 1매 사용하여 형성되었으며, 그 결과 공정수와 공정 비용이 감소된다.
도 4g를 참조하면, 박막 트랜지스터(T)상에 무기 절연막(70)과 유기 절연막 (80)이 형성된다. 무기 절연막(70)은 게이트 절연막(30)과 동일한 방법으로 형성될 수 있다. 유기 절연막(80)은 아크릴 성분의 수지를 도포한 후 이를 패터닝하여 형성될 수 있다.
무기 절연막(70))과 유기 절연막(80)은 콘택홀(101)을 가지며, 유기 절연막(80)은 스토리지 전극(10)상에서 개구되어 개구부(102)를 갖는다. 콘택홀(101) 및 개구부(102)는 다음과 같이 동일한 포토 마스크를 이용하여 형성될 수 있다. 즉, 무기 절연막(70)과 유기 절연막(80)을 도포한 후 노광 및 현상을 진행하되, 콘택홀(101)이 형성될 영역에서는 무기 절연막(70)이 노출되도록 유기 절연막(80)의 전 두께가 제거되고, 개구부(102)가 형성될 영역에서는 유기 절연막(80)이 무기 절연막(70)의 두께에 대응되는 소정 두께로 남는다. 이후 건식 식각을 진행하면, 상기 노출된 무기 절연막(70)이 제거되어 콘택홀(101)이 형성된다. 동시에 스토리지 전극(10)상에서는 상기 소정 두께 남았던 유기 절연막(80)막이 제거되면서 개구부(102)가 형성된다.
도 4h를 참조하면, 유기 절연막(80)상에 투명 도전막을 증착한 후 이를 패터 닝하여 화소 전극(90)이 형성된다. 상기 투명 도전막은 스토리지 전극(10) 형성시사용되었던 것과 동일한 재질, 동일 방법으로 형성될 수 있다. 상기 투명 도전막의 패터닝시 포토 마스크를 이용하는 포토 공정으로 감광막 패턴이 형성되며, 상기 감광막 패턴을 식각 마스크로 식각 공정을 진행하여 화소 전극(10)이 형성된다. 또한 개구부(102)가 형성된 영역에서는 스토리지 커패시터(C)가 완성된다.
위와 같은 제조 방법에 따르면, 스토리지 전극(10), 게이트 전극(20), 반도체막 패턴(40)/소오스 전극(51)과 드레인 전극(52), 절연막(70,80)의 콘택홀(101)과 개구부(102), 화소 전극(90) 형성시에 총 5매의 포토 마스크가 사용된다. 스토리지 전극(10) 형성시 1매의 포토 마스크가 추가되었으나, 반도체막 패턴(40)/소오스 전극(51)과 드레인 전극(52)가 1매의 포토 마스크만으로 형성될 수 있어, 전체적인 공정수나 공정 비용이 유지된다.
이상 예시적인 관점에서 몇 가지 실시예를 살펴보았지만, 해당 기술 분야의 통상의 지식을 갖는 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기한 실시예들에 따르면, 투명한 재질로 스토리지 전극을 형성하여 개구율이 증가되고 화질이 개선될 수 있다. 또한 스토리지 전극을 별도의 공정으로 형성하면서도 전체 공정수나 공정 비용이 유지될 수 있다.

Claims (9)

  1. 화소 영역들이 정의된 기판상에서 상기 화소 영역들 각각에 형성된 투명한 스토리지 전극;
    상기 각 화소 영역내에서 상기 스토리지 전극과 이격되게 형성된 게이트 전극;
    상기 게이트 전극상에 형성된 반도체막 패턴;
    상기 반도체막 패턴상에서 서로 이격되게 형성된 소오스 전극과 드레인 전극;
    상기 기판의 전면에 형성되며, 상기 드레인 전극을 노출하는 콘택홀을 갖는 절연막; 및
    상기 절연막상에 형성되며, 상기 콘택홀을 통하여 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하며,
    상기 반도체막 패턴은 액티브 패턴과 그 상부의 오믹 콘택 패턴을 포함하고 상기 오믹 콘택 패턴은 상기 소오스 전극 및 드레인 전극과 평면상에서 중첩되는 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제 1항에 있어서,
    상기 화소 영역들 각각에 형성된 스토리지 전극을 연결하는 스토리지 라인을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제 2항에 있어서,
    상기 스토리지 라인은 상기 게이트 전극과 동일한 재질로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제 2항에 있어서,
    상기 스토리지 라인은 상기 스토리지 전극과 동일한 재질로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제 2항에 있어서,
    상기 스토리지 라인 중 일부는 상기 게이트 전극과 동일한 재질로 형성되며, 상기 일부를 제외한 나머지는 상기 스토리지 전극과 동일한 재질로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제 1항에 있어서,
    상기 절연막은 무기 절연막과 그 상부의 유기 절연막을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제 6항에 있어서,
    상기 유기 절연막은 상기 스토리지 전극상에서 개구되며, 상기 스토리지 전 극과 상기 무기 절연막 및 상기 유기 절연막의 개구된 부분으로 삽입되는 상기 화소 전극에 의해 형성된 스토리지 커패시터를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  8. 기판상에 투명한 도전막을 패터닝하여 스토리지 전극을 형성하는 단계;
    상기 기판상에 상기 스토리지 전극과 이격되게 게이트 전극을 형성하는 단계;
    상기 게이트 전극상에 반도체막 패턴을 형성하는 단계;
    상기 반도체막 패턴상에 소오스 전극과 드레인 전극을 형성하는 단계;
    상기 기판의 전면에 상기 드레인 전극을 노출하는 콘택홀을 갖는 절연막을 형성하는 단계; 및
    상기 절연막상에 상기 콘택홀을 통하여 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  9. 제 8항에 있어서,
    상기 반도체막 패턴을 형성하는 단계는,
    상기 게이트 전극상에 반도체막과 도전막을 형성하는 단계;
    상기 도전막상에 상기 도전막을 노출하고 영역에 따라 서로 다른 제1 및 제2 두께를 갖는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴에 의해 노출된 상기 도전막과 그 하부의 상기 반도체막을 1차 제거하는 단계;
    상기 감광막 패턴을 제1 두께만큼 제거하는 단계;
    상기 제1 두께만큼 제거된 감광막 패턴에 의해 노출된 상기 1차 제거된 도전막을 2차 제거하여, 상기 게이트 전극상에서 서로 이격된 소오스 전극과 드레인 전극을 형성하는 단계; 및
    상기 소오스 전극과 드레인 전극에 의해 노출된 상기 1차 제거된 반도체막 을 부분적으로 2차 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
KR1020060068087A 2006-07-20 2006-07-20 박막 트랜지스터 기판 및 그 제조 방법 KR20080008619A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060068087A KR20080008619A (ko) 2006-07-20 2006-07-20 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068087A KR20080008619A (ko) 2006-07-20 2006-07-20 박막 트랜지스터 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080008619A true KR20080008619A (ko) 2008-01-24

Family

ID=39221402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068087A KR20080008619A (ko) 2006-07-20 2006-07-20 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080008619A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200487223Y1 (ko) 2017-08-17 2018-08-27 장정철 악취 차단용 트랩 구조를 갖는 트렌치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200487223Y1 (ko) 2017-08-17 2018-08-27 장정철 악취 차단용 트랩 구조를 갖는 트렌치

Similar Documents

Publication Publication Date Title
US7635616B2 (en) TFT LCD array substrate and manufacturing method thereof
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
KR100913819B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
TW200305287A (en) Manufacturing method of thin film transistor array panel for display device
KR20070000025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
TWI360012B (en) Thin film transistor array panel
US20060011912A1 (en) Method of forming a metal pattern and a method of fabricating tft array panel by using the same
KR100348995B1 (ko) 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7125756B2 (en) Method for fabricating liquid crystal display device
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20080008619A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020037845A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR20080005767A (ko) 박막트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination