KR20100058975A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100058975A
KR20100058975A KR1020080117575A KR20080117575A KR20100058975A KR 20100058975 A KR20100058975 A KR 20100058975A KR 1020080117575 A KR1020080117575 A KR 1020080117575A KR 20080117575 A KR20080117575 A KR 20080117575A KR 20100058975 A KR20100058975 A KR 20100058975A
Authority
KR
South Korea
Prior art keywords
layer
electrode
data line
gate
drain electrode
Prior art date
Application number
KR1020080117575A
Other languages
English (en)
Other versions
KR101570347B1 (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080117575A priority Critical patent/KR101570347B1/ko
Priority to US12/603,786 priority patent/US8022407B2/en
Publication of KR20100058975A publication Critical patent/KR20100058975A/ko
Priority to US13/198,307 priority patent/US8143116B2/en
Priority to US13/366,988 priority patent/US8405082B2/en
Application granted granted Critical
Publication of KR101570347B1 publication Critical patent/KR101570347B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 기판 위에 하부막과 상기 하부막보다 두꺼운 상부막의 이중막으로 형성된 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성된 게이트 절연막, 상기 게이트 절연막 위에 형성된 반도체층, 상기 반도체층 상부에 형성된 저항성 접촉 부재, 상기 저항성 접촉층 상부에 형성되며, 상기 반도체층의 높이와 같거나 낮은 높이를 갖는 소스 전극 및 드레인 전극, 상기 소스전극과 연결된 데이터선을 포함하며, 상기 게이트선과 상기 데이터선의 교차부에 대응하는 상기 게이트선은 상기 하부막으로 이루어진다.
박막트랜지스터표시판, 게이트 전극, 소스 전극, 드레인 전극

Description

박막 트랜지스터 표시판 및 그 제조 방법{film transistor array panel and manufacturing Method thereof}
본 발명은 박막 트랜지스터 표시판 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 액정 표시 장치용 박막 트랜지스터 표시판 및 이의 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT) 표시판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로 사용된다.
박막 트랜지스터 표시판은 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선이 형성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연결되어 있는 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다.
박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터 선을 통하여 화소 전극에 전달되는 데이터 신호를 제어하는 스위칭 소자이다.
그런데 이러한 박막 트랜지스터 표시판을 제조하기 위하여는 여러 번의 사진 식각 공정이 소요된다. 각 사진 식각 공정은 다수의 복잡한 세부 공정들을 포함하고 있어서 사진 식각 공정의 횟수가 박막 트랜지스터 표시판 제조 공정의 소요 시간과 비용을 좌우한다.
본 발명이 이루고자 하는 한 기술적 과제는 박막 트랜지스터 표시판의 제조 공정을 간소화하는 것이다.
또한, 게이트 배선과 소스전극 및 드레인 전극 간의 기생용량을 감소시켜 스위칭소자의 구동능력을 향상시키는 것이다.
상기한 과제를 이루기 위하여 본 발명에서는 다음과 같은 박막 트랜지스터 표시판의 제조 방법을 마련한다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은, 기판 위에 하부막과 상기 하부막보다 두꺼운 상부막의 이중막으로 형성된 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성된 게이트 절연막, 상기 게이트 절연막 위에 형성된 반도체층, 상기 반도체층 상부에 형성된 저항성 접촉 부재, 상기 저항성 접촉층 상부에 형성되며, 상기 반도체층의 높이와 같거나 낮은 높이를 갖는 소스 전극 및 드레인 전극, 상기 소스전극과 연결된 데이터선을 포함하며, 상기 게이트선과 상기 데이터선의 교차부에 대응하는 상기 게이트선은 상기 하부막으로 이루어질 수 있다.
상기 교차부에 대응하는 상기 데이터선의 두께를 d라 하고, 상기 저항성 접촉 부재의 두께를 n이라 하고, 상기 게이트 전극의 상기 상부막의 두께를 t라 할 때, d + n < t 의 관계식을 만족하며, 상기 데이터선, 상기 소스전극 및 상기 드레 인전극의 하부에 위치하는 상기 저항성 접촉부재 및 상기 반도체층은 동일한 평면모양을 가질 수 있다. 상기 데이터선의 상부에 위치하는 보호막, 상기 보호막에 형성된 접촉 구멍, 및 상기 접촉구멍을 통하여 상기 드레인 전극과 전기적으로 연결된 픽셀전극을 더 포함할 수 있다. 상기 보호막은 유기물질 또는 컬러필터 물질로 이루어진다. 상기 유기막 또는 컬러필터 물질 위에 형성된 상기 픽셀전극은 상기 반도체층과 중첩할 수 있다. 또한, 상기 소스전극 및 상기 드레인 전극은 상기 게이트전극의 측벽 상부에서 상기 게이트 전극과 중첩할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조방법은, 기판 위에 하부막과 상기 하부막보다 두꺼운 상부막으로 이루어진 게이트 전극과, 데이터선과 게이트선의 교차부에 상기 하부막으로 이루어진 게이트선을 형성하는 단계, 상기 게이트선 상부에 게이트 절연막, 반도체층, 및 저항성 접촉부재를 형성하는 단계, 상기 저항성 접촉부재 상부에 소스전극 및 드레인 전극을 포함하는 데이터선을 형성하는 단계, 상기 데이터선 상부에 포토레지스트를 형성하는 단계, 상기 포토레지스트를 마스크로 하여 상기 데이터선을 형성하는 단계, 상기 포토레지스트의 두께를 낮추어, 상기 포토레지스트의 높이가 상기 반도체층의 높이와 같아지도록 하는 단계, 상기 소스전극과 상기 드레인전극 사이의 채널부 상부의 상기 데이터선의 일부 및 상기 저항성 접촉부재를 식각하는 단계, 상기 소스전극과 상기 드레인 전극 상부의 상기 포토레지스트를 제거하는 단계를 포함한다.
상기 교차부에 대응하는 상기 데이터선의 두께를 d라 하고, 상기 저항성 접촉 부재의 두께를 n이라 하고, 상기 게이트 전극의 상기 상부막의 두께를 t라 할 때, d + n < t 의 관계식을 만족하며, 상기 반도체층, 상기 저항성 접촉부재, 상기 데이터선, 상기 소스전극 및 상기 드레인전극은 하나의 포토레지스트 도포공정을 통하여 형성될 수 있다.
상기 제조 방법은, 상기 데이터선의 상부에 보호막을 형성하는 단계, 상기 보호막에 접촉 구멍을 형성하는 단계, 및 상기 접촉구멍을 통하여 상기 드레인 전극과 전기적으로 연결되는 픽셀전극을 형성하는 단계를 더 포함할 수 있다.
상기 제조 방법에 있어서, 상기 보호막은 유기물질 또는 컬러필터 물질로 형성될 수 있으며, 상기 유기막 또는 컬러필터 물질 위에 형성된 상기 픽셀전극은 상기 반도체층과 중첩할 수 있으며, 상기 게이트 전극의 측면은 30 내지 80도의 테이퍼 앵글을 가질 수 있으며, 상기 게이트 전극의 상부의 상기 소스전극과 상기 드레인전극은 상기 게이트 전극의 측면에서 상기 게이트 전극과 중첩할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따르면 게이트 전극의 두께를 이용하여게이트전극과 중첩하는 소스 전극 및 드레인 전극을 셀프 얼라인 방법으로 형성함으로써, 소스 전극 및 드레인 전극을 형성하기 위한 별도의 사진 식각 공정을 생략하여 전체 공정을 간소화할 수 있다. 따라서 박막 트랜지스터 표시판의 제조 시간과 비용을 절감할 수 있다.
또한, 게이트 전극과 중첩하는 소스 전극 및 드레인 전극의 면적을 최소화 함으로써 기생용량을 감소시켜 화질을 향상 시킨다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명 의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
<실시예 1>
먼저, 도 1 내지 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판의 I-I' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 게이트선(121)과 데이터선(171)이 교차하며, 상기 게이트선(121)과 데이터선(171)과 연결된 박막 트랜지스터(T)가 픽셀전극(190)과 전기적으로 연결되어 있다.
상기 박막 트랜지스터(T)는 게이트선(121)의 일부로서 게이트선(121)에서 돌출된 게이트전극(124)과, 데이터선(171)에서 돌출된 소스전극(173)과, 상기 소스전극(173)으로부터 이격되어 있는 드레인전극(175)과, 상기 게이트전극(124)의 상부에 위치하는 반도체층(151)을 포함한다. 픽셀전극(190)은 드레인 전극(175)의 상부의 보호막(180)에 형성된 접촉구멍(182)를 통하여 데이터 신호를 받는다.
픽셀전극(190)은 트랜지스터(T)와 중첩할 수도 있다. 본 실시예에서는 도 1의 픽셀전극(190)과 같이, 트랜지스터(T)의 채널부(소스 전극과 드레인 전극 사이)와 픽셀전극(190)이 중첩하지만, 중첩하지 않아도 된다.
도 1의 데이터선(171), 소스전극(173), 및 드레인전극(175)의 하부에는 반도체층(151) 및 반도체층(151) 상부의 저항성 접촉부재(미도시)가 존재할 수 있다. 반도체층(151)과 저항성 접촉부재는 데이터선(171), 소스전극(173), 및 드레인 전극(175)의 하부에 위치하고 데이터선(171), 소스전극(173), 및 드레인 전극(175)과 거의 동일한 평면 모양을 가질 수도 있다. 단, 반도체층(151)과 저항성 접촉부재의 평면모양은, 채널부에서는 소스전극(173) 및 드레인 전극(175)과 그 평면 모양이 다를 수 있다.
도 1에서 보는 것과 같이 소스전극(173)과 드레인전극(175)은 게이트 전 극(124)의 테두리 부분에서 중첩한다. 즉, 소스전극(173)과 드레인전극(175)이 게이트전극(124)과 중첩하는 면적이 작아서 기생용량이 적어서 킥백전압을 감소시켜 표시품질을 향상시킨다.
도 2를 참조하면, 절연 기판(110) 위에 게이트전극(124)이 형성되어 있다. 게이트선(121) 및 게이트전극(124)은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 및 구리(Cu)나 구리 합금 등 구리 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo), 텅스텐(W) 및 이들의 합금 따위로 이루어진 도전막을 포함한다. 그러나 게이트선(121) 및 게이트 전극(124)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 Al 계열 금속, Ag 계열 금속 또는 Cu 계열 금속 또는 이들 금속의 합금으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 Cr, Mo, Ti, Ta 또는 이들의 합금 등으로 이루어질 수 있다. 비저항이 낮은 도전막이 상부에 오고 접촉 특성이 우수한 도전막이 하부에 오는 구조로는 크롬 하부막과 알루미늄-네오디뮴(Nd) 합금의 상부막을 들 수 있고, 몰리브덴 하부막과 알루미늄의 상부막, 몰리브덴 하부막과 구리 상부막, 타이타늄 하부막과 구리 상부막 등을 예로 들 수 있다.
도 2에서 보는 것과 같이 게이트 전극(124)은 하부막(121-a)과 그 하부막(121-a)보다 두꺼운 상부막(121-b)으로 이루어진 이중막으로 구성될 수 있다. 게 이트선(121)과 데이터선(171)의 교차부에서는 게이트선(121)은 하부막(121-a)으로만 이루어진 배선구조를 가질 수 있다. 본 실시예에서는 게이트선(121)이 데이터선(171)과의 교차부에서는 단일막 구조를 갖고 게이트 전극(124) 등의 영역에서는 이중막의 구조를 갖지만, 본 발명은 이에 한정되지 않으며 게이트선은 데이터선(171)과의 교차부에서는 얇은 막두께를 갖고, 게이트전극(124) 등의 영역에서는 그보다 두꺼운 두께를 갖도록 형성할 수도 있다.
게이트선(121) 및 게이트 전극(124)의 측면은 기판(110)의 표면에 대하여 경사져 있으며, 그 경사각(테이퍼 앵글)은 약 30 내지 80도 범위를 가진다.
게이트선(121) 위에 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 반도체층(151)이 형성되어 있다. 반도체층(151)는 게이트 전극(124)의 상부에 형성되어 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉(ohmic contact) 부재(미도시)가 형성되어 있다.
반도체층(151)와 저항성 접촉 부재의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 약 30-80°이다.
저항성 접촉 부재 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터 전압을 전달하는 데이터선(171)은 게이트선(121)과 교차하며(도 1 참조) 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 가지고 있다. 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지(branch)가 소스 전극(source electrode)(173)을 이룬다. 드레인 전극(175)은 다른 층과의 접속을 위하여 면적이 넓은 한 쪽 끝 부분을 가지고 있다. 소스 전극(173)과 드레인 전극(175)은 서로 마주보며 서로 일정 간격으로 떨어져 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(151)과 함께 박막 트랜지스터(thin film transistor, T)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(151)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 따위의 내화성 금속(refractory metal) 또는 이들의 합금으로 이루어질 수 있으며, 이들 또한 은, 금, 구리, 알루미늄 계열 금속 따위로 이루어진 도전막과 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다.
도 2에 도시된 것과 같이 소스전극(173)과 드레인전극(175)은 게이트전극(124)의 측면에서 게이트 전극(124)과 중첩한다. 즉, 게이트 전극(124) 상부의 반도체층(151)과 저항성 접촉부재의 기울어진 경사면에 소스전극(173) 및 드레인 전극(175)이 위치한다. 또한, 게이트 전극(124)과 중첩하는 소스전극(173)과 드레인전극(175)의 끝단의 높이는 게이트 전극(124) 상의 반도체층(151)의 높이와 같거 나 낮다. 따라서, 소스전극(173)과 드레인전극(175)이 하부의 게이트전극(124)와 중첩하는 면적이 적어서 기생용량이 작아진다.
게이트선(121)과 데이터선(171)의 교차부는 게이트 전극(124)보다 두께가 얇은 게이트선(121)의 상부에 게이트절연막(140)이 형성되어 있다. 그 상부에는 반도체층(151)과 저항성접촉부재(미도시)가 형성될 수 있다. 저항성 접촉부재가 있을 경우 그 상부에 데이터선(171)이 형성되어 있다.
게이트선(121)과 데이터선(171)의 교차부에서 데이터선(171)의 두께를 d라 하고, 저항성 접촉 부재의 두께를 n이라 하고, 상기 게이트 전극(124)의 상부막(121-b)의 두께를 t라 할 때, 상기 데이터선(171)의 두께(d), 저항성 접촉부재의 두께(n), 게이트전극(124)의 상부막(121-b) 두께를(t)는 아래와 같은 관계식을 만족한다.
d + n < t
상기 관계식은, 게이트전극(124)의 두께와, 데이터선(171)과의 교차부에서 게이트선(121)의 두께의 차이를 t라고 할 때에도 동일하게 적용될 수 있다.
저항성 접촉 부재(미도시)는 그 하부의 반도체층(151)과 그 상부의 데이터선(171), 소스전극(173) 및 드레인 전극(175) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 반도체층(151)은 데이터선(171)과 드레인 전극(175) 및 그 아래의 저항성 접촉 부재와 거의 동일한 모양을 가진다. 그러나 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여, 데이터선(171) 및 드레인 전극(175)에 가려지지 않고 노출된 부분을 가지고 있다.
데이터선(171), 노출된 반도체층(151), 소스전극(173), 및 드레인 전극(175) 상부에는 질화규소 따위의 무기물로 이루어진 보호막(180)이 형성되어 있다. 보호막(180)는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질이나, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수가 약 4.0 이하인 저유전율 절연 물질로 이루어질 수도 있으며, 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다. 또한 보호막(180)은 컬러필터를 포함할 수 있다.
보호막(180)은 드레인 전극(175)의 일부를 드러내는 접촉구멍(182)를 포함한다.
보호막(180)의 상부에는 IZO, ITO 또는 a-ITO(비정질 ITO) 따위의 투명한 도전체 또는 반사성 금속으로 이루어진 복수의 픽셀 전극(pixel electrode)(190)이 형성되어 있다. 픽셀전극(190)은 접촉구멍(182)를 통하여 노출된 드레인 전극(175)과 물리적, 전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(미도시)의 액정 분자들을 재배열시킨다.
<실시예1에 따른 제조방법>
이하, 도 3 내지 도 17을 참조하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법에서 대하여 상세히 설명한다. 도 3, 도 4a 내지 도 4d, 도 5, 도 7, 도 8, 도 10, 도 12, 도 14, 및 도 16은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 과정을 순차적으로 나타낸 공정단면도들이다. 도 6, 도 9, 도 11, 도 13, 도 15, 및 도 17은 각각 도 5, 도 8, 도 10, 도 12, 도 14, 및 도 16의 박막 트랜지스터 표시판의 배치도이다.
도 3은 게이트 배선 형성시의 기판에 전면 도포된 금속층의 단면도이다. 도 4a 내지 도 4d는 도 3의 금속층 상부에 포토레지스트를 형성한 단면도이다. 도 5는 도 3, 및 도 4a 내지 도 4d의 과정을 거쳐 형성된 게이트 배선에 대한 도1의 I-I'의 단면도이다.
먼저, 도 3에 도시한 바와 같이, 투명한 절연 기판(110) 위에 Mo, Ti, Ta, Cr 등의 금속층을 포함하는 하부막(121-a)을 스퍼터링 따위의 방법으로 300 Å 내지 3,000 Å의 두께로 증착하고, 그 상부에 Ag, Au, Al, Cu 또는 이들의 합금 금속층을 포함하는 상부막(121-b)을 증착한다. 상부막(121-b)의 상부에 포토레지스트를 도포한다. 포토레지스트 상부의 소정의 마스크를 위치시켜 노광하여, 도 4a에 도시된 바와 같이 두께가 다른 포토레지스트(122-c, 122-e)를 형성한다.
상기 마스크에는 투과부, 반투과부, 불투명부를 포함하는 마스크가 사용될 수 있으며, 반투과부는 슬릿(slit)이나 하프톤(half tone)을 사용하여 빛을 반투과 시키도록 할 수 있다. 게이트선(121)에서 데이터선(171)과 교차하는 영역에는 다른 영역보다 얇은 포토레지스트(122-c)를 형성하고, 게이트 전극(124) 등의 다른 영역에는 그보다 두꺼운 포토레지스트(122-e)가 형성되도록 한다. 그 다음, 도 4b에 도시된 바와 같이 상기 두께가 다른 포토레지스트(122-c, 122-e)에 의해 덮이지 않은 영역은 식각액으로 에치한다. 그 후, 도 4c에 도시된 바와 같이 포토레지스트를 에치백(etch-back)하여 그 두께를 다시 얇아지도록 한다. 그러면 게이트선(121)과 데이터선(171)의 교차부에 위치하였던 포토레지스트(122-c)는 제거되고, 포토레지스트(122-e)는 두께가 얇아지게 되어 하부의 금속층(121-a, 121-b)를 보호한다. 그 후, 도 4d에 도시된 바와 같이 다시 식각액으로 금속층(121-b)을 식각해내면, 게이트선(121)과 데이터선(171)의 교차부에 위치하는 게이트선(121)은 하부막(121-a)으로 이루어지고, 게이트 전극(124)는 하부막(121-a) 및 상부막(121-b)로 이루어지게 된다.
도 5에 도시된 바와 같이 게이트 전극(124) 상의 포토레지스트(122-e)를 제거한다. 게이트 전극(124) 및 대부분의 게이트선(121)은 이중막으로 형성되어 있으며, 게이트선(121)과 데이터선(171)의 교차부에 대응하는 게이트선(121)은 단일막으로 형성되어 있어, 교차부에 대응하는 게이트선(121)은 게이트 전극(124)에 비해서 두께가 얇다. 본 실시예에서는 게이트 전극(124)을 이중막으로 형성한 뒤 슬릿노광(하프톤 노광) 등을 이용하여 두께가 다른 게이트선(121)을 형성하였지만, 게이트선(121)을 하나의 단일막으로 형성한 뒤, 교차부와 게이트 전극부의 두께를 다르게 형성할 수도 있다. 이때에도 공정을 단순화 하기 위해서 상기와 같이 슬릿노광(하프톤 노광) 등을 사용할 수 있다.
상기의 방법으로 형성된 내용을 평면도로 표시하면 도 6과 같다.
다음, 도 7 내지 도 14를 참고로 하여 소스전극 및 드레인 전극을 형성하는 과정을 설명한다.
도 7에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층 등으로 이루어진 반도체층(151), 불순물 비정질 규소층(미도시)을 화학 기상 증착법(CVD) 등으로 연속하여 적층한다. 게이트 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 약 250~400℃, 두께는 2,000∼5,000Å 정도일 수 있다. 이어 금속 따위의 데이터 도전체층(170)을 스퍼터링 등의 방법으로 소정의 두께로 증착한다.
다음, 도 8에 도시된 것과 같이, 데이터 도전체층(170) 위에 데이터 도전체층(170)이 모두 덮일 수 있는 두께로 감광막(70)을 도포한다. 감광막(70)의 두께는 2-3um일 수 있다. 감광막(70)은 평탄화 기능을 갖는 막을 사용할 수 있다. 이때 사용되는 감광막(70)은 게이트 전극(124) 등의 두께보다 두껍게 한다.
그 후, 마스크(도시하지 않음)를 통하여 감광막(70)에 빛을 조사한 후 현상한다. 현상된 감광막(70)은 데이터선(171)의 상부와 소스전극(173), 드레인 전극(175)의 상부와 채널부 등의 상부에 존재하고 나머지 부분에는 현상되어 감광막(70)이 존재하지 않는다. 이렇게 형성된 감광막(70)의 평면 형상을 도 9에 도시하였다.
이어서, 도 10 및 도 11을 참조하면, 감광막(70)을 부분 식각한다. 즉, 감광막(70)이 전체 기판에서 동일한 두께만큼 제거되도록 한다. 드라이 에칭방법이나 현상액에 넣어 감광막(70)의 두께를 조절할 수 있다. 감광막(70)이 일부 제거되어 소스전극과 드레인전극에 해당하는 데이터 도전체층(170)이 드러나고, 반도체층(151)의 최상단 높이에 해당하는 위치까지 감광막(70)의 두께를 조절한다. 게이트 전극(124) 상부의 반도체층(151)에 해당하는 높이와 감광막(70)의 최상부 높이 가 같아지도록 한다.
이어서, 도 12 및 도 13에 도시된 바와 같이, 드러난 데이터 도전체층(170)을 식각하고, 그 하부에 위치하는 저항성 접촉부재(미도시)도 식각하여 반도체층(151)을 외부로 노출시킨다.
감광막(70)을 스트립하여 제거하면, 도 14 및 도 15에 도시된 바와 같이 게이트전극(124) 상부에 셀프얼라인된 소스전극(173)과 드레인전극(175)이 형성된다. 이때 소스전극(173)과 드레인 전극(175)은 게이트전극(124)의 경사진 측벽의 상부에 위치하게 되며, 소스전극(173)과 드레인전극(175)의 높이는 반도체층(151)의 높이와 같거나 작게 된다. 따라서, 소스전극(173)과 드레인 전극(175)이 게이트 전극(124)과 중첩하는 면적이 작으므로 기생용량이 작아져 픽셀 구동시 킥백전압이 감소한다.
상기와 같은 방법으로 소스/드레인 전극(173, 175)을 셀프얼라인 하기 위해서는 게이트전극(124)의 두께가 두꺼워야 하며, 이때 게이트선(121)과 데이터선(171)이 교차하는 부위에서는 게이트선(121)의 두께가 얇아야 한다. 그렇지 않으면 데이터선(171)이 하부의 게이트선(121)의 두께에 의하여, 채널부처럼, 셀프얼라인되어 데이터선(171)이 단락될 것이다. 또한 이렇게 셀프얼라인 방식으로 공정을 단순히 하기 위해서는 게이트선(121)과 데이터선(171)의 교차부에서 데이터선(171)의 두께가 게이트전극(124)의 두께보다 작아야 한다. 이러한 방법으로 채널부 상부의 데이터 도전체층(170)을 식각 해내면, 채널부를 식각하기 위해서 추가의 포토레지스트 공정을 진행하지 않아도 되므로 공정이 단순화되고, 공정 비용이 감소한다.
이어서, 도 16 및 도 17에 도시한 바와 같이, 보호막(180)을 형성하고, 그 상부에 픽셀 전극(190)을 형성한다. 보호막(180)은 CVD공정을 통하여 무기막으로 형성할 수도 있고, 감광성 유기막으로 형성할 수도 있으며, 무기막과 유기막을 조합하여 형성할 수도 있다. 또한 컬러필터 물질을 사용하여 형성할 수도 있다. 드레인 전극(175)의 상부에 보호막(180)의 일부를 제거하여 접촉구멍(182)을 형성하고 픽셀전극(190)과 드레인 전극(175)은 접촉구멍(182)을 통하여 서로 접촉하게 한다.
픽셀전극(190)으로는 IZO(Indium Zinc Oxide), ITO(Indium Tin Oxide) 또는 a-ITO(amorphous Indium Tin Oxide)막을 스퍼터링 따위로 적층하여 형성된 투명 도전체막이 사용될 수 있다.
앞서 설명한 바와 같이, 본 실시예에서는 데이터선(171), 소스전극(173) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(미도시) 및 반도체층(151)을 하나의 사진 공정으로 형성하고, 게이트 전극(124)의 두께를 이용하여 셀프얼라인 공정을 이용하여, 전체 공정을 간소화한다.
또한 게이트 전극을 형성하는 공정에서도 슬릿노광 등의 방법을 사용하여 한번의 포토레지스트 도포를 통하여 게이트전극과 데이터배선의 교차부의 게이트선의 두께를 달리할 수 있어 공정이 단순해진다.
<제2 실시예>
도 18과 도 19를 참고하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다. 도 18은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 19는 도 18에 도시한 박막 트랜지스터 표시판 을 I-I' 선을 따라 절단한 단면도이다. 설명의 편의상, 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략하며 이하 차이점을 위주로 설명한다.
도 18 및 도 19를 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트선(121)과 데이터선(171)이 교차하며, 게이트선(171)과 데이터선(171)과 연결된 박막트랜지스터(T)가 존재한다. 게이트전극(124) 상부에 섬형 반도체층(151)이 존재한다. 데이터선(171)과 연결된 소스전극(173)과 소스전극(173)와 마주보면 일정 간격으로 떨어져있는 드레인 전극(175)이 위치한다. 제1 실시예와 마찬가지로, 소스전극(173)과 드레인 전극(175)은 게이트전극(124)의 테두리에서 게이트 전극(124)과 중첩한다.
도 19를 참조하면, 게이트 전극(124)을 포함하는 게이트선(121)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 섬형 반도체(151), 섬형 저항성 접촉 부재(미도시)가 차례로 형성되어 있다. 소스 전극(173)을 가지는 데이터선(171)과 드레인 전극(175)이 저항성 접촉 부재(미도시) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있다. 보호막(180)에는 접촉 구멍(182)이 형성되어 있으며, 보호막의 상부에는 픽셀전극(190)이 형성되어 있다.
<제2 실시예에 따른 제조방법>
도 20 내지 도 32를 참조하여, 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법에서 대하여 상세히 설명한다. 도 20, 도 22, 도 24, 도 25, 도 27, 도 29, 도 31은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판 의 제조 과정을 순차적으로 나타낸 공정단면도들이다. 도 21, 도 23, 도 26, 도 28, 도 30, 및 도 32는 각각 도 20, 도 22, 도 25, 도 27, 도 29, 및 도 31의 박막 트랜지스터 표시판의 배치도이다.
도 20 및 도 21에 도시된 바와 같이 제1 실시예에 따른 제조방법에서와 동일한 방법으로 게이트선(121) 및 게이트전극(124)을 형성한다. 도 22 및 도 23에 도시된 바와 같이 게이트선(121) 및 게이트전극(124) 위에 게이트 절연막(140)을 형성하고, 반도체층과 도핑된 반도체층을 적층한 뒤 패터닝하여, 섬형 반도체층(151)과 저항성접촉부재(미도시)를 형성한다. 이어서 도 24에 도시된 바와 같이, 섬형 반도체층(151)과 저항성 접촉부재(미도시)의 상부에 데이터 도전체층(170)을 형성한다.
이어서, 도 25 및 도 26에 도시한 것과 같이 데이터 도전체층(170) 상부에 감광막(70)을 도포하여 게이트전극(124)의 두께를 이용하여 셀프얼라인 하여 채널부 상부에 데이터 도전체층(170)을 식각한다. 이후 공정방법은 실시예 1과 동일하므로 생략하도록 한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 I-I' 선을 따라 잘라 도시한 단면도이고,
도 3 내지 17은 본 발명의 한 실시예에 따른 제조공정을 순서대로 도시한 단면도 및 평면도이고,
도 18은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 19는 도 18의 박막 트랜지스터 표시판을 I-I' 선을 따라 잘라 도시한 단면도이고,
도 20 내지 32는 본 발명의 다른 실시예에 따른 제조공정을 순서대로 도시한 단면도 및 평면도이다.

Claims (29)

  1. 기판 위에 하부막과 상기 하부막보다 두꺼운 상부막의 이중막으로 형성된 게이트 전극을 포함하는 게이트선;
    상기 게이트선 위에 형성된 게이트 절연막;
    상기 게이트 절연막 위에 형성된 반도체층;
    상기 반도체층 상부에 형성된 저항성 접촉 부재;
    상기 저항성 접촉층 상부에 형성되며, 상기 반도체층의 높이와 같거나 낮은 높이를 갖는 소스 전극 및 드레인 전극; 및
    상기 소스전극과 연결된 데이터선을 포함하며,
    상기 게이트선과 상기 데이터선의 교차부에 대응하는 상기 게이트선은 상기 하부막으로 이루어진 박막 트랜지스터 표시판.
  2. 제 1항에 있어서, 상기 교차부에 대응하는 상기 데이터선의 두께를 d라 하고, 상기 저항성 접촉 부재의 두께를 n이라 하고, 상기 게이트 전극의 상기 상부막의 두께를 t라 할 때,
    d + n < t
    상기 관계식을 만족하는 박막 트랜지스터 표시판.
  3. 제 2항에 있어서, 상기 데이터선, 상기 소스전극 및 상기 드레인전극의 하부 에 위치하는 상기 저항성 접촉부재 및 상기 반도체층은 동일한 평면모양을 가지는 박막 트랜지스터 표시판.
  4. 제 3항에 있어서, 상기 데이터선의 상부에 위치하는 보호막;
    상기 보호막에 형성된 접촉 구멍; 및
    상기 접촉구멍을 통하여 상기 드레인 전극과 전기적으로 연결된 픽셀전극을 더 포함하는 박막 트랜지스터 표시판.
  5. 제 4항에 있어서, 상기 보호막은 유기물질 또는 컬러필터 물질로 이루어진 박막 트랜지스터 표시판.
  6. 제 5항에 있어서, 상기 유기막 또는 컬러필터 물질 위에 형성된 상기 픽셀전극은 상기 반도체층과 중첩하는 박막 트랜지스터 표시판.
  7. 제 1항에 있어서, 상기 데이터선, 상기 소스전극 및 상기 드레인전극의 하부에 위치하는 상기 저항성 접촉부재 및 상기 반도체층은 동일한 평면모양을 가지는 박막 트랜지스터 표시판.
  8. 제 7항에 있어서, 상기 데이터선의 상부에 위치하는 보호막;
    상기 보호막에 형성된 접촉 구멍; 및
    상기 접촉구멍을 통하여 상기 드레인 전극과 전기적으로 연결된 픽셀전극을 더 포함하는 박막 트랜지스터 표시판.
  9. 제 8항에 있어서, 상기 보호막은 유기물질 또는 컬러필터 물질로 이루어진 박막 트랜지스터 표시판.
  10. 제 9항에 있어서, 상기 유기막 또는 컬러필터 물질 위에 형성된 상기 픽셀전극은 상기 반도체층과 중첩하는 박막 트랜지스터 표시판.
  11. 제 1항에 있어서, 상기 데이터선의 상부에 위치하는 보호막;
    상기 보호막에 형성된 접촉 구멍; 및
    상기 접촉구멍을 통하여 상기 드레인 전극과 전기적으로 연결된 픽셀전극을 더 포함하는 박막 트랜지스터 표시판.
  12. 제 11항에 있어서, 상기 보호막은 유기물질 또는 컬러필터 물질로 이루어진 박막 트랜지스터 표시판.
  13. 제 12항에 있어서, 상기 유기막 또는 컬러필터 물질 위에 형성된 상기 픽셀전극은 상기 반도체층과 중첩하는 박막 트랜지스터 표시판.
  14. 제 1항에 있어서, 상기 소스전극 및 상기 드레인 전극은 상기 게이트전극의 측벽 상부에서 상기 게이트 전극과 중첩하는 박막 트랜지스터.
  15. 기판 위에 하부막과 상기 하부막보다 두꺼운 상부막으로 이루어진 게이트 전극과, 데이터선과 게이트선의 교차부에 상기 하부막으로 이루어진 게이트선을 형성하는 단계;
    상기 게이트선 상부에 게이트 절연막, 반도체층, 및 저항성 접촉부재를 형성하는 단계;
    상기 저항성 접촉부재 상부에 소스전극 및 드레인 전극을 포함하는 데이터선을 형성하는 단계;
    상기 데이터선 상부에 포토레지스트를 형성하는 단계;
    상기 포토레지스트를 마스크로 하여 상기 데이터선을 형성하는 단계;
    상기 포토레지스트의 두께를 낮추어, 상기 포토레지스트의 높이가 상기 반도체층의 높이와 같아지도록 하는 단계;
    상기 소스전극과 상기 드레인전극 사이의 채널부 상부의 상기 데이터선의 일부 및 상기 저항성 접촉부재를 식각하는 단계; 및
    상기 소스전극과 상기 드레인 전극 상부의 상기 포토레지스트를 제거하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제 15항에 있어서, 상기 교차부에 대응하는 상기 데이터선의 두께를 d라 하 고, 상기 저항성 접촉 부재의 두께를 n이라 하고, 상기 게이트 전극의 상기 상부막의 두께를 t라 할 때,
    d + n < t
    상기 관계식을 만족하는 박막 트랜지스터 표시판의 제조방법.
  17. 제 16항에 있어서, 상기 반도체층, 상기 저항성 접촉부재, 상기 데이터선, 상기 소스전극 및 상기 드레인전극은 하나의 포토레지스트 도포공정을 통하여 형성하는 박막 트랜지스터 표시판의 제조방법.
  18. 제 17항에 있어서, 상기 데이터선의 상부에 보호막을 형성하는 단계;
    상기 보호막에 접촉 구멍을 형성하는 단계; 및
    상기 접촉구멍을 통하여 상기 드레인 전극과 전기적으로 연결되는 픽셀전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제 18항에 있어서, 상기 보호막은 유기물질 또는 컬러필터 물질로 형성하는 박막 트랜지스터 표시판의 제조방법.
  20. 제 19항에 있어서, 상기 유기막 또는 컬러필터 물질 위에 형성된 상기 픽셀전극은 상기 반도체층과 중첩하는 박막 트랜지스터 표시판의 제조방법.
  21. 제 15항에 있어서, 상기 반도체층, 상기 저항성 접촉부재, 상기 데이터선, 상기 소스전극 및 상기 드레인전극은 하나의 포토레지스트 도포공정을 통하여 형성하는 박막 트랜지스터 표시판의 제조방법.
  22. 제 21항에 있어서, 상기 데이터선의 상부에 보호막을 형성하는 단계;
    상기 보호막에 접촉 구멍을 형성하는 단계; 및
    상기 접촉구멍을 통하여 상기 드레인 전극과 전기적으로 연결되는 픽셀전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  23. 제 22항에 있어서, 상기 보호막은 유기물질 또는 컬러필터 물질로 형성하는 박막 트랜지스터 표시판의 제조방법.
  24. 제 23항에 있어서, 상기 유기막 또는 컬러필터 물질 위에 형성된 상기 픽셀전극은 상기 반도체층과 중첩하는 박막 트랜지스터 표시판의 제조방법.
  25. 제 15항에 있어서, 상기 데이터선의 상부에 보호막을 형성하는 단계;
    상기 보호막에 접촉 구멍을 형성하는 단계; 및
    상기 접촉구멍을 통하여 상기 드레인 전극과 전기적으로 연결되는 픽셀전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  26. 제 25항에 있어서, 상기 보호막은 유기물질 또는 컬러필터 물질로 형성하는 박막 트랜지스터 표시판의 제조방법.
  27. 제 26항에 있어서, 상기 유기막 또는 컬러필터 물질 위에 형성된 상기 픽셀전극은 상기 반도체층과 중첩하는 박막 트랜지스터 표시판의 제조방법.
  28. 제 15항에 있어서, 상기 게이트 전극의 측면은 30 내지 80도의 테이퍼 앵글을 갖는 박막 트랜지스터 표시판의 제조방법.
  29. 제 28항에 있어서, 상기 게이트 전극의 상부의 상기 소스전극과 상기 드레인전극은 상기 게이트 전극의 측면에서 상기 게이트 전극과 중첩하는 박막 트랜지스터 표시판의 제조방법.
KR1020080117575A 2008-11-25 2008-11-25 박막 트랜지스터 표시판 및 그 제조 방법 KR101570347B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080117575A KR101570347B1 (ko) 2008-11-25 2008-11-25 박막 트랜지스터 표시판 및 그 제조 방법
US12/603,786 US8022407B2 (en) 2008-11-25 2009-10-22 Thin film transistor array substrate and manufacturing method thereof
US13/198,307 US8143116B2 (en) 2008-11-25 2011-08-04 Thin film transistor array substrate and manufacturing method thereof
US13/366,988 US8405082B2 (en) 2008-11-25 2012-02-06 Thin film transistor array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080117575A KR101570347B1 (ko) 2008-11-25 2008-11-25 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100058975A true KR20100058975A (ko) 2010-06-04
KR101570347B1 KR101570347B1 (ko) 2015-11-20

Family

ID=42199296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117575A KR101570347B1 (ko) 2008-11-25 2008-11-25 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (3) US8022407B2 (ko)
KR (1) KR101570347B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160133994A (ko) * 2015-05-14 2016-11-23 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120061383A (ko) 2010-12-03 2012-06-13 삼성전자주식회사 표시 장치 및 그 제조 방법
KR102412138B1 (ko) * 2012-01-25 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9502233B2 (en) * 2012-03-22 2016-11-22 Hitachi Kokusai Electric, Inc. Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium
KR101965256B1 (ko) * 2012-10-17 2019-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
US9246133B2 (en) * 2013-04-12 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting module, light-emitting panel, and light-emitting device
CN103474453B (zh) * 2013-09-23 2016-09-21 京东方科技集团股份有限公司 电致发光装置及其制备方法
CN105226071B (zh) * 2015-10-30 2018-06-05 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512849B2 (ja) * 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置
JPH08201851A (ja) * 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
JPH09113931A (ja) 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP2002190598A (ja) 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
JP2004304084A (ja) 2003-03-31 2004-10-28 Seiko Epson Corp 多層配線構造、半導体装置、電気光学装置、および電子機器
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
KR101404548B1 (ko) * 2008-01-17 2014-06-10 삼성디스플레이 주식회사 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160133994A (ko) * 2015-05-14 2016-11-23 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판

Also Published As

Publication number Publication date
US20120132915A1 (en) 2012-05-31
US20100127265A1 (en) 2010-05-27
US8405082B2 (en) 2013-03-26
KR101570347B1 (ko) 2015-11-20
US20110297946A1 (en) 2011-12-08
US8143116B2 (en) 2012-03-27
US8022407B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
JP5096006B2 (ja) 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
US8405082B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR101090257B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090087321A (ko) 표시 장치 및 그 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100878238B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101046925B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060060334A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20010084855A (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR20040004855A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20060070338A (ko) 박막 트랜지스터 표시판
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060111753A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060058967A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060046222A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20040039876A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20060016925A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 4