KR101447996B1 - 박막 트랜지스터 표시판 및 이를 제조하는 방법 - Google Patents

박막 트랜지스터 표시판 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR101447996B1
KR101447996B1 KR1020080006754A KR20080006754A KR101447996B1 KR 101447996 B1 KR101447996 B1 KR 101447996B1 KR 1020080006754 A KR1020080006754 A KR 1020080006754A KR 20080006754 A KR20080006754 A KR 20080006754A KR 101447996 B1 KR101447996 B1 KR 101447996B1
Authority
KR
South Korea
Prior art keywords
gate line
film
color filter
forming
shielding pattern
Prior art date
Application number
KR1020080006754A
Other languages
English (en)
Other versions
KR20090080788A (ko
Inventor
오민석
최승하
강윤호
진홍기
정유광
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080006754A priority Critical patent/KR101447996B1/ko
Priority to US12/243,929 priority patent/US7858986B2/en
Publication of KR20090080788A publication Critical patent/KR20090080788A/ko
Application granted granted Critical
Publication of KR101447996B1 publication Critical patent/KR101447996B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/86Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136222Colour filters incorporated in the active matrix substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Abstract

본 발명은 박막 트랜지스터 표시판 및 이를 제조하는 방법에 관한 것이다. 본 발명에 따른 박막 트랜지스터 표시판은 기판, 기판 위에형성되어 있는 차광 부재, 상기 차광 부재 위에 위치하며 상기 차광 부재와 함께 닫힌 영역을 정의하는 게이트선, 상기 닫힌 영역에 형성되어 있으며 상기 게이트선의 측면과 접촉하는 색필터, 상기 색필터 위에 형성되어 있는 데이터선 및 드레인 전극, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
박막 트랜지스터 표시판, 게이트선, 색필터, 닫힌 영역, 무전해 도금

Description

박막 트랜지스터 표시판 및 이를 제조하는 방법{Thin film transistor array panel and method for manufacturing the same}
본 발명은 박막 트랜지스터 표시판 및 이를 제조하는 방법에 관한 것이다.
널리 사용되는 평판 표시 장치(flat panel display)로는 액정표시 장치(liquid crystal display), 플라스마 표시 장치(plasma display panel) 및 유기 발광 표시 장치(organic light emitting display) 등이 있다.
이러한 표시 장치들은 전기장 생성 전극과 연결되어 있는 스위칭 소자와 스위칭 소자를 제어하여 전기장 생성 전극에 전압을 인가하기 위한 게이트선 및 데이터선 등 복수의 신호선을 포함한다. 표시 장치의 잔상을 최소화하고 해상도를 높이기 위해 신호선의 저항은 작은 것이 바람직하다.
특히 표시 장치들이 대형화되면서 고화질을 구현하기 위해 더욱 개선된 응답 속도가 요구되며, 이를 위해 신호선의 저항을 줄이기 위한 연구가 널리 진행되고 있다.
신호선의 저항을 줄이는 방법으로 신호선의 너비를 크게 하는방법이 있다. 그러나 신호선의 너비가 커지면 신호선이 차지하는 면적이 커져 개구율이 감소한다.
따라서 본 발명은 개구율 감소를 예방함과 동시에 신호선의 저항을 줄여 응답 속도를 증가시키고 아울러 제조 공정을 단순화할 수 있는 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조 방법을 제공한다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있는 차광 부재, 상기 차광 부재 위에 위치하며 상기 차광 부재와 함께 닫힌 영역을 정의하는 게이트선, 상기 닫힌 영역에 형성되어 있으며 상기 게이트선의 측면과 접촉하는 색필터, 상기 색필터 위에 형성되어 있는 데이터선 및 드레인 전극, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
상기 게이트선은 상기 차광 부재와 동일한 평면 모양을 가질 수 있다.
상기 차광 부재는 사다리형일 수 있다.
상기 게이트선은 구리를 포함할 수 있다. 상기 게이트선은 상부막과 하부막을포함할 수 있으며, 이 경우 상기 상부막은 구리를 포함할 수 있다.
상기 박막 트랜지스터 표시판은 상기 상부막의 표면에 형성되어 있는 피복을 더 포함할 수 있다. 상기 피복은 CuF2 또는 CuFxOy로 만들어질 수 있다.
상기 하부막은 몰리브덴 또는 몰리브덴 합금을 포함할 수 있다.
상기 차광 부재와 상기 게이트선의 총 두께는 1㎛ 내지 4㎛일 수 있다.
상기 상부막의 두께는 0.3㎛ 내지 2㎛일 수 있다.
상기 색필터의 두께가 상기 차광부재와 상기 게이트선의 총 두께와 동일하거나 상기 차광부재와 상기 게이트선의 총 두께보다 작을 수 있다.
상기 차광 부재는 금속 또는 유기 물질로 만들어질 수 있다.
상기 박막 트랜지스터 표시판은 상기 색필터와 상기 데이터선 및 드레인 전극 사이에 형성되어 있는 게이트 절연막을 더 포함할수 있다.
본 발명의한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 차광 부재를 형성하는 단계, 상기 기판 및 상기 차광 부재 위에 금속막을 적층하는 단계, 상기 금속막 위에 상기 금속막의 일부를 노출하는 감광성 부재를 형성하는 단계, 상기 금속막의 노출부에 게이트선의 상부막을 형성하는 단계, 상기 감광성 부재를 제거하는 단계, 상기 게이트선의 상부막으로 덮이지 않은 상기 금속막 부분을 제거하여 상기 게이트선의 하부막을 형성하는 단계, 상기 차광 부재 및 상기 게이트선으로둘러싸인 영역에 상기 게이트선의 측면과 접촉하는 색필터를 형성하는단계, 상기 색필터 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 그리고 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 게이트선의 상부막을 형성하는 단계는 무전해 도금 방법을 이용하여 진행할 수 있다.
상기 감광성 부재는 음의 감광성을 가질 수 있다.
상기 감광성 부재의 형성 단계는, 감광막을 도포하는 단계, 상기 감광막을 후면 노광하는 단계, 그리고 상기 감광막을 현상하는 단계를 포함할 수 있다.
상기 금속막의 두께는 100Å 내지 300Å일 수 있다.
상기 감광막의 후면 노광에 사용되는 빛은 자외선일 수 있다.
상기 박막 트랜지스터 표시판의 제조 방법은 상기 색필터와 상기 데이터선 사이에 게이트 절연막을 형성하는 단계를 더 포함할 수 있다.
상기 색필터를 형성하는 단계는 잉크젯 방법을 이용하여 진행할 수 있다.
상기 차광 부재와 상기 게이트선의 두께를 합한 것은 상기 색필터의 두께보다 클 수 있다.
본 발명의 실시예에 의하면, 차광 부재를 마스크로 한 자기 정렬 방법으로 게이트선을 형성하기 때문에 오정렬을 방지할 수 있다. 또한 오정렬에 대비한 차광 부재의 여유 부분을 작게 잡아도 되므로 개구율 및 광투과율을 높일 수 있다.
또한 본 발명의 실시예에 의하면, 잉크젯 방법으로 색필터를 형성할 때 차광 부재와 게이트선의 두 층을 격벽으로 사용하기 때문에, 격벽을 형성하기 위한 추가적인 공정이 필요하지 않다. 따라서 박막 트랜지스터 표시판의 제조 공정을 단순화할 수 있으며 나아가 제조 원가 절감 및 생산성을 향상시킬수 있다.
또한 본 발명의 실시예에 의하면, 감광막의 두께를 조절함으로써 구리로 만들어진 상부막의 두께를 원하는 대로 두껍게 설계할 수 있기 때문에 너비를 크게 하여 개구율을 감소시키지 않고도 저저항 배선을 만들 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른부분 "바로 위에" 있는 경우뿐 아니라 그 중간에또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면, 본 발명의 한 실시예에 따른 표시판에 대하여 도1 내지 도 3을 참고하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II선을 따라 자른 단면도이고, 도 3은 도 1의 박막 트랜지스터 표시판을 III-III 선을 따라 자른 단면도이다.
도 1 내지 도 3을 참고하면, 유리 또는 플라스틱 따위의 절연 물질로 만들어진 기판(110) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 가로로 뻗은 복수의 사다리가 세로로 일렬로 배열되어 있는 모양이다. 차광 부재(220)는 카본 블랙(carbon black), 크롬(Cr), 철(Fe), 니켈(Ni) 및 이들의 산화물 중에서 선택된 무기 물질 또는 아크릴계 화합물과 같은 유기 물질로 만들어질 수 있다.
차광 부재(220) 위에는 게이트선(121)이 형성되어 있다. 게이트선(121)은 게이트 신호를 전달하며, 차광 부재(220)와 실질적으로 동일한평면 모양을 가진다. 구체적으로 설명하자면, 게이트선(121)은 가로 방향으로 뻗은 한 쌍의 줄기선과 두 개의 줄기선을 연결하는 복수의 가지선(123), 그리고 줄기선으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
차광 부재(220)와 게이트선(121)은 행렬의 형태로 배열된 복수의 닫힌 영역(225)을 정의한다. 닫힌 영역(225)은 차광 부재(220) 및 게이트선(121)이 둘러싸고 있는 영역으로, 이들 각각은 실질적으로 직사각형이다. 게이트 전극(124)은 직사각형 안쪽으로돌출해 있으며 차광 부재(220)는 이에 대응하는 돌출부를 가진다. 게이트선(121)의 너비는 차광 부재(220)의 너비보다 작을 수 있다. 닫힌 영역(225)은 앞에서 설명한 것과 다른 모양일 수도 있으며, 게이트선(121)과 차광 부재(220)의 모양이 서로 다를 수도 있다.
게이트선(121)에서 한 쌍의 줄기선 중 하나는 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 그러나 두 개의 줄기선은 하나의 끝 부분(129)으로부터 분기된 모양일 수 있다.
게이트선(121)은 하부막(121p)과 상부막(121q)의 이중막 구조를 가진다.
상부막(121q)은 무전해 도금 따위의 방법을 사용하여 구리(Cu)로 만들어질 수 있다. 하부막(121p)은 몰리브덴(Mo), 티타늄(Ti) 또는 MoN, MoTi, MoZr, MoNb 따위의 몰리브덴 합금으로 만들어질 수 있다. 이러한 물질로만들어진 하부막(121p)은 다른 물질과의 물리적, 화학적, 전기적 접촉 특성이 우수하며 특히 구리의 무전해 도금을 용이하게 한다.
도 2 및 도 3에서 가지선(123) 및 게이트 전극(124)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.
상부막(121q)의 두께는 0.3㎛ 내지 2㎛일 수 있으며, 게이트선(121)과 차광 부재(220)의 두께를 합한 것이 1㎛ 내지 4㎛일 수 있다. 게이트선(121)과 차광 부재(220)의 두께를 합한 것이 1㎛보다 작으면 격벽의 역할을 수행할 수 없다. 그리고 게이트선(121)과 차광 부재(220)의 두께를합한 것이 4㎛보다 큰 경우 닫힌 영역(225) 내에 필요 이상의 색필터(230)가 채워져야 하므로 재료비가 증가한다. 아울러 색필터(230)가 닫힌 영역(225)에 충분한 높이로 채워지지 않으면 격벽과의 단차가 커져 이 단차부에 위치하는 박막들이 끊어지거나 액정이 불균일하게 채워질 수 있다.
게이트선(121) 위에는 피복(126)이 형성되어 있다. 피복(126)은 게이트선(121)의 상부막(121q)을 식각액 등으로부터 보호하며 CuF2, CuFxOy 따위의 물질로 만들어질 수 있다.
기판(110) 위에는 또한 복수의 색필터(230)가 형성되어 있다.
색필터(230)는 차광 부재(220)와 게이트선(121)이 정의하는 닫힌 영역(225) 내에 위치한다. 색필터(230)의 측면은 차광 부재(220) 및 게이트선(121)과 접촉하 며, 색필터(230) 평면 경계에서의 표면 높이가 차광 부재(220)의 높이보다 높고 게이트선(121)의 높이와 같거나 작을 수 있다. 색필터(230)의 두께가 차광 부재(220)와 게이트선(121)의 두께를 합한 것과 같으면 단차에 의한 불량을 예방할 수 있다. 색필터(230)의 최소 두께는 1㎛이다.
색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색 중 하나를 나타낼 수 있으며, 유기 물질로 만들어질 수 있다.
색필터(230) 및 피복(226) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 표면이 평탄할 수 있으며 유기 물질로 만들어질 수 있다.
게이트 절연막(140) 위에는 반도체(154), 저항성 접촉 부재(ohmic contact)(163, 165), 그리고 데이터선(171) 및 드레인 전극(175)이 차례로 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 세로 방향으로 뻗어 있다. 데이터선(171)은 게이트선(121)의 가지선(123)과 중첩한다. 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 소스 전극(173)과 다른 층 또는 외부 구동회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 한다.
반도체(154)는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소(polysilicon)와 같은 물질로 만들어질 수 있다. 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이에 노출된 부분이 있다.
저항성 접촉 부재(163, 165)는 데이터선(171) 아래에 존재하는 부분(163) 및 드레인 전극(175) 아래에 존재하는 부분(165)을 포함하며, 반도체(154)와 데이터선(171) 및 드레인 전극(175) 사이의 접촉 저항을 낮추어 준다. 저항성 접촉 부재(163, 165)는 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 다결정 규소로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175)은 저항성 접촉 부재(163, 165)와 거의 동일한 평면 모양을 가지며, 소스 전극(173)과 드레인 전극(175) 사이를 제외하면 반도체(154)와도 거의 동일한 평면 모양을 가진다. 그러나 그렇지 않을 수도 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171), 드레인 전극(175) 및 게이트 절연막(140) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 질화규소(SiNx)나 산화규소(SiOx)와 같은 무기 절연물로 만들어진다. 그러나 보호막(180)은 감광성을 가진 유기 절연물로 만들어질 수도 있다. 또한 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체에 해가 가지 않도록 무기막과 유기막의 이중막 구조를 가질 수도 있다.
보호막(180)에는 데이트선(171)의 끝 부분(179) 및 드레인 전극(175)을 노출 하는 접촉 구멍(182, 185)이 형성되어 있다. 보호막(180), 게이트 절연막(140) 및 피복(126)에는 게이트선(121)의 끝 부분(129)을 노출하는 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 화소 전극(191) 및 접촉 보조 부재(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있다. 접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 각각 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
다음, 도 1 내지 도 3의 구조를 가지는 박막 트랜지스터 표시판의 제조 방법에 대하여 도 4 내지 도 11을 도 1 내지 도 3과 함께 참고하여 설명한다.
도 11은 도 1의 박막 트랜지스터 표시판을 XI-XI 선을 따라 자른 단면도이고, 도 4 내지 도 10은 도 11에 나타난 부분을 기초로 박막 트랜지스터 표시판의 제조 공정을 차례로 나타낸 단면도이다.
우선, 도 4에서 보는바와 같이 기판(110) 위에 금속 등의 무기 물질 또는 유기 물질로 차광 부재(220)를 형성한다.
다음으로, 도 5에서 보는 바와 같이 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴 합금 따위로 만들어진 금속막(120p)을 스퍼터링 등으로 적층한다. 금속막(120p)의 적층 두께는 100Å 내지 300Å으로 한다. 그런 다음, 금속막(120p) 위 에 스핀 코팅, 슬릿 코팅, 슬릿 앤드 스핀 코팅 따위로 음성 감광막(50)을 도포한다.
다음으로, 도 6에서 보는 바와 같이 음성 감광막(50)을 후면 노광 및 현상하여 감광성 부재(52)를 형성한다. 사용되는 빛은 자외선(ultraviolet)일 수 있다. 이 빛은 기판(110)과 금속막(120p)을 통과하여 음성 감광막(50)에 도달하며, 차광 부재(220)로 가려져 빛이 도달하지 않은 부분은 제거된다. 감광막(50)으로 빛을 받는 부분이 제거되지 않고 남아 있는 음성 감광막(50)을 사용하므로 금속막(120p)이 노출되어 있는 감광성 부재(52)의 구멍 측면은 기판(110)에 대해 거의 수직에 가깝다. 또한 감광성 부재(52)의 구멍 너비는 차광 부재(220)의 너비보다 작을 수 있다. 금속막(120)의 두께는 100Å 내지 300Å이므로 빛 특히 자외선이 통과할 수 있다.
다음으로, 도 7에서 보는 바와 같이 구리를 무전해 도금(electroless plating)하여 게이트선(121)의 상부막(121q)을 형성한다. 이때 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴 합금 따위로 만들어진 금속막(120p)은 구리의 시드층(seed layer) 역할을 한다. 게이트선(121)의 상부막(121p)은 차광 부재(220)와 실질적으로 동일한 평면 모양을 가질 수 있으며, 그 측면이 기판(110)에 대해 거의 수직에 가깝다. 감광성 부재(52)의 구멍 너비가 차광 부재(220)의 너비보다 작을 경우 상부막(121p)의 너비는 차광 부재(220)의 너비보다 작을 수 있다. 도 7에서 도면 부호 123q는 게이트선(121)의 가지선(123)의 상부막이다. 상부막(121q)의 두께는 음성 감광막(50)의 두께를 조절함으로써 제어할 수 있다. 이어서 도 8에서 보는 바 와 같이 박리제(stripper)를 사용하여 감광성 부재(52)를 제거한다.
다음으로, 도 9에서 보는 바와 같이 상부막(121q)으로 덮여 있지 않은 금속막(120p)의 노출된 부분을 식각으로 제거하여 게이트선(121)의 하부막(121p)을 형성한다. 이로써 차광 부재(220)와 게이트선(121)에 의해 닫힌 영역(225)이 만들어진다. 식각에는 SF6, CF4 및 CHF3 등의 불소 계열의 기체가 사용될 수 있는데, 이러한 기체를 사용하면 금속막(120)이 식각됨과 동시에 상부막(121q)의 표면에는 피복(126)이 만들어진다. 피복(126)은 불소 계열의 기체와 구리가 반응함으로써 생성되며, CuF2, CuFxOy 따위의 물질로 만들어질 수 있다. 도 9에서 도면 부호 123p는 게이트선(121)의 가지선(123)의 하부막이다.
다음으로, 도 10에서 보는 바와 같이 닫힌 영역(225) 내에 안료가 포함된 유기물 용액을 잉크젯 방법으로 넣고 말려서 색필터(230)를 형성한다. 이때 차광 부재(220)와 게이트선(121)의 두 층이 둑의 역할을 하므로 색필터(230)를 만들 때 필요한 유기물 용액의 양에 맞추어 차광 부재(220)와 게이트선(121)의 최소 두께를 결정한다. 유기물 용액의 표면은 차광 부재(220)의 상면보다 높은 곳에 위치하며 게이트선(121)의 상면 높이와 같거나 그보다 낮을 수 있다. 그러나 표면 장력을 고려하면 닫힌 영역(225) 내에 들어 있는 유기물 용액 표면의 최고 높이가 게이트선(121)의 상면 높이보다 높을 수도있다.
다음으로, 도 11에서 보는 바와 같이 유기 물질로 게이트 절연막(140)을 형성한다. 이어서 게이트 절연막(140) 위에 반도체(154), 저항성 접촉 부재(ohmic contact)(163, 165), 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다. 그리고 난 후 보호막(180)을 적층한 후 게이트 절연막(140) 및 피복(126)과 함께 식각하여 접촉 구멍(181, 182, 185)을 형성한다. 다음으로, 보호막(180) 위에 화소 전극(191) 및 접촉 보조 부재(81, 82)를 형성한다.
이와 같이 하면, 잉크젯 방법으로 색필터(230)를 형성할 때 차광 부재(220)와 게이트선(121)의 두 층을 격벽으로 사용할 수 있으므로, 격벽을 형성하기 위한 추가적인 공정이 필요하지 않다. 따라서 박막 트랜지스터 표시판의 제조 공정을 단순화할 수 있으며 나아가 제조 원가 절감 및 생산성을 향상시킬 수 있다.
또한 감광막(50)의 두께를 조절함으로써 상부막(121q)의 두께를 원하는 대로 설계하여 저항을 줄일 수 있기 때문에 너비를 크게 하는 것보다 개구율 측면에서 유리하다.
또한 차광 부재(220)를 마스크로 한 자기 정렬 방법으로 게이트선(121)을 형성하기 때문에 오정렬을 방지할 수 있고 정렬 여분을 작게 잡아도 된다. 그러므로 개구율이 높아진다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ 선을 따라 자른 단면도이고,
도 3은 도 1의 박막 트랜지스터 표시판을 Ⅲ-Ⅲ 선을 따라 자른 단면도이고,
도 4 내지 도 11은 박막 트랜지스터 표시판의 제조 공정을 차례로 나타낸 단면도이다.
<도면 부호의 설명>
81, 82: 접촉 보조 부재 110: 기판
121: 게이트선 123: 가지선
124: 게이트 전극 126: 피복
129: 게이트선의 끝 부분 140: 게이트 절연막
154: 반도체 163, 165: 저항성 접촉 부재
171: 데이터선 173: 소스 전극
175: 드레인 전극 179: 데이터선의 끝 부분
180: 보호막 181, 182, 185: 접촉 구멍
191: 화소 전극 220: 차광 부재
225: 닫힌 영역 230: 색필터

Claims (22)

  1. 기판,
    기판 위에 형성되어 있는 차광 패턴,
    상기 차광 패턴 위에 위치하는 게이트선,
    상기 게이트선의 측면과 접촉하는 색필터,
    상기 게이트선 및 상기 색필터 위에 위치하고 있으며, 상기 게이트선과 절연 교차하는 데이터선 및 상기 색필터 위에 위치하는 드레인 전극, 그리고
    상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고,
    상기 게이트선은 상기 색필터를 둘러싸는 폐루프 모양을 형성하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 게이트선은 상기 차광 패턴과 동일한 평면 모양을 가지는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 차광 패턴는 사다리형인 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 게이트선은 구리를 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 게이트선은 상부막과 하부막을 포함하며 상기 상부막은 구리를 포함하는 박막트랜지스터 표시판.
  6. 제5항에서,
    상기 상부막의 표면에 형성되어 있는 피복을 더 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 피복은 CuF2 또는 CuFxOy 로 만들어지는 박막 트랜지스터 표시판.
  8. 제5항에서,
    상기 하부막은 몰리브덴 또는 몰리브덴 합금을 포함하는 박막 트랜지스터 표시판.
  9. 제5항에서,
    상기 차광 패턴과 상기 게이트선의 총 두께는 1㎛ 내지 4㎛인 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 상부막의 두께는 0.3㎛ 내지 2㎛인 박막 트랜지스터 표시판.
  11. 제9항에서,
    상기 색필터의 두께가 상기 차광부재와 상기 게이트선의 총 두께와 동일하거나 상기 차광부재와 상기 게이트선의 총 두께보다 작은 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 차광 패턴은 금속 또는 유기 물질로 만들어지는 박막 트랜지스터 표시판.
  13. 제1항에서,
    상기 색필터와 상기 데이터선 및 드레인 전극 사이에 형성되어 있는 게이트 절연막을 더 포함하는 박막 트랜지스터 표시판.
  14. 기판 위에 차광 패턴을 형성하는 단계,
    상기 기판 및 상기 차광 패턴 위에 금속막을 적층하는 단계,
    상기 금속막 위에 상기 금속막의 일부를 노출하는 감광성 부재를 형성하는 단계,
    상기 금속막의 노출부에 게이트선의 상부막을 형성하는 단계,
    상기 감광성 부재를 제거하는 단계,
    상기 게이트선의 상부막으로 덮이지 않은 상기 금속막 부분을 제거하여 상기 게이트선의 하부막을 형성하는 단계,
    상기 차광 패턴 및 상기 게이트선으로 둘러싸인 영역에 상기 게이트선의 측면과 접촉하는 색필터를 형성하는 단계,
    상기 색필터 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 그리고
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 게이트선의 상부막을 형성하는 단계는 무전해 도금 방법을 이용하여 진행하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제14항에서,
    상기 감광성 부재는 음의 감광성을 가지는 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서,
    상기 감광성 부재의 형성 단계는,
    감광막을 도포하는 단계,
    상기 감광막을 후면 노광하는 단계, 그리고
    상기 감광막을 현상하는 단계
    를 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 금속막의 두께는 100Å 내지 300Å인 박막 트랜지스터 표시판의 제조 방법.
  19. 제18항에서,
    상기 감광막의 후면 노광에 사용되는 빛은 자외선인 박막 트랜지스터 표시판의 제조 방법.
  20. 제14항에서,
    상기 색필터와 상기 데이터선 사이에 게이트 절연막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  21. 제14항에서,
    상기 색필터를 형성하는 단계는 잉크젯 방법을 이용하여 진행하는 박막 트랜지스터 표시판의 제조 방법.
  22. 제21항에서,
    상기 차광 패턴과 상기 게이트선의 두께를 합한 것은 상기 색필터의 두께보다 큰 박막 트랜지스터 표시판의 제조 방법.
KR1020080006754A 2008-01-22 2008-01-22 박막 트랜지스터 표시판 및 이를 제조하는 방법 KR101447996B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080006754A KR101447996B1 (ko) 2008-01-22 2008-01-22 박막 트랜지스터 표시판 및 이를 제조하는 방법
US12/243,929 US7858986B2 (en) 2008-01-22 2008-10-01 Thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006754A KR101447996B1 (ko) 2008-01-22 2008-01-22 박막 트랜지스터 표시판 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20090080788A KR20090080788A (ko) 2009-07-27
KR101447996B1 true KR101447996B1 (ko) 2014-10-08

Family

ID=40875754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080006754A KR101447996B1 (ko) 2008-01-22 2008-01-22 박막 트랜지스터 표시판 및 이를 제조하는 방법

Country Status (2)

Country Link
US (1) US7858986B2 (ko)
KR (1) KR101447996B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101731914B1 (ko) * 2010-12-10 2017-05-04 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR102322014B1 (ko) * 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
CN104536207A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 一种显示基板及显示装置
KR102374749B1 (ko) 2015-07-15 2022-03-17 엘지디스플레이 주식회사 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
JP2017062941A (ja) * 2015-09-25 2017-03-30 ソニー株式会社 表示装置及びその製造方法
CN113707668B (zh) * 2020-05-19 2022-06-14 荣耀终端有限公司 阵列基板及其制备方法、液晶面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040050311A (ko) * 2002-12-10 2004-06-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050034115A (ko) * 2003-10-08 2005-04-14 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721562B2 (ja) 1987-05-14 1995-03-08 凸版印刷株式会社 カラ−フイルタ
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
JPH09318935A (ja) 1996-05-24 1997-12-12 Sharp Corp 液晶表示装置
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
JPH10307204A (ja) 1997-03-07 1998-11-17 Asahi Glass Co Ltd 遮光層付き基板及びその製造方法並びにカラーフィルタ基板及び液晶表示素子
JPH1152126A (ja) 1997-08-04 1999-02-26 Asahi Glass Co Ltd 遮光層付き基板及びその製造方法及びカラーフィルタ基板及び液晶表示素子
KR19990024917A (ko) 1997-09-09 1999-04-06 윤종용 액정 표시 장치의 블랙 매트릭스 및 제조 방법
JPH1195008A (ja) 1997-09-16 1999-04-09 Sti Technology Kk ニッケル系ブラックマスク及びその製造方法、それを用いるカラーフィルター並びに液晶ディスプレイ
JPH11194211A (ja) 1998-01-07 1999-07-21 Canon Inc カラーフィルタ基板とその製造方法、該基板を用いた液晶素子
JPH11209884A (ja) 1998-01-23 1999-08-03 Asahi Glass Co Ltd 遮光層付き基板の製造方法及びカラーフィルタ基板の製造方法
US6630274B1 (en) 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP4023107B2 (ja) 2001-05-17 2007-12-19 セイコーエプソン株式会社 電気光学装置及びこれを具備する電子機器
JP2003021829A (ja) 2001-07-06 2003-01-24 Sharp Corp 液晶表示装置およびその製造方法
KR100459393B1 (ko) 2001-10-24 2004-12-03 엘지전자 주식회사 액정 표시장치의 칼라필터 및 그 제조방법
KR100978251B1 (ko) 2002-12-26 2010-08-26 엘지디스플레이 주식회사 다중 블랙매트릭스가 형성된 횡전계모드 액정표시소자
KR20040057713A (ko) 2002-12-26 2004-07-02 엘지.필립스 엘시디 주식회사 블랙 매트릭스 형성방법 및 이를 이용한 액정표시장치
KR20060046935A (ko) 2004-11-12 2006-05-18 삼성코닝 주식회사 신규 블랙 매트릭스, 그 제조방법 및 그를 이용한평판표시소자 및 전자파차폐 필터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040050311A (ko) * 2002-12-10 2004-06-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050034115A (ko) * 2003-10-08 2005-04-14 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법

Also Published As

Publication number Publication date
KR20090080788A (ko) 2009-07-27
US20090184324A1 (en) 2009-07-23
US7858986B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
KR101447996B1 (ko) 박막 트랜지스터 표시판 및 이를 제조하는 방법
KR100945579B1 (ko) 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
KR101406980B1 (ko) 표시 장치 및 그 제조 방법
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
JP4646539B2 (ja) 液晶表示装置とその製造方法
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
KR100652052B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070106260A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090068758A (ko) 표시판 및 그 제조 방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100961948B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20090080790A (ko) 박막 트랜지스터 표시판 및 이를 제조하는 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100237684B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR101141535B1 (ko) 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법
US7960728B2 (en) Method of manufacturing TFT substrate and TFT substrate
KR20070072204A (ko) 액정표시소자 및 제조방법
KR20070091730A (ko) 표시 기판 및 이의 제조 방법
KR100720096B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100992123B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060024061A (ko) 플렉서블한 액정표시장치용 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 5