KR100729785B1 - 박막 트랜지스터 표시판 및 그의 제조방법 - Google Patents

박막 트랜지스터 표시판 및 그의 제조방법 Download PDF

Info

Publication number
KR100729785B1
KR100729785B1 KR1020030101706A KR20030101706A KR100729785B1 KR 100729785 B1 KR100729785 B1 KR 100729785B1 KR 1020030101706 A KR1020030101706 A KR 1020030101706A KR 20030101706 A KR20030101706 A KR 20030101706A KR 100729785 B1 KR100729785 B1 KR 100729785B1
Authority
KR
South Korea
Prior art keywords
catalyst layer
forming
layer
line
gate
Prior art date
Application number
KR1020030101706A
Other languages
English (en)
Other versions
KR20050069543A (ko
Inventor
서종현
최정예
홍문표
김보성
노남석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030101706A priority Critical patent/KR100729785B1/ko
Publication of KR20050069543A publication Critical patent/KR20050069543A/ko
Application granted granted Critical
Publication of KR100729785B1 publication Critical patent/KR100729785B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 감광성을 가지는 제1 촉매층을 형성하는 단계, 제1 촉매층을 광마스크를 통해 노광하여 제1 촉매층의 소정 영역을 활성화시켜 활성 영역을 한정하는 단계, 활성 영역 위에 제2 촉매층을 형성하는 단계, 제2 촉매층 위에 게이트선을 형성하는 단계, 게이트선을 마스크로 활성 영역을 제외한 제1 촉매층을 제거하는 단계, 게이트선을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체층을 형성하는 단계, 반도체층 위에 저항성 접촉층을 형성하는 단계, 저항성 접촉층 위에 데이터선 및 드레인 전극을 형성하는 단계, 기판 위에 보호막을 형성하는 단계, 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
박막트랜지스터표시판, 도금, 구리, 배선

Description

박막 트랜지스터 표시판 및 그의 제조방법{Thin film transistor array panel and manufacturing method thereof}
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 Ⅱ-Ⅱ′선에 대한 단면도이고,
도 3은 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 단면도이고,
도 4는 도 3의 다음 단계에서의 단면도이고,
도 5a는 도 4의 다음 단계에서의 배치도이고,
도 5b는 도 5a의 Vb-Vb’선을 따라 자른 단면도이고,
도 6a는 도 5a의 다음 단계에서의 배치도이고,
도 6b는 도 6a의 VIb-VIb’선을 따라 자른 단면도이고,
도 7a는 도 6a의 다음 단계에서의 배치도이고,
도 7b는 도 7a의 VIIb-VIIb’선을 따라 자른 단면도이고,
도 8a는 도 7a의 다음 단계에서의 배치도이고,
도 8b는 도 8a의 VIIIb-VIIIb’선을 따라 자른 단면도이고,
도 9는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 10은 도 9의 X-X’선을 따라 절단한 단면도이고,
도 11은 도 9 및 도 10에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 중 중간 단계에서의 단면도이고,
도 12는 도 11의 다음 단계에서의 단면도이고,
도 13a는 도 12의 다음 단계에서의 배치도이고,
도 13b는 도 13a의 XIIIb-XIIIb’선을 따라 자른 단면도이고,
도 14a는 도 13a의 다음 단계에서의 배치도이고,
도 14b는 도 14a의 XIVb-XIVb’선을 따라 자른 단면도이고,
도 15는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 16은 도 15의 XVIb-XVIb’선을 따라 자른 단면도이고,
도 17a 및 도 18a는 도 15 및 도 16에 도시한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고,
도 17b는 도 17a의 XVIIb-XVIIb’선을 따라 자른 단면도이고,
도 18b는 도 18b의 다음 단계에서의 단면도이다.
※도면의 주요 부분에 대한 부호의 설명※
110 : 절연 기판 120a : 제1 촉매층
120b : 제2 촉매층 121 : 게이트선
124 : 게이트 전극 131 : 유지 전극선
140 : 게이트 절연막
151, 154 : 반도체층 161, 165 : 저항성 접촉층
171 : 데이터 선 173 : 소스 전극
175 : 드레인 전극 190 : 화소 전극
본 발명은 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT) 표시판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선이 형성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다.
이러한 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
이러한 박막 트랜지스터 표시판에서 게이트선 및 데이터선을 포함하는 신호선은 낮은 비저항을 가지는 탄탈륨(Ta), 알루미늄(Al), 몰리브덴(Mo) 등의 금속 재료로 형성하는데, 이러한 도전 물질은 표시 장치가 대형화되고 고정세화됨에 따라 신호선을 통하여 전달되는 신호는 지연되거나 왜곡이 발생하여 표시 특성을 저하시키는 문제점을 가지고 있다.
이러한 문제점을 해결하기 위해 가장 낮은 비저항을 가지는 도전 물질인 구리를 이용하여 신호선을 형성해야 하는데, 구리는 사진 식각 공정으로 패터닝하는 것이 어려운 문제점을 가지고 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로써 낮은 비저항을 가지는 도전 물질로 이루어진 신호선을 가지는 박막 트랜지스터 표시판 및 그의 제조 방법을 제공하는 것이다.
이러한 목적을 달성하기 위해 본 발명의 박막 트랜지스터 표시판 및 그 제조 방법에서 무전해 도금법을 이용하여 게이트선과 같은 신호선을 형성한다.
구체적으로는 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 감광성을 가지는 제1 촉매층을 형성하는 단계, 제1 촉매층을 광마스크를 통해 노광하여 제1 촉매층의 소정 영역을 활성화시켜 활성 영역을 한정하는 단계, 활성 영역 위에 제2 촉매층을 형성하는 단계, 제2 촉매층 위에 게이트선을 형성하는 단계, 게이트선을 마스크로 활성 영역을 제외한 제1 촉매층을 제거하는 단계, 게이트선을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체층을 형성하는 단계, 반도체층 위에 저항성 접촉층을 형성하는 단계, 저항성 접촉층 위에 데이터선 및 드레인 전극을 형성하는 단계, 기판 위에 보호막을 형성하는 단계, 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
여기서 제1 촉매층은 TiO2를 증착하여 형성하는 것이 바람직하다.
그리고 광마스크는 광이 투과되는 투과 영역과 차단하는 차단 영역을 가지고, 투과 영역은 게이트선과 동일한 평면 패턴을 가지는 것이 바람직하다.
또한, 제2 촉매층을 형성하는 단계는, 기판을 팔라듐 촉매 용액에 담가 팔라듐이 활성 영역 위에 석출되어 형성되는 것이 바람직하다.
또한, 데이터선 형성 단계 이후 색필터를 형성하는 단계를 더 포함할 수 있다.
또한, 데이터선 및 드레인 전극은 반도체층의 소정 영역을 제외하고 동일한 평면 패턴으로 형성할 수 있다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 제1 촉매층, 제1 촉매층 위에 형성되어 있는 제2 촉매층, 제2 촉매층 위에 형성되어 있으며 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층과 적어도 일부분이 중첩하는 소스 전극을 가지며 게이트선과 교차하는 데이터선, 반도체층과 적어도 일부분이 중첩하며 게이트 전극을 중심으로 소스 전극과 일정한 간격을 유지하는 드레인 전극, 드레인 전극 및 데이터선 위에 형성되어 있는 보호막, 보호막 위에 형성되며 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함한다.
여기서 반도체층과 데이터선 사이에 형성되어 있는 저항성 접촉층을 더 포함 할 수 있다.
이때, 데이터선, 소스 전극 및 드레인 전극은 저항성 접촉층과 동일한 평면 패턴을 가지고, 반도체층은 드레인 전극과 소스 전극 사이의 채널을 제외하고 동일한 평면 패턴을 가질 수 있다.
그리고 제1 촉매층은 TiO2로 형성되어 있는 것이 바람직하다.
또한, 제2 촉매층은 팔라듐으로 형성되어 있는 것이 바람직하다.
또한, 제1 촉매층, 제2 촉매층 및 게이트선은 동일한 평면 패턴을 가지는 것이 바람직하다.
또한, 데이터선 및 드레인 전극 위에 형성되어 있는 색필터를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없 는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 유리(glass) 또는 플렉서블(flexible)한 플라스틱 등으로 이루어지는 투명한 절연 기판(110) 위에 복수의 게이트선(gate line)(121), 복수의 유지 전극선(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(gate electrode)(124)을 이루는데, 게이트 전극(124)은 다양한 모양으로 변형되어 게이트선(121)의 돌출부가 될 수도 있다.
그리고 유지 전극선(131)은 화소의 유지 용량을 증가시키기 위해서 화소 영역 안에 형성되고, 게이트선(121)과 분리되어 있으며, 주로 가로 방향으로 뻗어 있다. 유지 전극선(131)은 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)에 인가되는 공통 전압(common voltage) 따위의 미리 정해진 소정의 전압을 인가 받는다. 그리고 유지 용량을 증가시키기 위해서 유지 전극선(131)은 복수개의 가지(도시하지 않음)를 가질 수 있다.
게이트선(121), 유지 전극선(131)은 저저항의 도전 물질인 구리(Cu) 또는 은(Ag) 또는 이들을 포함하는 합금으로 이루어져 있다.
그리고 게이트선(121) 및 유지 전극선(131)과 기판(110) 사이에는 촉매층(120a, 120b)이 형성되어 있다. 촉매층(120)은 TiO2 로 이루어지는 제1 촉매층(120a)과 파라듐(Pd)으로 이루어지는 제2 촉매층(120b)을 포함한다. 제1 및 제2 촉매층(120a, 120b)은 게이트선 및 유지 전극선과 동일한 평면 패턴을 가진다.
제1 촉매층(120a)은 1,000Å이하의 두께를 가지며 제2 촉매층(120b)은 도면에서 하나의 층으로 표시하였으나, 실제로는 원자 상태의 파라듐이 제1 촉매층(120a)위에 증착되어 있는(atmic monolayer) 구조이다. 이들의 기능에 대해서는 이후에 제조 방법과 함께 상세히 설명한다.
그리고 게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 주로 세로 방향으로 뻗어 있으며 이로부터 게이트 전극(124)까지 확대 형성되어 있는 복수의 돌출부(extension)(154)를 가진다.
그리고 선형 반도체층(151)은 후술하는 소스 전극(173)과 드레인 전극(175) 사이에 가려지지 않는 부분을 가지고 있으며, 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작다.
반도체층(151, 154)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉층(ohmic contact)(161, 165)이 형성되어 있다. 선형 저항성 접촉층(161)은 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉층(165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치한다.
저항성 접촉층(161, 165)은 그 하부의 반도체층(151, 154)과 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 주는 역할을 한다. 저항성 접촉층(161, 165)은 반도체층(151)의 소정 영역을 제외하고 반도체층(151)과 동일한 평면 패턴을 가진다. 반도체층(154)의 소정 영역은 박막 트랜지스터의 채널을 형성하는 채널부이다.
반도체층(151)은 게이트선(121)과 데이터선(171) 사이의 절연을 강화하기 위하여 게이트선(121)과 만나는 부분에서 폭이 커질 수 있다(도시하지 않음). 그리고 반도체층(151)과 데이터선(171) 사이의 기생 용량에 따라 데이터선(171) 아래의 선형 반도체층(151) 부분은 형성하지 않을 수 있다.
반도체층(151, 154)과 저항성 접촉층(161, 165)의 측벽은 테이퍼지도록 형성되어 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다.
저항 접촉층(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 선형 저항성 접촉층(161) 위에 형성되고, 주로 세로 방향으 로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 그리고 드레인 전극(175)은 섬형 저항성 접촉층(165) 위에 형성되어 있다.
각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성되어 있다.
여기서 데이터선(171)의 한쪽 끝부분은 데이터 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위해서 데이터선(171) 폭보다 넓을 수 있다. 그리고 드레인 전극(175)은 화소 전극(190)과 연결되는 부분이 유지 전극선(131)과 중첩하고 있다.
그리고 데이터선(171), 드레인 전극(175) 또한, 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함할 수 있으며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조로 형성할 수 있다.
기판 위에는 데이터선(171), 드레인 전극(175) 및 노출된 반도체층(154)을 덮도록 보호막(180)이 형성되어 있다. 여기서 유지 전극선(131)과 대응하는 부분의 보호막(180)은 홈(H)을 가진다. 즉, 보호막(180)의 다른 부분에 비해서 얇게 형성 된 부분에 의해 홈이 형성된다.
보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진다.
여기서 보호막(180)을 유전율이 4.0 이하의 저유전율 유기 물질로 형성할 수 있으며, 이때는 무기 물질로 형성할 때보다 보호막(180)의 두께가 두껍게 형성되므로 화소 전극(190)과 데이터선(171) 사이의 커플링 현상이 발생하지 않아 후술되는 화소 전극(190)의 가장 자리를 데이터선(171)과 중첩하여 화소의 개구율을 최대로할 수 있다.
이러한 보호막(180)에는 데이터선(171)의 끝 부분을 노출하는 복수의 접촉구(contact hole)(182), 드레인 전극(175)을 노출하는 복수의 접촉구(185)가 형성되어 있다.
보호막(180) 위에는 ITO(indium tin oxide) 또는 IZO(Indium zinc oxide)로 이루어진 복수의 화소 전극(pixel electrode)(190)과 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(190)은 접촉구(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열 시킨다.
그리고 화소 전극(190)은 공통 전압과 같은 일정한 전압이 인가되는 유지 전극선(131) 사이에 유지 축전기를 형성한다. 보호막(180)을 저유전율 유기 물질로 형성할 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 일부분 중첩하여 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 한쪽 끝 부분과 연결된다. 게이트선(121)의 끝부분도 데이터선(171)의 끝부분과 같이 구동 회로와 연결하기 위한 구조를 가지는 경우에는 보호막(180)의 상부에 게이트용 접촉 보조 부재가 형성된다.
접촉 보조 부재(82)는 외부와의 접착성을 보완하기 위한 것으로 특히, 칩의 형태로 기판(110) 또는 가용성 회로 기판(도시하지 않음) 위에 장착되는 경우에 필요한 것으로 구동 회로가 기판(110) 위에 직접 박막 트랜지스터 등으로 만들어지는 경우에는 형성하지 않는다.
그러면, 기술한 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 3 내지 8b와 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.
도 3은 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 단면도이고, 도 4는 도 3의 다음 단계에서의 단면도이고, 도 5a는 도 4의 다음 단계에서의 배치도이고, 도 5b는 도 5a의 Vb-Vb’선을 따라 자른 단면도이고, 도 6a는 도 5a의 다음 단계에서의 배치도이고, 도 6b는 도 6a의 VIb-VIb’선을 따라 자른 단면도이고, 도 7a는 도 6a의 다음 단계에서의 배치도이고, 도 7b는 도 7a의 VIIb-VIIb’선을 따라 자른 단면도이고, 도 8a는 도 7a의 다음 단계에서의 배치도이고, 도 8b는 도 8a의 VIIIb-VIIIb’선을 따라 자른 단면도이다.
먼저, 도 3에 도시한 바와 같이, 투명한 절연 기판(110) 위에 TiO2를 증착하여 제1 촉매층(120a)을 1,000Å 이하의 두께로 형성한다. 그런 다음 광마스크(MP)를 이용하여 제1 촉매층(120a)의 소정 영역을 노광하여 활성화시킨다. 이때 광마스크(MP)는 형성하고자 하는 배선 즉, 게이트선 및 유지 전극선에 대응하는 부분에 광이 국부적으로 투과되도록 투과부를 가진다. 이때 촉매층(120a)은 TiO2 등과 같이 자외선을 통하여 활성화되는 물질로 이루어지며, 마스크를 통하여 자외선이 국부적으로 조사된 부분의 제1 촉매층(120a)은 활성화된 상태이다. 설명을 용이하게 하기 위해서 제1 촉매층(120a)의 활성된 부분을 활성 영역(A)이라 한다. 여기서 활성화란 원자가 여기된(exitied) 상태로 다른 원자와 쉽게 반응할 수 있는 상태를 말한다.
다음 도 4에 도시한 바와 같이, 기판을 촉매 용액에 담가 제2 촉매층(120b)을 형성한다. 촉매 용액은 팔라듐(Pd)을 포함하는 용액으로, 용액에 기판을 담그면 활성 영역 위에 팔라듐이 석출되어 제2 촉매층(atomic mono layer, 120b)을 형성한다.
이후 기판(110)을 무전해 도금용 금속 용액에 담가 1,000~4,000Å의 두께로 게이트선(121) 및 유지 전극선(131)을 형성한다. 금속 용액은 구리 또는 은을 포함하는 용액으로 기판을 금속 용액에 담그면 제2 촉매층(120b)의 팔라듐을 핵으로 구리 또는 은이 증착되어 게이트선(121) 및 유지 전극선(131)이 제2 촉매층(120b)을 따라 형성된다.
이는 산화, 환원 반응을 이용한 무전해 도금법에 의한 것으로, 무전해 도금법은 외부의 전원 공급이 없어도 환원제에 의한 촉매 활동을 매개로 금속을 환원시켜 임의 부분에 원하는 패턴으로 금속 박막을 형성하는 것이며, 본 발명의 실시예에서는 팔라듐을 환원제로 사용한다.
여기서 금속 용액은 구리 또는 은을 포함하는 용액으로, 예를 들어 구리를 포함하는 금속 용액은 증류수(D.I water, Distilled water) 1리터에 황산구리 5~10g, 로셀염 10~10g, 염화니켈 2g, 가성소다 5g, 탄산소오다 2g, 포르말린 25ml가 포함된 용액을 사용한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131)을 마스크로 제1 촉매층(120b)을 식각하여 반응하지 않은 제1 촉매층(120a)을 제거한다. 반응하지 않은 제1 촉매층을 제거하지 않을 수도 있으나, 광투과성을 높이기 위해서 제거하는 것이 바람직하다.
이후 도 도 6a 및 도 6b에 도시한 바와 같이, 게이트선(121)을 덮는 질화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다. 그런 다음, 게이트 절연막(140) 위에 불순물이 도핑되지 않는 비정질 규소, 불순물이 도핑된 비정질 규소를 증착하여 불순물이 도핑되지 않은 비정질 규소막, 불순물이 도핑된 비정질 규소막(160)을 순차적으로 적층한다. 불순물이 도핑되지 않은 비정질 규소막(150)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소막(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
그리고 마스크를 이용한 사진 식각 공정으로 패터닝하여 불순물이 도핑된 비정질 규소막, 불순물이 도핑되지 않은 비정질 규소막을 차례로 패터닝하여 반도체층(151, 154)과 그 상부에 저항성 접촉층(164)을 형성한다.
이어, 도 7a 및 도 7b에 도시한 바와 같이, 기판 위에 금속을 스퍼터링 방법으로 증착한 후 사진 식각 공정으로 패터닝하여 소스 전극(173)을 가지는 데이터선(171) 및 드레인 전극(175)을 형성한다.
이어, 소스 전극(173)과 드레인 전극(175)으로 가리지 않는 저항성 접촉층(164)을 식각하여 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)을 드러내고 저항성 접촉층(164)을 두 부분(161, 165)으로 분리한다.
다음 도 8a 및 도 8b에서와 같이, 질화 규소, 산화 규소와 같은 무기 물질 및 저유전율을 가지는 유기 물질을 적층하여 보호막(180)을 형성한다. 이후 사진 식각 공정으로 보호막(180)을 식각하여 접촉구(182, 185)를 형성한다. 감광성을 가지는 유기 물질로 보호막(180)을 형성하는 경우에는 감광막 패턴을 형성하지 않고, 보호막(180)을 광마스크를 이용하여 노광한 후 현상한다.
이후 도 1 및 도 2에 도시한 바와 같이, 보호막(180) 위에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190), 접촉구(182)를 통해 데이터선(171)의 한쪽 끝부분과 연결되는 접촉 보조 부재(82)를 형성한다. 기판(110) 위에 구동 회로가 직접 형성되는 경 우에는 접촉 보조 부재(82)는 형성하지 않는다.
[제2 실시예]
이상의 실시예에 따른 박막 트랜지스터 표시판은 각각의 박막을 서로 다른 감광막 패턴을 식각 마스크로 이용한 사진 식각 공정으로 제조할 수 있는데, 박막 트랜지스터 표시판은 다른 실시예에 따른 제조 방법을 통하여 완성될 수 있다. 이때, 박막 트랜지스터 표시판은 앞의 실시예와 다른 구조를 가지는데, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
먼저, 도 9 및 도 10을 참조하여 완성된 박막 트랜지스터 표시판의 구조에 대하여 구체적으로 설명하기로 한다. 도 9는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 10은 도 9의 X-X’선을 따라 절단한 단면도이다.
도 8 및 도 9에 도시한 바와 같이, 대부분의 단층 구조는 도 1 및 도 2와 동일하다. 즉, 절연 기판(110) 위에 제1 촉매층(120a), 제2 촉매층(120b)이 형성되어 있고, 제2 촉매층(120b) 위에 게이트선(121) 및 유지 전극선(131)이 형성되어 있다. 그리고, 게이트선(121) 및 유지 전극선(131)을 덮도록 게이트 절연막(140)이 형성되며, 게이트 절연막(140) 위에 반도체층(151), 저항성 접촉층(161, 165)이 형성되어 있고, 저항성 접촉층(161, 165) 위에 데이터선(175) 및 드레인 전극(175)이 형성되어 있으며, 이들(171, 175)를 덮도록 보호막(180)이 형성되어 있고, 보호막(180) 위에 드레인 전극(175)과 연결되는 화소 전극(190)이 형성되어 있다.
하지만, 데이터선(171) 및 드레인 전극(175)이 저항성 접촉층(161, 165)과 동 일한 평면 패턴을 가지고, 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 저항성 접촉층(161, 165)과 동일한 평면 패턴을 가진다.
그럼 도 9및 도 10에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 첨부한 도면과 함께 기 설명한 도 9 및 도 10를 참조하여 상세히 설명한다.
도 11은 도 9 및 도 10에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 중 중간 단계에서의 단면도이고, 도 12는 도 11의 다음 단계에서의 단면도이고, 도 13a는 도 12의 다음 단계에서의 배치도이고, 도 13b는 도 13a의 XIIIb-XIIIb’선을 따라 자른 단면도이고, 도 14a는 도 13a의 다음 단계에서의 배치도이고, 도 14b는 도 14a의 XIVb-XIVb’선을 따라 자른 단면도이다.
먼저, 제1 실시예의 도 3 내지 도 5에 도시한 바와 같이, 투명한 절연 기판(110) 위에 제1 촉매층(120a)을 형성한다. 그런 다음 광마스크(MP)를 이용하여 제1 촉매층(120a)의 소정 영역을 노광하여 활성화시킨다.
이후 기판을 용액에 담가 제2 촉매층(120b)을 형성한 다음 기판(110)을 금속 용액에 담가 제2 촉매층(120b) 위에 게이트선(121) 및 유지 전극선(131)을 형성한다.
그리고 게이트선(121) 및 유지 전극선(131)을 마스크로 제1 촉매층(120a)을 식각하여 반응하지 않은 제1 촉매층(120a)을 제거한다. 반응하지 않은 제1 촉매층(120a)을 제거하지 않을 수도 광투과성을 높이기 위해서 제거하는 것이 바람직하다.
다음 도 11a 및 도 11b에 도시한 바와 같이, 게이트선(121)을 덮는 질화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다. 그런 다음, 게이트 절연막(140) 위에 불순물이 도핑되지 않는 비정질 규소, 불순물이 도핑된 비정질 규소를 증착하여 불순물이 도핑되지 않은 비정질 규소막(150), 불순물이 도핑된 비정질 규소막(160)을 순차적으로 적층한다. 불순물이 도핑되지 않은 비정질 규소막(150)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소막(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
그런 다음 불순물이 도핑된 비정질 규소막(160) 위에 스퍼터링 등의 방법으로 금속을 증착하여 도전막(170)을 형성한다. 이때 금속은 알루미늄, 은, 크롬, 몰리브덴 또는 이들의 합금 등의 금속을 단층 또는 복수층으로 증착하여 형성할 수 있다.
이후 도전막(170) 위에 감광막을 형성한 후 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area)뿐 아니라 반투명 영역(translucent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막 패턴(52, 54)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 13a 및 도 13b에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161) 및 복수의 섬형 저항성 접촉층(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체층(151)을 형성한다.
설명의 편의상, 배선이 형성될 부분의 도전막(170), 불순물이 도핑된 비정질 규소막(160), 불순물이 도핑되지 않은 비정질 규소막(150)의 부분을 배선 부분(A)이라 하고, 채널이 형성되는 부분에 위치한 불순물 도핑된 비정질 규소막(160), 불순물이 도핑되지 않은 비정질 규소막(150)의 부분을 채널 부분(B)이라 하고, 채널 및 배선 부분을 제외한 영역에 위치하는 불순물이 도핑된 비정질 규소막(160), 불순물이 도핑되지 않은 비정질 규소막(150)의 부분을 기타 부분(C)이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
먼저, (1) 기타 부분(C)에 불순물 비정질 규소막(160) 및 비정질 규소막(150)을 제거, (2) 채널 부분(B)에 위치한 감광막(54)제거, (3) 채널 부분(B)에 위치한 불순물 비정질 규소막(160) 제거, 그리고 (4) 배선 부분(A)에 위치한 감광막(52) 제거하는 순으로 진행하는 것이다.
그 외 방법으로는 (1) 채널 부분(B)에 위치한 감광막(54) 제거, (3) 기타 부분(C)에 위치한 불순물 비정질 규소막(160) 및 비정질 규소막(150) 제거, (4) 채널 부분(B)에 위치한 도전막 제거, (5) 배선 영역(A)에 위치한 감광막(52) 제거, 그리고 (6) 채널 부분(B)에 위치한 불순물 비정질 규소막(160)을 제거하는 순으로 진행할 수 도 있다.
여기에서는 첫 번째 예에 대하여 설명한다.
먼저 도 12에 도시한 것처럼, 기타 영역(C)에 노출되어 있는 도전막(170)을 습식 식각 또는 건식 식각으로 제거하여 그 하부의 불순물이 도핑된 비정질 규소막(160)의 기타 부분(C)을 노출시킨다.
아직 데이터선(171)과 드레인 전극(175)이 붙어 있는 상태이다. 건식 식각을 사용하는 경우에는 감광막(52, 54)의 위 부분이 어느 정도의 두께로 깎여 나갈 수 있다.
다음으로 기타 부분(C)에 위치한 불순물이 도핑된 비정질 규소막(160) 및 그 하부의 불순물이 도핑되지 않은 비정질 규소막(150)을 제거함과 더불어, 채널 부분(B)의 감광막(54)을 제거하여 하부의 도전막(174)을 노출시킨다.
채널 부분(B)의 감광막의 제거는 기타 영역(C)의 불순물이 도핑된 비정질 규소층(160) 및 불순물이 도핑되지 않은 비정질 규소층(150)의 제거와 동시에 하거나 따로 수행한다. 채널 영역(B)에 남아 있는 감광막(54) 찌꺼기는 애싱(ashing)으로 제거한다. 이 단계에서 반도체층(151, 154)이 완성된다.
여기서, 도전체막(170)이 건식 식각이 가능한 물질인 경우에는 그 하부의 불순물이 도핑된 비정질 규소층(160)과 불순물이 도핑되지 않은 비정질 규소층(150)을 연속하여 건식 식각함으로써 제조 공정을 단순화할 수 있으며, 이 경우에 동일한 식각 챔버에서 세 층(170, 160, 150)에 대한 건식 식각을 연속 수행하는 인 시튜(in-situ) 방법으로 행할 수도 있으며, 그렇지 않을 수도 있다.
다음 도 13a 및 도 13b에 도시한 바와 같이, 채널 부분(B)에 위치한 도전막(174) 및 불순물이 도핑된 비정질 규소층(164)을 식각하여 제거한다. 또한, 남아 있는 배선 부분(A)의 감광막(52)도 제거한다.
이때 채널 부분(B)에 위치한 불순물이 도핑되지 않은 비정질 규소막의 상부가 일부 제거되어 두께가 작아질 수도 있으며, 배선 부분(A)의 감광막(52)도 이때 어느 정도 식각될 수 있다.
이렇게 하면, 도전막(174) 각각이 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물이 도핑된 비정질 규소막(164)도 선형 저항성 접촉층(161)과 섬형 저항성 접촉층(165)으로 나뉘어 완성된다
다음, 도 14a 및 도 14b에 도시한 바와 같이, 데이터선(171, 173) 및 드레인 전극(175)에 의해 가려지지 않는 반도체층(154)을 덮도록 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막(180)을 형성한다.
이후 보호막(180)을 식각하여 접촉구(182, 185)를 형성한다. 감광성을 가지는 유기 물질로 보호막(180)을 형성하는 경우에는 감광막 패턴을 형성하지 않고, 보호막(180)을 슬릿(S)을 가지는 광마스크(MP)를 이용하여 노광한 후 현상하여 접촉구(182, 185)를 형성한다.
이어, 도 9 및 도 10에 도시한 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(182)를 통해 데이터선의 한쪽 끝부분(179)과 연결되는 접촉 보조 부재(82), 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
기판 위에 칩 형태의 게이트 구동 회로를 형성하는 경우에는 접촉 보조 부재를 형성하지 않는다. 그리고 유기막으로 보호막(180)을 형성하는 경우에는 화소 전극(190)을 데이터선(171) 상부까지 확대 형성할 수 있으므로 화소의 개구율이 증가한다.
[제3 실시예]
이상 설명한 실시예와 달리 액정 표시 장치의 박막 트랜지스터 표시판에는 색필터가 함께 형성될 수 있다. 이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 도 15 및 도 16에 도시한 바와 같이, 대부분의 단층 구조가 제1 및 제2 실시예와 동일하다.
도 15는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 16은 도 15의 XVIb-XVIb’선을 따라 자른 단면도이다.
그러나 제3 실시예에서는 제1 및 제2 실시예와 달리 보호막(601) 위에 색필터(230R, 230G, 230B)가 형성되어 있다. 색필터(230R, 230G, 230B)는 데이터 선(171)에 의해 구획되는 화소 열을 따라 데이터선(171)과 나란한 방향으로 적, 녹, 청색 색필터(230R, 230G, 230B)가 길게 뻗어 있으며, 화소 열에 교번하여 형성되어 있다.
여기서 적, 녹, 청색 색필터(230R, 230G, 230B)는 외부 회로와 접합되는 게이트선(121) 또는 데이터선(171)의 끝부분에는 형성하지 않는다. 그리고 이들(230R, 230G, 230B)의 가장자리는 데이터선(171) 상부에서 중첩되어 있다. 이처럼 색필터(230R, 230G, 230B)의 가장자리를 중첩하여 형성함으로써 화소 영역의 사이에서 누설되는 빛을 차단하는 기능을 가지며, 데이터선(171)의 상부에서는 적, 녹, 청의 색필터를 함께 중첩하여 배치할 수도 있다.
그리고 색필터(230R, 230G, 230B) 위에 층간 절연막(180)이 더 형성되어 있다. 층간 절연막(180)은 색필터(230R, 230G, 230B)의 안료가 화소 전극(190)으로 유입되는 것을 방지하고, 색필터(230R, 230G, 230B)를 보호하는 것으로 필요에 따라 형성하지 않을 수 있다.
이처럼 색필터가 박막 트랜지스터 표시판에 형성되면 상부 표시판에 블랙 매트릭스를 박막 트랜지스터 표시판에만 형성할 수 있으므로, 화소의 개구율을 증가시킨다.
이상 설명한 본 발명의 실시예 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 도 17a 내지 도 18b를 참조하여 상세히 설명한다.
도 17a 및 도 18a는 도 15 및 도 16에 도시한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고, 도 17b는 도 18a의 XVIb- XVIb’선을 따라 자른 단면도이고, 도 17b는 도 16b의 다음 단계에서의 단면도이다.
먼저, 제1 실시예의 도 3 내지 도 7b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트선(121), 유지 전극선(131), 게이트 절연막(140), 반도체층(151, 154), 저항성 접촉층(161, 163, 165), 데이터선(171), 드레인 전극(175)을 형성한다.
그런 다음 도 17a 및 도 17b에 도시한 바와 같이, 질화 규소 또는 산화 규소 등의 무기 물질을 적층하여 보호막(160)을 형성한다. 이후 보호막(601) 위에 적, 녹, 청색 안료를 포함하는 감광성 유기 물질을 각각 차례로 도포하고 각각의 사진 공정을 통하여 적, 녹, 청색 색필터(230R, 230G, 230B)를 차례로 형성한다.
마스크를 이용한 사진 공정으로 적, 녹, 청색 색필터(230R, 230G, 230B)를 형성할 때 드레인 전극(175)과 대응하는 부분에 개구부(235)를 형성한다.
이후, 도 18a 및 도 18b에서와 같이, 색필터(230R, 230G, 230B)의 상부에 4.0 이하의 저유전율을 가지는 유기 물질을 도포하거나 화학 기상 증착으로 무기 물질을 증착하여 층간 절연막(180)을 형성한다.
그런 다음 층간 절연막(180) 및 보호막(160)을 마스크를 이용한 사진 식각 공정으로 패터닝하여 개구부(235)를 노출하는 접촉구(185) 및 데이터선(171)을 형성한다.
이후 도 15 및 도 16에서 보는 바와 같이, 기판(110)에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 개구부(235) 및 접촉구(183)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 도금법을 이용하면 스퍼터링에 비해서 용이하게 구리 배선을 형성할 수 있다. 또한, 스퍼터링을 이용하는 종래에 비해 공정이 간략화되어 제조 시간을 줄일 수 있고, 스퍼터링 장치의 고비용의 어려움을 극복할 수 있으므로 비용을 절감할 수 있다. 따라서 생산성이 향상된다.

Claims (13)

  1. 기판 위에 감광성을 가지는 제1 촉매층을 형성하는 단계,
    상기 제1 촉매층을 광마스크를 통해 노광하여 광에 노출된 활성 영역과 광에 노출되지 않은 비활성 영역으로 한정하는 단계,
    상기 활성 영역 위에 제2 촉매층을 형성하는 단계,
    상기 제2 촉매층 위에 게이트선을 형성하는 단계,
    상기 게이트선을 마스크로 상기 제1 촉매층의 비활성 영역을 제거하는 단계,
    상기 게이트선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 저항성 접촉층을 형성하는 단계,
    상기 저항성 접촉층 위에 데이터선 및 드레인 전극을 형성하는 단계,
    상기 기판 위에 보호막을 형성하는 단계,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 데이터선 형성 단계 이후 색필터를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제1항에서,
    상기 제1 촉매층은 TiO2를 증착하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제1항에서,
    상기 광마스크는 광이 투과되는 투과 영역과 차단하는 차단 영역을 가지고, 상기 투과 영역은 상기 게이트선과 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판의 제조 방법.
  5. 제1항에서,
    상기 제2 촉매층을 형성하는 단계는,
    상기 기판을 팔라듐 촉매 용액에 담가 팔라듐이 상기 활성 영역 위에 석출되어 형성되는 박막 트랜지스터 표시판의 제조 방법.
  6. 삭제
  7. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 촉매층,
    상기 제1 촉매층 위에 형성되어 있는 제2 촉매층,
    상기 제2 촉매층 위에 형성되어 있으며 게이트 전극을 가지는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층과 중첩하는 소스 전극을 가지며 상기 게이트선과 교차하는 데이터선,
    상기 반도체층과 중첩하며 상기 게이트 전극을 중심으로 상기 소스 전극과 일정한 간격을 유지하는 드레인 전극,
    상기 드레인 전극 및 데이터선 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되며 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 반도체층과 상기 데이터선 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 데이터선, 소스 전극 및 드레인 전극은 상기 저항성 접촉층과 동일한 평 면 패턴을 가지고,
    상기 반도체층은 상기 드레인 전극과 상기 소스 전극 사이의 채널을 제외하고 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판.
  10. 제7항에서,
    상기 데이터선 및 드레인 전극 위에 형성되어 있는 색필터를 더 포함하는 박막 트랜지스터 표시판.
  11. 제7항에서,
    상기 제1 촉매층은 TiO2로 형성되어 있는 박막 트랜지스터 표시판.
  12. 제7항에서,
    상기 제2 촉매층은 팔라듐으로 형성되어 있는 박막 트랜지스터 표시판.
  13. 제7항에서,
    상기 제1 촉매층, 제2 촉매층 및 게이트선은 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판.
KR1020030101706A 2003-12-31 2003-12-31 박막 트랜지스터 표시판 및 그의 제조방법 KR100729785B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101706A KR100729785B1 (ko) 2003-12-31 2003-12-31 박막 트랜지스터 표시판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101706A KR100729785B1 (ko) 2003-12-31 2003-12-31 박막 트랜지스터 표시판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20050069543A KR20050069543A (ko) 2005-07-05
KR100729785B1 true KR100729785B1 (ko) 2007-06-20

Family

ID=37259940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101706A KR100729785B1 (ko) 2003-12-31 2003-12-31 박막 트랜지스터 표시판 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100729785B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102258112B1 (ko) * 2015-04-01 2021-05-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102169298B1 (ko) * 2016-12-08 2020-10-26 한국전자통신연구원 유연 기판의 제조 방법 및 이에 의해 제조된 유연 기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074353A (ko) * 1999-05-20 2000-12-15 구본준 박막트랜지스터 제조방법
JP2001244466A (ja) * 2000-02-29 2001-09-07 Sharp Corp 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074353A (ko) * 1999-05-20 2000-12-15 구본준 박막트랜지스터 제조방법
JP2001244466A (ja) * 2000-02-29 2001-09-07 Sharp Corp 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
KR20050069543A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
JP5153999B2 (ja) 薄膜トランジスタ表示板の製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101039022B1 (ko) 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
JP2007108746A (ja) 薄膜トランジスタ表示板の製造方法
KR20060084590A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060030664A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100729785B1 (ko) 박막 트랜지스터 표시판 및 그의 제조방법
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR101261966B1 (ko) 박막트랜지스터 기판과 이의 제조방법
KR20060084020A (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR100910566B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR101018758B1 (ko) 금속 배선의 형성 방법 및 박막 트랜지스터 표시판의 제조방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100910563B1 (ko) 박막 트랜지스터 표시판
KR100848104B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100915237B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR101046920B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100997970B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20030020514A (ko) 표시 장치의 제조 방법 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100816334B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee