JP2001244466A - 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置 - Google Patents

金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置

Info

Publication number
JP2001244466A
JP2001244466A JP2000053809A JP2000053809A JP2001244466A JP 2001244466 A JP2001244466 A JP 2001244466A JP 2000053809 A JP2000053809 A JP 2000053809A JP 2000053809 A JP2000053809 A JP 2000053809A JP 2001244466 A JP2001244466 A JP 2001244466A
Authority
JP
Japan
Prior art keywords
film
metal wiring
plating
wiring
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000053809A
Other languages
English (en)
Other versions
JP4613271B2 (ja
Inventor
Yoshihiro Izumi
良弘 和泉
Yoshimasa Chikama
義雅 近間
Satoshi Kawashima
敏 川島
Takaharu Hashimoto
貴治 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meltex Inc
Sharp Corp
Original Assignee
Meltex Inc
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meltex Inc, Sharp Corp filed Critical Meltex Inc
Priority to JP2000053809A priority Critical patent/JP4613271B2/ja
Priority to KR10-2001-0009296A priority patent/KR100377440B1/ko
Priority to TW090104414A priority patent/TWI227343B/zh
Priority to US09/795,832 priority patent/US6770978B2/en
Publication of JP2001244466A publication Critical patent/JP2001244466A/ja
Application granted granted Critical
Publication of JP4613271B2 publication Critical patent/JP4613271B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0326Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 Niメッキ膜厚を薄くしても、Cu/Ni膜
または、Cu/Au/Ni膜の表面にフクレ不良が発生し
ない金属配線の構造を提供する。 【解決手段】 この金属配線1は、無電解メッキによっ
て形成されたNi膜12上に、順に、Au膜13とCu
膜15が無電解メッキによって積層されたCu/Au/N
i膜構造において、Ni膜12のリン含有率xが、10
wt%≦x≦15wt% である。このNi膜12のリ
ンの含有率xが10〜15wt%のいわゆる高含リンタ
イプのNi膜12は、膜厚0.1μm以上の条件下で、
緻密で平滑な膜を形成することが実験によって判明し
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、液晶表示装置
(LCD),フィールドエミッション表示装置(FED),電
気泳動表示装置(EPD),プラズマ表示装置(PDP),エ
レクトロクロミック表示装置(ECD),エレクトロルミ
ネッセント表示装置(ELD)などのフラットパネルディ
スプレイや、アクティブマトリクス基板を用いたフラッ
トパネル型イメージセンサ,セラミック基板を用いたプ
リント配線基板,その他各種の分野で用いられる金属配
線およびその製造方法さらにはその金属配線を用いた薄
膜トランジスタおよび表示装置に関する。
【0002】
【従来の技術】通常、液晶表示装置(LCD)に代表され
るフラットパネルディスプレイでは、一対の基板の間に
液晶などの表示材料が挟持され、この表示材料に電圧を
印加する駆動方式が採用される。ここで、少なくとも一
方の基板には、導電材料から電気配線が配列されてい
る。
【0003】例えば、アクティブマトリクス駆動型LC
Dの場合、表示材料を狭持する一対の基板の内、一方の
基板(アクティブマトリクス基板)上には、ゲート電極と
データ電極がマトリクス状に配設されるとともに、その
交差部毎に薄膜トランジスタ(TFT)と画素電極が配設
されている。通常、このゲート電極やデータ電極はT
a,Al,Moなどの金属材料から形成されており、スパ
ッタ法などの乾式成膜法によって成膜されている。
【0004】ところで、このようなフラットパネルディ
スプレイにおいて、大面積化,高精細化を図ろうとした
場合、駆動周波数が高まるとともに、電気配線の抵抗や
寄生容量が増大することに起因して、駆動信号の遅延が
大きな問題となってくる。
【0005】そこで、この駆動信号の遅延問題を解決す
るために、従来の配線材料であるAl(バルク抵抗率2.
7μΩ・cm)、α−Ta(バルク抵抗率13.1μΩ・
cm)、Mo(バルク抵抗率5.8μΩ・cm)の代わり
に、より電気抵抗の低いCu(バルク抵抗率1.7μΩ・
cm)を配線材料に用いる試みがなされている。例え
ば、「Low Resistance Copper Adress Line For TFT-LC
D」(Japan Display '89 p.498-501)において、ゲート電
極材料にCuを用いたTFT−LCDの検討結果が開示
されている。この文献によれば、スパッタ法で成膜した
Cu膜は、下地ガラス基板との密着性が悪いため、下地
にTaなどの金属膜を介在させることで密着性の向上を
図る必要があることが明記されている。
【0006】しかしながら、上記のCu配線構造は以下
のような問題を抱えている。
【0007】すなわち、低抵抗化を目的としたCu膜
と、このCu膜の密着性を向上させることを目的とした
下地金属膜Taの両者をスパッタなどの真空成膜装置で
形成する場合、Cu膜と下地金属膜Taに対して個別の
成膜工程が必要となり、プロセスが増加し、コストアッ
プにつながる。また、Cu膜と下地金属膜に対して、個
別のエッチングプロセスが必要になり、プロセスが増加
してコストアップにつながる。さらに、上記Cu配線構
造では、ディスプレイの大面積化すなわち成膜面積の大
面積化に伴い、真空成膜装置やエッチング装置の大型化
が必要となるため、生産コストの増大を招いてしまう。
【0008】このため、真空成膜装置を必要とせず、安
価な装置で成膜が可能な湿式メッキ技術によるCu配線
製造技術の確立が望まれている。
【0009】一方、スパッタ法等の真空成膜プロセスを
使わずにメッキ成膜技術を用いてCu配線を形成する方
法が、特開平2−83533に開示されている。ここで
は、下地のITO膜上に無電解メッキによって、順次、
Ni膜とAu膜を形成し、更にその上に無電解メッキに
よってCu膜を形成する。これにより、Cu/Au/Ni
積層構造の電気配線を実現している。
【0010】このような形成方法を採用する理由は、I
TO膜(酸化膜)表面に、メッキによってCu膜を成膜し
ようとした場合、Cu膜だけでは十分な密着性が得られ
ないので、Cu膜を成膜する前に下地と密着性の優れた
Ni膜を介在させることが有効であるからである。
【0011】また、図8に示すように、この無電解Ni
膜101の上に、直接に無電解Cuメッキを行なうと、
Ni膜101のピンホール103を通してCuメッキ液
が浸透し、Ni膜101がガラス基板106上の下地I
TO膜105との界面から剥離するいわゆる「フクレ」
不良が発生し易いといった問題が発生する。
【0012】そこで、特開平2−83533では、Ni
膜の厚みを、0.4μm以上に形成し、更に、置換メッ
キによって、Ni膜の表面に、厚さ0.1μm以上のA
u膜を形成した後、最後に、無電解メッキによってCu
膜を0.8μm以上の厚みで形成するといった方法を採
用している。これにより、Ni膜のピンホールを無くし
Cuメッキ後のフクレ不良を解決している。
【0013】
【発明が解決しようとする課題】ところで、上記した特
開平2−83533の構成では、上述のように、Cu/
Au/Niメッキ膜の総厚みが、必然的に1μm以上に
なってしまう。この特開平2−83533では、Cu/
Au/Niメッキ膜を液晶表示装置(LCD)の周辺端子
部へ適用することを前提としていたため、メッキの総膜
厚に対する制限が無く、メッキ膜の総厚みを1μm以上
に形成しても何ら問題は生じなかった。
【0014】しかしながら、上述のCu/Au/Niメッ
キ膜を、液晶表示装置(LCD)の液晶パネル内に存在す
るバスライン(信号線や走査線)に適用しようとした場合
には、次のような不具合が発生する。
【0015】すなわち、バスラインの段差が1μm以上
ある場合、その段差部分が液晶層の配向状態に悪影響を
与えることがある。また、上記メッキ配線上に別の配線
が交差するデバイス構造を有する場合、その段差部分で
上層の配線が断線不良を生じる確率が高くなる。
【0016】したがって、Cu/Au/Niメッキ膜を液
晶表示装置のバスラインに適用しようとした場合、メッ
キ膜の総厚みは、1μm以下、好ましくは0.5μm以
下に抑えることが望まれる。なお、このとき、Cu/A
u/Ni構造のメッキ配線では、Cu膜が配線の電気的
性能を支配しているのに対し、Ni膜は下地との密着性
を確保する役目を担っているに過ぎない。したがって、
Cu/Au/Niメッキ膜の総厚を薄くしようとした場
合、配線の電気特性を保つためには、Ni膜を薄くする
ことが重要となる。
【0017】しかしながら、前記特開平2−83533
に記載の金属配線の場合、上述のように、フクレ不良を
解決するために、Ni膜の厚みを0.4μm以上に設定
しなければならず、このことが、メッキ総厚みを薄くし
たいといった要求に対する大きな弊害になっていた。
【0018】そこで、この発明は、Niメッキ膜厚を薄
くしても、Cu/Ni膜または、Cu/Au/Ni膜の表
面にフクレ不良が発生しない金属配線の構造を提供する
ことを目的とする。
【0019】
【課題を解決するための手段】上記目的を達成するた
め、この発明の金属配線は、無電解メッキによって形成
されたNi膜上に、金(Au)膜と銅(Cu)膜との積層膜
または銅(Cu)膜が、無電解メッキによって積層された
メッキ膜構造の金属配線において、上記Ni膜のリン含
有率xが、10wt%≦x≦15wt% であることを
特徴としている。
【0020】この発明は、次の実験事実に基いて発明さ
れた。
【0021】すなわち、次亜リン酸塩を還元剤に用いた
一般的な無電解Niメッキの場合、析出膜は、一般に、
Ni(ニッケル)とP(リン)の共析膜になるが、リンの含
有率xが10〜15wt%のいわゆる高含リンタイプの
Ni膜は、膜厚0.1μm以上の条件下で、緻密で平滑
な膜を形成することが後述する実験によって判明した。
これは、リンの含有率が8wt%以上になると、Ni膜
がアモルファス状態で析出するため、結晶粒境界に発生
するピンホールが発生し難いためと思われる。ただし、
膜厚0.1μm未満の場合は、Ni膜の疎状態が顕著に
なるので膜質が良くない。
【0022】そして、この得られたNi膜上に、Cu膜
やCu/Au膜を成膜しても従来のようなフクレ不良は
ほとんど発生しなかった。
【0023】したがって、本構造のNi膜を用いること
で、厚さ0.4μm未満のNi膜を用いて、Cu/Ni構
造や、Cu/Au/Ni構造のメッキ膜を形成することが
可能になり、メッキ総厚の低減が容易になった。
【0024】また、一実施形態の金属配線は、上記Au
膜の厚みyが、0.005μm≦y≦0.05μm であ
る。
【0025】この実施形態では、高含リンタイプのNi
膜を用いているから、表面が平滑で緻密なNi膜が得ら
れる。したがって、このNi膜上に形成するAu膜を、
最薄で0.005μmまで薄くした。一方、プロセスマ
ージンを考慮してAu膜を0.005μm以上に設定す
ることも可能であるが、Auメッキ液のコストを考慮す
ると、0.05μm以下に抑制することが望ましい。こ
の実施形態の金属配線によれば、総厚が薄く、段差が小
さくなるから、液晶パネル内の信号線や走査線として採
用することが可能となる。
【0026】また、他の実施形態の金属配線は、上記メ
ッキ膜の総厚みzが、0.2μm≦z≦1μm であ
る。
【0027】この実施形態では、Cu/Au/Niのメッ
キ膜の総厚みzを0.2μm以上に設定したので、Ni
膜が最も薄い0.1μmの場合でもCu膜の厚みを、0.
1μmの厚みに確保できる。したがって、電気配線とし
ての最低限の電気特性(シート抵抗値)を確保できる。
【0028】また、Cu/Au/Niメッキ膜の総厚み
を、1μm以下に設定したので、上記メッキ膜をLCD
のバスラインに用いた場合、上記バスラインの段差部分
が液晶層の配向状態に与える影響を無くすことが可能に
なる。さらに、上記バスライン上に別の配線が交差する
デバイス構造を有する場合でも、その段差部分で上層の
配線が断線する確率を低減できる。
【0029】また、一実施形態の表示装置は、上記金属
配線を、走査線または信号線に用いた。
【0030】したがって、この実施形態の表示装置によ
れば、真空成膜装置を必要とせず、安価な装置でバスラ
イン(走査線や信号線)の形成が可能となる。また、無電
解メッキを用いた成膜を採用するので、大面積基板に対
しても均一な厚みの膜を容易に成膜できる。また、一般
に、Cu膜は、ドライエッチングが困難であり、ウェッ
トエッチングの場合もエッチング精度の向上が困難とい
った問題を有しているが、この発明の金属配線は、下地
のNi膜パターン(あるいはAu/Niパターン)上に選
択的にCu膜を成膜することが可能である。したがっ
て、Cu膜のパターニング(エッチング)が不必要であ
り、Cu配線を容易に実現できる。
【0031】したがって、この実施形態によれば、製造
コストが安価で、かつ、Cu配線の適用により高性能化
が可能な表示装置を実現できる。
【0032】また、他の実施形態の薄膜トランジスタ
は、上記金属配線をゲート電極とし、上記金属電極上
に、順次、ゲート絶縁膜,半導体膜,ソース・ドレイン電
極が形成された構造を有する。
【0033】また、一実施形態のアクティブマトリクス
型の表示装置は、上記実施形態の薄膜トランジスタを備
えた。
【0034】したがって、この一実施形態のアクティブ
マトリクス型の表示装置では、請求項4に記載の表示装
置と同様に、表示装置に用いるTFT素子を安価に製造
でき、更に、上記TFT素子を用いたアクティブマトリ
クス基板の表示装置を安価に製造できる。
【0035】また、請求項7の発明の表示装置は、表示
装置を構成するガラス基板上にドライバLSIがCOG
(Chip on glass)実装されており、請求項1乃至3のい
ずれか1つに記載の金属配線を、上記ガラス基板上に形
成される上記ドライバLSIの入出力配線として用いた
ことを特徴としている。
【0036】この請求項7の表示装置によれば、ドライ
バ入出力配線として、請求項1〜3に記載の金属配線を
用いているので、表示装置が大面積化するに伴って、表
示装置の周辺に形成されるドライバ入出力配線を低抵抗
化する必要が生じた場合に対応して、ドライバ入出力配
線を容易に低抵抗化できる。
【0037】また、請求項8に記載の金属配線の製造方
法は、絶縁基板上に所定の配線形状を有する酸化膜を形
成する工程と、上記酸化膜上に選択的にメッキ触媒を付
与する工程と、上記酸化膜上に選択的に請求項1乃至3
のいずれか1つに記載の金属配線を成膜する工程とを、
少なくとも備えたことを特徴としている。
【0038】この請求項8の発明の製造方法によれば、
ガラス基板上に酸化膜(代表的な例としてはITO膜)の
パターンが設けられた基板に対し、上記酸化膜上にのみ
選択的にPd(パラジウム)などのメッキ触媒を付与す
る。この結果、上記請求項1乃至3のいずれかに記載の
金属配線を、上記酸化膜上にのみ選択的に形成できる。
したがって、下地の酸化膜が所定の配線形状にパターン
ニングされていれば、メッキ膜をパターニングする必要
が無く、簡単に金属配線を得ることができる。
【0039】また、請求項9の発明の金属配線の製造方
法は、絶縁基板上にメッキ触媒を含有する感光性材料を
塗布する工程と、光または紫外線照射により上記メッキ
触媒を所定の配線形状に析出させる工程と、請求項1乃
至3のいずれか1つに記載の金属配線を、上記触媒析出
領域に選択的に成膜する工程とを少なくとも有すること
を特徴としている。
【0040】この請求項9の発明では、ガラス基板上
に、メッキ触媒を含有する感光性材料を塗布し、光また
は紫外線照射によって上記メッキ触媒を所定の配線形状
に析出させることで、ガラス基板上の所定の場所に選択
的にPd(パラジウム)などのメッキ触媒を析出させるこ
とができる。この結果、請求項1乃至3の何れか1つに
記載の金属配線を上記触媒領域上にのみ選択的に形成す
ることが可能である。したがって、下地の触媒が所定の
配線形状にパターンニングされていれば、メッキ膜をパ
ターニングする必要が無く、簡単に金属配線を得ること
ができる。
【0041】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照しながら説明する。
【0042】図1(A)に、この発明の金属配線の第1実
施形態の断面構造を示す。この第1実施形態の金属配線
1は、無電解選択メッキによるCu/Au/Ni積層膜1
0によって構成される。このCu/Au/Ni積層膜10
は、下地層11上に順に形成された無電解Niメッキ膜
12,無電解(置換)Auメッキ膜13,無電解Cuメッキ
膜15からなる。
【0043】また、図1(B)に、第2実施形態の金属配
線の断面構造を示す。この第2実施形態の金属配線2
は、Cu/Ni積層膜20によって構成される。
【0044】この第1,第2実施形態では、上記Ni膜
12のリン含有率xが、10wt%≦x≦15wt%で
ある次亜リン酸塩を還元剤に用いた一般的な無電解Ni
メッキの場合、析出膜は、一般に、Ni(ニッケル)とP
(リン)の共析膜になるが、リンの含有率xが10〜15
wt%のいわゆる高含リンタイプのNi膜12は、膜厚
が0.1μm以上の条件下で、緻密で平滑な膜を形成す
ることが後述する実験によって判明した。これは、リン
の含有率xが8wt%以上になると、Ni膜12がアモ
ルファス状態で析出するため、結晶粒境界に発生するピ
ンホールが発生し難いためと考えられる。ただし、上記
膜厚が0.1μm未満の場合は、Ni膜12の疎状態が
顕著になるため膜質が良くない。そして、この得られた
Ni膜12上に、Cu膜15やCu/Au膜13,15を
成膜しても従来のようなフクレ不良はほとんど発生しな
かった。
【0045】したがって、本構造のNi膜12を用いる
ことで、厚さ0.4μm未満のNi膜12を用いて、図
1(B)に示すCu/Ni構造や、図1(A)に示すCu/A
u/Ni構造のメッキ膜を形成することが可能になり、
メッキ総厚の低減が容易になった。
【0046】また、図1(A)に示すCu/Au/Ni構造
の金属配線1は、上記Au膜13の厚みyが、0.00
5μm≦y≦0.05μm である。この金属配線1で
は、前述したように、高含リンタイプのNi膜12を用
いているから、表面が平滑で緻密なNi膜12が得られ
る。したがって、このNi膜12上に形成するAu膜1
3を、最薄で0.005μmまで薄くした。一方、プロ
セスマージンを考慮してAu膜を0.005μm以上に
設定することも可能であるが、Auメッキ液のコストを
考慮すると、0.05μm以下に抑制することが望まし
い。この金属配線1によれば、総厚が薄く、段差が小さ
くなるから、液晶パネル内の信号線や走査線として採用
することが可能となる。
【0047】以下に、この発明および実施形態の基礎と
なった実験について説明する。
【0048】一般に、次亜リン酸塩を還元剤とする無電
解Ni膜は、メッキ液の組成やメッキ条件によって2〜
15wt%のリンが共析することが知られている。
【0049】そこで、今回、次亜リン酸塩を還元剤とす
る種々のNiメッキ浴を用いて、リン含有率の異なる複
数のNi膜を作成した。そして、この複数のNi膜の表
面状態をAFMで観察し、フクレ不良の原因となるNi
膜のピンホール発生状況を比較した。この結果、Ni膜
中のリンの含有率が10〜15wt%の高含リンタイプ
のNi膜は、リンの含有率が5〜8wt%の中含リンタ
イプのNi膜に比べて、緻密で平滑な膜状態を有してい
ることが判明した。また、リンの含有率が10〜15w
t%の高含リンタイプのNi膜は、Ni膜厚を0.1μ
mまで薄くしても緻密な膜が得られることが判明した。
なお、リンの含有率が10〜15wt%の高含リンタイ
プのNi膜を用いたしても、Ni膜厚が0.1μm未満
になると膜が疎状態になりピンホールが急激に増加する
傾向が見られた。
【0050】次に、リン含有率の異なる3種の代表的な
Ni膜を用いて、そのNi膜上にCu膜をメッキした場
合と、Cu/Au膜をメッキした場合のフクレ不良発生
状況を確認してみた。この結果を、表1および表2に示
す。
【0051】
【表1】Cu/Niメッキ成膜時のリン含有率とフクレ
不良の関係
【0052】
【表2】Cu/Au/Niメッキ成膜時のリン含有率とフ
クレ不良の関係
【0053】このように、リンの含有率が10〜15w
t%の高含リンタイプのNi膜を用いることで、Cu/
Ni積層膜構造やCu/Au/Ni積層膜構造において、
フクレ不良を大幅に改善できることが判明した。ところ
で、リンの含有率が10〜15wt%の高含リンタイプ
のNi膜が緻密に形成される原因としては、リン含有量
が8〜10wt%以上ではNi膜が非晶質膜として析出
するために結晶粒間の隙間が発生しにくいことが考えら
れる。さらには、リン含有量が7wt%以上のNi膜で
は比較的小さな内部応力しか認められないことや、リン
含有量が高いメッキ浴を用いると、メッキ膜の析出速度
が遅くなるので、緻密な膜が得られ易いことなどが考え
られる。
【0054】ちなみに、リン含有量が15wt%を超え
ると、Ni膜の内部応力が増加することや、次工程のA
u置換メッキレートが著しく劣化するなどのデメリット
が発生する。したがって、Ni膜中のリン含有率の上限
は15wt%に設定した。
【0055】なお、析出したNi膜中のリンの含有率
は、メッキ処理中のpH、還元剤濃度、温度などの条件
によって左右されるので、リン含有率を11〜13wt
%に設定してプロセスマージンを確保しておくことが好
ましい。
【0056】また、Cu/Au/Ni積層膜構造の場合、
Ni膜面に存在しているピンホールを埋める目的と、N
i膜表面の酸化を防ぐ目的で、Ni膜表面に置換Auメ
ッキを施してから、その上に無電解Cuメッキを行なう
構成になっている。この構成では、リンの含有率が10
〜15wt%の高含リンタイプNi膜を用いた場合、N
i膜に極微細なピンホールしか存在しないから、最低
0.005μmの厚さでAuを置換メッキするだけも、
フクレ不良対策として十分な効果を発揮することが確認
された。なお、プロセスマージンを考慮してAu膜を
0.005μm以上の厚みでメッキを行っても構わない
が、Auメッキ液のコストが高いことを考慮すると、A
uの厚みは0.05μm以下に抑制しておくことが望ま
しく、好ましくは0.01〜0.02μmに設定すると良
い。
【0057】以下、この発明の金属配線の製造方法の具
体的な実施例を説明する。
【0058】
【実施例】〔第1実施例〕図2に、この発明の金属配線
の製造方法の第1実施例で作製した金属配線の構造断面
をしめす。この第1実施例で作製された金属配線は、絶
縁性基板としてのガラス基板51上にパターン形成され
たITO膜52上に、無電解選択メッキによってCu/
Au/Ni積層膜が無電解メッキによって形成されてい
る。この形成の手順を以下に説明する。
【0059】<工程1>まず、ガラス基板(コーニング社
製の #1737)51の表面をアルカリや酸,あるいは有
機溶剤を用いて脱脂洗浄を行なう。このとき、超音波洗
浄を併用すると効果的である。そして、ガラス基板51
の表面にスパッタ蒸着法,EB蒸着法,ゾルゲル法等によ
って、ITO膜52を配線下地層として約0.05μm
の厚みに形成する。なお、この配線下地層はITO膜5
2に限られるものではなく、SnO2等他の酸化膜を用
いても構わない。そして、上記ITO膜52を所定の配
線形状にパターニングする。
【0060】このパターニングの方法としては、フォト
リソグラフィなどの技術によってITO膜52上に所定
のパターンのレジストを形成し、ウェットエッチングや
ドライエッチングによって不要なITO膜を除去する方
法が一般的である。例えば、ITOのエッチングには、
HBrや塩化第二鉄水溶液を用いることができる。ま
た、SnO2のエッチングには、(亜鉛触媒)+(塩酸)を
用いることができる。
【0061】<工程2>次に、上記パターン化されたIT
O膜(配線下地層)52上に、選択的にメッキ触媒を付与
する。一般的な手法としては、まず、フッ化物含有溶液
でITO膜52の表面を僅かに粗化する。その後、塩化
パラジウム溶液に浸漬して活性化処理(アクティベーテ
ィング処理)を行なうことで、ITO膜52上にのみ無
電解メッキの触媒となるPd触媒が析出する。
【0062】市販の触媒付与剤を用いる場合は、例え
ば、メルテックス社製のエンプレートアクティベーター
440を30mL/Lに希釈し、1NのKOH水溶液で
pH5.5に調整した溶液に、ITO膜52のパターン
付きの基板51を約5分間浸漬させ、その後、上記基板
51を純水で洗浄すると良い。
【0063】<工程3>次に、前工程でPd触媒が付与さ
れたITO膜52上にのみ、無電解メッキによってNi
膜53を選択的に成膜する。具体的には、Ni塩化合
物,錯化剤,還元剤(次亜リン酸塩)を主成分とする無電解
Niメッキ液を用いて、Ni膜53を約0.2μmの厚
みで成膜する。これにより、ITO膜52のパターン上
のみに選択的にNi膜53を成膜できる。このとき、析
出するNi膜53が、10〜15wt%のリンを含有す
るようなメッキ浴を選定して使用する。例えば、メルテ
ックス社製のメルプレートITO NI−866を用
い、70℃,pH4.5に調整した溶液に、ITO膜52
によるパターン付きの基板51を約7分間浸漬させるこ
とで、リン含有率が約12%の緻密なNi膜53が、約
0.2μmの厚みで析出する。その後、Ni膜53の密
着性を向上させるために、250〜270℃で30分の
アニール処理を行なう。なお、このアニール処理は、次
工程のAuメッキ後に行なっても構わない。
【0064】<工程4>次に、前工程で得られたNi膜5
3の表面に、耐食性金属であるAuを置換メッキによっ
て、0.02μmの厚みで成膜する。例えば、メルテッ
クス社製のメルプレートAU−601を用い、90℃、
pH4.5に調整した溶液に、Ni膜53によるパター
ン付きの基板51を約5分間浸漬させることで、置換A
u膜55が約0.01μmの厚みで析出する。
【0065】<工程5>最後に、上記Au膜55上のみに
選択的に、Cu膜56を無電解メッキで0.2μmの厚
みで成膜する。このとき、無電解Cuメッキは、下地の
Au膜55を触媒にしてAu膜55上に選択的に成膜で
きる。例えば、メルテックス社製のメルプレートCU−
390用い、40℃、pH13.5に調整した溶液に、
Au/Ni膜55,53によるパターン付きの基板51
を、約50分間浸漬させることによって、Cu膜56が
約0.2μmの厚みで析出する。
【0066】上述の<工程1>〜<工程5>で作成された金
属配線は、密着性が良好で、かつフクレ不良が全く発生
しなかった。また、メッキ膜の総厚さが、0.4μmで
あり、配線下地層のITO膜を合わせても0.45μm
と従来のCu/Au/Ni/ITO配線と比較して十分に
薄い厚さの金属配線が実現できる。さらにこの金属配線
のシート抵抗値は、約0.15Ω/□であり、表示装置の
バスライン(走査線や信号線)としても十分使用可能なも
のである。
【0067】〔第2実施例〕この第2実施例の製造方法
では、上記第1実施例で記載した金属配線の製造工程に
おいて、<工程1>で形成する配線下地層(ITO膜52
やSnO2膜)を省略し、Pd触媒層54を直接ガラス基
板51上に所定の配線形状に選択的に配置するという方
法を用いて金属配線を作製した。
【0068】上記ガラス基板51上に所定の配線形状に
配置する触媒としては、例えば、触媒となる金属,その
化合物,イオン,コロイド等を含有する感光性材料を用い
ることができる。具体的には、パラジウムアセチルアセ
トナートをクロロホルムなどの有機溶剤に溶解したもの
を用いる。この感光性触媒液を、スピン法などでガラス
基板51上に塗布し、フォトマスクを介して紫外線を照
射すると、露光された領域においてのみ、金属Pd(パ
ラジウム)がガラス基板51上に析出する。その後、現
像工程で、露光されなかった領域の感光膜がクロロホル
ムなどの有機溶剤で洗い流され、それによって、残され
たPdのパターンからなる感光性触媒層54を形成でき
る。
【0069】なお、この他にも、シュウ酸第二鉄と塩化
パラジウムとを水酸化カリウム溶液に溶解した感光性触
媒液や、シュウ酸第二鉄またはシュウ酸ルテニウムのよ
うなシュウ酸塩と塩化パラジウムとアンモニア水とを含
む感光性触媒液を用いることも可能である。この場合、
感光性触媒液の基板上への均一な塗布を容易に行なえる
ように、例えば、ポリビニルアルコールのような親水性
バインダ等を前述の感光性触媒液に添加することも有効
である。さらに、紫外線照射によるAgイオンの還元反
応を利用してAgを選択的に析出させる方法もある。
【0070】なお、上記の触媒付与工程の前に、必要に
応じて、ガラス基板51表面をフッ化物含有溶液で僅か
に粗化しておくことで、後工程のメッキ膜の密着性を向
上させることも可能である。さらに、アミノ化合物を含
有する水溶液に浸漬してガラス基板51表面に被膜を形
成しておくことで、触媒としてのパラジウム核を良好に
保持させることも可能である。
【0071】このようにして、感光性触媒液を用いてガ
ラス基板51上に触媒パターン54を形成し、その上
に、第1実施例と同様に、Cu/Au/Ni積層膜56,
55,53からなるメッキを施すことで、図3に示す金
属配線57(第3実施例)が形成される。
【0072】得られた金属配線57は、第1実施例の製
造方法で作製された金属配線(図2)と同様の特性を有し
ており、表示装置のバスライン(走査線や信号線)として
も十分使用可能なものである。
【0073】この第2実施例のように、感光性を有する
メッキ触媒を所定のパターンに選択的に配置すること
で、ITO膜などの配線下地層を形成せずに、より簡単
なプロセスで金属配線を製造することが可能になる。ま
た、配線下地層を必要としないため、安価で、総膜厚の
薄い金属配線を形成できるといった利点を有する。
【0074】〔第3実施形態〕次に、図4に、一例とし
て、第1実施例で作製した金属配線50をアクティブマ
トリクス基板に採用した場合の薄膜トランジスタ(TF
T)の断面構造を示す。
【0075】ゲート配線70をなす金属配線50は、ガ
ラス基板51上に形成された配線下地層としてのITO
膜52(厚み0.05μm),Ni膜53(厚み0.2μm),
Au膜55(厚み0.01μm),Cu膜56(厚み0.2μ
m)の積層膜によって構成されている。この積層膜のシ
ート抵抗は、0.15Ω/□である。ゲート配線70上に
は、SiNxから成るゲート絶縁膜71がCVDにより
形成されている。さらにその上には、チャネル層72を
なすa−Si膜、コンタクト層76としてn+型のa−
Si膜、Alからなるソース電極74、ドレイン電極7
5、ITOからなる画素電極73、SiNxからなる絶
縁保護膜77が形成されている。
【0076】このようにして得られたTFT素子は、従
来のドライ成膜のみによって形成されたゲート配線を用
いたTFT素子とほぼ同様の特性を示すことを実験で確
認できた。つまり、この発明がアクティブマトリクス駆
動型LCDに適用できることを確認できた。
【0077】また、ここでは、逆スタガ構造(ボトムゲ
ート構造)のTFTを示したが、スタガ構造(トップゲー
ト構造)のTFTに適用しても構わない。また、この発
明は、TFTに限らず、2端子のダイオードなど他の非
線形素子を構成することも可能である。
【0078】なお、上述のTFTは、第1実施例で作製
した金属配線を用いた一例を示したが、これに限らず、
第2実施例で作製した第3実施例の金属配線を用いるこ
とももちろん可能である。
【0079】次に、図4に示したTFT素子を有するア
クティブマトリクス基板を用いて、液晶表示装置(LC
D)を作成した。図5(A),(B)に、このアクティブマト
リクス型LCDを模式的に示す。この結果、従来と同様
の表示性能を有するLCDを実現できた。
【0080】図5(A)に示すように、このアクティブマ
トリクス型LCDは、アクティブマトリクス基板107
と対向基板108に電気光学媒体である液晶109が挟
持された構造になっている。アクティブマトリクス基板
107は、ガラス基板上にマトリクス状に配列された複
数のアクティブ素子(TFT)90と、このTFT90に
隣接配置された画素電極92、さらにこの画素電極9
2,92…の間に縦横に延在している走査線(走査電極)
91と信号線(データ電極)99を備えており、これらの
最上層部に配向膜93をそなえている。一方、対向基板
108は、ガラス基板上にカラーフィルター(RGB)9
5、対向電極(ITO)94、配向膜93をそなえてい
る。そして、上記両基板107,108は、図に示すよ
うに配向膜93が互いに面するように配置され、両基板
の間隙に液晶109が充填される。また、上記両基板の
外側には偏光板97,98が配置される。なお、図5
(A)に示すアクティブマトリクス型LCDの等価回路
を、図5(B)に示す。
【0081】〔第4実施形態〕次に、この発明の第4実
施形態を説明する。この第4実施形態は、第1実施例で
作製した図2に示す金属配線50を、単純マトリクス型
LCDの周辺端子部の低抵抗化にも応用した一例であ
る。
【0082】近年、LCDパネルヘの駆動LCIの実装
方法としてCOG(チップオングラス(Chip on glass))
実装の導入が盛んであるが、この場合、図6に示すよう
に、LCDパネル基板81の周辺部82に実装されるド
ライバLSIチップ83,83…にドライバ入出力配線
85を引き回す必要が生じる。
【0083】しかしながら、単純マトリクス型LCDの
場合は、基板81上の配線85が一般に金属膜より電気
的に高抵抗なITO膜で形成されているので、LSIチ
ップ83,83…周辺の引き回し配線85が微細でかつ
距離が長くなるにつれて、配線85での信号遅延が間題
になってくる。したがって、LCDが大面積化する場合
には、LCDパネル81の周辺に形成されるドライバ入
出力配線85を低抵抗化する必要が生じる。
【0084】このような要求に対し、図6の断面図であ
る図7に示すように、LCDパネル81の周辺部82で
引き回されているドライバ入出力配線85のITO配線
膜41上に、先述した第1実施例で作製したCu/Au/
Ni金属膜からなる金属配線50を積層することで、容
易に低抵抗化することが可能になる。なお、図7におい
て、81は液晶パネル、42は絶縁樹脂、43は突起電
極、44は導電性接合剤、46はITO(インジウム錫
酸化物)からなる走査線であり、48は液晶、47は液
晶封止剤である。また、86はFPC(フレキシブル・
プリンティッド・サーキット)である。
【0085】なお、この第4実施形態では、単純マトリ
クス型LCDを例に説明したが、これに限らずITO配
線やその他金属配線の低抵抗化が必要な用途に広く適用
できることは言うまでもない。
【0086】以上のように、この発明による金属配線
は、液晶表示装置(LCD),フィールドエミッション表
示装置(FED),電気泳動表示装置(EPD),プラズマ表
示装置(PDP),エレクトロクロミック表示装置(EC
D),エレクトロルミネッセント表示装置(ELD)などの
フラットパネルディスプレイのなかで、配線の低抵抗化
のためにCuの使用が求められる場合に、有効であり、
薄くて電気的特性に優れ、かつ製造が容易な配線とな
る。
【0087】また、この発明は、ドライ成膜に代わっ
て、湿式成膜による配線形成が求められる場合や、表示
面積の大面積化が求められる場合に極めて有効である。
また、この発明は、フラットパネルディスプレイ用の金
属配線の製造方法に限定されるものではなく、フラット
パネル型イメージセンサに用いるアクティブマトリクス
基板や、その他の分野における金属配線の製造方法とし
ても広く応用できる。
【0088】
【発明の効果】以上より明らかなように、請求項1の発
明の金属配線は、無電解メッキによって形成されたNi
膜上に、無電解メッキによってCu膜またはCu/Au
膜が積層された構造の金属配線において、上記Ni膜の
リン含有率xが、10wt%≦x≦15wt% であ
る。
【0089】この請求項1の発明のように、Ni膜のリ
ンの含有率xが10〜15wt%のいわゆる高含リンタ
イプのNi膜は、膜厚0.1μm以上の条件下で、緻密
で平滑な膜を形成することが実験によって判明した。そ
して、この得られたNi膜上に、Cu膜やCu/Au膜
を成膜しても従来のようなフクレ不良はほとんど発生し
なかった。したがって、本構造のNi膜を用いること
で、厚さ0.4μm未満のNi膜を用いて、Cu/Ni構
造や、Cu/Au/Ni構造のメッキ膜を形成することが
可能になり、メッキ総厚の低減が容易になった。
【0090】また、請求項2の発明の金属配線では、請
求項1に示したように、高含リンタイプのNi膜を用い
ているから、表面が平滑で緻密なNi膜が得られる。し
たがって、このNi膜上に形成するAu膜を、最薄で
0.005μmまで薄くした。一方、Auメッキ液のコ
ストを考慮すると、0.05μm以下に抑制することが
望ましい。この請求項2の金属配線によれば、総厚が薄
く、段差が小さくなるから、液晶パネル内の信号線や走
査線として採用できる。
【0091】また、請求項3の発明の金属配線では、C
u/Au/Niのメッキ膜の総厚みzを0.2μm以上に
設定したので、Ni膜が最も薄い0.1μmの場合でも
Cu膜の厚みを、0.1μmの厚みに確保できる。した
がって、電気配線としての最低限の電気特性(シート抵
抗値)を確保できる。また、Cu/Au/Niメッキ膜の
総厚みを、1μm以下に設定したので、上記メッキ膜を
LCDのバスラインに用いても、上記バスラインの段差
部分が液晶層の配向状態に与える影響を無くすことが可
能になる。さらに、上記バスライン上に別の配線が交差
するデバイス構造を有する場合でも、その段差部分で上
層の配線が断線する確率を低減できる。
【0092】また、請求項4の発明の表示装置は、請求
項1乃至3のいずれか1つに記載の金属配線を、走査線
または信号線に用いた。したがって、この請求項4の発
明によれば、真空成膜装置を必要とせず、安価な装置で
バスライン(走査線や信号線)の形成が可能となる。ま
た、無電解メッキを用いた成膜を採用するので、大面積
基板に対しても均一な厚みの膜を容易に成膜できる。ま
た、請求項1〜3に記載の金属配線は、下地のNi膜パ
ターン(あるいはAu/Niパターン)上に選択的にCu
膜を成膜することが可能である。したがって、Cu膜の
パターニング(エッチング)が不必要であり、Cu配線を
容易に実現できる。したがって、この発明によれば、製
造コストが安価で、かつ、Cu配線の適用により高性能
化が可能な表示装置を実現できる。
【0093】また、請求項5に記載の薄膜トランジスタ
は、請求項1乃至3のいずれか1つに記載の金属配線を
ゲート電極とし、上記金属電極上に、順次、ゲート絶縁
膜,半導体膜,ソース・ドレイン電極が形成された構造を
有する。
【0094】また、請求項6の発明のアクティブマトリ
クス型の表示装置は、請求項5に記載の薄膜トランジス
タを備えた。したがって、この請求項6の発明では、請
求項4に記載の表示装置と同様に、表示装置に用いるT
FT素子を安価に製造でき、更に、上記TFT素子を用
いたアクティブマトリクス基板の表示装置を安価に製造
できる。
【0095】また、請求項7の発明の表示装置は、ドラ
イバ入出力配線として、請求項1乃至3のいずれかに記
載の金属配線を用いているので、ドライバ入出力配線を
容易に低抵抗化でき、表示装置の大面積化に対応可能と
なる。
【0096】また、請求項8に記載の金属配線の製造方
法は、ガラス基板上に酸化膜(代表的な例としてはIT
O膜)のパターンが設けられた基板に対し、上記酸化膜
上にのみ選択的にPdなどのメッキ触媒を付与する。こ
の結果、上記請求項1乃至3のいずれかに記載の金属配
線を、上記酸化膜上にのみ選択的に形成できる。したが
って、下地の酸化膜が所定の配線形状にパターンニング
されていれば、メッキ膜をパターニングする必要が無
く、簡単に金属配線を得ることができる。
【0097】また、請求項9の発明の金属配線の製造方
法は、ガラス基板上に、メッキ触媒を含有する感光性材
料を塗布し、光または紫外線照射によって上記メッキ触
媒を所定の配線形状に析出させることで、ガラス基板上
の所定の場所に選択的にPdなどのメッキ触媒を析出さ
せることができる。この結果、請求項1乃至3の何れか
1つに記載の金属配線を上記触媒領域上にのみ選択的に
形成することが可能である。したがって、下地の触媒が
所定の配線形状にパターンニングされていれば、メッキ
膜をパターニングする必要が無く、簡単に金属配線を得
ることができる。
【図面の簡単な説明】
【図1】 図1(A)はこの発明の金属配線の第1実施形
態の構造断面図であり、図1(B)は第2実施形態の構造
断面図である。
【図2】 この発明の金属配線の製造方法の第1実施例
で作製した金属配線の構造断面図である。
【図3】 この発明の金属配線の製造方法の第2実施例
で作製した金属配線の構造断面図である。
【図4】 この発明の第3実施形態である薄膜トランジ
スタ(TFT)の断面構造図である。
【図5】 図5(A)は上記第3実施形態を有するアクテ
ィブマトリクス型LCDの模式図であり、図5(B)は上
記アクティブマトリクス型LCDの等価回路図である。
【図6】 単純マトリクス型LCDの模式図である。
【図7】 この発明の第4実施形態である単純マトリク
ス型LCDの断面図である。
【図8】 従来例において、Ni膜上に直接Cuメッキ
を行なった際に発生する「フクレ」不良の断面模式図で
ある。
【符号の説明】
1,2…金属配線、10…Cu/Au/Ni積層膜、11
…下地層、12…Ni膜、13…Auメッキ膜、15…
無電解Cuメッキ膜、20…Cu/Ni積層膜、41…
ITO配線膜、42…絶縁樹脂、50…金属配線、51
…ガラス基板、52…ITO膜、53…Ni膜、54…
触媒パターン、55…置換Au膜、56…Cu膜、57
…金属配線、70…ゲート配線、71…ゲート絶縁膜、
72…チャネル層、72…画素電極、74…ソース電
極、75…ドレイン電極、76…コンタクト層、77…
絶縁保護膜、81…液晶パネル、82…周辺部、83…
ドライバLSIチップ、85…ドライバ入出力線配線、
90…アクティブ素子、91…走査線、92…画素電
極、93…配向膜、94…対向電極、102…Cu膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3205 H01L 21/88 R 29/78 617L 617M (72)発明者 近間 義雅 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 川島 敏 埼玉県大宮市吉野町2−3−1 メルテッ クス株式会社内 (72)発明者 橋本 貴治 埼玉県大宮市吉野町2−3−1 メルテッ クス株式会社内 Fターム(参考) 2H092 GA24 GA60 JA26 JA28 JA34 JA37 JA41 JB22 JB24 JB31 JB33 KA05 KA12 KB04 MA06 MA07 MA11 MA13 MA18 MA19 NA15 NA18 NA23 NA27 NA28 4M104 AA08 AA10 BB02 BB05 BB08 BB09 BB36 CC05 DD08 DD09 DD24 DD36 DD37 DD51 DD53 DD78 EE02 EE16 EE17 GG20 HH08 HH16 5C094 AA04 AA14 AA32 AA43 AA44 BA03 BA43 CA19 DA09 DA13 DB01 DB02 DB04 EA04 EA05 EA10 EB02 FA02 FB02 FB12 GB10 JA01 JA08 5F033 GG04 HH05 KK07 KK11 KK13 PP26 PP28 QQ11 QQ19 QQ73 QQ81 RR02 RR03 RR06 SS08 SS11 VV06 VV15 XX08 XX12 XX34 5F110 AA26 AA28 BB01 CC01 CC07 DD02 EE02 EE15 EE41 FF03 FF29 GG02 GG15 HK03 HK09 HK16 HK21 NN02 NN24 NN72

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 無電解メッキによって形成されたニッケ
    ル(Ni)膜上に、金(Au)膜と銅(Cu)膜との積層膜ま
    たは銅(Cu)膜が無電解メッキによって積層されたメッ
    キ膜構造の金属配線において、 上記ニッケル(Ni)膜のリン含有率xが、 10wt%≦x≦15wt% であることを特徴とする金属配線。
  2. 【請求項2】 請求項1に記載の金属配線において、 上記金(Au)膜の厚みyが、 0.005μm≦y≦0.05μm であることを特徴とする金属配線。
  3. 【請求項3】 請求項1に記載の金属配線において、 上記メッキ膜の総厚みzが、 0.2μm≦z≦1μm であることを特徴とする金属配線。
  4. 【請求項4】 請求項1乃至3のいずれか1つに記載の
    金属配線を走査線または信号線に用いたことを特徴とす
    る表示装置。
  5. 【請求項5】 請求項1乃至3のいずれか1つに記載の
    金属配線をゲート電極とし、このゲート電極上に、順
    次、ゲート絶縁膜,半導体膜,ソース・ドレイン電極が形
    成された構造を有することを特徴とする薄膜トランジス
    タ。
  6. 【請求項6】 請求項5に記載の薄膜トランジスタを備
    えたことを特徴とするアクティブマトリクス型の表示装
    置。
  7. 【請求項7】 表示装置を構成するガラス基板上にドラ
    イバLSIがCOG実装されており、請求項1乃至3の
    いずれか1つに記載の金属配線を、上記ガラス基板上に
    形成される上記ドライバLSIの入出力配線として用い
    たことを特徴とする表示装置。
  8. 【請求項8】 絶縁基板上に所定の配線形状を有する酸
    化膜を形成する工程と、 上記酸化膜上に選択的にメッキ触媒を付与する工程と、 上記酸化膜上に選択的に請求項1乃至3のいずれか1つ
    に記載の金属配線を成膜する工程とを、少なくとも備え
    たことを特徴とする金属配線の製造方法。
  9. 【請求項9】 絶縁基板上にメッキ触媒を含有する感光
    性材料を塗布する工程と、 光または紫外線照射により上記メッキ触媒を所定の配線
    形状に析出させる工程と、 請求項1乃至3のいずれか1つに記載の金属配線を、上
    記触媒析出領域に選択的に成膜する工程とを少なくとも
    有することを特徴とする金属配線の製造方法。
JP2000053809A 2000-02-29 2000-02-29 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置 Expired - Lifetime JP4613271B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000053809A JP4613271B2 (ja) 2000-02-29 2000-02-29 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
KR10-2001-0009296A KR100377440B1 (ko) 2000-02-29 2001-02-23 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치
TW090104414A TWI227343B (en) 2000-02-29 2001-02-27 Metal line, method for fabricating the metal line, thin film transistor employing the metal line and display device
US09/795,832 US6770978B2 (en) 2000-02-29 2001-02-28 Metal line, method for fabricating the metal line, thin film transistor employing the metal line and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000053809A JP4613271B2 (ja) 2000-02-29 2000-02-29 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置

Publications (2)

Publication Number Publication Date
JP2001244466A true JP2001244466A (ja) 2001-09-07
JP4613271B2 JP4613271B2 (ja) 2011-01-12

Family

ID=18575140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000053809A Expired - Lifetime JP4613271B2 (ja) 2000-02-29 2000-02-29 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置

Country Status (4)

Country Link
US (1) US6770978B2 (ja)
JP (1) JP4613271B2 (ja)
KR (1) KR100377440B1 (ja)
TW (1) TWI227343B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005530348A (ja) * 2002-06-12 2005-10-06 サムスン エレクトロニクス カンパニー リミテッド 金属パターンの形成方法及びこれを用いる薄膜トランジスタ基板の製造方法
KR100729785B1 (ko) * 2003-12-31 2007-06-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조방법
JP2007281459A (ja) * 2006-04-06 2007-10-25 Samsung Electronics Co Ltd 薄膜トランジスタ表示板およびその製造方法
KR100870008B1 (ko) * 2002-07-09 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판
JP2009540585A (ja) * 2006-06-16 2009-11-19 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 銅相互接続層用の無電解NiP接着及び/又はキャップ層
US7781772B2 (en) 2002-09-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4668362B2 (ja) * 2009-06-05 2011-04-13 古河電気工業株式会社 金属張積層体および金属張積層体の製造方法
JP2011118428A (ja) * 2005-09-15 2011-06-16 Sharp Corp 表示パネル
WO2015087466A1 (ja) * 2013-12-10 2015-06-18 株式会社Joled 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6887776B2 (en) * 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition
KR20060063778A (ko) * 2003-10-03 2006-06-12 신꼬오덴기 고교 가부시키가이샤 배선 기판의 패드 구조 및 배선 기판
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
TWI272725B (en) * 2005-04-15 2007-02-01 Quanta Display Inc Method of fabricating TFT array substrate and metal layer thereof
KR100957614B1 (ko) * 2005-10-17 2010-05-13 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR100862149B1 (ko) * 2007-02-06 2008-10-09 성균관대학교산학협력단 선택적 무전해 도금을 이용한 플렉서블 기판의 미세 금속배선 형성 방법
TWI353024B (en) * 2007-03-21 2011-11-21 Chunghwa Picture Tubes Ltd Fabricating method of conductive layer
JP5467449B2 (ja) * 2008-09-17 2014-04-09 Nltテクノロジー株式会社 引出線配線装置、画像表示装置及び引出線配線装置の製造方法
JP5680342B2 (ja) * 2009-09-02 2015-03-04 Tdk株式会社 めっき膜、プリント配線板及びモジュール基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283533A (ja) * 1988-09-21 1990-03-23 Hitachi Ltd 液晶表示装置及びそれに用いる電極基板
JPH02144522A (ja) * 1988-11-26 1990-06-04 Mitsubishi Electric Corp 表示パネルのパターン形成法
JPH0496022A (ja) * 1990-08-13 1992-03-27 Hitachi Ltd アクティブマトリクス基板とその製造方法並びにこれを用いた液晶表示素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122215A (en) * 1976-12-27 1978-10-24 Bell Telephone Laboratories, Incorporated Electroless deposition of nickel on a masked aluminum surface
JP2552159B2 (ja) * 1987-02-02 1996-11-06 セイコーエプソン株式会社 半導体装置及びその製造方法
US4970571A (en) * 1987-09-24 1990-11-13 Kabushiki Kaisha Toshiba Bump and method of manufacturing the same
JPH04304681A (ja) * 1991-04-01 1992-10-28 Dowa Mining Co Ltd CuInSe2系光電変換素子の製造方法
US6030877A (en) * 1997-10-06 2000-02-29 Industrial Technology Research Institute Electroless gold plating method for forming inductor structures
US6335104B1 (en) * 2000-02-22 2002-01-01 International Business Machines Corporation Method for preparing a conductive pad for electrical connection and conductive pad formed

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283533A (ja) * 1988-09-21 1990-03-23 Hitachi Ltd 液晶表示装置及びそれに用いる電極基板
JPH02144522A (ja) * 1988-11-26 1990-06-04 Mitsubishi Electric Corp 表示パネルのパターン形成法
JPH0496022A (ja) * 1990-08-13 1992-03-27 Hitachi Ltd アクティブマトリクス基板とその製造方法並びにこれを用いた液晶表示素子

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005530348A (ja) * 2002-06-12 2005-10-06 サムスン エレクトロニクス カンパニー リミテッド 金属パターンの形成方法及びこれを用いる薄膜トランジスタ基板の製造方法
KR100870008B1 (ko) * 2002-07-09 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판
US8749061B2 (en) 2002-09-20 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US10090373B2 (en) 2002-09-20 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9847386B2 (en) 2002-09-20 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7781772B2 (en) 2002-09-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7897973B2 (en) 2002-09-20 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9622345B2 (en) 2002-09-20 2017-04-11 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9082768B2 (en) 2002-09-20 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8450851B2 (en) 2002-09-20 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100729785B1 (ko) * 2003-12-31 2007-06-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조방법
JP2011118428A (ja) * 2005-09-15 2011-06-16 Sharp Corp 表示パネル
US8698987B2 (en) 2005-09-15 2014-04-15 Sharp Kabushiki Kaisha Display panel comprising a plurality of marks in at least one corner of substrate
JP2011150359A (ja) * 2005-09-15 2011-08-04 Sharp Corp 表示パネル
JP2007281459A (ja) * 2006-04-06 2007-10-25 Samsung Electronics Co Ltd 薄膜トランジスタ表示板およびその製造方法
JP2009540585A (ja) * 2006-06-16 2009-11-19 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 銅相互接続層用の無電解NiP接着及び/又はキャップ層
JP4668362B2 (ja) * 2009-06-05 2011-04-13 古河電気工業株式会社 金属張積層体および金属張積層体の製造方法
WO2015087466A1 (ja) * 2013-12-10 2015-06-18 株式会社Joled 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP6019507B2 (ja) * 2013-12-10 2016-11-02 株式会社Joled 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法

Also Published As

Publication number Publication date
JP4613271B2 (ja) 2011-01-12
KR100377440B1 (ko) 2003-03-26
US20010023771A1 (en) 2001-09-27
TWI227343B (en) 2005-02-01
US6770978B2 (en) 2004-08-03
KR20010085541A (ko) 2001-09-07

Similar Documents

Publication Publication Date Title
JP2001244466A (ja) 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
KR100698988B1 (ko) 액정 표시 장치와 그 제조 방법
KR100372839B1 (ko) 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판
KR101244895B1 (ko) 박막 트랜지스터 표시판의 제조 방법
JP2985124B2 (ja) 液晶表示装置
JP2000275663A (ja) 液晶表示装置とその製造方法
US6839120B2 (en) Reflective or transflective liquid crystal display device and method for manufacturing the same
KR100396830B1 (ko) 금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판
JP2001255543A (ja) 液晶表示装置
JP2001142092A (ja) 液晶表示装置とその製造方法
JP2002090774A (ja) 液晶表示装置とその製造方法および装置
WO2024093120A1 (zh) 显示面板及显示装置
KR100385109B1 (ko) 금속 배선의 제조방법
JP2003051463A (ja) 金属配線の製造方法およびその方法を用いた金属配線基板
JPH04232922A (ja) 液晶表示装置の製造方法
WO2010010744A1 (ja) 表示装置用基板及び液晶表示装置
JP4219717B2 (ja) 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。
CN113013181B (zh) 一种显示基板及其制备方法、显示装置
JP3406292B2 (ja) 液晶表示装置
JP3428338B2 (ja) 液晶表示装置の製造方法
JPH0627482A (ja) 電極基板及びそれを用いた液晶表示装置及びその製造方法
JPH04253033A (ja) 液晶表示装置
JPS6370282A (ja) 薄膜トランジスタマトリツクスの形成方法
JP2000066223A (ja) 液晶表示装置
KR20050067308A (ko) 배선 형성공정을 개선한 액정표시패널의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

R150 Certificate of patent or registration of utility model

Ref document number: 4613271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term