JPS6370282A - 薄膜トランジスタマトリツクスの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 透明絶縁性基板表面に複数個のゲート電極及び該ゲート
電極を連結する下層ゲートバスラインを選択的に形成し
、その上に形成したネガ型フォトレジスト膜に基板背面
からオーバー露光を施して、自己整合法により前記下層
ゲートバスライン上に開口を形成し、このフォトレジス
ト膜をマスクとして導電性材料を被着させることにより
、前記開口部内に上層ゲートバスラインを形成し、リフ
トオフ法により前記フォトレジスト膜とともにその上に
被着している不要な導電材料を除去して、積層構造のゲ
ートバスラインを形成する。かくして得られたゲートバ
スラインは、端部が薄く他の部分はゲート電極より厚い
階段状の膜厚とすることができる。

〔産業上の利用分野〕

本発明は液晶等の駆動に用いる薄膜トランジスタマトリ
ックスの形成方法に関する。

〔従来の技術〕

液晶表示装置の薄膜トランジスタ（以下ＴＰＴと略記す
る）マトリックスは、２種類の交叉するバスラインを介
して各ＴＰＴを駆動することにより表示を得るが、この
２種類のバスラインと各々のＴＦＴ間に短絡が生じると
、単にこの短絡を生じた部位の画素のみでなく、その画
素を含むライン全体の表示欠陥となる。従ってバスライ
ンとＴＦＴ間の短絡欠陥はＴＰＴマトリックスパネルで
は重大な障害となる。

従来のゲート及びゲートバスラインの構造を、第３図（
ａｌ及び（ｂ）の平面図及びＢ−Ｂ矢視部断面図に示す
。

同図において、１はガラス基板、２はゲートバスライン
、３はゲートである。

従来は、ガラス基板１表面に電極材料のＴｉのような金
属を略８０ｎｍの厚さに成膜し、フォトリソパターニン
グ法、エツチング法により、ゲートバスライン２．ゲー
ト３を形成していた。

このあと、プラズマ化学気相成長（以、１ｐ−ｃＶＤと
略記する）法により、ゲート絶縁膜４を形成するのであ
るが、上記ゲートバスライン２及びゲート電極３の肩部
において、十分満足し得るカバレッジが得られず、その
ためこの部分で上層に形成されるドレイン電極などの導
電層との短絡欠陥や耐圧低下環の問題を生じる。

そこでカバレッジを良くするために、ゲート電極３の膜
厚を薄＜シようとすると、これと同時に形成されるゲー
トバスライン２の膜厚も薄くなってしまうため、バスラ
インの抵抗が高くなり、駆動に支障をきたすという問題
が発生する。

この難点を解消するため、ゲートバスライン２とゲート
電極３を別工程で形成する方法もあるが、この場合には
、フォトマスク及び工程が増加するとともにそのため歩
留が低下し、コストが高くなるという問題がある。

〔発明が解決しようとする問題点〕

このように従来の製造方法では、液晶表示装置の特性及
び信頼度に問題があり、これを解消しようとするとフォ
トマスクを余分に必要とし、歩留の低下や工数の増大を
招くためコスト高となるという問題があった。

本発明は、フォトマスクを余分に必要とすることなく、
短絡欠陥や耐圧低下の発生を防止し得る薄膜トランジス
タマトリックスの形成方法を提供することを目的とする
。

〔問題点を解決するための手段〕

本発明の製造方法をその製造工程の順に第１図（ａ）〜
（ｄ）に、また得られた薄膜トランジスタの構造を第２
図（ａｌ　、　（ｂｌの平面図及びＡ−Ａ矢視部所面図
に示す。

３はゲート電極、５は下層ゲートバスラインであって、
ガラス基板のような透明絶縁性基板１上に、まずこの両
者を同一工程で形成する。このあと下層ゲートバスライ
ン５上に自己整合法によって上層ゲートバスライン６を
形成し、積層構造のゲートバスライン２を構成する。

このようにしてゲート電極３は膜厚を薄＜、ゲートバス
ライン２は階段状の積層構造として膜厚を厚く形成でき
、従ってゲート電極３及びゲートバスライン２の肩部に
おけるカバレンジが改善される。

〔作　用〕

第２図に示すように、ゲートバスラインが二重構造とな
っているため、ゲート電極３とゲートバスライン２の膜
厚をそれぞれ所望の値に選択できる。従ってゲート電極
３の膜厚を薄くしてもバスライン２の抵抗を自由に制御
することができる。

また、第１図に示すように、自己整合法によりパターニ
ングを行うため、精密に且つ容易に形成することができ
る。

〔実　施　例〕

以下本発明の一実施例を、第１図及び第２図を参照しな
がら説明する。

第１図（ａ）〜ｆｄ）は本発明一実施例を製造工程の順
に示す図で、ガラス基板１表面に、厚さ略４０ｎｍのチ
タン（Ｔｉ）を例えば１着法を用いて選択的に被着せし
め、ゲート電極３とこれを連結する下層ゲートバスライ
ン５を形成する。

次いで同図（ｂ）に見られる如く、全面にネガ型フォト
レジスト膜７を形成し、矢印で示す如くガラス基板１背
面から露光を行う。この時、ゲート電極（略５μｍの幅
）３上のフォトレジストが総て感光するまでオーバー露
光を行う。このようにすることにより、フォトレジスト
膜７には、下層ゲートバスライン５上に未露光部７゛が
残留する。

次いで同図（ｃ）に見られるように、上記フォトレジス
トＷｉ７を現像することにより、上記の未露光部が除去
されて、フォトレジスト膜７には、下層ゲートバスライ
ン５上に開口８が形成される。次いでこのフォトレジス
ト膜７をマスクとして蒸着法等によりアルミニウム（Ａ
ｌ）を略４０ｎｍの厚さに被着せしめ、次いで上記フォ
トレジスト膜７を除去することにより、その上に被着し
ていた不要なＡｌ膜６゛　も同時に除去され（リフトオ
フ法）て、下層ゲートバスライン５上に上層ゲートハス
ライン６が残留する。

このようにして形成された本実施例におけるゲートバス
ライン２は、下層及び上層のゲートバスライン５，６が
積層された二重構造となり、ゲート電極３より膜厚を厚
くすることができる。

次いで同図（ｄｌに示すように、Ｐ−ＣＶＤ法等により
窒化シリコン膜のような絶縁膜を形成して、ゲート絶縁
膜９を形成する。このあとは通常の製造工程を施すこと
により、ＴＰＴマトリックスが完成する。

以上のようにして本実施例で得られたＴＰＴマトリック
スは、その製造工程において、前記第１図（ｂ）に示す
ように、ガラス基板１背面からオーバー露光すること略
こより、ゲート電極３上は総て露光されるのに対して、
下層ゲートバスライン５の上には開口８が形成され、こ
のフォトレジスト膜７をマスクとして上層ゲートバスラ
イン６を形成することにより、ゲートバスライン２のみ
を二重構造とすることができ、ゲート電極３とゲートバ
スライン２の膜厚をともに所望の厚さに選ぶことができ
る。

しかも上記背面露光工程は、下層ゲートバスライン５を
マスクとする自己整合法を用いるので、新たにフォトマ
スクを作成する必要はなく、またその作業はいたって簡
単である。

〔発明の効果〕

本発明によれば、簡単な工程を付加することにより、ゲ
ート電極の膜厚を薄く且つゲートバスラインはゲート電
極の連結部となる端部がうすくで他の部分は厚い階段状
に積層構造とされ、満足し得る導電性を有する程度に厚
くすることができ、しかも両者の肩部におけるカバレッ
ジが改善されて、上層のドレイン電極などの導電層との
短絡欠陥が少な（耐圧の高いＴＰＴマトリックスパネル
が得られる。

【図面の簡単な説明】

第１図は本発明一実施例の形成方法を製造工程の順に示
す要部断面図、 第２図（ａｌ、　（ｂ）は上記一実施例で得られるＴＰ
Ｔマトリックスの要部構造を示す図、 第３図（ａ）、　（ｂ）は従来のＴＰＴマトリックスの
間照点を説明するための要部構造説明図である。 図において、１はガラス基板、２はゲートバスライン、
３はゲート電極、５及び６はそれぞれ下層及び上層ゲー
トバスライン、７はフォトレジス享発９Ｎ−ｆ井副稍構
造説明必 第２図 仝 徒表の糧びｅＦｆ酊 第３図

Claims (1)

1. 【特許請求の範囲】 画素対応のトランジスタ素子がマトリックス状に配列さ
   れ、各素子のゲート電極（３）とドレイン電極が行、列
   方向のバスラインを通して導出された表示用アクティブ
   マトリックスパネルにおける下層側のゲート電極とゲー
   トバスラインの形成に際し、 透明絶縁性基板（１）表面に、第１の導電性材料を選択
   的に被着せしめてゲート電極（３）及び該ゲート電極（
   ３）に連結する下層ゲートバスライン（５）を形成する
   工程と、 前記ゲート電極（３）及び下層ゲートバスライン（５）
   上を含む前記透明絶縁性基板（１）表面にネガ型フォト
   レジスト膜（７）を形成し、前記ゲート電極（３）及び
   下層ゲートバスライン（５）をマスクとして前記透明絶
   縁性基板（１）背面より前記フォトレジスト膜（７）に
   オーバー露光を施し、前記フォトレジスト膜（７）の前
   記下層ゲートバスライン（５）上にフォトレジスト膜の
   開口（８）を形成する工程と、 前記フォトレジスト膜（７）をマスクとして前記開口（
   ８）部に露出せる前記下層ゲートバスライン（５）表面
   を含む前記透明絶縁性基板（１）上全面に第２の導電性
   材料を被着せしめる工程と、前記フォトレジスト膜（７
   ）を除去することにより同時に前記フォトレジスト膜（
   ７）上に被着せる第２の導電性材料（６′）を前記フォ
   トレジスト膜（７）とともに除去して、前記開口（８）
   部内に露出せる前記下層ゲートバスライン（５）表面に
   上層ゲートバスライン（６）を残留せしめる工程とを含
   むことを特徴とする薄膜トランジスタマトリックスの形
   成方法。