KR20210016122A - 쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법 - Google Patents

쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20210016122A
KR20210016122A KR1020190093144A KR20190093144A KR20210016122A KR 20210016122 A KR20210016122 A KR 20210016122A KR 1020190093144 A KR1020190093144 A KR 1020190093144A KR 20190093144 A KR20190093144 A KR 20190093144A KR 20210016122 A KR20210016122 A KR 20210016122A
Authority
KR
South Korea
Prior art keywords
light
target substrate
electric field
electrode
dipole
Prior art date
Application number
KR1020190093144A
Other languages
English (en)
Inventor
이원호
임현덕
강종혁
곽진오
송근규
조성찬
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190093144A priority Critical patent/KR20210016122A/ko
Priority to JP2022506306A priority patent/JP2022545057A/ja
Priority to EP20847623.4A priority patent/EP4006961A4/en
Priority to CN202080055134.7A priority patent/CN114207800A/zh
Priority to PCT/KR2020/007232 priority patent/WO2021020714A1/ko
Priority to US17/630,595 priority patent/US20220254753A1/en
Publication of KR20210016122A publication Critical patent/KR20210016122A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M3/00—Printing processes to produce particular kinds of printed work, e.g. patterns
    • B41M3/006—Patterns of chemical products used for a specific purpose, e.g. pesticides, perfumes, adhesive patterns; use of microencapsulated material; Printing on smoking articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715—Changing the direction of the conveying path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Pest Control & Pesticides (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Led Device Packages (AREA)

Abstract

쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법이 제공된다. 쌍극자 정렬 장치는 스테이지 및 상기 스테이지 상에 전계를 생성하는 프로브 유닛을 포함하는 전계 형성 유닛, 상기 스테이지 상에 쌍극자 및 상기 쌍극자가 분산된 용매를 포함하는 잉크를 분사하는 적어도 하나의 잉크젯 헤드를 포함하는 잉크젯 프린팅 장치, 상기 전계 형성 유닛을 적어도 일 방향으로 이동시키는 제1 이동부를 포함하는 운송 유닛 및 상기 스테이지 상에 분사된 잉크에 광을 조사하는 광 조사 유닛을 포함하는 광 조사 장치를 포함한다.

Description

쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법{Dipoles aligning apparatus, method of aligning dipoles and method of fabricating display device}
본 발명은 쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는 잉크젯 프린팅 장치와 광 조사 장치를 포함하는 쌍극자 정렬 장치, 이를 이용한 쌍극자의 정렬 방법 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
한편, 유전영동법을 이용하여 무기 발광 다이오드 소자를 전사하거나 표시 장치에 포함되는 유기물층을 형성하기 위해, 잉크젯 프린팅 장치가 이용될 수 있다. 임의의 잉크나 용액을 잉크젯으로 프린팅한 뒤, 후처리 공정을 수행하여 상기 무기 발광 다이오드 소자를 전사하거나 유기물층을 형성할 수도 있다. 잉크젯 프린팅 장치는 소정의 잉크나 용액이 잉크젯 헤드로 공급되고, 잉크젯 헤드는 소정의 기판 상에 상기 잉크나 용액을 분사하는 공정을 수행할 수 있다.
본 발명이 해결하고자 하는 과제는 잉크젯 프린팅 장치와 광 조사 장치를 포함하는 쌍극자 정렬 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 쌍극자 정렬 장치는 스테이지 및 상기 스테이지 상에 전계를 생성하는 프로브 유닛을 포함하는 전계 형성 유닛, 상기 스테이지 상에 쌍극자 및 상기 쌍극자가 분산된 용매를 포함하는 잉크를 분사하는 적어도 하나의 잉크젯 헤드를 포함하는 잉크젯 프린팅 장치, 상기 전계 형성 유닛을 적어도 일 방향으로 이동시키는 제1 이동부를 포함하는 운송 유닛 및 상기 스테이지 상에 분사된 잉크에 광을 조사하는 광 조사 유닛을 포함하는 광 조사 장치를 포함한다.
상기 광 조사 장치는 상기 잉크젯 프린팅 장치와 상기 운송 유닛 사이에 배치되고, 상기 스테이지 상에 상기 잉크가 분사된 후에 상기 광을 조사할 수 있다.
상기 전계 형성 유닛은 상기 잉크에 광이 조사되면 상기 스테이지 상에 상기 전계를 생성할 수 있다.
상기 전계 형성 유닛은 상기 잉크에 광이 조사되는 동안 상기 스테이지 상에 상기 전계를 생성할 수 있다.
상기 광 조사 장치는 상기 잉크젯 프린팅 장치에 배치되고, 상기 스테이지 상에 상기 잉크가 분사되는 동안 상기 스테이지 상에 광을 조사할 수 있다.
상기 잉크젯 프린팅 장치는 일 방향으로 이동하는 헤드 베이스를 더 포함하고, 상기 잉크젯 헤드는 상기 헤드 베이스에 배치될 수 있다.
상기 광 조사 장치는 상기 일 방향으로 이동하는 제2 이동부를 더 포함하고, 상기 광 조사 유닛은 상기 제2 이동부에 배치될 수 있다.
상기 운송 유닛은 상기 이동부에 배치된 복수의 지지대를 포함하고, 상기 전계 형성 유닛은 상기 지지대 상에 배치되어 이동할 수 있다.
상기 광 조사 장치는 상기 운송 유닛에 배치되고, 상기 광 조사 장치는 상기 지지대 상에 배치된 상기 전계 형성 유닛의 상기 스테이지 상에 광을 조사할 수 있다.
상기 전계 형성 유닛은 상기 광 조사 장치가 광을 조사하는 동안 상기 스테이지 상에 전계를 생성할 수 있다.
상기 전계 형성 유닛 상에 열을 조사하는 열처리 장치를 더 포함하고, 상기 광 조사 장치는 상기 운송 유닛과 상기 열처리 장치 사이에 배치될 수 있다.
상기 광 조사 장치는 상기 열처리 장치에 배치되고, 상기 광 조사 장치는 상기 열처리 장치가 상기 스테이지 상에 열을 조사하는 동안 상기 광을 상기 스테이지 상에 조사할 수 있다.
상기 전계 형성 유닛은 상기 광 조사 장치가 광을 조사하는 동안 상기 스테이지 상에 전계를 생성할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 쌍극자의 정렬 방법은 대상 기판 상에 쌍극자 및 상기 쌍극자가 분산된 용매를 포함하는 잉크를 분사하는 단계, 상기 대상 기판 상에 광을 조사하고, 상기 대상 기판의 상부에 전계를 생성하여 상기 전계에 의해 상기 쌍극자가 상기 대상 기판 상에 정렬되는 단계 및 상기 용매를 제거하고 상기 대상 기판 상에 상기 쌍극자가 안착되는 단계를 포함한다.
상기 쌍극자가 상기 대상 기판 상에 정렬되는 단계는 상기 쌍극자가 상기 전계에 의해 배향 방향이 정렬되는 단계를 포함할 수 있다.
상기 대상 기판 상에 광을 조사하는 단계는 상기 대상 기판의 상부에 전계가 생성되는 동안 수행될 수 있다.
상기 대상 기판 상에 조사된 광은 상기 쌍극자에 조사되고, 상기 쌍극자는 쌍극자 모멘트가 증가할 수 있다.
상기 대상 기판 상에 광을 조사하는 단계는 상기 대상 기판 상에 정의된 제1 영역 상에 상기 조사하는 단계 및 상기 제1 영역의 일 측에 위치한 제2 영역에 상기 광을 조사하는 단계를 포함할 수 있다.
상기 쌍극자가 안착되는 단계는 상기 대상 기판을 운송 유닛을 이용하여 열처리 장치로 이동시키는 단계 및 상기 열처리 장치가 상기 대상 기판 상에 열을 조사하는 단계를 포함할 수 있다.
상기 대상 기판 상에 광을 조사하는 단계는 상기 운송 유닛이 상기 대상 기판을 이동시키기 전에 수행되고, 상기 대상 기판의 상부에 전계를 생성하는 단계는 상기 운송 유닛이 상기 대상 기판을 이동시키는 동안 수행될 수 있다.
상기 대상 기판 상에 광을 조사하는 단계는 상기 운송 유닛이 상기 대상 기판을 이동시키는 동안 수행될 수 있다.
상기 대상 기판 상에 광을 조사하는 단계는 상기 열처리 장치가 상기 대상 기판 상에 열을 조사하기 전에 수행되고, 상기 대상 기판의 상부에 전계를 생성하는 단계는 상기 열처리 장치가 상기 대상 기판 상에 열을 조사하는 동안 수행될 수 있다.
상기 대상 기판 상에 광을 조사하는 단계는 상기 열처리 장치가 상기 대상 기판 상에 열을 조사하는 동안 수행될 수 있다.
상기 대상 기판은 제1 전극과 제2 전극을 포함하고, 상기 쌍극자가 안착되는 단계는 상기 제1 전극과 상기 제2 전극 상에 상기 쌍극자가 안착되는 단계일 수 있다.
상기 대상 기판 상에 상기 잉크를 분사하는 단계는 잉크젯 프린팅 장치를 이용하여 진행될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 제1 전극 및 제2 전극이 형성된 대상 기판에 발광 소자 및 상기 발광 소자가 분산된 용매를 포함하는 잉크를 분사하는 단계, 상기 대상 기판 상에 광을 조사하고, 상기 제1 전극과 상기 제2 전극 상부에 전계를 생성하는 단계 및 상기 제1 전극 및 상기 제2 전극 상에 상기 발광 소자를 안착시키는 단계를 포함한다.
상기 대상 기판 상에 조사된 광은 상기 발광 소자에 조사되고, 상기 발광 소자는 쌍극자 모멘트가 증가할 수 있다.
상기 제1 전극 및 상기 제2 전극은 제1 방향으로 연장되고, 상기 제1 전극과 상기 제2 전극 상부에 전계를 생성하는 단계는 상기 대상 기판 상에 광을 조사하는 단계와 동시에 수행될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 쌍극자 정렬 장치는 잉크젯 프린팅 장치, 전계 형성 유닛 및 광 조사 장치를 포함하여, 대상 기판 상에 분사된 쌍극자에 광을 조사하며 전계를 생성할 수 있다. 상기 쌍극자는 광이 조사됨에 따라 정렬 반응성이 향상될 수 있고, 상기 전계에 의해 배향되는 쌍극자는 높은 정렬도로 대상 기판 상에 배열될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 잉크젯 프린팅 장치의 개략적인 평면도이다.
도 3은 일 실시예에 따른 잉크젯 헤드에서 잉크가 토출되는 것을 도시하는 개략도이다.
도 4는 일 실시예에 다른 대상 기판 상에 잉크가 분사되는 것을 나타내는 개략도이다.
도 5는 일 실시예에 따른 잉크젯 헤드 유닛의 동작을 도시하는 개략도이다.
도 6은 일 실시예에 따른 전계 형성 유닛의 개략적인 평면도이다.
도 7 및 도 8은 일 실시예에 따른 프로브 유닛의 동작을 도시하는 개략도들이다.
도 9는 일 실시예에 따른 프로브 유닛에 의해 대상 기판 상에 전계가 형성된 것을 도시하는 개략도이다.
도 10은 일 실시예에 따른 광 조사 장치의 동작을 나타내는 개략적인 단면도이다.
도 11은 일 실시예에 따른 쌍극자에 광이 조사되는 것을 나타내는 개략도이다.
도 12는 일 실시예에 따른 운송 유닛의 개략적인 평면도이다.
도 13 및 도 14는 일 실시예에 따른 운송 유닛의 동작을 도시하는 개략도이다.
도 15는 일 실시예에 따른 열처리 장치의 개략적인 정면도이다.
도 16은 일 실시예에 따른 열처리 장치의 동작을 도시하는 개략도이다.
도 17은 다른 실시예에 따른 열처리 장치를 나타내는 개략도이다.
도 18은 또 다른 실시예에 따른 열처리 장치를 나타내는 개략도이다.
도 19는 일 실시예에 따른 쌍극자의 정렬 방법을 나타내는 순서도이다.
도 20 내지 도 24는 일 실시예에 따른 쌍극자 정렬 장치를 이용한 쌍극자의 정렬 방법을 도시하는 개략도들이다.
도 25 및 도 26은 다른 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다.
도 27은 도 26의 쌍극자 정렬 장치에서 광 조사 장치의 동작을 도시하는 개략도이다.
도 28은 또 다른 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다.
도 29 및 도 30은 도 28의 쌍극자 정렬 장치에서 잉크젯 프린팅 장치와 광 조사 장치의 동작을 도시하는 개략도이다.
도 31은 또 다른 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다.
도 32는 도 31의 쌍극자 정렬 장치에서 운송 유닛을를 나타내는 개략적인 정면도이다.
도 33은 도 31의 쌍극자 정렬 장치에서 운송 유닛과와 광 조사 장치의 동작을 도시하는 개략도이다.
도 34는 또 다른 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다.
도 35는 도 34의 쌍극자 정렬 장치에서 광 조사 장치의 동작을 도시하는 개략도이다.
도 36 및 도 37은 또 다른 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다.
도 38 내지 도 40은 다른 실시예에 따른 광 조사 장치의 동작을 도시하는 개략도들이다.
도 41은 또 다른 실시예에 따른 광 조사 장치를 나타내는 개략도이다.
도 42는 도 41의 광 조사 장치의 동작을 도시하는 평면도이다.
도 43은 일 실시예에 따른 발광 소자의 개략도이다.
도 44는 다른 실시예에 따른 발광 소자의 개략도이다.
도 45는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 46은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 47은 도 46의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(below)", "좌(left)" 및 "우(right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다.
도 1을 참조하면, 쌍극자 정렬 장치(1000)는 전계 형성 유닛(100), 잉크젯 프린팅 장치(300), 광 조사 장치(500) 및 운송 유닛(700)을 포함한다. 또한, 쌍극자 정렬 장치(1000)는 열처리 장치(900)를 더 포함한다.
일 실시예에 따른 쌍극자 정렬 장치(1000)는 프린팅부(PA), 운송부(TA) 및 열처리부(HA)를 포함할 수 있다. 쌍극자 정렬 장치(1000)는 프린팅부(PA)에 배치된 잉크젯 프린팅 장치(300)를 이용하여 소정의 잉크(I, 도 3에 도시)를 대상 기판(SUB, 도 3에 도시) 상에 분사할 수 있다. 잉크(I)가 분사된 대상 기판(SUB)은 운송부(TA)를 통해 열처리부(HA) 등으로 이동될 수 있고, 잉크(I)에 포함된 쌍극자와 같은 입자들이 대상 기판(SUB) 상에서 정렬될 수 있다.
대상 기판(SUB)은 전계 형성 유닛(100) 상에 제공될 수 있으며, 전계 형성 유닛(100)은 대상 기판(SUB)의 상부에 전계를 형성할 수 있다. 상기 전계는 대상 기판(SUB) 상에 분사된 잉크(I)에 전달되고, 잉크(I)에 포함된 쌍극자와 같은 입자는 상기 전계에 의해 일 방향으로 정렬될 수 있다. 여기서, 일 실시예에 따른 쌍극자 정렬 장치(1000)에 포함된 광 조사 장치(500)는 잉크(I)에 광을 조사하여 입자의 전계에 의한 정렬 반응성이 개선될 수 있다.
한편, 도 1에서는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 일 평면 상에 위치하며 서로 직교하는 방향이고, 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)에 각각 수직한 방향이다. 제1 방향(DR1)은 도면 상 가로 방향을 의미하고, 제2 방향(DR2)은 도면 상 세로 방향을 의미하며, 제3 방향(DR3)은 도면 상 상부 및 하부 방향을 의미하는 것으로 이해될 수 있다.
또한, 도 1에서는 일 실시예에 따른 쌍극자 정렬 장치(1000)의 구성을 상부에서 바라본 개략적인 평면도로 도시하였다. 도 1은 쌍극자 정렬 장치(1000)에 포함된 구성들의 배치관계나 동작을 설명하기 위한 예시적인 도면이며, 쌍극자 정렬 장치(1000)의 구조 및 배치가 도 1에 제한되는 것은 아니다. 쌍극자 정렬 장치(1000)는 더 많은 부재들은 포함할 수 있고, 도 1과 다른 구조를 가질 수도 있음은 자명하다. 이하에서는 도 1에 결부하여 다른 도면을 참조하여 쌍극자 정렬 장치(1000)의 구성 및 동작에 대하여 상세히 설명하기로 한다.
도 2는 일 실시예에 따른 잉크젯 프린팅 장치의 개략적인 평면도이다. 도 2는 잉크젯 프린팅 장치(300)를 제3 방향(DR3), 예컨대 상부에서 바라본 평면도이다.
도 1에 결부하여 도 2를 참조하면, 쌍극자 정렬 장치(1000)의 프린팅부(PA)는 잉크젯 프린팅 장치(300)와 제1 스테이지(STA1)를 포함한다.
제1 스테이지(STA1)는 전계 형성 유닛(100)이 배치되는 영역을 제공할 수 있다. 쌍극자 정렬 장치(1000)의 프린팅부(PA)는 제1 방향(DR1)으로 연장된 제1 레일(RL1)과 제2 레일(RL2)을 포함하고, 제1 스테이지(STA1)는 제1 레일(RL1)과 제2 레일(RL2) 상에 배치된다. 제1 스테이지(STA1)는 제1 레일(RL1)과 제2 레일(RL2) 상에서 별도의 이동부재를 통해 제1 방향(DR1)으로 이동할 수 있다. 제1 스테이지(STA1)의 이동에 따라 전계 형성 유닛(100)은 제1 방향(DR1)으로 이동할 수 있고, 잉크젯 프린팅 장치(300)를 통과하며 그 상부에 소정의 잉크(I)가 분사될 수 있다.
잉크젯 프린팅 장치(300)는 제1 지지부(310)와 잉크젯 헤드 유닛(330)을 포함할 수 있다. 잉크젯 프린팅 장치(300)는 별도의 잉크 저장부와 연결된 잉크젯 헤드 유닛(330)을 이용하여 전계 형성 유닛(100) 상에 제공되는 대상 기판(SUB) 상에 소정의 잉크(I)를 분사할 수 있다.
한편, 일 실시예에서, 잉크(I)는 용매(SV)와 용매(SV) 내에 포함된 복수의 쌍극자(DP)를 포함할 수 있다. 예시적인 실시예에서, 잉크(I)는 용액 또는 콜로이드(colloide) 상태로 제공될 수 있다. 예컨대, 용매(SV)는 아세톤, 물, 알코올, 톨루엔, 프로필렌글리콜(Propylene glycol, PG) 또는 프로필렌글리콜메틸아세테이트(Propylene glycol methyl acetate, PGMA) 등일 수 있으나 이에 제한되지 않는다. 복수의 쌍극자(DP)는 용매(SV) 내에 분산된 상태로 포함되어 잉크젯 프린팅 장치(300)에 공급되어 토출될 수 있다.
잉크젯 프린팅 장치(300)의 제1 지지부(310)는 제2 방향(DR2)으로 연장되어, 제1 레일(RL1) 및 제2 레일(RL2)의 상부에 위치할 수 있다. 도면에 도시되지 않았으나, 제1 지지부(310)는 이를 지지하는 베이스 프레임에 연결될 수 있으며, 제1 스테이지(STA1)는 제1 지지부(310)의 하부를 통과할 수 있다. 도면에서는 잉크젯 프린팅 장치(300)의 제1 지지부(310)를 개략적인 형상으로 도시하였으나, 이에 제한되지 않는다. 제1 지지부(310)는 다양한 구조를 갖거나 다른 부재들이 더 배치될 수도 있다.
잉크젯 헤드 유닛(330)은 제1 지지부(310)에 배치될 수 있다. 잉크젯 헤드 유닛(330)은 별도의 잉크 저장소와 연결되어 잉크(I)를 제공 받고, 후술하는 잉크젯 헤드(335)를 통해 제공 받은 잉크(I)를 대상 기판(SUB) 상에 분사할 수 있다. 잉크젯 헤드 유닛(330)이 제1 지지부(310)에 배치되는 방식은 특별히 제한되지 않는다. 도면에서는 잉크젯 헤드 유닛(330)이 제1 지지부(310)에 직접 배치된 것으로 도시되어 있으나, 잉크젯 헤드 유닛(330)은 별도의 부재를 통해 제1 지지부(310)에 결합 또는 거치될 수 있다. 또는, 잉크젯 헤드 유닛(330)은 제1 지지부(310)에 직접 체결되어 배치될 수도 있다.
일 실시예에 따르면, 잉크젯 헤드 유닛(330)은 헤드 베이스(331), 헤드 베이스(331)의 일 면에 배치되며 복수의 노즐(NZ)을 포함하는 잉크젯 헤드(335)를 포함할 수 있다.
잉크젯 헤드 유닛(330)의 헤드 베이스(331)는 제1 지지부(310)에 거치되며, 일 예로 헤드 베이스(331)는 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 헤드 베이스(331)는 제1 지지부(310)의 하부에서 통과하는 제1 스테이지(STA1)로부터 일정 간격 이격될 수 있다. 예시적인 실시예에서, 헤드 베이스(331)는 이동 부재를 더 포함하여, 제1 지지부(310) 상에서 일 방향으로 이동할 수도 있다.
헤드 베이스(331)의 일 면, 예컨대 제3 방향(DR3)의 하면에는 복수의 잉크젯 헤드(335)가 배치된다. 복수의 잉크젯 헤드(335)는 일 방향으로 서로 이격되어 배치될 수 있다. 복수의 잉크젯 헤드(335)들은 일 방향으로 배치되어 하나의 열 또는 복수의 열로 배열될 수 있다. 도면에서는 잉크젯 헤드(335)들이 2열로 배치되고 각 열의 잉크젯 헤드(335)들이 서로 엇갈리게 배치된 것을 도시하고 있다. 다만, 이에 제한되지 않고, 잉크젯 헤드(335)들은 더 많은 수의 열로 배열될 수 있고 서로 엇갈리지 않고 중첩되도록 배치될 수도 있다. 잉크젯 헤드(335)의 형상은 특별히 제한되지 않으나, 일 예로 잉크젯 헤드(335)는 사각형의 형상을 가질 수 있다.
잉크젯 헤드(335)는 적어도 하나, 예컨대 2개의 잉크젯 헤드(335)가 하나의 팩(pack)을 형성하여 서로 인접하게 배치될 수 있다. 다만, 하나의 팩에 포함되는 잉크젯 헤드(335)의 수는 이에 제한되지 않으며, 일 예로 하나의 팩에 포함되는 잉크젯 헤드(335)의 수는 1개 내지 5개일 수 있다.
또한, 도면에는 잉크젯 헤드 유닛(330)에 4개의 잉크젯 헤드(335)가 배치된 것을 도시하고 있으나, 이는 잉크젯 프린팅 장치(300)를 개략적으로 도시하기 위함인 바, 잉크젯 헤드(335)의 수는 이에 제한되지 않는다. 예시적인 실시예에서, 하나의 잉크젯 헤드 유닛(330)에 배치된 잉크젯 헤드(335)의 수는 128개 내지 1800개일 수 있다.
잉크젯 헤드(335)는 복수의 노즐(NZ)을 포함하여, 헤드 베이스(331)로부터 잉크(I)를 전달 받아 이를 대상 기판(SUB) 상에 분사할 수 있다. 잉크젯 헤드(335)의 저면에 위치하는 노즐(NZ)은 잉크젯 헤드(335)의 내부관(IP)에 연결된다. 잉크(I)는 헤드 베이스(331)로부터 잉크젯 헤드(335)로 이동하여 내부관(IP)을 따라 흐르다가 각 노즐(NZ)을 통해 토출될 수 있다.
도 3은 일 실시예에 따른 잉크젯 헤드에서 잉크가 토출되는 것을 도시하는 개략도이다. 도 4는 일 실시예에 다른 대상 기판 상에 잉크가 분사되는 것을 나타내는 개략도이다.
도 3 및 도 4를 참조하면, 잉크젯 헤드(335)는 잉크(I)가 전달되는 내부관(IP) 및 잉크(I)가 토출되는 복수의 노즐(NZ)을 포함하고, 잉크(I)는 노즐(NZ)에서 토출되어 대상 기판(SUB) 상에 분사될 수 있다. 노즐(NZ)을 통한 잉크(I)의 분사량은 각 노즐(NZ)에 인가되는 전압에 따라 조절될 수 있다. 일 실시예에서, 각 노즐(NZ)에서 1회 토출되는 잉크(I)의 양은 1 내지 50 pl(picolitter)일 수 있으나, 이에 제한되는 것은 아니다.
잉크젯 헤드(335)에서 토출되는 잉크(I)는 복수의 쌍극자(DP)와 용매(SV)를 포함하며, 쌍극자(DP)는 노즐(NZ)에서 용매(SV)와 함께 토출될 수 있다. 쌍극자(DP)는 용매(SV) 상에서 분산된 상태로 잉크젯 헤드(335)에 공급될 수 있다. 도 4에서는 잉크젯 헤드(335)에서 토출되는 잉크(I)에 복수의 쌍극자(DP)들이 무작위의 배향 방향을 갖고 분산된 것이 도시되어 있다. 후술할 바와 같이, 쌍극자(DP)는 일 방향으로 연장된 형상을 갖고, 전계 형성 유닛(100)에 의해 형성된 전계에 의해 복수의 쌍극자(DP)들은 특정 방향으로 배향될 수 있다. 쌍극자(DP)는 상기 전계에 의해 일 방향으로 배향된 상태로 대상 기판(SUB) 상에 안착 또는 배치되며, 후속 공정에 의해 용매(SV)는 휘발되고 쌍극자(DP)만이 남게 된다. 이에 대한 자세한 설명은 후술하기로 한다.
일 실시예에 따르면, 잉크젯 헤드 유닛(330)은 제1 지지부(310) 상에서 일 방향, 예컨대 제2 방향(DR2)으로 이동할 수 있다.
도 5는 일 실시예에 따른 잉크젯 헤드 유닛의 동작을 도시하는 개략도이다. 도 5는 일 실시예에 따른 잉크젯 헤드 유닛(330)과, 제1 스테이지(STA1) 상에 배치된 전계 형성 유닛(100)을 정면에서 바라본 형상을 도시하고 있다.
도 2 및 도 5를 참조하면, 잉크젯 헤드 유닛(330)은 제1 지지부(310)가 연장된 제2 방향(DR2)으로 이동하며 대상 기판(SUB) 상부에 잉크(I)를 분사할 수 있다. 몇몇 실시예에서, 대상 기판(SUB)은 제2 방향(DR2)으로 측정된 폭이 잉크젯 헤드 유닛(330)의 폭보다 클 수 있다. 이 경우, 잉크젯 헤드 유닛(330)은 제2 방향(DR2)으로 이동하며 대상 기판(SUB) 상에 전면적으로 잉크(I)를 분사할 수 있다. 또한, 전계 형성 유닛(100) 상에는 복수개의 대상 기판(SUB)이 제공됨에 따라 잉크젯 헤드 유닛(330)은 제2 방향(DR2)으로 이동하면서 복수개의 대상 기판(SUB) 상에 잉크(I)를 각각 분사할 수 있다.
다만, 이에 제한되지 않고, 잉크젯 헤드 유닛(330)은 제1 레일(RL1)과 제2 레일(RL2)의 외측에 위치하다가 제2 방향(DR2)으로 이동하여 잉크(I)를 분사할 수 있다. 잉크젯 헤드 유닛(330)은 제1 스테이지(STA1)가 제1 방향(DR1)으로 이동하여 제1 지지부(310)의 하부에 위치하는 경우, 제1 레일(RL1)과 제2 레일(RL2) 사이로 이동하여 잉크(I)를 분사할 수 있다. 이러한 잉크젯 헤드 유닛(330)의 동작은 이를 구현할 수 있는 범위 내에서 다양하게 변형될 수 있다. 일 예로, 잉크젯 헤드 유닛(330)은 별도의 이동 부재를 통해 제1 지지부(310)에 거치되어 제2 방향(DR2)으로 이동할 수 있다. 또는 잉크젯 헤드 유닛(330)이 제1 지지부(310)에 형성된 홈부에 체결되어 상술한 동작을 수행할 수도 있다. 잉크젯 헤드 유닛(330)의 동작 방법은 이에 제한되지 않는 바, 자세한 설명은 생략하기로 한다.
전계 형성 유닛(100)은 쌍극자 정렬 장치(1000)의 프린팅부(PA)에서 제1 스테이지(STA1) 상에 배치될 수 있다. 전계 형성 유닛(100)은 대상 기판(SUB)이 준비될 수 있는 공간을 제공할 수 있고, 대상 기판(SUB) 상에 잉크(I)가 분사되면 대상 기판(SUB) 상부에 전계를 형성할 수 있다. 상기 전계에 의해 잉크(I) 내에 포함된 쌍극자(DP)들은 일 방향으로 배향될 수 있다.
도 6은 일 실시예에 따른 전계 형성 유닛의 개략적인 평면도이다.
도 1 및 도 6을 참조하면, 전계 형성 유닛(100)은 서브 스테이지(110), 프로브 지지대(130), 프로브 유닛(150) 및 얼라이너(180)를 포함할 수 있다.
전계 형성 유닛(100)은 프린팅부(PT)에서 제1 스테이지(STA1) 상에 배치되고, 제1 스테이지(STA1)에 의해 제1 방향(DR1)으로 이동할 수 있다. 대상 기판(SUB)이 준비된 전계 형성 유닛(100)은 프린팅부(PA), 운송부(TA) 및 열처리부(HA)를 따라 이동하며 대상 기판(SUB)의 상부에 전계를 형성할 수 있다.
서브 스테이지(110)는 대상 기판(SUB)이 배치되는 공간을 제공할 수 있다. 또한, 서브 스테이지(110) 상에는 프로브 지지대(130), 프로브 유닛(150) 및 얼라이너(180)가 배치될 수 있다. 서브 스테이지(110)의 형상은 특별히 제한되지 않으나, 일 예로, 서브 스테이지(110)는 도면에 도시된 바와 같이 양 변이 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 사각형의 형상을 가질 수 있다. 다만, 서브 스테이지(110)의 전반적인 평면 형상은 대상 기판(SUB)의 평면상 형상에 따라 달라질 수 있다. 예를 들어 대상 기판(SUB)이 평면상 직사각형일 경우, 도면에 도시된 바와 같이 서브 스테이지(110)의 형상은 직사각형일 수 있고, 대상 기판(SUB)이 원형의 평면을 갖는 경우, 서브 스테이지(110)도 평면상 형상이 원형일 수 있다.
얼라이너(180)는 서브 스테이지(110) 상에 적어도 하나 배치될 수 있다. 얼라이너(180)는 서브 스테이지(110)의 각 변 상에 배치되며, 복수의 얼라이너(180)들이 둘러싸는 영역은 대상 기판(SUB)이 배치되는 영역일 수 있다. 도면에서는 서브 스테이지(110)의 각 변 상에 2개의 얼라이너(180)가 이격되어 배치되고, 서브 스테이지(110) 상에는 총 8개의 얼라이너(180)들이 배치된 것이 도시되어 있다. 다만, 이에 제한되지 않으며 얼라이너(180)의 수와 배치 등은 대상 기판(SUB)의 형상 또는 종류에 따라 달라질 수 있다.
프로브 지지대(130) 및 프로브 유닛(150)은 서브 스테이지(110) 상에 배치된다. 프로브 지지대(130)는 서브 스테이지(110) 상에서 프로브 유닛(150)이 배치되는 공간을 제공할 수 있다. 구체적으로 프로브 지지대(130)는 서브 스테이지(110) 상의 적어도 일 측에 배치되어, 일 측부가 연장된 방향을 따라 연장될 수 있다. 일 예로, 도면에 도시된 바와 같이 프로브 지지대(130)는 서브 스테이지(110) 상의 좌우측 측부에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 다만, 이에 제한되지 않으며, 프로브 지지대(130)는 더 많은 수 포함될 수 있으며 경우에 따라서는 서브 스테이지(110)의 상하측에도 배치될 수 있다. 즉, 프로브 지지대(130)는 전계 형성 유닛(100)에 포함되는 프로브 유닛(150)의 수, 또는 배치나 구조 등에 따라 그 구조가 달라질 수 있다.
프로브 유닛(150)은 프로브 지지대(130) 상에 배치되어 서브 스테이지(110)에 준비되는 대상 기판(SUB) 상에 전계를 형성할 수 있다. 프로브 유닛(150)은 프로브 지지대(130)와 같이 일 방향, 예컨대 제2 방향(DR2)으로 연장되며 상기 연장된 길이는 대상 기판(SUB) 전체를 커버할 수 있다. 즉, 프로브 지지대(130)와 프로브 유닛(150)의 크기 및 형상은 대상 기판(SUB)에 따라 달라질 수 있다.
일 실시예에서, 프로브 유닛(150)은 프로브 지지대(130) 상에 배치되는 프로브 구동부(153), 프로브 구동부(153)에 배치되어 전기 신호가 전달되는 프로브 지그(151), 및 프로브 지그(151)에 연결되어 상기 전기 신호를 대상 기판(SUB) 상에 전기 신호를 전달하는 프로브 패드(158)를 포함할 수 있다.
프로브 구동부(153)는 프로브 지지대(130) 상에 배치되어 프로브 지그(151) 및 프로브 패드(158)를 이동시킬 수 있다. 예시적인 실시예에서, 프로브 구동부(153)는 프로브 지그(151)를 수평 방향 및 수직 방향, 예컨대 수평 방향인 제2 방향(DR2)과 수직 방향인 제3 방향(DR3)으로 이동시킬 수 있다. 프로브 구동부(153)의 구동에 의해 프로브 패드(158)는 대상 기판(SUB)과 연결되거나 분리될 수 있다. 쌍극자 정렬 장치(1000)의 공정 중에, 대상 기판(SUB)에 전계를 형성하는 단계에서는 프로브 구동부(153)가 구동하여 프로브 패드(158)를 대상 기판(SUB)에 연결시키고, 그 이외의 단계에서는 프로브 구동부(153)가 다시 구동하여 프로브 패드(158)를 대상 기판(SUB)과 분리시킬 수 있다. 이에 대한 자세한 설명은 다른 도면을 참조하여 후술한다.
프로브 패드(158)는 프로브 지그(151)로부터 전달되는 전기 신호를 통해 대상 기판(SUB) 상에 전계를 형성할 수 있다. 프로브 패드(158)는 대상 기판(SUB)에 연결되어 상기 전기 신호를 전달하여 대상 기판(SUB) 상에 전계를 형성할 수 있다. 일 예로, 프로브 패드(158)는 대상 기판(SUB)의 전극 또는 전원 패드 등에 접촉되고, 프로브 지그(151)의 전기 신호는 상기 전극 또는 전원 패드로 전달될 수 있다. 대상 기판(SUB)에 전달된 상기 전기 신호는 대상 기판(SUB) 상에 전계를 형성할 수 있다.
다만, 이에 제한되는 것은 아니며, 프로브 패드(158)는 프로브 지그(151)로부터 전달된 전기 신호를 통해 전계를 형성하는 부재일 수 있다. 즉, 프로브 패드(158)에서 상기 전기 신호를 전달받아 전계를 형성하는 경우, 프로브 패드(158)는 대상 기판(SUB)과 연결되지 않을 수도 있다.
프로브 패드(158)의 형상은 특별히 제한되지 않으나, 예시적인 실시예에서, 프로브 패드(158)는 대상 기판(SUB) 전체를 커버하도록 일 방향으로 연장된 형상을 가질 수 있다.
프로브 지그(151)는 프로브 패드(158)에 연결되고, 별도의 전압 인가 장치와 연결될 수 있다. 프로브 지그(151)는 상기 전압 인가 장치에서 전달되는 전기 신호를 프로브 패드(158)에 전달하여 대상 기판(SUB) 상에 전계를 형성할 수 있다. 프로브 지그(151)로 전달되는 전기 신호는 전계를 형성하기 위한 전압, 일 예로 교류 전압일 수 있다.
프로브 유닛(150)은 복수개의 프로브 지그(151)를 포함할 수 있으며 그 수는 특별히 제한되지 않는다. 도면에서는 3개의 프로브 지그(151)와 3개의 프로브 구동부(153)가 배치된 것을 도시하고 있으나, 프로브 유닛(150)은 더 많은 수의 프로브 지그(151) 및 프로브 구동부(153)를 포함하여 대상 기판(SUB) 상에 더 높은 밀도를 갖는 전계를 형성할 수도 있다.
일 실시예에 따른 프로브 유닛(150)은 이에 제한되지 않는다. 도면에서는 프로브 유닛(150)이 프로브 지지대(130), 즉 전계 형성 유닛(100)에 배치된 것으로 도시하고 있으나, 경우에 따라서 프로브 유닛(150)은 별도의 장치로 배치될 수도 있다. 전계 형성 유닛(100)은 전계를 형성할 수 있는 장치를 포함하여 대상 기판(SUB) 상에 전계를 형성할 수 있으면, 그 구조나 배치는 제한되지 않는다.
도 7 및 도 8은 일 실시예에 따른 프로브 유닛의 동작을 도시하는 개략도들이다.
상술한 바와 같이, 프로브 유닛(150)의 프로브 구동부(153)는 쌍극자 정렬 장치(1000)의 공정 단계에 따라 동작될 수 있다. 도 7 및 도 8을 참조하면, 전계 형성 유닛(100)에 전계를 형성하지 않는 제1 상태에서는 프로브 유닛(150)은 프로브 지지대(130) 상에 배치되어 대상 기판(SUB)과 이격될 수 있다. 프로브 유닛(150)의 프로브 구동부(153)는 수평 방향인 제2 방향(DR2)과 수직 방향인 제3 방향(DR3)으로 구동하여 프로브 패드(158)를 대상 기판(SUB)과 이격시킬 수 있다.
다음으로, 대상 기판(SUB) 상에 전계를 형성하는 제2 상태에서는 프로브 유닛(150)의 프로브 구동부(153)가 구동하여 프로브 패드(158)를 대상 기판(SUB)과 연결시킬 수 있다. 프로브 구동부(153)가 수직 방향인 제3 방향(DR3)과 수평 방향인 제2 방향(DR2)으로 구동하여 프로브 패드(158)는 대상 기판(SUB)과 접촉할 수 있다. 프로브 유닛(150)의 프로브 지그(151)는 프로브 패드(158)에 전기 신호를 전달하고, 대상 기판(SUB) 상에는 전계가 형성될 수 있다.
한편, 도면에서는 전계 형성 유닛(100)의 양 측에 프로브 유닛(150)이 각각 하나씩 배치되고, 두개의 프로브 유닛(150)이 동시에 대상 기판(SUB)에 연결되는 것을 도시하고 있다. 다만, 이에 제한되는 것은 아니며, 복수의 프로브 유닛(150)은 각각 별개로 구동될 수도 있다. 예를 들어, 서브 스테이지(110) 상에 대상 기판(SUB)이 준비되고, 잉크(I)가 분사되면, 임의의 제1 프로브 유닛(150)이 먼저 대상 기판(SUB) 상에 전계를 형성하고, 제2 프로브 유닛(150)은 대상 기판(SUB)에 연결되지 않을 수 있다. 이후, 제1 프로브 유닛(150)이 대상 기판(SUB)에서 분리되고 제2 프로브 유닛(150)이 대상 기판(SUB)과 연결되어 전계를 형성할 수도 있다. 즉, 복수의 프로브 유닛(150)은 동시에 구동하여 전계를 형성하거나, 각각 순차적으로 구동하여 순차적으로 전계를 형성할 수도 있다.
도 9는 일 실시예에 따른 프로브 유닛에 의해 대상 기판 상에 전계가 형성된 것을 도시하는 개략도이다.
상술한 바와 같이, 대상 기판(SUB) 상에는 전계가 형성될 수 있는데, 쌍극자(DP)를 포함하여 대상 기판(SUB) 상에 분사된 잉크(I)는 쌍극자(DP)를 포함할 수 있다. 쌍극자(DP)는 대상 기판(SUB) 상에 형성된 전계에 의해 일 방향으로 배향할 수 있다.
쌍극자(DP)는 일 단부가 제1 극성을 갖고, 타 단부가 제1 극성과 다른 제2 극성을 갖는 물체일 수 있다. 예를 들어, 쌍극자(DP)의 일 단부는 양의 극성을 갖고, 쌍극자(DP)의 타 단부는 음의 극성을 가질 수 있다. 양 단부에 다른 극성을 갖는 쌍극자(DP)는 소정의 전계에 놓였을 때 전기적인 힘(인력과 척력)을 받아 배향 방향이 제어될 수 있다.
도 9를 참조하면, 잉크(I)는 쌍극자(DP)를 포함하여 잉크젯 헤드(335)의 노즐(NZ)로부터 토출될 수 있다. 노즐(NZ)에서 토출된 잉크(I)는 대상 기판(SUB)을 향해 분사되고, 잉크(I)는 대상 기판(SUB) 상에 분사될 수 있다. 이때, 대상 기판(SUB) 상에 전계(IEL)가 형성되면, 제1 극성 및 제2 극성을 갖는 쌍극자(DP)는 노즐(NZ)로부터 대상 기판(SUB) 상에 잉크(I)가 안착될 때까지, 또는 안착된 후에도 전기적 힘을 받을 수 있다. 상기 전기적 힘에 의해 쌍극자(DP)는 배향될 수 있고, 일 예로 쌍극자(DP)의 배향 방향은 전계(IEL)가 향하는 방향일 수 있다.
도면에서는 잉크(I)가 노즐(NZ)에서 분사될 때 프로브 유닛(150)에서 전계(IEL)를 형성하는 것을 도시하고 있다. 이에 따라 쌍극자(DP)는 노즐(NZ)에서 토출되어 대상 기판(SUB)에 도달할 때까지 전계(IEL)에 의해 힘을 받을 수 있다. 다만, 이에 제한되지 않으며, 경우에 따라서 프로브 유닛(150)은 잉크(I)가 대상 기판(SUB)에 분사된 후에 전계(IEL)를 형성될 수도 있다. 이 경우, 쌍극자(DP)는 랜덤한 배열 방향을 갖고 대상 기판(SUB)에 분사되고, 그 이후에 분사된 잉크(I) 내에서 전계(IEL)에 의해 일 방향으로 배열될 수도 있다.
또한, 도면에서는 프로브 유닛(150)이 대상 기판(SUB) 상에 잉크(I)가 분사되면 이와 동시에 대상 기판(SUB) 상에 전계(IEL)를 형성하는 것을 도시하고 있다. 다만, 이에 제한되지 않으며 프로브 유닛(150)은 후술하는 단계에서 전계 형성 유닛(100)이 열처리 장치(900)로 이동한 뒤에 전계(IEL)를 형성할 수도 있다. 즉, 프로브 유닛(150)은 잉크(I)가 분사되는 시점 또는 잉크(I)의 용매(SV)가 제거되는 시점에 전계(IEL)를 형성할 수 있다.
한편, 전계 형성 유닛(100)이 대상 기판(SUB)의 상부에 전계(IEL)를 형성하는 시점은 특별히 제한되지 않는다. 경우에 따라서 전계 형성 유닛(100)은 잉크젯 헤드 유닛(330)으로부터 잉크(I)가 분사될 때, 또는 그 이후에 전계(IEL)를 형성하거나, 후술할 바와 같이 광 조사 장치(500)로부터 광이 조사된 후, 또는 이와 동시에 전계(IEL)를 형성할 수 있다. 나아가, 전계 형성 유닛(100)은 쌍극자 정렬 장치(1000)의 프린팅부(PA) 이외의 영역에 위치할 때 전계를 형성할 수도 있다. 이에 대한 자세한 설명은 후술하기로 한다.
도면에는 도시되지 않았으나, 몇몇 실시예에서 서브 스테이지(110) 상에는 전계 생성 부재가 더 배치될 수 있다. 전계 생성 부재는 후술하는 프로브 유닛(150)과 같이 서브 스테이지(110)의 상부(즉, 제3 방향(DR3)), 또는 대상 기판(SUB) 상에 전계를 형성할 수 있다. 예시적인 실시예에서, 전계 생성 부재는 안테나 유닛이나, 복수의 전극을 포함한 장치 등이 적용될 수 있다.
대상 기판(SUB)의 상부에 분사된 잉크(I)는 쌍극자(DP)를 포함하고, 쌍극자(DP)는 전계 형성 유닛(100)이 형성하는 전계(IEL)에 의해 전기적인 힘을 받아 일 방향으로 배향될 수 있다. 다만, 몇몇 실시예에서 쌍극자(DP)는 고 비중의 반도체 물질을 포함할 수 있고, 잉크(I)의 용매(SV)는 비중이 큰 쌍극자(DP)가 장시간 분산될 수 있도록 고점도의 용액일 수 있다. 이 경우, 전계 형성 유닛(100)이 전계(IEL)를 생성하더라도 쌍극자(DP)가 원활하게 배향되지 않을 수 있다.
일 실시예에 따른 쌍극자 정렬 장치(1000)는 쌍극자(DP)가 전계(IEL)에 의해 배향되는 정도를 향상시키기 위해, 광을 조사하는 광 조사 장치(500)를 포함할 수 있다. 전계 형성 유닛(100)이 전계(IEL)를 형성하기 전, 잉크(I)에 광이 조사되면 쌍극자(DP)의 쌍극자 모멘트(dipole moment)가 커지게되고, 동일한 전계(IEL)에도 더 강한 힘을 받을 수 있다. 즉, 쌍극자(DP)의 전계(IEL)에 의한 정렬 반응성이 증가할 수 있다. 이하, 다른 도면을 참조하여 일 실시예에 따른 광 조사 장치(500)에 대하여 자세히 설명하기로 한다.
도 10은 일 실시예에 따른 광 조사 장치의 동작을 나타내는 개략적인 단면도이다. 도 10은 광 조사 장치(500)를 정면에서 바라본 개략적인 평면도이다.
일 실시예에 따른 쌍극자 정렬 장치(1000)는 광 조사 장치(500)를 포함할 수 있다. 광 조사 장치(500)는 프린팅부(PA)에 배치되어 잉크젯 프린팅 장치(300)와 운송 유닛(700) 사이에 배치될 수 있다. 다만, 이에 제한되지 않으며, 광 조사 장치(500)는 다른 위치에 배치될 수도 있다. 광 조사 장치(500)의 다양한 실시예는 다른 도면을 참조하여 후술하기로 한다.
광 조사 장치(500)는 제2 지지부(510) 및 광 조사 유닛(530)을 포함한다. 또한, 광 조사 장치(500)는 센싱유닛(590)을 더 포함할 수 있다.
제2 지지부(510)는 제2 방향(DR2)으로 연장되고, 프린팅부(PA)의 제1 스테이지(STA1) 상부에 위치할 수 있다. 도면에 도시되지 않았으나, 제2 지지부(510)는 이를 지지하는 베이스 프레임에 연결될 수 있으며, 제1 스테이지(STA1)는 제2 지지부(510)의 하부를 통과할 수 있다. 도면에서는 광 조사 장치(500)의 제2 지지부(510)를 개략적인 형상으로 도시하였으나, 이에 제한되지 않는다. 제2 지지부(510)는 다양한 구조를 갖거나 다른 부재들이 더 배치될 수도 있다.
센싱 유닛(590)은 광 조사 장치(500)의 제2 지지부(510)에 배치되고, 광 조사 유닛(530)의 위치를 제어할 수 있다. 광 조사 장치(500)는 전계 형성 유닛(100) 상에 광(hv)을 조사할 수 있고, 이때 센싱 유닛(590)은 광 조사 장치(500)가 정확한 위치에 광(hv)을 조사할 수 있도록 이의 위치를 감지할 수 있다. 다만, 이에 제한되지 않으며, 센싱 유닛(590)은 생략될 수도 있다.
광 조사 유닛(530)은 제2 지지부(510)에 배치될 수 있다. 광 조사 유닛(530)은 제1 스테이지(STA1)에 배치되는 전계 형성 유닛(100)의 상부에 광(hv)을 조사할 수 있다. 광 조사 유닛(530)이 제2 지지부(510)에 배치되는 방식은 특별히 제한되지 않는다. 도면에서는 광 조사 유닛(530)이 제2 지지부(510)에 직접 배치된 것으로 도시되어 있으나, 광 조사 유닛(530)은 별도의 부재를 통해 제2 지지부(510)에 결합 또는 거치될 수 있다. 또는, 광 조사 유닛(530)은 제2 지지부(510)에 직접 체결되어 배치될 수도 있다.
광 조사 유닛(530)의 종류는 특별히 제한되지 않는다. 몇몇 실시예에서, 광 조사 유닛(530)은 수은 광, Fe계 금속 할라이드 계열, Ga계 금속 할라이드 계열, 반도체 발광 소자 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
광 조사 장치(500)는 대상 기판(SUB) 상에 분사된 잉크(I)에 광(hv)을 조사하여 쌍극자(DP)의 전계(IEL)에 의한 정렬 반응성을 향상시킬 수 있다. 쌍극자(DP)는 제1 극성 및 제1 극성과 다른 제2 극성을 갖고 쌍극자 모멘트(Dipole moment)를 가질 수 있다. 쌍극자 모멘트를 갖는 쌍극자(DP)는 전계 형성 유닛(100)이 형성하는 전계(IEL)에 의해 소정의 전기적인 힘을 전달 받아 일 방향으로 배향될 수 있다. 여기서, 광 조사 장치(500)가 쌍극자(DP)에 광(hv)을 조사하면, 쌍극자(DP)는 부분적인 극성이 더 형성되어 쌍극자 모멘트가 더 커지게 되고, 전계(IEL)에 의해 전달 받는 전기적인 힘이 더 커지게 된다. 이에 따라, 잉크(I) 내에 분산된 쌍극자(DP)는 정렬 반응성이 증가하고, 대상 기판(SUB) 상에서 높은 정렬도를 갖고 배향될 수 있다.
도 11은 일 실시예에 따른 쌍극자에 광이 조사되는 것을 나타내는 개략도이다.
도 11을 참조하면, 전계 형성 유닛(100) 상에 준비된 대상 기판(SUB) 상에는 복수의 쌍극자(DP)들이 분사되고, 광 조사 장치(500)는 대상 기판(SUB) 상에 분사된 잉크(I)에 광(hv)을 조사할 수 있다. 여기서, 대상 기판(SUB) 상에 광(hv)이 조사된 제1 영역(AA1)과, 광(hv)이 조사되지 않은 제2 영역(AA2)의 정의될 수 있고, 잉크(I)에 분산된 쌍극자(DP) 중, 제1 영역(AA1)에 위치하여 광(hv)이 조사된 제1 쌍극자(DP1)와 제2 영역(AA2)에 위치하여 광(hv)이 조사되지 않은 제2 쌍극자(DP2)가 존재할 수 있다.
광(hv)이 조사된 제1 쌍극자(DP1)는 광(hv)이 조사되지 않은 제2 쌍극자(DP2)보다 쌍극자 모멘트가 더 커질 수 있다. 쌍극자(DP) 내에 존재하여 극성을 갖는 전자들이 광 조사 장치(500)로부터 조사된 광(hv)에 의해 반응하게 되고, 쌍극자(DP)의 제1 극성과 제2 극성 간의 쌍극자 모멘트가 더 커질 수 있다. 쌍극자(DP)가 큰 값의 쌍극자 모멘트를 가짐에 따라, 동일한 전계(IEL)가 인가되더라도 더 강한 전기적인 힘을 받게 되고, 대상 기판(SUB) 상에서 쌍극자(DP)들이 배향되는 정도가 더 균일할 수 있다.
도 11에 도시된 바와 같이, 대상 기판(SUB) 상에 분사된 쌍극자(DP)들은 전계(IEL)에 의한 힘을 받아 특정 방향으로 배향될 수 있다. 여기서, 광(hv)이 조사된 제1 쌍극자(DP1)는 제1 힘(Fa)을 받아 일 방향으로 배향되고 제2 쌍극자(DP2)는 제2 힘(Fb)을 받아 일 방향으로 배향될 수 있다. 제1 쌍극자(DP1)의 쌍극자 모멘트가 제2 쌍극자(DP2)의 쌍극자 모멘트보다 큰 값을 가짐으로, 제1 힘(Fa)의 값은 제2 힘(Fb)의 값보다 클 수 있다. 쌍극자(DP)들은 최초의 위치(점선 부분)으로부터 각각 제1 힘(Fa)과 제2 힘(Fb)을 받아 일 방향으로 회전하거나 이동할 수 있다. 제2 힘(Fb)의 의해 배향되는 제2 쌍극자(DP2)들은 작은 힘을 전달 받음으로써 작은 폭으로 회전하거나 이동하게 되고, 균일하지 않은 배향을 갖거나 필요한 만큼 배향되지 않을 수 있다. 반면에, 제1 힘(Fa)에 의해 배향되는 제1 쌍극자(DP1)들은 더 큰 힘을 전달 받음으로써 더 큰 폭으로 회전하거나 이동하게 되고, 비교적 균일한 배향을 갖고 정렬될 수 있다. 일 실시예에 따른 쌍극자 정렬 장치(1000)는 전계 형성 유닛(100)이 전계(IEL)를 형성할 때, 쌍극자(DP)에 광(hv)을 조사하는 광 조사 장치(500)를 포함하여 쌍극자(DP)의 정렬도 및 배향 정도를 개선시킬 수 있다. 후술할 바와 같이, 쌍극자(DP)를 포함하는 표시 장치(1, 도 45에 도시)의 제조에 있어서 쌍극자(DP)의 정렬도를 향상시킬 수 있다.
한편, 몇몇 실시예에서, 광 조사 장치(500)에서 조사되는 광(hv)의 중심 파장대역은 특별히 제한되지 않는다. 상기 광(hv)은 쌍극자(DP)의 종류에 따라 달라질 수 있다. 후술할 바와 같이, 쌍극자(DP)는 반도체 재료를 포함하는 발광 소자(30, 도 43에 도시)일 수 있고, 광 조사 장치(500)에서 조사되는 광(hv)의 중심 파장대역의 발광 소자(30)에 포함된 활성층(33, 도 43에 도시)에 따라 달라질 수 있다. 예시적인 실시예에서, 발광 소자(30)에 포함된 활성층(33)에서 방출되는 광이 제1 파장대역을 갖는 경우, 광 조사 장치(500)에서 조사되는 광(hv)도 중심 파장대역이 제1 파장대역을 가질 수 있다. 예컨대 발광 소자(30)에 포함된 활성층(33)이 파장대역이 약 450nm인 청색광을 방출하는 경우, 광 조사 장치(500)의 광(hv)도 파장대역이 약 450nm을 가질 수 있다. 이와 동일하게, 활성층(33)이 파장대역이 약 550nm인 녹색광을 방출하는 경우, 광 조사 장치(500)의 광(hv)도 파장대역이 약 550nm을 갖고, 활성층(33)이 파장대역이 약 780nm인 적색광을 방출하는 경우, 광 조사 장치(500)의 광(hv)도 파장대역이 약 780nm을 가질 수 있다. 다만, 이에 제한되는 것은 아니다.
대상 기판(SUB) 상에 잉크(I)가 분사된 후에는 전계 형성 유닛(100)은 쌍극자 정렬 장치(1000)의 운송부(TA)로 이동된다. 운송부(TA)는 운송 유닛(700)을 포함하여, 전계 형성 유닛(100)을 다른 영역, 예컨대 열처리부(HA)로 이동시킬 수 있다.
도 12는 일 실시예에 따른 운송 유닛의 개략적인 평면도이다. 도 12는 운송 유닛(700)을 제3 방향(DR3), 예컨대 상부에서 바라본 평면도이다.
도 1에 결부하여 도 12를 참조하면, 쌍극자 정렬 장치(1000)의 운송부(TA)는 운송 유닛(700)을 포함한다.
운송 유닛(700)은 전계 형성 유닛(100)을 프린팅부(PA)로부터 쌍극자 정렬 장치(1000)의 다른 영역인 열처리부(HA)로 이동시킬 수 있다. 다만, 이에 제한되는 것은 아니며, 도면에 도시되지 않았으나 쌍극자 정렬 장치(1000)는 열처리부(HA) 이외의 영역으로 운송부(TA)와 인접한 영역에 위치하는 영역에 전계 형성 유닛(100)을 이동시킬 수도 있다. 열처리부(HA)를 통과한 대상 기판(SUB) 상에 쌍극자(DP)가 정렬되면, 운송 유닛(700)은 이를 다른 영역으로 이동시킬 수도 있다.
일 실시예에 따른 운송 유닛(700)은 제1 이동부(710), 제2 본체부(720) 및 복수의 지지대(760, 770)을 포함한다. 쌍극자 정렬 장치(1000)의 운송부(TA)는 제1 방향(DR1)으로 연장된 제3 레일(RL3)과 제4 레일(RL4)을 포함하고, 운송 유닛(700)은 제3 레일(RL3)과 제4 레일(RL4) 상에 배치된다. 운송 유닛(700)은 제3 레일(RL3)과 제4 레일(RL4) 상에서 별도의 이동 부재를 통해 제1 방향(DR1)으로 이동할 수 있다. 운송 유닛(700)의 이동에 따라 전계 형성 유닛(100)은 제1 방향(DR1)으로 이동하여 열처리부(HA)에 위치할 수 있다.
운송 유닛(700)의 제1 이동부(710)는 제3 레일(RL3) 및 제4 레일(RL4)의 상부에 위치할 수 있다. 도면에 도시되지 않았으나, 제1 이동부(710)는 제3 레일(RL3)과 제4 레일(RL4) 상에서 이동 부재를 통해 제1 방향(DR1) 또는 제2 방향(DR2)으로 이동할 수 있다. 또한, 일 실시예에 따르면 운송 유닛(700)의 제1 이동부(710)는 일 방향으로 회전할 수 있는 구동부를 포함할 수 있다. 도 12에 도시된 바와 같이, 운송 유닛(700)의 복수의 지지대(760, 770)는 제1 방향(DR1)의 일 측, 예컨대 프린팅부(PA)가 위치한 영역을 향하고 있다. 운송 유닛(700)의 제1 이동부(710)는 구동부를 포함하여 일 방향으로 회전함으로써 복수의 지지대(760, 770)는 제2 방향(DR2) 또는 제1 방향(DR1)의 타 측인 열처리부(HA)를 향하도록 위치할 수 있다. 후술할 바와 같이 지지대(760, 770) 상에 놓이는 전계 형성 유닛(100)은 운송 유닛(700)을 통해 다른 영역으로 이동할 수 있다.
제1 이동부(710)는 제2 방향(DR2)으로 연장된 장변과 제1 방향(DR1)으로 연장된 단변을 포함하는 형상을 가질 수 있다. 다만, 이에 제한되지 않는다. 도면에서는 운송 유닛(700)의 제1 이동부(710)를 개략적인 형상으로 도시하였으나, 제1 이동부(710)는 다양한 구조를 갖거나 다른 부재들이 더 배치될 수도 있다.
운송 유닛(700)의 제2 본체부(720)는 제1 이동부(710)에 배치될 수 있다. 제2 본체부(720)가 제1 이동부(710)에 배치되는 방식은 특별히 제한되지 않는다. 도면에서는 제2 본체부(720)가 제1 이동부(710)에 직접 배치된 것으로 도시되어 있으나, 제2 본체부(720)는 별도의 부재를 통해 제1 이동부(710)에 결합 또는 거치될 수 있다. 또는, 제2 본체부(720)는 제1 이동부(710)에 직접 체결되어 배치될 수도 있다.
일 실시예에 따르면, 운송 유닛(700)은 제2 본체부(720)에 배치된 복수의 지지대(760, 770)를 포함할 수 있다. 복수의 지지대(760, 770)는 제1 지지대(760) 및 제2 지지대(770)를 포함하고, 이들은 서로 이격되어 배치되고, 일 방향으로 연장될 수 있다. 제1 지지대(760)와 제2 지지대(770)는 전계 형성 유닛(100)을 프린팅부(PA)로부터 다른 영역으로 이동시키기 위해, 이를 지지할 수 있다. 전계 형성 유닛(100)은 운송 유닛(700)의 제1 지지대(760)와 제2 지지대(770) 상에 배치되어 이동할 수 있다.
도 13 및 도 14는 일 실시예에 따른 운송 유닛의 동작을 도시하는 개략도이다.
도 13 및 도 14를 참조하여 운송 유닛(700)의 동작에 대하여 설명하면, 먼저 도 13에 도시된 바와 같이, 제1 스테이지(STA1) 상에 배치된 전계 형성 유닛(100)을 운송 유닛(700)의 제1 지지대(760)와 제2 지지대(770) 상에 위치시킨다. 제1 스테이지(STA1)는 복수의 핀(P)을 포함하고, 복수의 핀(P)들은 제1 스테이지(STA1)의 상면으로 돌출되면서 그 위에 배치된 전계 형성 유닛(100)을 리프팅 시킬 수 있다. 전계 형성 유닛(100)은 복수의 핀(P)들이 돌출됨에 따라 제1 스테이지(STA1)의 상면과 이격되고, 이들 사이에 공간이 형성된다.
이어, 운송 유닛(700)의 제1 이동부(710)가 이동하여 제1 스테이지(STA1)의 상면과 전계 형성 유닛(100)의 하면 사이에 제1 지지대(760)와 제2 지지대(770)를 삽입한다. 복수의 핀(P)에 의해 형성된 공간에 제1 지지대(760)와 제2 지지대(770)가 삽입되면 제2 본체부(720) 또는 제1 지지대(760)와 제2 지지대(770)가 제3 방향(DR3)으로 이동하여 전계 형성 유닛(100)을 한번 더 리프팅 시킨다. 운송 유닛(700)의 동작에 의해 전계 형성 유닛(100)은 제1 스테이지(STA1)로부터 분리되어 제1 지지대(760)와 제2 지지대(770) 상에 배치된다.
이어, 도 14에 도시된 바와 같이 운송 유닛(700)의 제1 이동부(710)가 회전하여 전계 형성 유닛(100)이 열처리부(HA)를 향하도록 위치시킨다. 운송 유닛(700)은 제1 방향(DR1) 또는 제2 방향(DR2)으로 이동하는 동작과 일 방향으로 회전하는 동작이 가능하여 전계 형성 유닛(100) 및 대상 기판(SUB)을 원하는 영역으로 이동시킬 수 있다.
한편, 도 13에서는 전계 형성 유닛(100)의 프로브 유닛(150)이 대상 기판(SUB)과 분리되어 전계(IEL)가 형성되지 않는 것으로 도시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 전계 형성 유닛(100)은 운송 유닛(700)에 의해 프린팅부(PA)로부터 다른 영역으로 이동하는 동안에도 대상 기판(SUB)의 상부에 전계를 형성할 수 있다. 이와 동시에, 광 조사 장치(500)도 프린팅부(PA) 이외의 영역, 예컨대 운송부(TA)에 배치되어 전계 형성 유닛(100)의 이동 중에 대상 기판(SUB)의 상부에 광(hv)을 조사할 수 있다. 이에 대한 설명은 다른 실시예들이 참조된다.
한편, 일 실시예에 따른 쌍극자 정렬 장치(1000)는 대상 기판(SUB) 상에 잉크(I)가 분사된 잉크를 휘발시키는 공정이 수행된다. 운송 유닛(700)에 위치하는 전계 형성 유닛(100)은 쌍극자 정렬 장치(1000)의 열처리부(HA)로 이동하게 된다. 이하에서는 쌍극자 정렬 장치(1000)의 열처리부(HA)에 배치된 열처리 장치(900)에 대하여 상세히 설명하기로 한다.
도 15는 일 실시예에 따른 열처리 장치의 단면도이다. 도 15는 열처리 장치(900)의 제1 방향(DR1) 예컨대 정면에서 바라본 도면이다.
도 1 및 도 15를 참조하면, 쌍극자 정렬 장치(1000)의 열처리부(HA)는 열처리 장치(900)와 제2 스테이지(STA2)를 포함한다.
제2 스테이지(STA2)는 대상 기판(SUB)이 준비된 전계 형성 유닛(100)이 배치되는 영역을 제공할 수 있다. 도면에 도시되지 않았으나, 제2 스테이지(STA2)는 별도의 이동부재를 통해 제1 방향(DR1)으로 이동할 수 있다. 제2 스테이지(STA2)의 이동에 따라 전계 형성 유닛(100)은 제1 방향(DR1)으로 이동할 수 있고, 열처리 장치(900)를 통과하며 그 상부에 배치된 잉크(I)가 건조될 수 있다.
열처리 장치(900)는 제3 지지부(910), 제3 본체부(930) 및 열처리 유닛(950)을 포함할 수 있다. 열처리 유닛(950)은 제3 지지부(910)에 거치된 제3 본체부(930)의 하면에 배치될 수 있다. 열처리 장치(900)는 열처리 유닛(950)에서 열 또는 적외선(Infrared)을 조사하여 대상 기판(SUB) 상에 분사된 잉크(I)의 용매(SV)를 제거할 수 있다. 열처리 장치(900)를 통과한 대상 기판(SUB) 상에는 쌍극자(DP)가 남게될 수 있다.
열처리 장치(900)의 제3 지지부(910)는 제2 방향(DR2)으로 연장되어 제2 스테이지(STA2)의 상부에 위치할 수 있다. 도면에 도시되지 않았으나, 제3 지지부(910)는 이를 지지하는 베이스 프레임에 연결될 수 있으며, 제2 스테이지(STA2)는 제3 지지부(910)의 하부를 통과할 수 있다. 도면에서는 열처리 장치(900)의 제3 지지부(910)를 개략적인 형성으로 도시하였으나, 이에 제한되지 않는다. 제3 지지부(910)는 다양한 구조를 갖거나 다른 부재들이 더 배치될 수도 있다.
제3 본체부(930)는 제3 지지부(910)에 배치된다. 제3 본체부(930)는 제2 방향(DR2)으로 연장된 형상을 갖고, 열처리 유닛(950)이 배치되는 공간을 제공할 수 있다. 제3 본체부(930)는 대상 기판(SUB)의 일 변, 예컨대 제2 방향(DR2)으로 연장된 일 변을 커버할 수 있다. 즉, 제3 본체부(930)의 제2 방향(DR2)으로 연장된 길이는 적어도 대상 기판(SUB)의 제2 방향(DR2)으로 연장된 일 변보다 길 수 있다. 이에 따라 제3 본체부(930)의 하면에 배치되는 열처리 유닛(950)도 제2 방향(DR2)으로 연장된 형상을 갖고 대상 기판(SUB)의 일 변 전체를 커버할 수 있다.
열처리 유닛(950)은 제3 본체부(930)의 하면에 배치되며, 대상 기판(SUB)과 소정 거리 이격될 수 있다. 열처리 유닛(950)은 조사되는 열 또는 적외선에 의해 대상 기판(SUB) 상에 배치된 다른 부재들이 손상되지 않을 정도로 이격될 수 있다. 열처리 유닛(950)과 대상 기판(SUB)이 이격된 간격은 열처리 유닛(950) 또는 제3 본체부(930)의 제3 방향(DR3)으로 측정된 길이에 따라 달라질 수 있다. 열처리 유닛(950)의 종류는 특별히 제한되지 않으나, 일 예로 열처리 유닛(950)은 IR 조사 장치일 수 있다. 또한, 일 예로 열처리 유닛(950)의 하면에는 차폐 장치가 더 배치될 수도 있다. 상기 차폐 장치는 대상 기판(SUB)이 손상되지 않도록 열처리 유닛(950)에서 조사되는 열 또는 적외선을 부분적으로 차단할 수도 있다.
열처리 유닛(950)은 제3 본체부(930)에 배치된다. 제2 스테이지(STA2) 상에 배치된 전계 형성 유닛(100)이 이동하면서 열처리 장치(900)의 하면에서 제1 방향(DR1)으로 이동하면, 열처리 유닛(950)은 대상 기판(SUB)의 제2 방향(DR2)으로 연장된 영역을 커버하면서 열 또는 적외선을 조사할 수 있다.
일 실시예에 따르면, 열처리 장치(900)는 열처리 유닛(950)과 중첩되는 영역에 열 또는 적외선을 조사하고, 열처리 유닛(950)과 중첩되는 영역에 위치하는 잉크(I)는 용매(SV)가 제거될 수 있다. 즉, 전계 형성 유닛(100)이 일 방향, 예컨대 제1 방향(DR1)으로 이동함에 따라 대상 기판(SUB) 상의 용매(SV)는 상기 일 방향을 따라 순차적으로 제거될 수 있다.
도 16은 일 실시예에 따른 열처리 장치의 동작을 도시하는 개략도이다.
도 16을 참조하면, 열처리 장치(900)는 열처리 장치(900)의 하부에서 열처리 유닛(950)과 중첩되는 영역에 열(H)을 조사할 수 있다. 도면에 도시된 바와 같이, 대상 기판(SUB) 상에서 열처리 유닛(950)과 중첩된 영역에만 열(H)이 조사된다. 대상 기판(SUB) 상에 분사된 잉크(I) 중, 열처리 유닛(950)과 중첩하는 영역에는 열(H)이 동시에 조사될 수 있다. 반면에 열처리 유닛(950)과 제1 방향(DR1)으로 이격되어 이와 중첩하지 않는 잉크(I)는 전계 형성 유닛(100)이 열처리 유닛(950)을 통과함에 따라 열(H)이 순차적으로 조사될 수 있다. 전계 형성 유닛(100)이 제1 방향(DR1)으로 이동하며 열처리 장치(900)를 통과하는 경우, 전계 형성 유닛(100)이 이동함에 따라 대상 기판(SUB) 상에 분사된 잉크(I)의 용매(SV)는 순차적으로 제거될 수 있다. 도면과 같이, 열처리 유닛(950)과 중첩되는 영역에는 대상 기판(SUB) 상의 용매(SV)에 열(H)이 조사되고, 열처리 유닛(950)을 통과한 영역에는 용매(SV)가 제거(점선 영역)되어 쌍극자(DP)만이 존재할 수 있다.
도면에는 도시하지 않았으나, 전계 형성 유닛(100)에는 대상 기판(SUB) 상부의 온도를 감지하고 상기 온도를 조절하는 제어 장치를 더 포함할 수 있다. 열처리 유닛(950)에서 조사되는 열 또는 적외선에 의해 대상 기판(SUB)의 온도가 일정 수준 이상으로 상승하면 상기 제어 장치에 의해 대상 기판(SUB)이 냉각될 수도 있다.
한편, 열처리 장치(900)의 구조는 도 15 및 도 16에 제한되지 않는다. 몇몇 실시예에서, 쌍극자 정렬 장치(1000)의 열처리부(HA)는 열처리 장치(900)의 제3 본체부(930)가 밀폐된 공간을 형성하고, 제3 본체부(930)가 형성하는 공간 내에 열처리 유닛(950)이 배치된 구조를 가질 수도 있다.
도 17은 다른 실시예에 따른 열처리 장치를 나타내는 개략도이다.
도 17을 참조하면, 열처리 장치(900)는 제3 본체부(930)가 형성하는 공간 내에 제2 스테이지(STA2)가 배치되고, 열처리 유닛(950)은 제3 본체부(930)의 내측에 배치될 수 있다. 도면에 도시된 바와 같이, 열처리 유닛(950)은 제3 본체부(930)의 상부 측벽, 및 좌우측 측벽에 배치될 수 있으나, 이에 제한되지 않는다. 이 경우, 제2 스테이지(STA2)는 일 방향으로 이동하지 않고, 운송 유닛(700)으로부터 이동된 전계 형성 유닛(100)은 제2 스테이지(STA2) 상에 배치된다. 제3 본체부(930)가 형성하는 공간은 열처리 유닛(950)에 의해 열이 가해질 수 있고, 대상 기판(SUB) 상부에 위치한 잉크(I)가 건조될 수 있다.
또한, 열처리 장치(900)는 제3 본체부(930)가 형성하는 공간을 진공으로 형성할 수 있는 펌프(pump)가 구비될 수 있다. 펌프(pump)를 통해 제3 본체부(930) 내부의 공간을 진공으로 형성하고, 대상 기판(SUB) 상에 분사된 잉크(I)를 효과적으로 건조시킬 수 있다. 또한, 잉크(I)의 건조 공정 중, 대상 기판(SUB) 상에 불순물이 흡착되는 것을 방지할 수도 있다.
한편, 열처리 유닛(950)은 반드시 제3 본체부(930)에 배치되지 않을 수 있으며, 경우에 따라서 전계 형성 유닛(100)이 배치되는 제2 스테이지(STA2)에 내장될 수도 있다.
도 18은 또 다른 실시예에 따른 열처리 장치를 나타내는 개략도이다.
도 18을 참조하면, 쌍극자 정렬 장치(1000)는 열처리부(HA)에 위치하는 제2 스테이지(STA2)에 열처리 유닛(950)이 내장되고, 제3 본체부(930)는 제2 스테이지(STA2) 상부에 밀폐된 공간을 형성할 수 있다. 이 경우, 대상 기판(SUB)은 전계 형성 유닛(100)의 하부에 위치한 열처리 유닛(950)을 통해 열을 전달 받고, 잉크(I)의 용매(SV)는 제거될 수 있다. 다만, 이에 제한되지 않으며 열처리 장치(900)의 구조 및 구성은 다양하게 변형될 수 있다.
이상, 쌍극자 정렬 장치(1000)는 전계 형성 유닛(100), 잉크젯 프린팅 장치(300), 광 조사 장치(500), 운송 유닛(700) 및 열처리 장치(900)를 포함하여, 대상 기판(SUB) 상에 복수의 쌍극자(DP)들을 일 방향으로 배향시킬 수 있다. 쌍극자 정렬 장치(1000)는 광 조사 장치(500)를 이용하여 쌍극자(DP)들의 쌍극자 모멘트를 증가시키고, 전계 형성 유닛(100)에서 형성되는 전계(IEL)에 의한 쌍극자(DP)의 정렬 반응성을 개선시킬 수 있다.
이를 통해, 일 실시예에 따른 쌍극자 정렬 장치(1000)를 이용하여 표시 장치를 제조할 때, 상술한 광 조사 장치(500)를 이용한 광 조사 단계를 수행함으로써 대상 기판(SUB) 상에 배치되는 쌍극자(DP)의 정렬도를 향상시킬 수 있다. 이하에서는 일 실시예에 따른 쌍극자 정렬 장치(1000)를 이용한 쌍극자(DP)의 정렬 방법에 대하여 자세하게 설명하기로 한다.
도 19는 일 실시예에 따른 잉크젯 프린팅 장치를 이용한 쌍극자 정렬 방법을 나타내는 순서도이다. 도 20 내지 도 24는 일 실시예에 따른 쌍극자 정렬 장치를 이용한 쌍극자의 정렬 방법을 도시하는 개략도들이다.
도 1 및 도 19 내지 도 24를 참조하면, 일 실시예에 따른 쌍극자(DP) 정렬 방법은 대상 기판(SUB) 상에 쌍극자(DP)가 분산된 용매(SV)를 포함하는 잉크(I)를 분사하는 단계(S100), 대상 기판(SUB) 상에 광을 조사하고, 대상 기판(SUB)의 상부에 전계를 생성하여 상기 전계에 의해 쌍극자(DP)가 대상 기판(SUB) 상에 정렬되는 단계(S200) 및 용매(SV)를 제거하고 대상 기판(SUB) 상에 쌍극자(DP)가 안착되는 단계(S300)를 포함할 수 있다.
일 실시예에 따른 쌍극자(DP) 정렬 방법은 도 1을 참조하여 상술한 쌍극자 정렬 장치(1000)를 이용할 수 있으며, 대상 기판(SUB) 상에 쌍극자(DP)를 정렬시킬 때, 광을 조사하여 쌍극자(DP)의 쌍극자 모멘트를 증가시키고 전계(IEL)를 생성하는 단계를 포함할 수 있다.
먼저, 도 20에 도시된 바와 같이, 대상 기판(SUB)을 준비한다. 예시적인 실시예에서 대상 기판(SUB) 상에는 제1 전극(21)과 제2 전극(22)이 배치될 수 있다. 도면에서는 한쌍의 전극이 배치된 것을 도시하고 있으나, 대상 기판(SUB) 상에는 더 많은 수의 전극쌍이 형성되어 있고, 복수의 잉크젯 헤드(335)가 각 전극쌍에 동일한 방식으로 잉크(I)를 분사할 수 있다.
이어, 도 21에 도시된 바와 같이, 대상 기판(SUB) 상에 쌍극자(DP)가 분산된 용매(SV)를 포함하는 잉크(I)를 분사(S100)한다. 잉크(I)는 잉크젯 프린팅 장치(300)의 잉크젯 헤드(335)로부터 토출될 수 있으며, 대상 기판(SUB) 상에 배치된 제1 전극(21)과 제2 전극(22) 상에 분사될 수 있다. 이에 대한 설명은 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
다음으로, 도 22에 도시된 바와 같이, 대상 기판(SUB) 상에 분사된 잉크(I)에 광(hv)을 조사한다. 광 조사 장치(500)가 잉크(I)에 광(hv)을 조사하면, 쌍극자(DP)에 포함된 전자들이 광(hv)에 반응하여 쌍극자 모멘트가 커질 수 있다(도 22의 DP'). 쌍극자 모멘트가 커진 쌍극자(DP')는 후속 공정에서 전계 형성 유닛(100)이 생성하는 전계(IEL)에 의해 받는 힘이 커지게 되고, 제1 전극(21)과 제2 전극(22) 사이에 정렬될 수 있다. 여기서, 광 조사 장치(500)는 쌍극자(DP)의 쌍극자 모멘트를 증가시키기 위해, 쌍극자(DP)를 향해 광(hv)을 조사 수 있다. 도면에서는 일 예로 광 조사 장치(500)가 대상 기판(SUB) 상에 광(hv)을 조사하는 것이 도시되어 있으나, 이에 제한되지 않는다. 상술한 바와 같이, 경우에 따라 광 조사 장치(500)는 대상 기판(SUB)의 상부에 광(hv)을 조사하거나, 또는 잉크젯 헤드(335)로부터 잉크(I)가 토출될 때 광(hv)을 조사할 수 있다. 다만, 이에 제한되지 않는다.
다음으로, 도 23에 도시된 바와 같이 대상 기판(SUB) 상에 전계(IEL)를 형성하여 전계(IEL)에 의해 쌍극자(DP)가 정렬(S200)된다. 쌍극자(DP)는 유전영동법(Dielectrophoresis)에 의해 제1 전극(21)과 제2 전극(22) 사이에 배치될 수 있다.
구체적으로 설명하면 프로브 유닛(150)으로부터 제1 전극(21)과 제2 전극(22)에 전기 신호를 인가한다. 프로브 유닛(150)은 대상 기판(SUB) 상에 구비된 소정의 패드(미도시)와 연결되고, 상기 패드와 연결된 제1 전극(21)과 제2 전극(22)에 전기 신호를 인가할 수 있다. 예시적인 실시예에서 상기 전기 신호는 교류 전압일 수 있고, 상기 교류 전압은 ±(10 ~50)V의 전압 및 10kHz 내지 1MHz의 주파수를 가질 수 있다. 상기 교류 전압이 제1 전극(21)과 제2 전극(22)에 인가되면, 이들 사이에는 전계(IEL)가 형성되고, 쌍극자(DP')는 전계(IEL)에 의한 유전영동힘(Dielectrophoretic Force)을 작용된다. 유전영동힘에 의해 쌍극자(DP')는 배향 방향 및 위치가 바뀌면서 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다.
몇몇 실시예에 따르면, 전계 형성 유닛(100)은 광 조사 장치(500)에 의해 광(hv)이 조사되는 동안 대상 기판(SUB) 상부에 전계(IEL)를 형성할 수 있다. 전계 형성 유닛(100)은 쌍극자 정렬 장치(1000)의 프린팅부(PA), 운송부(TA) 및 열처리부(HA)로 이동할 수 있고, 광 조사 장치(500)도 프린팅부(PA), 운송부(TA) 및 열처리부(HA) 중 어느 한 영역에 배치될 수 있다. 상술한 바와 같이, 쌍극자(DP')는 광 조사 장치(500)의 광(hv)에 의해 쌍극자 모멘트가 증가하고, 이에 따라 전계(IEL)에 의해 더 강한 힘을 전달 받을 수 있다. 이에 따라, 대상 기판(SUB) 상부에서 쌍극자(DP)들을 원활하게 정렬시키기 위해, 일 실시예에 따르면 전계 형성 유닛(100)은 광 조사 장치(500)가 광을 조사하는 동안에 전계(IEL)를 형성할 수 있다. 다만, 이에 제한되는 것은 아니며, 상술한 바와 같이 전계 형성 유닛(100)은 광이 조사되지 않는 동안 전계(IEL)를 형성할 수도 있다.
다음으로, 도 24에 도시된 바와 같이 대상 기판(SUB) 상에 분사된 잉크(I)의 용매(SV)를 제거(S300)한다. 용매(SV)를 제거하는 단계는 열처리 장치(900)를 통해 수행되며, 열처리 장치(900)는 대상 기판(SUB) 상에 열(H) 또는 적외선을 조사할 수 있고, 용매(SV)는 휘발되거나 기화될 수 있다. 열처리 장치(900)가 열(H) 또는 적외선을 조사하는 방법은 도 16을 참조하여 상술한 바와 동일하다.
대상 기판(SUB) 상에 분사된 잉크(I)에서 용매(SV)가 제거됨으로써 쌍극자(DP)의 유동이 방지되고, 전극(21, 22)과의 결합력이 증가할 수 있다. 이를 통해 쌍극자(DP)는 제1 전극(21)과 제2 전극(22) 상에 정렬될 수 있다.
이상의 방법을 통해, 일 실시예에 따른 쌍극자 정렬 장치(1000)는 대상 기판(SUB) 상에 쌍극자(DP)를 정렬시킬 수 있다. 쌍극자 정렬 장치(1000)는 광 조사 장치(500)를 포함하여 쌍극자(DP)의 정렬 반응성을 개선시킬 수 있다.
이하에서는 쌍극자 정렬 장치(1000)의 다양한 실시예에 대하여 설명하기로 한다.
일 실시예에 따르면, 광 조사 장치(500)는 반드시 쌍극자 정렬 장치(1000)의 프린팅부(PA)에 배치되지 않고, 다른 영역인 운송부(TA) 또는 열처리부(HA)에 배치될 수도 있다.
도 25 및 도 26은 다른 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다.
도 25를 참조하면, 일 실시예에 따른 쌍극자 정렬 장치(1000_1)는 광 조사 장치(500_1)가 운송부(TA)에 배치될 수 있다. 본 실시예는 광 조사 장치(500_1)가 운송부(TA)에 배치된 점에서 도 1의 실시예와 차이가 있다. 이하에서는 중복되는 설명은 생략하고, 차이점을 중심으로 설명하기로 한다.
도 25의 쌍극자 정렬 장치(1000_1)는 광 조사 장치(500_1)가 운송부(TA)에 배치되어, 전계 형성 유닛(100)이 열처리 장치(900)에 위치하기 전에 대상 기판(SUB) 상에 광(hv)이 조사될 수 있다. 대상 기판(SUB)에 생성되는 전계(IEL)는 전계 형성 유닛(100)의 프로브 유닛(150)에 의해 생성되기 때문에, 광 조사 장치(500)는 전계 형성 유닛(100)이 전계(IEL)를 생성하기 전, 또는 이와 동시에 광(hv)을 조사할 수 있으면 그 위치는 특별히 제한되지 않는다. 광 조사 장치(500_1)가 운송부(TA)에 배치되면 프린팅부(PA)에서 잉크(I)가 분사된 대상 기판(SUB)은 전계 형성 유닛(100)과 함께 운송 유닛(700)으로 이동된 후에 광이 조사될 수 있다. 도면에서는 광 조사 장치(500_1)가 운송 유닛(700)과 열처리 장치(900) 사이에 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 광 조사 장치(500_1)는 운송 유닛(700)과 잉크젯 프린팅 장치(300) 사이에 배치될 수도 있다.
이에 따라, 광 조사 장치(500_1)는 운송부(TA)에서 전계 형성 유닛(100)이 전계(IEL)를 생성하기 전, 또는 이와 동시에 대상 기판(SUB) 상에 광(hv)을 조사할 수 있다.
다음으로, 도 26을 참조하면, 일 실시예에 따른 쌍극자 정렬 장치(1000_2)는 광 조사 장치(500_2)가 열처리부(HA)에 배치될 수 있다. 본 실시예는 광 조사 장치(500_2)가 열처리부(HA)에 배치된 점에서 도 1의 실시예와 차이가 있다. 이하에서는 중복되는 설명은 생략하고, 차이점을 중심으로 설명하기로 한다.
도 26의 쌍극자 정렬 장치(1000_2)는 광 조사 장치(500_2)가 열처리부(HA)에 배치되어, 전계 형성 유닛(100)이 열처리 장치(900), 또는 제2 스테이지(STA2)에 배치되면 대상 기판(SUB) 상에 광(hv)이 조사될 수 있다. 광 조사 장치(500_2)가 열처리부(HA)에 배치되면, 운송 유닛(700)에 의해 전계 형성 유닛(100)이 열처리부(HA)로 이동된 후에 광이 조사될 수 있다.
도 27은 도 26의 쌍극자 정렬 장치에서 광 조사 장치의 동작을 도시하는 개략도이다. 도 27은 광 조사 장치(500_2)가 열처리 장치(900_2)에 배치된 것을 도시하고 있다.
도 27을 참조하면, 일 실시예에 따른 광 조사 장치(500_2)는 열처리 장치(900_2)에 배치되고, 전계 형성 유닛(100)은 광 조사 장치(500_2)가 광(hv)을 조사하는 동안 대상 기판(SUB) 상에 전계(IEL)를 생성할 수 있다. 또한, 도면에 도시되지 않았으나, 광 조사 장치(500_2)는 열처리 장치(900_2)가 상기 대상 기판(SUB) 상에 열을 조사하는 동안 상기 대상 기판(SUB) 상에 광을 조사할 수 있다.
이 경우, 대상 기판(SUB) 상에 분사된 잉크(I)는 쌍극자(DP)에 광이 조사되어 정렬 반응성이 향상됨과 동시에 전계(IEL)에 의해 배열되고, 나아가 이와 동시에 용매(SV)가 제거될 수 있다. 또는 광 조사 장치(500_2)가 열처리 장치(900_2)에 배치됨에 따라, 대상 기판(SUB) 상에 광(hv)을 조사하면서 전계(IEL)를 형성함과 동시에 용매(SV)의 제거가 가능하다. 이에 따라, 용매(SV)가 제거되면서 쌍극자(DP)가 미세하게 이동하는 것을 방지할 수도 있다.
또한, 광 조사 장치(500)는 잉크젯 프린팅 장치(300) 및 운송 유닛(700) 등에 부착되어 배치됨으로써, 이들의 이동과 함께 움직이며 대상 기판(SUB) 상에 광을 조사할 수 있다.
도 28은 또 다른 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다. 도 29 및 도 30은 도 28의 쌍극자 정렬 장치에서 잉크젯 프린팅 장치와 광 조사 장치의 동작을 도시하는 개략도이다.
도 28 내지 도 30을 참조하면, 일 실시예에 따른 쌍극자 정렬 장치(1000_3)는 광 조사 장치(500_3)가 잉크젯 프린팅 장치(300)에 배치될 수 있다. 본 실시예는 광 조사 장치(500_3)가 잉크젯 프린팅 장치(300)에 배치된 점에서 도 1의 실시예와 차이가 있다. 이하에서는 중복되는 설명은 생략하고, 차이점을 중심으로 설명하기로 한다.
도 28 내지 도 30에 도시된 바와 같이, 광 조사 장치(500_3)는 잉크젯 프린팅 장치(300)에 배치되고, 광 조사 장치(500_3)는 일 방향으로 이동할 수 있다. 잉크젯 프린팅 장치(300)의 잉크젯 헤드 유닛(330_3)은 일 방향으로 이동할 수 있으며, 상기 일 방향으로 이동하면서 대상 기판(SUB) 상에 잉크(I)를 분사할 수 있다. 이와 같은 관점에서, 광 조사 장치(500_3)는 잉크젯 헤드 유닛(330_3)과 같이 일 방향으로 이동할 수 있고, 상기 일 방향으로 이동하면서 대상 기판(SUB) 상에 광(hv)을 조사할 수 있다. 일 실시예에 따르면, 광 조사 장치(500_3)는 대상 기판(SUB) 상에 잉크(I)가 분사되는 동안 대상 기판(SUB) 상에 광(hv)을 조사할 수 있다.
잉크젯 헤드 유닛(330_3)과 광 조사 장치(500_3)는 제2 방향(DR2)으로 이동하면서 각각 대상 기판(SUB) 상에 잉크(I)를 분사하거나 광(hv)을 조사할 수 있다. 또한, 도면에 도시되지 않았으나 몇몇 실시예에서, 전계 형성 유닛(100)은 잉크(I)에 광이 조사되는 동안 대상 기판(SUB) 상에 전계(IEL)를 생성할 수 있다. 그 외에, 잉크젯 프린팅 장치(300)와 광 조사 장치(500_3)에 대한 설명은 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
도 31은 또 다른 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다. 도 32는 도 31의 쌍극자 정렬 장치에서 운송 유닛을 나타내는 개략적인 정면도이다. 도 33은 도 31의 쌍극자 정렬 장치에서 운송 유닛과와 광 조사 장치의 동작을 도시하는 개략도이다.
도 31 내지 도 33을 참조하면, 일 실시예에 따른 쌍극자 정렬 장치(1000_4)는 광 조사 장치(500_4)가 운송 유닛(700)에 배치될 수 있다. 본 실시예는 광 조사 장치(500_4)가 운송 유닛(700)에 배치된 점에서 도 1의 실시예와 차이가 있다. 이하에서는 중복되는 설명은 생략하고, 차이점을 중심으로 설명하기로 한다.
도 31 내지 도 33에 도시된 바와 같이, 광 조사 장치(500_4)는 운송 유닛(700)에 배치되고, 광 조사 장치(500_4)는 전계 형성 유닛(100)이 제1 지지대(760) 및 제2 지지대(770) 상에 위치하면 대상 기판(SUB) 상에 광(hv)을 조사할 수 있다. 도면에 도시된 바와 같이, 광 조사 장치(500_4)는 운송 유닛(700)의 제2 본체부(720_4)에 배치되고, 제1 이동부(710_4)가 이동함에 따라 광 조사 장치(500_4)도 동시에 이동할 수 있다. 광 조사 장치(500_4)는 제2 본체부(720_4)의 복수의 지지대(760, 770)가 배치된 일 면 상에 배치되어 지지대(760, 770)의 상부에 광(hv)을 조사할 수 있다. 전계 형성 유닛(100)이 프린팅부(PA)로부터 운송부(TA)로 이동할 때, 전계 형성 유닛(100)은 제1 지지대(760) 및 제2 지지대(770) 상에 배치되고, 이와 동시에 광 조사 장치(500_4)는 대상 기판(SUB) 상에 광(hv)을 조사할 수 있다.
몇몇 실시예에서, 광 조사 장치(500_4)는 지지대(760, 770) 상에 배치된 전계 형성 유닛(100) 상에 광(hv)을 조사할 수 있고, 전계 형성 유닛(100)은 광 조사 장치(500_4)가 광을 조사하는 동안 대상 기판(SUB) 상부에 전계(IEL)를 생성할 수 있다. 도 33에 도시된 바와 같이, 전계 형성 유닛(100)이 지지대(760, 770) 상에 배치되어 이동할 때, 광 조사 장치(500_4)와 전계 형성 유닛(100)은 각각 대상 기판(SUB) 상에 광(hv)을 조사하거나 전계(IEL)를 생성할 수 있다. 그 외에, 운송 유닛(700)과 광 조사 장치(500_4)에 대한 설명은 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
또한, 광 조사 장치(500)는 별도의 이동부를 더 포함하여, 대상 기판(SUB) 상부에서 일 방향으로 이동하며 광을 조사할 수도 있다.
도 34는 또 다른 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다. 도 35는 도 34의 쌍극자 정렬 장치에서 광 조사 장치의 동작을 도시하는 개략도이다.
도 34 및 도 35를 참조하면, 일 실시예에 따른 쌍극자 정렬 장치(1000_6)는 광 조사 장치(500_5)가 일 방향으로 이동하는 제2 이동부를 더 포함하고, 광 조사 유닛(530)은 제2 이동부에 배치될 수 있다. 도면에 구체적으로 도시되지 않았으나, 광 조사 장치(500_5)는 다른 부재들, 예컨대 잉크젯 프린팅 장치(300)의 잉크젯 헤드 유닛(330)이나 운송 유닛(700)의 제1 이동부(710) 및 제2 본체부(720)에 배치되지 않더라도, 별도의 제2 이동부를 포함하여 일 방향으로 이동할 수 있다. 본 실시예의 광 조사 장치(500_5)는 별도의 이동부를 포함하여 일 방향으로 이동할 수 있는 점에서 도 1의 실시예와 차이가 있다.
도 35에 도시된 바와 같이, 광 조사 장치(500_5)는 일 방향, 예컨대 제2 방향(DR2)으로 이동하여 대상 기판(SUB)의 상부에 광(hv)을 조사할 수 있다. 광 조사 장치(500_5)는 대상 기판(SUB)의 일 영역 상에 광(hv)을 조사하고, 이어 상기 일 영역의 일 측에 위치한 타 영역에 광(hv)을 조사할 수 있다. 전계 형성 유닛(100)은 광 조사 장치(500_5)가 광(hv)을 조사하는 동안 대상 기판(SUB)의 상부에 전계(IEL)를 생성할 수 있다. 이 경우, 광 조사 장치(500_5)가 상기 일 영역 상에 광(hv)을 조사하면 상기 일 영역 상에 분사된 쌍극자(DP)들은 정렬 반응성이 향상되어 높은 정렬도로 배향되고, 광 조사 장치(500_5)가 상기 타 영역 상에 광(hv)을 조사하면, 상기 타 영역 상에 분사된 쌍극자(DP)들도 정렬 반응성이 향상되어 높은 정렬도로 배향될 수 있다. 이하, 중복되는 설명은 생략하기로 한다.
도 36 및 도 37은 또 다른 실시예에 따른 쌍극자 정렬 장치의 개략적인 평면도이다.
도 36을 참조하면, 일 실시예에 따른 쌍극자 정렬 장치(1000_6)는 광 조사 장치(500_6)가 일 방향으로 이동하는 제2 이동부를 더 포함하고, 광 조사 장치(500_6)는 운송부(TA)에 배치될 수 있다. 도 37을 참조하면, 일 실시예에 따른 쌍극자 정렬 장치(1000_7)는 광 조사 장치(500_7)가 일 방향으로 이동하는 제2 이동부를 더 포함하고, 광 조사 장치(500_7)는 열처리부(HA)에 배치될 수 있다. 도 36 및 도 37의 실시예는 광 조사 장치(500_6, 500_7)가 각각 운송부(TA)와 열처리부(HA)에 배치된 점에서 도 34의 실시예와 차이가 있다. 이하, 중복되는 설명은 생략한다.
한편, 일 실시예에 따른 광 조사 장치(500)는 반드시 상술한 바와 같이 임의의 부재에 고정된 구조로 제한되지 않는다. 몇몇 실시예에서, 광 조사 장치(500)의 구조는 다양한 형태로 변형될 수 있다.
도 38 내지 도 40은 다른 실시예에 따른 광 조사 장치의 동작을 도시하는 개략도들이다.
먼저, 도 38을 참조하면, 일 실시예에 따른 광 조사 장치(500_8)는 베이스 프레임(frame)에 배치되고, 베이스 프레임(frame) 내에서 일 방향으로 이동할 수 있다. 즉, 광 조사 장치(500_8)는 베이스 프레임(frame) 내에서 슬라이드 구조를 가질 수 있다.
예컨대 도 1과 같이 광 조사 장치(500_8)가 프린팅부(PA)에 배치되는 경우, 전계 형성 유닛(100)이 광 조사 장치(500_8)가 배치된 영역에 도달하기 전에는, 광 조사 장치(500_8)는 베이스 프레임(frame)의 내부에 위치할 수 있다. 제1 스테이지(STA1)가 이동하여 전계 형성 유닛(100) 상의 대상 기판(SUB)에 잉크(I)가 분사되고, 광 조사 장치(500_8)가 배치된 영역에 도달하게 되면 광 조사 장치(500_8)가 일 방향으로 이동하여 베이스 프레임(frame)으로부터 노출되고, 전계 형성 유닛(100) 상의 대상 기판(SUB) 상에 광(hv)을 조사할 수 있다.
다음으로, 도 39를 참조하면, 일 실시예에 따른 광 조사 장치(500_9)는 베이스 프레임(frame)에 배치되고, 베이스 프레임(frame) 내에서 일축을 기준으로 회전 이동할 수 있다. 즉, 광 조사 장치(500_9)는 폴딩 구조의 베이스 프레임(frame)에 배치될 수 있다. 도 39의 실시예는 광 조사 장치(500_9)가 폴딩 구조의 베이스 프레임(frame)에 배치된 점에서 도 38의 실시예와 차이가 있다. 이하, 중복되는 설명은 생략하기로 한다.
다음으로, 도 40을 참조하면, 일 실시예에 따른 광 조사 장치(500_10)는 전계 형성 유닛(100)의 하부에 배치될 수 있다. 본 실시예는 광 조사 장치(500_10)가 프린팅부(PA)의 제1 스테이지(STA1)가 배치된 영역에 위치하는 점에서 도 1의 실시예와 차이가 있다. 이하, 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 40에 도시된 바와 같이, 일 실시예에 따른 광 조사 장치(500_10)는 프린팅부(PA)의 제1 스테이지(STA1)가 위치하던 자리에 배치될 수 있다. 광 조사 장치(500_10)는 제1 스테이지(STA1)와 같이 이동 부재를 포함하여 일 방향으로 이동할 수 있으나, 이에 제한되지 않는다. 광 조사 장치(500_10)는 잉크젯 프린팅 장치(300_10)가 위치하는 영역과 중첩하여 전계 형성 유닛(100_10)의 하부에 배치될 수 있다. 광 조사 장치(500_10)는 전계 형성 유닛(100_10)의 하부에서 상부를 향해 광(hv)을 조사할 수 있다. 몇몇 실시예에서, 전계 형성 유닛(100_10)의 서브 스테이지(110_10)는 투명한 재질로 이루어질 수 있고, 광 조사 장치(500_10)에서 조사되는 광(hv)이 대상 기판(SUB)에 도달할 수 있다.
한편, 일 실시예에 따른 광 조사 장치(500)는 제2 이동부를 포함하여 제1 방향(DR1) 및 제2 방향(DR2)으로 이동할 수 있다.
도 41은 또 다른 실시예에 따른 광 조사 장치를 나타내는 개략도이다. 도 42는 도 41의 광 조사 장치의 동작을 도시하는 평면도이다.
도 41 및 도 42를 참조하면, 일 실시예에 따른 광 조사 장치(500_11)는 제1 방향(DR1) 및 제2 방향(DR2)으로 이동할 수 있는 제2 이동부(520_11)를 더 포함할 수 있다. 제2 지지부(510_11)는 제2 이동부(520_11)에 연결됨으로써, 광 조사 유닛(530_11)은 제2 이동부(520_11)의 이동에 따라 대상 기판(SUB) 상에서 제1 방향(DR1) 및 제2 방향(DR2)으로 이동할 수 있다. 본 실시예는 광 조사 장치(500_11)가 제2 이동부(520_11)를 더 포함하는 점에서 도 1의 실시예와 차이가 있다. 이하에서는 중복되는 설명은 생략하고, 차이점을 중심으로 설명하기로 한다.
도 41에 도시된 바와 같이, 광 조사 장치(500_11)는 제2 이동부(520_11)를 포함하여 대상 기판(SUB) 상에서 제1 방향(DR1) 및 제2 방향(DR2)으로 이동할 수 있다. 몇몇 실시예에서, 대상 기판(SUB)의 크기가 광 조사 장치(500_11)의 광 조사 유닛(530_11)보다 크거나 전계 형성 유닛(100) 상에 복수개의 대상 기판(SUB) 들이 배치되면, 광 조사 장치(500_11)는 제2 이동부(520_11)가 이동하며 대상 기판(SUB)의 전면에 균일하게 광(hv)을 조사할 수 있다.
또한, 몇몇 실시예에서, 광 조사 장치(500_11)는 광 조사 유닛(530_11)이 제2 지지부(510_11)의 측면에 배치되고, 광 조사 유닛(530_11)의 하부에 위치하는 대상 기판(SUB) 상에 광(hv)을 조사할 수 있다. 도 42에 도시된 바와 같이, 광 조사 장치(500_11)는 광 조사 유닛(530_11)이 제2 지지부(510_11)의 측면에 배치됨에 따라, 대상 기판(SUB)은 광 조사 유닛(530_11)과 중첩하도록 위치할 수 있다. 광 조사 장치(500_11)의 제2 지지부(510_11)와 제2 이동부(520_11)는 전계 형성 유닛(100)과 중첩하지 않도록 배치된다. 제2 이동부(520_11)는 제1 방향(DR1) 및 제2 방향(DR2)으로 이동할 수 있고, 광 조사 유닛(530_11)은 대상 기판(SUB) 상부에 전면적으로 광(hv)을 조사할 수 있다. 이하, 중복되는 설명은 생략하기로 한다.
한편, 상술한 쌍극자(DP)는 도전형 반도체를 포함하는 발광 소자일 수 있으며, 일 실시예에 따르면, 쌍극자 정렬 장치(1000)를 이용하여 발광 소자를 포함하는 표시 장치를 제조할 수 있다.
도 43은 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(30)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(30)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(30)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(30)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(30)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(30)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(30)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(30)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달 받고, 이를 특정 파장대의 광으로 방출할 수 있다.
도 43을 참조하면 참조하면, 발광 소자(30)는 제1 반도체층(31), 제2 반도체층(32), 활성층(33), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일 예로, 발광 소자(30)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(32)은 후술하는 활성층(33) 상에 배치된다. 제2 반도체층(32)은 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 일 예로, 발광 소자(30)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에 따르면 활성층(33)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
활성층(33)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(33)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(33)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(33)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(33)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(33)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(33)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(33)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(33)에서 방출되는 광은 발광 소자(30)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(33)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(30)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 43에서는 발광 소자(30)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(30)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(1)에서 발광 소자(30)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(38)은 적어도 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(30)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 활성층(33)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(30)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(33)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 활성층(33)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(30)는 표시 장치(1)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(30)가 잉크 내에서 인접한 다른 발광 소자(30)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(30)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(30)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(30)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(1)에 포함되는 복수의 발광 소자(30)들은 활성층(33)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(30)의 직경은 500nm 내외의 범위를 가질 수 있다.
발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(30)는 나노 로드, 나노 와이어, 나노 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(30)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(30)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다.
한편, 발광 소자(30)의 구조는 도 43에 도시된 바에 제한되지 않고, 다른 구조를 가질 수도 있다.
도 44는 다른 실시예에 따른 발광 소자의 개략도이다.
도 44를 참조하면, 발광 소자(30')는 일 방향으로 연장된 형상을 갖되, 부분적으로 측면이 경사진 형상을 가질 수 있다. 즉, 일 실시예에 따른 발광 소자(30')는 부분적으로 원추형의 형상을 가질 수 있다.
발광 소자(30')는 복수의 층들이 일 방향으로 적층되지 않고, 각 층들이 어느 다른 층의 외면을 둘러싸도록 형성될 수 있다. 도 44의 발광 소자(30')는 복수의 반도체층들이 어느 다른 층의 외면 중 적어도 일부를 둘러싸도록 형성될 수 있다. 발광 소자(30)는 적어도 일부 영역이 일 방향으로 연장된 반도체 코어와 이를 둘러싸도록 형성된 절연막(38')을 포함할 수 있다. 상기 반도체 코어는 제1 반도체층(31'), 활성층(33'), 제2 반도체층(32') 및 전극층(37')을 포함할 수 있다. 도 44의 발광 소자(30')는 각 층들의 형상이 일부 상이한 것을 제외하고는 도 43 발광 소자(30)와 동일하다. 이하에서는 동일한 내용은 생략하고 차이점에 대하여 서술한다.
일 실시예에 따르면, 제1 반도체층(31')은 일 방향으로 연장되고 양 단부가 중심부를 향해 경사지게 형성될 수 있다. 도 44의 제1 반도체층(31')은 로드형 또는 원통형의 본체부와, 상기 본체부의 상부 및 하부에 각각 측면이 경사진 형상의 단부들이 형성된 형상일 수 있다. 상기 본체부의 상단부는 하단부에 비해 더 가파른 경사를 가질 수 있다.
활성층(33')은 제1 반도체층(31')의 상기 본체부의 외면을 둘러싸도록 배치된다. 활성층(33')은 일 방향으로 연장된 고리형의 형상을 가질 수 있다. 활성층(33')은 제1 반도체층(31')의 상단부 및 하단부 상에는 형성되지 않을 수 있다. 활성층(33')은 제1 반도체층(31')의 경사지지 않은 측면에만 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 이에 따라 활성층(33')에서 방출되는 광은 발광 소자(30')의 길이방향의 양 단부뿐만 아니라, 길이방향을 기준으로 양 측면으로 방출될 수 있다. 도 43의 발광 소자(30)에 비해 도 44의 발광 소자(30')는 활성층(33')의 면적이 넓어 더 많은 양의 광을 방출할 수 있다.
제2 반도체층(32')은 활성층(33')의 외면과 제1 반도체층(31')의 상단부를 둘러싸도록 배치된다. 제2 반도체층(32')은 일 방향으로 연장된 고리형의 본체부와 측면이 경사지도록 형성된 상단부를 포함할 수 있다. 즉, 제2 반도체층(32')은 활성층(33')의 평행한 측면과 제1 반도체층(31')의 경사진 상단부에 직접 접촉할 수 있다. 다만, 제2 반도체층(32')은 제1 반도체층(31')의 하단부에는 형성되지 않는다.
전극층(37')은 제2 반도체층(32')의 외면을 둘러싸도록 배치된다. 즉, 전극층(37')의 형상은 실질적으로 제2 반도체층(32')과 동일할 수 있다. 즉, 전극층(37')은 제2 반도체층(32')의 외면에 전면적으로 접촉할 수 있다.
절연막(38')은 전극층(37') 및 제1 반도체층(31')의 외면을 둘러싸도록 배치될 수 있다. 절연막(38')은 전극층(37')을 포함하여, 제1 반도체층(31')의 하단부 및 활성층(33')과 제2 반도체층(32')의 노출된 하단부와 직접 접촉할 수 있다.
일 실시예에 따르면, 쌍극자 정렬 장치(1000)는 도 43 또는 도 44의 발광 소자(30, 30')를 잉크(I)에 분산시켜 대상 기판(SUB) 상에 분사 또는 토출시킬 수 있고, 이를 통해 발광 소자(30)를 포함하는 표시 장치(1)를 제조할 수 있다.
도 45는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 45를 참조하면, 표시 장치(1)는 동영상이나 정지영상을 표시한다. 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(1)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(1)의 표시 영역(DA)의 형상 또한 표시 장치(1)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(1) 및 표시 영역(DA)이 예시되어 있다.
표시 장치(1)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DA)은 대체로 표시 장치(1)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(30)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
도 46은 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 46을 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있으나, 이에 제한되지 않고, 각 서브 화소(PXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 46에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(1)의 각 서브 화소(PXn)들은 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 발광 영역(EMA2)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(1)에 포함되는 발광 소자(30)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다.
도면에 도시되지 않았으나, 표시 장치(1)의 각 서브 화소(PXn)들은 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역을 포함할 수 있다. 비발광 영역은 발광 소자(30)가 배치되지 않고, 발광 소자(30)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
표시 장치(1)의 각 서브 화소(PXn)는 복수의 전극(21, 22), 발광 소자(30), 복수의 접촉 전극(26), 복수의 뱅크(41, 42, 43, 도 47에 도시) 및 적어도 하나의 절연층(51, 52, 55, 도 47에 도시)을 포함할 수 있다.
복수의 전극(21, 22)은 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 특정 파장대의 광을 방출하도록 소정의 전압을 인가 받을 수 있다. 또한, 각 전극(21, 22)의 적어도 일부는 발광 소자(30)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수 있다.
복수의 전극(21, 22)은 제1 전극(21) 및 제2 전극(22)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(21)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(22)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(21)과 제2 전극(22) 중 어느 하나는 발광 소자(30)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(30)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(21)과 제2 전극(22)은 각각 제4 방향(DR4)으로 연장되어 배치되는 전극 줄기부(21S, 22S)와 전극 줄기부(21S, 22S)에서 제4 방향(DR4)과 교차하는 방향인 제5 방향(DR5)으로 연장되어 분지되는 적어도 하나의 전극 가지부(21B, 22B)를 포함할 수 있다.
제1 전극(21)은 제4 방향(DR4)으로 연장되어 배치되는 제1 전극 줄기부(21S)와 제1 전극 줄기부(21S)에서 분지되어 제5 방향(DR5)으로 연장된 적어도 하나의 제1 전극 가지부(21B)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(21S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 제4 방향(DR4)으로 인접한)에서 이웃하는 서브 화소의 제1 전극 줄기부(21S)와 실질적으로 동일 직선 상에 놓일 수 있다. 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(21S)들은 양 단이 상호 이격됨으로써 각 제1 전극 가지부(21B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(21B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(21B)는 제1 전극 줄기부(21S)의 적어도 일부에서 분지되고 제5 방향(DR5)으로 연장되어 배치되되, 제1 전극 줄기부(21S)와 대향하여 배치된 제2 전극 줄기부(22S)와 이격된 상태에서 종지할 수 있다.
제2 전극(22)은 제4 방향(DR4)으로 연장되어 제1 전극 줄기부(21S)와 제5 방향(DR5)으로 이격되어 대향하는 제2 전극 줄기부(22S)와 제2 전극 줄기부(22S)에서 분지되고 제5 방향(DR5)으로 연장된 제2 전극 가지부(22B)를 포함할 수 있다. 제2 전극 줄기부(22S)는 타 단부가 제4 방향(DR4)으로 인접한 다른 서브 화소(PXn)의 제2 전극 줄기부(22S)와 연결될 수 있다. 즉, 제2 전극 줄기부(22S)는 제1 전극 줄기부(21S)와 달리 제4 방향(DR4)으로 연장되어 각 서브 화소(PXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(PXn)를 가로지르는 제2 전극 줄기부(22S)는 각 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(22B)는 제1 전극 가지부(21B)와 이격되어 대향하고, 제1 전극 줄기부(21S)와 이격된 상태에서 종지될 수 있다. 제2 전극 가지부(22B)는 제2 전극 줄기부(22S)와 연결되고, 연장된 방향의 단부는 제1 전극 줄기부(21S)와 이격된 상태로 서브 화소(PXn) 내에 배치될 수 있다.
제1 전극(21)과 제2 전극(22)은 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 장치(1)의 회로소자층(미도시)과 전기적으로 연결될 수 있다. 도면에는 제1 전극 컨택홀(CNTD)은 각 서브 화소(PXn)의 제1 전극 줄기부(21S)마다 형성되고, 제2 전극 컨택홀(CNTS)은 각 서브 화소(PXn)들을 가로지르는 하나의 제2 전극 줄기부(22S)에 하나만이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 제2 전극 컨택홀(CNTS)의 경우에도 각 서브 화소(PXn) 마다 형성될 수 있다.
복수의 뱅크(41, 42, 43)는 각 서브 화소(PXn)간의 경계에 배치되는 외부 뱅크(43), 각 서브 화소(PXn)의 중심부와 인접하여 각 전극(21, 22) 하부에 배치되는 복수의 내부 뱅크(41, 42)를 포함할 수 있다. 도면에서는 복수의 내부 뱅크(41, 42)가 도시되지 않았으나, 제1 전극 가지부(21B)와 제2 전극 가지부(22B) 하부에는 각각 제1 내부 뱅크(41)와 제2 내부 뱅크(42)가 배치될 수 있다.
외부 뱅크(43)는 각 서브 화소(PXn)간의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(21S)는 각 단부가 외부 뱅크(43)를 기준으로 서로 이격되어 종지할 수 있다. 외부 뱅크(43)는 제5 방향(DR5)으로 연장되어 제4 방향(DR4)으로 배열된 서브 화소(PXn)들의 경계에 배치될 수 있다. 다만 이에 제한되지 않으며, 외부 뱅크(43)는 제4 방향(DR4)으로 연장되어 제5 방향(DR5)으로 배열된 서브 화소(PXn)들의 경계에도 배치될 수 있다. 외부 뱅크(43)는 내부 뱅크(41, 42)들과 동일한 재료를 포함하여 하나의 공정에서 동시에 형성될 수 있다.
발광 소자(30)는 제1 전극(21)과 제2 전극(22) 사이에 배치될 수 있다. 발광 소자(30)는 일 단부가 제1 전극(21)과 전기적으로 연결되고, 타 단부가 제2 전극(22)과 전기적으로 연결될 수 있다. 발광 소자(30)는 후술하는 접촉 전극(26)을 통해 각각 제1 전극(21)과 제2 전극(22)에 전기적으로 연결될 수 있다.
복수의 발광 소자(30)들은 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(30)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(30)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(30)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(30)는 일 방향으로 연장된 형상을 가지며, 각 전극, 예컨대 제1 전극 가지부(21B)와 제2 전극 가지부(22B)가 연장된 방향과 발광 소자(30)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)는 제1 전극 가지부(21B)와 제2 전극 가지부(22B)가 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
일 실시예에 따른 발광 소자(30)는 서로 다른 물질을 포함하는 활성층(33)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 표시 장치(1)는 제1 서브 화소(PX1)의 발광 소자(30)는 중심 파장대역이 제1 파장인 제1 광(L1)을 방출하고, 제2 서브 화소(PX2)의 발광 소자(30)는 중심 파장대역이 제2 파장인 제2 광(L2)을 방출하고, 제3 서브 화소(PX3)의 발광 소자(30)는 는 중심 파장대역이 제3 파장인 제3 광(L3)을 방출할 수 있다. 이에 따라 제1 서브 화소(PX1)에서는 제1 광(L1)이 출사되고, 제2 서브 화소(PX2)에서는 제2 광(L2)이 출사되고, 제3 서브 화소(PX3)에서는 제3 광(L3)이 출사될 수 있다. 몇몇 실시예에서, 제1 광(L1)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 광(L2)은 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 광(L3)은 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색광 일 수 있다. 다만, 이에 제한되지 않는다. 일 실시예에 따르면, 표시 장치(1)의 제조 방법에서, 발광 소자(30)가 방출하는 광의 중심 파장대역에 따라 광 조사 장치(500)에서 조사되는 광(hv)을 조절될 수 있다. 이에 대한 설명은 상술한 바, 생략하기로 한다.
도 46에서는 도시하지 않았으나, 표시 장치(1)는 제1 전극(21) 및 제2 전극(22)의 적어도 일부를 덮는 제1 절연층(51)을 포함할 수 있다.
제1 절연층(51)은 표시 장치(1)의 각 서브 화소(PXn)에 배치될 수 있다. 제1 절연층(51)은 실질적으로 각 서브 화소(PXn)를 전면적으로 덮도록 배치될 수 있으며, 이웃한 다른 서브 화소(PXn)에도 연장되어 배치될 수 있다. 제1 절연층(51)은 제1 전극(21)과 제2 전극(22)의 적어도 일부를 덮도록 배치될 수 있다. 도 46에 도시되지 않았으나, 제1 절연층(51)은 제1 전극(21) 및 제2 전극(22)의 일부, 구체적으로 제1 전극 가지부(21B)와 제2 전극 가지부(22B)의 일부 영역을 노출하도록 배치될 수 있다.
복수의 접촉 전극(26)들은 적어도 일부 영역이 일 방향으로 연장된 형상을 가질 수 있다. 복수의 접촉 전극(26)들은 각각 발광 소자(30) 및 전극(21, 22)들과 접촉할 수 있고, 발광 소자(30)들은 접촉 전극(26)을 통해 제1 전극(21)과 제2 전극(22)으로부터 전기 신호를 전달 받을 수 있다.
접촉 전극(26)은 제1 접촉 전극(26a) 및 제2 접촉 전극(26b)을 포함할 수 있다. 제1 접촉 전극(26a)과 제2 접촉 전극(26b)은 각각 제1 전극 가지부(21B)와 제2 전극 가지부(22B) 상에 배치될 수 있다.
제1 접촉 전극(26a)은 제1 전극(21), 또는 제1 전극 가지부(21B) 상에 배치되어 제5 방향(DR5)으로 연장될 수 있다. 제1 접촉 전극(26a)은 발광 소자(30)의 일 단부와 접촉할 수 있다. 또한, 제1 접촉 전극(26a)은 제1 절연층(51)이 배치되지 않고 노출된 제1 전극(21)과 접촉할 수 있다. 이에 따라, 발광 소자(30)는 제1 접촉 전극(26a)을 통해 제1 전극(21)과 전기적으로 연결될 수 있다.
제2 접촉 전극(26b)은 제2 전극(22), 또는 제2 전극 가지부(22B) 상에 배치되어 제5 방향(DR5)으로 연장될 수 있다. 제2 접촉 전극(26b)은 제1 접촉 전극(26a)과 제4 방향(DR4)으로 이격될 수 있다. 제2 접촉 전극(26b)은 발광 소자(30)의 타 단부와 접촉할 수 있다. 또한, 제2 접촉 전극(26b)은 제1 절연층(51)이 배치되지 않고 노출된 제2 전극(22)과 접촉할 수 있다. 이에 따라, 발광 소자(30)는 제2 접촉 전극(26b)을 통해 제2 전극(22)과 전기적으로 연결될 수 있다. 도면에서는 하나의 서브 화소(PXn)에 2개의 제1 접촉 전극(26a)과 하나의 제2 접촉 전극(26b)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 접촉 전극(26a)과 제2 접촉 전극(26b)의 개수는 각 서브 화소(PXn)에 배치된 제1 전극(21)과 제2 전극(22), 또는 제1 전극 가지부(21B)와 제2 전극 가지부(22B)의 수에 따라 달라질 수 있다.
몇몇 실시예에서, 제1 접촉 전극(26a)과 제2 접촉 전극(26b)은 일 방향으로 측정된 폭이 각각 제1 전극(21)과 제2 전극(22), 또는 제1 전극 가지부(21B)와 제2 전극 가지부(22B)의 상기 일 방향으로 측정된 폭보다 클 수 있다. 다만, 이에 제한되지 않고, 경우에 따라서 제1 접촉 전극(26a) 및 제2 접촉 전극(26b)은 제1 전극 가지부(21B)와 제2 전극 가지부(22B)의 일 측부만을 덮도록 배치될 수도 있다.
한편, 표시 장치(1)는 제1 절연층(51) 이외에도 각 전극(21, 22)의 하부에 위치하는 회로소자층(PAL)과, 각 전극(21, 22) 및 발광 소자(30)의 적어도 일부를 덮도록 배치되는 제2 절연층(52, 도 47에 도시) 및 패시베이션층(55, 도 47에 도시)을 포함할 수 있다. 이하에서는 도 47을 참조하여 표시 장치(1)의 구조에 대하여 자세히 설명하도록 한다.
도 47은 도 46의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다.
도 47은 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 47은 제1 서브 화소(PX1)에 배치된 발광 소자(30)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
한편, 도 47에서는 도시하지 않았으나, 표시 장치(1)는 각 전극(21, 22)의 하부에 위치하는 회로소자층을 더 포함할 수 있다. 회로소자층은 복수의 반도체층 및 복수의 도전패턴을 포함하여, 적어도 하나의 트랜지스터와 전원 배선을 포함할 수 있다. 다만, 이하에서는 이에 대한 자세한 설명은 생략하기로 한다.
도 46을 결부하여 도 47을 참조하면, 표시 장치(1)는 비아층(20)과 비아층(20) 상에 배치되는 전극(21, 22), 발광 소자(30)등을 포함할 수 있다. 비아층(20)의 하부에는 회로소자층(미도시)이 더 배치될 수 있다. 비아층(20)은 유기 절연 물질을 포함하여 표면 평탄화 기능을 수행할 수 있다.
비아층(20) 상에는 복수의 뱅크(41, 42, 43)와 복수의 전극(21, 22) 및 발광 소자(30)가 배치될 수 있다.
복수의 뱅크(41, 42, 43)는 각 서브 화소(PXn) 내에서 이격되어 배치되는 내부 뱅크(41, 42) 및 이웃한 서브 화소(PXn)의 경계에 배치되는 외부 뱅크(43)를 포함할 수 있다.
외부 뱅크(43)는 제5 방향(DR5)으로 연장되어 제4 방향(DR4)으로 배열된 서브 화소(PXn)들의 경계에 배치될 수 있다. 다만, 이에 제한되지 않으며, 외부 뱅크(43)는 제4 방향(DR4)으로 연장되어 제5 방향(DR5)으로 배열된 서브 화소(PXn)들의 경계에도 배치될 수 있다. 즉, 외부 뱅크(43)는 각 서브 화소(PXn)의 경계를 구분할 수 있다.
외부 뱅크(43)는 표시 장치(1)의 제조 시, 상술한 도 1의 쌍극자 정렬 장치(1000)를 이용하여 발광 소자(30)가 분산된 잉크를 분사할 때 잉크가 서브 화소(PXn)의 경계를 넘는 것을 방지하는 기능을 수행할 수 있다. 외부 뱅크(43)는 서로 다른 서브 화소(PXn)마다 다른 발광 소자(30)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 다만, 이에 제한되는 것은 아니다.
복수의 내부 뱅크(41, 42)는 각 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 내부 뱅크(41) 및 제2 내부 뱅크(42)를 포함할 수 있다.
제1 내부 뱅크(41) 및 제2 내부 뱅크(42)는 서로 이격되어 대향하도록 배치된다. 제1 내부 뱅크(41) 상에는 제1 전극(21)이, 제2 내부 뱅크(42) 상에는 제2 전극(22)이 배치될 수 있다. 도 46 및 도 47을 참조하면 제1 내부 뱅크(41) 상에는 제1 전극 가지부(21B)가, 제2 내부 뱅크(42) 상에는 제2 전극 가지부(22B)가 배치된 것으로 이해될 수 있다.
제1 내부 뱅크(41)와 제2 내부 뱅크(42)는 각 서브 화소(PXn) 내에서 제5 방향(DR5)으로 연장되어 배치될 수 있다. 다만, 이에 제한되지 않으며, 제1 내부 뱅크(41)와 제2 내부 뱅크(42)는 각 서브 화소(PXn) 마다 배치되어 표시 장치(1) 전면에서 패턴을 이룰 수 있다. 복수의 뱅크(41, 42, 43)들은 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다.
제1 내부 뱅크(41) 및 제2 내부 뱅크(42)는 비아층(20)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 내부 뱅크(41) 및 제2 내부 뱅크(42)는 발광 소자(30)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 내부 뱅크(41, 42)는 비아층(20)을 기준으로 돌출되어 경사진 측면을 갖기 때문에, 발광 소자(30)에서 방출된 광이 내부 뱅크(41, 42)의 경사진 측면에서 반사될 수 있다. 후술할 바와 같이, 내부 뱅크(41, 42) 상에 배치되는 전극(21, 22)들이 반사율이 높은 재료를 포함하는 경우, 발광 소자(30)에서 방출된 광은 전극(21, 22)에서 반사되어 비아층(20)의 상부 방향으로 진행할 수 있다.
상술한 바와 같이, 복수의 뱅크(41, 42, 43)들은 동일한 재료를 포함하여 동일한 공정에서 형성될 수 있다. 다만, 외부 뱅크(43)는 각 서브 화소(PXn)의 경계에 배치되어 격자형 패턴을 이루도록 형성되나, 내부 뱅크(41, 42)들은 각 서브 화소(PXn) 내에 배치되어 일 방향으로 연장된 형상을 갖는다.
복수의 전극(21, 22)은 비아층(20) 및 내부 뱅크(41, 42) 상에 배치될 수 있다. 상술한 바와 같이, 각 전극(21, 22)은 전극 줄기부(21S, 22S)와 전극 가지부(21B, 22B)를 포함한다.
제1 전극(21)과 제2 전극(22)은 일부 영역은 비아층(20) 상에 배치되고, 일부 영역은 제1 내부 뱅크(41) 및 제2 내부 뱅크(42) 상에 배치될 수 있다. 상술한 바와 같이, 제1 전극(21)의 제1 전극 줄기부(21S)와 제2 전극(22)의 제2 전극 줄기부(22S)는 제4 방향(DR4)으로 연장되고, 제1 내부 뱅크(41)와 제2 내부 뱅크(42)는 제5 방향(DR5)으로 연장되어 제5 방향(DR5)으로 이웃하는 서브 화소(PXn)에도 배치될 수 있다.
제1 전극(21)의 제1 전극 줄기부(21S)에는 비아층(20)을 관통하여 회로소자층의 일부를 노출하는 제1 전극 컨택홀(CNDT)이 형성될 수 있다. 제1 전극(21)은 제1 전극 컨택홀(CNTD)을 통해 회로소자층의 트랜지스터와 전기적으로 연결될 수 있다. 제1 전극(21)은 상기 트랜지스터로부터 소정의 전기 신호를 전달 받을 수 있다.
제2 전극(22)의 제2 전극 줄기부(22S)는 일 방향으로 연장되어 발광 소자(30)들이 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(22S)에는 비아층(20)을 관통하여 회로소자층의 일부를 노출하는 제2 전극 컨택홀(CNTS)이 형성될 수 있다. 제2 전극(22)은 제2 전극 컨택홀(CNTS)을 통해 전원 전극과 전기적으로 연결될 수 있다. 제2 전극(22)은 상기 전원 전극으로부터 소정의 전기 신호를 전달 받을 수 있다.
제1 전극(21)과 제2 전극(22)의 일부 영역, 예컨대 제1 전극 가지부(21B)와 제2 전극 가지부(22B)는 각각 제1 내부 뱅크(41) 및 제2 내부 뱅크(42) 상에 배치될 수 있다. 제1 전극(21)과 제2 전극(22) 사이의 영역, 즉, 제1 전극 가지부(21B)와 제2 전극 가지부(22B)가 이격되어 대향하는 공간에는 복수의 발광 소자(30)들이 배치될 수 있다.
각 전극(21, 22)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(21, 22)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(21, 22)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(21, 22)으로 입사되는 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시킬 수도 있다.
또한, 전극(21, 22)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(21, 22)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(51)은 비아층(20), 제1 전극(21) 및 제2 전극(22) 상에 배치된다. 제1 절연층(51)은 제1 전극(21) 및 제2 전극(22)을 부분적으로 덮도록 배치된다. 제1 절연층(51)은 제1 전극(21)과 제2 전극(22)의 상면을 대부분 덮도록 배치되되, 제1 전극(21)과 제2 전극(22)의 일부를 노출시킬 수 있다. 제1 절연층(51)은 제1 전극(21)과 제2 전극(22)의 상면 중 일부, 예컨대 제1 내부 뱅크(41) 상에 배치된 제1 전극 가지부(21B)의 상면과 제2 내부 뱅크(42) 상에 배치된 제2 전극 가지부(22B)의 상면 중 일부가 노출되도록 배치될 수 있다. 즉, 제1 절연층(51)은 실질적으로 비아층(20) 상에 전면적으로 형성되되, 제1 전극(21)과 제2 전극(22)을 부분적으로 노출하는 개구부를 포함할 수 있다.
예시적인 실시예에서, 제1 절연층(51)은 제1 전극(21)과 제2 전극(22) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 몇몇 실시예에서, 제1 절연층(51)은 무기물 절연성 물질을 포함하고, 제1 전극(21)과 제2 전극(22)을 덮도록 배치된 제1 절연층(51)은 하부에 배치되는 부재의 단차에 의해 상면의 일부가 함몰될 수 있다. 제1 전극(21)과 제2 전극(22) 사이에서 제1 절연층(51) 상에 배치되는 발광 소자(30)는 제1 절연층(51)의 함몰된 상면 사이에서 빈 공간을 형성할 수 있다. 발광 소자(30)는 제1 절연층(51)의 상면과 부분적으로 이격된 상태로 배치될 수 있고, 후술하는 제2 절연층(52)을 이루는 재료가 상기 공간에 채워질 수도 있다. 다만, 이에 제한되지 않는다. 제1 절연층(51)은 발광 소자(30)가 배치되도록 평탄한 상면을 형성할 수 있다.
제1 절연층(51)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(51) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(51)의 형상 및 구조는 이에 제한되지 않는다.
발광 소자(30)는 각 전극(21, 22) 사이에서 제1 절연층(51) 상에 배치될 수 있다. 예시적으로, 발광 소자(30)는 각 전극 가지부(21B, 22B) 사이에 배치된 제1 절연층(51) 상에 적어도 하나 배치될 수 있다. 다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(PXn) 내에 배치된 발광 소자(30)들 중 적어도 일부는 각 전극 가지부(21B, 22B) 사이 이외의 영역에 배치될 수도 있다. 발광 소자(30)는 제1 전극 가지부(21B)와 제2 전극 가지부(22B)가 서로 대향하는 각 단부 상에 배치되며 접촉 전극(26)을 통해 각 전극(21, 22)과 전기적으로 연결될 수 있다.
발광 소자(30)는 비아층(20)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(1)의 발광 소자(30)는 일 방향으로 연장된 형상을 갖고, 복수의 반도체층들이 일 방향으로 순차적으로 배치된 구조를 가질 수 있다. 상술한 바와 같이, 발광 소자(30)는 제1 반도체층(31), 활성층(33), 제2 반도체층(32) 및 전극층(37)이 일 방향을 따라 순차적으로 배치되고, 이들의 외면을 절연막(38)이 둘러쌀 수 있다. 표시 장치(1)에 배치된 발광 소자(30)는 연장된 일 방향이 비아층(20)과 평행하도록 배치되고, 발광 소자(30)에 포함된 복수의 반도체층들은 비아층(20)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(30)가 다른 구조를 갖는 경우, 복수의 층들은 비아층(20)에 수직한 방향으로 배치될 수도 있다.
또한, 발광 소자(30)의 일 단부는 제1 접촉 전극(26a)과 접촉하고, 타 단부는 제2 접촉 전극(26b)과 접촉할 수 있다. 일 실시예에 따르면, 발광 소자(30)는 연장된 일 방향측 단부면에는 절연막(38)이 형성되지 않고 노출되기 때문에, 상기 노출된 영역에서 후술하는 제1 접촉 전극(26a) 및 제2 접촉 전극(26b)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 절연막(38) 중 적어도 일부 영역이 제거되고, 절연막(38)이 제거되어 발광 소자(30)의 양 단부 측면이 부분적으로 노출될 수 있다.
제2 절연층(52)은 제1 전극(21)과 제2 전극(22) 사이에 배치된 발광 소자(30) 상에 부분적으로 배치될 수 있다. 제2 절연층(52)은 발광 소자(30)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제2 절연층(52)은 발광 소자(30)를 보호함과 동시에 표시 장치(1)의 제조 공정에서 발광 소자(30)를 고정시키는 기능을 수행할 수도 있다. 또한, 예시적인 실시예에서, 제2 절연층(52)의 재료 중 일부는 발광 소자(30)의 하면과 제1 절연층(51) 사이에 배치될 수도 있다. 상술한 바와 같이 제2 절연층(52)은 표시 장치(1)의 제조 공정 중에 형성된 제1 절연층(51)과 발광 소자(30) 사이의 공간을 채우도록 형성될 수도 있다. 이에 따라 제2 절연층(52)은 발광 소자(30)의 외면을 감싸도록 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제2 절연층(52)은 평면상 제1 전극 가지부(21B)와 제2 전극 가지부(22B) 사이에서 제5 방향(DR5)으로 연장되어 배치될 수 있다. 일 예로, 제2 절연층(52)은 비아층(20) 상에서 평면상 섬형 또는 선형의 형상을 가질 수 있다. 일 실시예에 따르면, 제2 절연층(52)은 내에서 발광 소자(30)의 상부에 배치될 수 있다.
제1 접촉 전극(26a)과 제2 접촉 전극(26b)은 각각 전극(21, 22) 및 제2 절연층(52) 상에 배치된다. 제1 접촉 전극(26a)과 제2 접촉 전극(26b)은 제2 절연층(52) 상에서 서로 이격되어 배치될 수 있다. 제2 절연층(52)은 제1 접촉 전극(26a)과 제2 접촉 전극(26b)이 직접 접촉하지 않도록 상호 절연시킬 수 있다.
제1 접촉 전극(26a)은 제1 내부 뱅크(41) 상에서 제1 전극(21)의 노출된 일부 영역과 접촉할 수 있고, 제2 접촉 전극(26b)은 제2 내부 뱅크(42) 상에서 제2 전극(22)의 노출된 일부 영역과 접촉할 수 있다. 제1 접촉 전극(26a)과 제2 접촉 전극(26b)은 각 전극(21, 22)으로부터 전달되는 전기 신호를 발광 소자(30)에 전달할 수 있다.
접촉 전극(26)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(55)은 접촉 전극(26) 및 제2 절연층(52) 상에 배치될 수 있다. 패시베이션층(55)은 비아층(20) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(51), 제2 절연층(52) 및 패시베이션층(55) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(51), 제2 절연층(52) 및 패시베이션층(55)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제1 절연층(51), 제2 절연층(52) 및 패시베이션층(55)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
30: 발광 소자
100: 전계 형성 유닛
300: 잉크젯 프린팅 장치
500: 광 조사 장치
700: 운송 유닛
900: 열처리 장치
1000: 쌍극자 정렬 장치
I: 잉크 DP: 쌍극자

Claims (28)

  1. 스테이지 및 상기 스테이지 상에 전계를 생성하는 프로브 유닛을 포함하는 전계 형성 유닛;
    상기 스테이지 상에 쌍극자 및 상기 쌍극자가 분산된 용매를 포함하는 잉크를 분사하는 적어도 하나의 잉크젯 헤드를 포함하는 잉크젯 프린팅 장치;
    상기 전계 형성 유닛을 적어도 일 방향으로 이동시키는 제1 이동부를 포함하는 운송 유닛; 및
    상기 스테이지 상에 분사된 잉크에 광을 조사하는 광 조사 유닛을 포함하는 광 조사 장치를 포함하는 쌍극자 정렬 장치.
  2. 제1 항에 있어서,
    상기 광 조사 장치는 상기 잉크젯 프린팅 장치와 상기 운송 유닛 사이에 배치되고, 상기 스테이지 상에 상기 잉크가 분사된 후에 상기 광을 조사하는 쌍극자 정렬 장치.
  3. 제2 항에 있어서,
    상기 전계 형성 유닛은 상기 잉크에 광이 조사되면 상기 스테이지 상에 상기 전계를 생성하는 쌍극자 정렬 장치.
  4. 제3 항에 있어서,
    상기 전계 형성 유닛은 상기 잉크에 광이 조사되는 동안 상기 스테이지 상에 상기 전계를 생성하는 쌍극자 정렬 장치.
  5. 제2 항에 있어서,
    상기 광 조사 장치는 상기 잉크젯 프린팅 장치에 배치되고, 상기 스테이지 상에 상기 잉크가 분사되는 동안 상기 스테이지 상에 광을 조사하는 쌍극자 정렬 장치.
  6. 제5 항에 있어서,
    상기 잉크젯 프린팅 장치는 일 방향으로 이동하는 헤드 베이스를 더 포함하고, 상기 잉크젯 헤드는 상기 헤드 베이스에 배치된 쌍극자 정렬 장치.
  7. 제6 항에 있어서,
    상기 광 조사 장치는 상기 일 방향으로 이동하는 제2 이동부를 더 포함하고, 상기 광 조사 유닛은 상기 제2 이동부에 배치된 쌍극자 정렬 장치.
  8. 제1 항에 있어서,
    상기 운송 유닛은 상기 이동부에 배치된 복수의 지지대를 포함하고, 상기 전계 형성 유닛은 상기 지지대 상에 배치되어 이동하는 쌍극자 정렬 장치.
  9. 제8 항에 있어서,
    상기 광 조사 장치는 상기 운송 유닛에 배치되고, 상기 광 조사 장치는 상기 지지대 상에 배치된 상기 전계 형성 유닛의 상기 스테이지 상에 광을 조사하는 쌍극자 정렬 장치.
  10. 제9 항에 있어서,
    상기 전계 형성 유닛은 상기 광 조사 장치가 광을 조사하는 동안 상기 스테이지 상에 전계를 생성하는 쌍극자 정렬 장치.
  11. 제1 항에 있어서,
    상기 전계 형성 유닛 상에 열을 조사하는 열처리 장치를 더 포함하고, 상기 광 조사 장치는 상기 운송 유닛과 상기 열처리 장치 사이에 배치된 쌍극자 정렬 장치.
  12. 제11 항에 있어서,
    상기 광 조사 장치는 상기 열처리 장치에 배치되고, 상기 광 조사 장치는 상기 열처리 장치가 상기 스테이지 상에 열을 조사하는 동안 상기 광을 상기 스테이지 상에 조사하는 쌍극자 정렬 장치.
  13. 제12 항에 있어서,
    상기 전계 형성 유닛은 상기 광 조사 장치가 광을 조사하는 동안 상기 스테이지 상에 전계를 생성하는 쌍극자 정렬 장치.
  14. 대상 기판 상에 쌍극자 및 상기 쌍극자가 분산된 용매를 포함하는 잉크를 분사하는 단계;
    상기 대상 기판 상에 광을 조사하고, 상기 대상 기판의 상부에 전계를 생성하여 상기 전계에 의해 상기 쌍극자가 상기 대상 기판 상에 정렬되는 단계; 및
    상기 용매를 제거하고 상기 대상 기판 상에 상기 쌍극자가 안착되는 단계를 포함하는 쌍극자 정렬 방법.
  15. 제14 항에 있어서,
    상기 쌍극자가 상기 대상 기판 상에 정렬되는 단계는 상기 쌍극자가 상기 전계에 의해 배향 방향이 정렬되는 단계를 포함하는 쌍극자 정렬 방법.
  16. 제15 항에 있어서,
    상기 대상 기판 상에 광을 조사하는 단계는 상기 대상 기판의 상부에 전계가 생성되는 동안 수행되는 쌍극자 정렬 방법.
  17. 제16 항에 있어서,
    상기 대상 기판 상에 조사된 광은 상기 쌍극자에 조사되고, 상기 쌍극자는 쌍극자 모멘트가 증가하는 쌍극자 정렬 방법.
  18. 제15 항에 있어서,
    상기 대상 기판 상에 광을 조사하는 단계는 상기 대상 기판 상에 정의된 제1 영역 상에 상기 조사하는 단계 및 상기 제1 영역의 일 측에 위치한 제2 영역에 상기 광을 조사하는 단계를 포함하는 쌍극자 정렬 방법.
  19. 제14 항에 있어서,
    상기 쌍극자가 안착되는 단계는 상기 대상 기판을 운송 유닛을 이용하여 열처리 장치로 이동시키는 단계 및 상기 열처리 장치가 상기 대상 기판 상에 열을 조사하는 단계를 포함하는 쌍극자 정렬 방법.
  20. 제19 항에 있어서,
    상기 대상 기판 상에 광을 조사하는 단계는 상기 운송 유닛이 상기 대상 기판을 이동시키기 전에 수행되고,
    상기 대상 기판의 상부에 전계를 생성하는 단계는 상기 운송 유닛이 상기 대상 기판을 이동시키는 동안 수행되는 쌍극자 정렬 방법.
  21. 제20 항에 있어서,
    상기 대상 기판 상에 광을 조사하는 단계는 상기 운송 유닛이 상기 대상 기판을 이동시키는 동안 수행되는 쌍극자 정렬 방법.
  22. 제19 항에 있어서,
    상기 대상 기판 상에 광을 조사하는 단계는 상기 열처리 장치가 상기 대상 기판 상에 열을 조사하기 전에 수행되고,
    상기 대상 기판의 상부에 전계를 생성하는 단계는 상기 열처리 장치가 상기 대상 기판 상에 열을 조사하는 동안 수행되는 쌍극자 정렬 방법.
  23. 제22 항에 있어서,
    상기 대상 기판 상에 광을 조사하는 단계는 상기 열처리 장치가 상기 대상 기판 상에 열을 조사하는 동안 수행되는 쌍극자 정렬 방법.
  24. 제14 항에 있어서,
    상기 대상 기판은 제1 전극과 제2 전극을 포함하고, 상기 쌍극자가 안착되는 단계는 상기 제1 전극과 상기 제2 전극 상에 상기 쌍극자가 안착되는 단계인 쌍극자 정렬 방법.
  25. 제24 항에 있어서,
    상기 대상 기판 상에 상기 잉크를 분사하는 단계는 잉크젯 프린팅 장치를 이용하여 진행되는 쌍극자 정렬 방법.
  26. 제1 전극 및 제2 전극이 형성된 대상 기판에 발광 소자 및 상기 발광 소자가 분산된 용매를 포함하는 잉크를 분사하는 단계;
    상기 대상 기판 상에 광을 조사하고, 상기 제1 전극과 상기 제2 전극 상부에 전계를 생성하는 단계; 및
    상기 제1 전극 및 상기 제2 전극 상에 상기 발광 소자를 안착시키는 단계를 포함하는 표시 장치의 제조방법.
  27. 제26 항에 있어서,
    상기 대상 기판 상에 조사된 광은 상기 발광 소자에 조사되고, 상기 발광 소자는 쌍극자 모멘트가 증가하는 표시 장치의 제조방법.
  28. 제27 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 제1 방향으로 연장되고, 상기 제1 전극과 상기 제2 전극 상부에 전계를 생성하는 단계는 상기 대상 기판 상에 광을 조사하는 단계와 동시에 수행되는 표시 장치의 제조방법.
KR1020190093144A 2019-07-31 2019-07-31 쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법 KR20210016122A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190093144A KR20210016122A (ko) 2019-07-31 2019-07-31 쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법
JP2022506306A JP2022545057A (ja) 2019-07-31 2020-06-03 双極子整列装置、双極子の整列方法および表示装置の製造方法
EP20847623.4A EP4006961A4 (en) 2019-07-31 2020-06-03 DIPOLE ALIGNMENT DEVICE, DIPOLE ALIGNMENT METHOD AND DISPLAY DEVICE FABRICATION METHOD
CN202080055134.7A CN114207800A (zh) 2019-07-31 2020-06-03 偶极子对准装置、偶极子对准方法和显示装置制造方法
PCT/KR2020/007232 WO2021020714A1 (ko) 2019-07-31 2020-06-03 쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법
US17/630,595 US20220254753A1 (en) 2019-07-31 2020-06-03 Dipole alignment device, dipole alignment method and display device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190093144A KR20210016122A (ko) 2019-07-31 2019-07-31 쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210016122A true KR20210016122A (ko) 2021-02-15

Family

ID=74229703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190093144A KR20210016122A (ko) 2019-07-31 2019-07-31 쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20220254753A1 (ko)
EP (1) EP4006961A4 (ko)
JP (1) JP2022545057A (ko)
KR (1) KR20210016122A (ko)
CN (1) CN114207800A (ko)
WO (1) WO2021020714A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102630588B1 (ko) * 2018-09-21 2024-01-31 삼성디스플레이 주식회사 발광 표시 장치의 제조 장치 및 제조 방법
KR20220003691A (ko) 2020-07-01 2022-01-11 삼성디스플레이 주식회사 쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137467A (en) * 1995-01-03 2000-10-24 Xerox Corporation Optically sensitive electric paper
DE69715174T2 (de) * 1996-12-24 2003-06-05 Xerox Corp Drehkugelanzeige
US5975680A (en) * 1998-02-05 1999-11-02 Eastman Kodak Company Producing a non-emissive display having a plurality of pixels
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
KR102163521B1 (ko) * 2013-05-15 2020-10-12 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 장치 및 유기 발광 표시 장치의 제조 방법
BR112016009549B1 (pt) * 2013-11-22 2021-07-27 Borealis Ag Homopolímero de propileno de baixa emissão com alto índice de fluidez
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
US20180269378A1 (en) * 2017-03-17 2018-09-20 Rochester Institute Of Technology Pulse Energy Manipulation of Material Properties
KR102592426B1 (ko) * 2019-01-02 2023-10-23 삼성디스플레이 주식회사 잉크젯 프린팅 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20220254753A1 (en) 2022-08-11
EP4006961A1 (en) 2022-06-01
CN114207800A (zh) 2022-03-18
WO2021020714A1 (ko) 2021-02-04
EP4006961A4 (en) 2023-08-23
JP2022545057A (ja) 2022-10-25

Similar Documents

Publication Publication Date Title
US10971654B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
US20220328335A1 (en) Display device manufacturing method, and substrate for manufacture of display device
US20220320365A1 (en) Inkjet printing device, method for aligning bipolar element, and method for manufacturing display device
US20230107331A1 (en) Display device using semiconductor light-emitting devices
EP3944324A1 (en) Light-emitting element solvent, photodegradable thickener, light-emitting element ink, and method for manufacturing display device
US20210351158A1 (en) Apparatus and method for self-assembling semiconductor light-emitting device
KR20210135383A (ko) 표시 장치
EP4006961A1 (en) Dipole alignment device, dipole alignment method and display device manufacturing method
US20230256735A1 (en) Inkjet printing apparatus and method for manufacturing display device
US20230150277A1 (en) Inkjet printing apparatus and printing method of bipolar element using the same
US20230275199A1 (en) Display device and method of fabricating the same
US20220115565A1 (en) Ink including light-emitting elements, display device and method of fabricating the same
US20220216373A1 (en) Display device and manufacturing method therefor
US12005706B2 (en) Inkjet printing device, printing method of bipolar element, and manufacturing method of display device
CN220129803U (zh) 喷墨打印装置
KR20210109088A (ko) 잉크젯 프린팅 장치, 쌍극성 소자의 프린팅 방법 및 표시 장치의 제조 방법
CN114730820A (zh) 发光元件、显示装置及其制造方法
KR20210072194A (ko) 발광 소자의 정렬 방법, 이를 이용한 표시 장치의 제조 방법 및 표시 장치
KR20210056480A (ko) 잉크젯 프린팅 장치, 쌍극성 소자의 정렬 방법 및 표시 장치의 제조 방법
CN220341226U (zh) 显示装置
KR20230131982A (ko) 스크린 프린팅 장치 및 이를 이용한 스크린 프린팅 방법
KR20230120193A (ko) 잉크젯 프린팅 장치 및 잉크젯 프린팅 방법
KR20230123028A (ko) 잉크젯 프린팅 장치
KR20230099737A (ko) 표시 장치 및 그 제조 방법
KR20220060007A (ko) 발광 소자 잉크, 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal