JP2005354012A - 電界効果型トランジスタおよびその製造方法 - Google Patents

電界効果型トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2005354012A
JP2005354012A JP2004176130A JP2004176130A JP2005354012A JP 2005354012 A JP2005354012 A JP 2005354012A JP 2004176130 A JP2004176130 A JP 2004176130A JP 2004176130 A JP2004176130 A JP 2004176130A JP 2005354012 A JP2005354012 A JP 2005354012A
Authority
JP
Japan
Prior art keywords
group
insulating layer
field effect
electrode
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004176130A
Other languages
English (en)
Other versions
JP4731840B2 (ja
Inventor
Hiroharu Nakayama
寛晴 中山
Toshinobu Onishi
俊暢 大西
Jun Kubota
純 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004176130A priority Critical patent/JP4731840B2/ja
Priority to PCT/JP2005/010995 priority patent/WO2005122279A1/en
Priority to US10/559,799 priority patent/US7605392B2/en
Publication of JP2005354012A publication Critical patent/JP2005354012A/ja
Application granted granted Critical
Publication of JP4731840B2 publication Critical patent/JP4731840B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】 表面の平滑性の低いゲート電極を絶縁層で平坦にし、ゲート電極へのリーク電流が小さい電界効果型トランジスタを提供する。
【解決手段】 基材と、有機半導体層6と、絶縁層3と、導電層2,4,5を有する電界効果型トランジスタにおいて、前記絶縁層3が下記一般式(1)で表されるフェノール樹脂の硬化物からなる電界効果型トランジスタ。
【化1】
Figure 2005354012

(R1、R2およびR3は水素原子、ハロゲン原子、ヒドロキシメチル基、または炭素数1以上12以下のアルキル基、アルケニル基、アルキニル基、アルコキシル基、アルキルチオ基、アルキルエステル基を示す。X1およびX2は水素原子、または炭素数1以上12以下のアルキル基、アルケニル基、アルキニル基、アリール基を示す。nは0以上2000以下の整数を示す。)
【選択図】 図1

Description

本発明は電界効果型トランジスタおよびその製造方法に関し、特に樹脂基材上に形成されたITO電極や塗布で作製した電極のように表面の平滑性の低いゲート電極を用いてもゲート電極へのリーク電流が小さい電界効果型トランジスタおよびその製造方法に関するものである。
近年、有機半導体素子を使用したIC技術が注目されている。その主な魅力は、低コストで製造できること、および基材として柔軟な樹脂を用いることができることである。これらの利点から、有機半導体素子は、プラスチック基材を用いた回路、電子タグやディスプレイの表示駆動回路、メモリ等への応用が期待されている。
一般的に有機半導体素子は、基板、絶縁層、電極、有機半導体層から構成されており、特にゲート絶縁層、ゲート電極、ソース電極、ドレイン電極、及び有機半導体層から構成された素子が薄膜電界効果型トランジスタ(FET)などとして利用される。
有機半導体を半導体層として用いたFET素子において、ゲート電極に印加する電圧(ゲート電圧、Vg)を変化させると、ゲート絶縁層と有機半導体層との界面における電荷量が過剰もしくは不足になる。その結果ソース電極から有機半導体を経てドレイン電極へと流れるドレイン−ソース電流値(Id)が変化してスイッチングが可能となり、素子としての機能が果たされる。
実際、これまでに、ポリアルキルチオフェン化合物やポリチエニレンビニレン化合物などの有機半導体化合物を溶液塗布することによって高性能の有機半導体素子が得られている。(非特許文献1、非特許文献2、特許文献1参照)
しかしながら、フレキシブルな樹脂基材を使用する場合、シリコンやガラス基材に比較して平滑性、平坦性は著しく劣る。その上、電極をより安価な印刷法で形成しようとする場合でも、電極表面の平滑性、平坦性は著しく低下する。そのために、ゲート絶縁層の絶縁性が不十分であると、ソース電極側からドレイン電極側へのリーク電流が大きくなる問題があった。
また、有機半導体素子を柔軟な樹脂基板上に設ける場合、ゲート絶縁層や有機半導体層といった基板上の構成要素は200℃以下の低温で製造する必要がある。その理由は、基板が樹脂である素子を高温雰囲気にさらすと、樹脂基板が軟化や劣化をしてしまうからである。
例えば、下田らはポリビニルフェノール(PVP)を絶縁層に使用し、電極と有機半導体層をインクジェット法で形成したFETを作成した(非特許文献3参照)。一方、ベレスらは比誘電率の低い絶縁層上にポリトリアリルアミンを有機半導体層に設けたFETを作成した(非特許文献4参照)。いずれも絶縁層を形成する材料には熱可塑性樹脂を用いているため、加工性が高い反面、耐溶剤性や熱安定性の問題が残り、多層化には不向きであり、薄膜で十分な絶縁性を示す緻密な層を形成することは困難であった。
また、一般的に絶縁性の高いことで知られるポリイミドを絶縁層に用いた例も報告されているが、前駆体からポリイミド絶縁層を形成しようとすると250℃以上の高温が必要であり、樹脂基板上にFETを作成するには不向きである。
一方、バオらは、インジウム・錫酸化物(ITO)ゲート電極が形成されたポリエチレンテレフタレート(PET)板上に低温焼成のポリイミドからなる絶縁層と、レジオレギュラ・ポリ(3−ヘキシルチオフェン)からなるπ共役系高分子活性層と、導電性高分子水分散液から作成されたソース・ドレイン電極層を順次塗布、乾燥することによってFETを形成している(非特許文献5参照)。この時に用いられたゲート電極のようにPET上に形成されたITO表面の平滑性は低いと考えられ、低温焼成ポリイミドでは膜の緻密性が低く、絶縁層を形成することは困難であった。
いずれの絶縁層の場合もプラスチッック基材や平滑性の低い電極上で高い絶縁性を示し、かつFETを形成した際に高移動度を示すに至らなかった。
特開平10−190001号公報 Assadi A.,et al.,"Field−effect mobility of poly(3−hexylthiophene)",Appl.Phys.Lett.,vol.53,pp.195(1988) Fuchigami H.,et al.,"Polythienylenevinylene thin−film transistor with high carrier mobility",Appl.Phys.Lett.,vol.63,pp.1372(1993) 下田達也ら、「インクジェットプリント法による有機トランジスタ」"応用物理"、第70巻、1452頁(2001) Veres B.J.,et al.,"Low−k insulator as the choice of dielectrics in organic field−effect transistors",vol.13,pp.199(2003) Z.Bao,Y.Feng,A.Dodabalapur,V.R.Raju,and A.J.Lovinger,"Chem. Mater."9,1299(1997)
上記のように、有機半導体を用いた電界効果型トランジスタを廉価なプロセスで作成する場合、塗布によってゲート電極を形成すると、電極上の凹凸が原因で発生するゲート絶縁層の絶縁性低下が問題となる。それを解決するためには絶縁層の膜厚を大きくする必要があるが、厚膜化がゲート電圧の電圧増加を引き起こす。その結果、絶縁層を形成するのに、高誘電率であるが表面平滑性、絶縁性に乏しく、印刷等の湿式プロセスには不向きなゲート絶縁層材料を使用せざるをえないと言う問題点があった。
本発明は、この様な背景技術に鑑みてなされたものであり、絶縁層に電極の表面の平坦化をすることができる有機樹脂材料を用いることによって、表面の平滑性の低いゲート電極を用いても、ゲート電極からソース電極もしくはドレイン電極への電流リークが少ない電界効果型トランジスタおよびその製造方法を提供するものである。
すなわち、本発明は、少なくとも基材と、有機半導体層と、絶縁層と、導電層を有する電界効果型トランジスタにおいて、前記絶縁層が下記一般式(1)で表されるフェノール樹脂の硬化物からなることを特徴とする電界効果型トランジスタである。
Figure 2005354012
(式中、R1、R2およびR3はそれぞれ独立して水素原子、ハロゲン原子、ヒドロキシメチル基、または炭素数1以上12以下のアルキル基、アルケニル基、アルキニル基、アルコキシル基、アルキルチオ基、アルキルエステル基より選ばれる少なくとも1種を示す。X1およびX2はそれぞれ独立して水素原子、または炭素数1以上12以下のアルキル基、アルケニル基、アルキニル基、またはアリール基より選ばれる少なくとも1種を示す。nは0以上2000以下の整数を示す。)
前記導電層がゲート電極、ソース電極、ドレイン電極を含み、絶縁層はゲート絶縁層を含み、かつ該ゲート絶縁層が前記一般式(1)で表されるフェノール樹脂の硬化物からなることが好ましい。
前記ゲート絶縁層の膜厚が100nm以上1μm以下であることが好ましい。
前記導電層のうち一部もしくは全部が直径5nm以上2μm以下の導電性微粒子の集合体であることが好ましい。
また、本発明は、少なくとも基材と、有機半導体層と、絶縁層と、導電層を有する電界効果型トランジスタの製造方法であって、少なくとも上記一般式(1)で表されるフェノール樹脂を含む熱硬化性樹脂組成物を塗布した後に加熱して絶縁層を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法である。
前記導電層のうち一部もしくは全部を導電性材料もしくは導電性材料の前駆体の溶液、分散液、もしくはペーストを塗布した後に加熱して形成することが好ましい。
前記熱硬化性樹脂組成物に含まれるフェノール樹脂の軟化点が70〜130℃の範囲にあることが好ましい。
本発明は、表面の平滑性の低い電極をゲート電極として用いても、その上に電極表面の平滑化ができ、高い絶縁性を示す絶縁層を形成することによって、ゲート電極からソース電極もしくはドレイン電極への電流リークが少なく、駆動電圧を上げることなく、高い移動度を示す電界効果型トランジスタを提供することができる。
また、本発明は、上記の電界効果型トランジスタを容易に得ることができる電界効果型トランジスタの製造方法を提供することができる。
本発明の電界効果型トランジスタ(以下、FETと略記する)は、有機半導体と、絶縁体と、導電体を少なくとも有する素子である。絶縁体は、電極である導電体を覆うための絶縁膜(層)である。有機半導体はそのような導電体(電極)が発生する刺激(電界)に対して応答する有機半導体層である。具体的には電界に対して電気的特性が変化する層である。更に具体的には導電率、つまり有機半導体層を流れる電流が電界の変化に応じて変化する層である。
絶縁層は、導電体である電極が有機半導体層の電気特性をコントロールする際に、両者を電気的に絶縁するためだけでなく、有機半導体層との界面に正または負の電荷を誘起するためのものである。
本発明のFETは、これら3つの構成要素の他に、ソース電極、ドレイン電極を有してもよい。この場合、先の導電体は、ゲート電極として用いることが出来る。そしてゲート電極を有機半導体層やソース電極や、ドレイン電極から絶縁するためにゲート電極を覆うゲート絶縁層として先の絶縁層を用いることが出来る。
図1は本発明のFETとして有機半導体素子の一例を示す模式的断面図である。1は基材、2はゲート電極、3はゲート絶縁層、4はソース電極、5はドレイン電極、6は有機半導体層である。この素子は、基材1の表面にゲート電極2が設けられ、その上にゲート絶縁層3が設けられ、ゲート絶縁層3の表面にソース電極4とドレイン電極5が間隔をおいて設けられている。そしてソース電極5とドレイン電極6の上とその離間領域であるゲート絶縁層3上に有機半導体層6が両電極4、5と接して設けられている。ゲート絶縁層3はゲート電極2を覆うように設けられている。
本発明に係る絶縁層は、導電体である電極が有機半導体層の電気特性をコントロールする際に、両者を電気的に絶縁するためだけでなく、有機半導体層との界面に正または負の電荷を誘起するためのものである。そのため絶縁層と有機半導体との界面が均一な界面であることが要求される。それ故、本発明者ら樹脂基材上に形成された凹凸のある電極上においても容易に薄膜で均一な絶縁層表面を形成できる材料をさがすべく鋭意検討を重ねたところ、特定の有機樹脂材料の硬化物が好ましいことを見出した。
本発明における絶縁層として好ましい有機樹脂の硬化物としては、下記一般式(1)で表されるフェノール樹脂の硬化物である。
Figure 2005354012
上記一般式(1)において、R1、R2およびR3はそれぞれ独立して水素原子、ハロゲン原子、ヒドロキシメチル基、または炭素数1以上12以下のアルキル基、アルケニル基、アルキニル基、アルコキシル基、アルキルチオ基、アルキルエステル基より選ばれる少なくとも1種を示す。
1およびX2はそれぞれ独立して水素原子、または炭素数1以上12以下のアルキル基、アルケニル基、アルキニル基、またはアリール基より選ばれる少なくとも1種を示す。
nは0以上2000以下、好ましくは1〜500の整数を示す。
本発明に用いられる上記一般式(1)で表されるフェノール樹脂の例としては、フェノールノボラック樹脂、o−クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂や複数のフェノール成分を用いることにより得られる共重合フェノールノボラック樹脂などのノボラック樹脂、あるいはメチロール基やジメチロール基等の反応性架橋基を有するレゾール型フェノール樹脂やジベンジルエーテル型フェノール樹脂も用いることができる。また、ノボラック樹脂をオイルなどで変性した変性フェノール樹脂を用いることもできる。中でも好ましくはノボラック樹脂であり、焼成後の膜強度が高いなどの利点がある。
本発明に用いられるフェノール樹脂の軟化点は70〜130℃、好ましくは80〜120℃であることが好ましい。軟化点が70℃未満であると硬化後の強度が不十分であり、130℃を越えると場合には熱硬化時に十分にリフローせず、電極表面の凹凸を平滑にすることができない。
また、フェノール樹脂に架橋剤を併用することで硬化後の膜の強度を向上することができる。
本発明のFETの製造方法は、上記一般式(1)で表されるフェノール樹脂を含む熱硬化性樹脂組成物を塗布した後に加熱して絶縁層を形成する工程を含むことを特徴とする。
前記熱硬化性樹脂組成物は、一般式(1)で表されるフェノール樹脂、架橋剤、触媒、溶媒等を含有する。
前記熱硬化性樹脂組成物に含有される一般式(1)で表されるフェノール樹脂の含有量は、0.5〜50重量%、好ましくは1〜40重量%の範囲が望ましい。
前記フェノール樹脂と組み合わせて使用される架橋剤としては、二官能以上のエポキシ化合物、オキセタン化合物、イソシアネート化合物、メチロール化合物、アセチル化メチロール化合物やメラミン系架橋剤、置換尿素系架橋剤などが挙げられる。中でも好ましいのはメラミン系架橋剤、置換尿素系であり、例としてメトキシメチル化グリコールウリル、メトキシメチル化メラミン、メチロール化メラミン等の化合物が挙げられる。特に好ましくは、テトラメトキシメチルグリコールウリル又はヘキサメトキシメチルメラミンである。
前記架橋剤の混合量は前記フェノール樹脂100重量部に対して10〜200重量部である。混合量が10重量部未満であると硬化時間が長過ぎ、200重量部を越えると未反応の架橋部位が多過ぎて膜の特性が保てない。ただし、一般式(1)で表されるフェノール樹脂のR1、R2およびR3の全部または一部がヒドロキシメチル基などの反応性架橋基である場合は、フェノール樹脂に架橋剤を併用しなくても十分に硬化した膜が得られる。
前記樹脂と前記架橋剤を効率良く架橋させるために、触媒を併用することができる。
フェノール樹脂と併用される触媒は使用される架橋剤などによって酸性触媒、塩基性触媒、四級オニウム塩などから選択することができる。例えば、ヘキサメトキシメチルメラミンを架橋剤として用いた場合、酸性触媒として蟻酸、酢酸、蓚酸などのカルボン酸類やp−トルエンスルホン酸、カンファースルホン酸などのスルホン酸類が用いられるが、好ましくはp−トルエンスルホン酸、カンファースルホン酸などのスルホン酸類である。溶液中での安定性を高めると共に、硬化速度を下げて平坦化性を高めるためにスルホン酸アミン塩を用いることもできる。スルホン酸アミン塩としてはp−トルエンスルホン酸ピリジン塩が挙げられる。
前記触媒の混合量は前記フェノール樹脂と前記架橋剤の総量100重量部に対して0.1〜10重量部である。混合量が0.1重量部未満であると硬化が不十分で耐溶剤性や膜強度が低下する、10重量部を越えると膜の吸水性などが上昇し膜の特性が保てない。
前記樹脂などを溶解させる溶媒としては、エチレングリコールモノメチルエーテル、メチルセロソルブアセテート、ジエチレングリコールモノメチルエーテル、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、トルエン、キシレン、メチルエチルケトン、シクロヘキサノン、2−ヒドロキシプロピオン酸エチル、酢酸ブチル、乳酸エチル、乳酸ブチル等を用いることができる。これらの有機溶剤は単独で、又は二種以上の組み合わせて使用することができる。
前記の溶剤の中で、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、乳酸エチル、乳酸ブチル及びシクロヘキサノンがレベリング性の向上の観点から好ましい。
本発明における熱硬化性樹脂組成物の固形分の含有量は所望の膜厚によって任意に調節されるが、好ましくは1〜50重量%である。
本発明における熱硬化性樹脂組成物の塗布方法としては、スピンキャスト法、ディッピング法、滴下法、オフセットあるいはスクリーンなどの印刷法、インクジェット法、スプレー塗布法などが挙げられる。また、得られた膜の平滑性を保つために極力ゴミなどを混入させないことが重要であり、事前にメンブランフィルタで濾過することが望ましい。
本発明の熱硬化性樹脂組成物を硬化させる際の加熱温度は100℃〜220℃であることが好ましく、加熱し硬化するまでの間にリフローによって基材表面の凹凸を平坦化し、表面を平滑化することができる。硬化温度が100℃未満であると硬化が不十分なため硬化後の熱変形温度が高く、強度のある膜が得られない。220℃をこえると急激な加熱によって十分な硬化時間が得られず基材表面の凹凸を埋めて平坦化することができない。加熱方法としては様々あるが、熱風循環オーブン、ホットプレート、赤外線ランプなどが用いられる。
溶液の基材や電極への濡れ性や密着性を向上させるために、絶縁性などの電気特性を損なわない程度に界面活性剤やカップリング剤を添加することもできる。
本発明における絶縁層をゲート絶縁層3として用いる場合の膜厚は100nm以上1μm以下の範囲にあり、使用するゲート電極の表面状態により変化される。膜厚が100nm未満になると凹凸が多く平滑性の低い電極上で緻密な層を形成することは困難になる。一方、膜厚が1μmを越えるとFETからより高い電流を得るために高いゲート電圧を印加する必要がある。より好ましい膜厚は150nm以上800nm以下である。
本発明における絶縁層の平均表面粗さ(Ra)は5nm以下、好ましくは0.1〜3nmが好ましい。なお、平均表面粗さは、走査型プローブ顕微鏡(セイコーインスツルメンツ(株)社製SPI3800)で測定した値で、膜表面の平滑性を示す。
本発明における基材1としては、シリコン、ガラス、金属、樹脂などを板状、ホイル状、フィルム状もしくはシート状に加工されたものを用いることができる。特に、柔軟性や加工性の面から樹脂基材が好ましく、使用される樹脂基材の材質としてはポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリエーテルスルホン(PES)、ポリスルホン(PSF)、ポリフェニレンスルフィド(PPS)、ポリエーテルエーテルケトン(PEEK)、ポリアリレート(PAR)、ポリアミドイミド(PAI)などが挙げられる。その他の樹脂基材としてはポリシクロオレフィン樹脂、アクリル樹脂、ポリスチレン、ABS、ポリエチレン、ポリプロピレン、ポリアミド樹脂、ポリカーボネート樹脂、ポリフェニレンエーテル樹脂、セルロース樹脂などが挙げられる。
本発明における電極を形成するための材料としては導電性材料であれば特に限定されず、白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン鉛、タンタル、インジウム、アルミニウム、亜鉛、マグネシウム、およびこれらの合金や、インジウム・錫酸化物等の導電性金属酸化物、あるいはドーピング等で導電率を向上させた無機および有機半導体、例えばシリコン単結晶、ポリシリコン、アモルファスシリコン、ゲルマニウム、グラファイト、ポリアセチレン、ポリパラフェニレン、ポリチオフェン、ポリピロール、ポリアニリン、ポリチエニレンビニレン、ポリパラフェニレンビニレン等が挙げられる。
電極をソース電極4およびドレイン電極5として使用する場合、上に挙げた電極材料の中でも半導体層との接触面において電気抵抗が小さいものが好ましい。
電極の作製方法としてはスパッタ法、蒸着法、溶液や分散液、ペーストからの印刷法、インクジェット法などが挙げられる。中でも、溶液や分散液、ペーストからの印刷法、インクジェット法などで形成された直径5nm以上2μm以下の導電性微粒子の集合体を電極として用いることが、真空装置などを必要としない簡便である点でより好ましい。
具体的には導電性高分子の分散液や溶液、金属微粒子や金属酸化物、カーボンブラックのスラリーやペースト、有機金属の溶液などから形成された電極である。導電性高分子の例としては、ポリ(エチレンジオキシチオフェン)/ポリ(4−スチレンスルホン酸)やポリ(p−アニリン)/カンファースルホン酸などが挙げられる。金属微粒子の例としては一次粒径が数十nmの銀や金、ニッケルなどのナノ微粒子や、金属酸化物としては酸化亜鉛、酸化チタン、酸化錫、酸化アンチモン、酸化インジウム、酸化ビスマス、錫をドープした酸化インジウム、アンチモンをドープした酸化錫、酸化ジルコニウム等の微粉末が挙げられる。有機金属の例としては銀の有機酸塩などが挙げられる。微粒子を均一に分散するために界面活性剤や樹脂を少量添加したり、粒子表面を有機分子で修飾したりすることもできる。
導電性微粒子の集合体の形状としては一次粒径5nm以上2μm以下の導電性微粒子同士が互いに接触しながら堆積している。また、微粒子同士が融着したり、密に堆積したりしていても良い。
塗布によって形成される電極材料の多くは抵抗を下げるために一定の加熱が必要であり、加熱温度は樹脂基材を使用することを考慮に入れると120℃以上200℃以下が好ましい。電極の膜厚は使用する導電性材料の比抵抗にもよるが、積層する際の段差乗越えやシート抵抗を考慮に入れると30nm以上2μm以下が好ましい。
本発明における有機半導体層6としては、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等の材料からなるのが望ましい。具体的な材料としては、ペンタセン、テトラセン、アントラセンなどのポリアセン類、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポルフィリン化合物、シアニン色素などの低分子材料が挙げられる。そのほか、高分子材料としてポリアセチレン誘導体、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体等が挙げられるが、これらの有機半導体層用の材料であれば特に限定されない。
前記有機半導体層6の配向を均一にするために、ゲート絶縁層3、ソース電極4またはドレイン電極5の表面を改質することもできる。その方法としてはオゾン、プラズマ、ヘキサメチルジシラザンガスを用いた乾式処理や、有機溶剤にテトラアルコキシシラン、トリクロロシラン、界面活性剤などを溶解した溶液を用いた湿式処理などが挙げられる。また、前記両電極4、5と有機半導体層6とが接触する上で抵抗にならなければゲート絶縁層表面や両電極表面などに極薄いポリマーの膜を形成することで有機半導体層6の配向を均一にすることができる。
本発明における電界効果型トランジスタの構造は薄膜型に限定されるものではなく、立体型でもよい。
以下、実施例を参照して本発明を具体的に説明するが本発明は実施例に限られるものではない。
・ITO電極付きガラス基材1
厚さ0.7mmのガラス基材上に膜厚約150nmの酸化インジウム錫(以下、ITOと略す)膜を形成した基材をアセトン、イソプロピルアルコールで洗浄し、乾燥させた。表面粗さを走査型プローブ顕微鏡(セイコーインスツルメンツ(株)社製SPI3800)で測定したところ、この樹脂基材の表面面粗さ(Ra)は7nmであった。
・銀電極付きガラス基材2
厚さ1mmのガラス基材をアセトン、イソプロピルアルコールで洗浄し、乾燥させた。この基材表面に有機銀化合物(藤倉化成製、商品名ドータイト9019)をディッピング法でコートし、180℃の熱風循環オーブン中で1時間焼成した。膜厚300nmの銀電極が付いたガラス基材1を作成した。この樹脂基材の表面面粗さ(Ra)は20nmであった。
・銀電極付き樹脂基材3
厚さ188μmのPET基材上に厚さ3μmの平坦化層を設けた樹脂基材表面に有機銀化合物(藤倉化成製、商品名ドータイト9019)をディッピング法でコートし、180℃の熱風循環オーブン中で1時間焼成した。膜厚300nmの銀電極が付いた樹脂基材2を作成した。この樹脂基材の表面面粗さ(Ra)は30nmであった。
・熱硬化性樹脂組成物1の調製
フェノールノボラック樹脂(数平均分子量770、分子量分布1.5,軟化点108℃)5.9gと、ヘキサメトキシメチルメラミン系架橋剤(三井サイテック製、商品名サイメル303)4.1gを、54gのプロピレングリコールモノメチルエーテルアセテート(以下、PGMEAと略す)と、45.7gのプロピレングリコールモノメチルエーテル(以下、PGMEと略す)との混合溶媒に室温で完全に溶解した。得られた溶液に酸触媒の2−プロパノール溶液(三井サイテック製、商品名キャタリスト4040)0.5gを添加した後、φ0.2μmのPTFE製メンブランフィルタで濾過して熱硬化性樹脂組成物1を調製した。
・熱硬化性樹脂組成物2の調製
o−クレゾールノボラック樹脂(数平均分子量840、分子量分布1.2,軟化点97℃)6.2gと、ヘキサメトキシメチルメラミン系架橋剤(三井サイテック製、商品名サイメル303)3.8gを、54gのPGMEAと45.7gのPGMEとの混合溶媒に室温で完全に溶解した。以降は実施例1と同様の操作を行なうことで熱硬化性樹脂組成物2を調製した。
・熱硬化性樹脂組成物3の調製
熱硬化性樹脂組成物1で用いたフェノールノボラック樹脂6.84gと、テトラメトキシグリコールウレア系架橋剤(三井サイテック製、商品名パウダーリンク1175)5.16gを、52.8gのPGMEAと34.8gのPGMEとの混合溶媒に室温で完全に溶解した。以降は実施例1と同様の操作を行なうことで熱硬化性樹脂組成物3を調製した。
・熱硬化性樹脂組成物4の調製
熱硬化性樹脂組成物2で用いたo−クレゾールノボラック樹脂7.08gと、テトラメトキシグリコールウレア系架橋剤(三井サイテック製、商品名パウダーリンク1175)4.92gを、52.8gのPGMEAと34.8gのPGMEとの混合溶媒に室温で完全に溶解した。以降は実施例1と同様の操作を行なうことで熱硬化性樹脂組成物4を調製した。
・熱硬化性樹脂組成物5の調製
液状レゾール(住友ベークライト製、商品名PC−25)35.7gを63.3gのPGMEで希釈し熱硬化性樹脂組成物5を調製した。
実施例1
熱硬化性樹脂組成物1をITO電極付きガラス基材1上にスピンキャスト法で塗布し、熱風循環型オーブン180℃で1時間加熱して有機樹脂の熱硬化層を形成した。この時の絶縁層(熱硬化層)の膜厚は約250nmであった。AFMで絶縁層表面上を観察したところ、平均表面粗さ(Ra)は1nm以下であり、ITO表面上のRaの7nmよりも小さくなった。
形成した絶縁層上に銀ペーストで上部電極を形成し、150℃で1時間焼成後、LCRメータで誘電率を測定した。比誘電率は10から20kHzの測定範囲内で安定しており、その値は1kHzで4.0であった。また、パラメーターアナライザー(Agilent社(製)、4156C(商品名))を用いて、この絶縁層の絶縁特性について測定した結果を図2に示す。図2の横軸は熱硬化性樹脂組成物1を硬化した膜に印加した直流電圧値、縦軸は観測されたリーク電流値である。この結果によると、得られた絶縁層の薄膜は電圧値0〜20Vの範囲内で高い絶縁性を示していた。
実施例2
熱硬化性樹脂組成物1を銀電極付きガラス基材2上にスピンキャスト法で塗布し、熱風循環型オーブン180℃で1時間加熱して有機樹脂の熱硬化層を形成した。この時の絶縁層(熱硬化層)の膜厚は約300nmであった。絶縁層表面のRaは3nm以下であり、銀電極表面上のRaの20nmよりも小さくなった。
形成した絶縁層上に銀ペーストで上部電極を形成し、150℃で1時間焼成した。比誘電率は10から20kHzの測定範囲内で安定しており、その値は1kHzで4.0であった。また、得られた絶縁層の薄膜は電圧値0〜20Vの範囲内で高い絶縁性を示していた。
実施例3
熱硬化性樹脂組成物1を銀電極付き樹脂基材3上にスピンキャスト法で塗布し、熱風循環型オーブン180℃で1時間加熱して有機樹脂の熱硬化層を形成した。この時の絶縁層(熱硬化層)の膜厚は約320nmであった。表面のRaは3nm以下であり、銀電極表面上のRaの30nmよりも小さくなった。
形成した絶縁膜上に銀ペーストで上部電極を形成し、150℃で1時間焼成した。比誘電率は10から20kHzの測定範囲内で安定しており、その値は1kHzで4.0であった。また、この絶縁層の絶縁特性について調査した結果を図2に示した。得られた絶縁層の薄膜は電圧値0〜20Vの範囲内で高い絶縁性を示していた。
実施例4
熱硬化性樹脂組成物2を、ITO電極付きガラス基材1上にスピンキャスト法で塗布し、熱風循環型オーブン180℃で1時間加熱して有機樹脂の熱硬化層を形成した。この時の薄膜(熱硬化層)の膜厚は約240nmであった。表面のRaは1nm以下であり、ITO表面上のRaの7nmよりも小さくなった。
実施例1と同様の方法で上部電極を形成し、誘電特性と絶縁特性を評価した。比誘電率は10から20kHzの測定範囲内で安定しており、その値は1kHzで3.9程度であった。また、この絶縁層の絶縁特性について調査した結果を図2に示した。得られた薄膜は電圧値0〜20Vの範囲内で高い絶縁性を示していた。
実施例5
熱硬化性樹脂組成物3を、ITO電極付きガラス基材1上にスピンキャスト法で塗布し、熱風循環型オーブン180℃で1時間加熱して有機樹脂の熱硬化層を形成した。この時の薄膜(熱硬化層)の膜厚は約400nmであった。表面のRaは1nm以下であり、ITO表面上のRaの7nmよりも小さくなった。
実施例1同様の方法で上部電極を形成し、誘電特性と絶縁特性を評価した。比誘電率は10から20kHzの測定範囲内で安定しており、その値は1kHzで5.0程度であった。また、得られた薄膜は電圧値0〜20Vの範囲内で高い絶縁性を示していた。
実施例6
熱硬化性樹脂組成物4を、ITO電極付きガラス基材1上にスピンキャスト法で塗布し、熱風循環型オーブン180℃で1時間加熱して有機樹脂の熱硬化層を形成した。この時の薄膜(熱硬化層)の膜厚は約400nmであった。表面のRaは1nm以下であり、ITO表面上のRaの7nmよりも小さくなった。
実施例1と同様の方法で上部電極を形成し、誘電特性と絶縁特性を評価した。比誘電率は10から20kHzの測定範囲内で安定しており、その値は1kHzで4.2程度であった。また、得られた薄膜は電圧値0〜20Vの範囲内で高い絶縁性を示していた。
実施例7
熱硬化性樹脂組成物4を、銀電極付きガラス基材2上にスピンキャスト法で塗布し、熱風循環型オーブン180℃で1時間加熱して有機樹脂の熱硬化層を形成した。この時の薄膜(熱硬化層)の膜厚は約420nmであった。表面のRaは2nm以下であり、銀電極表面上のRaの20nmよりも小さくなった。
実施例1と同様の方法で上部電極を形成し、誘電特性と絶縁特性を評価した。比誘電率は10から20kHzの測定範囲内で安定しており、その値は1kHzで4.0程度であった。また、得られた薄膜は電圧値0〜20Vの範囲内で高い絶縁性を示していた。
実施例8
熱硬化性樹脂組成物5を、ITO電極付きガラス基材1上にスピンキャスト法で塗布し、熱風循環型オーブン180℃で1時間加熱して有機樹脂の熱硬化層を形成した。この時の薄膜(熱硬化層)の膜厚は約450nmであった。表面のRaは2nmであり、ITO表面上のRaの7nmよりも小さくなった。
実施例1と同様の方法で上部電極を形成し、誘電特性と絶縁特性を評価した。比誘電率は10から20kHzの測定範囲内で安定しており、その値は1kHzで4.3程度であった。また、得られた薄膜は電圧値0〜20Vの範囲内で高い絶縁性を示していた。
実施例9
図1に示すFETを作成した。
有機半導体層には、下記の式(2)で表される繰り返し単位を持つポリ(3−ヘキシルチオフェン)からなる有機半導体層を用いた。
Figure 2005354012
まず、基材1の表面のゲート電極2はITOであり、前記ITO電極付きガラス基材1を使用した。
続いて、このゲート電極2の上に、実施例1と同様に熱硬化性樹脂組成物1から薄膜を作成した。すなわち、フェノールノボラック樹脂とヘキサメトキシメチルメラミン系架橋剤との硬化物の膜厚約250nmのゲート絶縁層3を形成した。
次に、金属蒸着マスクを用いてソース電極4及びドレイン電極5を真空蒸着法により作製した。電極材料は金である。蒸着の際の到達真空度は、3×10-5Paである。基材温度は室温に設定した。ソース電極とドレイン電極間の距離Lは50μm、ソース、ドレイン電極の長さWは30mmとした。また、金蒸着膜の膜厚は100nmにした。
さらにゲート絶縁層3、ソース電極4およびドレイン電極5の上部にポリ(3−ヘキシルチオフェン)の1%クロロホルム溶液を滴下法により塗布し、100℃で乾燥することで有機半導体層6を形成した。なお、原料のポリ(3−ヘキシルチオフェン)粉末は市販のアルドリッチ社製、レジオレギュラータイプを再沈殿法により精製したものを用いた。以上により、FETを得た。
得られたFETのVd−Id曲線をパラメーターアナライザー(Agilent社(製)、4156C(商品名))を用いて測定したところ、図3に示す結果を得た。
図3によると、この実施例9によるFETは、ゲート電圧(Vg)の変化にともない、ソース電極/有機半導体/ドレイン電極間を流れるドレイン電流値(Id)が変化するスイッチング特性を示していた。また、このFETは、Idのオンオフ比50をVg=−20Vで達成した。
実施例10
ITO付きガラス基材1上に、下記の式(3)で表されるテトラビシクロポルフィリン銅錯体の1%クロロホルム溶液をスピンコート法で塗布し、220℃で焼成し、式(4)で表されるテトラベンゾポルフィリン銅錯体膜を形成した。このテトラベンゾポルフィリン銅錯体膜を有機半導体層として使用した以外は実施例9と同様の方法でFETを作製した。
Figure 2005354012
得られたFETのVd−Id曲線をパラメーターアナライザー(Agilent社(製)、4156C(商品名))を用いて測定したところ、この実施例によるFETは、ゲート電圧(Vg)の変化にともない、ソース電極/有機半導体/ドレイン電極間を流れるドレイン電流値(Id)が変化するスイッチング特性を示していた。また、このFETは、Idのオンオフ比500をVg=−20Vで達成した。
実施例11
基材を前記銀電極付きガラス基材2に変更した以外は実施例10と同様の方法でFETを作製した。この時の基材1はPETであり、ゲート電極2は銀である。
得られたFETのVd−Id曲線をパラメーターアナライザー(Agilent社(製)、4156C(商品名))を用いて測定したところ、この実施例によるFETは、ゲート電圧(Vg)の変化にともない、ソース電極/有機半導体/ドレイン電極間を流れるドレイン電流値(Id)が変化するスイッチング特性を示していた。また、このFETは、Idのオンオフ比400をVg=−20Vで達成した。
比較例1
ポリビニルフェノール(丸善石油化学(株)製、S−1P)12gをPGMEA88gに室温で完全に溶解し、樹脂溶液を調製した。
得られた樹脂溶液を、ITO付きのPETフィルム上にスピンコート法で塗布し、ホットプレート上180℃で30分間加熱して薄膜を得た。この時の薄膜の膜厚は約300nmであった。AFMで薄膜表面上を観察したところ、表面の凹凸は8nm程度であり、ITO表面上の凹凸の30nmよりも小さくはなったが、大きな変化は見られなかった。
実施例1同様の方法で上部電極を形成し、絶縁特性を評価した結果について図2に示した。薄膜は20〜30Vの範囲で絶縁破壊が起こり、絶縁層として機能しなかった。
本発明のFETは、ゲート電極からソース電極もしくはドレイン電極への電流リークが少なく、駆動電圧を上げることなく、高い移動度を示すので、プラスチック基材を用いた回路、電子タグやディスプレイの表示駆動回路、メモリ等に利用することができる。
本発明のFETの一例を示す模式的断面図である。 本発明の実施例1、3、4および比較例1における絶縁層を2層の電極で挟んだ素子の絶縁特性を示す図である。 本発明の実施例8におけるFETの電気特性を示す図である
符号の説明
1 基材
2 ゲート電極
3 ゲート絶縁層
4 ソース電極
5 ドレイン電極
6 有機半導体層

Claims (7)

  1. 少なくとも基材と、有機半導体層と、絶縁層と、導電層を有する電界効果型トランジスタにおいて、前記絶縁層が下記一般式(1)で表されるフェノール樹脂の硬化物からなることを特徴とする電界効果型トランジスタ。
    Figure 2005354012
    (式中、R1、R2およびR3はそれぞれ独立して水素原子、ハロゲン原子、ヒドロキシメチル基、または炭素数1以上12以下のアルキル基、アルケニル基、アルキニル基、アルコキシル基、アルキルチオ基、アルキルエステル基より選ばれる少なくとも1種を示す。X1およびX2はそれぞれ独立して水素原子、または炭素数1以上12以下のアルキル基、アルケニル基、アルキニル基、またはアリール基より選ばれる少なくとも1種を示す。nは0以上2000以下の整数を示す。)
  2. 前記導電層がゲート電極、ソース電極、ドレイン電極を含み、絶縁層はゲート絶縁層を含み、かつ該ゲート絶縁層が前記一般式(1)で表されるフェノール樹脂の硬化物からなることを特徴とする請求項1記載の電界効果型トランジスタ。
  3. 前記ゲート絶縁層の膜厚が100nm以上1μm以下であることを特徴とする請求項2記載の電界効果型トランジスタ。
  4. 前記導電層のうち一部もしくは全部が一次粒径5nm以上2μm以下の導電性微粒子の集合体であることを特徴とする請求項1乃至3のいずれかの項に記載の電界効果型トランジスタ。
  5. 少なくとも基材と、有機半導体層と、絶縁層と、導電層を有する電界効果型トランジスタの製造方法であって、少なくとも下記一般式(1)で表されるフェノール樹脂を含む熱硬化性樹脂組成物を塗布した後に加熱して絶縁層を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法。
    Figure 2005354012
    (式中、R1、R2およびR3はそれぞれ独立して水素原子、ハロゲン原子、ヒドロキシメチル基、または炭素数1以上12以下のアルキル基、アルケニル基、アルキニル基、アルコキシル基、アルキルチオ基、アルキルエステル基より選ばれる少なくとも1種を示す。X1およびX2はそれぞれ独立して水素原子、または炭素数1以上12以下のアルキル基、アルケニル基、アルキニル基、またはアリール基より選ばれる少なくとも1種を示す。nは0以上2000以下の整数を示す。)
  6. 前記導電層のうち一部もしくは全部を導電性材料もしくは導電性材料の前駆体の溶液、分散液、もしくはペーストを塗布した後に加熱して形成することを特徴とする請求項5記載の電界効果型トランジスタの製造方法。
  7. 前記熱硬化性樹脂組成物に含まれるフェノール樹脂の軟化点が70〜130℃の範囲にあることを特徴とする請求項5記載の電界効果型トランジスタの製造方法。
JP2004176130A 2004-06-14 2004-06-14 電界効果型トランジスタおよびその製造方法 Expired - Fee Related JP4731840B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004176130A JP4731840B2 (ja) 2004-06-14 2004-06-14 電界効果型トランジスタおよびその製造方法
PCT/JP2005/010995 WO2005122279A1 (en) 2004-06-14 2005-06-09 Field effect transistor and production process thereof
US10/559,799 US7605392B2 (en) 2004-06-14 2005-06-09 Field effect transistor and production process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004176130A JP4731840B2 (ja) 2004-06-14 2004-06-14 電界効果型トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2005354012A true JP2005354012A (ja) 2005-12-22
JP4731840B2 JP4731840B2 (ja) 2011-07-27

Family

ID=35503387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004176130A Expired - Fee Related JP4731840B2 (ja) 2004-06-14 2004-06-14 電界効果型トランジスタおよびその製造方法

Country Status (3)

Country Link
US (1) US7605392B2 (ja)
JP (1) JP4731840B2 (ja)
WO (1) WO2005122279A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009063583A1 (ja) * 2007-11-16 2009-05-22 Panasonic Corporation フレキシブル半導体装置の製造方法及びフレキシブル半導体装置
WO2012029700A1 (ja) * 2010-08-30 2012-03-08 住友化学株式会社 有機薄膜トランジスタ絶縁層用組成物及び有機薄膜トランジスタ
WO2017159703A1 (ja) 2016-03-16 2017-09-21 富士フイルム株式会社 有機半導体組成物、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
WO2018061821A1 (ja) 2016-09-29 2018-04-05 富士フイルム株式会社 有機半導体膜形成用組成物、有機半導体膜及びその製造方法、並びに、有機半導体素子
WO2018061819A1 (ja) 2016-09-29 2018-04-05 富士フイルム株式会社 微結晶有機半導体膜、有機半導体トランジスタ、及び有機半導体トランジスタの製造方法
WO2018181056A1 (ja) 2017-03-31 2018-10-04 富士フイルム株式会社 有機半導体素子、有機半導体組成物、有機半導体膜の製造方法、有機半導体膜、並びに、これらに用いる化合物及びポリマー
WO2018181055A1 (ja) 2017-03-31 2018-10-04 富士フイルム株式会社 有機半導体素子、有機半導体組成物、有機半導体膜の製造方法、有機半導体膜、並びに、これらに用いる化合物及びポリマー
WO2018181054A1 (ja) 2017-03-31 2018-10-04 富士フイルム株式会社 有機半導体素子、有機半導体組成物、有機半導体膜の製造方法、有機半導体膜、並びに、これらに用いる化合物及びポリマー
US10971686B2 (en) 2016-04-01 2021-04-06 Fujifilm Corporation Organic semiconductor element, polymer, organic semiconductor composition, and organic semiconductor film
US11038125B2 (en) 2016-04-01 2021-06-15 Fujifilm Corporation Organic semiconductor element, polymer, organic semiconductor composition, and organic semiconductor film

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079203A (ja) * 2003-08-28 2005-03-24 Canon Inc 電界効果型トランジスタおよびその製造方法
JP2005079204A (ja) * 2003-08-28 2005-03-24 Canon Inc 電界効果型トランジスタおよびその製造方法
JP4401836B2 (ja) * 2004-03-24 2010-01-20 キヤノン株式会社 電界効果型トランジスタおよびその製造方法
US7511296B2 (en) 2005-03-25 2009-03-31 Canon Kabushiki Kaisha Organic semiconductor device, field-effect transistor, and their manufacturing methods
US7435989B2 (en) * 2005-09-06 2008-10-14 Canon Kabushiki Kaisha Semiconductor device with layer containing polysiloxane compound
US7695999B2 (en) * 2005-09-06 2010-04-13 Canon Kabushiki Kaisha Production method of semiconductor device
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
WO2007149835A2 (en) * 2006-06-20 2007-12-27 Konarka Technologies, Inc. Photovoltaic cells
US7863603B1 (en) * 2006-07-24 2011-01-04 The Board Of Trustees Of The Leland Stanford Junior University Cross-linked organic thin-film dielectrics
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
US8084765B2 (en) * 2007-05-07 2011-12-27 Xerox Corporation Electronic device having a dielectric layer
US7879688B2 (en) * 2007-06-29 2011-02-01 3M Innovative Properties Company Methods for making electronic devices with a solution deposited gate dielectric
US20090001356A1 (en) * 2007-06-29 2009-01-01 3M Innovative Properties Company Electronic devices having a solution deposited gate dielectric
KR100934260B1 (ko) * 2007-09-14 2009-12-28 삼성모바일디스플레이주식회사 박막트랜지스터와 그의 제조방법, 유기전계발광표시장치와그의 제조방법 및 레이저 열 전사법용 도너기판
US20100090212A1 (en) * 2008-04-28 2010-04-15 Industrial Technology Research Institute Memory cell
TW200945591A (en) * 2008-04-28 2009-11-01 Ind Tech Res Inst Memory cell
JP2014170686A (ja) 2013-03-04 2014-09-18 Toshiba Corp 表示素子の製造方法、表示素子及び表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006700A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
JP2004063977A (ja) * 2002-07-31 2004-02-26 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2004063975A (ja) * 2002-07-31 2004-02-26 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2004128469A (ja) * 2002-07-31 2004-04-22 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2004146796A (ja) * 2002-09-30 2004-05-20 Seiko Epson Corp 膜パターンの形成方法、薄膜製造装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU466953B2 (en) * 1972-05-24 1975-11-13 Dulux Australia Limited Thermosetting coating compositions
US6107117A (en) 1996-12-20 2000-08-22 Lucent Technologies Inc. Method of making an organic thin film transistor
US6586791B1 (en) * 2000-07-19 2003-07-01 3M Innovative Properties Company Transistor insulator layer incorporating superfine ceramic particles
JP2004506985A (ja) * 2000-08-18 2004-03-04 シーメンス アクチエンゲゼルシヤフト 封入された有機電子構成素子、その製造方法および使用
JP2003234473A (ja) * 2002-02-06 2003-08-22 Canon Inc 有機半導体素子の製造方法
KR100547501B1 (ko) * 2002-07-01 2006-01-31 세이코 엡슨 가부시키가이샤 유기 일렉트로루미네선스 장치의 제조 방법, 박막 트랜지스터의 제조 방법 및 전자 기기
EP1388903B1 (en) * 2002-08-09 2016-03-16 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent device
JP4136630B2 (ja) * 2002-12-03 2008-08-20 キヤノン株式会社 プラズマ処理装置
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
JP4612786B2 (ja) * 2003-03-03 2011-01-12 キヤノン株式会社 有機電界効果型トランジスタの製造方法
WO2004087836A1 (en) * 2003-03-31 2004-10-14 Canon Kabushiki Kaisha Field effect transistor and method of producing the same
DE602004030668D1 (de) * 2003-04-01 2011-02-03 Canon Kk Organische halbleiteranordnung
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
JP2005079204A (ja) * 2003-08-28 2005-03-24 Canon Inc 電界効果型トランジスタおよびその製造方法
JP4557755B2 (ja) * 2004-03-11 2010-10-06 キヤノン株式会社 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
US7057205B2 (en) * 2004-03-17 2006-06-06 Lucent Technologies Inc. P-type OFET with fluorinated channels
US7511296B2 (en) * 2005-03-25 2009-03-31 Canon Kabushiki Kaisha Organic semiconductor device, field-effect transistor, and their manufacturing methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006700A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
JP2004063977A (ja) * 2002-07-31 2004-02-26 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2004063975A (ja) * 2002-07-31 2004-02-26 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2004128469A (ja) * 2002-07-31 2004-04-22 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2004146796A (ja) * 2002-09-30 2004-05-20 Seiko Epson Corp 膜パターンの形成方法、薄膜製造装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009063583A1 (ja) * 2007-11-16 2009-05-22 Panasonic Corporation フレキシブル半導体装置の製造方法及びフレキシブル半導体装置
WO2012029700A1 (ja) * 2010-08-30 2012-03-08 住友化学株式会社 有機薄膜トランジスタ絶縁層用組成物及び有機薄膜トランジスタ
WO2017159703A1 (ja) 2016-03-16 2017-09-21 富士フイルム株式会社 有機半導体組成物、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
US10971686B2 (en) 2016-04-01 2021-04-06 Fujifilm Corporation Organic semiconductor element, polymer, organic semiconductor composition, and organic semiconductor film
US11038125B2 (en) 2016-04-01 2021-06-15 Fujifilm Corporation Organic semiconductor element, polymer, organic semiconductor composition, and organic semiconductor film
WO2018061821A1 (ja) 2016-09-29 2018-04-05 富士フイルム株式会社 有機半導体膜形成用組成物、有機半導体膜及びその製造方法、並びに、有機半導体素子
WO2018061819A1 (ja) 2016-09-29 2018-04-05 富士フイルム株式会社 微結晶有機半導体膜、有機半導体トランジスタ、及び有機半導体トランジスタの製造方法
WO2018181056A1 (ja) 2017-03-31 2018-10-04 富士フイルム株式会社 有機半導体素子、有機半導体組成物、有機半導体膜の製造方法、有機半導体膜、並びに、これらに用いる化合物及びポリマー
WO2018181055A1 (ja) 2017-03-31 2018-10-04 富士フイルム株式会社 有機半導体素子、有機半導体組成物、有機半導体膜の製造方法、有機半導体膜、並びに、これらに用いる化合物及びポリマー
WO2018181054A1 (ja) 2017-03-31 2018-10-04 富士フイルム株式会社 有機半導体素子、有機半導体組成物、有機半導体膜の製造方法、有機半導体膜、並びに、これらに用いる化合物及びポリマー

Also Published As

Publication number Publication date
US7605392B2 (en) 2009-10-20
WO2005122279A1 (en) 2005-12-22
US20070096079A1 (en) 2007-05-03
JP4731840B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
JP4731840B2 (ja) 電界効果型トランジスタおよびその製造方法
JP5037841B2 (ja) 有機半導体素子、電界効果型トランジスタおよびそれらの製造方法
US7795636B2 (en) Organic semiconductor device, field-effect transistor, and their manufacturing methods
JP5657379B2 (ja) 電子装置の製造方法
JP4557755B2 (ja) 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
JP5124520B2 (ja) 薄膜トランジスタ
US9076975B2 (en) Dielectric composition for thin-film transistors
KR20110056505A (ko) 상단 게이트 유기 박막 트랜지스터용 표면 처리된 기판
JP2012109594A (ja) エッジエミッティングレーザのモノリシックアレイ
US8821962B2 (en) Method of forming dielectric layer with a dielectric composition
TW201228060A (en) Process for preparing an organic electronic device
US20080237581A1 (en) Device with phase-separated dielectric structure
JP2009260346A (ja) 有機薄膜トランジスタ
US9058981B2 (en) Dielectric composition for thin-film transistors
TWI535569B (zh) Organic semiconductor components
JP2010098309A (ja) 有機薄膜トランジスタ
JP4652704B2 (ja) 有機半導体素子
JP2004055649A (ja) 有機薄膜トランジスタ及びその製造方法
JP4343572B2 (ja) 有機半導体素子の製造方法
JP2010098308A (ja) 有機薄膜トランジスタ
KR101140686B1 (ko) 유기 게이트 절연막 조성물 및 이를 이용한 유기 게이트절연막
JP2009278087A (ja) 有機薄膜トランジスター
JP2004063977A (ja) 電界効果トランジスタ
US9525135B2 (en) Thixotropic composition
JP2004304121A (ja) 有機半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees