KR101997807B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR101997807B1
KR101997807B1 KR1020170132163A KR20170132163A KR101997807B1 KR 101997807 B1 KR101997807 B1 KR 101997807B1 KR 1020170132163 A KR1020170132163 A KR 1020170132163A KR 20170132163 A KR20170132163 A KR 20170132163A KR 101997807 B1 KR101997807 B1 KR 101997807B1
Authority
KR
South Korea
Prior art keywords
processing
gas
substrate
chamber
wafer
Prior art date
Application number
KR1020170132163A
Other languages
English (en)
Other versions
KR20180105041A (ko
Inventor
카츠히코 야마모토
하지메 카라사와
카즈유키 토요다
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20180105041A publication Critical patent/KR20180105041A/ko
Application granted granted Critical
Publication of KR101997807B1 publication Critical patent/KR101997807B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

자기 조직화 리소그래피에 의한 패터닝을 적절하고 효율적으로 수행할 수 있는 기술을 제공한다.
가이드 패턴이 형성된 기판을 처리실에 수용하는 공정; 기판에 대한 친수화 처리 또는 소수화 처리 중 어느 일방을 수행하는 제1 처리 가스의 플라즈마를 처리실에 공급하는 제1 처리 공정; 제1 처리 공정 후에 기판에 대한 친수화 처리 또는 소수화 처리의 어느 타방을 수행하는 제2 처리 가스의 플라즈마를 처리실에 공급하는 제2 처리 공정; 및 제2 처리 공정 후에 기판의 면상의 가이드 패턴이 형성되지 않는 부분에 2종류 이상의 유기 재료를 포함하는 포토레지스트 재료를 도포하는 공정을 포함하는 기술이 제공된다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS AND NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM}
본 개시(開示)는 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체에 관한 것이다.
최근 반도체 장치의 대(大)집적화나 다운사이징화 등의 진전에 따라서, 차세대의 리소그래피 기술로서 블록 공중합체(block copolymer)의 자기 조직화 현상을 이용한 자기 조직화 리소그래피가 주목받고 있다(예컨대 특허문헌1 참조).
1. 일본 특개 2015-216368호 공보
본 개시는 자기 조직화 리소그래피에 의한 패터닝을 적절하고 효율적으로 수행할 수 있는 기술을 제공한다.
일 형태에 따르면, 가이드 패턴이 형성된 기판을 처리실에 수용하는 공정; 상기 기판에 대한 친수화 처리 또는 소수화(疎水化) 처리 중 어느 일방(一方)을 수행하는 제1 처리 가스의 플라즈마를 상기 처리실에 공급하는 제1 처리 공정; 상기 제1 처리 공정 후에 상기 기판에 대한 친수화 처리 또는 소수화 처리의 어느 타방(他方)을 수행하는 제2 처리 가스의 플라즈마를 상기 처리실에 공급하는 제2 처리 공정; 및 상기 제2 처리 공정 후에 상기 기판의 면상에 상기 가이드 패턴이 형성되지 않는 부분에 2종류 이 상의 유기 재료를 포함하는 포토레지스트 재료를 도포하는 공정을 포함하는 기술이 제공된다.
본 개시에 의한 기술에 따르면, 자기 조직화 리소그래피에 의한 패터닝을 적절하고 효율적으로 수행할 수 있다.
도 1a 내지 도 1g는 자기 조직화 리소그래피에 의한 패터닝 처리의 개요를 모식적으로 도시하는 설명도.
도 2는 본 발명의 일 실시 형태에 따른 기판 처리 장치의 개략 구성예를 도시하는 모식도.
도 3은 본 발명의 일 실시 형태에 따른 기판 처리 장치가 구비하는 컨트롤러의 구성예를 도시하는 블록도.
도 4는 본 발명의 일 실시 형태에 따른 기판 처리 공정에서의 기판 표면 특성 개질 처리의 시퀀스예를 도시하는 플로우 차트.
도 5는 본 발명의 일 실시 형태에 따른 기판 처리 공정에서의 기판 표면 특성 개질 처리의 시퀀스예를 도시하는 차트 도면.
도 6은 본 발명의 일 실시 형태에 따른 기판 처리 공정에서의 레지스트 재료의 도포 경화 처리에 이용하는 장치의 요부 구성예를 도시하는 모식도.
도 7은 본 발명의 일 실시 형태에 따른 기판 처리 공정에서의 레지스트 재료의 도포 경화(硬化) 처리의 시퀀스예를 도시하는 플로우 차트.
<본 발명의 일 실시 형태>
이하에 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다.
(1) 자기 조직화 리소그래피에 의한 패터닝 처리의 개요
우선 본 발명의 일 실시 형태에서의 패터닝 처리의 개요를 설명한다. 여기서 설명하는 패터닝 처리는 반도체 장치(반도체 디바이스)의 제조 공정의 일 공정으로서 수행되는 것으로 자기 조직화 리소그래피(Directed Self-Assembly:DSA)에 의해 수행하는 것이다.
DSA에 의한 패터닝 처리는 예컨대 도 1a에 도시된 순서로 수행된다.
[가이드 형성 기판의 준비: (S101)]
DSA에 의한 패터닝 처리에서는 우선 가이드 형성 기판을 준비한다. 가이드 형성 기판은 도 1b에 도시된 바와 같이 실리콘 웨이퍼 등의 기판(11)의 표면 상에 가이드 패턴(12)이 형성되어 이루어지는 것이다. 가이드 패턴(12)은 예컨대 라인 앤드 스페이스 패턴이나 홀 패턴 등을 형성하기 위한 가이드가 되는 것이며 공지의 화학 증폭형 레지스트 조성물을 이용해서 공지의 레지스트 패턴 형성 방법과 동일한 기법에 의해 형성된 것이다.
[기판의 표면 특성 개질: (S102)]
가이드 형성 기판을 준비하면 계속해서 도 1c에 도시된 바와 같이 그 가이드 형성 기판의 표면, 특히 적어도 가이드 형성 기판을 구성하는 기판(11)의 노출된 표면(11a) 및 마찬가지로 가이드 형성 기판을 구성하는 가이드 패턴(12)의 측면(12a)에 대하여 각각의 표면의 특성을 개질하는 처리를 수행한다.
이 표면 특성 개질 처리는 후술하는 DSA레지스트 재료(13)를 가이드 패턴(12)을 따라 규칙대로 배열시키기 위해서 수행한다. 상세하게는, 도 1d에 도시된 바와 같이 후술하는 DSA레지스트 재료(13)는 2종류 이상의 유기 재료(13a, 13b)를 포함하는 것이며, 기판(11)이나 가이드 패턴(12) 등의 표면 특성에 따라서는 이들의 유기 재료(13a, 13b)의 배열이 정돈되기 어렵게 적층 배열된다는 문제가 있다. 이와 같은 문제를 해소하기 위해서, 표면 특성 개질 처리를 수행하여, 기판(11)의 표면(11a)과 가이드 패턴(12)의 측면(12a)과의 습윤성을 다르게 하고 각 유기 재료(13a, 13b)가 가이드 패턴(12)을 따라 규칙성을 가지는 배열을 형성하기 쉽게 하는 것이다.
또한 여기서 수행하는 표면 특성 개질 처리가 구체적인 내용에 대해서는 후술한다.
[DSA레지스트 재료의 도포·경화: (S103)]
기판(11) 및 가이드 패턴(12)에 대한 표면 특성 개질 처리의 다음으로 도 1e에 도시된 바와 같이 기판(11)의 면상의 가이드 패턴(12)이 형성되지 않는 부분에 포토레지스트 재료로서의 DSA레지스트 재료(13)를 도포한다.
DSA레지스트 재료(13)는 서로 다른 2종류 이 상의 유기 재료(13a, 13b)(폴리머 블록)가 공중합해서 이루어지는 블록 코폴리머(copolymer)이며, 각 유기 재료(13a, 13b)가 서로 녹기 어려운 구조이기 때문에 열처리를 수행하는 것으로 미크로인 상 분리(相分離)를 발생시키도록 구성된 것이다. 이와 같은 DSA레지스트 재료(13)로서는 대표적인 일 예로서 분자량이 다른 2종류의 고분자를 결합시켜서 이루어지는 것이며, 유기 재료의 1종으로서의 폴리메틸메타크릴레이트(13a)(PMMA)와 유기 재료의 다른 1종으로서의 폴리스티렌(13b)(PS)을 포함하는 디블록(diblock) 코폴리머인 폴리스티렌-폴리메틸메타크릴레이트(PS-PMMA)를 들 수 있다. 또한 DSA레지스트 재료(13)는 자기 조직화에 의해 상 분리 구조를 형성할 수 있는 것이면 특히 한정되는 것이 아니지만 양호하게 상 분리 구조를 형성할 수 있는 관점에서는 블록 공중합체가 바람직하고, 스티렌 단위(單位)-메타크릴산(methacrylic acid) 에스테르 단위로 이루어지는 블록 공중합체가 보다 바람직하고, 스티렌 단위-메틸메타크릴레이트 단위로 이루어지는 디블록 공중합체가 보다 바람직하다. DSA레지스트 재료(13)를 도포하는 기법에 대해서도 특히 한정되는 것이 아니지만 예컨대 스핀 코팅법을 이용해서 수행하면 좋다.
DSA레지스트 재료(13)를 도포한 후는 소정 시간을 두고 건조시켜 또한 베이크 처리를 수행하여, DSA레지스트 재료(13)를 경화시킨다. 베이크 처리의 기법에 대해서도 특히 한정되는 것이 아니지만 예컨대 오븐이나 핫 플레이트 등을 이용해서 80℃ 내지 400℃ 정도의 온도로 10초 내지 120분 정도의 시간으로 가열을 수행하는 것을 예로 들 수 있다.
이와 같은 처리를 수행하는 것에 의해 DSA레지스트 재료(13)는 PMMA(13a)와 PS(13b)와의 상 분리가 발생하고, 이들 PMMA(13a) 및 PS(13b)가 가이드 패턴(12)을 따라 규칙대로 배열된 상태에서 경화하도록 이루어진다.
[DSA레지스트 개질: (S104)]
DSA레지스트 재료(13)가 경화한 후는 필요에 따라서 도 1f에 도시된 바와 같이 PMMA(13a)의 부분을 산화 알루미늄(Al2O3)으로 개질시키는 처리를 수행한다. PMMA(13a)의 부분을 Al2O3으로 개질시키는 것에 의해 PS(13b)에 대한 에칭 선택비를 향상시킬 수 있다. Al2O3로의 개질 처리는 예컨대 트리메틸알루미늄(TMA) 가스와 산화 가스[예컨대 물(H2O)이나 과산화 수소(H2O2)]를 교호(交互)적으로 공급해서 수행하면 좋다. 또한 Al2O3로의 개질 처리는 필수가 아니고 생략될 수도 있다.
[패턴 형성: (S105)]
그 후는 도 1g에 도시된 바와 같이 경화된 DSA레지스트 재료(13)가 포함하는 상 분리 구조 중 일부의 상(相), 구체적으로는 PS(13b)의 부분을 자기 조직화에 의해 상 분리한 각 상(相)의 에칭 레이트의 차이를 이용하면서 에칭 처리에 의해 제거한다. 이때 가이드 패턴(12)의 적어도 일부를 함께 제거할 수도 있다. 에칭 처리는 케미칼 드라이 에칭, 케미칼 웨트 에칭 등의 반응성 이온 에칭(RIE)이나 이온 빔 에칭 등의 물리적 에칭 등의 공지의 기법을 이용하면 좋다.
이에 의해 기판(11) 상에는 PMMA(13a)의 부분이 잔존하는 패턴이 형성된다. 이 패턴을 마스크로 하여서 기판(11)에 대한 에칭 처리를 수행하면 그 기판(11)에 PMMA(13a)에 의한 패턴을 전사하여 라인 앤드 스페이스 패턴이나 홀 패턴 등을 형성할 수 있다.
(2) 기판 처리 장치의 구성
다음으로 본 발명의 일 실시 형태에 따른 기판 처리 장치의 개략 구성에 대해서 설명한다. 여기서 설명하는 기판 처리 장치는 전술한 일련의 패터닝 처리 중 기판 표면 특성 개질 처리(S102)를 수행할 때에 이용되는 것이다.
(처리 용기)
도 2에 도시된 바와 같이 기판 처리 장치(100)는 처리 용기(202)를 구비한다. 처리 용기(202)는 예컨대 알루미늄(Al)이나 스텐레스 스틸(SUS) 등의 금속 재료 또는 석영에 의해 횡단면(橫斷面)이 원형이며 편평한 밀폐 용기로서 구성된다. 또한 처리 용기(202)는 상부 용기(202a)와 하부 용기(202b)를 구비하고 이들의 사이에 경계부(204)가 설치된다. 경계부(204)보다 상방(上方)의 상부 용기(202a)에 둘러싸여진 공간은 표면 특성 개질 처리(S102)의 처리 대상이 되는 가이드 형성 기판(200)(단순히 웨이퍼라고도 말한다)을 처리하는 처리 공간(201)(처리실이라고도 말한다)으로서 기능한다. 한편, 경계부(204)보다 하방(下方)의 공간의 하부 용기(202b)에 둘러싸여진 공간은 웨이퍼(200)를 이재하기 위한 반송 공간(203)(이재실이라고도 말한다)으로서 기능한다. 이재실(203)로서 기능하기 위해서, 하부 용기(202b)의 측면에는 게이트 밸브(1490)에 인접한 기판 반입 출구(1480)가 설치되고 그 기판 반입 출구(1480)를 개재해서 웨이퍼(200)가 진공 반송실(미도시)과의 사이를 이동하도록 이루어진다. 하부 용기(202b)의 저부(底部)에는 리프트 핀(207)이 복수 설치된다. 또한 하부 용기(202b)는 접지(接地)된다.
(기판 지지부)
처리실(201) 내에는 웨이퍼(200)를 지지하는 기판 지지부(210)(서셉터)가 설치된다. 서셉터(210)는 웨이퍼(200)를 재치하는 재치면(211)을 구비하는 기판 재치대(212)를 포함한다. 기판 재치대(212)는 재치면(211) 상의 웨이퍼(200)의 온도를 조정하는 온도 조정부(213a, 213b)와 처리실(201) 내에 바이어스 전압을 인가하기 위한 바이어스 전극(219a, 219b)을 내장한다. 또한 기판 재치대(212)에는 리프트 핀(207)이 관통하는 관통공(214)이 리프트 핀(207)과 대응하는 위치에 각각 설치된다.
기판 재치대(212)에 내장된 온도 조정부(213a, 213b)는 열매체의 공급에 의한 온도 조정(가열 또는 냉각)에 의해 재치면(211) 상의 웨이퍼(200)를 소정 온도로 유지하도록 구성된다. 열매체로서는 예컨대 에틸렌글리콜이나 불소계의 열매체가 이용된다. 이와 같은 온도 조정부(213a, 213b)는 예컨대 재치면(211)의 내주측과 외주측과 같이 재치면(211)의 면내를 복수 영역에 분할한 경우의 각 영역의 각각에 별개로 설치된다. 그리고 각 온도 조정부(213a, 213b)에는 열매체의 유량을 조정하는 유량 조정부(213c, 213d)가 각각 개별로 접속된다. 각 유량 조정부(213c, 213d)는 후술하는 컨트롤러(260)로부터의 지시에 따라 각각이 독립해서 제어된다. 이에 의해 온도 조정부(213a, 213b)는 재치면(211) 상의 웨이퍼(200)에 대하여 각 영역별로 독자적인 온도 조정을 수행하는 존 제어가 가능해지도록 구성된다.
기판 재치대(212)에 내장된 바이어스 전극(219a, 219b)은 전술한 온도 조정부(213a, 213b)와 동일하게 예컨대 재치면(211)의 내주측과 외주측과 같이 재치면(211)의 면내를 복수 영역으로 분할한 경우의 각 영역의 각각에 별개로 설치된다. 그리고 각 바이어스 전극(219a, 219b)에는 인가하는 바이어스 전압을 조정하기 위한 임피던스 조정부(220a, 220b) 및 임피던스 조정 전원(221a, 221b)이 각각 개별로 접속된다. 각 임피던스 조정부(220a, 220b)는 후술하는 컨트롤러(260)로부터의 지시에 따라 각각이 독립해서 제어된다. 이에 의해 바이어스 전극(219a, 219b)으로부터는 처리실(201) 내에 대하여 인가하는 바이어스 전압을 각 영역별로 독자적으로 조정하는 존 제어가 가능해지도록 구성된다.
기판 재치대(212)는 샤프트(217)에 의해 지지된다. 샤프트(217)는 처리 용기(202)의 저부를 관통하고 또한 처리 용기(202)의 외부에서 승강 기구(218)에 접속된다. 그리고 승강 기구(218)를 작동시키는 것에 의해 기판 재치대(212)를 승강시키는 것이 가능하도록 구성된다. 샤프트(217) 하단부의 주위는 벨로즈(219)에 의해 피복되어 처리실(201) 내는 기밀하게 보지(保持)된다.
기판 재치대(212)는 웨이퍼(200)의 반송 시에는 기판 재치면(211)이 기판 반입 출구(1480)의 위치(웨이퍼 반송 위치)가 되도록 하강하고, 웨이퍼(200)의 처리 시에는 웨이퍼(200)가 처리실(201) 내의 처리 위치(웨이퍼 처리 위치)까지 상승한다. 구체적으로는 기판 재치대(212)를 웨이퍼 반송 위치까지 하강시켰을 때에는 리프트 핀(207)의 상단부가 기판 재치면(211)의 상면으로부터 돌출하고 리프트 핀(207)이 웨이퍼(200)를 하방으로부터 지지하도록 이루어진다. 또한 기판 재치대(212)를 웨이퍼 처리 위치까지 상승시켰을 때에는 리프트 핀(207)은 기판 재치면(211)의 상면으로부터 매몰하고 기판 재치면(211)이 웨이퍼(200)를 하방으로부터 지지하도록 이루어진다. 또한 리프트 핀(207)은 웨이퍼(200)와 직접 접촉하기 때문에 예컨대 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다.
(가스 도입구)
처리실(201)의 상부에는 처리실(201) 내에 각종 가스를 공급하기 위한 가스 도입구(241)가 설치된다. 가스 도입구(241)에 접속되는 가스 공급 유닛의 구성에 대해서는 후술한다.
가스 도입구(241)에 연통하는 처리실(201) 내에는 가스 도입구(241)로부터 공급되는 가스를 분산시켜서 처리실(201) 내에 균등하게 확산시키기 위해서 분산판(234b)을 포함한 샤워 헤드(234)가 배치되는 것이 바람직하다.
분산판(234b)의 지지 부재(231b)에는 정합기(251)와 고주파 전원(252)이 접속되고 전자파(고주파 전력이나 마이크로파)가 공급 가능하도록 구성된다. 이에 의해 분산판(234b)을 통해서 처리실(201) 내에 공급되는 가스를 여기(勵起)해서 플라즈마화할 수 있도록 이루어진다. 즉 분산판(234b), 지지 부재(231b), 정합기(251) 및 고주파 전원(252)은 후술하는 제1 처리 가스 및 제2 처리 가스를 플라즈마화하는 것이며, 플라즈마화한 가스를 공급하는 제1 가스 공급부(상세한 것은 후술)의 일부 및 제2 가스 공급부(상세한 것은 후술)의 일부로서 기능한다.
(가스 공급부)
가스 도입구(241)에는 공통 가스 공급관(242)이 접속된다. 공통 가스 공급관(242)에는 제1 가스 공급관(243a), 제2 가스 공급관(244a), 제3 가스 공급관(245a)이 접속된다. 제1 가스 공급관(243a)을 포함하는 제1 가스 공급부(243)로부터는 제1 처리 가스(상세한 것은 후술)가 주로 공급되고 제2 가스 공급관(244a)을 포함하는 제2 가스 공급부(244)로부터는 제2 처리 가스(상세한 것은 후술)가 주로 공급된다. 제3 가스 공급관(245a)을 포함하는 제3 가스 공급부(245)로부터는 주로 퍼지 가스가 공급된다.
(제1 가스 공급부)
제1 가스 공급관(243a)에는 상류 방향으로부터 순서대로 제1 가스 공급원(243b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(243c)(MFC) 및 개폐 밸브인 밸브(243d)가 설치된다. 그리고 제1 가스 공급원(243b)으로부터 제1 원소를 함유하는 가스(제1 처리 가스)가 MFC(243c), 밸브(243d), 제1 가스 공급관(243a), 공통 가스 공급관(242)을 개재해서 처리실(201)에 공급된다.
제1 처리 가스는 예컨대 수소(H) 함유 가스다. 구체적으로는 수소(H2) 가스나 암모니아(NH3) 가스 등이 이용된다.
제1 가스 공급관(243a)의 밸브(243d)보다 하류측에는 제1 불활성 가스 공급관(246a)의 하류단이 접속된다. 제1 불활성 가스 공급관(246a)에는 상류 방향으로부터 순서대로 불활성 가스 공급원(246b), MFC(246c) 및 밸브(246d)가 설치된다. 그리고 불활성 가스 공급원(246b)으로부터 불활성 가스가 MFC(246c) 및 밸브(246d)를 개재해서 제1 가스 공급관(243a)에 공급된다. 불활성 가스는 예컨대 질소(N2) 가스다. 또한 불활성 가스로서 N2가스 외에 예컨대 헬륨(He) 가스, 네온(Ne) 가스, 아르곤(Ar) 가스 등의 희가스를 이용할 수 있다.
주로 제1 가스 공급관(243a), MFC(243c) 및 밸브(243d)에 의해 제1 가스 공급부(243)(수소 함유 가스 공급부라고도 말한다)가 구성된다. 또한 제1 가스 공급원(243b)을 제1 가스 공급부(243)에 포함시켜서 생각해도 좋다. 또한 주로 제1 불활성 가스 공급관(246a), MFC(246c) 및 밸브(246d)에 의해 제1 불활성 가스 공급부가 구성된다. 또한 불활성 가스 공급원(246b), 제1 가스 공급관(243a)을 제1 불활성 가스 공급부에 포함시켜서 생각해도 좋다. 또한 제1 불활성 가스 공급부를 제1 가스 공급부(243)에 포함시켜서 생각해도 좋다.
(제2 가스 공급부)
제2 가스 공급관(244a)에는 상류 방향으로부터 순서대로 제2 가스 공급원(244b), MFC(244c) 및 밸브(244d)가 설치된다. 그리고 제2 가스 공급원(244b)으로부터 제2 원소를 함유하는 가스(제2 처리 가스)가 MFC(244c), 밸브(244d), 제2 가스 공급관(244a), 공통 가스 공급관(242)을 개재해서 처리실(201)에 공급된다.
제2 처리 가스는 제1 처리 가스가 함유하는 제1 원소(예컨대 H)와는 다른 제2 원소(예컨대 불소)를 함유하는 것이며, 예컨대 불소(F) 함유 가스다. 구체적으로는 불소(F2) 가스, 불화 질소(NF3) 가스, 탄불화 가스(CF4, C2F6, C3F8) 등이 이용된다.
제2 가스 공급관(244a)의 밸브(244d)보다 하류측에는 제2 불활성 가스 공급관(247a)의 하류단이 접속된다. 제2 불활성 가스 공급관(247a)에는 상류 방향으로부터 순서대로 불활성 가스 공급원(247b), MFC(247c) 및 밸브(247d)가 설치된다. 그리고 불활성 가스 공급원(247b)으로부터 불활성 가스가 MFC(247c) 및 밸브(247d)를 개재해서 제2 가스 공급관(244a)에 공급된다. 불활성 가스에 대해서는 제1 불활성 가스 공급부의 경우와 동일하다.
주로 제2 가스 공급관(244a), MFC(244c) 및 밸브(244d)에 의해 제2 가스 공급부(244)(불소 함유 가스 공급부라고도 말한다)가 구성된다. 또한 제2 가스 공급원(244b)을 제2 가스 공급부(244)에 포함시켜서 생각해도 좋다. 또한 주로 제2 불활성 가스 공급관(247a), MFC(247c) 및 밸브(247d)에 의해 제2 불활성 가스 공급부가 구성된다. 또한 불활성 가스 공급원(247b), 제2 가스 공급관(244a)을 제2 불활성 가스 공급부에 포함시켜서 생각해도 좋다. 또한 제2 불활성 가스 공급부를 제2 가스 공급부(244)에 포함시켜서 생각해도 좋다.
(제3 가스 공급부)
제3 가스 공급관(245a)에는 상류 방향으로부터 순서대로 제3 가스 공급원(245b), MFC(245c) 및 밸브(245d)가 설치된다. 그리고 제3 가스 공급원(245b)으로부터 퍼지 가스로서의 불활성 가스가 MFC(245c), 밸브(245d), 제3 가스 공급관(245a), 공통 가스 공급관(242)을 개재해서 처리실(201)에 공급된다.
여기서 불활성 가스는 예컨대 N2가스다. 또한 불활성 가스로서 N2가스 외에 예컨대 He가스, Ne가스, Ar가스 등의 희가스를 이용할 수 있다.
주로 제3 가스 공급관(245a), MFC(245c) 및 밸브(245d)에 의해 제3 가스 공급부(245)(퍼지 가스 공급부라고도 말한다)가 구성된다. 또한 제3 가스 공급원(245b)을 제3 가스 공급부(245)에 포함시켜서 생각해도 좋다.
바람직하게는 전술한 각 가스 공급부에 설치된 유량 제어부(MFC)로서는 니들 밸브나 오리피스 등의 가스 플로우의 응답성이 높은 구성이 좋다. 예컨대 가스 펄스 폭이 밀리 초 오더가 된 경우는 MFC에서는 응답할 수 없는 경우가 있지만 니들 밸브나 오리피스의 경우는 고속인 ON/OFF밸브와 조합하는 것에 의해 밀리 초 이하의 가스 펄스에 대응하는 것이 가능해진다.
(배기계)
처리실(201)[상부 용기(202a)]의 내벽 상면에는 처리실(201)의 분위기를 배기하는 제1 배기부로서의 배기구(221)가 설치된다. 배기구(221)에는 제1 배기관으로서의 배기관(224)이 접속되고 배기관(224)에는 처리실(201) 내를 소정의 압력으로 제어하는 APC(Automatic Pressure Controller) 등의 압력 조정기(227), 진공 펌프(223)가 순서대로 직렬로 접속된다. 주로 배기구(221), 배기관(224), 압력 조정기(227)에 의해 제1 배기부(배기 라인)가 구성된다. 또한 진공 펌프(223)를 제1 배기부에 포함시키도록 구성해도 좋다.
이재실(203)의 측면 하부에는 이재실(203)의 분위기를 배기하는 제2 배기부로서의 이재실 배기구(304)가 설치된다. 이재실 배기구(304)에는 제2 배기관으로서의 배기관(306)이 접속되고 배기관(306)에는 밸브(308), 이재실(203) 내를 소정의 압력으로 제어하는 APC 등의 압력 조정기(310), 진공 펌프(단 도시되지 않음)가 순서대로 직렬로 접속된다. 주로 이재실 배기구(304), 밸브(308), 배기(304), 압력 조정기(310)에 의해 제2 배기부(배기 라인)가 구성된다. 또한 도시되지 않는 진공 펌프를 제2 배기부에 포함시키도록 구성해도 좋다.
(제어부)
기판 처리 장치(100)는 그 기판 처리 장치(100)를 구성하는 각(各) 부(部)의 동작을 제어하기 위해서 제어부(제어 수단)로서의 컨트롤러(260)를 포함한다.
도 3에 도시된 바와 같이 컨트롤러(260)는 CPU(260a)(Central Processing Unit), RAM(260b)(Random Access Memory), 기억 장치(260c), I/O 포트(260d)를 구비한 컴퓨터로서 구성된다. RAM(260b), 기억 장치(260c), I/O 포트(260d)는 내부 버스(260e)를 개재해서 CPU(260a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(260)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(261)나 외부 기억 장치(262)가 접속 가능하도록 구성된다.
기억 장치(260c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(260c) 내에는 기판 처리 장치(100)의 동작을 제어하는 제어 프로그램이나 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피, 웨이퍼(200)로의 처리에 이용하는 프로세스 레시피를 설정할 때까지의 과정에서 발생하는 연산 데이터나 처리 데이터 등이 판독 가능하도록 격납된다. 또한 프로세스 레시피는 후술하는 기판 처리 공정에서의 각 순서를 컨트롤러(260)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하 이 프로세스 레시피나 제어 프로그램 등을 총칭해서 단순히 프로그램이라고도 말한다. 또한 본 명세서에서 프로그램이라는 단어를 이용한 경우는 프로세스 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우 또는 그 양방(兩方)을 포함하는 경우가 있다. 또한 RAM(260b)는 CPU(260a)에 의해 판독된 프로그램, 연산 데이터 처리 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(260d)는 게이트 밸브(1490), 승강 기구(218), 유량 조정부(213c, 213d), 임피던스 조정부(220a, 220b), 정합기(251), 고주파 전원(252), MFC(243c, 244c, 245c, 246c, 247c), 밸브(243d, 244d, 245d, 246d, 247d, 308), 압력 조정기(227, 310), 진공 펌프 등에 접속된다.
연산부로서의 CPU(260a)는 기억 장치(260c)로부터의 제어 프로그램을 판독해서 실행하는 것과 함께, 입출력 장치(261)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(260c)로부터 프로세스 레시피를 판독하도록 구성된다. 또한 수신부(285)로부터 입력된 설정 값과 기억 장치(260c)에 기억된 프로세스 레시피나 제어 데이터를 비교·연산해서 연산 데이터를 산출 가능하도록 구성된다. 또한 연산 데이터로부터 대응하는 처리 데이터(프로세스 레시피)의 결정 처리 등을 실행 가능하도록 구성된다. 그리고 CPU(260a)는 판독된 프로세스 레시피의 내용을 따르도록 게이트 밸브(1490)의 개폐 동작, 승강 기구(218)의 승강 동작, 유량 조정부(213c, 213d)의 매체 공급, 임피던스 조정부(220a, 220b)의 전압 조정, 정합기(251)의 전력의 정합 동작, 고주파 전원(252)의 온 오프 제어, MFC(243c, 244c, 245c, 246c, 247c)의 동작 제어, 밸브(243d, 244d, 245d, 246d, 247d, 308)의 가스의 온 오프 제어, 압력 조정기(227, 238)의 압력 조정 동작, 진공 펌프(223)의 온 오프 제어 등을 제어하도록 구성된다.
또한 컨트롤러(260)는 전용의 컴퓨터로서 구성되는 경우에 한하지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(262)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리나 메모리 카드 등의 반도체 메모리]를 준비하고, 이 외부 기억 장치(262)를 이용해서 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(260)를 구성할 수 있다. 단, 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(262)를 개재해서 공급하는 경우에 한정되지 않는다. 예컨대 네트워크(263)(인터넷이나 전용 회선) 등의 통신 수단을 이용해서 외부 기억 장치(262)를 개재하지 않고 프로그램을 공급하도록 해도 좋다. 또한 기억 장치(260c)나 외부 기억 장치(262)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하 이들을 총칭해서 단순히 기록 매체라고도 한다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(260c) 단체만을 포함하는 경우, 외부 기억 장치(262) 단체만을 포함하는 경우 또는 그들의 양방을 포함하는 경우가 있다.
(3) 기판 처리 공정
다음으로 전술한 기판 처리 장치(100)를 이용해서 반도체 장치(반도체 디바이스)의 제조 공정의 일 공정으로서 DSA에 의한 패터닝 처리에서의 기판 표면 특성 개질 처리(S102)를 수행할 때의 시퀀스예에 대해서 도 4 및 도 5를 참조해서 설명한다. 이하의 설명에서 기판 처리 장치(100)를 구성하는 각 부의 동작은 컨트롤러(260)에 의해 제어된다.
또한 본 명세서에서 「웨이퍼」라는 단어를 이용한 경우에는 「웨이퍼 그 자체」를 의미하는 경우나 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과 그 적층체(집합체)」를 의미하는 경우(즉 표면에 형성된 소정의 층이나 막 등을 포함시켜서 웨이퍼라고 칭하는 경우)가 있다. 또한 본 명세서에서 「웨이퍼의 표면」이라는 단어를 이용한 경우는 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나 「웨이퍼에 형성된 소정의 층이나 막 등의 표면, 즉 적층체로서의 웨이퍼의 최표면(最表面)」을 의미하는 경우가 있다. 따라서 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」고 기재한 경우는 「웨이퍼 바로 그 자체의 표면(노출면)에 대하여 소정의 가스를 직접 공급한다」는 것을 의미하는 경우나 「웨이퍼에 형성되는 층이나 막 등에 대하여 즉 적층체로서의 웨이퍼의 최표면에 대하여 소정의 가스를 공급한다」는 것을 의미하는 경우가 있다. 또한 본 명세서에서 「기판」이라는 단어를 이용한 경우도 「웨이퍼」라는 단어를 이용한 경우와 마찬가지이며 그 경우, 상기 설명에서 「웨이퍼」를 「기판」에 치환해서 생각하면 좋다.
이하에 본 실시 형태에서의 기판 표면 특성 개질 처리(S102)의 순서를 설명한다.
[기판 반입 공정: (S201)]
기판 표면 특성 개질 처리(S102)에서는, 우선 처리 대상이 되는 웨이퍼(200)를 기판 처리 장치(100)의 처리실(201)에 반입한다. 구체적으로는 기판 재치대(212)를 승강 기구(218)에 의해 하강시켜 리프트 핀(207)이 관통공(214)으로부터 기판 재치대(212)의 상면측에 돌출시킨 상태로 한다. 그 상태에서 처리실(201) 내를 소정의 압력으로 조압한 후, 게이트 밸브(1490)를 개방해서 게이트 밸브(1490)의 개구로부터 리프트 핀(207) 상에 웨이퍼(200)를 재치시킨다. 그리고 웨이퍼(200)를 리프트 핀(207) 상에 재치시킨 후, 승강 기구(218)에 의해 기판 재치대(212)를 상승시키고 웨이퍼(200)를 기판 재치면(211) 상에 재치시키는 것과 함께, 그 웨이퍼(200)를 처리실(201) 내의 처리 위치(웨이퍼 처리 위치)에 위치시킨다.
[감압·승온 공정: (S202)]
계속해서 처리실(201) 내가 소정 압력(진공도)이 되도록 처리실 배기관(224)을 개재해서 처리실(201) 내를 배기한다. 이때 압력 센서(도시되지 않음)가 측정한 압력 값에 기초해서 압력 조정기(227)로서의 APC밸브의 밸브의 개도(開度)를 피드백 제어한다. 또한 처리실(201) 내를 소정의 압력으로 배기할 때는 1회, 도달 가능한 진공도까지 진공 배기해도 좋다. 또한 온도 센서(도시되지 않음)가 검출한 온도 값에 기초해서 재치면(211) 상의 웨이퍼(200)가 소정 온도가 되도록 유량 조정부(213c, 213d)가 열매체의 유량을 피드백 제어하면서 온도 조정부(213a, 213b)에 열매체를 공급한다. 이때의 소정 온도는 예컨대 실온(RT) 내지 150℃의 범위 내, 바람직하게는 RT 내지 100℃의 범위 내로 하는 것이 생각된다. RT 이하이면 결로가 발생할 가능성이 있고, 150℃를 초과하면 가이드 패턴(12)의 형성 재료(레지스트 재료)가 변질될 가능성이 발생하기 때문이다. 이 동안 처리실(201) 내에 잔류하는 수분 혹은 부재로부터의 탈(脫)가스 등이 있는 경우는 진공 배기나 N2가스의 공급에 의한 퍼지에 의해 제거해도 좋다. 그리고 처리실(201) 내의 분위기가 안정되면 다음 공정으로 이동한다.
[제1 처리 공정: (S203)]
제1 처리 공정(S203)에서는 제1 가스 공급부(243)로부터 처리실(201) 내에 제1 처리 가스로서의 H함유 가스를 공급한다. H함유 가스로서는 예컨대 H2가스나 NH3가스 등을 들 수 있다. 이하의 설명에서는 H함유 가스가 H2가스인 경우를 예에 든다. 구체적으로는 밸브(243d)를 열어 MFC(243c)에서 소정 유량으로 조정하면서 제1 가스 공급원(243b)으로부터 H2가스를 공급한다. 소정 유량은 예컨대 100sccm 이상 10000sccm 이하다. 유량 조정된 H2가스는 샤워 헤드(234)의 분산판(234b)을 통해서 처리실(201) 내에 도달한다. 이때 배기계에 의한 처리실(201) 내의 배기를 계속해서 처리실(201) 내를 소정의 압력 범위(제1 압력)가 되도록 제어한다. 이에 의해 H2가스는 소정의 압력(제1 압력: 예컨대 100Pa 이상 20000Pa 이하)으로 처리실(201) 내에 공급되도록 이루어진다.
또한 제1 처리 공정(S203)에서는 정합기(251) 및 고주파 전원(252)을 이용해서 분산판(234b)을 통해서 처리실(201) 내에 고주파 전력 등을 공급한다. 이에 의해 분산판(234b)을 통과하는 H2가스를 플라즈마화하고 처리실(201) 내에 H2가스의 플라즈마를 발생시킨다. 이때 플라즈마는 웨이퍼(200)의 외주측에 발생하기 쉽고, 그렇기 때문에 외주측 쪽이 내주측보다 온도가 높아지는 경향에 있다. 그 경우에는 온도 조정부(213a, 213b)에 공급하는 열매체를 유량 조정부(213c, 213d)가 각각 개별로 조정하는 존 제어를 수행하는 것에 의해 온도 분포의 편차를 적절하게 할 수 있다.
수소 플라즈마는 웨이퍼(200)를 구성하는 기판(11) 및 가이드 패턴(12)의 표면의 친수성을 증장(增長)시키는 작용을 갖는다. 따라서 제1 처리 공정(S203)에서는 처리실(201) 내에 H2가스의 플라즈마를 발생시키는 것에 의해 적어도 기판(11)의 표면(11a) 및 가이드 패턴(12)의 측면(12a)이 친수화한다.
즉 제1 처리 공정(S203)에서는 웨이퍼(200)에 대한 친수화 처리를 수행하는 H2가스의 플라즈마를 처리실(201)에 공급하는 것에 의해 웨이퍼(200)의 표면 특성에 대해서 친수성이 증장하도록 개질 처리를 수행하는 것이다. 또한 친수성을 증장시키는 개질 처리(즉 친수화 처리를 예컨대 처리실(201) 내의 압력, H2가스의 유량, 웨이퍼(200)의 온도, 고주파 전력 등의 공급 상태에 따라서 소정의 두께, 소정의 분포, 소정의 침입 깊이로 수행된다.
이와 같은 제1 처리 공정(S203)에서는 등방적(等方的)으로 처리를 수행하는 것이 바람직하다. 등방적으로 처리를 수행하면 기판(11)의 표면(11a) 및 가이드 패턴(12)의 측면(12a)의 각각에 대하여 친수화 처리의 효과가 동등하게 달하기 때문이다.
등방적으로 처리를 수행하기 위해서는 제1 처리 공정(S203)을 예컨대 웨이퍼(200)에 바이어스를 인가하지 않는 상태에서 수행하는 것이 생각된다. 바이어스를 인가하지 않으면 H2가스의 플라즈마를 구성하는 H이온의 이동 방향이 규제되지 않고, H이온이 등방적으로 운동할 수 있도록 이루어지기 때문이다. 구체적으로는 바이어스 전극(219a, 219b)이 바이어스를 발생시키지 않도록 바이어스 전극(219a, 219b)으로의 인가 전압을 임피던스 조정부(220a, 220b)에서 조정한다. 이때 웨이퍼(200)의 면내에서의 균일성을 확보하기 위해서 각 임피던스 조정부(220a, 220b)가 각 영역별의 존 제어를 수행해도 좋다.
또한 등방적으로 처리를 수행하기 위해서는 제1 처리 공정(S203)을 후술하는 제2 처리 공정(S205) 시보다 처리실(201) 내의 압력을 높게 한 상태에서 수행하는 것이 생각된다. 고압의 상태이면 평균 자유 공정이 상대적으로 작아져 H2가스의 플라즈마를 구성하는 H이온이 산란하는 경향이 강해지기 때문이다. 구체적으로는 제1 가스 공급부(243)에 의한 H2가스의 공급 유량 및 배기계에 의한 처리실(201) 내의 압력 조정량을 제어하고 후술하는 제2 처리 공정(S205) 시보다 상대적으로 고압의 상태로 한다.
[제1 퍼지 공정: (S204)]
제1 처리 공정(S203)을 소정 시간 수행한 후는 제1 가스 공급부(243)에 의한 H2가스의 공급을 정지하는 것과 함께, 정합기(251) 및 고주파 전원(252)을 이용한 고주파 전력 등의 공급을 정지한다. 그리고 처리실(201) 중에 존재하는 잔류 가스를 배기관(224)으로부터 배기하면서 제1 퍼지 공정(S204)을 수행한다.
제1 퍼지 공정(S204)에서는 배기관(224)으로부터의 배기를 계속하면서 제3 가스 공급부(245)로부터 처리실(201) 내에 퍼지 가스로서의 불활성 가스를 공급한다. 퍼지 가스로서의 불활성 가스는 예컨대 N2가스를 이용하지만 N2가스 외에 Ar, He, Ne, Xe 등의 희가스를 이용해도 좋다. 이하의 설명에서는 불활성 가스가 N2가스인 경우를 예에 든다. 구체적으로는 밸브(245d)를 열어 MFC(245c)에서 소정 유량으로 조정하면서 제3 가스 공급원(245b)으로부터 N2가스를 공급한다. 이때의 N2가스의 공급 유량은 예컨대 100 내지 20000sccm의 범위 내의 유량으로 한다. 유량 조정된 N2가스는 처리실(201) 내에 도달한다.
즉 제1 퍼지 공정(S204)에서는 제1 처리 공정(S203)의 종료 후부터 후술하는 제2 처리 공정(S205)의 시작 전까지의 사이에 처리실(201) 내에 퍼지 가스로서의 불활성 가스(예컨대 N2가스)를 공급하는 것이다. 따라서 제1 처리 공정(S203)과 후술하는 제2 처리 공정(S205)과는 이들의 사이에 제1 퍼지 공정(S204)이 개재하는 것에 의해 각각이 시간축 상에서 완전히 세퍼레이트(분리)된다.
이와 같이 제1 퍼지 공정(S204)에서 퍼지 가스를 처리실(201) 내에 공급하면 제1 처리 공정(S203)에서 공급하는 H2가스와 후술하는 제2 처리 공정(S205)에서 공급하는 F2가스와의 처리실(201) 내에서의 반응을 억제할 수 있다. 이에 의해 웨이퍼(200)의 형성 재료로서 이용될 수 있는 실리콘(Si)이나 산화 실리콘(SiO) 등을 에칭하는 불화 수소 가스에 관해서 처리실(201) 내에서의 생성을 억제할 수 있다.
[제2 처리 공정: (S205)]
제1 퍼지 공정(S204)을 소정 시간 수행한 후는 제3 가스 공급부(245)에 의한 N2가스의 공급을 정지하고 제2 처리 공정(S205)을 수행한다.
제2 처리 공정(S205)에서는 제2 가스 공급부(244)로부터 처리실(201) 내에 제2 처리 가스로서의 F함유 가스를 공급한다. F함유 가스로서는 예컨대 F2가스를 들 수 있다. 이하의 설명에서는 F함유 가스가 F2가스인 경우를 예에 든다. 구체적으로는 밸브(244d)를 열어 MFC(244c)에서 소정 유량으로 조정하면서 제2 가스 공급원(244b)으로부터 F2가스를 공급한다. 소정 유량은 예컨대 100sccm 이상 10000sccm 이하다. 유량 조정된 F2가스는 샤워 헤드(234)의 분산판(234b)을 통해서 처리실(201) 내에 도달한다. 이때 배기계에 의한 처리실(201) 내의 배기를 계속해서 처리실(201) 내를 소정의 압력 범위(제2 압력)가 되도록 제어한다. 제2 압력은 후술하는 바와 같이 제1 처리 공정(S203)에서의 제1 압력보다 저압인 것이 바람직하다. 이에 의해 F2가스는 소정의 압력(제2 압력: 예컨대 100Pa 이상 20000Pa 이하이며, 바람직하게는 제1 압력보다 저압)으로 처리실(201) 내에 공급되도록 이루어진다.
또한 제2 처리 공정(S205)에서는 정합기(251) 및 고주파 전원(252)을 이용해서 분산판(234b)을 통해서 처리실(201) 내에 고주파 전력 등을 공급한다. 이에 의해 분산판(234b)을 통과하는 F2가스를 플라즈마화하고, 처리실(201) 내에 F2가스의 플라즈마를 발생시킨다. 이때 플라즈마는 웨이퍼(200)의 외주측에 발생하기 쉽고, 그렇기 때문에 외주측 쪽이 내주측보다 온도가 높아지는 경향에 있다. 그 경우에는 온도 조정부(213a, 213b)에 공급하는 열매체를 유량 조정부(213c, 213d)가 각각 개별로 조정하는 존 제어를 수행하는 것에 의해 온도 분포의 편차를 적절하게 할 수 있다.
불소 플라즈마는 웨이퍼(200)의 표면의 소수성을 증장시키는 작용을 갖는다. 따라서 제2 처리 공정(S205)에서는 처리실(201) 내에 F2가스의 플라즈마를 발생시키는 것에 의해 웨이퍼(200)의 표면이 소수화한다.
즉 제2 처리 공정(S205)에서는 웨이퍼(200)에 대한 소수화 처리를 수행하는 F2가스의 플라즈마를 처리실(201)에 공급하는 것에 의해 웨이퍼(200)의 표면 특성에 대해서 소수성이 증장하도록 개질 처리를 수행하는 것이다. 또한 소수성을 증장시키는 개질 처리(즉 소수화 처리)는 예컨대 처리실(201) 내의 압력, F2가스의 유량, 웨이퍼(200)의 온도, 고주파 전력 등의 공급 상태에 따라서 소정의 두께, 소정의 분포, 소정의 침입 깊이로 수행된다.
또한 제2 처리 공정(S205)에서의 소수화 처리는 제1 처리 공정(S203)에서의 친수화 처리의 후에 그 친수화 처리가 수행된 웨이퍼(200)의 표면에 중첩해서 수행한다. 따라서 제1 처리 공정(S203)에서의 친수화 처리와 제2 처리 공정(S205)에서의 소수화 처리가 중복되어 수행된 웨이퍼(200)의 표면은 친수화된 후에 소수화되므로 결과로서 습윤성이 중성에 근접하도록 이루어진다. 즉 친수화 처리와 소수화 처리를 중복해서 수행하는 것에 의해 표면의 습윤성이 중성화한다.
단, 기판 표면 특성 개질 처리(S102)의 목적은 이미 설명한 바와 같이 기판(11)의 표면(11a)과 가이드 패턴(12)의 측면(12a)의 습윤성을 다르게 하고, DSA레지스트 재료(13)의 각 유기 재료(13a, 13b)가 규칙적으로 배열하기 쉽게 하는 것이다(도 1d 참조). 그렇기 때문에 웨이퍼(200)의 표면의 전역, 즉 기판(11)의 표면(11a)과 가이드 패턴(12)의 측면(12a)의 각각의 습윤성을 중성화시키면 전술한 목적을 달성할 수 없게 된다.
이로부터 제2 처리 공정(S205)에서의 소수화 처리에 대해서는 이방적(異方的)으로 처리를 수행하는 것이 바람직하다. 이방적으로 처리를 수행하면 예컨대 기판(11)의 표면(11a)에는 소수화 처리의 효과를 끼치도록 하는 한편에서 가이드 패턴(12)의 측면(12a)에는 소수화 처리의 효과를 끼칠 수 없도록 한다는 것이 실현 가능해지며, 이에 의해 표면(11a)과 측면(12a)의 습윤성을 다르게 할 수 있기 때문이다. 즉 가이드 패턴(12)의 측면(12a)에 대해서는 친수성을 유지하면서 기판(11)의 표면(11a)에 대해서는 친수화 처리와 소수화 처리를 중복해서 중성화시키도록 한다.
이방적으로 처리를 수행하기 위해서는 제2 처리 공정(S205)을 예컨대 웨이퍼(200)에 바이어스를 인가한 상태에서 수행하는 것이 생각된다. 바이어스를 인가하면 F2가스의 플라즈마를 구성하는 F이온의 이동 방향이 바이어스 방향을 따르도록 규제되고, 가이드 패턴(12)의 측면(12a)으로의 F이온의 도달량을 기판(11)의 표면(11a)으로의 F이온의 도달량보다 저감할 수 있어 결과로서 표면(11a)과 측면(12a)의 습윤성을 다르게 할 수 있기 때문이다. 구체적으로는 바이어스 전극(219a, 219b)이 바이어스를 발생시키도록 바이어스 전극(219a, 219b)으로의 인가 전압을 임피던스 조정부(220a, 220b)에서 조정한다. 이때 웨이퍼(200)의 면내에서의 균일성을 확보하기 위해서 각 임피던스 조정부(220a, 220b)가 각 영역별의 존 제어를 수행해도 좋다.
또한 이방적으로 처리를 수행하기 위해서는 제2 처리 공정(S205)을 제1 처리 공정(S203) 시보다 처리실(201) 내의 압력을 낮게 한 상태에서 수행하는 것이 생각된다. 저압의 상태이면 평균 자유 공정이 상대적으로 크게 되고, F2가스의 플라즈마를 구성하는 F이온이 산란하는 경향이 약해지므로 이에 의해 가이드 패턴(12)의 측면(12a)으로의 F이온의 도달량을 기판(11)의 표면(11a)으로의 F이온의 도달량보다 저감할 수 있어 결과로서 표면(11a)과 측면(12a)의 습윤성을 다르게 할 수 있기 때문이다. 구체적으로는 제2 가스 공급부(244)에 의한 F2가스의 공급 유량 및 배기계에 의한 처리실(201) 내의 압력 조정량을 제어하고, 제1 처리 공정(S203) 시보다 상대적으로 저압의 상태로 한다.
[제2 퍼지 공정: (S206)]
제2 처리 공정(S205)을 소정 시간 수행한 후는 제2 가스 공급부(244)에 의한 F2가스의 공급을 정지하는 것과 함께, 정합기(251) 및 고주파 전원(252)을 이용한 고주파 전력 등의 공급을 정지한다. 그리고 처리실(201) 중에 존재하는 잔류 가스를 배기관(224)으로부터 배기하면서 제2 퍼지 공정(S206)을 수행한다.
제2 퍼지 공정(S206)은 전술한 제1 퍼지 공정(S204)과 마찬가지인 처리를 수행하면 좋기 때문에 여기서는 그 상세한 설명을 생략한다.
[반송 압력 조정 공정: (S207)]
제2 퍼지 공정(S206)을 소정 시간 수행한 후는 제3 가스 공급부(245)에 의한 N2가스의 공급을 정지하고 반송 압력 조정 공정(S207)을 수행한다.
반송 압력 조정 공정(S207)에서는 처리실(201) 및 이재실(203)이 소정 압력(진공도)이 되도록 배기관(224) 및 배기관(306)을 개재해서 처리실(201) 내 및 이재실(203) 내를 배기한다. 이때의 처리실(201) 내나 이재실(203) 내의 압력은 기판 반입 출구(1480)를 개재해서 연통하는 진공 반송실(미도시) 내의 압력 이하로 조정된다.
또한 반송 압력 조정 공정(S207)의 사이 또는 그 전후에서 웨이퍼(200)의 온도가 소정의 온도까지 냉각하도록 리프트 핀(207)으로 보지하도록 구성해도 좋다. 또한 플라즈마에 의해 웨이퍼(200)가 가열되는 경우에는 온도 조정부(213a, 213b)로의 열매체의 공급에 의해 냉각하도록 해도 좋다. 또한 웨이퍼(200)가 과냉각(실온 이하)이 된 경우는 온도 조정부(213a, 213b)로의 열매체의 공급에 의해 적어도 실온 정도가 되도록 가열하도록 해도 좋다.
[기판 반출 공정: (S208)]
반송 압력 조정 공정(S207)에서 처리실(201) 내와 이재실(203) 내가 소정 압력이 된 후는 게이트 밸브(1490)를 열어 기판 반입 출구(1480)를 개재해서 진공 반송실(미도시)에 웨이퍼(200)를 반출한다.
이상에 설명한 일련의 각 공정을 경과하는 것에 의해 웨이퍼(200)에 대한 기판 표면 특성 개질 처리(S102)가 수행된다.
(4) 레지스트 재료의 도포 경화 공정
다음으로 전술한 개질 처리를 수행한 후의 웨이퍼(200)에 대하여 반도체 장치(반도체 디바이스)의 제조 공정의 일 공정으로서 DSA에 의한 패터닝 처리에서의 레지스트 재료의 도포·경화 처리(S103)를 수행할 때의 시퀀스예에 대해서 도 6 및 도 7을 참조해서 설명한다.
(장치 구성)
레지스트 재료의 도포·경화 처리(S103)는 처리 대상이 되는 웨이퍼(200)를 수용하는 처리실(미도시)과, 처리실 내의 온도를 조정하는 온도 조정 기구(미도시)와, 처리실 내의 웨이퍼(200)의 면상에 레지스트 재료를 도포하는 도포 기구(미도시)를 구비한 도포 장치(미도시)를 이용해서 수행한다. 도포 장치에서의 각 기구는 공지 기술을 이용해서 구성된 것이면 좋다.
도포 장치의 도포 기구로서는 다양한 기법을 이용한 것이 존재하지만 그 대표적인 일 예로서 스핀 코팅법을 이용하는 것이 있다. 스핀 코팅법에 의한 도포 기구는 도 6에 도시된 바와 같이 적어도 웨이퍼(200)를 지지한 상태에서 회전 가능하도록 구성되는 회전대(401)와 그 회전대(401) 상의 웨이퍼의 면상에 포토레지스트 재료를 적하하는 적하 노즐(402)을 구비한다.
(처리 순서)
계속해서 전술한 도포 장치를 이용해서 수행하는 레지스트 재료의 도포·경화 처리(S103)의 순서에 대해서 도 7을 참조하면서 설명한다.
[기판 반입 공정: (S301)]
레지스트 재료의 도포·경화 처리(S103)에서는 우선 처리 대상이 되는 개질 처리 후의 웨이퍼(200)를 도포 장치의 처리실 내에 반입해서 도포 기구의 회전대(401) 상에 재치한다. 또한 기판 반입 공정(S301)은 회전대(401) 상의 웨이퍼(200)가 소정 온도가 되도록 하는 온도 조정 처리를 포함해도 좋다. 그리고 처리실 내의 온도가 안정되면 다음 공정으로 이동한다.
[도포 공정: (S302)]
도포 공정(S302)에서는 회전대(401) 상의 웨이퍼(200)에 대하여 회전대(401)를 회전시키면서 적하 노즐(402)로부터 포토레지스트 재료를 적하하고 웨이퍼(200)의 면상으로의 포토레지스트 재료의 도포를 수행한다. 이때 포토레지스트 재료로서 DSA레지스트 재료를 적하한다. DSA레지스트 재료는 이미 설명한 바와 같이 2종류 이상의 폴리머 블록이 공중합해서 이루어지는 블록 코폴리머이며, 대표적인 일 예로서 디블록 공중합체인 PS-PMMA를 들 수 있다. DSA레지스트 재료의 적하 위치는 웨이퍼(200)의 면상의 가이드 패턴이 형성되지 않는 부분, 즉 기판 표면 특성 개질 처리(S102)에서 중성화된 부분이다. 그리고 소정량[예컨대 웨이퍼(200)의 면상에 소망 막 두께가 형성되는 양]의 DSA레지스트 재료를 적하하면 도포 공정(S302)을 종료한다.
[분리 공정: (S303)]
분리 공정(S303)에서는 웨이퍼(200)의 면상에 도포된 DSA레지스트 재료를 구성하는 각종 폴리머 블록[예컨대 PMMA(13a)와 PS(13b)의 각각]이 규칙대로 배열되도록 한다. 구체적으로는 도포 공정(S302)의 종료 후, 각종 폴리머 블록이 배열되는 데에 필요한 소정 시간이 경과하는 것을 기다린다. 이때의 소정 시간은 사용한 DSA레지스트 재료의 종류에 따라서 결정된다. 또한 전술한 바와 같이 오븐이나 핫 플레이트 등을 이용해서 80℃ 내지 400℃ 정도의 온도로 10초 내지 120분 정도의 시간으로 가열을 수행해도 좋다.
[건조 공정: (S304)]
그 후는 건조 공정(S304)을 수행하고 웨이퍼(200)의 면상에 도포된 DSA레지스트 재료가 건조하는 것을 기다린다. 구체적으로는 분리 공정(S303)의 종료 후, 각종 폴리머 블록이 건조하는 데에 필요한 소정 시간이 경과하는 것을 기다린다. 이때의 소정 시간은 사용한 DSA레지스트 재료의 종류에 따라서 결정된다.
[베이크 공정: (S305)]
또한 그 후는 베이크 공정(S305)을 수행하고 웨이퍼(200)의 면상에 도포된 DSA레지스트 재료를 경화시킨다. 구체적으로는 건조 공정(S304)의 종료 후, 예컨대 오븐이나 핫 플레이트 등을 이용해서 80℃ 내지 400℃ 정도의 온도로 10초 내지 120분 정도의 시간으로 가열을 수행한다.
이들의 각 공정(S302 내지 S305)을 수행하는 것에 의해 웨이퍼(200)의 면상에 도포된 DSA레지스트 재료는 각종 폴리머 블록[예컨대 PMMA(13a)와 PS(13b)]의 상 분리가 발생해서 각각의 폴리머 블록이 가이드 패턴을 따라 규칙대로 배열된 상태에서 경화하도록 이루어진다.
[기판 반출 공정: (S306)]
DSA레지스트 재료의 경화 후는 기판 반출 공정(S308)을 수행하고 도포 장치의 처리실 내로부터 웨이퍼(200)를 반출한다. 또한 기판 반출 공정(S308)은 처리실 내의 온도나 압력 등을 조정하는 처리를 포함해도 좋다. 그리고 DSA레지스트 재료가 경화한 상태의 웨이퍼(200)를 반출하면 레지스트 재료의 도포·경화 처리(S103)를 종료하고, 다음 공정인 DSA레지스트 개질 공정(S104)이나 패턴 형성 공정(S105) 등으로 이동한다.
(5) 본 실시 형태의 효과
본 실시 형태에 따르면, 이하에 기재된 하나 또는 복수의 효과를 갖는다.
(a) 본 실시 형태에서, 웨이퍼(200)에 대하여 기판 표면 특성 개질 처리(S102)를 수행하므로 그 후에 수행하는 레지스트 재료의 도포·경화 처리(S103)에서 DSA레지스트 재료(13)를 가이드 패턴(12)을 따라 규칙대로 배열되도록 할 수 있다. 즉 기판 표면 특성 개질 처리(S102)에서 웨이퍼(200)의 표면의 습윤성을 부분적으로 다르게 하므로 DSA레지스트 재료(13)를 구성하는 각 유기 재료(13a, 13b)가 적층 배열되는 문제를 해소할 수 있고, 각 유기 재료(13a, 13b)가 가이드 패턴(12)을 따라 규칙성을 가져서 배열시킬 수 있다.
(b) 본 실시 형태에서, 기판 표면 특성 개질 처리(S102)는 H함유 가스의 플라즈마에 의한 친수화 처리를 수행하는 제1 처리 공정(S203)과 F함유 가스의 플라즈마에 의한 소수화 처리를 수행하는 제2 처리 공정(S205)을 포함한다. 즉 이온 조사(照射)에 의한 물리적인 친수화 처리와 소수화 처리를 중복해서 수행하고, 이에 의해 일부 표면의 습윤성을 중성화시키는 것에 의해 웨이퍼(200)의 표면의 습윤성을 부분적으로 다르게 한다. 따라서 그 후에 도포하는 DSA레지스트 재료(13)에 대해서 고분자 재료의 종형(縱型) 배열을 갖추기 쉬워져 DSA에 의한 패터닝 처리를 적절하게 수행할 수 있다. 또한 친수화 처리와 소수화 처리를 중복해서 수행하는 것에 의해 습윤성이 부분적인 차이를 실현하므로 예컨대 습윤성을 다르게 하기 위해서 미리 중성화 층 등을 설치한다는 필요가 없고, DSA에 의한 패터닝 처리를 효율적으로 실시할 수 있게 이루어진다. 이와 같이 본 실시 형태에 따르면 DSA에 의한 패터닝 처리를 적절 또한 효율적으로 수행할 수 있다.
(c) 본 실시 형태에서, 포토레지스트 재료로서 분자량이 다른 2종류의 고분자를 결합시킨 DSA레지스트 재료를 이용한다. 따라서 레지스트 재료의 도포·경화 처리(S103)에서 양호하게 상 분리 구조를 형성할 수 있고, 반도체 장치의 대집적화나 다운사이징화 등에 대응할 수 있는 차세대의 리소그래피 기술로서 상당히 바람직한 것이 된다.
(d) 본 실시 형태에서, 제1 처리 공정(S203)에서 등방적으로 처리를 수행하고, 제2 처리 공정(S205)에서 이방적으로 처리를 수행한다. 즉 제1 처리 공정(S203)에서 등방적으로 처리를 수행하는 것에 의해 웨이퍼(200)의 표면 전역에 친수화 처리의 효과가 동등하게 달하도록 하는 한편에서 제2 처리 공정(S205)에서 이방적으로 처리를 수행하는 것에 의해 웨이퍼(200)의 표면의 일부만에 소수화 처리의 효과를 미치게 하면서 기타 부분에는 소수화 처리의 효과를 미치지 않도록 한다는 것이 실현 가능해진다. 따라서 친수화 처리와 소수화 처리를 중복해서 수행한 경우이어도 예컨대 가이드 패턴(12)의 측면(12a)에 대해서는 친수성을 유지하면서 기타의 부분에 대해서는 중성화시킨다는 바와 같이 각각의 표면의 습윤성을 다르게 할 수 있다. 이와 같이 본 실시 형태에서는 등방적 처리와 이방적 처리를 적절하게 선택하고 구분하여 사용하므로 DSA에 의한 패터닝 처리를 적절하고 효율적으로 수행하는 데에 상당히 바람직한 것이 된다.
(e) 본 실시 형태에서는 제1 처리 공정(S203)에서 웨이퍼(200)에 바이어스를 인가하지 않는 상태에서 처리를 수행하고, 제2 처리 공정(S205)에서 웨이퍼(200)에 바이어스를 인가한 상태에서 처리를 수행한다. 즉 제2 처리 공정(S205)에서 바이어스를 인가한 상태로 하는 것에 의해 예컨대 가이드 패턴(12)의 측면(12a)으로의 F함유 가스의 플라즈마(F이온)의 도달량을 기타의 기판 표면 부분에 도달하는 양보다 저감하고, 이에 의해 각각의 표면의 습윤성을 다르게 한다. 이와 같이 본 실시 형태에서는 바이어스 인가 상태를 이용하는 것에 의해 표면 습윤성을 부분적으로 다르게 하기 위한 등방적 처리와 이방적 처리와의 변경을 용이하고 확실하게 수행할 수 있다. 또한 바이어스 인가 상태를 이용한 경우이면 예컨대 DC바이어스의 전압을 가변시키는 것에 의해 친수화 처리와 소수화 처리를 중복해서 수행했을 때의 중성화의 정도를 컨트롤한다는 것이 실현 가능해진다. 이 것은 웨이퍼(200)의 표면 습윤성의 상태에 대해서 바이어스 인가 상태에 의해 컨트롤할 수 있는 것을 의미하고, DSA에 의한 패터닝 처리의 적절화를 도모하는 데에 상당히 바람직한 것이 된다.
(f) 본 실시 형태에서는 제2 처리 공정(S205)에 대해서 제1 처리 공정(S203) 시보다 처리실(201) 내의 압력을 낮게 한 상태에서 처리를 수행한다. 즉 제2 처리 공정(S205)을 저압의 상태로 하는 것에 의해 예컨대 가이드 패턴(12)의 측면(12a)으로의 F함유 가스의 플라즈마(F이온)의 도달량을 기타의 기판 표면 부분에 도달하는 양보다 저감하고, 이에 의해 각각의 표면의 습윤성을 다르게 한다. 이와 같이 본 실시 형태에서는 상대적인 압력 상태를 이용하는 것에 의해 표면 습윤성을 부분적으로 다르게 하기 위한 등방적 처리와 이방적 처리와의 변경을 용이하고 확실하게 수행할 수 있다. 또한 상대적인 압력 상태를 이용한 경우이면 예컨대 처리실(201) 내의 압력 조정량을 제어하는 것에 의해 친수화 처리와 소수화 처리를 중복해서 수행했을 때의 중성화의 정도를 컨트롤한다는 것이 실현 가능해진다. 이 것은 웨이퍼(200)의 표면 습윤성의 상태에 대해서 압력 조정량에 의해 컨트롤할 수 있는 것을 의미하고, DSA에 의한 패터닝 처리의 적절화를 도모하는 데에 상당히 바람직한 것이 된다.
(g) 본 실시 형태에서는 플라즈마 발생에 따른 처리실(201) 내의 온도 분포의 편차를 적절하게 하기 위해서 온도 조정의 존 제어를 수행하거나 웨이퍼(200)에 바이어스를 인가할 때의 면내 균일성을 확보하기 위해서 인가 전압의 존 제어를 수행한다. 따라서 예컨대 처리 대상이 되는 웨이퍼(200)의 대형화가 진행되어도 이에 의해 처리의 정도에 대해서 면내 편차가 발생된다는 것을 억제할 수 있고, DSA에 의한 패터닝 처리의 적절화를 도모하는 데에 상당히 바람직한 것이 된다.
(h) 본 실시 형태에서는 적어도 제1 처리 공정(S203)과 제2 처리 공정(S205) 사이에 처리실(201) 내에 퍼지 가스를 공급하는 퍼지 공정(S204)을 수행하므로 제1 처리 공정(S203)에서 공급하는 H함유 가스와 제2 처리 공정(S205)에서 공급하는 F함유 가스가 처리실(201) 내에서 반응하지 않는다. 즉 친수화 처리와 소수화 처리를 중복해서 수행하기 위해서 H함유 가스와 F함유 가스와의 각각을 처리실(201) 내에 공급하는 경우이어도 퍼지 공정(S204)에서의 퍼지 가스 공급을 개재시키는 것에 의해 웨이퍼(200)의 형성 재료인 Si나 SiO 등을 에칭하는 불화수소 가스가 처리실(201) 내에서 생성되는 것을 억제할 수 있다.
<다른 실시 형태>
이상에 본 발명의 일 실시 형태를 구체적으로 설명했지만 본 개시는 전술한 실시 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 갖가지 변경이 가능하다.
전술한 실시 형태에서는 제1 처리 공정(S203)에서 웨이퍼(200)에 대한 친수화 처리를 수행한 후에 제2 처리 공정(S205)에서 웨이퍼(200)에 대한 소수화 처리를 수행하는 경우를 예에 들었지만 이에 한정되지 않는다. 예컨대 우선 친수화 처리를 수행한 후에 소수화 처리를 수행하고 웨이퍼(200)의 표면을 부분적으로 중성화하고, 이에 의해 웨이퍼(200)의 표면 습윤성을 부분적으로 다르게 하도록 해도 개의치 않는다. 즉 제1 처리 공정(S203)은 웨이퍼(200)에 대한 친수화 처리 또는 소수화 처리 중 어느 일방을 수행하는 것이면 좋고, 제2 처리 공정(S205)은 웨이퍼(200)에 대한 친수화 처리 또는 소수화 처리의 어느 타방을 수행하는 것이면 좋다.
또한 전술한 실시 형태에서는 웨이퍼(200)에 대한 친수화 처리를 H함유 가스의 일 예인 H2가스를 이용해서 수행하고, 웨이퍼(200)에 대한 소수화 처리를 F함유 가스의 일 예인 F2가스를 이용해서 수행하는 경우를 예에 들었지만 이에 한정되지 않는다. 즉 친수화 처리 또는 소수화 처리를 수행하는 것이 가능하면 제1 처리 공정(S203)에서 이용하는 제1 처리 가스 및 제2 처리 공정(S205)에서 이용하는 제2 처리 가스는 각각 전술한 실시 형태에서 예시한 거 이외를 이용해도 개의치 않는다.
또한 전술한 실시 형태에서는 DSA레지스트 재료(13)가 대표적인 일 예로서 PS-PMMA를 예에 들었지만 이에 한정되지 않는다. 즉 DSA레지스트 재료(13)는 분자량이 다른 2종류의 고분자를 결합시킨 것이며, 자기 조직화에 의해 미크로인 상 분리 구조를 형성할 수 있는 것이면 PS-PMMA이외를 이용해도 개의치 않는다.
11: 기판 12: 가이드 패턴
13: DSA레지스트 재료 13a: PMMA(유기 재료)
13b: PS(유기 재료) 100: 기판 처리 장치
200: 웨이퍼(가이드 형성 기판)

Claims (19)

  1. 가이드 패턴이 형성된 기판을 처리실에 수용하는 공정;
    상기 기판에 대한 친수화 처리 또는 소수화(疎水化) 처리 중 어느 일방(一方)을 수행하는 제1 처리 가스의 플라즈마를 상기 처리실에 공급하는 제1 처리 공정; 및
    상기 제1 처리 공정 후에 상기 기판에 대한 친수화 처리 또는 소수화 처리의 어느 타방(他方)을 수행하는 제2 처리 가스의 플라즈마를 상기 처리실에 공급하는 제2 처리 공정
    을 포함하고,
    상기 제1 처리 공정은 등방적(等方的)으로 처리를 수행하고, 상기 제2 처리 공정은 이방적(異方的)으로 처리를 수행하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 처리 공정은 상기 기판에 바이어스를 인가하지 않는 상태에서 처리를 수행하고, 상기 제2 처리 공정은 상기 기판에 바이어스를 인가한 상태에서 처리를 수행하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제2 처리 공정은 상기 제1 처리 공정 시보다 상기 처리실 내의 압력을 낮게 한 상태에서 처리를 수행하는 반도체 장치의 제조 방법.
  4. 제2항에 있어서,
    상기 제2 처리 공정은 상기 제1 처리 공정 시보다 상기 처리실 내의 압력을 낮게 한 상태에서 처리를 수행하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 제1 처리 공정과 상기 제2 처리 공정 사이에 상기 처리실에 퍼지 가스를 공급하는 공정을 더 포함하는 반도체 장치의 제조 방법.
  6. 제2항에 있어서,
    상기 제1 처리 공정과 상기 제2 처리 공정 사이에 상기 처리실에 퍼지 가스를 공급하는 공정을 더 포함하는 반도체 장치의 제조 방법.
  7. 제4항에 있어서,
    상기 제1 처리 공정과 상기 제2 처리 공정 사이에 상기 처리실에 퍼지 가스를 공급하는 공정을 더 포함하는 반도체 장치의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1항에 있어서,
    분자량이 다른 2종류의 고분자를 결합시킨 자기 조직화 레지스트 재료를 포함하는 포토레지스트 재료를 도포하는 공정을 포함하는 반도체 장치의 제조 방법.
  12. 삭제
  13. 제1항에 있어서,
    상기 제1 처리 가스 또는 상기 제2 처리 가스 중 어느 일방은 상기 기판에 대한 친수화 처리를 수행하는 수소 함유 가스이며, 상기 제1 처리 가스 또는 상기 제2 처리 가스의 어느 타방은 상기 기판에 대한 소수화 처리를 수행하는 불소 함유 가스인 반도체 장치의 제조 방법.
  14. 제2항에 있어서,
    상기 제1 처리 가스 또는 상기 제2 처리 가스 중 어느 일방은 상기 기판에 대한 친수화 처리를 수행하는 수소 함유 가스이며, 상기 제1 처리 가스 또는 상기 제2 처리 가스의 어느 타방은 상기 기판에 대한 소수화 처리를 수행하는 불소 함유 가스인 반도체 장치의 제조 방법.
  15. 제4항에 있어서,
    상기 제1 처리 가스 또는 상기 제2 처리 가스 중 어느 일방은 상기 기판에 대한 친수화 처리를 수행하는 수소 함유 가스이며, 상기 제1 처리 가스 또는 상기 제2 처리 가스의 어느 타방은 상기 기판에 대한 소수화 처리를 수행하는 불소 함유 가스인 반도체 장치의 제조 방법.
  16. 제1항에 있어서,
    상기 제2 처리 공정에서는 적어도 상기 기판의 면상과 상기 가이드 패턴의 벽면에 대해서 다른 습윤성이 부여되는 반도체 장치의 제조 방법.
  17. 제1항에 있어서,
    상기 제2 처리 공정 후에 상기 기판의 면상의 상기 가이드 패턴이 형성되지 않는 부분에 2종류 이상의 유기 재료를 포함하는 포토레지스트 재료를 도포하는 공정을 포함하는 반도체 장치의 제조 방법.
  18. 가이드 패턴이 형성된 기판을 수용하는 처리실;
    상기 기판에 대한 친수화 처리 또는 소수화 처리 중 어느 일방을 수행하는 제1 처리 가스의 플라즈마를 상기 처리실에 공급하는 제1 가스 공급부; 및
    상기 기판에 대한 친수화 처리 또는 소수화 처리의 어느 타방을 수행하는 제2 처리 가스의 플라즈마를 상기 처리실에 공급하는 제2 가스 공급부; 및
    상기 제1 처리 가스의 플라즈마를 상기 처리실에 공급하여 등방적으로 처리를 수행하는 제1 처리 순서 후에 상기 제2 처리 가스의 플라즈마를 공급하여 이방적으로 처리를 수행하는 제2 처리 순서를 수행하도록 상기 제1 가스 공급부와 상기 제2 가스 공급부를 제어하는 제어부
    를 포함하는 기판 처리 장치.
  19. 가이드 패턴이 형성된 기판을 처리실에 수용하는 순서;
    상기 기판에 대한 친수화 처리 또는 소수화 처리 중 어느 일방을 수행하는 제1 처리 가스의 플라즈마를 상기 처리실에 공급하는 제1 처리 순서; 및
    상기 제1 처리 순서의 뒤에 상기 기판에 대한 친수화 처리 또는 소수화 처리의 어느 타방을 수행하는 제2 처리 가스의 플라즈마를 상기 처리실에 공급하는 제2 처리 순서를 포함하고,
    상기 제1 처리 순서는 등방적으로 처리를 수행하고, 상기 제2 처리 순서는 이방적으로 처리를 수행하는 것인 컴퓨터에 의해 기판 처리 장치에 실행시키는 프로그램이 격납된 컴퓨터 판독 가능한 기록 매체.
KR1020170132163A 2017-03-14 2017-10-12 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 KR101997807B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017049002A JP6560704B2 (ja) 2017-03-14 2017-03-14 半導体装置の製造方法および基板処理装置
JPJP-P-2017-049002 2017-03-14

Publications (2)

Publication Number Publication Date
KR20180105041A KR20180105041A (ko) 2018-09-27
KR101997807B1 true KR101997807B1 (ko) 2019-07-08

Family

ID=62874410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170132163A KR101997807B1 (ko) 2017-03-14 2017-10-12 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Country Status (5)

Country Link
US (1) US10032630B1 (ko)
JP (1) JP6560704B2 (ko)
KR (1) KR101997807B1 (ko)
CN (1) CN108573861B (ko)
TW (1) TWI650799B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993499B (zh) 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
KR102567505B1 (ko) * 2020-09-14 2023-08-16 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP2024047283A (ja) 2022-09-26 2024-04-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313916A (ja) * 2003-05-12 2006-11-16 Seiko Epson Corp 配線パターン形成方法、デバイスの製造方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP2011018778A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 自己組織化パターン形成方法
JP2014154829A (ja) * 2013-02-13 2014-08-25 Panasonic Corp コンタクトを有する構造体の形成方法
JP2014196568A (ja) 2004-06-04 2014-10-16 アプライド マイクロストラクチャーズ，インコーポレイテッド 酸化層により接着される多層コーティングの制御された気相堆積

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6863833B1 (en) * 2001-06-29 2005-03-08 The Board Of Trustees Of The Leland Stanford Junior University Microfabricated apertures for supporting bilayer lipid membranes
CN1905782A (zh) * 2002-03-27 2007-01-31 精工爱普生株式会社 表面处理方法及膜图案的形成方法
JP2004006700A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2011029475A (ja) * 2009-07-28 2011-02-10 Shibaura Mechatronics Corp プラズマ処理装置及びプラズマ処理方法
US9059407B2 (en) * 2010-08-18 2015-06-16 National Institute Of Advanced Industrial Science And Technology Method for manufacturing organic semiconductor thin film and monocryastalline organic semiconductor thin film
JP5813604B2 (ja) 2012-09-21 2015-11-17 株式会社東芝 パターン形成方法
US20150151329A1 (en) * 2013-12-02 2015-06-04 Kabushiki Kaisha Toshiba Pattern Forming Method
US9690192B2 (en) 2014-04-21 2017-06-27 Jsr Corporation Composition for base, and directed self-assembly lithography method
US9927706B2 (en) * 2015-07-20 2018-03-27 The University Of Chicago Atomic layer chemical patterns for block copolymer assembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313916A (ja) * 2003-05-12 2006-11-16 Seiko Epson Corp 配線パターン形成方法、デバイスの製造方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP2014196568A (ja) 2004-06-04 2014-10-16 アプライド マイクロストラクチャーズ，インコーポレイテッド 酸化層により接着される多層コーティングの制御された気相堆積
JP2011018778A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 自己組織化パターン形成方法
JP2014154829A (ja) * 2013-02-13 2014-08-25 Panasonic Corp コンタクトを有する構造体の形成方法

Also Published As

Publication number Publication date
CN108573861A (zh) 2018-09-25
KR20180105041A (ko) 2018-09-27
JP6560704B2 (ja) 2019-08-14
CN108573861B (zh) 2022-08-05
TW201834006A (zh) 2018-09-16
US10032630B1 (en) 2018-07-24
JP2018152517A (ja) 2018-09-27
TWI650799B (zh) 2019-02-11

Similar Documents

Publication Publication Date Title
JP6240695B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR101847575B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP5014985B2 (ja) 基材を処理するためのプロセス加工システムおよび方法
KR101997807B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP5792364B1 (ja) 基板処理装置、チャンバリッドアセンブリ、半導体装置の製造方法、プログラム及び記録媒体
TW201537625A (zh) 基板處理裝置，半導體裝置之製造方法及記錄媒體
JP6240712B1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101982545B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101965154B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6839672B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2012104579A (ja) プラズマ処理装置
WO2013183437A1 (ja) ガス処理方法
US8906808B2 (en) Etching method
TWI749336B (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP6368743B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TWI835044B (zh) 基板處理裝置、半導體裝置的製造方法及電腦可讀取的記錄媒體
KR102210314B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록매체
CN108389812B (zh) 平版印刷用模板的制造方法、记录介质及衬底处理装置
JP2014003164A (ja) 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム
KR101935957B1 (ko) 기판처리장치 및 방법
JP7394668B2 (ja) 温度制御方法およびプラズマ処理装置
KR20240113278A (ko) 기판 처리 장치 및 기판 처리 방법
JP2023133683A (ja) エッチング方法
CN110937566A (zh) 半导体器件的制造方法、衬底处理装置及记录介质

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant