JP2014003164A - 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム - Google Patents

半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム Download PDF

Info

Publication number
JP2014003164A
JP2014003164A JP2012137591A JP2012137591A JP2014003164A JP 2014003164 A JP2014003164 A JP 2014003164A JP 2012137591 A JP2012137591 A JP 2012137591A JP 2012137591 A JP2012137591 A JP 2012137591A JP 2014003164 A JP2014003164 A JP 2014003164A
Authority
JP
Japan
Prior art keywords
etching
heating
substrate
developing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012137591A
Other languages
English (en)
Inventor
Mika Fukui
実佳 福井
Yoshiki Konishi
儀紀 小西
Yoshitada Honda
慶匡 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012137591A priority Critical patent/JP2014003164A/ja
Priority to PCT/JP2013/003734 priority patent/WO2013190812A1/ja
Publication of JP2014003164A publication Critical patent/JP2014003164A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32752—Means for moving the material to be treated for moving the material across the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】従来に比べて基板に形成されるパターンの寸法精度の向上と、面内均一性の向上とを図ることのできる半導体装置の製造方法等を提供する。
【解決手段】現像機構と、露光後現像前に基板を加熱処理する加熱機構と、複数のエッチング機構と、搬送機構とを用いた半導体装置の製造方法であって、予め、エッチング処理後の被エッチング層のパターンの寸法を複数点で測定し、パターンの寸法のばらつきを最小化する加熱条件データを、エッチング機構毎に求めてデータ収容手段に収容する工程と、加熱機構によって基板を加熱処理する際に搬送予定情報を取得してエッチング機構の中で当該基板をエッチング処理する処理実行エッチング機構を特定する工程と、処理実行エッチング機構に対し加熱条件データをデータ収容手段から取得する工程と、取得した加熱条件データに基づいて加熱領域毎の加熱温度を制御する工程とを具備している。
【選択図】図１

Description

本発明は、半導体装置の製造方法及び半導体装置並びに半導体装置の製造システムに関する。
半導体装置の製造工程では、フォトレジストを用いたフォトリソグラフィー工程によって半導体ウエハ等の基板上に微細な電子回路を形成することが行われている。このようなフォトリソグラフィー工程では、フォトレジストの塗布、現像を行う塗布現像装置、フォトレジストに露光を行う露光装置、所定形状にパターニングされたフォトレジストをマスクとして、被エッチング層をエッチングするプラズマエッチング装置等が用いられている。
また、上記した塗布現像装置では、露光されたフォトレジストに対して現像前にフォトレジスト内の化学反応を促進させる加熱処理（ポストエクスポージャーベーク（ＰＥＢ））が行われている。このポストエクスポージャーベークでは、その加熱温度が現像後のレジストマスクのパターンの寸法に大きな影響を与えるため、複数の加熱領域毎に加熱温度を調整できるようにしたものが多い。このように、複数の加熱領域毎に加熱温度を調整することによって、形成されたレジストマスクのパターン寸法の面内均一性を向上させることができる。
また、予めエッチング処理後の被エッチング層のパターンの寸法を測定してポストエクスポージャーベーク時の温度と被エッチング層のパターンの寸法との関係に関する情報を取得しておき、ポストエクスポージャーベーク時の加熱温度を調整することによって、エッチング終了後の被エッチング層のパターン寸法の面内均一性を向上させる技術も提案されている（例えば、特許文献１参照。）。
特開２００８−２７０５４２号公報
しかしながら、半導体装置の製造ラインにおいては、１台のエッチング装置が複数のエッチングチャンバー（エッチング機構）を具備したマルチチャンバー型のエッチング装置が使用される傾向にあり、さらにこのようなマルチチャンバー型のエッチング装置を複数台使用している製造ラインも多い。したがって、現像処理後の半導体ウエハ等は、製造工程中に複数存在する何れかのエッチングチャンバーに搬送されて、エッチング処理されることになる。
一方、エッチング装置においては、エッチングチャンバー毎にエッチングの処理の状態が僅かに異なる、所謂チャンバー機差がある。このようなチャンバー機差があるため、同一のレシピで同一のエッチング処理を行ったとしても、エッチングチャンバー（エッチング機構）毎に、形成された被エッチング層のパターンの寸法（ＣＤ）や、その面内均一性等が相違する。したがって、ポストエクスポージャーベークにおける加熱温度を調整しても、その後に搬送されて処理が実施されるエッチングチャンバーによって、被エッチング層のパターンのＣＤが所望の値にならない場合があり、また、ＣＤの面内均一性が十分改善されない場合もあるという問題がある。
本発明は、上記従来の事情に対処してなされたものであり、従来に比べて基板に形成されるパターンの寸法精度の向上と、面内均一性の向上とを図ることのできる半導体装置の製造方法及び半導体装置並びに半導体装置の製造システムを提供することを目的とする。
本発明の半導体装置の製造方法の一態様は、露光されたフォトレジストを現像して基板にフォトレジストからなるマスクを形成する現像機構と、複数の加熱領域毎に加熱温度を変更可能とされ、フォトレジストの露光後前記現像機構による現像前に前記基板を加熱処理する加熱機構と、前記現像機構によって形成された前記マスクを介して当該マスクの下側の被エッチング層をエッチング処理する複数のエッチング機構と、前記現像機構から前記エッチング機構へ前記基板を搬送する搬送機構と、を用いた半導体装置の製造方法であって、予め、前記加熱機構による加熱処理、前記現像機構による現像処理、前記エッチング機構によるエッチング処理を前記基板に実施して、前記エッチング機構によるエッチング処理後の前記被エッチング層のパターンの寸法を複数点で測定し、パターンの寸法のばらつきを最小化する前記加熱機構による加熱条件に関する加熱条件データを、前記エッチング機構毎に求めてデータ収容手段に収容する加熱条件データ収集工程と、前記加熱機構によって基板を加熱処理する際に、前記搬送機構による搬送予定情報を取得して前記エッチング機構の中で当該基板をエッチング処理する処理実行エッチング機構を特定する処理実行エッチング機構特定工程と、前記処理実行エッチング機構の前記加熱条件データを前記データ収容手段から取得する加熱条件データ取得工程と、前記データ収容手段から取得した前記加熱条件データに基づいて前記加熱領域毎の加熱温度を制御する加熱温度制御工程とを具備したことを特徴とする。
本発明の半導体装置の製造システムの一態様は、露光されたフォトレジストを現像して基板にフォトレジストからなるマスクを形成する現像機構と、複数の加熱領域毎に加熱温度を変更可能とされ、フォトレジストの露光後前記現像機構による現像前に前記基板を加熱処理する加熱機構と、前記現像機構によって形成された前記マスクを介して当該マスクの下側の被エッチング層をエッチング処理する複数のエッチング機構と、前記現像機構から前記エッチング機構へ前記基板を搬送する搬送機構と、を具備した半導体装置の製造システムであって、予め、前記加熱機構による加熱処理、前記現像機構による現像処理、前記エッチング機構によるエッチング処理を前記基板に実施して、前記エッチング機構によるエッチング処理後の前記被エッチング層のパターンの寸法を複数点で測定し、パターンの寸法のばらつきを最小化する前記加熱機構による加熱条件に関する加熱条件データを、前記エッチング機構毎に求めてデータ収容手段に収容する加熱条件データ収集工程と、前記加熱機構によって基板を加熱処理する際に、前記搬送機構による搬送予定情報を取得して前記エッチング機構の中で当該基板をエッチング処理する処理実行エッチング機構を特定する処理実行エッチング機構特定工程と、前記処理実行エッチング機構の前記加熱条件データを前記データ収容手段から取得する加熱条件データ取得工程と、前記データ収容手段から取得した前記加熱条件データに基づいて前記加熱領域毎の加熱温度を制御する加熱温度制御工程とを実行する制御部を有することを特徴とする。
本発明によれば、従来に比べて基板に形成されるパターンの寸法精度の向上と、面内均一性の向上とを図ることができる。
本発明の一実施形態の半導体製造装置の製造システムの構成を示す図。 塗布現像装置の構成を示す図。 塗布現像装置の構成を示す図。 塗布現像装置の構成を示す図。 ポストエクスポージャーベークユニットの構成を示す図。 ポストエクスポージャーベークユニットの構成を示す図。 エッチング装置の構成を示す図。 エッチング装置の構成を示す図。 温度設定装置の構成を示す図。 関系モデルの一般式を示す説明図。 線幅のばらつきを等高線状に示す模式図。 加熱条件データを求める工程の例を示すフロー図。 ＣＤの測定点の例を示す図。 本発明の一実施例形態に係る半導体装置の製造方法の工程を示すフロー図。
以下、本発明の実施形態を、図面を参照して説明する。
図１は、本発明の一実施形態に係る半導体装置の製造方法を実現する半導体装置の製造システム１００の構成を示すブロック図である。図１に示すように、半導体装置の製造システム１００は、制御部１０１と、データ収容部１０２と、塗布現像装置１０３と、複数のエッチング装置１０４（図１には１台のみ図示。）と、搬送機構１０５と、ＣＤ測定器１０６とを具備している。
上位コンピュータとしての制御部１０１は、塗布現像装置１０３、複数のエッチング装置１０４、搬送機構１０５を統括的に制御するものであり、これらにジョブ生成、開始命令等を与える。データ収容部１０２には、エッチング処理に関連したデータ、例えば、ＣＤ測定器１０６によって測定されたパターンのＣＤ値に関するデータ、各エッチング装置１０３の各チャンバー毎のレシピ等のエッチングに関連したデータが収容される。
塗布現像装置１０３は、後述するように、半導体ウエハにフォトレジストを塗布するとともに、露光後のフォトレジストにポストベーク処理及び現像処理等を施す。また、エッチング装置１０４は、後述するように複数のエッチングチャンバーを有するマルチチャンバー型の装置であり、複数台配設されている。
搬送機構１０５は、塗布現像装置１０３と各エッチング装置１０４との間で半導体ウエハを搬送する。また、ＣＤ測定器１０６は、各エッチング装置１０４の各エッチングチャンバー毎に、エッチング処理された半導体ウエハ上の所定の測定点におけるエッチングパターンのＣＤを測定する。この測定結果は、各エッチングチャンバー毎のデータとしてデータ収容部１０２に収容される。
次に、図２〜４を参照して塗布現像装置１０３の構成について説明する。図２は平面図、図３は正面図、図４は背面図である。この塗布現像装置１０３は、カセットステーション１１１と、複数の処理ユニットを有する処理ステーション１１２と、処理ステーション１１２に隣接して設けられる露光装置１１４と処理ステーション１１２との間で半導体ウエハＷを受け渡すためのインターフェイスステーション１１３とを具備している。
上記カセットステーション１１１には、塗布現像装置１０３において処理を行う複数枚の半導体ウエハＷが水平に収容されたウエハカセット（又はフープ）（ＣＲ）が他のシステムから搬入される。また、逆に塗布現像装置１０３における処理が終了した半導体ウエハＷが収容されたウエハカセット（ＣＲ）がカセットステーション１１１から他のシステムへ搬出される。さらにカセットステーション１１１はウエハカセット（ＣＲ）と処理ステーション１１２との間での半導体ウエハＷの搬送を行う。
図２に示すように、カセットステーション１１１の入口側端部（図２中Ｙ方向端部）には、Ｘ方向に沿って延在するカセット載置台１２０が設けられている。このカセット載置台１２０上にＸ方向に沿って１列に複数（図２では５個）の位置決め突起１２０ａが配設されており、ウエハカセット（ＣＲ）はウエハ搬入出口を処理ステーション１１２側に向けてこの突起１２０ａの位置に載置されるようになっている。
カセットステーション１１１には、カセット載置台１２０と処理ステーション１１２との間に位置するように、ウエハ搬送機構１２１が設けられている。このウエハ搬送機構１２１は、カセット配列方向（Ｘ方向）およびウエハカセット（ＣＲ）中の半導体ウエハＷの配列方向（Ｚ方向）に移動可能なウエハ搬送用ピック１２１ａを有しており、このウエハ搬送用ピック１２１ａは、図２中に示すθ方向に回転可能とされている。これにより、ウエハ搬送用ピック１２１ａは、いずれのウエハカセット（ＣＲ）に対してもアクセスでき、かつ、後述する処理ステーション１１２の第３処理ユニット群Ｇ３に設けられたトランジションユニット（ＴＲＳ−Ｇ３）にアクセスできるようになっている。
処理ステーション１１２には、システム前面側に、カセットステーション１１１側から順に、第１処理ユニット群Ｇ１と第２処理ユニット群Ｇ２が配設されている。また、システム背面側に、カセットステーション１１１側から順に、第３処理ユニット群Ｇ３、第４処理ユニット群Ｇ４および第５処理ユニット群Ｇ５が配設されている。また、第３処理ユニット群Ｇ３と第４処理ユニット群Ｇ４との間に第１主搬送部Ａ１が配設され、第４処理ユニット群Ｇ４と第５処理ユニット群Ｇ５との間に第２主搬送部Ａ２が配設されている。さらに、第１主搬送部Ａ１の背面側には第６処理ユニット群Ｇ６が配設され、第２主搬送部Ａ２の背面側には第７処理ユニット群Ｇ７が配設されている。
図２および図３に示すように、第１処理ユニット群Ｇ１には、カップ内で半導体ウエハＷをスピンチャックに載せて所定の処理を行う液供給ユニットとしての５台のスピンナ型処理ユニット、例えば、３台の塗布ユニット（ＣＯＴ）と、露光時の光の反射を防止する反射防止膜を形成する２台のコーティングユニット（ＢＡＲＣ）が計５段に重ねられて配設されている。また第２処理ユニット群Ｇ２には、５台のスピンナ型処理ユニット、例えば、５台の現像ユニット（ＤＥＶ）が５段に重ねられて配設されている。
図４に示すように、第３処理ユニット群Ｇ３には、下から、温調ユニット（ＴＣＰ）、カセットステーション１１１と第１主搬送部Ａ１との間での半導体ウエハＷの受け渡し部となるトランジションユニット（ＴＲＳ−Ｇ３）、所望のオーブン型処理ユニット等を設けることができるスペア空間Ｖ、半導体ウエハＷに精度のよい温度管理下で加熱処理を施す３台の高精度温調ユニット（ＣＰＬ−Ｇ３）、半導体ウエハＷに所定の加熱処理を施す４台の高温度熱処理ユニット（ＢＡＫＥ）が、合計１０段に重ねられて配設されている。
また、第４処理ユニット群Ｇ４には、下から、高精度温調ユニット（ＣＰＬ−Ｇ４）、レジスト塗布後の半導体ウエハＷに加熱処理を施す４台のプリベークユニット（ＰＡＢ）、現像処理後の半導体ウエハＷに加熱処理を施す５台のポストベークユニット（ＰＯＳＴ）が、合計１０段に重ねられて配設されている。
また、第５処理ユニット群Ｇ５には、下から、４台の高精度温調ユニット（ＣＰＬ−Ｇ５）、６台の露光後現像前の半導体ウエハＷに加熱処理を施すポストエクスポージャーベークユニット（ＰＥＢ）が、合計１０段に重ねられて配設されている。
ここで、上述したポストエクスポージャーベークユニット（ＰＥＢ）の構成について説明する。ポストエクスポージャーベークユニット（ＰＥＢ）は、図５に示すようにケーシング１３２内に、上側に位置して上下動自在な蓋体１３０と、下側に位置して蓋体１３０と一体となって処理室Ｋを形成する熱板収容部１３１とを有している。
蓋体１３０は、下面が開口した略円筒形状を有している。蓋体１３０の上面中央部には、排気部１３０ａが設けられている。処理室Ｋ内の雰囲気は、排気部１３０ａから均一に排気される。
熱板収容部１３１の中央部には、熱処理板としての熱板１４０が設けられている。熱板１４０は、例えば略円板状に形成されている。熱板１４０は、図６に示すように複数、例えば５つの熱板領域Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５に区画されている。すなわち、熱板１４０は、例えば上側から見た時に、中心部に位置する円形の熱板領域Ｒ１と、その周囲を円弧状に４等分した熱板領域Ｒ２〜Ｒ５とに区画されている。
熱板１４０の各熱板領域Ｒ１〜Ｒ５には、給電により発熱するヒータ１４１が個別に内蔵され、各熱板領域Ｒ１〜Ｒ５毎に加熱できるようになっている。各熱板領域Ｒ１〜Ｒ５のヒータ１４１の発熱量は、温度制御装置１４２により調整される。温度制御装置１４２は、各ヒータ１４１の発熱量を調整して、各熱板領域Ｒ１〜Ｒ５の温度を所定の設定温度に制御する。温度制御装置１４２における温度設定は、例えば後述する温度設定装置１９０により行われる。
図５に示すように、熱板１４０の下方には、半導体ウエハＷを下方から支持し昇降させるための昇降ピン１５０が設けられている。昇降ピン１５０は、昇降駆動機構１５１により上下動される。熱板１４０の中央部付近には、熱板１４０を厚み方向に貫通する貫通孔１５２が形成されており、昇降ピン１５０は、熱板１４０の下方から上昇し、貫通孔１５２から熱板１４０の上方に突出可能となっている。
熱板収容部１３１は、例えば熱板１４０を収容して熱板１４０の外周部を支持する環状の支持部材１６０と、その支持部材１６０の外周を囲む略筒状のサポートリング１６１を備えている。
なお、ポストエクスポージャーベークユニット（ＰＥＢ）は、例えば熱板１４０の隣に図示しない冷却板を有し、この冷却板上に半導体ウエハＷを載置して冷却することができるようになっている。したがって、ポストエクスポージャーベークユニット（ＰＥＢ）は、加熱と冷却の両方を行うことができる。
図４に示す第３〜５処理ユニット群Ｇ３〜Ｇ５に設けられている高温度熱処理ユニット（ＢＡＫＥ）、プリベークユニット（ＰＡＢ）、ポストベークユニット（ＰＯＳＴ）、ポストエクスポージャーベークユニット（ＰＥＢ）は、例えば、全て同じ構造を有し、加熱処理ユニットを構成する。
なお、第３〜５処理ユニット群Ｇ３〜Ｇ５の積み重ね段数およびユニットの配置は、図示するものに限らず、任意に設定することが可能である。
第６処理ユニット群Ｇ６には、下から、２台のアドヒージョンユニット（ＡＤ）と、半導体ウエハＷを加熱するための２台の加熱ユニット（ＨＰ）とが合計４段に重ねられて配設されている。
第７処理ユニット群Ｇ７には、下から、レジスト膜厚を測定する膜厚測定装置（ＦＴＩ）と、半導体ウエハＷのエッジ部のみを選択的に露光する周辺露光装置（ＷＥＥ）とが２段に重ねられて配設されている。
図２に示すように、第１主搬送部Ａ１には第１主ウエハ搬送装置１１６が設けられ、この第１主ウエハ搬送装置１１６は、第１処理ユニット群Ｇ１、第３処理ユニット群Ｇ３、第４処理ユニット群Ｇ４と第６処理ユニット群Ｇ６に備えられた各ユニットに選択的にアクセス可能となっている。
第２主搬送部Ａ２には第２主ウエハ搬送装置１１７が設けられ、この第２主ウエハ搬送装置１１７は、第２処理ユニット群Ｇ２、第４処理ユニット群Ｇ４、第５処理ユニット群Ｇ５、第７処理ユニット群Ｇ７に備えられた各ユニットに選択的にアクセス可能となっている。
第１主ウエハ搬送装置１１６及び第２主ウエハ搬送装置１１７には、半導体ウエハＷを保持するための３本のアームが上下方向に積層するように配設されている。そして、これらのアームに半導体ウエハＷを保持して、Ｘ方向、Ｙ方向、Ｚ方向及びθ方向の各方向に搬送するよう構成されている。
図２に示すように、第１処理ユニット群Ｇ１とカセットステーション１１１との間には液温調ポンプ１２４およびダクト１２８が設けられ、第２処理ユニット群Ｇ２とインターフェイスステーション１１３との間には液温調ポンプ１２５およびダクト１２９が設けられている。液温調ポンプ１２４、１２５は、それぞれ第１処理ユニット群Ｇ１と第２処理ユニット群Ｇ２に所定の処理液を供給するものである。また、ダクト１２８、１２９は、塗布現像装置１０３外に設けられた図示しない空調器からの清浄な空気を各処理ユニット群Ｇ１〜Ｇ５の内部に供給するためのものである。
第１処理ユニット群Ｇ１〜第７処理ユニット群Ｇ７は、メンテナンスのために取り外しが可能となっており、処理ステーション１１２の背面側のパネルも取り外しまたは開閉可能となっている。また、図３に示すように、第１処理ユニット群Ｇ１と第２処理ユニット群Ｇ２の下方には、第１処理ユニット群Ｇ１と第２処理ユニット群Ｇ２に所定の処理液を供給するケミカルユニット（ＣＨＭ）１２６、１２７が設けられている。
インターフェイスステーション１１３は、処理ステーション１１２側の第１インターフェイスステーション１１３ａと、露光装置１１４側の第２インターフェイスステーション１１３ｂとから構成されており、第１インターフェイスステーション１１３ａには第５処理ユニット群Ｇ５の開口部と対面するように第１ウエハ搬送体１６２が配置され、第２インターフェイスステーション１１３ｂにはＸ方向に移動可能な第２ウエハ搬送体１６３が配置されている。
図４に示すように、第１ウエハ搬送体１６２の背面側には、下から順に、露光装置１１４から搬出された半導体ウエハＷを一時収容するアウト用バッファカセット（ＯＵＴＢＲ）、露光装置１１４に搬送される半導体ウエハＷを一時収容するイン用バッファカセット（ＩＮＢＲ）、周辺露光装置（ＷＥＥ）が積み重ねられて構成された第８処理ユニット群Ｇ８が配置されている。イン用バッファカセット（ＩＮＢＲ）とアウト用バッファカセット（ＯＵＴＢＲ）は、複数枚、例えば２５枚の半導体ウエハＷを収容できるようになっている。
また、第１ウエハ搬送体１６２の正面側には、図３に示すように、下から順に、２段の高精度温調ユニット（ＣＰＬ−Ｇ９）と、トランジションユニット（ＴＲＳ−Ｇ９）とが積み重ねられて構成された第９処理ユニット群Ｇ９が配置されている。
図２に示すように、第１ウエハ搬送体１６２は、Ｚ方向に移動可能かつθ方向に回転可能であり、さらにＸ−Ｙ面内において進退自在なウエハ受け渡し用のフォーク１６２ａを有している。このフォーク１６２ａは、第５処理ユニット群Ｇ５、第８処理ユニット群Ｇ８、第９処理ユニット群Ｇ９の各ユニットに対して選択的にアクセス可能であり、これによりこれらのユニット間での半導体ウエハＷの搬送を行うことが可能となっている。
第２ウエハ搬送体１６３も同様に、Ｘ方向およびＺ方向に移動可能、かつ、θ方向に回転可能であり、さらにＸ−Ｙ面内において進退自在なウエハ受け渡し用のフォーク１６３ａを有している。このフォーク１６３ａは、第９処理ユニット群Ｇ９の各ユニットと、露光装置１１４のインステージ１１４ａおよびアウトステージ１１４ｂに対して選択的にアクセス可能であり、これら各部の間で半導体ウエハＷの搬送を行うことができるようになっている。
図３に示すように、カセットステーション１１１の下部にはこの塗布現像装置１０３全体を制御する集中制御部１１９が設けられている。
このように構成された塗布現像装置１０３を用いて、半導体ウエハＷに対するレジスト塗布、現像工程等を以下のように実施する。
まず、ウエハカセット（ＣＲ）から処理前の半導体ウエハＷを１枚ずつウエハ搬送機構１２１により取り出し、この半導体ウエハＷを処理ステーション１１２の処理ユニット群Ｇ３に配置されたトランジションユニット（ＴＲＳ−Ｇ３）に搬送する。
次に、半導体ウエハＷに対し、温調ユニット（ＴＣＰ）で温調処理を行った後、第１処理ユニット群Ｇ１に属するコーティングユニット（ＢＡＲＣ）で反射防止膜の形成、加熱ユニット（ＨＰ）における加熱処理、高温度熱処理ユニット（ＢＡＫＥ）におけるベーク処理を行う。コーティングユニット（ＢＡＲＣ）による半導体ウエハＷへの反射防止膜の形成前にアドヒージョンユニット（ＡＤ）によりアドヒージョン処理を行ってもよい。
次に、高精度温調ユニット（ＣＰＬ−Ｇ４）で半導体ウエハＷの温調を行った後、半導体ウエハＷを第１処理ユニット群Ｇ１に属するレジスト塗布ユニット（ＣＯＴ）へ搬送し、レジスト液の塗布処理を行う。
次に、第４処理ユニット群Ｇ４に設けられたプリベークユニット（ＰＡＢ）で半導体ウエハＷにプリベーク処理を施し、周辺露光装置（ＷＥＥ）で周辺露光処理を施した後、高精度温調ユニット（ＣＰＬ−Ｇ９）等で温調する。その後、半導体ウエハＷを第２ウエハ搬送体１６３により露光装置１１４内に搬送する。
露光装置１１４により露光処理がなされた半導体ウエハＷは、第２ウエハ搬送体１６３によってトランジションユニット（ＴＲＳ−Ｇ９）に搬入する。この後、半導体ウエハＷに、第５処理ユニット群Ｇ５に属するポストエクスポージャーベークユニット（ＰＥＢ）によるポストエクスポージャーベーク処理、第２処理ユニット群Ｇ２に属する現像ユニット（ＤＥＶ）による現像処理、ポストベークユニット（ＰＯＳＴ）によるポストベーク処理、高精度温調ユニット（ＣＰＬ−Ｇ３）による温調処理を行う。
以上の手順によって、フォトレジスト（マスク）のパターニングが行われる。
次に、上記のフォトレジストのパターンをマスクとして半導体ウエハにプラズマエッチング処理を施すエッチング装置１０４の構成について説明する。図７に示すように、エッチング装置１０４は、大気中で半導体ウエハを搬送する１つの搬送モジュール３１０に対して、複数（図７の例では３つ）の処理モジュール３００が接続されて構成されている。
各処理モジュール３００は、エッチングチャンバーの内部に基板を収容して所定のプラズマエッチング処理を行う処理部３０１を夫々具備しており、これらの処理部３０１は、夫々ロードロックチャンバ３０２を介して搬送モジュール３１０に接続されている。
搬送モジュール３１０は、内部を大気雰囲気とされた搬送室３１１を具備しており、この搬送室３１１内に半導体ウエハＷを搬送するための搬送機構（図示せず。）が配設されている。
また、搬送室３１１の処理モジュール３００とは反対側の側部には、半導体ウエハＷを収容したウエハカセット（又はフープ）ＣＲが載置される搬出入ポート３１３が複数（図７では３つ）設けられている。
次に、図８を参照して処理モジュール３００の処理部３０１の構成について説明する。処理部３０１は、例えば表面が陽極酸化処理されたアルミニウム等からなり円筒形状に成形されたエッチングチャンバー２を有しており、このエッチングチャンバー２は接地されている。エッチングチャンバー２内の底部にはセラミックスなどの絶縁板３を介して、半導体ウエハＷを載置するための略円柱状のサセプタ支持台４が設けられている。さらに、このサセプタ支持台４の上には、下部電極を兼ねたサセプタ（載置台）５が設けられている。このサセプタ５には、ハイパスフィルター（ＨＰＦ）６が接続されている。
サセプタ支持台４の内部には、冷媒室７が設けられており、この冷媒室７には、冷媒が冷媒導入管８を介して導入されて循環し冷媒排出管９から排出される。そして、その冷熱がサセプタ５を介して半導体ウエハＷに対して伝熱され、これにより半導体ウエハＷが所望の温度に制御される。
サセプタ５は、その上側中央部が凸状の円板状に成形され、その上に半導体ウエハＷと略同形の静電チャック１１が設けられている。静電チャック１１は、絶縁材の間に電極１２を配置して構成されている。そして、電極１２に接続された直流電源１３から例えば１．５ｋＶの直流電圧が印加されることにより、例えばクーロン力によって半導体ウエハＷを静電吸着する。
絶縁板３、サセプタ支持台４、サセプタ５、静電チャック１１には、半導体ウエハＷの裏面に、伝熱媒体（例えばＨｅガス等）を供給するためのガス通路１４が形成されており、この伝熱媒体を介してサセプタ５の冷熱が半導体ウエハＷに伝達され半導体ウエハＷが所定の温度に維持されるようになっている。
サセプタ５の上端周縁部には、静電チャック１１上に載置された半導体ウエハＷを囲むように、環状のフォーカスリング１５が配置されている。このフォーカスリング１５は、例えば、シリコンなどの導電性材料から構成されており、エッチングの均一性を向上させる作用を有する。
サセプタ５の上方には、このサセプタ５と平行に対向して上部電極２１が設けられている。この上部電極２１は、絶縁材２２を介して、エッチングチャンバー２の上部に支持されている。上部電極２１は、電極板２４と、この電極板２４を支持する導電性材料からなる電極支持体２５とによって構成されている。電極板２４は、例えば、ＳｉやＳｉＣ等の導電体または半導体で構成され、多数の吐出孔２３を有する。この電極板２４は、サセプタ５との対向面を形成する。
上部電極２１における電極支持体２５の中央にはガス導入口２６が設けられ、このガス導入口２６には、ガス供給管２７が接続されている。さらにこのガス供給管２７には、バルブ２８、並びにマスフローコントローラ２９を介して、処理ガス供給源３０が接続されている。処理ガス供給源３０から、プラズマエッチング処理のためのエッチングガスが供給される。
エッチングチャンバー２の底部には排気管３１が接続されており、この排気管３１には排気装置３５が接続されている。排気装置３５はターボ分子ポンプなどの真空ポンプを備えており、エッチングチャンバー２内を所定の減圧雰囲気、例えば１Ｐａ以下の所定の圧力まで真空引き可能なように構成されている。また、エッチングチャンバー２の側壁にはゲートバルブ３２が設けられており、このゲートバルブ３２を開いた状態で、半導体ウエハＷを隣接するロードロックチャンバ（図７に示したロードロックチャンバ３０２）との間で搬送する。
上部電極２１には、第１の高周波電源４０が接続されており、その給電線には整合器４１が介挿されている。また、上部電極２１にはローパスフィルター（ＬＰＦ）４２が接続されている。この第１の高周波電源４０は、２７〜１５０ＭＨｚの範囲の周波数を有している。このように高い周波数を印加することによりエッチングチャンバー２内に好ましい解離状態でかつ高密度のプラズマを形成することができる。
下部電極としてのサセプタ５には、第２の高周波電源５０が接続されており、その給電線には整合器５１が介挿されている。この第２の高周波電源５０は、第１の高周波電源４０より低い周波数の範囲を有しており、このような範囲の周波数を印加することにより、被処理基板である半導体ウエハＷに対してダメージを与えることなく適切なイオン作用を与えることができる。第２の高周波電源５０の周波数は、例えば１〜２０ＭＨｚの範囲が好ましい。
上記構成の処理部３０１は、図７にも示す制御部６０によって、その動作が統括的に制御される。図８に示すように、制御部６０には、ＣＰＵを備え処理部３０１を含むエッチング装置１０４の各部を制御するプロセスコントローラ６１と、ユーザインターフェース部６２と、記憶部６３とが設けられている。
ユーザインターフェース部６２は、工程管理者が処理部３０１を含むエッチング装置１０４を管理するためにコマンドの入力操作を行うキーボードや、稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部６３には、処理部３０１で実行される各種処理をプロセスコントローラ６１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース部６２からの指示等にて任意のレシピを記憶部６３から呼び出してプロセスコントローラ６１に実行させることで、プロセスコントローラ６１の制御下で、処理部３０１での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能な記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
上記構成の処理部３０１によって、半導体ウエハＷのプラズマエッチングを行う場合、まず、半導体ウエハＷは、ゲートバルブ３２が開放された後、図７に示すロードロックチャンバ３０２からエッチングチャンバー２内へと搬入され、静電チャック１１上に載置される。そして、直流電源１３から直流電圧が印加されることによって、半導体ウエハＷが静電チャック１１上に静電吸着される。次いで、ゲートバルブ３２が閉じられ、排気装置３５によって、エッチングチャンバー２内が所定の真空度まで真空引きされる。
その後、バルブ２８が開放されて、処理ガス供給源３０から所定のエッチングガスが、マスフローコントローラ２９によってその流量が調整されつつ、処理ガス供給管２７、ガス導入口２６を通って上部電極２１の中空部へと導入され、さらに電極板２４の吐出孔２３を通って、図８の矢印に示すように、半導体ウエハＷに対して均一に吐出される。
そして、エッチングチャンバー２内の圧力が、所定の圧力に維持される。その後、第１の高周波電源４０から所定の周波数の高周波電力が上部電極２１に印加される。これにより、上部電極２１と下部電極としてのサセプタ５との間に高周波電界が生じ、エッチングガスが解離してプラズマ化する。
他方、第２の高周波電源５０から、上記の第１の高周波電源４０より低い周波数の高周波電力が下部電極であるサセプタ５に印加される。これにより、プラズマ中のイオンがサセプタ５側へ引き込まれ、イオンアシストによりエッチングの異方性が高められる。
そして、所定のプラズマエッチング処理が終了すると、高周波電力の供給及び処理ガスの供給が停止され、上記した手順とは逆の手順で、半導体ウエハＷがエッチングチャンバー２内から搬出される。
以上のような手順で、半導体ウエハＷに対するプラズマエッチング処理が行われ、フォトレジストのマスクを介して、被エッチング層が所定のパターンにパターニングされる。
次に、ポストエクスポージャーベークユニット（ＰＥＢ）の熱板１４０の温度設定を行う温度設定装置１９０の構成について説明する。温度設定装置１９０は、例えばＣＰＵやメモリなどを備えた汎用コンピュータにより構成され、例えば図３に示すように塗布現像装置１０３のカセットステーション１１１に設けられている。
温度設定装置１９０は、例えば、図９に示すように各種プログラムを実行する演算部２００と、温度設定のための各種情報を入力する入力部２０１と、温度補正値を算出するための関数としての関係モデルＦ等の各種情報を格納するデータ格納部２０２と、温度設定のための各種プログラムを格納するプログラム格納部２０３と、熱板１４０の温度設定を変更するために温度制御装置１４２と通信する通信部２０４等を備えている。
データ格納部２０２には、例えばエッチングパターンの線幅の補正量と熱板１４０の温度補正値（温度オフセット値）との関数である関係モデルＦが記憶されている。この関係モデルＦは、前述した各エッチング装置１０４の各エッチングチャンバー２毎に個別に設定されており、したがって、半導体装置の製造システム１００に配設されたエッチングチャンバー２の数ｘに応じてｘ個の関係モデルＦ（Ｆ１〜Ｆｘ）が設定されている。また、各エッチングチャンバー２において、実施されるエッチング処理のレシピが複数ある場合は、このレシピの数ｙに応じて各エッチングチャンバー２の関係モデルＦが設定されるので、実際にはｘ×ｙ個の関係モデルＦ（Ｆ１，１〜Ｆｘ，ｙ）（以下、単にＦと記す。）が設定される。
これらの関係モデルＦは、例えばウエハ面内の所定部位のエッチング処理されたパターンの寸法、例えば線幅の目標補正量ΔＣＤと各熱板領域Ｒ１〜Ｒ５の温度補正値ΔＴとの相関を示し、次の関係式（１）
ΔＣＤ＝Ｆ・ΔＴ （１）
を満たしている。
具体的には、関係モデルＦは、例えば１℃あたりに変動する線幅の面内ばらつきを示す所定の係数を用いて表された、図１０に示すようなｎ行×ｍ列の行列である。
関係モデルＦは、例えば次のように設定される。半導体ウエハについて、熱板１４０の一つの熱板領域の温度設定を現状の設定から１℃上昇させた状態でフォトリソグラフィー処理とエッチング処理が行われ、その結果形成されたウエハ面内のエッチングパターンの寸法、例えば線幅が図１に示したＣＤ測定器１０６によって測定される。
線幅測定は、各熱板領域Ｒ１〜Ｒ５に対応する半導体ウエハの領域についてそれぞれ行われ、例えば図１３に示すように、合計１８箇所等の複数の測定点Ｑで行われる。これらの線幅測定により、各熱板領域の温度設定を１℃上昇させた場合の、ウエハ面内のエッチングパターンの線幅変動量が検出される。このウエハ面内の線幅変動量は、例えば図１１に示すようにｘ、ｙの２次元面内の等高線状の曲面として捉えられ、この曲面を多項式関数で表し、その多項式関数の係数ｆｋを関係モデルＦの行列の要素とする。
プログラム格納部２０３には、例えば関係モデルＦを用いて、エッチングパターンのウエハ面内の線幅測定結果から、熱板１４０の各熱板領域Ｒ１〜Ｒ５の温度補正値ΔＴを算出する算出プログラムＰ１や、算出された温度補正値ΔＴに基づいて、温度制御装置１４２の既存の温度設定を変更する設定変更プログラムＰ２などが格納されている。なお、これらの温度設定プロセスを実現するための各種プログラムは、コンピュータ読み取り可能なＣＤなどの記録媒体に記録されていたものであって、その記録媒体から温度設定装置１９０にインストールされたものであってもよい。
算出プログラムＰ１は、線幅測定結果から、必要な線幅補正量ΔＣＤを求める。例えば、ウエハ面内の測定線幅を多項式関数で表し、その多項式関数の係数ｆｋを求め、その係数ｆｋが零になるように係数ｆｋに−１を掛けたものを線幅補正量ΔＣＤとする。そして、算出プログラムＰ１は、線幅補正量ΔＣＤから、関係モデルＦを用いて各熱板領域Ｒ１〜Ｒ５の補正温度値ΔＴを算出する。この際、補正温度値ΔＴは、関係式（１）を変形した次式（２）
ΔＴ＝Ｆ−１・ΔＣＤ （２）
により、線幅補正量ΔＣＤから算出する。
以上のように構成された温度設定装置１９０では、実際に半導体ウエハの加熱処理、現像処理、エッチング処理を実施し、そのエッチングパターンのＣＤを測定することによって、ポストエクスポージャーベークユニット（ＰＥＢ）における最適な加熱条件を取得する。
この場合、塗布現像装置１０３において一連のフォトリソグラフィー処理が行われ、その後エッチング装置１０４においてエッチング処理が行われた半導体ウエハが、ＣＤ測定器１０６に搬入される。ＣＤ測定器１０６では、半導体ウエハの被エッチング層に形成されたパターンのＣＤを測定する（図１２の工程Ｓ１）。この際、例えば図１３に示すようにウエハ面内の複数の測定点ＱのＣＤが測定され、例えば熱板１４０の各熱板領域Ｒ１〜Ｒ５に対応するウエハＷの全面に亘るＣＤが求められる。この測定結果は、データ収容部１０２に収容される。
続いて、エッチングパターンのウエハ面内のＣＤの測定結果が温度設定装置１９０によって読み取られ、この測定結果から、ウエハ面内の線幅のばらつきを多項式関数で表したときの係数ｆｋが算出される（図１２の工程Ｓ２）。
この係数ｆｋから線幅補正量ΔＣＤが算出される。そして、これらの線幅補正量ΔＣＤが、関係式（２）に代入され、関係モデルＦを用いて、各熱板領域Ｒ１〜Ｒ５の温度補正値ΔＴ（ΔＴ１〜ΔＴ５）が算出される（図１２の工程Ｓ３）。この計算により、例えば測定線幅における係数ｆｋが零になって線幅の面内ばらつきがなくなるような温度補正値ΔＴ１〜ΔＴ５が算出される。
その後、各温度補正値ΔＴ１〜ΔＴ５の情報が通信部２０４から温度制御装置１４２に出力され、温度制御装置１４２における熱板１４０の各熱板領域Ｒ１〜Ｒ５の温度補正値が変更され、新たな設定温度に設定される（図１２の工程Ｓ４）。
上記の工程Ｓ１からＳ４を複数回繰り返すことによって、目的とするＣＤ値に精度良く一致し、かつ、面内均一性が良好なエッチングパターンを形成することのできる最適化されたポストエクスポージャーベークユニット（ＰＥＢ）における加熱条件を得ることができる。このような加熱条件データ収集工程は、各エッチングチャンバー２毎に、かつ、エッチングチャンバー２で実施されるレシピ毎に行われ、取得された加熱条件データは、図１に示したデータ収容部１０２に収容される。
以上の工程が、図１４に示すフローチャートにおける加熱条件データ収集工程（Ｓ１１）の一例である。
そして、実際に半導体ウエハの処理を行う際は、ポストエクスポージャーベークユニット（ＰＥＢ）における加熱処理を行う際に、温度設定装置１９０は、図１に示した制御部１０１から、その半導体ウエハが加熱処理後、搬送機構１０５によってどのエッチング装置１０４に搬送され、その搬送されたエッチング装置１０４のうちのどのエッチングチャンバー２でエッチング処理されるかについての搬送予定情報を取得して、半導体ウエハがエッチング処理される処理実行エッチングチャンバー２を特定する（図１４の工程Ｓ１２）。
上記のようにして半導体ウエハがエッチング処理される処理実行エッチングチャンバー２が特定されると、温度設定装置１９０は、図１に示したデータ収容部１０２から、当該処理実行エッチングチャンバーで実行されるレシピにおける最適化された加熱条件データを取得する（図１４の工程Ｓ１３）。
そして、取得した加熱条件データに基づいて、ポストエクスポージャーベークユニット（ＰＥＢ）における各熱板領域Ｒ１〜Ｒ５の温度を設定し、半導体ウエハに加熱処理を行う（図１４の工程Ｓ１４）。
この後、半導体ウエハは、現像ユニット（ＤＥＶ）に搬送され、現像処理される（図１４の工程Ｓ１５）。
しかる後、半導体ウエハは、上記した処理実行エッチングチャンバー２に搬送され、この処理実行エッチングチャンバー２によってエッチング処理される（図１４の工程Ｓ１６）。
なお、現像処理された後のフォトレジストのマスクパターンは、必ずしもＣＤが均一とはなっていない。これは、ＣＤが均一なフォトレジストのマスクを使用した場合、エッチング処理において、例えば、半導体ウエハの中心部と外周部とで、エッチングパターンのＣＤが不揃いになる場合等があるからであり、そのようなエッチング処理の面内の不均一さを解消するように、フォトレジストのマスクパターンのＣＤは、均一ではなく偏らせた状態となっている。
例えば、ＣＤが均一なフォトレジストのマスクを使用した場合、エッチングパターンのＣＤ（線幅）が半導体ウエハの中央部では細くなり、周辺部では太くなる傾向を示す場合がある。このような場合、フォトレジストのマスクの線幅を予め中央部では太く周辺部では細くするようにする。この場合、例えば、ポストエクスポージャーベークでは加熱温度が高いほどレジストマスクの線幅が細くなるので、加熱温度を中央部では低く、周辺部では高くするように温度制御する。
そして、上記のようにＣＤを偏らせた状態となっているフォトレジストのマスクパターンを用いて処理実行エッチングチャンバー２でエッチング処理が施されることにより、エッチング処理後のエッチングパターンのＣＤは、面内均一性が良好な状態となっている。
エッチング処理終了後は、ＣＤ測定器１０６によって、エッチングパターンのＣＤが測定され、この測定されたＣＤのデータは、エッチング処理を実行したエッチングチャンバー２及び実行されたレシピに関するデータと共に、データ収容部１０２に収容される。そして、ＣＤの測定結果（寸法精度及び面内均一性）が、要求される条件を満たしていない場合は、上述したように温度補正値を再計算して加熱条件データが再設定される。
以上の実施の形態によれば、エッチングチャンバー２の機差を考慮してポストエクスポージャーベーク（ＰＥＢ）における温度制御（温度オフセット）を行うので、従来に比べて基板に形成されるパターンの寸法精度の向上と、面内均一性の向上とを図ることができる。
実施例として、フォトレジストマスクを介してポリシリコン層にラインアンドスペースのエッチングパターンを形成してそのＣＤ（線幅）を測定したところ、測定結果における３σが１．３４ｎｍとなった。
一方、比較例として、上記のようなポストエクスポージャーベークユニット（ＰＥＢ）における温度制御（温度オフセット）を行わずに一定の温度として同様なラインアンドスペースのエッチングパターンを形成してそのＣＤ（線幅）を測定したところ、測定結果における３σが３．１５ｎｍとなった。したがって、実施例では、比較例に較べて、ＣＤ（線幅）の面内均一性が良好になっていることが確認できた。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば、以上の実施の形態では、温度設定装置１９０において、エッチングパターンの線幅測定結果から線幅補正量ΔＣＤを算出していたが、その算出を他のコンピュータ、例えば制御部１０１で行い、その線幅補正量ΔＣＤの算出結果を温度設定装置１９０に入力してもよい。かかる場合、温度設定装置１９０では、線幅補正量ΔＣＤから温度補正値ΔＴが算出され、その新たな温度補正値ΔＴの設定が行われる。
また、以上の実施形態では、関係モデルＦの関数を用いて温度補正値ΔＴを算出していたが、エッチングパターンの線幅補正量ΔＣＤと熱板１４０の温度補正値ΔＴとの関数であれば、他の関数であってもよい。
また、上記実施の形態において、温度設定された熱板１４０は、５つの領域に分割されていたが、その数は任意に選択できる。また、熱板１４０の分割領域の形状も任意に選択できる。
１００……半導体装置の製造システム、１０１……制御部、１０２……データ収容部、１０３……塗布現像装置、１０４……エッチング装置、１０５……搬送機構、１０６……ＣＤ測定器。

Claims (7)

  1. 露光されたフォトレジストを現像して基板にフォトレジストからなるマスクを形成する現像機構と、
    複数の加熱領域毎に加熱温度を変更可能とされ、フォトレジストの露光後前記現像機構による現像前に前記基板を加熱処理する加熱機構と、
    前記現像機構によって形成された前記マスクを介して当該マスクの下側の被エッチング層をエッチング処理する複数のエッチング機構と、
    前記現像機構から前記エッチング機構へ前記基板を搬送する搬送機構と、
    を用いた半導体装置の製造方法であって、
    予め、前記加熱機構による加熱処理、前記現像機構による現像処理、前記エッチング機構によるエッチング処理を前記基板に実施して、前記エッチング機構によるエッチング処理後の前記被エッチング層のパターンの寸法を複数点で測定し、パターンの寸法のばらつきを最小化する前記加熱機構による加熱条件に関する加熱条件データを、前記エッチング機構毎に求めてデータ収容手段に収容する加熱条件データ収集工程と、
    前記加熱機構によって基板を加熱処理する際に、前記搬送機構による搬送予定情報を取得して前記エッチング機構の中で当該基板をエッチング処理する処理実行エッチング機構を特定する処理実行エッチング機構特定工程と、
    前記処理実行エッチング機構の前記加熱条件データを前記データ収容手段から取得する加熱条件データ取得工程と、
    前記データ収容手段から取得した前記加熱条件データに基づいて前記加熱領域毎の加熱温度を制御する加熱温度制御工程と
    を具備したことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、
    前記加熱温度制御工程の後、前記基板に、前記現像機構による現像工程と、前記処理実行エッチング機構によるエッチング工程とを行う
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１又は２記載の半導体装置の製造方法であって、
    加熱条件データ収集工程では、前記エッチング機構で実施されるレシピ毎に前記加熱条件データを求め、
    前記加熱温度制御工程では、前記処理実行エッチング機構で実施されるレシピに関する情報を取得し当該レシピに対応した前記加熱条件データを前記データ収容手段から読み出して、前記加熱領域毎の加熱温度を制御する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１〜３いずれか１項記載の半導体装置の製造方法であって、
    前記加熱条件データ収集工程では、少なくとも、前記加熱機構の前記複数の加熱領域に対応した部位における前記被エッチング層のパターンの寸法を測定する
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１〜４いずれか１項記載の半導体装置の製造方法であって、
    前記エッチング機構を複数有するエッチング装置を複数台用いる
    ことを特徴とする半導体装置の製造方法。
  6. 露光されたフォトレジストを現像して基板にフォトレジストからなるマスクを形成する現像機構と、
    複数の加熱領域毎に加熱温度を変更可能とされ、フォトレジストの露光後前記現像機構による現像前に前記基板を加熱処理する加熱機構と、
    前記現像機構によって形成された前記マスクを介して当該マスクの下側の被エッチング層をエッチング処理する複数のエッチング機構と、
    前記現像機構から前記エッチング機構へ前記基板を搬送する搬送機構と、
    を用いて製造される半導体装置であって、
    請求項１乃至請求項５のいずれか１項記載の半導体装置の製造方法によって製造されたことを特徴とする半導体装置。
  7. 露光されたフォトレジストを現像して基板にフォトレジストからなるマスクを形成する現像機構と、
    複数の加熱領域毎に加熱温度を変更可能とされ、フォトレジストの露光後前記現像機構による現像前に前記基板を加熱処理する加熱機構と、
    前記現像機構によって形成された前記マスクを介して当該マスクの下側の被エッチング層をエッチング処理する複数のエッチング機構と、
    前記現像機構から前記エッチング機構へ前記基板を搬送する搬送機構と、
    を具備した半導体装置の製造システムであって、
    予め、前記加熱機構による加熱処理、前記現像機構による現像処理、前記エッチング機構によるエッチング処理を前記基板に実施して、前記エッチング機構によるエッチング処理後の前記被エッチング層のパターンの寸法を複数点で測定し、パターンの寸法のばらつきを最小化する前記加熱機構による加熱条件に関する加熱条件データを、前記エッチング機構毎に求めてデータ収容手段に収容する加熱条件データ収集工程と、
    前記加熱機構によって基板を加熱処理する際に、前記搬送機構による搬送予定情報を取得して前記エッチング機構の中で当該基板をエッチング処理する処理実行エッチング機構を特定する処理実行エッチング機構特定工程と、
    前記処理実行エッチング機構の前記加熱条件データを前記データ収容手段から取得する加熱条件データ取得工程と、
    前記データ収容手段から取得した前記加熱条件データに基づいて前記加熱領域毎の加熱温度を制御する加熱温度制御工程と
    を実行する制御部を有することを特徴とする半導体装置の製造システム。
JP2012137591A 2012-06-19 2012-06-19 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム Pending JP2014003164A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012137591A JP2014003164A (ja) 2012-06-19 2012-06-19 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム
PCT/JP2013/003734 WO2013190812A1 (ja) 2012-06-19 2013-06-13 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012137591A JP2014003164A (ja) 2012-06-19 2012-06-19 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム

Publications (1)

Publication Number Publication Date
JP2014003164A true JP2014003164A (ja) 2014-01-09

Family

ID=49768426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012137591A Pending JP2014003164A (ja) 2012-06-19 2012-06-19 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム

Country Status (2)

Country Link
JP (1) JP2014003164A (ja)
WO (1) WO2013190812A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018142840A1 (ja) * 2017-02-01 2018-08-09 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JP2020109786A (ja) * 2018-12-28 2020-07-16 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板搬送方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4444154B2 (ja) * 2005-05-02 2010-03-31 大日本スクリーン製造株式会社 基板処理装置
JP4666380B2 (ja) * 2005-09-15 2011-04-06 東京エレクトロン株式会社 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4570164B2 (ja) * 2005-09-15 2010-10-27 東京エレクトロン株式会社 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP5258082B2 (ja) * 2007-07-12 2013-08-07 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2011003819A (ja) * 2009-06-22 2011-01-06 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018142840A1 (ja) * 2017-02-01 2018-08-09 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JPWO2018142840A1 (ja) * 2017-02-01 2019-11-07 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JP2020109786A (ja) * 2018-12-28 2020-07-16 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板搬送方法
JP7114456B2 (ja) 2018-12-28 2022-08-08 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板搬送方法
US11590540B2 (en) 2018-12-28 2023-02-28 SCREEN Holdings Co., Ltd. Substrate treating apparatus and substrate transporting method

Also Published As

Publication number Publication date
WO2013190812A1 (ja) 2013-12-27

Similar Documents

Publication Publication Date Title
US7980003B2 (en) Heat processing apparatus and heat processing method
KR101578939B1 (ko) 처리 시스템 및 가스 분배 시스템
JP5065082B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US8409995B2 (en) Substrate processing apparatus, positioning method and focus ring installation method
JP5650935B2 (ja) 基板処理装置及び位置決め方法並びにフォーカスリング配置方法
TWI581301B (zh) 電漿處理裝置、電漿處理方法及記憶媒體
US10546761B2 (en) Substrate processing apparatus
JP4891139B2 (ja) 熱処理板の温度設定方法、熱処理板の温度設定装置及びコンピュータ読み取り可能な記憶媒体
US11322371B2 (en) Substrate processing apparatus, substrate processing method and recording medium
TWI501338B (zh) A heat treatment method and a recording medium and a heat treatment apparatus for recording a program for carrying out the heat treatment method
JP5572560B2 (ja) 成膜装置、基板処理システム、基板処理方法及び半導体装置の製造方法
WO2006085527A1 (ja) 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
WO2013190812A1 (ja) 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム
JP2023525710A (ja) Ｃｄ制御をパターン化するための自動化フィードフォワードおよびフィードバックシーケンス
TWI682481B (zh) 減壓乾燥裝置、基板處理裝置及減壓乾燥方法
JP2017157660A (ja) 半導体装置の製造方法および基板処理装置
JP5314461B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP7291515B2 (ja) 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置
JP6244131B2 (ja) 基板処理装置及びその制御方法、並びにプログラム
US20160172212A1 (en) Plasma processing method
JP4969304B2 (ja) 熱処理板の温度設定方法、熱処理板の温度設定装置及びコンピュータ読み取り可能な記憶媒体
TWI835044B (zh) 基板處理裝置、半導體裝置的製造方法及電腦可讀取的記錄媒體
JP2008300777A (ja) 基板の処理方法、基板の処理装置及びコンピュータ読み取り可能な記憶媒体
JP2016001645A (ja) 基板処理方法、プログラム、コンピュータ記憶媒体、塗布処理装置及び基板処理システム
KR20210038162A (ko) 기판 처리 장치 및 기판 처리 방법