CN108573861A - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN108573861A
CN108573861A CN201711083945.4A CN201711083945A CN108573861A CN 108573861 A CN108573861 A CN 108573861A CN 201711083945 A CN201711083945 A CN 201711083945A CN 108573861 A CN108573861 A CN 108573861A
Authority
CN
China
Prior art keywords
processing
substrate
gas
manufacturing
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711083945.4A
Other languages
English (en)
Other versions
CN108573861B (zh
Inventor
山本克彦
柄泽元
丰田行
丰田一行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN108573861A publication Critical patent/CN108573861A/zh
Application granted granted Critical
Publication of CN108573861B publication Critical patent/CN108573861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

提供一种能够适当且高效率地进行基于自组装光刻的构图的半导体器件的制造方法、衬底处理装置及记录介质。包括：将形成有引导图案的衬底收容于处理室的工序；第一处理工序，向处理室供给针对衬底进行亲水化处理或疏水化处理的任意一方的第一处理气体的等离子体；第二处理工序，在第一处理工序之后，向处理室供给针对衬底进行亲水化处理或疏水化处理的任意另一方的第二处理气体的等离子体；以及在第二处理工序之后，向衬底的面上的未形成引导图案的部分涂布含有二种以上的有机材料的光致抗蚀剂材料的工序。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
近年来，伴随半导体器件的大集成化、小型化(Downsizing)等的发展，作为下一代的光刻技术，利用嵌段共聚物的自组装现象的自组装光刻备受瞩目(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2015－216368公报
发明内容
发明要解决的问题
本发明提供一种能够适当且高效率地进行基于自组装光刻(lithography)的构图的技术。
用于解决问题的手段
根据一方案，提供如下技术，包括：将形成有引导图案的衬底收容于处理室的工序；第一处理工序，向所述处理室供给针对所述衬底进行亲水化处理或疏水化处理的任意一方的第一处理气体的等离子体；第二处理工序，在所述第一处理工序之后，向所述处理室供给针对所述衬底进行亲水化处理或疏水化处理的任意另一方的第二处理气体的等离子体；以及在所述第二处理工序之后，向所述衬底的面上的未形成所述引导图案的部分涂布含有二种以上的有机材料的光致抗蚀剂材料的工序。
发明效果
根据本发明涉及的技术，能够适当且高效率地进行基于自组装光刻的构图。
附图说明
图1是示意性表示基于自组装光刻的构图处理的概要的说明图。
图2是表示本发明的一实施方式涉及的衬底处理装置的概略构成例的示意图。
图3是表示本发明的一实施方式涉及的衬底处理装置所具有的控制器的构成例的框图。
图4是表示本发明的一实施方式涉及的衬底处理工序中的衬底表面特性改质处理的顺序例的流程图。
图5是表示本发明的一实施方式涉及的衬底处理工序中的衬底表面特性改质处理的顺序例的时序图。
图6是表示本发明的一实施方式涉及的衬底处理工序中的抗蚀剂材料的涂布固化处理所使用的装置的主要部分构成例的示意图。
图7是表示本发明的一实施方式涉及的衬底处理工序中的抗蚀剂材料的涂布固化处理的顺序例的流程图。
附图标记说明
11…衬底，12…引导图案，13…DSA抗蚀剂材料，13a…PMMA(有机材料)，13b…PS(有机材料)，100…衬底处理装置，200…晶片(引导形成衬底)
具体实施方式
＜本发明的一实施方式＞
以下，参照附图说明本发明的实施方式。
(1)基于自组装光刻的构图处理的概要
首先，说明本发明的一实施方式的构图处理的概要。在此说明的构图处理作为半导体器件(半导体元器件)的制造工序的一个工序而进行，通过自组装光刻(DirectedSelf－Assembly：DSA)来进行。
基于DSA的构图处理例如按照图1的(a)所示的步骤进行。
(引导形成衬底的准备：S101)
在进行基于DSA的构图处理时，首先，准备引导形成衬底。如图1的(b)所示，引导形成衬底是在硅晶片等的衬底11的表面上形成引导图案12而成。引导图案12作为用于形成例如线和空间(line and space)图案、孔图案等的引导部，使用已知的化学增幅型抗蚀剂组合物利用与已知的抗蚀剂图案形成方法相同的方法来形成。
(衬底的表面特性改质：S102)
若准备好引导形成衬底，接着如图1的(c)所示，对该引导形成衬底的表面、尤其是至少构成引导形成衬底的衬底11的露出的表面11a及同样构成引导形成衬底的引导图案12的侧面12a，进行对各个表面的特性改质的处理。
该表面特性改质处理是为了使后述的DSA抗蚀剂材料13沿着引导图案12而规律且正确地排列而进行。详细而言，如图1的(d)所示，后述的DSA抗蚀剂材料13包含2种以上的有机材料13a、13b，根据衬底11、引导图案12等的表面特性，存在这些有机材料13a、13b的排列难以整合而变得层叠排列的问题。为了消除这样的问题，进行表面特性改质处理，使衬底11的表面11a与引导图案12的侧面12a的湿润性不同，由此容易使各有机材料13a、13b沿着引导图案12形成具有规律性的排列。
需要说明的是，关于在此进行的表面特性改质处理的具体内容，详情将后述。
(DSA抗蚀剂材料的涂布、固化：S103)
在针对衬底11及引导图案12的表面特性改质处理之后，接着，如图1的(e)所示，在衬底11面上的未形成引导图案12的部分，涂布作为光致抗蚀剂材料的DSA抗蚀剂材料13。
DSA抗蚀剂材料13是彼此不同的2种以上的有机材料(聚合物嵌段)13a、13b共聚而成的嵌段共聚物，各有机材料13a、13b为彼此难溶的结构，因此通过实施热处理而生成微相分离。作为这样的DSA抗蚀剂材料13，作为代表性的一例，有使分子量不同的2种高分子键合而成的物质，可举出含有作为有机材料的一种的聚甲基丙烯酸甲酯(PMMA)13a、和作为另一种有机材料的聚苯乙烯(PS)13b的二嵌段共聚物、即聚苯乙烯－聚甲基丙烯酸甲酯(PS－PMMA)。需要说明的是，DSA抗蚀剂材料13只要是能够通过自组装而形成相分离结构的材料即可，并无特别限定，但从能够良好地形成相分离结构的观点考虑，优选是嵌段共聚物，进一步优选由苯乙烯单元－甲基丙烯酸酯单元形成的嵌段共聚物，更优选由苯乙烯单元－甲基丙烯酸酯甲酯单元形成的二嵌段共聚物。关于涂布DSA抗蚀剂材料13的方法，也没有特别限定，例如使用旋涂法即可。
在涂布了DSA抗蚀剂材料13之后，放置规定时间使其干燥，进而进行烘烤处理，使DSA抗蚀剂材料13固化。关于烘烤处理的方法，也没有特别限定，可以考虑使用例如烤炉、热板等，以80℃～400℃左右的温度、10秒～120分左右的时间进行加热。
经过这样的处理，由此DSA抗蚀剂材料13生成PMMA13a和PS13b的相分离，所述PMMA13a及PS13b沿着引导图案12而以规律且正确排列的状态固化。
(DSA抗蚀剂改质：S104)
DSA抗蚀剂材料13固化后，根据需要，如图1的(f)所示，进行将PMMA13a的部分改质为氧化铝(Al2O3)的处理。通过将PMMA13a的部分改质为Al2O3，由此能够提高针对PS13b的蚀刻选择比。向Al2O3的改质处理例如通过交替供给三甲基铝(TMA)气体和氧化气体(例如，水(H2O)、过氧化氢(H2O2))来进行即可。需要说明的是，向Al2O3的改质处理不是必须的，可以省略。
(图案形成：S105)
其后，如图1(g)所示，利用通过自组装而相分离了的各相的蚀刻速率之差、并利用蚀刻处理，将固化后的DSA抗蚀剂材料13所具有的相分离结构中的一部分的相、具体而言PS13b的部分除去。此时，也可以一并除去引导图案12。蚀刻处理使用化学干式蚀刻、化学湿式蚀刻等反应性离子蚀刻(RIE)、离子束蚀刻等物理性蚀刻等、这些已知的方法即可。
由此，在衬底11上形成残存了PMMA13a的部分的图案。将该图案作为掩模，对衬底11进行蚀刻处理，则在该衬底11上转印基于PMMA13a的图案，可以形成线和空间图案、孔图案等。
(2)衬底处理装置的构成
接着，说明本发明的一实施方式涉及的衬底处理装置的概略构成。
在此说明的衬底处理装置，在进行上述的一系列的构图处理中的衬底表面特性改质处理(S102)时使用。
(处理容器)
如图2所示，衬底处理装置100包括处理容器202。处理容器202由例如铝(Al)、不锈钢(SUS)等金属材料或石英构成，构成为横截面为圆形、且扁平的密闭容器。此外，处理容器202具有上部容器202a和下部容器202b，在上部容器202a与下部容器202b之间设置有分隔部204。上部容器202a所包围的空间、且为比分隔部204靠上方的空间作为处理空间(也称为处理室)201发挥作用，对作为表面特性改质处理(S102)的处理对象的引导形成衬底(也简称为晶片)11进行处理。另一方面，下部容器202b所包围的空间、且为比分隔部204靠下方的空间作为用于移载衬底11的搬送空间(也称为移载室)203发挥作用。为了作为移载室203发挥作用，在下部容器202b的侧面设置有与闸阀1490邻接的衬底搬入搬出口1480，衬底11经由衬底搬入搬出口1480在处理室与未图示的搬送室之间移动。在下部容器202b的底部设置有多个提升销207。而且，下部容器202b接地。
(衬底支承部)
在处理室201内设置有支承衬底11的衬底支承部(衬托器)210。衬托器210具有：具有载置衬底11的载置面211的衬底载置台212。衬底载置台212内置有对载置面211上的衬底11的温度进行调节的温度调节部213a、213b、和用于对处理室201内施加偏置电压的偏压电极219a、219b。此外，在衬底载置台212，在与提升销207对应的位置分别设有供提升销207贯通的贯通孔214。
内置于衬底载置台212的温度调节部213a、213b被构成为：通过利用热介质的供给而进行的温度调节(加热或冷却)，将载置面211上的衬底11维持于规定温度。作为热介质可使用例如乙二醇、氟系热介质。这样的温度调节部213a、213b分别设置在将载置面211的面内分割为多个区域时的各个区域，例如载置面211的内周侧和外周侧。并且，在各温度调节部213a、213b分别单独地连接对热介质的流量进行调节的流量调节部213c、213d。各流量调节部213c、213d按照来自后述的控制器260的指示，分别被独立控制。由此，温度调节部213a、213b被构成为能够实现对载置面211上的衬底11按各个区域进行单独的温度调节的区域控制。
内置于衬底载置台212的偏压电极219a、219b与上述的温度调节部213a、213b同样，分别设置在将载置面211的面内分割为多个区域时的各个区域，例如载置面211的内周侧和外周侧。并且，各偏压电极219a、219b分别单独地连接有用于对所施加的偏置电压进行调节的阻抗调节部220a、220b及阻抗调节电源221a、221b。各阻抗调节部220a、220b按照来自后述的控制器260的指示，分别被独立控制。由此，构成为能够实现从偏压电极219a、219b分别对处理室201内按各个区域而单独调节所施加的偏置电压的区域控制。
衬底载置台212通过轴217支承。轴217贯通处理容器202的底部，进而在处理容器202的外部与升降机构218连接。构成为能够通过使升降机构218工作而使衬底载置台212升降。轴217下端部的周围由波纹管219覆盖，处理空间201内保持气密。
对于衬底载置台212而言，在衬底11的搬送时，下降至衬底载置面211处于衬底搬入搬出口1480的位置(晶片搬送位置)，在衬底11的处理时，衬底11上升至处理室201内的处理位置(晶片处理位置)。具体而言，在使衬底载置台212下降至晶片搬送位置时，使得提升销207的上端部从衬底载置面211的上表面突出，从而使提升销207从下方支承衬底11。另外，在使衬底载置台212上升至晶片处理位置时，使得提升销207从衬底载置面211的上表面没入，从而使衬底载置面211从下方支承衬底11。需要说明的是，由于提升销207与衬底11直接接触，所以优选由例如石英、氧化铝等材质形成。
(气体导入口)
在处理室201的上部设有用于向处理室201内供给各种气体的气体导入口241。关于与气体导入口241连接的气体供给单元的构成将后述。
在与气体导入口241连通的处理室201内，为了使从气体导入口241供给的气体分散而均匀地在处理室201内扩散，优选是配置具有分散板234b的簇射头234。
在分散板234b的支承部件231b连接有匹配器251和高频电源252，被构成为可供给电磁波(高频电力、微波)。由此，可以通过分散板234b而将向处理室201内供给的气体激发而使其等离子体化。也就是说，分散板234b、支承部件231b、匹配器251及高频电源252是将后述的第一处理气体及第二处理气体等离子体化的机构，作为供给等离子体化后的气体的第一气体供给部(详情将后述)的一部分及第二气体供给部(详情将后述)的一部分而发挥作用。
(气体供给部)
在气体导入口241连接有共通气体供给管242。在共通气体供给管242连接有第一气体供给管243a、第二气体供给管244a、第三气体供给管245a。从包括第一气体供给管243a的第一气体供给部243主要供给第一处理气体(详情将后述)，从包括第二气体供给管244a的第二气体供给部244主要供给第二处理气体(详情将后述)。从包括第三气体供给管245a的第三气体供给部245主要供给吹扫气体。
(第一气体供给部)
在第一气体供给管243a上，从上游方向开始依次设置有第一气体供给源243b、作为流量控制器(流量控制部)的质量流量控制器(MFC)243c及作为开闭阀的阀243d。并且，从第一气体供给源243b经由MFC243c、阀243d、第一气体供给管243a、共通气体供给管242向处理室201供给含有第一元素的气体(第一处理气体)。
第一处理气体例如为含氢(H)气体。具体而言，可使用氢气(H2)、氨气(NH3)气体等。
在第一气体供给管243a的阀243d的下游侧连接有第一非活性气体供给管246a的下游端。在第一非活性气体供给管246a从上游方向开始依次设置有非活性气体供给源246b、MFC246c及阀246d。并且，从非活性气体供给源246b经由MFC246c及阀246d向第一气体供给管243a供给非活性气体。
非活性气体例如为氮气(N2)。需要说明的是，作为非活性气体，除N2气以外，例如能够使用氮(He)气、氖(Ne)气，氩(Ar)气等稀有气体。
主要由第一气体供给管243a、MFC243c及阀243d构成第一气体供给部(也称为含氢气体供给部)243。需要说明的是，也可以认为将第一气体供给源243b包含于第一气体供给部243。
此外，主要由第一非活性气体供给管246a、MFC246c及阀246d构成第一非活性气体供给部。需要说明的是，也可以认为将非活性气体供给源246b、第一气体供给管243a包含于第一非活性气体供给部。还可以认为将第一非活性气体供给部包含于第一气体供给部243。
(第二气体供给部)
在二气体供给管244a上，从上游方向开始依次设置有第二气体供给源244b、MFC244c及阀244d。并且，从第二气体供给源244b经由MFC244c、阀244d、第二气体供给管244a、共通气体供给管242向处理室201供给含有第二元素的气体(第二处理气体)。
第二处理气体含有与第一处理气体所含有的第一元素(例如H)不同的第二元素(例如氟)，例如为含氟(F)气体。具体而言可使用氟(F2)气体、氟化氮(NF3)气体、碳氟化气体(CF4，C2F6，C3F8)等。
在第二气体供给管244a的阀244d的下游侧连接有第二非活性气体供给管247a的下游端。在第二非活性气体供给管247a，从上游方向开始依次设置有非活性气体供给源247b、MFC247c及阀247d。并且，从非活性气体供给源247b经由MFC247c及阀247d而向第二气体供给管244a供给非活性气体。
关于非活性气体，与第一非活性气体供给部的情况相同。
主要由第二气体供给管244a、MFC244c及阀244d构成第二气体供给部(也称为含氟气体供给部)244。需要说明的是，也可以认为将第二气体供给源244b包含于第二气体供给部244。
此外，主要由第二非活性气体供给管247a、MFC247c及阀247d构成第二非活性气体供给部。需要说明的是，也可以认为将非活性气体供给源247b、第二气体供给管244a包含于第二非活性气体供给部。还可以认为将第二非活性气体供给部包含于第二气体供给部244。
(第三气体供给部)
在第三气体供给管245a，从上游方向开始依次设置有第三气体供给源245b、MFC245c及阀245d。并且，从第三气体供给源245b经由MFC245c、阀245d、第三气体供给管245a、共通气体供给管242而向处理室201供给作为吹扫气体的非活性气体。
在此，非活性气体例如为N2气。需要说明的是，作为非活性气体，除了N2气之外，可以使用例如He气、Ne气、Ar气等稀有气体。
主要由第三气体供给管245a、MFC245c及阀245d构成第三气体供给部(也称为吹扫气体供给部)245。需要说明的是，可以认为将第三气体供给源245b包含于第三气体供给部245。
优选是作为设于上述的各气体供给部的流量控制部(MFC)，可以采用如针阀、小孔等的、对气体流动的响应性高的结构。例如，在气体的脉冲宽度为毫秒级的情况下，有时在MFC无法响应，但若采用针阀、小孔的情况下，与高速的ON/OFF阀组合，能够应对毫秒以下的气体脉冲。
(排气系统)
在处理室201(上部容器202a)的内壁上表面，设置有对处理室201的气氛进行排气的、作为第一排气部的排气口221。排气口221连接作为第一排气管的排气管224，排气管224依次串联连接将处理室201内控制为规定压力的APC(Auto Pressure Controller)等压力调节器227、真空泵223。主要由排气口221、排气管224、压力调节器227构成第一排气部(排气管线)。需要说明的是，也可以构成为真空泵223包含于第一排气部。
在移载室203的侧面下部设置有对移载室203的气氛进行排气的、作为第二排气部的移载室排气口304。移载室排气口304连接作为第二排气管的排气管306，排气管306依次串联连接阀308、将移载室203内控制为规定压力的APC等压力调节器310、真空泵(但未图示)。主要由移载室排气口304、阀308、排气管306、压力调节器310构成第二排气部(排气管线)。需要说明的是，也可以构成为未图示的真空泵包含于第二排气部。
(控制部)
为了控制构成衬底处理装置100的各部的动作，衬底处理装置100具有作为控制部(控制机构)的控制器260。
如图3所示，控制器260构成为具备CPU(Central Processing Unit，中央处理单元)260a、RAM(Random Access Memory，随机存取存储器)260b、存储装置260c、I/O端口260d的计算机。RAM260b、存储装置260c、I/O端口260d构成为经由内部总线260e而能够与CPU260a进行数据交换。在控制器260可连接例如构成为触摸面板等的输入输出装置261、外部存储装置262。
存储装置260c例如由闪存、HDD(Hard Disk Drive，硬盘驱动器)等构成。在存储装置260c内，可读取地保存有控制衬底处理装置100的动作的控制程序、记载了后述衬底处理的步骤、条件等的工艺制程、存储有直至对衬底200设定用于处理的工艺制程为止的过程中产生的运算数据、处理数据等。需要说明的是，工艺制程是以使控制器260执行后述的衬底处理工序的各步骤并能获得规定的结果的方式组合而成，工艺制程作为程序发挥功能。以下，也将该工艺制程、控制程序等统称而仅称为程序。需要说明的是，在本说明书中使用了程序这样的措辞的情况下，有时仅包含工艺制程本身，有时仅包含控制程序本身，或者有时包含上述两者。另外，RAM260b构成作为暂时保持由CPU260a读取的程序、运算数据、处理数据等的存储区域(工作区)。
I/O端口260d连接于闸阀1490、升降机构218、流量调节部213c、213d、阻抗调节部220a、220b、匹配器251、高频电源252、MFC243c、244c、245c、246c、247c、阀243d、244d、245d、246d、247d、308、压力调节器227、310、真空泵等。
作为运算部的CPU260a被构成为：读取并执行来自存储装置260c的控制程序，并且与来自输入输出装置260的操作命令的输入等相应地、从存储装置260c读取工艺制程。另外，构成为：将从接收部285输入的设定值与存储于存储装置260c的工艺制程、控制数据进行比较·运算，能够计算出运算数据。另外，构成为能够由运算数据执行对应的处理数据(工艺制程)的决定处理等。而且，CPU260a被构成为能够按照读取的工艺制程的内容进行如下控制：闸阀1490的开闭动作；升降机构218的升降动作；流量调节部213c、213d的介质供给；阻抗调节部220a、220b的电压调节；匹配器251的电力的整合动作；高频电源252的导通关闭控制；MFC243c、244c、245c、246c、247c的动作控制；阀243d、244d、245d、246d、247d、308的气体的开关控制；压力调节器227、238的压力调节动作；真空泵的开关控制；等等。
需要说明的是，控制器260可以以专用计算机的方式构成，但不限于此，也可以以通用的计算机的方式构成。例如，准备存储了上述程序的外部存储装置(例如磁带、软盘、硬盘等磁盘；CD、DVD等光盘；MO等光磁盘；USB存储器、存储卡等半导体存储器)262，可以通过使用外部存储装置262向通用的计算机安装程序等而能构成本实施方式涉及的控制器260。需要说明的是，用于向计算机提供程序的手段不限于经由外部存储装置262提供的情况。例如也可以使用网络263(互联网、专用线路)等通信手段，不经由外部存储装置262地提供程序。需要说明的是，存储装置260c、外部存储装置262构成为计算机可读取记录介质。以下，也将它们统称而仅称为记录介质。需要说明的是，在本说明书中，使用了记录介质这样的措辞的情况下，有时仅包含存储装置260c自身，有时仅包含外部存储装置262自身，或者有时包含上述两者。
(3)衬底处理工序
接着，使用上述的衬底处理装置100，参照图4及图5，对作为半导体器件(半导体元器件)的制造工序的一工序而进行基于DSA的构图处理中的衬底表面特性改质处理(S102)时的顺序例进行说明。在以下的说明中，构成衬底处理装置100的各部的动作由控制器260控制。
需要说明的是，在本说明书中使用术语“衬底”时，有时指“衬底本身”，有时指“由衬底和形成于其表面的规定层、膜等得到的层合体(集合体)”(即，有时包括形成于表面的规定层或膜等在内地称为衬底)。另外，在本说明书中使用术语“衬底的表面”时，有时指“衬底本身的表面(露出面)”，有时指“形成于衬底上的规定层或膜等的表面、即作为层合体的衬底的最外表面”。
因此，在本说明书中，当记载有“对衬底供给规定气体”时，有时指“对衬底本身的表面(露出面)直接供给规定气体”，有时指“对形成于衬底上的层或膜等、即对作为层合体的衬底的最外表面供给规定气体”。
此外，在本说明书中，使用术语“衬底”的情形也与使用术语“晶片”的情形为相同的含义。这时，在上述说明中，将“晶片”换做“衬底”考虑即可。
以下，说明本实施方式的衬底表面特性改质处理(S102)的步骤。
(衬底搬入工序：S201)
进行衬底表面特性改质处理(S102)时，首先，将作为处理对象的衬底11搬入衬底处理装置100的处理室201。具体而言，通过升降机构218使衬底载置台212下降，使提升销207处于从贯通孔214向衬底载置台212的上表面侧突出的状态。在该状态下，在将处理室201内调压至规定的压力之后，使闸阀1490开放、从闸阀1490的开口将衬底11载置于提升销207上。然后，当将衬底11载置于提升销207上之后，通过升降机构218使衬底载置台212上升，使得衬底11载置于衬底载置面211上，并使该衬底11位于处理室201内的处理位置(晶片处理位置)。
(减压、升温工序：S202)
接着，经由排气管224对处理室201内进行排气，以使处理室201内成为规定压力(真空度)。此时，基于压力传感器(未图示)所测得的压力值，反馈控制作为压力调节器227的APC阀的阀开度。需要说明的是，也可以在将处理室201内排气至规定压力时，一次真空排气至能够达到的真空度。
此外，基于温度传感器(未图示)所测定的温度值，流量调节部213c、213d反馈控制热介质的流量，并向温度调节部213a、213b供给热介质，以使载置面211上的衬底11成为规定温度。此时的规定温度例如为室温(RT)～150℃的范围内，认为优选是RT～100℃的范围内。这是因为，若为RT以下则可能会结露，若超过150℃则引导图案12的形成材料(抗蚀剂材料)可能会变质。
此时，在存在残留于处理室201内的水分或来自部件的脱气等的情况下，可以通过真空排气或基于N2气体的供给进行的吹扫来将其除去。
然后，若处理室201内的气氛稳定之后，进入下一工序。
(第一处理工序：S203)
在第一处理工序(S203)，从第一气体供给部243向处理室201内供给作为第一处理气体的含H气体。作为含H气体，可举出例如H2气、NH3气等。以下的说明中，以含H气体为H2气为例。具体而言，打开阀243d，利用MFC243c调节为规定流量，同时从第一气体供给源243b供给H2气。规定流量例如为100sccm以上10000sccm以下。流量调节后的H2气通过簇射头234的分散板234b而到达处理室201内。此时，持续进行基于排气系统对处理室201内的排气，进行控制以使处理室201内成为规定的压力范围(第一压力)。由此，H2气以规定压力(第一压力：例如100Pa以上20000Pa以下)被供给到处理室201内。
此外，在第一处理工序(S203)，利用匹配器251及高频电源252，通过分散板234b向处理室201内供给高频电力等。由此，将通过分散板234b的H2气等离子体化，在处理室201内产生H2气的等离子体。此时，等离子体容易产生于衬底11的外周侧，因此存在外周侧比内周侧温度变高的趋势。在该情况下，进行流量调节部213c、213d分别单独调节向温度调节部213a、213b供给的热介质的区域控制，由此能够纠正温度分布的偏差。
氢等离子体起到使构成衬底11的衬底11及引导图案12的表面的亲水性增加的作用。因而，在第一处理工序(S203)，在处理室201内产生H2气的等离子体，从而至少衬底11的表面11a及引导图案12的侧面12a变得亲水化。
也就是说，在第一处理工序(S203)，通过向处理室201供给针对衬底11进行亲水化处理的H2气的等离子体，由此对衬底11的表面特性而言进行改质处理，以使得亲水性增加。
需要说明的是，使亲水性增加的改质处理(即亲水化处理)例如根据处理室201内的压力、H2气的流量、衬底11的温度、高频电力等的供给情况，而以规定的厚度、规定的分布、规定的侵入深度进行。
在这样的第一处理工序(S203)中，优选是各向同性地进行处理。这是因为，若各向同性地进行处理，则对于衬底11的表面11a及引导图案12的侧面12a分别带来同样的亲水化处理的效果。
为了各向同性地进行处理，考虑以例如不对衬底11施加偏压的状态进行第一处理工序(S203)。这是因为，若不施加偏压，则构成H2气的等离子体的H离子的移动方向不受限制，H离子可各向同性地运动。具体而言，通过阻抗调节部220a、220b调节对偏压电极219a、219b的施加电压，以使得偏压电极219a、219b不发生偏压。此时，为了确保衬底11的面内的均一性，可以是各阻抗调节部220a、220b按各个区域进行区域控制。
此外，为了各向同性地进行处理，可以考虑在与后述的第二处理工序(S205)时相比提高了处理室201内的压力的状态下进行第一处理工序(S203)。这是因为，若为高压状态，则平均自由行程相对变小，构成H2气的等离子体的H离子散乱的倾向变强。具体而言，控制基于第一气体供给部243的H2气的供给流量及基于排气系统的处理室201内的压力调节量，成为比后述的第二处理工序(S205)时相对高压的状态。
(第一吹扫工序：S204)
在进行了规定时间的第一处理工序(S203)后，停止基于第一气体供给部243的H2气的供给，并且停止利用匹配器251及高频电源252的高频电力等的供给。然后，将存在于处理室201中的残留气体从排气管224排气，同时进行第一吹扫工序(S204)。
在第一吹扫工序(S204)，一边持续从排气管224的排气，一边从第三气体供给部245向处理室201内供给作为吹扫气体的非活性气体。作为吹扫气体的非活性气体，例如使用N2气，但除了N2气之外，可以使用Ar、He、Ne、Xe等稀有气体。在以下的说明中，以非活性气体为N2气为例。具体而言，打开阀245d，利用MFC245c调节为规定流量，同时从第三气体供给源245b供给N2气。此时的N2气的供给流量例如为100～20000sccm的范围内的流量。流量调节后的N2气到达处理室201内。
也就是说，在第一吹扫工序(S204)，从第一处理工序(S203)结束后直到后述的第二处理工序(S205)的开始之前的期间，向处理室201内供给作为吹扫气体的非活性气体(例如N2气)。因而，第一处理工序(S203)和后述的第二处理工序(S205)，在二者之间存在第一吹扫工序(S204)，由此第一处理工序(S203)和后述的第二处理工序(S205)在时间轴上被完全分隔(分离)。
如此，若在第一吹扫工序(S204)向处理室201内供给吹扫气体，则能够抑制在第一处理工序(S203)供给的H2气与在后述的第二处理工序(S205)供给的F2气在处理室201内的反应。由此，可以抑制在处理室201内生成会对有时用作衬底11的形成材料的硅(Si)、氧化硅(SiO)等进行蚀刻的氟化氢气体。
(第二处理工序：S205)
在进行了规定时间的第一吹扫工序(S204)之后，停止基于第三气体供给部245的N2气的供给，进行第二处理工序(S205)。
在第二处理工序(S205)，从第二气体供给部244向处理室201内供给作为第二处理气体的含F气体。作为含F气体，例如可举出F2气。以下的说明中，以含F气体为F2气体为例。具体而言，打开阀244d，利用MFC244c调节为规定流量，同时从第二气体供给源244b供给F2气体。规定流量例如为100sccm以上10000sccm以下。流量调节后的F2气体通过簇射头234的分散板234b而到达处理室201内。此时，持续进行基于排气系统的对处理室201内的排气，进行控制以使处理室201内成为规定的压力范围(第二压力)。第二压力如后所述，优选是相较于第一处理工序(S203)中的第一压力而言为低压。由此，F2气以规定的压力(第二压力：例如100Pa以上20000Pa以下，优选是比第一压力低压的压力)供给到处理室201内。
此外，在第二处理工序(S205)，利用匹配器251及高频电源252，通过分散板234b向处理室201内供给高频电力等。由此，将通过分散板234b的F2气等离子体化，在处理室201内产生F2气的等离子体。此时，等离子体容易产生于衬底11的外周侧，因此存在外周侧比内周侧温度变高的趋势。在该情况下，进行流量调节部213c、213d分别单独调节向温度调节部213a、213b供给的热介质的区域控制，由此能够纠正温度分布的偏差。
氟等离子体起到使衬底11的表面的疏水性增加的作用。因而，在第二处理工序(S205)，在处理室201内产生F2气的等离子体，从而衬底11的表面被疏水化。
也就是说，在第二处理工序(S205)，通过向处理室201供给针对衬底11进行疏水化处理的F2气的等离子体，由此对衬底11的表面特性而言进行改质处理，以使得疏水性增加。
需要说明的是，使疏水性增加的改质处理(即疏水化处理)例如根据处理室201内的压力、F2气的流量、衬底11的温度、高频电力等的供给情况，而以规定的厚度、规定的分布、规定的侵入深度进行。
然而，在第二处理工序(S205)的疏水化处理，是在第一处理工序(S203)的亲水化处理之后，在进行了该亲水化处理后的衬底11的表面重叠进行。因而，重复进行了第一处理工序(S203)的亲水化处理和第二处理工序(S205)的疏水化处理的衬底11的表面，在亲水化之后被疏水化，因此结果其湿润性变得接近中性。也就是说，通过重复进行亲水化处理和疏水化处理，使得表面的湿润性中性化。
但是，如以上所说明，衬底表面特性改质处理(S102)的目的在于使衬底11的表面11a和引导图案12的侧面12a的湿润性出现差异，从而DSA抗蚀剂材料13的各有机材料13a、13b容易规律性排列(参照图1的(d))。因此，若使衬底11的表面的整个区域、即衬底11的表面11a和引导图案12的侧面12a的各自的湿润性中性化，则无法达到上述目的。
因此，对于第二处理工序(S205)的疏水化处理，优选是各向异性地进行处理。这是因为，若各向异性地进行处理，则可实现例如对衬底11的表面11a带来疏水化处理的效果，而对引导图案12的侧面12a并未带来疏水化处理的效果这样的情况，由此可以使表面11a和侧面12a的湿润性出现差异。也就是说，对于引导图案12的侧面12a维持亲水性、同时对于衬底11的表面11a重复进行亲水化处理和疏水化处理而使其中性化。
为了各向异性地进行处理，可以考虑在例如对衬底11施加了偏压的状态下进行第二处理工序(S205)。这是因为，若施加偏压，则构成F2气的等离子体的F离子的移动方向被限制为沿着偏压方向，可以使F离子对引导图案12的侧面12a的到达量少于F离子对衬底11的表面11a的到达量，结果可以使表面11a和侧面12a的湿润性不同。具体而言，利用阻抗调节部220a、220b调节对偏压电极219a、219b的施加电压，以使得偏压电极219a、219b产生偏压。此时，为了确保衬底11的面内的均一性，各阻抗调节部220a、220b可以按各个区域而进行区域控制。
此外，为了各向异性地进行处理，可以考虑在比第一处理工序(S203)时降低了处理室201内的压力的状态下进行第二处理工序(S205)。这是因为，若为低压状态，则平均自由行程相对变大，构成F2气的等离子体的F离子发生散乱的趋势变弱，由此可以使F离子向引导图案12的侧面12a的到达量少于F离子向衬底11的表面11a的到达量，结果可以使表面11a和侧面12a的湿润性不同。具体而言，控制基于第二气体供给部244的F2气的供给流量及基于排气系统的处理室201内的压力调节量，使得成为比第一处理工序(S203)时相对低压的状态。
(第二吹扫工序：S206)
在进行了规定时间的第二处理工序(S205)之后，停止基于第二气体供给部244的F2气的供给，并且停止利用匹配器251及高频电源252的高频电力等的供给。然后，将存在于处理室201中的残留气体从排气管224排气，同时进行第二吹扫工序(S206)。
第二吹扫工序(S206)只要进行与上述第一吹扫工序(S204)同样的处理即可，在此，省略其详细说明。
(输送压力调节工序：S207)
进行了规定时间的第二吹扫工序(S206)之后，停止基于第三气体供给部245的N2气的供给，进行输送压力调节工序(S207)。
在输送压力调节工序(S207)，经由排气管224及排气管306对处理室201内及移载室203内进行排气，以使处理室201及移载室203成为规定压力(真空度)。此时的处理室201内、移载室203内的压力被调节为经由衬底搬入出口1480而连通的未图示的真空搬送室内的压力以下。
需要说明的是，在输送压力调节工序(S207)之间或其前后，可以用提升销207加以保持，直到衬底11的温度冷却到规定温度。此外，在通过等离子体对衬底11加热的情况下，可以通过向温度调节部213a、213b供给热介质来进行冷却。而且，在衬底11变得过冷却(室温以下)的情况下，可以通过向温度调节部213a、213b供给热介质，而加热到至少达到室温程度。
(衬底搬出工序：S208)
在输送压力调节工序(S207)使得处理室201内和移载室203内成为规定压力之后，打开闸阀1490，经由衬底搬入出口1480，将衬底11搬出到未图示的真空搬送室。
经由以上说明的一系列的各工序，由此进行针对衬底11的衬底表面特性改质处理(S102)。
(4)抗蚀剂材料的涂布固化工序
接着，参照图6及图7，对于进行了上述改质处理后的衬底11、作为半导体器件(半导体元器件)的制造工序的一工序而进行基于DSA的构图处理中的抗蚀剂材料的涂布固化处理(S103)时的顺序例，进行说明。
(装置构成)
抗蚀剂材料的涂布固化处理(S103)使用如下的涂布装置进行，所述涂布装置包括收容作为处理对象的衬底11的处理室、调节处理室内的温度的温度调节机构、和向处理室内的衬底11的面上涂布抗蚀剂材料的涂布机构(但均未图示)。涂布装置的各机构只要利用已知技术构成即可。
作为涂布装置的涂布机构，存在使用各种方法的机构，作为其代表性的一例，有使用旋涂法的机构。基于旋涂法的涂布机构，如图6所示，至少具有：构成为在支承着衬底11的状态下可旋转的旋转台401；对该旋转台401上的晶片的面上滴下光致抗蚀剂材料的滴落喷嘴402。
(处理步骤)
接着，参照图7说明使用上述的涂布装置进行的抗蚀剂材料的涂布固化处理(S103)的步骤。
(衬底搬入工序：S301)
在抗蚀剂材料的涂布固化处理(S103)时，首先，将作为处理对象的改质处理后的衬底11搬入涂布装置的处理室内并载置于涂布机构的旋转台401上。需要说明的是，衬底搬入工序(S301)可以包含使旋转台401上的衬底11成为规定温度的温度调节处理。然后，处理室内的温度稳定之后，进入下一工序。
(涂布工序：S302)
在涂布工序(S302)，对于旋转台401上的衬底11，一边使旋转台401旋转一边从滴落喷嘴402滴下光致抗蚀剂材料，对衬底11的面上进行光致抗蚀剂材料的涂布。
此时，作为光致抗蚀剂材料而滴下DSA抗蚀剂材料。DSA抗蚀剂材料如已经所说明，是2种以上的聚合物嵌段共聚而成的嵌段共聚物，作为代表性的一例，可举出作为二嵌段共聚物的PS－PMMA。
关于DSA抗蚀剂材料的滴下位置，是衬底11的面上的未形成引导图案的部分、即衬底表面特性改质处理(S102)中被中性化的部分。
然后，当滴下了规定量(例如在衬底11的面上形成所希望膜厚的量)的DSA抗蚀剂材料之后，结束涂布工序(S302)。
(分离工序：S303)
在分离工序(S303)，使构成涂布于衬底11的面上的DSA抗蚀剂材料的各种聚合物嵌段(例如PMMA13a和PS13b的各自)规则且正确地排列。具体而言，在涂布工序(S302)结束后，等待经过各种聚合物嵌段排列所需的规定时间。此时的规定时间取决于使用的DSA抗蚀剂材料的种类。需要说明的是，可以如上所述，使用烤炉、热板等，以80℃～400℃左右的温度、10秒～120分左右的时间进行加热。
(干燥工序：S304)
其后，进行干燥工序(S304)，等待涂布于衬底11的面上的DSA抗蚀剂材料干燥。具体而言，分离工序(S303)结束之后，等待经过各种聚合物嵌段干燥所需的规定时间。此时的规定时间取决于使用的DSA抗蚀剂材料的种类。
(烘烤工序：S305)
进而其后，进行烘烤工序(S305)，使涂布于衬底11的面上的DSA抗蚀剂材料固化。具体而言，干燥工序(S304)结束之后，例如使用烤炉、热板等，以80℃～400℃左右的温度、10秒～120分左右的时间进行加热。
通过经过上述各工序(S302～S305)，涂布于衬底11的面上的DSA抗蚀剂材料，产生各种聚合物嵌段(例如PMMA13a、PS13b)的相分离，各个聚合物嵌段以沿着引导图案规律且正确地排列的状态固化。
(衬底搬出工序：S308)
DSA抗蚀剂材料固化后，进行衬底搬出工序(S308)，将衬底11从涂布装置的处理室内搬出。需要说明的是，衬底搬出工序(S308)可以包含调节处理室内的温度、压力等的处理。并且，若将DSA抗蚀剂材料固化后的状态的衬底11搬出之后，结束抗蚀剂材料的涂布固化处理(S103)，移至下一工序即DSA抗蚀剂改质工序(S104)或图案形成工序(S105)等。
(5)本实施方式的效果
根据本实施方式，起到以下所示的一个或多个效果。
(a)在本实施方式，对衬底11进行衬底表面特性改质处理(S102)，因此在其后进行的抗蚀剂材料的涂布固化处理(S103)中能够使DSA抗蚀剂材料13沿着引导图案12规律且正确地排列。也就是说，通过衬底表面特性改质处理(S102)使衬底11的表面的湿润性局部产生差异，因此可以消除构成DSA抗蚀剂材料13的各有机材料13a、13b层叠排列的问题，可以使各有机材料13a、13b沿着引导图案12具有规律性地排列。
(b)在本实施方式，衬底表面特性改质处理(S102)包括进行基于含H气体的等离子体的亲水化处理的第一处理工序(S203)和进行基于含F气体的等离子体的疏水化处理的第二处理工序(S205)。也就是说，重复进行基于离子照射的物理性的亲水化处理和疏水化处理，由此使一部分表面的湿润性中性化，由此使衬底11的表面的湿润性产生局部差异。因而，对于其后涂布的DSA抗蚀剂材料13，使得容易整合高分子材料的纵型排列，能够适当进行基于DSA的构图处理。而且，通过重复进行亲水化处理和疏水化处理来实现湿润性的局部差异，因此不需要例如为了使湿润性差异而预先设置中性化层等，可高效率地进行基于DSA的构图处理。如此，根据本实施方式，能够适当且高效率地进行基于DSA的构图处理。
(c)在本实施方式，作为光致抗蚀剂材料，使用使分子量不同的2种高分子键合而成的DSA抗蚀剂材料。因而，在抗蚀剂材料的涂布固化处理(S103)中能够良好地形成相分离结构，非常适合作为可应对半导体器件的大集成化、小型化等的下一代的光刻技术。
(d)在本实施方式，在第一处理工序(S203)进行各向同性的处理，在第二处理工序(S205)进行各向异性的处理。也就是说，可以实现如下情况：通过在第一处理工序(S203)进行各向同性的处理而在衬底11的整个表面区域同等地带来亲水化处理的效果，而通过在第二处理工序(S205)进行各向异性的处理而仅在衬底11的表面的一部分带来疏水化处理的效果，同时对其他部分不带来疏水化处理的效果。因而，即使在重复进行亲水化处理和疏水化处理的情况下，例如，对于引导图案12的侧面12a维持亲水性、对于其他部分使其中性化，也能使各自表面的湿润性不同。如此，在本实施方式，通过选择性地分开使用各向同性的处理和各向异性的处理，因此在适当且高效率地进行基于DSA的构图处理的方面，非常适合。
(e)在本实施方式，在第一处理工序(S203)以不对衬底11施加偏压的状态进行处理，在第二处理工序(S205)以对衬底11施加偏压的状态进行处理。也就是说，通过在第二处理工序(S205)为施加偏压的状态，由此例如使含F气体向引导图案12的侧面12a的等离子体(F离子)的到达量小于向其他衬底表面部分到达的量，由此使各个表面的湿润性出现差异。如此，在本实施方式，通过利用偏压施加状态，能够容易且可靠地进行用于使表面湿润性局部差异的各向同性处理和各向异性处理。而且，若是利用了偏压施加状态的情况下，例如通过改变DC偏压的电压，从而可以实现控制重复进行亲水化处理和疏水化处理时的中性化的程度。这意味着对于衬底11的表面湿润性的状态，可以通过偏压施加状态来控制，因此在谋求基于DSA的构图处理的适当化方面，非常适合。
(f)在本实施方式，对于第二处理工序(S205)，以比第一处理工序(S203)时降低了处理室201内的压力的状态进行处理。也就是说，通过使第二处理工序(S205)为低压状态，例如使含F气体向引导图案12的侧面12a的等离子体(F离子)到达量小于向其他衬底表面部分的到达量，由此使各自表面的湿润性出现差异。如此，在本实施方式中，通过利用相对的压力状态，能够容易且可靠地进行用于使表面湿润性局部差异的各向同性处理和各向异性处理。而且，若是利用了相对的压力状态的情况下，例如通过控制处理室201内的压力调节量，从而可以实现控制重复进行亲水化处理和疏水化处理时的中性化的程度。这意味着对于衬底11的表面湿润性的状态，可以通过压力调节量来控制，因此在谋求基于DSA的构图处理的适当化方面，非常适合。
(g)在本实施方式，进行用于纠正伴随等离子体发生所产生的处理室201内的温度分布的偏差的温度调节的区域控制、或用于确保对衬底11施加偏压时的面内均一性的施加电压的区域控制。因而，即使例如作为处理对象的衬底11的大型化的发展，由此也能对于处理的程度而抑制产生面内偏差，在谋求基于DSA的构图处理的适当化方面，非常适合。
(h)在本实施方式，至少在第一处理工序(S203)与第二处理工序(S205)之间进行向处理室201内供给吹扫气体的吹扫工序(S204)，因此不会发生在第一处理工序(S203)供给的含H气体与在第二处理工序(S205)供给的含F气体在处理室201内发生反应的情况。也就是说，即使在为了重复进行亲水化处理和疏水化处理而向处理室201内分别供给含H气体和含F气体的情况下，通过加入吹扫工序(S204)的吹扫气体供给，能够抑制在处理室201内生成会对作为衬底11的形成材料的Si、SiO等蚀刻的氟化氢气体。
＜其他实施方式＞
以上，具体说明了本发明的一实施方式，本发明不限于上述的实施方式，在不脱离其要旨的范围可以进行各种变更。
在上述的实施方式中，举出了在第一处理工序(S203)进行了针对衬底11的亲水化处理之后，在第二处理工序(S205)进行针对衬底11的疏水化处理的例子，但不限于此。例如可以是，首先进行了亲水化处理之后，进行疏水化处理而使衬底11的表面部分中性化，由此使衬底11的表面湿润性出现局部差异。也就是说，第一处理工序(S203)只要进行针对衬底11的亲水化处理或疏水化处理的任意一方即可，第二处理工序(S205)只要进行针对衬底11的亲水化处理或疏水化处理的任意另一方即可。
此外，在上述的实施方式中，举出了使用作为含H气体的一例的H2气进行针对衬底11的亲水化处理、使用作为含F气体的一例的F2气进行针对衬底11的疏水化处理的例子，但不限于此。即，只要能进行亲水化处理或疏水化处理，则第一处理工序(S203)所用的第一处理气体及第二处理工序(S205)所用的第二处理气体分别可以使用上述实施方式所例示的气体以外的气体。
此外，在上述的实施方式中，举出了作为DSA抗蚀剂材料13的代表一例而使用PS－PMMA的例子，但不限于此。即，DSA抗蚀剂材料13只要是使分子量不同的2种高分子键合而成的物质，能够通过自组装形成微相分离结构的材料即可，可以使用PS－PMMA以外的材料。

Claims (19)

1.一种半导体器件的制造方法，包括：
将形成有引导图案的衬底收容于处理室的工序；
第一处理工序，向所述处理室供给针对所述衬底进行亲水化处理或疏水化处理中的任意一方的第一处理气体的等离子体；以及
第二处理工序，在所述第一处理工序之后，向所述处理室供给针对所述衬底进行亲水化处理或疏水化处理中的任意另一方的第二处理气体的等离子体。
2.根据权利要求1所述的半导体器件的制造方法，其中，
所述第一处理工序在不对所述衬底施加偏压的状态下进行处理，
所述第二处理工序在对所述衬底施加偏压的状态下进行处理。
3.根据权利要求1所述的半导体器件的制造方法，其中，
所述第二处理工序在比所述第一处理工序时降低了所述处理室内的压力的状态下进行处理。
4.根据权利要求2所述的半导体器件的制造方法，其中，
所述第二处理工序在比所述第一处理工序时降低了所述处理室内的压力的状态下进行处理。
5.根据权利要求1所述的半导体器件的制造方法，其中，
在所述第一处理工序与所述第二处理工序之间具有向所述处理室供给吹扫气体的工序。
6.根据权利要求2所述的半导体器件的制造方法，其中，
在所述第一处理工序与所述第二处理工序之间具有向所述处理室供给吹扫气体的工序。
7.根据权利要求4所述的半导体器件的制造方法，其中，
在所述第一处理工序与所述第二处理工序之间具有向所述处理室供给吹扫气体的工序。
8.根据权利要求1所述的半导体器件的制造方法，其中，
所述第一处理工序中，各向同性地进行处理，
所述第二处理工序中，各向异性地进行处理。
9.根据权利要求2所述的半导体器件的制造方法，其中，
所述第一处理工序中，各向同性地进行处理，
所述第二处理工序中，各向异性地进行处理。
10.根据权利要求4所述的半导体器件的制造方法，其中，
所述第一处理工序中，各向同性地进行处理，
所述第二处理工序中，各向异性地进行处理。
11.根据权利要求1所述的半导体器件的制造方法，其中，
包括将分子量不同的2种高分子键合而成的自组装抗蚀剂材料涂布于所述衬底上的工序。
12.根据权利要求10所述的半导体器件的制造方法，其中，
包括将分子量不同的2种高分子键合而成的自组装抗蚀剂材料涂布于所述衬底上的工序。
13.根据权利要求1所述的半导体器件的制造方法，其中，
所述第一处理气体或所述第二处理气体中的任意一方是进行针对所述衬底的亲水化处理的含氢气体，
所述第一处理气体或所述第二处理气体中的任意另一方是进行针对所述衬底的疏水化处理的含氟气体。
14.根据权利要求2所述的半导体器件的制造方法，其中，
所述第一处理气体或所述第二处理气体中的任意一方是进行针对所述衬底的亲水化处理的含氢气体，
所述第一处理气体或所述第二处理气体中的任意另一方是进行针对所述衬底的疏水化处理的含氟气体。
15.根据权利要求4所述的半导体器件的制造方法，其中，
所述第一处理气体或所述第二处理气体中的任意一方是进行针对所述衬底的亲水化处理的含氢气体，
所述第一处理气体或所述第二处理气体中的任意另一方是进行针对所述衬底的疏水化处理的含氟气体。
16.根据权利要求1所述的半导体器件的制造方法，其中，
在所述第二处理工序中，至少对于所述衬底的面上和所述引导图案的壁面，赋予不同的湿润性。
17.根据权利要求1所述的半导体器件的制造方法，其中，还包括：
在所述第二处理工序之后，对所述衬底的面上的未形成所述引导图案的部分涂布含有二种以上的有机材料的光致抗蚀剂材料的工序。
18.一种衬底处理装置，包括：
处理室，收容形成有引导图案的衬底；
第一气体供给部，向所述处理室供给针对所述衬底进行亲水化处理或疏水化处理中的任意一方的第一处理气体的等离子体；
第二气体供给部，向所述处理室供给针对所述衬底进行亲水化处理或疏水化处理中的任意另一方的第二处理气体的等离子体；以及
控制部，以将所述第一处理气体的等离子体供给到所述处理室之后、供给所述第二处理气体的等离子体的方式，控制所述第一气体供给部和所述第二气体供给部。
19.一种计算机可读取的记录介质，存储有通过计算机使衬底处理装置执行如下步骤的程序，所述步骤为：
将形成有引导图案的衬底收容于处理室的步骤；
第一处理步骤，向所述处理室供给针对所述衬底进行亲水化处理或疏水化处理中的任意一方的第一处理气体的等离子体；以及
第二处理步骤，在所述第一处理步骤之后，向所述处理室供给针对所述衬底进行亲水化处理或疏水化处理中的任意另一方的第二处理气体的等离子体。
CN201711083945.4A 2017-03-14 2017-11-07 半导体器件的制造方法、衬底处理装置及记录介质 Active CN108573861B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-049002 2017-03-14
JP2017049002A JP6560704B2 (ja) 2017-03-14 2017-03-14 半導体装置の製造方法および基板処理装置

Publications (2)

Publication Number Publication Date
CN108573861A true CN108573861A (zh) 2018-09-25
CN108573861B CN108573861B (zh) 2022-08-05

Family

ID=62874410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711083945.4A Active CN108573861B (zh) 2017-03-14 2017-11-07 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (5)

Country Link
US (1) US10032630B1 (zh)
JP (1) JP6560704B2 (zh)
KR (1) KR101997807B1 (zh)
CN (1) CN108573861B (zh)
TW (1) TWI650799B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021088670A1 (zh) * 2019-11-05 2021-05-14 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102567505B1 (ko) * 2020-09-14 2023-08-16 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP2024047283A (ja) 2022-09-26 2024-04-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459824A (zh) * 2002-03-27 2003-12-03 精工爱普生株式会社 表面处理方法及膜图案的形成方法
CN1551331A (zh) * 2003-05-12 2004-12-01 ������������ʽ���� 图案及其形成法、器件及其制法、电光学装置、电子仪器
US6863833B1 (en) * 2001-06-29 2005-03-08 The Board Of Trustees Of The Leland Stanford Junior University Microfabricated apertures for supporting bilayer lipid membranes
CN1905782A (zh) * 2002-03-27 2007-01-31 精工爱普生株式会社 表面处理方法及膜图案的形成方法
JP2014154829A (ja) * 2013-02-13 2014-08-25 Panasonic Corp コンタクトを有する構造体の形成方法
US20170062229A1 (en) * 2015-07-20 2017-03-02 The University Of Chicago Atomic layer chemical patterns for block copolymer assembly

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572868B2 (ja) * 2003-05-12 2010-11-04 セイコーエプソン株式会社 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
US20050271893A1 (en) * 2004-06-04 2005-12-08 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
JP5222805B2 (ja) * 2009-07-09 2013-06-26 パナソニック株式会社 自己組織化パターン形成方法
JP2011029475A (ja) * 2009-07-28 2011-02-10 Shibaura Mechatronics Corp プラズマ処理装置及びプラズマ処理方法
US9059407B2 (en) * 2010-08-18 2015-06-16 National Institute Of Advanced Industrial Science And Technology Method for manufacturing organic semiconductor thin film and monocryastalline organic semiconductor thin film
JP5813604B2 (ja) 2012-09-21 2015-11-17 株式会社東芝 パターン形成方法
US20150151329A1 (en) * 2013-12-02 2015-06-04 Kabushiki Kaisha Toshiba Pattern Forming Method
US9690192B2 (en) 2014-04-21 2017-06-27 Jsr Corporation Composition for base, and directed self-assembly lithography method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6863833B1 (en) * 2001-06-29 2005-03-08 The Board Of Trustees Of The Leland Stanford Junior University Microfabricated apertures for supporting bilayer lipid membranes
CN1459824A (zh) * 2002-03-27 2003-12-03 精工爱普生株式会社 表面处理方法及膜图案的形成方法
CN1905782A (zh) * 2002-03-27 2007-01-31 精工爱普生株式会社 表面处理方法及膜图案的形成方法
CN1551331A (zh) * 2003-05-12 2004-12-01 ������������ʽ���� 图案及其形成法、器件及其制法、电光学装置、电子仪器
JP2014154829A (ja) * 2013-02-13 2014-08-25 Panasonic Corp コンタクトを有する構造体の形成方法
US20170062229A1 (en) * 2015-07-20 2017-03-02 The University Of Chicago Atomic layer chemical patterns for block copolymer assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021088670A1 (zh) * 2019-11-05 2021-05-14 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
US11948805B2 (en) 2019-11-05 2024-04-02 Beijing Naura Microelectronics Equipment Co., Ltd. Etching method, air-gap dielectric layer, and dynamic random-access memory

Also Published As

Publication number Publication date
CN108573861B (zh) 2022-08-05
TW201834006A (zh) 2018-09-16
KR20180105041A (ko) 2018-09-27
US10032630B1 (en) 2018-07-24
KR101997807B1 (ko) 2019-07-08
TWI650799B (zh) 2019-02-11
JP6560704B2 (ja) 2019-08-14
JP2018152517A (ja) 2018-09-27

Similar Documents

Publication Publication Date Title
JP6742720B2 (ja) 酸化物層のエッチング方法及びエッチング装置
CN108531887B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US9627608B2 (en) Dielectric repair for emerging memory devices
CN108573861A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US20180061655A1 (en) Method of processing target object
KR20090096408A (ko) 패터닝 방법
US20210166948A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20160037748A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6240712B1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2012018010A1 (ja) 基板処理方法および基板処理装置
JP6586433B2 (ja) 基板処理方法、基板処理装置、プログラム
JP6046757B2 (ja) 基板処理装置、半導体装置の製造方法、プログラム
CN109791888A (zh) 使用酰基卤的原子层蚀刻
JP6839672B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9466507B2 (en) Etching method, and recording medium
JP5963893B2 (ja) 基板処理装置、ガス分散ユニット、半導体装置の製造方法およびプログラム
JP6863940B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5344824B2 (ja) レジストパターンの形成方法および記録媒体
US20230100702A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer readable recording medium
WO2023286673A1 (ja) 成膜方法及びプラズマ処理装置
JP5390764B2 (ja) レジストパターンの形成方法と残存膜除去処理システムおよび記録媒体
KR20230032952A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181205

Address after: Tokyo, Japan

Applicant after: KOKUSAI ELECTRIC Corp.

Address before: Tokyo, Japan

Applicant before: HITACHI KOKUSAI ELECTRIC Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant