TWI770686B - 半導體裝置的製造方法、基板處理裝置及程式 - Google Patents

半導體裝置的製造方法、基板處理裝置及程式 Download PDF

Info

Publication number
TWI770686B
TWI770686B TW109141264A TW109141264A TWI770686B TW I770686 B TWI770686 B TW I770686B TW 109141264 A TW109141264 A TW 109141264A TW 109141264 A TW109141264 A TW 109141264A TW I770686 B TWI770686 B TW I770686B
Authority
TW
Taiwan
Prior art keywords
substrate
processing
heating
heating unit
processing step
Prior art date
Application number
TW109141264A
Other languages
English (en)
Other versions
TW202129716A (zh
Inventor
八幡橘
菊池俊之
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW202129716A publication Critical patent/TW202129716A/zh
Application granted granted Critical
Publication of TWI770686B publication Critical patent/TWI770686B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明的課題是在於提供一種在成膜處理之前將溝中的殘留成分排出，可形成均一的特性的膜之技術。 為了解決前述的課題，提供一種具有下列工程的技術： 搬入工程，其係將設有附著殘渣的溝的基板搬入至處理室； 第一處理工程，其係加熱前述基板，將前述殘渣從前述溝脫離；及 第二處理工程，其係前述第一處理工程之後，將前述基板的表面加熱至比前述第一處理工程的溫度更高的溫度，從前述溝排出前述殘渣至前述處理室的處理空間。

Description

半導體裝置的製造方法、基板處理裝置及程式
本案是有關半導體裝置的製造方法、基板處理裝置及程式。
一般，在半導體裝置的製造工程中，有在基板上形成各種的膜或加工等多數的工程。
近年來，隨著裝置構造的高集成化，被要求在晶圓上的膜形成高寬高比的溝。通常溝是以蝕刻處理所形成。蝕刻處理之後，為了除去溝中的殘渣，而進行洗淨處理。洗淨處理後，進行其次的處理例如在溝中形成膜的成膜處理。作為在高寬高比的溝成膜的技術，例如有專利文獻1所揭示的技術存在。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2019-160962
(發明所欲解決的課題)
被形成於高寬高比(High Aspect Ratio)的溝的表面的膜是從溝的底部到上部被要求均一的特性。所謂均一的特性是意指膜厚或膜質為均一者。
為了處理高寬高比的溝表面，需要在溝中供給處理氣體。 然而，在溝中，在供給處理氣體之前被進行的處理，例如為蝕刻處理或洗淨處理，在該等的處理使用的洗淨液等的成分會有殘留的情形。如此一來，恐有無法形成均一的特性的膜之虞。
於是、本案是以提供一種在供給處理氣體之前將溝中的殘留成分排出，可形成均一的特性的膜之技術為目的。 (用以解決課題的手段)
為了解決前述的課題，提供一種具有下列工程的技術： 搬入工程，其係將設有附著殘渣的溝的基板搬入至處理室； 第一處理工程，其係加熱前述基板，將前述殘渣從前述溝脫離；及 第二處理工程，其係前述第一處理工程之後，將前述基板的表面加熱至比前述第一處理工程的溫度更高的溫度，從前述溝排出前述殘渣至前述處理室的處理空間。 [發明的效果]
若根據本案，則可提供一種在供給處理氣體之前將溝中的殘留成分排出，可形成均一的特性的膜之技術。
以下，按照圖面說明本案的一實施形態。
(1)基板處理裝置的構成 首先，說明有關本案之一實施形態的基板處理裝置。
(基板處理裝置) 如圖1所示般，基板處理裝置200是具備處理容器202。處理容器202是例如橫剖面為圓形，構成為扁平的密閉容器。又，處理容器202的側壁或底壁是藉由例如鋁(Al)或不鏽鋼(SUS)等的金屬材料所構成。
將比晶圓(基板)100更上方的空間，亦即被處理容器202及後述的基板載置台212所包圍的空間，稱為處理空間201。並且，將構成彼的室稱為處理室205。
在處理容器202的側面是設有基板搬出入口203。基板搬出入口203是與閘閥204鄰接。而且，閘閥204是在與基板搬出口203不同的側設有未圖示的真空搬送室。晶圓100是經由基板搬出入口來移動於與未圖示的搬送室之間。
在構成基板處理裝置200的處理容器202的底部是設置有複數個昇降銷207。
在處理空間201內是設有支撐晶圓100的基板支撐部210。基板支撐部210是主要具有：載置晶圓100的載置面211、在表面持有載置面211的基板載置台212、及被設在基板載置台212的內側之作為熱源的加熱器213。由於為如此的構造，所以加熱器213是從背面加熱晶圓100。加熱器213是亦稱為第一加熱部。在基板載置台212中，昇降銷207所貫通的貫通孔214會分別被設在與昇降銷207對應的位置。加熱器213是連接控制加熱器213的溫度的加熱器控制部220。
基板載置台212是藉由軸(shaft)215來支撐。軸215是貫通被設在處理容器202的底壁的孔，更經由支撐板217在處理容器202的外部被連接至昇降機構218。使昇降機構218作動來使軸215及基板載置台212昇降，藉此可使被載置於基板載置面211上的晶圓100昇降。另外，軸215下端部的周圍是藉由波紋管219所覆蓋。處理容器202內是被保持於氣密。
基板載置台212是在晶圓100的搬送時，基板載置面211會下降至與基板搬出入口203對向的位置。在晶圓100的處理時，晶圓100會上昇至成為處理空間201內的處理位置。
具體而言，在使基板載置台212下降至晶圓搬送位置時，昇降銷207的上端部會從基板載置面211的上面突出，昇降銷207從下方支撐晶圓100。又，在使基板載置台212上昇至晶圓處理位置時，昇降銷207從基板載置面211的上面埋沒，基板載置面211會從下方支撐晶圓100。
在處理空間201的上部(上游側)，例如在處理容器202的頂部是設有氣體導入孔244。氣體導入孔244是連接圖2記載的氣體供給部290。
在處理容器202的頂部，與晶圓100的表面對向的位置是設有燈室260。在燈室260設有複數的燈261。燈261是將晶圓100的表面均一地加熱者，與晶圓100的表面並行配置複數個。燈是亦稱為第二加熱部。
燈261是經由配線262來連接至燈控制部263。燈控制部263是被電性連接至控制器310。在本實施形態中，燈261的ON/OFF等是根據控制器310的指示來控制燈控制部263。
處理容器202的頂部，在與燈261對向的位置是設有窗264。窗264是耐真空製，且不遮蔽從燈261照射的熱的材質，例如以石英所構成。
(供給部) 利用圖2來說明有關被連通至氣體導入孔244的氣體供給部290。
氣體導入孔244是與圖2記載的氣體供給部290連通。氣體供給部290是具有氣體供給管291，氣體供給管291是被連通至氣體導入孔244。氣體供給管291是從上游設有淨化氣體的氣體源292、調整淨化氣體的流量的質量流控制器(MFC)293、閥294。
淨化氣體是惰性氣體，例如氮(N2 )氣體。
將氣體供給管291、MFC293、閥294匯集稱為氣體供給部。MFC293、閥294是被電性連接至後述的控制器310，依照控制器310的指示來控制。氣體供給部290亦稱為淨化氣體供給部。
(排氣部) 在處理容器202的壁是設有排除氣氛的排氣口245。在處理容器202的外壁側面是以和排氣口245連通的方式連接排氣管246。在排氣管246是依序串聯有將處理室205內控制成預定的壓力的APC(AutoPressure Controller)等的壓力調整器247、真空泵248。主要將排氣口245、排氣管246、壓力調整器247匯集稱為排氣部。另外，亦可在排氣部中含真空泵248。
(控制器) 基板處理裝置200是具有控制基板處理裝置200的各部的動作的控制器310。控制器310亦稱為裝置控制部。
將控制器310的概略顯示於圖3。控制部(控制手段)的控制器310是被構成為具備CPU(Central Processing Unit)310a、RAM(Random Access Memory) 310b、記憶裝置310c、I/O埠310d、收發訊號部310e的電腦。RAM310b、記憶裝置310c、I/O埠310d是被構成為可經由內部匯流排310f來與CPU310a交換資料。基板處理裝置200內的資料的收發訊號是依照收發訊號部310e的指示來進行。
控制器310是被構成可連接例如被構成為觸控面板等的輸出入裝置311或外部記憶裝置312。更設有經由網路來連接至上位裝置320的收訊部313。收訊部310是可從上位裝置320接收其他的裝置的資訊。
記憶裝置310c是例如以快閃記憶體、HDD(Hard Disk Drive)等所構成。在記憶裝置310c內是可讀出地儲存有控制基板處理裝置的動作的控制程式、記載有後述的基板處理的程序或條件等的程式處方等。另外，製程處方是被組合為使後述的基板處理工程的各程序實行於控制器310，可取得預定的結果者，作為程式機能者。以下，亦將該程式處方或控制程式等總簡稱為程式。另外，在本說明書中稱為程式時，有只包含程式處方單體時、只包含控制程式單體時、或包含其雙方時。又，RAM310b是構成為暫時性地保持藉由CPU310a所讀出的程式或資料等的記憶區域(工作區域)。
I/O埠310d是被連接至閘閥204、昇降機構218、加熱器控制部220、燈控制部263、壓力調整器247等、基板處理裝置200的各構成。
CPU310a是被構成為讀出來自記憶裝置310c的控制程式而實行，且按照來自輸出入裝置311的操作指令的輸入等來從記憶裝置310c讀出製程處方。而且，CPU310a是被構成可按照被讀出的製程處方的內容控制閘閥204的開閉動作、昇降機構218、加熱器控制部220、燈控制部263、壓力調整器247的壓力調整動作等。
另外、控制器310是不限於被構成為專用的電腦時，亦可被構成為泛用的電腦。例如，準備儲存上述的程式的外部記憶裝置(例如磁帶、軟碟或硬碟等的磁碟、CD或DVD等的光碟、MO等的光磁碟、USB記憶體或記憶卡等的半導體記憶體)312，使用該外部記憶裝置312來將程式安裝於泛用的電腦等，藉此可構成本實施形態的控制器310。另外，用以將程式供給至電腦的手段是不限於經由外部記憶裝置312來供給的情況。例如，亦可使用網際網路或專用回線等的通訊手段，不經由外部記憶裝置312來供給程式。另外，記憶裝置310c或外部記憶裝置312是被構成為電腦可讀取的記錄媒體。以下，亦將該等總簡稱為記錄媒體。另外，在本說明書中，稱為記錄媒體時，有只包含記憶裝置310c單體時、只包含外部記憶裝置312單體時、或包含該等的雙方時。
(2)半導體裝置的說明 接著，利用圖4來說明處理對象的半導體裝置的一例。 在圖4中，101是被形成於晶圓100上的膜。例如，以矽氧化膜或矽氮化膜、金屬膜等所構成。102是寬高比高的溝。111是表示溝102的上部區域。113是表示溝102下部區域。112是表示溝102的上部區域111與下部區域113之間的中部區域。
溝102是在事前的蝕刻處理被形成。蝕刻處理是使用例如含有碳(C)、氟(F)、氬(Ar)等的氣體來進行處理。蝕刻處理是主要以Ar、F成分來形成溝，以C成分來保護周圍的膜。
在蝕刻處理殘留於溝102中的膜101的殘渣、蝕刻氣體的殘渣、含C成分的保護膜等是在之後的洗淨工程被除去。在洗淨工程是使用水溶性的洗淨液。在洗淨工程是可除取大量的殘渣或保護膜，但有無法除去的情況。又，有洗淨液的殘渣的OH基附著於溝102的表面的情況。在本案中，基於說明的方便起見，將該等蝕刻工程的殘渣或保護膜的殘留物、洗淨液的殘渣的任一個或一起稱為殘渣103。
接著，說明在圖4的狀態的溝102表面形成新的膜的情況的擔憂。此情況，在新形成的膜與膜101之間存在殘渣103。特性會依殘渣103的存在的有無而改變，有損新的膜的特性的均一性。例如，形成絕緣膜作為新的膜時，存在OH基之處相較於不存在OH基之處，電阻值變高等，有損電阻值的均一性。
於是，本實施形態是對於圖4記載的溝102，確實地排出溝中的殘渣。
(3)基板處理工程 接著，說明基板處理工程。 利用圖5~圖7來說明使用基板處理裝置200，從晶圓100的溝102排出殘渣的基板處理工程。圖5是說明本實施形態的基板處理工程的順序例。圖6是說明圖5記載的第一脫氣工程S1004的詳細流程的圖。圖7是說明圖5記載的第二脫氣工程S1006的詳細流程的圖。圖8、圖9是說明基板處理工程的溝102與殘渣的關係的圖。另外，在以下的說明中，構成基板處理裝置200的各部的動作是藉由控制器310來控制。
(基板搬入工程S1002) 說明基板搬入工程S1002。基板處理裝置200是使基板載置台212下降至基板搬出入口203。接著，打開閘閥204，使用未圖示的晶圓移載機，將晶圓100搬入至處理室205內，且將晶圓100移載至基板載置台212上。藉此，晶圓100是以水平姿勢被支撐於基板載置台212上。
一旦將晶圓100搬入至處理容器202內，則使晶圓移載機退避至處理容器202之外，關閉閘閥204來將處理容器202內密閉。
(第一脫氣工程S1004) 利用圖6及圖8來說明第一脫氣工程S1004的詳細。另外，圖8(a)是被搬入的狀態的晶圓100，與圖4記載的晶圓100的狀態同樣。圖8(b)是說明對於圖8(a)記載的晶圓100實施後述的第一處理工程S2002之後的晶圓100的狀態的圖。圖8(c)是說明對於圖8(b)記載的晶圓100實施第二處理工程S2004之後的晶圓100的狀態的圖。另外，在本工程中，排氣部會將處理室205中控制成維持於預定的壓力。
(第一處理工程S2002) 說明第一處理工程S2002。在此，首先加熱器213會調整晶圓100的溫度。具體而言，晶圓100是藉由預先被加熱至預定溫度的加熱器213來加熱至第一溫度。例如使晶圓100的溫度上昇至400℃。一旦晶圓100到達預定的溫度，則預定時間繼續加熱。另外，在本工程是將燈261設為OFF，亦即設為不使運轉的狀態，更將閥294關閉。
第一溫度是殘渣從溝102的表面脫離的溫度。因此，在第一處理工程S2002以第一溫度來加熱晶圓100時，如圖8(b)般，殘渣103會從溝102的表面脫離。
(第二處理工程S2004) 說明第二處理工程S2004。在第二處理工程S2004中，繼續加熱器213加熱晶圓100。與此並行，將燈261設為ON，使燈261運轉。藉由將燈261設為ON，使晶圓100之中，與燈261對向的側的溫度加熱至比第一溫度更高的第二溫度。第二溫度是例如設為900℃。另外，在本工程是繼續關閉閥294。
燈261是以短時間照射。照射時間是被設定成上部區域111的溫度會比下部區域113的溫度更高的時間。亦即，照射時間是被設定成溫度會從溝102的下部區域113到上部區域111慢慢地變高。換言之，被設定成上部區域111與下部區域113不會成為相同溫度的程度的照射時間。而且，照射時間是被設定成不會對被設於晶圓100的膜造成不良影響的程度的溫度的時間。
其次，說明將在上部區域111的溫度設定成比下部區域113的溫度更高的理由。
最初說明比較例。在此是說明第一比較例。作為從溝102排出殘渣的方法，例如可思考將淨化氣體供給至處理室205而從溝102推出殘渣103使排出。然而，所欲侵入至溝102內的淨化氣體會存在於處理空間201與殘渣103之間，因此殘渣103無法從溝102移動至處理空間201。所以，殘渣103殘留於溝102中。因此，無法從溝102排出殘渣103。
接著，說明第二比較例。亦可思考將處理空間201設為更低壓來抽出溝102中的殘渣103。然而，至排出殘渣103為止費時，因此擔心處理能力降低。
於是，在第二處理工程S2004中，關閉閥294，不供給淨化氣體。在低壓狀態，由於分子會從溫度的低方移動至高方，因此將燈261設為ON，使上部區域111的溫度比下部區域113的溫度更高，促進移動。亦即，如圖8(c)記載般，殘渣103是從溝102排出至處理空間201。
又，如一般為人所知般，就高克努森(Knudsen)擴散域而言，分子是無碰撞其他的分子的情形被移動。亦即本實施形態是低壓至可實現高克努森擴散域的程度。若設為如此，則由於脫離後的殘渣無碰撞其他的殘渣的情形移動，因此可更促進排出。
又，由於溫度會從下部區域113經由中部區域112來朝向上部區域111慢慢地上昇，因此從下方的區域到上方的區域，殘渣103的移動會順暢地進行，在途中的區域無殘渣103妨礙下方的區域的殘渣103的移動的情形。
經過預定時間後，將燈261設為OFF。預定時間是設為維持上部區域111的溫度＞中部區域112的溫度＞下部區域113的溫度的時間。
(判定S2006) 說明判定S2006。控制器310是判定是否實施了預定次數(n cycle)上述1循環。
未實施預定次數時(在S2006，No的情況)，重複第一處理工程S2002、第二處理工程S2004的循環。藉由重複，使溝102中的殘渣103減少。
結束第二處理工程S2004時是將燈261設為OFF。由於將燈261設為OFF，因此從第二處理工程S2004結束後移動至第一處理工程S2002時，可降低晶圓100的熱積存(thermal budget)。尤其，燈可容易切換ON.OFF，因此熱影響也可馬上降低。所以，使用燈作為第二加熱部的情況，本控制變容易，容易以使熱積存降低。
由於可如此地控制，因此可按照被形成於晶圓100的膜的耐熱性來處理。亦即，處理具有耐熱性高的膜的晶圓100的情況是拉長第二處理工程S2004的處理時間，且可用少的循環數來排出殘渣103。藉此，可提升處理能力。
又，處理具有耐熱性低的膜的晶圓100的情況是使循環數增加。此情況，由於從第二處理工程S2004往第一處理工程S2002的移動次數會被增加，因此可降低熱積存。所以，可不使膜特性劣化，將殘渣103排出。
進一步，處理具有耐熱性低的膜的晶圓時，亦可縮短第二處理工程S2004的處理時間。藉此，可迴避熱積存的蓄積。
當實施了預定次數時(在S2006，Yes的情況)，結束圖6所示的處理。
(第二脫氣工程S1006) 說明第二脫氣工程S1006。在第一脫氣工程S1004使殘渣103脫離，從溝102排出多數的OH基，但即便如此也恐有殘渣103殘留於溝102中之虞。更被微細化時，即使少量，也會因為該等的殘渣103的存在而對均一性造成不良影響，其結果恐有不符合所望的裝置性能之虞。於是本工程是將第一脫氣工程S1004的殘渣103更確實地排出。
利用圖7及圖9來說明第二脫氣工程S1006的詳細。圖9(a)是說明進行第二處理工程S2004之後的晶圓100的狀態的圖。圖9(b)是說明在後述的惰性氣體供給開始工程S3002的晶圓100的狀態的圖。圖9(c)是說明進行第三處理工程S3004之後的晶圓100的狀態的圖。圖9(d)是說明進行第四處理工程S3008之後的晶圓100的狀態的圖。
(惰性氣體供給開始工程S3002) 說明惰性氣體供給開始工程S3002。 在第一脫氣工程S1004被處理的晶圓100的溝102是例如圖9(a)記載般，在第一脫氣工程S1004無法全部排出的殘渣103會殘留。尤其，在上部區域111是一旦從中部區域112或下部區域113脫離的殘渣103a會再度附著於溝102的表面。再附著的殘渣103a是在上部區域111固定附著，該情況可想像比其他的場所更附著強度高。而且，在各個的區域是存在殘留的殘渣103b。箭號114是表示惰性氣體的流動。
對於圖9(a)的狀態的晶圓100，在本工程是將閥294開啟，供給惰性氣體114至處理室。如圖9(b)記載般，惰性氣體是與再附著的殘渣103a物理性地接觸，使殘渣103a從溝102的表面脫離。另外，在本工程是將加熱器213設為ON，將燈261設為OFF。
(第三處理工程S3004) 接著，說明第三處理工程S3004。在此，繼續惰性氣體的供給，且與第一處理工程S2002同樣地將晶圓100加熱預定時間。藉由如此地處理，如圖9(c)般，使殘渣103b從溝102的表面脫離。附著強度高的殘渣103a是如前述般藉由惰性氣體來脫離。又，殘留的殘渣103b是藉由熱來從溝102的表面脫離。
另外，晶圓100的溫度是設為第三溫度。第三溫度是只要殘渣103可從溝表面脫離的溫度即可，只要是其範圍，亦可與第一溫度同等400℃程度，或亦可為不同的溫度。另外，在本工程是繼續將加熱器213設為ON，將燈261設為OFF。
(惰性氣體供給停止工程S3006) 接著說明惰性氣體供給停止工程S3006。 一旦在第三處理工程S3004繼續了預定時間，則將閥294設為關閉，停止惰性氣體的供給。
(第四處理工程S3008) 接著，說明第四處理工程S3008。第四處理工程S3008是與第二處理工程S2004同樣，繼續加熱器213加熱晶圓100。與彼並行，將燈261設為ON。藉由將燈261設為ON，使晶圓100之中，與燈261對向的側的溫度加熱至比第三溫度更高的第四溫度。
另外，在此是晶圓100表面的溫度會加熱成為第四溫度。第四溫度是只要比第三溫度更高的溫度即可，只要是其範圍，亦可為與第二溫度同等的溫度，或亦可為不同的溫度。
燈261是以短時間照射，照射時間是被設定成在上部區域111的溫度會比在下部區域113的溫度更高的時間。亦即， 被設定成從溝102的下部區域113到上部區域111，慢慢地溫度變高。而且，被設定成維持不會對被設於晶圓100的膜造成不良影響的程度的溫度的時間。
溝102內的殘渣103是與第二處理工程S2004同樣的道理從溝102排出。另外，在本工程是將閥294關閉。
(判定S3010) 接著說明判定S3010。控制器310是判定是否實施了預定次數(n cycle)上述1循環。
未實施預定次數時(在S3010，No的情況)，重複惰性氣體供給開始工程S3002~第四處理工程S3008的循環。藉此重複，可更確實地從溝102減少殘渣103。
結束第四處理工程S3008時，將燈261設為OFF。由於將燈261形成OFF，因此從第四處理工程S3008的結束後移動至惰性氣體供給工程S3002時，可減少晶圓100的熱積存。所以，可按照被形成於晶圓100的膜的耐熱性來處理。
亦即，處理具有耐熱性高的膜的晶圓100的情況是拉長第四處理工程S3008的處理時間，且可用少的循環數來排出殘渣103。藉此，可提升處理能力。
又，處理具有耐熱性低的膜的晶圓100的情況是使循環數增加。此情況，由於從第四處理工程S2004往惰性氣體供給工程S3002的移動次數會被增加，因此可降低熱積存。所以，可不使膜特性劣化，將殘渣103排出。
又，處理具有耐熱性低的膜的晶圓的情況，亦可縮短第二處理工程S2004的處理時間。藉此，迴避熱積存的蓄積。
當實施了預定次數時(在S3010，Yes的情況)，結束圖7所示的處理。
(基板搬出工程S1008) 一旦晶圓100位於基板搬出入口203的位置，則以和基板搬入工程S1002相反的順序來控制各構成，將晶圓100搬出至裝置200的外部。
＜其他的實施形態＞ 以上具體說明本案的實施形態，但本案並非限於上述的各實施形態，可在不脫離其要旨的範圍實施各種變更。
例如，使用OH基或C作為殘渣進行說明，但不限於此，只要是使膜特性劣化者即可。
並且，使用燈說明了作為加熱晶圓100的表面的構造，但只要可加熱晶圓100的表面即可，不限於燈。例如，亦可使用微波產生器作為第二加熱部，從微波產生器照射微波至晶圓100的表面等而加熱。
100:晶圓(基板) 102:溝 103:殘渣 200:基板處理裝置 201:處理空間 205:處理室 213:加熱器 244:氣體供給孔 290:惰性氣體供給部 261:燈 310:控制器
[圖1]是本案的實施形態的基板處理裝置的剖面圖。 [圖2]是說明本案的實施形態的氣體供給部的說明圖。 [圖3]是說明本案的實施形態的控制器的說明圖。 [圖4]是說明在本案的實施形態處理的晶圓的狀態的說明圖。 [圖5]是本案的實施形態的基板處理的流程例。 [圖6]是本案的實施形態的基板處理的流程例。 [圖7]是本案的實施形態的基板處理的流程例。 [圖8]是說明在本案的實施形態處理的晶圓的狀態的說明圖。 [圖9]是說明在本案的實施形態處理的晶圓的狀態的說明圖。
100:晶圓(基板)
201:處理空間
202:處理容器
203:基板搬出入口
204:閘閥
205:處理室
207:昇降銷
210:基板支撐部
211:基板載置面
212:基板載置台
213:加熱器
214:貫通孔
215:軸
217:支撐板
218:昇降機構
219:波紋管
220:加熱器控制部
244:氣體導入孔
245:排氣口
246:排氣管
247:壓力調整器
248:真空泵
260:燈室
261:燈
262:配線
263:燈控制部
264:窗
310:控制器

Claims (21)

  1. 一種半導體裝置的製造方法，其特徵係具有：搬入工程，其係將設有附著殘渣的溝的基板搬入至處理室；第一處理工程，其係加熱前述基板，將前述殘渣從前述溝脫離；及第二處理工程，其係前述第一處理工程之後，將前述基板的表面加熱至比前述第一處理工程的溫度更高的溫度，從前述溝排出前述殘渣至前述處理室的處理空間。
  2. 如請求項1記載的半導體裝置的製造方法，其中，在前述第二處理工程中，加熱前述溝的上部區域的溫度成為比前述溝的下部區域的溫度更高。
  3. 如請求項2記載的半導體裝置的製造方法，其中，重複預定次數前述第一處理工程及前述第二處理工程。
  4. 如請求項3記載的半導體裝置的製造方法，其中，在前述處理室設有：從前述基板的背面加熱前述基板的第一加熱部，及從前述基板的表面加熱前述基板的第二加熱部，控制為：在前述第一處理工程中，不使前述第二加熱部運轉，使前述第一加熱部運轉，在前述第二處理工程中，使前述第二加熱部及前述第一加熱部運轉。
  5. 如請求項2記載的半導體裝置的製造方 法，其中，在前述處理室設有：從前述基板的背面加熱前述基板的第一加熱部，及從前述基板的表面加熱前述基板的第二加熱部，控制為：在前述第一處理工程中，不使前述第二加熱部運轉，使前述第一加熱部運轉，在前述第二處理工程中，使前述第二加熱部及前述第一加熱部運轉。
  6. 如請求項1記載的半導體裝置的製造方法，其中，在前述處理室設有：從前述基板的背面加熱前述基板的第一加熱部，及從前述基板的表面加熱前述基板的第二加熱部；控制為：在前述第一處理工程中，不使前述第二加熱部運轉，使前述第一加熱部運轉，在前述第二處理工程中，使前述第二加熱部及前述第一加熱部運轉。
  7. 如請求項6記載的半導體裝置的製造方法，其中，在前述第二處理工程之後，具有供給惰性氣體至前述處理室的第三處理工程。
  8. 如請求項7記載的半導體裝置的製造方法，其中，在前述第三處理工程之後，具有將前述基板的表面形成比在前述第三處理工程的基板表面的溫度更高的第四處理工程。
  9. 如請求項1記載的半導體裝置的製造方法，其中，在前述第二處理工程之後，具有供給惰性氣體至前述處理室的第三處理工程。
  10. 如請求項9記載的半導體裝置的製造方 法，其中，在前述第三處理工程之後，具有將前述基板的表面形成比在前述第三處理工程的基板表面的溫度更高的第四處理工程。
  11. 如請求項10記載的半導體裝置的製造方法，其中，在前述第四處理工程中，加熱前述溝的上部區域的溫度成為比前述溝的下部區域的溫度更高。
  12. 如請求項11記載的半導體裝置的製造方法，其中，在前述處理室設有：從前述基板的背面側加熱前述基板的第一加熱部，及從前述基板的表面加熱前述基板的第二加熱部，控制為：在前述第三處理工程中，不使前述第二加熱部運轉，使前述第一加熱部運轉，在前述第四處理工程中，使前述第二加熱部及前述第一加熱部運轉。
  13. 如請求項12記載的半導體裝置的製造方法，其中，重複預定次數前述第三處理工程及前述第四處理工程。
  14. 如請求項10記載的半導體裝置的製造方法，其中，在前述第四處理工程中，停止前述惰性氣體的供給。
  15. 如請求項14記載的半導體裝置的製造方法，其中，在前述處理室設有：從前述基板的背面側加熱前述基板的第一加熱部，及從前述基板的表面加熱前述基板的第二加熱部，控制為：在前述第三處理工程中，不使前述第二加熱 部運轉，使前述第一加熱部運轉，在前述第四處理工程中，使前述第二加熱部及前述第一加熱部運轉。
  16. 如請求項15記載的半導體裝置的製造方法，其中，重複預定次數前述第三處理工程及前述第四處理工程。
  17. 如請求項10記載的半導體裝置的製造方法，其中，在前述處理室設有：從前述基板的背面側加熱前述基板的第一加熱部，及從前述基板的表面加熱前述基板的第二加熱部，控制為：在前述第三處理工程中，不使前述第二加熱部運轉，使前述第一加熱部運轉，在前述第四處理工程中，使前述第二加熱部及前述第一加熱部運轉。
  18. 如請求項17記載的半導體裝置的製造方法，其中，重複預定次數前述第三處理工程及前述第四處理工程。
  19. 如請求項10記載的半導體裝置的製造方法，其中，重複預定次數前述第三處理工程及前述第四處理工程。
  20. 一種基板處理裝置，其特徵係具有：基板支撐部，其係被設在處理室內，支撐設有附著殘渣的溝的基板；第一加熱部，其係將前述基板加熱至第一溫度，使前述殘渣從前述溝脫離；第二加熱部，其係使前述殘渣從前述溝脫離之後，將 前述基板的表面加熱至比前述第一溫度更高的溫度，使前述殘渣從前述溝排出至前述處理室的處理空間。
  21. 一種基板處理用的電腦程式，其特徵係藉由電腦來使下列程序實行於基板處理裝置，將設有附著殘渣的溝的基板搬入至處理室的程序；加熱前述基板，使前述殘渣從前述溝脫離的程序；及第一處理工程之後，使前述基板的表面加熱至比前述第一處理工程的溫度更高的溫度，使前述殘渣從前述溝排出至前述處理室的處理空間的程序。
TW109141264A 2020-01-06 2020-11-25 半導體裝置的製造方法、基板處理裝置及程式 TWI770686B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-000232 2020-01-06
JP2020000232A JP7030858B2 (ja) 2020-01-06 2020-01-06 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
TW202129716A TW202129716A (zh) 2021-08-01
TWI770686B true TWI770686B (zh) 2022-07-11

Family

ID=76609222

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109141264A TWI770686B (zh) 2020-01-06 2020-11-25 半導體裝置的製造方法、基板處理裝置及程式

Country Status (5)

Country Link
US (1) US11990347B2 (zh)
JP (1) JP7030858B2 (zh)
KR (1) KR102501657B1 (zh)
CN (1) CN113078060B (zh)
TW (1) TWI770686B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7030858B2 (ja) * 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150000695A1 (en) * 2013-06-28 2015-01-01 Hitachi Kokusai Electric Inc. Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW201526138A (zh) * 2013-12-27 2015-07-01 Hitachi Int Electric Inc 半導體裝置的製造方法、程式及基板處理裝置
TW201535570A (zh) * 2014-03-06 2015-09-16 Hitachi Int Electric Inc 基板處理裝置及半導體裝置的製造方法以及記錄媒體
TW201802940A (zh) * 2016-03-31 2018-01-16 日立國際電氣股份有限公司 基板處理裝置、半導體裝置的製造方法及程式
CN110431653A (zh) * 2017-03-27 2019-11-08 株式会社国际电气 半导体装置的制造方法、程序以及基板处理装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183775A (en) * 1990-01-23 1993-02-02 Applied Materials, Inc. Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen
JPH0722416A (ja) * 1993-07-01 1995-01-24 Kawasaki Steel Corp アルミニウム配線の形成方法
JP3662472B2 (ja) * 2000-05-09 2005-06-22 エム・エフエスアイ株式会社 基板表面の処理方法
JP2003077901A (ja) 2001-09-07 2003-03-14 Hitachi Ltd 半導体装置の製造方法
JP2003119568A (ja) * 2001-10-10 2003-04-23 Ebara Corp 無電解めっき方法及び装置
JP2007311540A (ja) * 2006-05-18 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
US20080060676A1 (en) * 2006-09-11 2008-03-13 Dana Scranton Workpiece processing with preheat
JP4450245B2 (ja) * 2007-06-07 2010-04-14 株式会社デンソー 半導体装置の製造方法
US8551880B2 (en) * 2007-11-01 2013-10-08 Applied Materials, Inc. Ammonia-based plasma treatment for metal fill in narrow features
JP5395405B2 (ja) * 2008-10-27 2014-01-22 東京エレクトロン株式会社 基板洗浄方法及び装置
JP5161819B2 (ja) * 2009-03-19 2013-03-13 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP5507654B2 (ja) 2012-11-30 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9640385B2 (en) * 2015-02-16 2017-05-02 Applied Materials, Inc. Gate electrode material residual removal process
JP6523119B2 (ja) * 2015-09-28 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2017056188A1 (ja) * 2015-09-29 2017-04-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
JP6368743B2 (ja) * 2016-06-22 2018-08-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
TWI767920B (zh) * 2016-07-15 2022-06-21 美商應用材料股份有限公司 乾燥高深寬比特徵
JP6799960B2 (ja) 2016-07-25 2020-12-16 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6929148B2 (ja) 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP6796559B2 (ja) 2017-07-06 2020-12-09 東京エレクトロン株式会社 エッチング方法および残渣除去方法
JP6616365B2 (ja) * 2017-09-11 2019-12-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6843087B2 (ja) 2018-03-12 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7195060B2 (ja) 2018-05-17 2022-12-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6980624B2 (ja) * 2018-09-13 2021-12-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US11417534B2 (en) * 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
JP7362258B2 (ja) * 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
JP2021009980A (ja) * 2019-07-03 2021-01-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
WO2021009838A1 (ja) * 2019-07-16 2021-01-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN114207858A (zh) * 2019-07-31 2022-03-18 朗姆研究公司 用于mram图案化的化学蚀刻非挥发性材料
JP7030858B2 (ja) * 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7023308B2 (ja) * 2020-03-19 2022-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび基板処理方法
JP7098677B2 (ja) * 2020-03-25 2022-07-11 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP7303226B2 (ja) * 2021-01-18 2023-07-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
TWI838697B (zh) * 2021-03-17 2024-04-11 日商國際電氣股份有限公司 半導體裝置之製造方法、基板處理裝置及程式

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150000695A1 (en) * 2013-06-28 2015-01-01 Hitachi Kokusai Electric Inc. Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW201526138A (zh) * 2013-12-27 2015-07-01 Hitachi Int Electric Inc 半導體裝置的製造方法、程式及基板處理裝置
TW201535570A (zh) * 2014-03-06 2015-09-16 Hitachi Int Electric Inc 基板處理裝置及半導體裝置的製造方法以及記錄媒體
TW201802940A (zh) * 2016-03-31 2018-01-16 日立國際電氣股份有限公司 基板處理裝置、半導體裝置的製造方法及程式
CN110431653A (zh) * 2017-03-27 2019-11-08 株式会社国际电气 半导体装置的制造方法、程序以及基板处理装置

Also Published As

Publication number Publication date
KR20210088427A (ko) 2021-07-14
US20210210356A1 (en) 2021-07-08
JP7030858B2 (ja) 2022-03-07
CN113078060A (zh) 2021-07-06
TW202129716A (zh) 2021-08-01
US11990347B2 (en) 2024-05-21
KR102501657B1 (ko) 2023-02-20
JP2021111636A (ja) 2021-08-02
CN113078060B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
JP5008562B2 (ja) 基板処理方法および基板処理装置
US10943806B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and non- transitory computer-readable recording medium
KR102118268B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN111052336A (zh) 基板处理装置、半导体装置的制造方法及程序
CN111095517A (zh) 基板处理装置、半导体装置的制造方法和程序
JPWO2009008474A1 (ja) プラズマ処理方法およびプラズマ処理装置
TWI770686B (zh) 半導體裝置的製造方法、基板處理裝置及程式
WO2010055946A1 (ja) 処理装置
JP6560704B2 (ja) 半導体装置の製造方法および基板処理装置
TWI761758B (zh) 半導體裝置的製造方法、基板處理裝置及記錄媒體
TWI835044B (zh) 基板處理裝置、半導體裝置的製造方法及電腦可讀取的記錄媒體
TWI793744B (zh) 基板處理裝置、半導體裝置之製造方法及程式
CN110911261B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
JP7079317B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US10883172B2 (en) Method of manufacturing lithography template
JP2009010144A (ja) 基板処理装置
KR102674572B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 프로그램 및 온도 조정 방법
JPH11345771A (ja) 枚葉式真空処理方法及び装置
KR20230140380A (ko) 메인터넌스 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
CN117836905A (zh) 基板处理装置、半导体装置的制造方法以及程序
JP2009295793A (ja) 基板処理方法