CN109216383A - 半导体存储装置的形成方法 - Google Patents
半导体存储装置的形成方法 Download PDFInfo
- Publication number
- CN109216383A CN109216383A CN201710549871.2A CN201710549871A CN109216383A CN 109216383 A CN109216383 A CN 109216383A CN 201710549871 A CN201710549871 A CN 201710549871A CN 109216383 A CN109216383 A CN 109216383A
- Authority
- CN
- China
- Prior art keywords
- forming method
- semiconductor storage
- layer
- plugs
- those
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000010276 construction Methods 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 230000004048 modification Effects 0.000 claims abstract description 8
- 238000012986 modification Methods 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- LXPCOISGJFXEJE-UHFFFAOYSA-N oxifentorex Chemical compound C=1C=CC=CC=1C[N+](C)([O-])C(C)CC1=CC=CC=C1 LXPCOISGJFXEJE-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000003814 drug Substances 0.000 claims 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000003153 chemical reaction reagent Substances 0.000 claims 1
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 238000003682 fluorination reaction Methods 0.000 claims 1
- 239000011159 matrix material Substances 0.000 claims 1
- 239000011800 void material Substances 0.000 abstract description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013043 chemical agent Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910019975 (NH4)2SiF6 Inorganic materials 0.000 description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000009835 boiling Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910020439 SiO2+4HF Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76289—Lateral isolation by air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Abstract
本发明公开一种半导体存储装置的形成方法，其包含以下步骤。首先，提供基底，其具有存储区，并且，在基底的存储区内形成朝向第一方向延伸的多条位线，各位线的两侧包含三层的侧壁结构。接着，在基底的存储区内形成多个第一插塞，第一插塞位于各位线的两侧，并且，形成分别对位并接触第一插塞的多个导电图案。然后，在形成导电图案后，进行一化学反应制作工艺，改质三层的侧壁结构中的第二层。最后，进行一热处理制作工艺，完全移除第二层，以在三层的侧壁结构中形成空隙层。
Description
技术领域
本发明涉及一种半导体存储装置的形成方法，特别是一种随机动态处理存储器装置的形成方法。
背景技术
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(dynamic randomaccess memory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。
一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及位线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷。举例来说，内连线结构的线宽的逐渐变窄也使得传输信号的线阻值(line resistance,R)变大。此外，导线间的间距缩小也使得寄生电容(parasitic capacitance,C)变大。因此，使得信号因电阻与电容间延迟(RC delay)的状况增加，导致芯片运算速度减慢，降低了芯片的效能。
因此，现有技术还待进一步改良以有效提升相关存储器元件的效能及可靠度。
发明内容
本发明的一目的在于提供一种半导体存储装置的形成方法，其是利用两阶段的化学反应，而在位线与存储节点插塞之间的侧壁结构内形成一空隙层。由此，本发明可在制作工艺简化的前提下，有效地在各位线与各存储节点插塞之间形成该空隙层，由此来改善电阻与电容间延迟的状况。
为达上述目的，本发明的一实施例提供一种半导体存储装置的形成方法，其包含以下步骤。首先，提供一基底，该基底包含一周边区与一存储区，并且，在该基底的该存储区形成朝向一第一方向延伸的多条位线，各该位线的两侧包含一侧壁结构，且该侧壁结构具有三层结构。接着，在该基底的该存储区形成多个第一插塞，该些第一插塞位于各该位线两侧，并且，形成多个导电图案，使该些导电图案分别对位并接触该些第一插塞。然后，在形成该些导电图案后，进行一化学反应制作工艺，改质该侧壁结构的该三层结构中的一第二层。最后，进行一热处理制作工艺，完全移除该第二层，以在该三层结构中形成一空隙层。
整体来说，整体来说，本发明的半导体元件，是在接触垫形成后，依序进行两阶段的化学反应，先将一间隙壁改质，再使改质后的该间隙壁挥发进而达到移除的目的。由此，可在制作工艺简化的前提下，有效地在位线与存储节点插塞之间的侧壁结构内形成一空隙层，由此来改善电阻与电容间延迟的状况。该化学反应是先针对该侧壁结构的特定间隙壁进行反应，因而可在避免其他元件损伤的前提下，有效地形成空隙层。
附图说明
图1至图8为本发明优选实施例中半导体元件的形成方法的步骤示意图；其中
图1为一半导体存储装置于形成方法之初的上视示意图；
图2为图1中沿着切线A-A’与B-B’的剖面示意图；
图3为一半导体存储装置于形成一掩模层后的上视示意图；
图4为图3中沿着切线A-A’与B-B’的剖面示意图；
图5为一半导体存储装置于进行一化学反应后的上视示意图；
图6为图5中沿着切线A-A’与B-B’的剖面示意图；
图7为一半导体存储装置于进行一热处理后的上视示意图；
图8为图7中沿着切线A-A’与B-B’的剖面示意图。
主要元件符号说明
100 基底
100A 存储区(记忆体区)
100B 周边区
101 主动区
103 浅沟槽隔离
150 栅极结构
152 半导体层
154 金属层
156 掩模层
160 位线
160a 位线接触插塞
162 半导体层
164 金属层
166 掩模层
170 侧壁结构
171 第一层间隙壁
172、174 绝缘层
173 第二层间隙壁
173a 改质间隙壁
175 第三层间隙壁
177 空隙层
180、182 插塞
190、192 导电图案
200 掩模层
D1 第一方向
D2 第二方向
P1 化学反应制作工艺
P2 热处理制作工艺
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
请参照图1至图8，所绘示者为本发明优选实施例中，半导体元件的形成方法的步骤示意图，其中，图1、图3、图5及图7显示一半导体存储装置于各形成阶段的上视示意图，其余附图则显示一半导体存储装置于各形成阶段的剖面示意图。
本实施例是关于一半导体存储装置的形成方法，其例如是一随机动态处理存储器(dynamic random access memory,DRAM)装置的形成方法。该半导体存储装置包含至少一晶体管元件(未绘示)以及至少一电容结构(未绘示)，以作为DRAM阵列中的最小组成单元并接收来自于位线(bit line,BL)160及字符线(word line,WL,未绘示)的电压信号。
该半导体存储装置包含一基底100，例如是一硅基底、含硅基底(如SiC、SiGe)或硅覆绝缘(silicon-on-insulator,SOI)基底等，基底100上定义有一存储区(cell region)100A及一周边区(periphery region)100B。在本实施例中，基底100内形成有至少一浅沟槽隔离shallow trench isolation,STI)103，浅沟槽隔离103是同时形成在存储区100A与周边区100B，而可在基底100定义出多个主动区(active area,AA)101。浅沟槽隔离103的制作工艺例如是先利用蚀刻方式而于基底100中形成多个沟槽(未绘示)，再于该沟槽中填入一绝缘材料(如氧化硅或氮氧化硅等)而形成，但并不以此为限。此外，基底100的存储区100A内还形成有多个埋藏式栅极(未绘示)，各该埋藏式栅极较佳是相互平行地沿着一第一方向D1延伸，并横跨各主动区101，而作为该存储器元件的埋藏式字符线(buried word line,BWL,未绘示)。
如图1所示，基底100的存储区100A上则形成有多个位线160，其是相互平行地沿着垂直于第一方向D1的一第二方向D2延伸，并同时横跨基底100的主动区101与基底100内的该些埋藏式字符线。具体来说，各位线160包含依序堆叠的一半导体层162、一阻障层(未绘示)、一金属层164与一掩模层166。其中，部分位线160下方还形成有一位线接触插塞(bitline contact,BLC)160a，其是与位线160的半导体层161一体成形。
另一方面，在基底100的周边区100B上，则同时形成有朝向第一方向D1延伸的一栅极结构150，其例如包含依序堆叠的一栅极介电层(未绘示)、一栅极层152、一阻障层(未绘示)、一金属层154与一掩模层156，如图1所示。其中，栅极结构180的制作工艺例如可整合位线160的制作工艺。举例来说，栅极结构150的栅极层152与位线160的半导体层162例如是一并形成，而同时包含多晶硅(polysilicon)或非晶硅(amorphous silicon)；栅极结构150与位线160的该阻障层例如是一并形成，而同时包含钛(Ti)或氮化钛(TiN)；栅极结构150的金属层154与位线160的金属层164例如是一并形成，而同时包含钨(tungsten,W)、铝(aluminum,Al)或铜(copper,Cu)等低阻值金属材质；栅极结构150的掩模层156与位线160的掩模层166例如是一并形成，而同时包含氧化硅、氮化硅或碳氮化硅(SiCN)等，如图2所示。
此外，基底100的存储区100A上还形成有多个插塞180。各插塞180包含直接接触基底100及/或浅沟槽隔离103的一金属硅化物层(未绘示)、一阻障层(未绘示)与一金属层(未绘示)，而可作为一存储节点插塞(storage node,SNC)，而电连接至该晶体管元件的一源极/漏极区(未绘示)。另一方面，基底100的周边区100B上，则同时形成有多个插塞182，分别电连接栅极结构150两侧的源极/漏极区(未绘示)。插塞182的制作工艺例如是整合插塞180的制作工艺，使各插塞182同样包含一金属硅化物层(未绘示)、一阻障层(未绘示)、与一金属层(未绘示)其例如是钨、铝或铜等低阻值金属材质。
需注意的是，位于存储区100A的各插塞180与各位线160在第一方向D1上是相互交替排列，其间则通过一侧壁结构170相互隔离。侧壁结构170较佳具有一多层结构，其例如包含图1及图2所示的第一层间隙壁171、第二层间隙壁173与第三层间隙壁175所构成的三层结构。其中，第一层间隙壁171与第三层间隙壁175较佳是具有不同于第二层间隙壁173的材质，例如皆是氮化硅层，而第二层间隙壁173则例如是氧化硅层，但不以此为限。在一实施例中，侧壁结构170的制作工艺例如是在位线160与栅极结构150形成后，在基底100的存储区100A与周边区100B上依序形成一第一材料层(未绘示)例如包含氮化硅，以及一第二材料层(未绘示)例如包含氧化硅，使其整体地覆盖在位线160与栅极结构150上，然后进行一蚀刻制作工艺，部分移除位于该第二材料层与该第一材料层，而在存储区100A形成仅位于位线160侧壁的第一层间隙壁171、第二层间隙壁173与第三层间隙壁175。同时在周边区100B形成依序覆盖在栅极结构150上的绝缘层172、174。之后，再于存储区100A与周边区100B分别形成插塞180、182，使各插塞180、182、侧壁结构170与位线160可具有齐平的顶表面，如图2所示。
接着，依序进行一沉积与图案化制作工艺，而在存储区100A与周边区100B上分别形成多个金属图案190、192，其例如是包含钨、铝或铜等低阻值金属材质。各金属图案190、192分别对位于各插塞180、182，以电连接至各插塞180、182，而做为插塞180、182的接触垫(SN pad)。其中，各金属图案190较佳是仅覆盖在各插塞180、182上，使下方的侧壁结构170与位线160可完整地被暴露出来，如图1及图2所示。由此，若是从如图1所示的上视图来看，位于存储区100A内的各金属图案190可形成一阵列排列(array arrangement)，并与下方的各位线160形成错位排列。
然后，形成一掩模层200，覆盖在周边区100B，而暴露出整个存储区100A内的各位线160、侧壁结构170与导电图案190，如图3及图4所示。之后，在掩模层200的覆盖下进行一化学反应制作工艺P1，例如是通入适当的化学药剂，使该些化学药剂与暴露的第二层间隙壁173产生化学反应，进而发生改质。在本实施例中，侧壁结构170的第二间隙壁173的材质是自原先的氧化物(如氧化硅等)，被改质为一非氧化物，例如是六氟硅酸铵((NH4)2SiF6)等材质，形成改质间隙壁173a，如图5及图6所示。在一实施例中，化学反应制作工艺P1较佳是通入氮气(N2)、氢气(H2)、三氟化氮(NF3)等混合气体，使该些气体依序进行步骤1步骤2的反应，进而使第二层间隙壁173发生改质。然而，在另一实施例中，也可选择直接通入氟化铵(NH4F)，使其与第二层间隙壁173直接进行步骤2的反应，同样可使第二层间隙壁173发生改质。
步骤1：NH3+NF3→NH4F
步骤2：2NH4F+SiO2+4HF→(NH4)2SiF6+H2O
而后，则如图7及图8所示，完全移除改质间隙壁173a并形成空隙层177。在本实施例中，是在化学反应制作工艺P1进行后，继续在掩模层200的覆盖下，另进行一热处理制作工艺P2，使改质间隙壁173a直接汽化或挥发为水蒸气等气体，而达到改质间隙壁173a的移除。
其中，该热处理制作工艺P2的操作例如是在可使改质间隙壁173a挥发，但又不至于影响掩模层200的温度下进行，例如是100℃至150℃，但不以此为限。需注意的是，在一般制作工艺中，多是利用蚀刻制作工艺(如湿蚀刻制作工艺等)来形成该空隙层，然而，即使是提高第二间隙壁173与其他间隙壁171、175之间的蚀刻选择比，该蚀刻制作工艺的进行仍多少会对间隙壁171、175或其他元件造成损伤。本发明是利用化学反应进行的方式，针对包含氧化物的第二间隙壁173先后进行改质与热处理，因而可有效地移除特定的第二间隙壁173，形成空隙层177，并使各元件免于蚀刻制作工艺中可能导致的损伤。
由此，即完成本发明优选实施例中的半导体存储装置的形成方法。后续，则可完全移除掩模层200，并形成一绝缘层(未绘示)覆盖在侧壁结构170与导电图案180上，再形成与各导电图案180电连接的电容结构等，构成一随机动态处理存储器装置。根据本实施例的形成方法，是在连接各插塞180、182的导电图案180、182形成后，在掩模层200的覆盖下依序进行化学反应制作工艺P1与热处理制作工艺P2，使暴露于掩模层200外的第二层间隙壁173先与化学药剂反应而发生改质，再于高温中直接汽化或挥发为水蒸气等气体。由此，可在制作工艺简化的前提下形成空隙层177，同时避免蚀刻制作工艺而可能发生的元件损伤。
整体来说，本发明的半导体元件，是在接触垫形成后，依序进行两阶段的化学反应，先将间隙壁改质，再使改质后的间隙壁挥发进而达到移除的目的。由此，可在制作工艺简化的前提下，有效地在位线与存储节点插塞之间的侧壁结构内形成一空隙层。由此来改善电阻与电容间延迟的状况。该化学反应是先针对该侧壁结构的特定间隙壁进行反应，因而可在避免其他元件损伤的前提下，有效地形成空隙层。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (12)
1.一种半导体存储装置的形成方法，其特征在于包含：
提供一基底，该基底包含周边区与存储区；
在该基底的该存储区形成朝向一第一方向延伸的多条位线，各该位线的两侧包含一侧壁结构，且该侧壁结构具有三层结构；
在该基底的该存储区形成多个第一插塞，该些第一插塞位于各该位线两侧；
形成多个导电图案，该些导电图案分别对位并接触该些第一插塞；
在形成该些导电图案后，进行一化学反应制作工艺，改质该侧壁结构的该三层结构中的一第二层间隙壁；以及
进行一热处理制作工艺，移除改质后的该第二层间隙壁，以在该侧壁结构中形成一空隙层。
2.依据权利要求1所述的半导体存储装置的形成方法，其特征在于，还包含：
在该基底的该周边区形成一栅极结构，该栅极结构朝向一第二方向延伸，该第二方向垂直该第一方向；以及
在该基底的该周边区形成多个第二插塞，该些第二插塞电连接该栅极结构两侧的源极/漏极区。
3.依据权利要求2所述的半导体存储装置的形成方法，其特征在于，该栅极结构是与该些位线同时形成。
4.依据权利要求2所述的半导体存储装置的形成方法，其特征在于，该些第二插塞是与该些第一插塞同时形成。
5.依据权利要求2所述的半导体存储装置的形成方法，其特征在于，该些导电图案是呈一矩阵排列，且分别电连接位于该存储区的该些第一插塞与位于该周边区的该些第二插塞。
6.依据权利要求2所述的半导体存储装置的形成方法，其特征在于，还包含：
在进行该化学反应制作工艺之前，在该基底的该周边区上形成一掩模层，覆盖该栅极结构与该些第二插塞。
7.依据权利要求6所述的半导体存储装置的形成方法，其特征在于，在该热处理制作工艺后，完全移除该掩模层。
8.依据权利要求1所述的半导体存储装置的形成方法，其特征在于，该第二层间隙壁包含氧化硅。
9.依据权利要求1所述的半导体存储装置的形成方法，其特征在于，该化学反应制作工艺包含通入一药剂，使该第二层间隙壁形成六氟硅酸铵。
10.依据权利要求9所述的半导体存储装置的形成方法，其特征在于，该药试剂包含氮气、氢气与三氟化氮。
11.依据权利要求9所述的半导体存储装置的形成方法，其特征在于，该药剂包含氟化铵。
12.依据权利要求1所述的半导体存储装置的形成方法，其特征在于，该热处理制作工艺包含提供100度至150度的高温，使改质后的该第二层间隙壁挥发。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710549871.2A CN109216383A (zh) | 2017-07-07 | 2017-07-07 | 半导体存储装置的形成方法 |
| US15/990,811 US10490555B2 (en) | 2017-07-07 | 2018-05-28 | Method of forming semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710549871.2A CN109216383A (zh) | 2017-07-07 | 2017-07-07 | 半导体存储装置的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109216383A true CN109216383A (zh) | 2019-01-15 |
Family
ID=64903479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710549871.2A Pending CN109216383A (zh) | 2017-07-07 | 2017-07-07 | 半导体存储装置的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10490555B2 (zh) |
| CN (1) | CN109216383A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767667A (zh) * | 2019-11-26 | 2020-02-07 | 上海微阱电子科技有限公司 | 一种图像传感器结构和形成方法 |
| WO2022193546A1 (zh) * | 2021-03-19 | 2022-09-22 | 长鑫存储技术有限公司 | 半导体存储器及其形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110993499B (zh) * | 2019-11-05 | 2022-08-16 | 北京北方华创微电子装备有限公司 | 一种刻蚀方法、空气隙型介电层及动态随机存取存储器 |
| US11832437B2 (en) | 2021-12-09 | 2023-11-28 | Nanya Technology Corporation | Semiconductor memory device with air gaps for reducing current leakage |
| US11706913B2 (en) * | 2021-12-09 | 2023-07-18 | Nanya Technology Corporation | Method for manufacturing semiconductor memory device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236902A (zh) * | 2007-01-31 | 2008-08-06 | 三星电子株式会社 | 去除氧化物的方法和使用它填充沟槽的方法 |
| CN103928387A (zh) * | 2014-04-28 | 2014-07-16 | 上海集成电路研发中心有限公司 | 浅沟槽隔离结构的填充方法、半导体器件的制备方法 |
| CN104685610A (zh) * | 2012-10-03 | 2015-06-03 | 应用材料公司 | 使用低温蚀刻剂沉积与等离子体后处理的方向性二氧化硅蚀刻 |
| CN104900584A (zh) * | 2014-03-05 | 2015-09-09 | 爱思开海力士有限公司 | 具有线型气隙的半导体器件及其制造方法 |
| US20160329337A1 (en) * | 2013-11-07 | 2016-11-10 | SK Hynix Inc. | Semiconductor device including air gaps and method for fabricating the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3957945B2 (ja) * | 2000-03-31 | 2007-08-15 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR20140025799A (ko) * | 2012-08-22 | 2014-03-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102014950B1 (ko) * | 2013-08-26 | 2019-08-28 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| KR102059863B1 (ko) * | 2013-08-30 | 2019-12-30 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102171267B1 (ko) * | 2014-01-28 | 2020-10-28 | 삼성전자 주식회사 | 랜딩 패드를 구비하는 반도체 소자 |
| KR102154085B1 (ko) * | 2014-02-12 | 2020-09-09 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| KR102238951B1 (ko) * | 2014-07-25 | 2021-04-12 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| KR102321390B1 (ko) * | 2014-12-18 | 2021-11-04 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| US10053774B2 (en) * | 2015-06-12 | 2018-08-21 | Asm Ip Holding B.V. | Reactor system for sublimation of pre-clean byproducts and method thereof |
| KR102235120B1 (ko) * | 2015-06-30 | 2021-04-02 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
| KR102444838B1 (ko) * | 2015-06-30 | 2022-09-22 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| US10141189B2 (en) * | 2016-12-29 | 2018-11-27 | Asm Ip Holding B.V. | Methods for forming semiconductors by diffusion |
| CN108573926B (zh) * | 2017-03-09 | 2020-01-21 | 联华电子股份有限公司 | 半导体存储装置以及其制作方法 |
-
2017
- 2017-07-07 CN CN201710549871.2A patent/CN109216383A/zh active Pending
-
2018
- 2018-05-28 US US15/990,811 patent/US10490555B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236902A (zh) * | 2007-01-31 | 2008-08-06 | 三星电子株式会社 | 去除氧化物的方法和使用它填充沟槽的方法 |
| CN104685610A (zh) * | 2012-10-03 | 2015-06-03 | 应用材料公司 | 使用低温蚀刻剂沉积与等离子体后处理的方向性二氧化硅蚀刻 |
| US20160329337A1 (en) * | 2013-11-07 | 2016-11-10 | SK Hynix Inc. | Semiconductor device including air gaps and method for fabricating the same |
| CN104900584A (zh) * | 2014-03-05 | 2015-09-09 | 爱思开海力士有限公司 | 具有线型气隙的半导体器件及其制造方法 |
| CN103928387A (zh) * | 2014-04-28 | 2014-07-16 | 上海集成电路研发中心有限公司 | 浅沟槽隔离结构的填充方法、半导体器件的制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767667A (zh) * | 2019-11-26 | 2020-02-07 | 上海微阱电子科技有限公司 | 一种图像传感器结构和形成方法 |
| CN110767667B (zh) * | 2019-11-26 | 2022-07-08 | 上海微阱电子科技有限公司 | 一种图像传感器结构和形成方法 |
| WO2022193546A1 (zh) * | 2021-03-19 | 2022-09-22 | 长鑫存储技术有限公司 | 半导体存储器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10490555B2 (en) | 2019-11-26 |
| US20190013321A1 (en) | 2019-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7576389B2 (en) | Semiconductor device and manufacture method thereof | |
| CN109216383A (zh) | 半导体存储装置的形成方法 | |
| US8129769B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR0165496B1 (ko) | 고집적 반도체장치의 캐패시터 제조방법 | |
| CN109494192B (zh) | 半导体元件以及其制作方法 | |
| KR20100057203A (ko) | 반도체 장치의 배선 구조물 및 이의 형성방법 | |
| TW200901386A (en) | Method for fabricating semiconductor device | |
| CN108346660A (zh) | 半导体元件及其形成方法 | |
| US8846485B2 (en) | Method for fabricating bottom electrode of capacitors of DRAM | |
| CN110061001A (zh) | 半导体元件及其制作方法 | |
| EP4095909A1 (en) | Semiconductor memory device and method of fabricating the same | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| CN110391247B (zh) | 半导体元件及其制作方法 | |
| KR101168606B1 (ko) | 반도체 장치의 배선 구조물 및 이의 형성 방법 | |
| US8796126B2 (en) | Method of manufacturing semiconductor device | |
| CN110391185B (zh) | 制作半导体元件的方法 | |
| US6452273B1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| CN110718549A (zh) | 动态随机存取存储器及其制造、写入与读取方法 | |
| CN113838852B (zh) | 半导体存储装置及其形成方法 | |
| JP2014053361A (ja) | 半導体装置の製造方法 | |
| CN216563127U (zh) | 半导体存储装置 | |
| KR100357189B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100487915B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR100266010B1 (ko) | 캐패시터형성방법 | |
| US6218240B1 (en) | Method of fabricating low voltage coefficient capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190115 |