JP6400361B2 - 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法 - Google Patents

基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法 Download PDF

Info

Publication number
JP6400361B2
JP6400361B2 JP2014146021A JP2014146021A JP6400361B2 JP 6400361 B2 JP6400361 B2 JP 6400361B2 JP 2014146021 A JP2014146021 A JP 2014146021A JP 2014146021 A JP2014146021 A JP 2014146021A JP 6400361 B2 JP6400361 B2 JP 6400361B2
Authority
JP
Japan
Prior art keywords
film
gas
processed
processing target
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014146021A
Other languages
English (en)
Other versions
JP2016025111A (ja
Inventor
土橋　和也
和也 土橋
高橋　伸幸
伸幸 高橋
鈴木　達也
達也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014146021A priority Critical patent/JP6400361B2/ja
Priority to KR1020177003804A priority patent/KR20170031193A/ko
Priority to PCT/JP2015/064714 priority patent/WO2016009717A1/ja
Priority to US15/326,018 priority patent/US10163622B2/en
Publication of JP2016025111A publication Critical patent/JP2016025111A/ja
Application granted granted Critical
Publication of JP6400361B2 publication Critical patent/JP6400361B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B5/00—Cleaning by methods involving the use of air flow or gas flow
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法に関する。
半導体デバイスの高集積化に伴って、製造プロセスに要求される配線や分離幅は、微細化されてきている。また、半導体デバイスの３次元化も進展しており、例えば、高アスペクト比の細くて深いライン形状やホール形状を加工しなければならない必要性が高まってきている。さらには半導体デバイス材料も多様化しており、様々な材料のエッチングに対応しなければならない状況にある。
このような状況のもと、半導体デバイスの製造プロセス中において、現在のフォトレジストだけでは十分なエッチング選択比がとれないケースが発生している。このようなケースの場合には、フォトレジストパターンをハードマスク膜と呼ばれる別の膜に一旦転写し、ハードマスク膜をマスクとして、ハードマスク膜の下にある加工対象膜をエッチングするようにしている（例えば、特許文献１）。
ハードマスク膜は、エッチングのマスクとして機能するものであり、半導体デバイスには不要な膜である。したがって、ハードマスク膜は、製造プロセス中に、半導体デバイス中の加工対象膜上から除去される。現在、加工対象膜上からのハードマスク膜の除去には、例えば、特許文献１の段落００２４に記載されているように、ウェットエッチング（ウェット洗浄）が用いられている。ウェット洗浄では、加工パターンの内部に液体が残るため、ウェット洗浄の後には乾燥処理が必要である。しかし、半導体デバイスの微細化が更に進むと、加工パターンはより細く、より深くなる。このため、加工パターンに加工された加工対象膜が、パターン内部に残った液体の表面張力の影響を受けやすくなり、乾燥処理時に倒壊することがある。
このような加工対象膜のパターンの倒壊を回避する有効な技術として、ガスケミカルエッチングが注目されている（例えば特許文献２）。ガスケミカルエッチングは、ＨＦガスやＮＨ３ガス等の反応性ガスを用いて膜を化学的にエッチング除去する技術である。
特開２０１２−２０４６５２号公報 特開２００７−１３４３７９号公報
しかしながら、ガスケミカルエッチングを用いた場合には、除去対象物（ハードマスク膜）に含まれる非反応成分や不揮発性成分が、加工対象膜の表面上に残留することが分かった。非反応成分や不揮発性成分による残渣が存在するとその後のパターニングに悪影響を与えるため、このような残渣を除去する必要があるが、残渣が加工対象膜の材質と共通の成分を含む場合には、残渣と反応するガスを用いた残渣除去プロセスを行っても、加工対象膜との選択比を確保することが困難であり、残渣除去により加工対象膜に悪影響を与えてしまうおそれがある。
また、微細なマスクパターンのスペース部分に微小なパーティクルが存在すると、そのパーティクル自体がマスクとなり、加工対象膜のパターニングの後に形状不良が発生する可能性がある。
本発明は、かかる事情に鑑みてなされたものであって、除去対象膜をガスケミカルエッチングした後に加工対象膜の表面上に残る残渣を加工対象膜に悪影響を与えることなく確実に除去することができる基板洗浄方法、および、加工対象膜をエッチングする前にマスク層のスペース部分に存在するパーティクルを除去することができる基板洗浄方法、ならびに上記基板洗浄方法を含む基板処理方法、上記基板洗浄方法を実施することが可能な基板処理システム、および上記基板洗浄方法を用いた半導体装置の製造方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点では、所定パターンにパターニングされた除去対象膜をマスクとして加工対象膜を異方性エッチングした後、前記除去対象膜をガスケミカルエッチングした際に、前記加工対象膜の表面に残存する非反応性または不揮発性の残渣を除去する基板洗浄方法であって、前記除去対象膜を除去した後の前記加工対象膜の表面を含む被処理面に、ガスクラスターを照射することにより前記残渣を除去することを特徴とする基板洗浄方法を提供する。
本発明の第２の観点では、被処理基板に所定のエッチングパターンを形成する基板処理方法であって、加工対象膜と、その上に形成されたエッチングマスクとなる除去対象膜とを有する被処理基板を準備する工程と、前記除去対象膜を所定パターンにパターニングする工程と、前記パターニングされた前記除去対象膜をエッチングマスクに用いて、前記加工対象膜を異方性エッチングする工程と、その後、前記加工対象膜上に残存する前記除去対象膜をガスケミカルエッチングする工程と、前記ガスケミカルエッチング後に、前記加工対象膜の表面を含む被処理面にガスクラスターを照射することにより、前記加工対象膜の表面に残存する非反応性または非揮発性の残渣を除去して洗浄する工程とを備えることを特徴とする基板処理方法を提供する。
本発明の第３の観点では、加工対象膜とその上に形成されたエッチングマスクとなる除去対象膜を有する被処理基板に所定のエッチングパターンを形成する基板処理システムであって、共通搬送室と、前記共通搬送室に接続され、前記共通搬送室との間で被処理基板の授受を行うロードロックモジュールと、前記ロードロックモジュールに接続され、外部との間で被処理基板の授受を行う大気搬送室と、前記共通搬送室に接続され、前記除去対象膜をエッチングマスクとして用いて前記加工対象膜を異方性エッチングした後に、前記除去対象膜をガスケミカルエッチングするガストリートメントモジュールと、前記共通搬送室に接続され、前記ガスケミカルエッチング後に、前記加工対象膜の表面を含む被処理面にガスクラスターを照射することにより、前記加工対象膜の表面に残存する非反応性または非揮発性の残渣を除去するガスクラスターモジュールと、を備えることを特徴とする基板処理システムを提供する。
本発明の第４の観点では、基板側から上方へ向かって、少なくとも第１の加工対象膜、第２の加工対象膜、第３の加工対象膜、およびマスク層が順次積層された積層体を含む半導体基板を用いた半導体装置の製造方法であって、前記マスク層をエッチングマスクに用いて、前記第３の加工対象膜を異方性エッチングする工程と、前記異方性エッチングされた前記第３の加工対象膜をエッチングマスクに用いて、前記第２の加工対象膜を異方性エッチングする工程と、その後、前記第２の加工対象膜上に残存する前記第３の加工対象膜をガスケミカルエッチングする工程と、前記ガスケミカルエッチング後に、前記第２の加工対象膜の表面を含む被処理面にガスクラスターを照射することにより、前記第２の加工対象膜の表面に残存する非反応性または非揮発性の残渣を除去して洗浄する工程と、その後、部分的に露出した前記第１の加工対象膜の表面から前記異方性エッチングされた前記第２の加工対象膜の側面にかけて側壁スペーサ膜を形成する工程と、前記第２の加工対象膜を除去する工程と、その後、前記側壁スペーサ膜をエッチングマスク層に用いて、前記第１の加工対象膜を異方性エッチングする工程とを備えることを特徴とする半導体装置の製造方法を提供する。
本発明によれば、ガスケミカルエッチングにより除去対象膜を除去した後の加工対象膜の表面を含む被処理面に、ガスクラスターを照射する洗浄処理を行うので、加工対象膜の表面に残存する非反応性または不揮発性の残渣を加工対象膜に悪影響を与えることなく確実に除去することができる。また、加工対象膜をエッチングする前のマスク層が存在する状態で、ガスクラスターを照射する洗浄処理を行うので、マスク層のスペース部分に存在するパーティクルを除去することができる。
本発明の第１の実施形態に係る基板処理方法の一例を示す流れ図である。 図１に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図１に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図１に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図１に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図１に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 第１の実施形態に係る基板処理方法の一例を実施することが可能な基板処理システムの一例を示す平面図である。 ガスクラスターモジュールの一例を概略的に示す断面図である。 本発明の第２の実施形態の参考例に係るプロセス中の被処理体の状態を概略的に示す断面図である。 本発明の第２の実施形態の参考例に係るプロセス中の被処理体の状態を概略的に示す断面図である。 本発明の第２の実施形態の参考例に係るプロセス中の被処理体の状態を概略的に示す断面図である。 本発明の第２の実施形態に係る基板処理方法の一例を示す流れ図である。 図６に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図６に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図６に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図６に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 第２の実施形態に係る基板処理方法の一例を実施することが可能な基板処理システムの一例を示す平面図である。 本発明の第３の実施形態に係る半導体装置の製造方法の一例を示す流れ図である。 図９に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図９に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図９に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図９に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図９に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図９に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図９に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図９に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図９に示すシーケンス中の被処理体の状態を概略的に示す断面図である。 図９に示すシーケンス中の被処理体の状態を概略的に示す断面図である。
以下、添付図面を参照して本発明の実施形態について説明する。なお、実施形態において参照する図面においては、共通又は対応する部分には共通の参照符号を付す。
＜第１の実施形態＞
（基板処理方法）
図１は本発明の第１の実施形態に係る基板処理方法の一例を示す流れ図、図２Ａ〜図２Ｅは図１に示すシーケンス中の被処理体の状態を概略的に示す断面図である。
まず、図１中のステップ１０に示すように、ハードマスク膜である除去対象膜をパターニングする。具体的な一例を説明する。まず、被処理体としては、図２Ａに示すように、半導体基板、例えば、シリコン基板１を用いる。このシリコン基板１上には最終的にエッチングされるエッチング対象膜である薄膜２が形成されている。薄膜２は特に限定されない。さらに、薄膜２上には薄膜２のエッチングマスクとなる加工対象膜３が形成され、加工対象膜３上には加工対象膜３のエッチングマスクとなる除去対象膜（ハードマスク膜）４が形成されている。加工対象膜３と除去対象膜４は、種々の材料を用いることができる。例えば、加工対象膜３としては、アモルファスカーボン膜等の有機膜を用いることができる。また、無機膜であるＳｉＮ膜、ＳｉＯＮ膜等を用いることもできる。また、除去対象膜４としては、ＳｉＡＲＣ（Ｓｉ含有反射防止膜）、ＳｉＯＣ膜等の有機膜や、ＳｉＯ２を主体とする無機膜を用いることができる。除去対象膜４をパターニングするために、除去対象膜４上にフォトレジストを塗布し、フォトレジスト層を除去対象膜４上に得る。次いで、フォトリソグラフィ法を用いてフォトレジスト層を露光および現像し、フォトレジストパターン５を除去対象膜４上に形成する。次いで、図２Ｂに示すように、フォトレジストパターン５をエッチングマスクに用いて、除去対象膜４を、例えばＲＩＥ法により異方性エッチングする。この後、除去対象膜４上に残存するフォトレジストパターン５をアッシングして除去する。これにより、除去対象膜４がパターニングされる。
次に、図１中のステップ１１および図２Ｃに示すように、パターニングされた除去対象膜４をエッチングマスクに用いて、加工対象膜３を、例えばＲＩＥ法により異方性エッチングする。
次に、図１中のステップ１２および図２Ｄに示すように、異方性エッチングされた加工対象膜３上に残存する除去対象膜４をガスケミカルエッチングにより除去する。ガスケミカルエッチングは、反応性ガスを用いて膜を化学的にエッチング除去する技術であり、例えば、除去対象膜４がＳｉＯ２を主体するものや、ＳｉＡＲＣ、ＳｉＯＣ等のＳｉを含む有機膜であるときには、例えばＨＦガス単独、またはＨＦガスとＮＨ３ガスの混合ガス、またはオゾンガスを用いることができる。
次いで、図１中のステップ１３に示すように、ガスケミカルエッチングした後に残る揮発性成分を揮発させる。すなわち、ガスケミカルエッチングした後には、揮発性残渣成分（反応生成物）が生成される場合があり、この場合に、ガスケミカルエッチング中に生成された揮発性成分をさらに揮発させるステップ（ポストトリートメント）を行う。例えば、揮発性ＨＦガスとＮＨ３ガスの混合ガスでＳｉ系材料をエッチングする場合には、反応生成物としてフルオロケイ酸アンモニウムが生成されるため、これを揮発させる。このステップは、例えば、ガスケミカルエッチングを終えた後の被処理体を熱処理することによりなされる。なお、ステップ１３は必要に応じてなされればよく、揮発性残渣成分が生成されない場合には省略することも可能である。
図２Ｄには、ステップ１２、またはステップ１３直後の被処理体の様子が示されている。ステップ１２のガスケミカルエッチング、またはステップ１３のガスケミカルエッチング後のポストトリートメントにて加工対象膜３上に残存していた除去対象膜４のうち反応成分および揮発性成分は除去されるが、除去対象膜４に非反応成分や不揮発性成分が含まれていると、このような成分はガスケミカル反応では除去することができず、図２Ｄに示すように、その成分が残渣６となる。例えば、除去対象膜４がＳｉＡＲＣやＳｉＯＣ膜のような有機系の膜をＨＦガスやＮＨ３ガスで除去する場合には、主にカーボン（Ｃ）が不揮発性成分として残存し、残渣６となる。除去対象膜４としてＣＶＤで成膜されるＳｉＯ２膜を用いた場合にも、プリカーサーに由来するＣが不純物として含有すると、同様にＣを主体とする残渣６が生成される。
また、除去対象膜４がＳｉＯＣ膜である場合に、これをオゾンガスで除去すると、ＳｉＯが不揮発性成分として残存し、残渣６となる。
残渣６がカーボンで加工対象膜３がアモルファスカーボン膜である場合や、残渣６がＳｉＯで加工対象膜がＳｉＮ膜である場合には、加工対象膜３と、加工対象膜３上の残渣６とは、共通の成分を有することとなり、加工対象膜３上の残渣６を、化学的な反応を用いて加工対象膜３に悪影響を与えることなく選択的に除去することは困難である。
そこで、本実施形態では、図１中のステップ１４および図２Ｅに示すように、ステップ１２、またはステップ１３の後、ガスクラスターを用いて、加工対象膜３が存在する被処理面を洗浄する。ガスクラスターを被処理面上に照射することにより、化学的な反応ではなく、物理的な衝突によって、加工対象膜３に悪影響を及ぼさずに残渣６を除去することができる。このように残渣６を物理的に除去できるのは、本例において述べるような残渣６は、加工対象膜３と化学的に結合したものではなく、加工対象膜３上に積もったものである。このため、残渣６は、加工対象膜３よりも物理的強度が弱く、ガスクラスター７の照射による物理的作用で容易に除去可能である。
また、ガスクラスター７は、例えば、ガスを断熱膨張させることで生成される。ガスとしては、例えば、Ａｒガス、Ｎ２ガス、ＣＯ２ガス、ＣＦ４ガス、ＳＦ６ガス、ＣｌＦ３ガス、ＨＦガス等や、Ｈ２Ｏ等の液体の蒸気を使用することが可能である。また、これらのガスを混合してもよい。また、これらのガスにＨｅガスを混合してもよい。
また、残渣６を物理的に除去することで、加工対象膜３と残渣６とが共通の成分を含む場合、さらには両者の物質が同じ場合でも、図２Ｅに示すように、残渣６のみを加工対象膜３上から選択的に除去することも可能となる。
なお、このように残渣６を除去した後は、加工対象膜３をマスクとして薄膜２を、例えばＲＩＥ法により異方性エッチングして所定のエッチングパターンを得る。
このように第１の実施形態によれば、ガスケミカルエッチング後に、加工対象膜３の表面上に残る残渣６を、加工対象膜３に悪影響を与えることなく確実に除去することができる。
（基板処理システム）
図３は第１の実施形態に係る基板処理方法の一例を実施することが可能な基板処理システムの一例を示す平面図である。
図３に示すように、基板処理システム１００は、共通搬送室１０１を有する。共通搬送室１０１には、ロードロックモジュール１０２、ガストリートメントモジュール１０３、ポストトリートメントモジュール１０４、およびガスクラスターモジュール１０５が接続される。本例においては、共通搬送室１０１は矩形であり、矩形の一辺に、例えば、３台のガストリートメントモジュール１０３が接続され、この一辺に対向する一辺に、例えば、１台のポストトリートメントモジュール１０４と２台のガスクラスターモジュール１０５とが接続されている。ロードロックモジュール１０２は、残る二辺のうちの一辺に接続されている。ロードロックモジュール１０２には、共通搬送室１０１と対向して大気搬送室１０６が接続されている。
大気搬送室１０６は、基板処理システム１００の外部との間でシリコン基板１の授受を行う。外部から大気搬送室１０６へと搬入されるシリコン基板１は、図１中に示したステップ１１までを終了したもので、図２Ｃに示す状態となっている。大気搬送室１０６に搬入されたシリコン基板１は、大気搬送室１０６の内部に設けられている図示せぬアライナーを用いて向きを合わせた後、大気搬送室１０６の内部に配置されている図示せぬ搬送装置を用いてロードロックモジュール１０２へと送られる。
ロードロックモジュール１０２には圧力変換が可能なロードロック室が設けられている。シリコン基板１は、ロードロック室の内部へと搬入される。ロードロック室の内部の圧力が大気圧状態から減圧状態となったら、シリコン基板１は共通搬送室１０１へと送られる。
共通搬送室１０１には搬送装置１０７が配置されている。搬送装置１０７は、シリコン基板１をロードロック室から共通搬送室１０１へと搬出する。次いで、搬送装置１０７は、シリコン基板１をガストリートメントモジュール１０３へと搬入する。
ガストリートメントモジュール１０３においては、図１中に示したステップ１２（ガスケミカルエッチング）が行われる。ガスケミカルエッチングを終えたら、搬送装置１０７は、シリコン基板１をガストリートメントモジュール１０３から搬出し、ポストトリートメントモジュール１０４へと搬入する。
ポストトリートメントモジュール１０４においては、図１中に示したステップ１３（揮発性成分を揮発させるための熱処理）が行われる。熱処理を終えたら、搬送装置１０７は、シリコン基板１をポストトリートメントモジュール１０４から搬出し、ガスクラスターモジュール１０５に搬入する。
ガスクラスターモジュール１０５においては、図１中に示したステップ１４（洗浄）が行われる。洗浄を終えたら、搬送装置１０７は、シリコン基板１をガスクラスターモジュール１０５から搬出し、ロードロックモジュール１０２の、ロードロック室へと搬入する。
ロードロック室の内部では、減圧状態から大気圧状態となったら、大気搬送室の内部に配置されている図示せぬ搬送装置を用いてシリコン基板１を大気搬送室１０６へと搬出する。この後、シリコン基板１を大気搬送室１０６から基板処理システム１００の外部へと搬出する。
第１の実施形態に係る基板処理方法は、図３に示すような基板処理システム１００によって実施することができる。
（ガスクラスターモジュール）
図４は基板洗浄を行うガスクラスターモジュールの一例を概略的に示す断面図である。
ガスクラスターモジュール１０５は、ガスクラスターにより基板の処理を行うものである。基板の処理としては、上記ガスケミカルエッチング後のシリコン基板１の残渣処理を挙げることができる。
図４に示すように、ガスクラスターモジュール１０５は、基板処理を行うための処理室を区画する処理容器１１を有している。処理容器１１内には基板載置台１２が設けられており、その上に上記シリコン基板１が載置される。基板載置台１２は、例えばＸＹテーブルからなる駆動機構１３により一平面内で自由に移動できるようになっており、これにともなってその上のシリコン基板１も平面移動可能となっている。
処理容器１１の側壁下部には排気口１４が設けられており、排気口１４には排気配管１５が接続されている。排気配管１５には、真空ポンプ等を備えた排気機構１６が設けられており、この排気機構１６により処理容器１１内が真空排気されるようになっている。このときの真空度は排気配管１５に設けられた圧力制御バルブ１７により制御可能となっている。
基板載置台１２の上方には、シリコン基板１にガスクラスター７を照射するガスクラスター照射機構２０が配置されている。ガスクラスター照射機構２０は、基板載置台１２に対向して設けられたガス噴射ノズル２１と、ガス噴射ノズル２１にクラスターを生成するためのクラスター生成ガスを供給するガス供給部２２と、ガス供給部２２からのクラスター生成ガスをガス噴射ノズル２１へ導くガス供給配管２３とを有している。ガス供給配管２３には、開閉バルブ２４および流量制御器２５が設けられている。ガス噴射ノズル２１は先端がラッパ状をなすコニカルノズルとして構成されているが、形状はこれに限定されず、小孔（オリフィス）であってもよい。
クラスター生成ガスをガス供給部２２から図示しない昇圧機構を介して圧送し、ガス噴射ノズル２１から噴射させることにより、噴射されたクラスター生成ガスが排気機構１６により真空排気された処理容器１１（処理室）内で断熱膨張し、クラスター生成ガスの原子または分子の一部がファンデルワールス力により数個から約１０７個凝集してガスクラスター７となる。ガスクラスター７は直進する性質を有しており、直進したガスクラスター７がシリコン基板１の表面に照射され、シリコン基板１の被処理面の洗浄処理が行われる。このとき、処理容器１１内の圧力とガス噴射ノズル２１から噴射する前のガスの圧力との差圧が大きいほどガス噴射ノズル２１から噴射されるガスクラスター７がシリコン基板１に衝突する際のエネルギーを大きくすることができる。ガスクラスター７としては、イオン化手段によってイオン化させたガスクラスターイオンビームを用いることもできるが、エネルギーが大きくなりすぎる可能性があり、加工対象膜に悪影響を及ぼす可能性がある。このため、本例のように、現状のガスクラスターイオンビーム技術で用いられているようなイオン化手段や加速手段等を用いずに、例えば、ガスを断熱膨張させることで生成したガスクラスター７を用いることが、より好ましい。
ガスクラスター７を形成するためのガスは特に限定されないが、Ａｒガス、Ｎ２ガス、ＣＯ２ガス、ＣＦ４ガス、ＳＦ６ガス、ＣｌＦ３ガス、ＨＦガス等や、Ｈ２Ｏ等の液体の蒸気を使用することが可能である。これらは単独でも、混合したものでも適用可能であり、混合ガスとしてＨｅガスを用いてもよい。
生成されたガスクラスター７を破壊させずにシリコン基板１に照射させるためには、処理容器１１内の真空度は高い方ほうがよく（つまり圧力が低いほうがよく）、ガス噴射ノズル２１に供給するガスの供給圧力が１ＭＰａ以下では１０Ｐａ以下、供給圧力が１〜５ＭＰａでは３００Ｐａ以下であることが好ましい。
処理容器１１の側面には、シリコン基板１の搬入出を行うための搬入出口２８が設けられている。この搬入出口２８はゲートバルブ２９により開閉可能となっている。ゲートバルブ２９の先には、図３に示した共通搬送室１０１がある。
上述したように、駆動機構１３は、基板載置台１２を一平面内で移動するものであり、ガス噴射ノズル２１とシリコン基板１との間に相対移動を生じさせるものである。駆動機構１３は、ガス噴射ノズル２１から噴射されたガスクラスター７が基板載置台１２上のシリコン基板１の全面に照射されるように基板載置台１２を移動させる。なお、駆動機構としては基板載置台１２を移動させる代わりにガス噴射ノズル２１を移動させるものであってもよい。
ガスクラスターモジュール１０５は、制御部３０を有している。制御部３０は、ガスクラスターモジュール１０５のガスの供給（開閉バルブ２４および流量制御器２５）、ガスの排気（圧力制御バルブ１７）、駆動機構１３による基板載置台１２の駆動等を制御する、マイクロプロセッサ（コンピュータ）を備えたコントローラを有している。コントローラには、オペレータがガスクラスターモジュール１０５を管理するためにコマンドの入力操作等を行うキーボードや、ガスクラスターモジュール１０５の稼働状況を可視化して表示するディスプレイ等が接続されている。また、コントローラには、ガスクラスターモジュール１０５における処理をコントローラの制御にて実現するための制御プログラムや処理条件に応じてガスクラスターモジュール１０５の各構成部に所定の処理を実行させるための制御プログラムである処理レシピや、各種データベース等が格納された記憶部が接続されている。レシピは記憶部の中の適宜の記憶媒体に記憶されている。そして、必要に応じて、任意のレシピを記憶部から呼び出してコントローラに実行させる。これにより、コントローラの制御下で、ガスクラスターモジュール１０５は、例えば、図１に示したステップ１４の処理を行う。
第１の実施形態に係る基板処理方法、特にステップ１４は、図４に示すようなガスクラスターモジュール１０５により実施することができる。
＜第２の実施形態＞
（参考例）
第２の実施形態の説明に先立ち、第２の実施形態の参考例を説明する。
図５Ａ〜図５Ｃは本発明の第２の実施形態の参考例に係るプロセス中の被処理体の状態を概略的に示す断面図である。
例えば、半導体装置の高集積化に伴い、製造プロセスに要求される配線や分離幅の微細化が進展している。一般的に微細パターンは、フォトリソグラフィ法を用いて形成されるが、微細化の進展は、フォトリソグラフィ法の解像限界以下を要求するまでになっている。
解像限界以下の微細パターンを形成する技術の一つとして“ダブルパターニング”と呼ばれる技術がある。ダブルパターニングは、図５Ａに示すように、フォトリソグラフィ法を用いて“芯材３ａ”と呼ばれるパターンを形成し、芯材３ａの側壁に側壁スペーサ膜８を形成し、図５Ｂに示すように、側壁スペーサ膜８を残しつつ芯材３ａを除去する。この後、図５Ｃに示すように、残った側壁スペーサ膜８をエッチングマスクに用いて、下方にある加工対象膜となる薄膜２を異方性エッチングする。
このようなダブルパターニングによれば、芯材３ａのパターンをフォトリソグラフィ法の解像限界のパターンＰ１で形成したとすれば、最終的に得られる薄膜２のパターンＰ２は上記解像限界以下にすることができる。
しかしながら、芯材３ａを除去した際、図５Ｂ示すようにパーティクル９が残ってしまうと、異方性エッチングした薄膜２に“エッチング不良９ａ”と呼ばれるパーティクルを基点とした形状不良が発生してしまう。そこで、第２の実施形態においては、ダブルパターニングを行う際に、次のようなプロセスをとる。
（基板処理方法）
図６は本発明の第２の実施形態に係る基板処理方法の一例を示す流れ図、図７Ａ〜図７Ｄは図６に示すシーケンス中の被処理体の状態を概略的に示す断面図である。
まず、図７Ａに示すように、フォトリソグラフィ法を用いて“芯材３ａ”と呼ばれるパターンを形成し、芯材３ａの側壁に側壁スペーサ膜８を形成する。
次に、図７Ｂに示すように、側壁スペーサ膜８を残しつつ芯材３ａを除去する。これにより、側壁スペーサ膜８からなるマスク層が、加工対象膜となる薄膜２上に形成される。芯材３ａを除去した、例えば、直後においては、マスク層である側壁スペーサ膜８および加工対象膜となる薄膜２が存在する被処理面上には、パーティクル９が残っている。
次に、図６中のステップ２０および図７Ｃに示すように、ガスクラスターを用いて、マスク層である側壁スペーサ膜８および加工対象膜となる薄膜２が存在する被処理面を洗浄する。例えば、パーティクル９は、薄膜２と化学的に結合したものではなく、薄膜２上に物理的に積もったものである。このため、上述した残渣６と同様に、薄膜２よりも物理的強度が弱い。したがって、パーティクル９は、ガスクラスター７によって物理的に除去することが可能である。
次に、図６中のステップ２１および図７Ｄに示すように、マスク層（本例では側壁スペーサ膜８）をエッチングマスクに用いて、加工対象膜（本例では薄膜２）を異方性エッチングする。異方性エッチングの一例は、反応性イオンエッチング（ＲＩＥ）である。次いで、図６中のステップ２２に示すように、異方性エッチングした後に残る揮発性成分を揮発させる。ステップ２２は、例えば、異方性エッチングを終えた後の被処理体を、さらに熱処理することによりなされる。なお、ステップ２２は必要に応じてなされればよく、省略することも可能である。この後、必要に応じて、異方性エッチングされた薄膜２上に残る側壁スペーサ膜８を除去する。
このように第２の実施形態に係る基板処理方法によれば、マスク層をマスクに用いて、加工対象膜を異方性エッチングする際、マスク層および加工対象膜が存在する被処理面上から、予めパーティクルを除去することができる。
したがって、異方性エッチングした加工対象膜に、形状不良が発生することを抑制できる、という利点を得ることができる。
（基板処理システム）
図８は第２の実施形態に係る基板処理方法の一例を実施することが可能な基板処理システムの一例を示す平面図である。
図８に示すように、基板処理システム２００が図３に示した基板処理システム１００と異なるとこは、ガストリートメントモジュール１０３に代えて、エッチングモジュール（ＲＩＥ）２０１を有すること、ポストトリートメントモジュール１０４が無いこと、およびガスクラスターモジュール１０５が、ポストトリートメント機能を備えたガスクラスター＋ポストトリートメントモジュール２０２となっていることである。ガスクラスター＋ポストリートメントモジュール２０２は、例えば、図４に示したガスクラスターモジュール１０５に対し、例えば、処理容器１１内に、ステップ２２で使用する処理ガスを供給するための処理ガス供給機構と、例えば、基板載置台１２にシリコン基板１を加熱する加熱機構とを、新たに加えることで構成することができる。その余の点は、図３に示した基板処理システム１００と、ほぼ同一の構成でよい。
共通搬送室１０１には搬送装置１０７が配置されている。搬送装置１０７は、シリコン基板１をロードロック室から共通搬送室１０１へと搬出する。次いで、搬送装置１０７は、シリコン基板１をガスクラスター＋ポストトリートメントモジュール２０２へと搬入する。
ガスクラスター＋ポストトリートメントモジュール２０２においては、まず、図６中に示したステップ２０（洗浄）が行われる。洗浄を終えたら、搬送装置１０７は、シリコン基板１をガスクラスター＋ポストリートメントモジュール２０２から搬出し、エッチングモジュール２０１へと搬入する。
エッチングモジュール２０１においては、図６中に示したステップ２１（異方性エッチング）が行われる。異方性エッチングを終えたら、搬送装置１０７は、シリコン基板１をエッチングモジュール２０１から搬出し、再度、ガスクラスター＋ポストリートメントモジュール２０２へと搬入する。
ガスクラスター＋ポストトリートメントモジュール２０２においては、今度は、図６中に示したステップ２２（揮発性成分を揮発させるための熱処理）が行われる。熱処理を終えたら、搬送装置１０７は、シリコン基板１をガスクラスター＋ポストトリートメントモジュール２０２から搬出し、ロードロックモジュール１０２の、ロードロック室へと搬入する。
第２の実施形態に係る基板処理方法は、図８に示すような基板処理システム２００によって実施することができる。
＜第３の実施形態＞
（半導体装置の製造方法）
次に、この発明の実施形態に係る基板処理方法を用いた半導体装置の製造方法の一例を、この発明の第３の実施形態として説明する。
図９は本発明の第３の実施形態に係る半導体装置の製造方法の一例を示す流れ図、図１０Ａ〜図１０Ｊは図９に示すシーケンス中の被処理体の状態を概略的に示す断面図である。
まず、図１０Ａに示すように、シリコン基板１上に薄膜２を形成する。本例においては、薄膜２は第１の加工対象膜であり、最終的に意図するパターンは、薄膜２のパターンである。薄膜２の材質としては、例えば、金属のような導電体であってもよいし、Ｌｏｗ−ｋ膜、あるいはＨｉｇｈ−ｋ膜のような絶縁体（誘電体）であってもよい。次いで、薄膜２の上に第１の有機膜３を形成する。本例においては第１の有機膜３は第２の加工対象膜であり、薄膜２をダブルパターニングする際の芯材となる膜である。第１の有機膜３の一例はカーボン（Ｃ）膜である。次いで、第１の有機膜３上に第２の有機膜４を形成する。本例においては第２の有機膜４は第３の加工対象膜であり、第１の有機膜３を異方性エッチングする際のハードマスク層とフォトリソグラフィ法における反射防止膜とを兼ねる膜である。第２の有機膜４の一例はカーボン含有シリコン酸化物膜である。次いで、第２の有機膜４上にフォトレジストを塗布し、フォトレジスト層５を第２の有機膜４上に得る。次いで、フォトリソグラフィ法を用いてフォトレジスト層５を露光および現像し、フォトレジスト層５のパターンを第２の有機膜４上に形成する。
次に、図９中のステップ３０および図１０Ｂに示すように、フォトレジスト層５をエッチングマスクに用いて、第２の有機膜４を、例えばＲＩＥ法により異方性エッチングする。この後、第２の有機膜４上に残存するフォトレジスト層５をアッシングして除去する。
次に、図９中のステップ３１および図１０Ｃに示すように、異方性エッチングされた第２の有機膜４をエッチングマスクに用いて、第１の有機膜３を、例えばＲＩＥ法により異方性エッチングする。
次に、図９中のステップ３２および図１０Ｄに示すように、第１の有機膜３上に残存する第２の有機膜４をガスケミカルエッチングする。例えば、第２の有機膜４がシリコン酸化物を含むときには、ガスケミカルエッチングには、第１の実施形態と同様に、例えばＨＦガスを用いる。次いで、図９中のステップ３３に示すように、ガスケミカルエッチングした後に残る揮発性成分を揮発させる。これは、第１の実施形態と同様に熱処理でよい。もちろん、省略することも可能である。
次に、図９中のステップ３４および図１０Ｅに示すように、ガスクラスターを照射して、第１の有機膜３が存在する被処理面を洗浄する。これにより、第１の実施形態と同様に、第１の有機膜３上に物理的に積もった、例えばカーボンからなる残渣６は、照射されたガスクラスター７によって物理的に除去される。
次に、図９中のステップ３５に示すように、側壁スペーサ膜８を形成する。側壁スペーサ膜８を形成するためには、まず、図１０Ｆに示すように、シリコン基板１の第１の有機膜３が存在する被処理面上に、薄膜２、および第１の有機膜３の双方にエッチングの選択比がとれる材料からなる膜８ａを形成し、形成された膜８ａを、図１０Ｇに示すように、例えばＲＩＥ法により異方性エッチングすればよい。
次に、図９中のステップ３６および図１０Ｈに示すように、第１の有機膜３を除去する。これにより、側壁スペーサ膜８からなるマスク層のパターンが形成される。
次に、図９中のステップ３７および図１０Ｉに示すように、ガスクラスターを照射して、マスク層である側壁スペーサ膜８および薄膜２が存在する被処理面を洗浄する。これにより、被処理面上に積もっていた、例えば、パーティクル９は、照射されたガスクラスター７によって物理的に除去される。なお、ステップ３７は、必要に応じてなされればよい。
次に、図９中のステップ３８および図１０Ｊに示すように、側壁スペーサ膜８をエッチングマスク層に用いて、薄膜２を、例えばＲＩＥ法により異方性エッチングする。次いで、図９中のステップ３９に示すように、異方性エッチングした後に残る揮発性成分を揮発させる。ステップ３９は、熱処理によりなされる。なお、ステップ３９は、省略することも可能である。
このような第３の実施形態に係る半導体装置の製造方法であると、残存した第２の有機膜４をガスケミカルエッチングした後に、ガスクラスターの照射による洗浄を行うので、第１の有機膜３上に第１の有機膜３と同種の残渣６が残ることを抑制することができる。このため、例えば、図１０Ｇから図１０Ｈに示した第１の有機膜３、即ちダブルパターニングの芯材を除去する際、残渣６が残っている場合に比較して、より精度よく、かつ、確実に第１の有機膜３を除去することができる。
したがって、半導体装置の製造プロセス中に、ダブルパターニングプロセスをより精度よく組み込むことができる、という利点を得ることができる。
さらに、ダブルパターニングの芯材、本例では第１の有機膜３を除去した後に、ガスクラスターの照射による洗浄を行うようにすると、第１の有機膜３を除去した際に発生したパーティクルを、より完全に除去することもでき、薄膜２のパターンに形状不良が発生する、という事情を解消できる、という利点についても得ることができる。
＜他の適用＞
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、カーボン膜とカーボン含有シリコン酸化物膜の積層体を例示したが、積層体は、この組み合わせに限られるものではない。例えば、カーボン膜に代えてシリコン窒化物膜を用いることも可能である。
また、第３の実施形態では、この発明を、ダブルパターニングプロセスを組み込んだ半導体装置の製造方法に応用した例を示したが、ダブルパターニングプロセスに限られることはなく、トリプルパターニング、クワドラプルパターニング、…を組み込んだ半導体装置の製造方法にも応用することが可能である。
その他、この発明は、その趣旨を逸脱しない範囲で様々に変形することが可能である。
１；シリコン基板
２；薄膜（第１の加工対象膜）
３；加工対象膜（第１の有機膜、第２の加工対象膜）
４；除去対象膜（第２の有機膜、第３の加工対象膜）
５；フォトレジスト層
６；残渣
７；ガスクラスター
８；側壁スペーサ膜
９；パーティクル
９ａ；エッチング不良

Claims (14)

  1. 所定パターンにパターニングされた除去対象膜をマスクとして加工対象膜を異方性エッチングした後、前記除去対象膜をガスケミカルエッチングした際に、前記加工対象膜の表面に残存する非反応性または不揮発性の残渣を除去する基板洗浄方法であって、
    前記除去対象膜を除去した後の前記加工対象膜の表面を含む被処理面に、ガスクラスターを照射することにより前記残渣を除去することを特徴とする基板洗浄方法。
  2. 前記残渣は、前記加工対象膜と共通の成分を有することを特徴とする請求項１に記載の基板洗浄方法。
  3. 前記ガスクラスターは、圧送されたクラスター生成ガスを断熱膨張させることにより形成されたガスクラスターからなることを特徴とする請求項１または請求項２に記載の基板洗浄方法。
  4. 被処理基板に所定のエッチングパターンを形成する基板処理方法であって、
    加工対象膜と、その上に形成されたエッチングマスクとなる除去対象膜とを有する被処理基板を準備する工程と、
    前記除去対象膜を所定パターンにパターニングする工程と、
    前記パターニングされた前記除去対象膜をエッチングマスクに用いて、前記加工対象膜を異方性エッチングする工程と、
    その後、前記加工対象膜上に残存する前記除去対象膜をガスケミカルエッチングする工程と、
    前記ガスケミカルエッチング後に、前記加工対象膜の表面を含む被処理面にガスクラスターを照射することにより、前記加工対象膜の表面に残存する非反応性または非揮発性の残渣を除去して洗浄する工程と
    を備えることを特徴とする基板処理方法。
  5. 前記ガスケミカルエッチングする工程と、前記洗浄する工程との間に、
    前記ガスケミカルエッチングした後に残る揮発性残渣成分を揮発させる熱処理工程をさらに備えることを特徴とする請求項４に記載の基板処理方法。
  6. 前記非反応性または非揮発性の残渣は、前記加工対象膜と共通の成分を有することを特徴とする請求項４または請求項５に記載の基板処理方法。
  7. 前記洗浄する工程に用いる前記ガスクラスターは、圧送されたクラスター生成ガスを断熱膨張させることにより形成されたガスクラスターからなることを特徴とする請求項４から請求項６のいずれか一項に記載の基板処理方法。
  8. 加工対象膜とその上に形成されたエッチングマスクとなる除去対象膜を有する被処理基板に所定のエッチングパターンを形成する基板処理システムであって、
    共通搬送室と、
    前記共通搬送室に接続され、前記共通搬送室との間で被処理基板の授受を行うロードロックモジュールと、
    前記ロードロックモジュールに接続され、外部との間で被処理基板の授受を行う大気搬送室と、
    前記共通搬送室に接続され、前記除去対象膜をエッチングマスクとして用いて前記加工対象膜を異方性エッチングした後に、前記除去対象膜をガスケミカルエッチングするガストリートメントモジュールと、
    前記共通搬送室に接続され、前記ガスケミカルエッチング後に、前記加工対象膜の表面を含む被処理面にガスクラスターを照射することにより、前記加工対象膜の表面に残存する非反応性または非揮発性の残渣を除去するガスクラスターモジュールと、
    を備えることを特徴とする基板処理システム。
  9. 前記共通搬送室に接続され、前記ガストリートメントモジュールによりガスケミカルエッチングした後に残る揮発性残渣成分を揮発させる熱処理を行うポストトリートメントモジュールをさらに備えることを特徴とする請求項８に記載の基板処理システム。
  10. 基板側から上方へ向かって、少なくとも第１の加工対象膜、第２の加工対象膜、第３の加工対象膜、およびマスク層が順次積層された積層体を含む半導体基板を用いた半導体装置の製造方法であって、
    前記マスク層をエッチングマスクに用いて、前記第３の加工対象膜を異方性エッチングする工程と、
    前記異方性エッチングされた前記第３の加工対象膜をエッチングマスクに用いて、前記第２の加工対象膜を異方性エッチングする工程と、
    その後、前記第２の加工対象膜上に残存する前記第３の加工対象膜をガスケミカルエッチングする工程と、
    前記ガスケミカルエッチング後に、前記第２の加工対象膜の表面を含む被処理面にガスクラスターを照射することにより、前記第２の加工対象膜の表面に残存する非反応性または非揮発性の残渣を除去して洗浄する工程と、
    その後、部分的に露出した前記第１の加工対象膜の表面から前記異方性エッチングされた前記第２の加工対象膜の側面にかけて側壁スペーサ膜を形成する工程と、
    前記第２の加工対象膜を除去する工程と、
    その後、前記側壁スペーサ膜をエッチングマスク層に用いて、前記第１の加工対象膜を異方性エッチングする工程と
    を備えることを特徴とする半導体装置の製造方法。
  11. 前記第２の加工対象膜を除去する工程と、前記第１の加工対象膜を異方性エッチングする工程との間に、
    前記側壁スペーサ膜および前記第１の加工対象膜が存在する被処理面に、ガスクラスターを照射することにより、前記第１の加工対象膜表面に存在するパーティクルを除去して洗浄する工程をさらに備えることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第３の加工対象膜をガスケミカルエッチングする工程と、前記洗浄する工程との間に、
    前記ガスケミカルエッチングした後に残る揮発性残渣成分を揮発させる熱処理工程を、さらに備えることを特徴とする請求項１０または請求項１１に記載の半導体装置の製造方法。
  13. 前記第１の加工対象膜を異方性エッチングする工程の後に、前記異方性エッチングした後に残る揮発性残渣成分を揮発させる熱処理工程をさらに備えることを特徴とする請求項１０から請求項１２のいずれか一項に記載の半導体装置の製造方法。
  14. 前記洗浄する工程に用いる前記ガスクラスターは、圧送されたクラスター生成ガスを断熱膨張させることにより形成されたガスクラスターからなることを特徴とする請求項１０から請求項１３のいずれか一項に記載の半導体装置の製造方法。
JP2014146021A 2014-07-16 2014-07-16 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法 Active JP6400361B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014146021A JP6400361B2 (ja) 2014-07-16 2014-07-16 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法
KR1020177003804A KR20170031193A (ko) 2014-07-16 2015-05-22 기판 세정 방법, 기판 처리 방법, 기판 처리 시스템, 및 반도체 장치의 제조 방법
PCT/JP2015/064714 WO2016009717A1 (ja) 2014-07-16 2015-05-22 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法
US15/326,018 US10163622B2 (en) 2014-07-16 2015-05-22 Substrate cleaning method, substrate processing method, substrate processing system and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014146021A JP6400361B2 (ja) 2014-07-16 2014-07-16 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016025111A JP2016025111A (ja) 2016-02-08
JP6400361B2 true JP6400361B2 (ja) 2018-10-03

Family

ID=55078221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014146021A Active JP6400361B2 (ja) 2014-07-16 2014-07-16 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10163622B2 (ja)
JP (1) JP6400361B2 (ja)
KR (1) KR20170031193A (ja)
WO (1) WO2016009717A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292598B (zh) * 2015-11-30 2022-09-02 东京毅力科创株式会社 基板处理装置的腔室清洁方法
JP6601257B2 (ja) * 2016-02-19 2019-11-06 東京エレクトロン株式会社 基板処理方法
CN110993499B (zh) 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
US11450506B2 (en) * 2020-04-24 2022-09-20 Tel Manufacturing And Engineering Of America, Inc. Pattern enhancement using a gas cluster ion beam

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812147B2 (en) * 2001-10-11 2004-11-02 Epion Corporation GCIB processing to improve interconnection vias and improved interconnection via
US7799683B2 (en) * 2004-11-08 2010-09-21 Tel Epion, Inc. Copper interconnect wiring and method and apparatus for forming thereof
JP4976002B2 (ja) 2005-11-08 2012-07-18 東京エレクトロン株式会社 基板処理装置，基板処理方法及び記録媒体
JP5592083B2 (ja) 2009-06-12 2014-09-17 アイメック 基板処理方法およびそれを用いた半導体装置の製造方法
JP5538959B2 (ja) * 2010-03-09 2014-07-02 東京エレクトロン株式会社 基板の洗浄方法及び半導体製造装置
JP2012204652A (ja) 2011-03-25 2012-10-22 Toshiba Corp 半導体装置の製造方法
JP5984424B2 (ja) * 2012-02-27 2016-09-06 国立大学法人京都大学 基板洗浄方法、基板洗浄装置及び真空処理装置

Also Published As

Publication number Publication date
US20170207076A1 (en) 2017-07-20
US10163622B2 (en) 2018-12-25
KR20170031193A (ko) 2017-03-20
JP2016025111A (ja) 2016-02-08
WO2016009717A1 (ja) 2016-01-21

Similar Documents

Publication Publication Date Title
TWI624024B (zh) 用於預清洗導電互連結構之方法
JP5622675B2 (ja) 基板処理方法及び基板処理装置
US20180025900A1 (en) Alkali metal and alkali earth metal reduction
TWI458010B (zh) Etching method, etching system and recording medium
TWI502640B (zh) 結合式氧化矽蝕刻及污染物移除程序
JP6400361B2 (ja) 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法
CN108321079B (zh) 半导体结构及其形成方法
KR102525288B1 (ko) 수소-풍부 플라즈마를 사용하여 제거되는 희생적인 브레이싱 재료를 사용하여 붕괴 없이 고종횡비 구조체들을 건조시키기 위한 시스템들 및 방법들
WO2010021265A1 (ja) クラスタ噴射式加工方法、半導体素子、微小電気機械素子、及び、光学部品
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US8642482B2 (en) Plasma etching method, control program and computer storage medium
KR20140016884A (ko) 금속막의 가공 방법 및 가공 장치
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
JP2018148193A (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
KR102317702B1 (ko) 유기 화합물 가스 환경에서의 구리 함유층들의 중성 빔 에칭
US20130056024A1 (en) Substrate cleaning method and semiconductor manufacturing apparatus
JP2018113372A (ja) 基板処理方法および基板処理装置
JP2008147434A (ja) 半導体装置の製造方法
JP7257883B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP2006286775A (ja) エッチング方法
US11798813B2 (en) Selective removal of ruthenium-containing materials
TWI837647B (zh) 含釕材料的選擇性移除法
TW201903834A (zh) 自對準觸點與閘極處理流程

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180905

R150 Certificate of patent or registration of utility model

Ref document number: 6400361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250