TWI502640B - 結合式氧化矽蝕刻及污染物移除程序 - Google Patents

結合式氧化矽蝕刻及污染物移除程序 Download PDF

Info

Publication number
TWI502640B
TWI502640B TW101135634A TW101135634A TWI502640B TW I502640 B TWI502640 B TW I502640B TW 101135634 A TW101135634 A TW 101135634A TW 101135634 A TW101135634 A TW 101135634A TW I502640 B TWI502640 B TW I502640B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
oxide
forming
plasma
etching
Prior art date
Application number
TW101135634A
Other languages
English (en)
Other versions
TW201318057A (zh
Inventor
Richard H Gaylord
Blaze Messer
Kaushik Kumar
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201318057A publication Critical patent/TW201318057A/zh
Application granted granted Critical
Publication of TWI502640B publication Critical patent/TWI502640B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Description

結合式氧化矽蝕刻及污染物移除程序
本發明有關於用以處理基板的系統及方法，且尤其有關用於基板之化學及熱處理的系統及方法。
在替代金屬閘極(replacement metal gate,“RMG”)發展期間，殘留的含碳污染物可能在光阻步驟期間形成。由於對於在另一期望位置留下光阻的需求，因此習知的殘留光阻移除可能不是可行的選項。
通常，含碳污染物係嵌入於溝槽氧化物(trench oxide,“TO”)之孔洞區域內，其使藉由例如化學氧化物移除(chemical oxide removal,“COR”)之習知蝕刻程序的移除變得困難。事實上，含碳污染物的存在防止完整的氧化物移除。
因此，有對於可藉以在破壞或不破壞例如光阻層之其他層或構造的情況下、於含碳污染物存在時、選擇性地移除氧化物材料之製程的需求。
本發明提供在不損壞裝置之其他結構或疊層的情況下移除含碳污染物的方法。依據本發明之一實施例，一種半導體裝置之形成方法包含設置具有第一及第二材料的基板，其中第二材料由第一材料包藏。第一材料係使用第一非電漿蝕刻製程加以蝕刻，該第一非電漿蝕刻製程以相對高於蝕刻第二材料之速率的一速率蝕刻第一材料。蝕刻第一材料使覆於第一材料之至少一部分上方的第二材料暴露。然後使用含有反應性氣體之電漿蝕刻第二材料，而使殘留第一材料暴露。蝕刻第二材料使第一材料之該至少一部分暴露。包含藉由蝕刻第二材料而暴露的第一材料之該至少一部分的第一材料係使用第二非電漿蝕刻製程加以蝕刻。
依據本發明之一實施例，一種半導體裝置之形成方法包 含設置具有氧化物材料及由氧化物材料包藏之碳材料的基板。氧化物材料係使用第一化學氧化物移除製程加以蝕刻，該第一化學氧化物移除製程係配置成以相對高於蝕刻碳材料之速率的一速率蝕刻氧化物材料。蝕刻氧化物材料使覆於氧化物材料之至少一部分上方的碳材料暴露。然後使用含有反應性氣體之電漿蝕刻碳材料，而使氧化物材料之至少一部分暴露。包含藉由蝕刻碳材料而暴露的氧化物材料之該至少一部分的氧化物材料係使用第二化學氧化物移除製程加以蝕刻。
本發明之又另一實施例係指向一種半導體裝置之形成方法，其包含設置具有氧化物材料及碳材料的基板。氧化物材料係使用非電漿蝕刻製程加以蝕刻，該非電漿蝕刻製程以相對高於蝕刻碳材料之速率的一速率蝕刻氧化物材料。非電漿蝕刻進一步使碳材料暴露。使用含有反應性氣體之電漿蝕刻碳材料。然後利用非電漿蝕刻製程進一步蝕刻氧化物材料。判定氧化物層之厚度，且基於所判定之厚度與預定厚度的比較，蝕刻停止或重複電漿及非電漿蝕刻製程直到所判定之厚度約為預定厚度。
現轉向圖式，且尤其轉向圖1及2A，說明依據本發明之一實施例的處理具有基板12之裝置11的方法10。基板12可包含具有嵌入之污染物14的矽氧化物。污染物14可為本質上含碳、包含任何碳副產物或其他抵抗習知非電漿蝕刻程序的結構。污染物14可為自光阻步驟殘留之加工物、二氧化矽沉積期間混入之一或更多雜質、或非電漿蝕刻製程本身期間形成的副產物。
方法10可開始於具有碳氧化物移除(“COR”)製程的步驟16，其可在例如示於圖3A者之非電漿處理系統18中執行。處理系統18包含處理腔室20及流體耦接至其的氣體組件22。氣體組件22更包含複數處理氣體供應24、26、28、30，其中各處理氣體供應24、26、28、30係流體耦接至處理腔室20並包含一或更多反應物或觸媒。反應物或觸媒可包含例如無水HF及NH3 。稀釋 氣體可被使用、且包含例如He、Ne、Ar等等之惰性氣體。儘管未顯示，氣體組件22可更包含一或更多壓力控制裝置、一或更多流量控制裝置、一或更多過濾器、一或更多閥、及/或一或更多流量感測器。流量控制裝置可包含配置成被快速開啟以容許一或更多處理氣體進入處理腔室20中的氣體驅動閥、機電(電磁)閥、及/或高脈衝率氣體噴射閥。
基板支撐件32係設於處理腔室20內、支撐其上之基板12、且可更包含配置成控制基板之一或更多參數的基板控制系統34(例如恆溫器)。
壓力控制系統36係經由導管38耦接至處理腔室20，且包含真空泵送系統40及閥42，其中壓力控制系統36係配置成可控制地將處理腔室20排空至適合COR製程的壓力。真空泵送系統40可包含能達到高達每秒5000公升(或更大)之泵送速度的渦輪分子真空泵(turbo-molecular vacuum pump,“TMP”)或低溫泵，且閥42可包含用以調節腔室壓力的閘閥。再者，監測腔室處理之裝置(未顯示)可耦接至處理腔室20，其可包含例如商業上可自MKS Instruments,Inc.(Andover,MA)取得的Type 628B Baratron絕對電容壓力計。
或者、或此外，控制器44可耦接至一或更多額外控制器/電腦(未顯示)，其可自額外控制器/電腦獲得設定及/或配置資訊。控制器44可用以配置任何數量之處理氣體供應，且可收集、提供、處理、儲存、及/或顯示來自該處之資料。控制器44可包含一數量之應用程式，用以控制處理氣體供應24、26、28、30之一或更多者，且可(若需要)包含圖形使用者介面(graphical user interface,“GUI”，未顯示)，其可提供易於使用之介面供使用者監測及/或控制處理氣體供應24、26、28、30之一或更多者。
仍參照圖3A，控制器44可包含微處理器、記憶體、及數位I/O埠，其能產生足以連通並起動對非電漿處理系統18之輸入、並監測來自非電漿處理系統18之輸出的控制電壓。再者，控制器44可耦接至處理腔室20、基板支撐件32、氣體組件22、處 理氣體供應24、26、28、30、基板控制系統34、及壓力控制系統36，並與之交換資訊。例如，儲存於控制器44之記憶體中的程式可用以依據製程配方來起動對前述的處理系統18之構件的輸入，以執行COR蝕刻製程。控制器44之一實例為商業上可自Dell Corp.,(Austin,Texas)取得的DELL PRECISION WORKSTATION 610TM。
然而，控制器44可實施為一般用途之電腦系統，其執行一部分或全部的本發明之基於微處理器的處理步驟，來回應執行內含於記憶體中之一或更多指令之一或更多程序的處理器。該等指令可自例如硬碟或另一電腦可讀媒體(例如硬碟或可移除媒體碟)被讀入控制器記憶體。多重處理配置中的一或更多處理器亦可用作控制器微處理器來執行內含於主記憶體中之指令的程序。在替代性之實施例中，硬接線電路可用以取代軟體指令或與其結合。因此，實施例並不限於任何硬體電路及軟體的特定組合。
控制器44包含至少一電腦可讀媒體或記憶體(例如控制器記憶體)，用以容納依據本發明之教示加以程式化之指令，並用以容納資料結構、表格、紀錄、或實施本發明必須的其他資料。電腦可讀媒體之實例為硬碟、軟碟、磁帶、磁光碟、PROMs(EPROM、EEPROM、快閃EPROM)、DRAM、SRAM、SDRAM、或任何其他磁性媒體、光碟(例如CD-ROM)、或認何其他光學媒體、打孔卡、紙帶、或其他具有孔圖形之物理媒體、載波(以下說明)、或任何電腦可自其讀取的其他媒體。
儲存於電腦可讀媒體之任何一者或組合上者為用以控制控制器、用以驅動裝置或複數裝置以實施本發明、及/或用以使控制器能與人類使用者互動之軟體。此軟體可包含但不限於裝置驅動程式、作業系統、發展工具、及應用程式軟體。此電腦可讀媒體更包含本發明之電腦程式產品，其係用以執行在實施本發明方面所執行之處理的全部或一部分(若處理被分開)。
電腦碼裝置可為任何可解譯或可執行編碼機制，包含但不限於腳本(scripts)、可解譯程式、動態鏈結程式庫(dynamic link libraries,“DLLs”)、Java類別(class)、及完整可執行程式。再者，本發明之處理的部份可為了更佳的效能、可靠性、及/或成本而被分開。
於此使用之用語「電腦可讀媒體」係指任何參與提供指令至控制器44之處理器以供執行的媒體。因此，電腦可讀媒體可採取許多形式，包含但不限於：非揮發性媒體、揮發性媒體、及傳輸媒體。非揮發性媒體包含例如光學、磁碟、及磁光碟片，例如硬碟或可移除媒體碟。揮發性媒體包含動態記憶體，例如主記憶體。再者，各種形式之電腦可讀媒體可涉及於對控制器44之處理器執行一或更多指令之一或更多程序。例如，指令最初可裝載於遠端電腦之磁碟上。遠端電腦可讀出用以遠端地實施本發明之全部或一部分的指令至動態記憶體中，並經由網路送出指令至控制器。
控制器44可相對於處理系統18而本地性地設置，或其可相對於處理系統18而遠端地設置。例如，控制器44可利用直接連結、內部網路、網際網路、或無線連結其中至少一者與處理系統18交換資料。控制器44可在例如客戶位置(亦即裝置製造商等)處耦接至內部網路，或其可在供應商位置(亦即設備製造商)處耦接至內部網路。此外舉例來說，控制器44可耦接至網際網路。再者，另一電腦(亦即控制器、伺服器等)可存取例如控制器44以經由直接連結、內部網路、或網際網路其中至少一者交換資料。如亦將由熟悉本技術領域者所察知，控制器44可經由無線連結與沉積系統交換資料。
在使用上，COR製程包含快速容許處理氣體進入處理腔室20中。腔室壓力藉由壓力控制系統36而在基板溫度下維持在處理氣體之凝結壓力以上的壓力。腔室壓力可位於約1 mTorr至約1 Torr的範圍內。對於各化學物種而言，處理氣體流速可位於約1 sccm至約200 sccm的範圍內。處理腔室20可被加熱至位於約30℃至約100℃之範圍內的溫度，且例如該溫度可為40℃。氣體組件22及處理氣體供應24、26、28、30可被加熱至位於約 40℃至約100℃之範圍內的溫度，且例如該溫度可為80℃。
儘管不希望被理論所束縛，但據信反應物氣體在基板12之暴露表面46上凝結。凝結之反應物氣體使蝕刻製程開始。未凝結之反應物氣體及蝕刻副產物可經由導管38及真空泵送系統40自處理腔室20排空。
COR製程可產生超過每60秒約10nm的熱氧化物之化學處理的基板12之暴露表面的蝕刻速率、超過每180秒約25nm的熱氧化物之化學處理的暴露表面之蝕刻速率、及超過每180秒約10nm的矽酸四乙酯(“TEOS”)之化學處理的暴露表面之蝕刻速率。COR製程亦可產生橫跨基板12小於約2.5%之蝕刻變異。
後COR製程可實施並可包含後熱處理(post heat treatment,“PHT”)以使COR製程期間形成於基板上之材料昇華。PHT步驟可在例如自約100℃至約1000℃之溫度範圍及自約1 mTorr至約1 Torr之腔室壓力範圍內執行。在PHT製程期間，清除氣體可用以促進昇華，其包含例如N2 。
再次參照圖1及2A，COR製程持續且可經由掃描式電子顯微鏡(“SEM”)來評估，以在步驟48中判定蝕刻是否已停止。一旦基板之暴露表面46如圖2B所示充分受到蝕刻以暴露污染物14，如經由SEM所觀測到之蝕刻速率減慢且可能停止。
當蝕刻速率已充分減緩或停止使得步驟48中之決定為「是」時，可將基板12自非電漿處理系統18運送至電漿處理系統50，其一實例係顯示於圖3B。
尤其，電漿處理系統50包含處理腔室52，在該處理腔室52中具有用以支撐其上之基板12的基板支撐件54。類似先前所敘述者的具有真空泵送系統58之排出埠56係耦接至處理腔室52，用以部份排空處理腔室52，其中腔室壓力可小於約150 mTorr，而腔室溫度小於約40℃，俾使非等向處理得以進行，且俾使抵抗任何光阻層的橫向拉回(若存在)。包含至少一反應性氣體的氣體供應60供應反應性氣體至處理腔室52。反應性氣體可為任何氧化或還原剝除化學作用(亦即氧化還原劑)，包含N2 、H2 、O2 、 CO2 、及NH3 。氣體供應60可更包含一或更多惰性氣體(例如Ar、He、Ne等)及/或氟化氣體(例如CF4 、CHF3 、CH2 F2 、及CH3 F)，但不應侷限於氟碳化物氣體。電漿處理系統50更包含例如RF電源之電源62，其供應射頻(“RF”)能量至處理腔室52。RF能量係可操作以於處理腔室52內且於基板支撐件54上之基板12上方將反應物氣體激發為電漿64。一般來說，可使RF能量最小化，例如低於約200W，以減少破碎。
基板支撐件54可電性耦接至配置成對基板支撐件且因此對基板12施加電性偏壓的電源66。藉由來自電漿64之一或更多物種離子在實質上垂直方向上加速至基板12之暴露表面且進入基板12內之特徵部(若存在)，對基板12施加電性偏壓達到非等向蝕刻條件。取決於入射角度、離子能量、及各種其他因素，撞擊暴露表面46之離子蝕去基板12之暴露表面46的污染物14(圖2B)。一般來說，使偏壓功率最小化(例如小於約200W)以限制自基板12之敏感區域(包含期望之光阻層等等)的噴濺。
因此，一旦將污染物14暴露之情況下的基板12設置在電漿處理系統50之基板支撐件54上，電漿蝕刻製程可藉由注入反應物氣體及激發電漿64而開始於步驟68(圖1)。利用連續電漿蝕刻處理，污染物14被移除且留下坑洞70，如圖2C所示。在電漿蝕刻製程完成、且已使電漿64消失之後，可自電漿處理系統50取出基板12並重新插入非電漿處理系統18以供進一步之非電漿蝕刻處理。非電漿蝕刻製程可包含步驟72中之另一COR製程、或任何其他由熟悉本技術領域者所知的蝕刻或處理方法。
如先前者，若觀測到COR製程充分地減緩或停止，則步驟74中之決定為「是」，且製程可使基板回到電漿處理系統50(圖3B)以供進一步之污染移除。否則，步驟74中之決定為「否」且製程繼續。若基板12已如圖2D所示被蝕刻至期望厚度使得製程完成，則步驟76中之決定為「是」且該方法結束；否則步驟76中之決定為「否」且製程返回以供進一步之步驟72中的COR處理。儘管未顯示，但若需要，可在步驟72中之COR處理完成後 有另一PHT製程。
現轉向圖4A-4F，其顯示依據本發明之另一實施例的裝置80之處理的一系列剖面圖。尤其，裝置80包含由希望在蝕刻製程完成後存留的材料所形成之基底82。舉例來說，合適之基底材料可包含：例如Ti、Ta、及含Al材料之金屬材料；例如矽碳化物、矽氮化物、及SiCOH之絕緣材料；及例如Hf、Zr、及含Al介電質之高k介電材料。裝置80包含至少一特徵部84，該特徵部84包含例如基於TEOS之SiO2、可流動氧化物、低溫氧化物、基於電漿之氧化物的填充物氧化物材料86、及塞於其中之至少一污染物88。
如參照圖1所敘述，裝置80可設置於非電漿處理系統18中(圖3A)，且填充物86受到蝕刻直到污染物88藉由蝕刻製程而變得暴露，如圖4B所示。此暴露係觀測為蝕刻速率之顯著減少、或完全停止。
在污染物88暴露的情況下。電漿蝕刻製程(如以上所述之製程)可開始選擇性地蝕刻污染物88。圖4C顯示在電漿蝕刻製程完成後且包含形成於填充物86內之坑洞90的裝置80。然而，特定污染物88之形狀防止污染物材料的完全移除，且留下至少一殘餘物92。在特定的說明性實例中，殘餘物92沿坑洞90之側壁、填充物86之暴露表面的一部分下方而殘留，且其中非等向指向之離子並不在電漿蝕刻處理期間撞擊。
該方法可如圖1所提出般繼續，並包含第二非電漿蝕刻製程。再一次，COR製程為適用於此氧化物蝕刻的一示範性製程。在此額外的非電漿蝕刻製程之後，且如圖4D所示，殘餘物92可自填充物86之暴露表面接近。然後可於再一次回到非電漿蝕刻製程前重複電漿蝕刻製程以移除殘餘物92，如圖4E所示。該方法可持續在電漿及非電漿蝕刻製程間交替，直到達成所期望之填充物86的厚度，並顯示於圖4F。
現轉向圖5A-5C，另一裝置100之處理係更加詳細地敘述。具體而言，且如圖5A所示，裝置100可包含類似於上述基底 82(圖4A)的基底102。基於氧化物之填充物104(如矽酸四乙酯(“TEOS”)層)填充基底102中之至少一特徵部106，且包含分散於其中的基於碳之污染物108。
如以上所註記，該製程可始於氧化物蝕刻製程，例如先前敘述的COR、非電漿處理。然而，在圖5B中，當TEOS層104被蝕刻時，分散的污染物便集中至TEOS層104之表面上的含碳膜110中。因此，且如先前所述，TEOS層104之蝕刻速率將隨著含碳膜110的形成而降低及/或停止。
為了移除含碳膜110，裝置100可利用以上更加詳述之方式加以電漿蝕刻。電漿蝕刻處理移除含碳膜110以供進一步之非電漿處理。該方法繼續交替電漿及非電漿蝕刻製程以移除含碳膜110之更集中部，且直到達成TEOS層104之期望厚度(圖5C)。
儘管並未在此具體顯示，但仍可將單一處理腔室用於非電漿及電漿蝕刻製程二者。依此方式，基板將不在處理腔室之間交換。適用此方式的一系統包含商業上可由Tokyo Electron Limited(Minato-ku,Tokyo)獲得之TELIUS蝕刻系統，且將至少包含電漿功率產生器、用以完成氧化物蝕刻製程的處理氣體供應、用於電漿污染移除之反應性氣體供應、及具有溫度控制之主動基板支撐件控制系統。
一種利用單一處理腔室來處理基板的方法116係顯示於圖6的流程圖。更具體而言，在將基板設置於單一處理腔室內之後，基板表面可如先前所述在步驟118中受電漿蝕刻。初始電漿蝕刻製程清潔基板之暴露表面，且或者可在其之前有如圖1所提出之非電漿蝕刻製程。在電漿蝕刻製程之後，處理腔室係於步驟120中加以沖洗，且COR非電漿蝕刻製程於步驟122中開始。在步驟124中停止COR製程且再次沖洗處理腔室後，在步驟126中可使用PHT製程來使形成於基板之暴露表面上的材料昇華。在步驟128中之處理腔室的最後沖洗之後，在步驟130中作出是否已達成氧化物層之期望深度的判定。若氧化物層仍然太厚而使得步驟130中之決定為「否」，則製程返回以供進一步之步驟118中 的電漿蝕刻製程。否則，步驟130中之決定為「是」且製程可結束。
儘管在此並未具體顯示，仍將瞭解獲得瞭解，依據本發明之實施例的氧化物層之處理可執行於任何含有氧化物層之裝置上，且可包含其他特徵部、穿統、閘極、光阻層等等。
儘管本發明已藉由其一或更多實施例的敘述來加以闡明，且儘管該等實施例已相當詳細地加以說明，惟吾人不欲將隨附請求項之範圍拘束或以任何方式限制在此細節。額外的優點及修改將輕易為熟悉本技術領域者所察知。在其較廣之實施態樣中的本發明係因此不受限於所顯示及敘述的具體細節、代表性裝置及方法、及說明性實例。所以，在不背離整體發明概念的情況下，可自此等細節進行變更。
10‧‧‧方法
11‧‧‧裝置
12‧‧‧基板
14‧‧‧污染物
16‧‧‧步驟
18‧‧‧(非電漿)處理系統
20‧‧‧處理腔室
22‧‧‧氣體組件
24‧‧‧處理氣體供應
26‧‧‧處理氣體供應
28‧‧‧處理氣體供應
30‧‧‧處理氣體供應
32‧‧‧基板支撐件
34‧‧‧基板控制系統
36‧‧‧壓力控制系統
38‧‧‧導管
40‧‧‧真空泵送系統
42‧‧‧閥
44‧‧‧控制器
46‧‧‧暴露表面
48‧‧‧步驟
50‧‧‧電漿處理系統
52‧‧‧處理腔室
54‧‧‧基板支撐件
56‧‧‧排出埠
58‧‧‧真空泵送系統
60‧‧‧氣體供應
62‧‧‧電源
64‧‧‧電漿
66‧‧‧電源
68‧‧‧步驟
70‧‧‧坑洞
72‧‧‧步驟
74‧‧‧步驟
76‧‧‧步驟
80‧‧‧裝置
82‧‧‧基底
84‧‧‧特徵部
86‧‧‧填充物
88‧‧‧污染物
90‧‧‧坑洞
92‧‧‧殘餘物
100‧‧‧裝置
102‧‧‧基底
104‧‧‧填充物
106‧‧‧特徵部
108‧‧‧污染物
110‧‧‧含碳膜
116‧‧‧方法
118‧‧‧步驟
120‧‧‧步驟
122‧‧‧步驟
124‧‧‧步驟
126‧‧‧步驟
128‧‧‧步驟
130‧‧‧步驟
併入於此且構成此說明書之一部分的隨附圖式顯示本發明之實施例，且與以上提出之本發明的概括說明、及以上提出之詳細說明共同用來說明本發明。
圖1為顯示依據本發明之一實施例的一示範性半導體裝置形成方法的流程圖。
圖2A-2D為具有基板依據圖1之方法受處理的裝置之一系列剖面圖。
圖3A為依據本發明之一實施例的適用於執行至少一部分之圖1的示範性方法之非電漿處理系統的示意圖。
圖3B為依據本發明之一實施例的適用於執行至少一部分之圖1的示範性方法之電漿處理系統的示意圖。
圖4A-4F為依據圖1之方法加以處理的另一基板之一系列剖面圖。
圖5A-5C為依據圖1之方法加以處理的又另一基板之一系列剖面圖。
圖6為顯示依據本發明之一實施例的一示範性半導體 裝置形成方法的流程圖。
10‧‧‧方法
16‧‧‧步驟
48‧‧‧步驟
68‧‧‧步驟
72‧‧‧步驟
74‧‧‧步驟
76‧‧‧步驟

Claims (19)

  1. 一種半導體裝置的形成方法，該方法包含：設置含有一第一材料及由該第一材料所包藏之一第二材料的一基板；使用一第一非電漿蝕刻製程蝕刻該第一材料，該第一非電漿蝕刻製程以相對高於蝕刻該第二材料之速率的蝕刻速率蝕刻該第一材料，俾暴露覆於該第一材料之至少一部分上方之該第二材料；使用含有一反應性氣體之一電漿蝕刻該第二材料，俾暴露該第一材料之該至少一部分；及藉由一第二非電漿蝕刻製程蝕刻該第一材料、包含藉由蝕刻該第二材料所暴露的該第一材料之該至少一部分。
  2. 如申請專利範圍第1項之半導體裝置的形成方法，其中該第二材料係嵌入或分散於該第一材料內。
  3. 如申請專利範圍第1項之半導體裝置的形成方法，其中該第二材料係分散於該第一材料內，且在該第一非電漿蝕刻製程期間集中至一表面薄膜中。
  4. 如申請專利範圍第1項之半導體裝置的形成方法，其中該第一非電漿蝕刻製程及/或該第二非電漿蝕刻製程為一化學氧化物移除製程。
  5. 如申請專利範圍第1項之半導體裝置的形成方法，其中該反應性氣體包含一氧化還原劑，該氧化還原劑係選自由N2 、H2 、O2 、CO2 、及NH3 、及其組合所組成的群組。
  6. 如申請專利範圍第5項之半導體裝置的形成方法，其中該反應性氣體更包含一惰性氣體及/或一氟化氣體。
  7. 如申請專利範圍第6項之半導體裝置的形成方法，其中該惰性氣體係選自由Ar、He、及Ne、及其組合所組成的群組，且該氟化氣體係選自由CF4 、CHF3 、CH2 F2 、及CH3 F、及其組合所組成的群組。
  8. 如申請專利範圍第1項之半導體裝置的形成方法，更包含：加熱該基板以使一或更多副產物材料昇華，該一或更多副產品材料係於該第一非電漿蝕刻製程及/或該第二非電漿蝕刻製程期間形成於該基板之一表面及/或該第一材料之一表面上。
  9. 如申請專利範圍第1項之半導體裝置的形成方法，更包含：判定該第一材料之深度；及選擇性地，使用該電漿進一步蝕刻該第二材料、或藉由該第二非電漿蝕刻製程蝕刻殘留之該第一材料及該第一材料。
  10. 一種半導體裝置的形成方法，該方法包含：設置含有一氧化物材料及由該氧化物材料所包藏之一碳材料的一基板；使用一第一化學氧化物移除製程蝕刻該氧化物材料，該第一化學氧化物移除製程以相對高於蝕刻該碳材料之速率的蝕刻速率蝕刻該氧化物材料，俾暴露覆於該氧化物材料之至少一部分上方之該碳材料；使用含有一反應性氣體之一電漿蝕刻該碳材料，俾暴露該氧化物材料之該至少一部分；及藉由一第二化學氧化物移除製程蝕刻該氧化物材料、包括藉由蝕刻該碳材料所暴露的該氧化物材料之該至少一部分。
  11. 如申請專利範圍第10項之半導體裝置的形成方法，其中該碳材料係嵌入或分散於該氧化物材料內。
  12. 如申請專利範圍第10項之半導體裝置的形成方法，其中該碳材料係分散於該氧化物材料內，且在該第一化學氧化物移除製程期間集中至該氧化物材料之一表面上的一含碳膜中。
  13. 如申請專利範圍第10項之半導體裝置的形成方法，其中該反應性氣體包含一氧化還原劑，該氧化還原劑係選自由N2 、H2 、O2 、CO2 、及NH3 、及其組合所組成的群組。
  14. 如申請專利範圍第13項之半導體裝置的形成方法，其中該反應性氣體更包含一惰性氣體及/或一氟化氣體。
  15. 如申請專利範圍第14項之半導體裝置的形成方法，其中該惰性氣體係選自由Ar、He、及Ne、及其組合所組成的群組，且該氟化氣體係選自由CF4 、CHF3 、CH2 F2 、及CH3 F、及其組合所組成的群組。
  16. 如申請專利範圍第10項之半導體裝置的形成方法，更包含：加熱該基板以使一或更多副產物材料昇華，該一或更多副產品材料係於該第一化學氧化物移除製程及/或該第二化學氧化物移除製程期間形成於該基板之一表面及/或該氧化物材料之一表面上。
  17. 如申請專利範圍第10項之半導體裝置的形成方法，更包含：判定該氧化物材料之深度；及選擇性地，使用該電漿進一步蝕刻該碳材料、或藉由該第二化學氧化物移除製程蝕刻殘留之該氧化物材料及該氧化物材料。
  18. 一種半導體裝置的形成方法，該方法包含：(a)設置具有一氧化物材料及被包藏之一碳材料的一基板；(b)利用一非電漿蝕刻製程蝕刻該氧化物材料，該非電漿蝕刻 製程係配置成以相對高於蝕刻該碳材料之速率的一速率蝕刻該氧化物材料，並暴露該碳材料；(c)使用包含一反應性氣體之一電漿蝕刻暴露之該碳材料；(d)利用一非電漿蝕刻製程蝕刻該氧化物材料；(e)判定該氧化物材料之厚度；及(f)進行(1)在經判定之厚度等於該氧化物材料之一預定厚度時終止蝕刻或(2)重複(c)、(d)、及(e)直到該經判定之厚度約為該預定厚度。
  19. 如申請專利範圍第18項之半導體裝置的形成方法，其中該碳材料係分散於該氧化材料內，且在該非電漿蝕刻製程期間集中至一含碳膜中。
TW101135634A 2011-09-30 2012-09-27 結合式氧化矽蝕刻及污染物移除程序 TWI502640B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/250,960 US8664012B2 (en) 2011-09-30 2011-09-30 Combined silicon oxide etch and contamination removal process

Publications (2)

Publication Number Publication Date
TW201318057A TW201318057A (zh) 2013-05-01
TWI502640B true TWI502640B (zh) 2015-10-01

Family

ID=47992928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135634A TWI502640B (zh) 2011-09-30 2012-09-27 結合式氧化矽蝕刻及污染物移除程序

Country Status (5)

Country Link
US (1) US8664012B2 (zh)
JP (1) JP5960270B2 (zh)
KR (1) KR101643830B1 (zh)
TW (1) TWI502640B (zh)
WO (1) WO2013048767A1 (zh)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355862B2 (en) 2014-09-24 2016-05-31 Applied Materials, Inc. Fluorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
JP6568769B2 (ja) * 2015-02-16 2019-08-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10622205B2 (en) 2015-02-16 2020-04-14 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
JP6555972B2 (ja) * 2015-08-05 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
JP6726610B2 (ja) * 2016-12-13 2020-07-22 東京エレクトロン株式会社 エッチング方法及び基板処理システム
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
CN107845574B (zh) * 2017-10-31 2018-11-23 长鑫存储技术有限公司 半导体上刻蚀去除氧化物的方法
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10714319B2 (en) 2018-02-21 2020-07-14 Applied Materials, Inc. Apparatus and methods for removing contaminant particles in a plasma process
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
JP7137959B2 (ja) * 2018-04-20 2022-09-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
JP2020123672A (ja) * 2019-01-30 2020-08-13 東京エレクトロン株式会社 基板処理装置の制御方法、基板処理装置及びクラスタシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066572A (en) * 1998-11-06 2000-05-23 United Semiconductor Corp. Method of removing carbon contamination on semiconductor substrate
US6790733B1 (en) * 2003-03-28 2004-09-14 International Business Machines Corporation Preserving TEOS hard mask using COR for raised source-drain including removable/disposable spacer
US20090151870A1 (en) * 2007-12-14 2009-06-18 Tokyo Electron Limited Silicon carbide focus ring for plasma etching system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087267A (en) 1986-03-04 2000-07-11 Motorola, Inc. Process for forming an integrated circuit
JPH09190979A (ja) 1996-01-10 1997-07-22 Nec Corp 選択シリコンエピタキシャル成長方法及び成長装置
US6423646B1 (en) 1998-06-04 2002-07-23 Vanguard International Semiconductor Corporation Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
US6214736B1 (en) 1998-10-15 2001-04-10 Texas Instruments Incorporated Silicon processing method
WO2001064616A1 (fr) * 2000-03-03 2001-09-07 Teijin Limited Procede de production de carbonate aromatique
US6716766B2 (en) 2002-08-22 2004-04-06 Micron Technology, Inc. Process variation resistant self aligned contact etch
US7625603B2 (en) 2003-11-14 2009-12-01 Robert Bosch Gmbh Crack and residue free conformal deposited silicon oxide with predictable and uniform etching characteristics
US8486845B2 (en) * 2005-03-21 2013-07-16 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4343875B2 (ja) 2005-06-08 2009-10-14 Ｔｄｋ株式会社 エッチング量計測装置、エッチング装置及びエッチング量計測方法
JP2007059735A (ja) * 2005-08-26 2007-03-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP4862425B2 (ja) * 2006-02-24 2012-01-25 ソニー株式会社 基板処理方法および基板処理装置
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
US20080009139A1 (en) 2006-07-05 2008-01-10 Thomas Hecht Structure in a substrate for the manufacturing of a semiconductor device and process for manufacturing of a semiconductor device
US20090233447A1 (en) 2008-03-11 2009-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Control wafer reclamation process
EP2409313A1 (de) * 2009-03-17 2012-01-25 Roth & Rau AG Substratbearbeitungsanlage und substratbearbeitungsverfahren
US8211808B2 (en) * 2009-08-31 2012-07-03 Applied Materials, Inc. Silicon-selective dry etch for carbon-containing films
US8501629B2 (en) 2009-12-23 2013-08-06 Applied Materials, Inc. Smooth SiConi etch for silicon-containing films
US8940642B2 (en) * 2011-07-20 2015-01-27 Applied Materials, Inc. Method of multiple patterning of a low-K dielectric film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066572A (en) * 1998-11-06 2000-05-23 United Semiconductor Corp. Method of removing carbon contamination on semiconductor substrate
US6790733B1 (en) * 2003-03-28 2004-09-14 International Business Machines Corporation Preserving TEOS hard mask using COR for raised source-drain including removable/disposable spacer
US20090151870A1 (en) * 2007-12-14 2009-06-18 Tokyo Electron Limited Silicon carbide focus ring for plasma etching system

Also Published As

Publication number Publication date
KR20140069323A (ko) 2014-06-09
KR101643830B1 (ko) 2016-08-10
WO2013048767A1 (en) 2013-04-04
US20130084654A1 (en) 2013-04-04
JP5960270B2 (ja) 2016-08-02
TW201318057A (zh) 2013-05-01
US8664012B2 (en) 2014-03-04
JP2014528181A (ja) 2014-10-23

Similar Documents

Publication Publication Date Title
TWI502640B (zh) 結合式氧化矽蝕刻及污染物移除程序
TWI680499B (zh) 側壁影像轉移方法
JP6049871B2 (ja) エッチング及びアッシング中での低誘電率材料の側壁保護
KR20190004363A (ko) 선택적 실리콘 질화물 에칭 방법
EP2469582B1 (en) Substrate processing method
TWI647776B (zh) 介電蝕刻程序中之無晶圓清潔
TWI836576B (zh) 電漿處理裝置及電漿處理方法
TW201836010A (zh) 使用六氟化硫之優先氮化矽蝕刻方法
JP5701654B2 (ja) 基板処理方法
KR20060115898A (ko) 고온의 내부 표면을 갖는 소부피 프로세스 챔버
JP2010245512A (ja) 基板のエッチング方法及びシステム
JP6606464B2 (ja) エッチング方法
JP2009094307A (ja) エッチング方法及び記録媒体
KR101787514B1 (ko) 플라즈마 처리 방법 및 반도체 장치의 제조 방법
JP7526361B2 (ja) 選択的異方性金属エッチング
TWI576907B (zh) Substrate handling method
JP2017112293A (ja) 溝を有するシリコンカーバイド基板の製造方法
JP5074009B2 (ja) 高アスペクト比の開口を有するシリコン構造体用エッチングマスクの製造方法及びその装置並びにその製造プログラム
JP7257883B2 (ja) プラズマ処理方法およびプラズマ処理装置
US11721557B2 (en) Etching method
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
TW201301385A (zh) 基板處理方法及記憶媒體
JP2006156992A (ja) プラズマ処理方法
JP7296602B2 (ja) ＳｉＣ基板の製造方法